KR20130138992A - 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법 - Google Patents

질화물계 반도체 이종접합 반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR20130138992A
KR20130138992A KR1020120062601A KR20120062601A KR20130138992A KR 20130138992 A KR20130138992 A KR 20130138992A KR 1020120062601 A KR1020120062601 A KR 1020120062601A KR 20120062601 A KR20120062601 A KR 20120062601A KR 20130138992 A KR20130138992 A KR 20130138992A
Authority
KR
South Korea
Prior art keywords
layer
nitride
gallium
semiconductor device
forming
Prior art date
Application number
KR1020120062601A
Other languages
English (en)
Inventor
장태훈
석오균
한민구
Original Assignee
엘지전자 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 서울대학교산학협력단 filed Critical 엘지전자 주식회사
Priority to KR1020120062601A priority Critical patent/KR20130138992A/ko
Publication of KR20130138992A publication Critical patent/KR20130138992A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 반도체 소자에 관한 것으로 특히, 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법에 관한 것이다. 이러한 본 발명은, 질화물 반도체 버퍼층; 상기 버퍼층 상에 위치하는 장벽층; 상기 장벽층 상에 위치하는 캡층; 상기 캡층 상에 위치하는 소스 전극 및 드레인 전극; 상기 캡층 상의 소스 전극 및 드레인 전극 사이에 위치하는 갈륨을 포함하는 유전체 층; 및 상기 캡층 상의 상기 소스 전극 및 드레인 전극 사이에 위치하는 게이트 전극을 포함하여 구성된다.

Description

질화물계 반도체 이종접합 반도체 소자 및 그 제조방법 {Nitride-based heterojuction semiconductor device and method for the same}
본 발명은 반도체 소자에 관한 것으로 특히, 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법에 관한 것이다.
최근 질화물계(Nitride) 반도체의 성장 기술에 따라, 자외선에서 적색 파장밴드를 포괄하는 발광 다이오드 및 청자색 레이저 다이오드의 개발이 완료되어 이미 신호등, 전광판, 핸드폰 등에 널리 사용되고 있다.
또한, 질화물 반도체의 대표격인 질화 갈륨(GaN)은 높은 임계전압과 낮은 동작 저항으로 발광 소자뿐 아니라, 실리콘 반도체의 전력 MOSFET이나 IGBT로 대표되는 파워 스위칭 소자의 차세대 재료로써 주목을 받고 있다.
본 발명이 이루고자 하는 기술적 과제는, 낮은 누설전류, 높은 전류밀도 및 내전압 특성과, 높은 문턱 전압을 가지는 특성 중 적어도 어느 하나 이상의 특성을 만족하는 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법을 제공하고자 한다.
상기 기술적 과제를 이루기 위한 제 1관점으로서, 본 발명은, 질화물 반도체 버퍼층; 상기 버퍼층 상에 위치하는 장벽층; 상기 장벽층 상에 위치하는 캡층; 상기 캡층 상에 위치하는 소스 전극 및 드레인 전극; 상기 캡층 상의 소스 전극 및 드레인 전극 사이에 위치하는 갈륨을 포함하는 유전체 층; 및 상기 캡층 상의 상기 소스 전극 및 드레인 전극 사이에 위치하는 게이트 전극을 포함하여 구성된다.
상기 기술적 과제를 이루기 위한 제 2관점으로서, 본 발명은, 기판 상에 질화물 반도체 버퍼층을 형성하는 단계; 상기 버퍼층 상에 장벽층을 형성하는 단계; 상기 장벽층 상에 캡층을 형성하는 단계; 상기 캡층 상의 일측과 타측에 각각 소스 전극 및 드레인 전극을 형성하는 단계; 상기 캡층 상의 상기 소스 전극 및 드레인 전극 사이에 갈륨을 포함하는 유전체층을 형성하는 단계; 및 상기 캡층 상의 상기 소스 전극 및 드레인 전극 사이에 게이트 전극을 형성하는 단계를 포함하여 구성된다.
본 발명은 다음과 같은 효과가 있는 것이다.
먼저, 본 발명의 소자에 적용되는 갈륨 산화물층은 일반적인 산화물 절연막과 달리, 절연 파괴가 되지 않는 특성을 가진다. 즉, 실리콘 산화물(SiO2)과 같은 절연막은 소자의 인가 전압에 따라 절연 파괴가 일어날 수 있으나, 갈륨 산화물층은 이러한 절연 파괴가 일어나지 않을 수 있다.
이러한 갈륨 산화물층은 자연적으로 형성된 갈륨 빈자리(galium vacancy)가 깊은 준위(deep trap)로 작용하여 소자의 항복 전압을 크게 증가시키는 역할을 수행할 수 있고, 이와 함께 소자의 누설 전류를 감소시킬 수 있다.
도 1은 질화물계 반도체 이종접합 반도체 소자의 일례를 나타내는 단면도이다.
도 2 내지 도 11은 질화물계 반도체 이종접합 반도체 소자의 제조 과정의 일례를 나타내는 단면도로서,
도 2는 기판을 준비한 상태를 나타내는 단면도이다.
도 3은 기판 상에 전이층을 형성한 상태를 나타내는 단면도이다.
도 4는 전이층 상에 버퍼층을 형성한 상태를 나타내는 단면도이다.
도 5는 버퍼층 상에 장벽층을 형성한 상태를 나타내는 단면도이다.
도 6은 장벽층 상에 캡층을 형성한 상태를 나타내는 단면도이다.
도 7은 메사 식각에 의하여 개구부를 형성한 상태를 나타내는 단면도이다.
도 8은 소스 전극 및 드레인 전극을 형성한 상태를 나타내는 단면도이다.
도 9는 갈륨 산화물층을 형성한 상태를 나타내는 단면도이다.
도 10은 게이트 전극을 형성한 상태를 나타내는 단면도이다.
도 11은 소스 전극 및 드레인 전극을 개구시킨 상태를 나타내는 단면도이다.
도 12는 질화물계 반도체 이종접합 반도체 소자의 다른 예를 나타내는 단면도이다.
도 13은 드레인 전류 특성을 나타내는 그래프이다.
도 14는 누설 전류 특성을 나타내는 그래프이다.
도 15 및 도 16은 항복 전압을 나타내는 그래프이다.
도 17은 소자의 출력 특성을 나타내는 그래프이다.
도 18은 게이트 펄스 바이어스에 대한 펄스 출력 특성을 나타내는 그래프이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1에서 도시하는 바와 같이, 질화물계 반도체 이종접합 반도체 소자는, 기판(10) 상에, 질화물 반도체 버퍼층(20)이 위치한다. 이러한 질화물 반도체 버퍼층(20)은 질화 갈륨(GaN) 반도체를 포함할 수 있다.
기판(10)으로는 실리콘(Si), 질화 갈륨(GaN), 사파이어 또는 실리콘 카바이드(SiC)와 같은 다양한 물질이 이용될 수 있다.
이러한 기판(10)과 버퍼층(20) 사이에는 전이층(transition layer; 11)이 더 위치할 수 있다. 이 전이층(11)은 버퍼층(20)에 결함의 발생을 완화시키고, 기판(10)과 버퍼층(20) 사이의 격자 상수 불일치로 인한 박막 스트레스를 감소시켜서, 결함이 완화된 버퍼층(20)을 비교적 두껍게 형성할 수 있도록 할 수 있다.
버퍼층(20) 상에는 장벽층(30)이 위치할 수 있다. 이러한 장벽층(30)은 알루미늄 질화 갈륨(AlGaN)을 포함하여 이루어질 수 있다. 이때, AlGaN의 알루미늄(Al) 조성은 갈륨(Ga) 대비 10% 내지 50%일 수 있다. 그 일례로, 알루미늄 조성은 갈륨 대비 26%를 가질 수 있다.
버퍼층(20) 상부의 장벽층(30)과 접하는 부분에는 2DEG(2-dimensional electron gas) 층(도시되지 않음)이 위치할 수 있다. 이러한 2DEG 층은 버퍼층(20)의 장벽층(30)과 접하는 부분에 위치하는 매우 얇은 부분으로서, 이 부분의 두께는 대략 1 nm 정도일 수 있다.
이러한 장벽층(30) 상에는 캡층(40)이 위치한다. 이 캡층(40)은, 질화 갈륨(GaN) 물질을 포함하여 이루어질 수 있다.
이와 같이 캡층(30) 상에는 소스 전극(60) 및 드레인 전극(70)이 위치한다.
이러한 소스 전극(60)과 드레인 전극(70) 사이에는 캡층(30)을 덮는 층으로서, 갈륨(Ga)을 포함하는 유전체층(50)이 위치하게 된다. 이러한 갈륨을 포함하는 유전체층은 보호층의 일종일 수 있다.
이와 같은 갈륨을 포함하는 유전체층(50)은 갈륨 산화물(Ga2O3) 필름이 이용될 수 있으며, 이러한 갈륨을 포함하는 유전체층(50)은 소자의 계면을 따라 흐를 수 있는 누설 전류의 발생을 방지하는 역할을 수행할 수 있다.
이러한 갈륨을 포함하는 유전체층(50)은 질화 갈륨으로 형성되는 캡층(40)에 발생할 수 있는 질소 결핍(nitrogen vacancy)을 감소시킴으로써 누설 전류를 감소시킬 수 있다.
이하, 이러한 갈륨을 포함하는 유전체층(50)으로서, 갈륨 산화물층(50)을 예로서 설명한다.
갈륨 산화물층(50)은 캡층(40) 상에서 이 캡층(40)과 접촉하며 실질적으로 일정한 두께를 가지도록 형성되는 것이 유리하다. 이를 위하여 스퍼터 방법으로 갈륨 산화물층(50)을 형성할 수 있다. 이러한 갈륨 산화물층(50)의 두께는 1 내지 100 nm를 이룰 수 있다.
이때, 질화 갈륨으로 형성되는 캡층(40)이 스퍼터로 인한 충격(demage)에 약할 수 있으므로, 스퍼터 파워를 일정 수준으로 유지하는 것이 유리하다.
이와 같이, 스퍼터 방법으로 형성되는 갈륨 산화물층(50)은 비정질(amorphous) 갈륨 산화물 필름을 형성하게 된다.
또한, 이 갈륨 산화물층(50)은 소자의 상면을 보호하는 보호층으로도 작용할 수 있다.
이러한 갈륨 산화물층(50) 상의 소스 전극(60)과 드레인 전극(70) 사이에는 게이트 전극(80)이 위치한다.
이때, 게이트 전극(80)의 폭(LG)은 대략 3 ㎛ 정도이고, 게이트 전극(80)과 드레인 전극(70) 사이의 거리(LGD)는 대략 20 ㎛가 될 수 있다.
이하, 도 2 내지 도 11을 참고하여 질화물계 반도체 이종접합 반도체 소자의 제조 과정의 일례를 설명한다.
먼저, 도 2에서와 같이, 기판(10)을 준비한다. 위에서 설명한 바와 같이, 기판(10)으로는 실리콘(Si), 질화 갈륨(GaN), 사파이어 또는 실리콘 카바이드(SiC)와 같은 다양한 물질이 이용될 수 있다. 여기서는 4H SiC 기판(10)을 이용하였다.
이후, 도 3에서와 같이, 기판(10) 상에 전이층(11)을 형성한다. 이러한 전이층(11)은 이후에 형성되는 반도체층의 결함을 완화시키는 기여를 할 수 있다.
다음에, 도 4에서와 같이, 전이층(11) 상에 질화물 반도체 버퍼층(20)을 형성한다. 질화물 반도체 버퍼층(20)은 질화 갈륨 반도체로 형성할 수 있다. 이러한 버퍼층(20)의 두께는 3 ㎛로 형성하였다.
버퍼층(20)을 포함하는 반도체층은 MOCVD 법으로 불리는 유기 금속기상 성장법으로 제작할 수 있다. 이러한 MOCVD 법을 이용하는 성장은, Ga의 원료인 TMGa, N의 원료인 NH3를 반응로(reactor) 안에서 고온으로 합성시켜 박막 성장을 하게 된다.
이때, 위에서 설명한 바와 같이, 전이층(11)은 버퍼층(20)에 결함의 발생을 완화시키고, 기판(10)과 버퍼층(20) 사이의 격자 상수 불일치로 인한 박막 스트레스를 감소시켜서, 결함이 완화된 버퍼층(20)을 비교적 두껍게 형성할 수 있도록 할 수 있다.
이후, 도 5에서 도시하는 바와 같이, 버퍼층(20) 상에 장벽층(30)을 형성한다. 이러한 장벽층(30)은 에너지 밴드갭(energy band-gap)이 버퍼층(20)보다 큰 물질로 형성할 수 있으며, 일례로, 알루미늄 질화 갈륨(AlGaN)으로 형성할 수 있다.
여기서는 장벽층(30)으로서, Al0 .26Ga0 .74N 물질을 이용하여 30 nm의 두께로 형성하였다.
다음에, 도 6에서와 같이, 장벽층(30) 상에 캡층(40)을 형성하며, 이러한 캡층(40)은 질화 갈륨(GaN) 반도체로 형성할 수 있다.
이후에는, 도 7에서 도시하는 바와 같이, 캡층(40)의 양측 단부측을 버퍼층(20)이 드러날 때까지 제거하여 개구부(21)를 형성함으로써 메사 구조를 형성한다.
이러한 메사 구조는 대면적 기판(10) 상에 여러 소자들을 동시에 형성할 때, 개별 소자 영역을 정의할 수 있으며, 각 소자의 전극 사이들 분리하는 역할을 수행할 수 있다.
이와 같은 메사 구조를 이루기 위한 방법은 건식 식각 방법을 이용하였으며, Cl2 및 BCl3 기반 ICP RIE(inductively coupled plasma reactive ion etching) 식각법을 이용하였다.
도 8에서 도시하는 바와 같이, 이와 같이 형성된 개구부(21)에는 각각 소스 전극(60)과 드레인 전극(70)이 형성된다. 이러한 소스 전극(60)과 드레인 전극(70)은 버퍼층(20)으로부터 캡층(40)의 상측까지 연장되어 형성될 수 있다.
이후, 소스 전극(60)과 드레인 전극(70)이 반도체층과 오믹 접촉을 이루도록 하기 위하여, RTA(Rapid thermal anneal)와 같은 열처리 과정을 추가로 수행할 수 있다.
다음에는, 도 9에서와 같이, 갈륨 산화물층(50)을 형성한다. 이러한 갈륨 산화물층(50)은 소스 전극(60)과 캡층(40)의 표면 및 드레인 전극(70) 전체를 덮도록 형성될 수 있다.
이러한 갈륨 산화물층(50)은 스퍼터로 증착함으로써 두께가 고르고 성분이 일정한 고순도의 박막 품질을 얻을 수 있으며, 상온에서 증착이 가능하므로 리프트 오프 공정으로 형성이 가능하다. 즉, 추가적인 마스크 없이도 필요한 부분에 형성이 가능하다.
즉, 이러한 갈륨 산화물층(50)의 형성은 산화 공정과는 달리 두께를 정확히 일정(uniform)하게 형성할 수 있고, 열 공정이 필요 없어, 소자 특성의 열화 등의 영향을 미치지 않으며, 공정의 순서도 자유로운 특징이 있다.
스퍼터 과정은 아르곤(Ar) 분위기에서 이루어지며, 막질의 향상을 위하여 산소가 더 첨가될 수 있다.
이때, 갈륨 산화물층(50)을 형성하기 이전에, 캡층(40)을 포함하는 표면에는 황산, 염산, 또는 암모늄과 같은 약품을 이용하여 화학적 처리가 이루어질 수 있다.
이러한 스퍼터를 이용한 갈륨 산화물층(50)의 형성에 있어서, 스퍼터 파워는 일정 범위 이하로 유지되는 것이 유리하며, 이러한 스퍼터 성장 파워는 150 W 이하로 유지되는 것이 질화물 반도체를 이용한 고전자 이동도 트랜지스터(HEMT; high electron mobility transistor)와 같은 고속 소자에 적합하다.
이때, 갈륨 산화물층(50)의 두께는 1 내지 100 nm인 것이 유리하다. 본 예에서는 갈륨 산화물층(50)의 두께를 10 nm로 성장하였다.
실제로, rf 파워가 50, 100, 150 및 200 W일 때를 적용하였으며, 그때의 성장률은 각각 0.19, 0.34, 0.59 및 0.78 Å이었다.
다음에는, 도 10에서와 같이, 갈륨 산화물층(50) 상에 게이트 전극(80)을 형성하는데, 이러한 게이트 전극(80)은 캡층(40)과 쇼트키 접촉(Schottky contact)될 수 있다.
즉, 소스 전극(60) 및 드레인 전극(70)은 오믹 접촉되는 물질로서, 예를 들면, Ti/Al 기반의 구조를 사용하는데, 형성 후에 열처리 과정을 거칠 수도 있고, 열처리 과정 없이도 이용될 수 있다.
또한, 게이트 전극(80)은, Ni, Ir, Pd, 및 Pt 등 일함수가 높은 전극 물질 중 적어도 어느 하나 이상을 이용하여 제작할 수 있다.
본 예에서, 소스 전극(60)과 드레인 전극(70)으로는 Ti/Al/Ni/Au의 구조를 이용하였고, 그 두께는 각각 20/80/20/100 nm이다.
또한, 게이트 전극(80)으로는 Ni/Au/Ni 구조를 이용하였고, 그 두께는 각각 30/150/30 nm로 적용하였다.
이후, 도 11에서 도시하는 바와 같이, 소스 전극(60)과 드레인 전극(70)이 드러나도록 갈륨 산화물층(50)을 일부 개구하여 각각 개구부(51, 52)를 형성하면, 소자의 구조가 이루어지게 된다. 이러한 소자 구조는 고전자 이동도 트랜지스터(HEMT)의 구조를 가진다.
한편, 도 12에서와 같이, 패시베이션 과정을 이용하여 갈륨 산화물층(50)을 형성할 수 있다. 즉, 캡층(40)과 직접 접촉하는 게이트 전극(81)을 형성할 수 있으며, 갈륨 산화물층(50)은 이러한 게이트 전극(81)과 소스 전극(60)의 사이 및 게이트 전극(81)과 드레인 전극(70)의 사이에 형성될 수 있다.
이와 같이, 패시베이션(passivation)으로 동시에 작용하는 갈륨 산화물층(50)을 형성할 경우에는, 그 두께에 제한이 없다.
그 외의 사항은 위에서 설명한 기술적 사항이 동일하게 적용될 수 있다.
이상과 같은 갈륨 산화물층(50)은 일반적인 산화물 절연막과 달리, 절연 파괴가 되지 않는 특성을 가진다. 즉, 실리콘 산화물(SiO2)과 같은 절연막은 소자의 인가 전압에 따라 절연 파괴가 일어날 수 있으나, 갈륨 산화물층(50)은 이러한 절연 파괴가 일어나지 않을 수 있다.
이러한 갈륨 산화물층(50)은 자연적으로 형성된 갈륨 결핍(galium vacancy)이 깊은 준위(deep trap)로 작용하여 소자의 항복 전압을 크게 증가시키는 역할을 수행할 수 있고, 이와 함께 소자의 누설 전류를 감소시킬 수 있다.
이와 같이 제작한 질화물 반도체 이종접합 반도체 소자의 전기적 특성의 측정 결과를 설명하면 아래와 같다.
위에서 설명한 바와 같이, 스퍼터를 이용하여 갈륨 산화물층(50)을 성장하였으며, rf 파워가 각각 50, 100, 150 및 200 W일 때의 드레인-소스 전압에 대한 드레인 전류 및 게이트 누설 전류(leakage current)가 각각 도 13과 도 14에 도시되어 있다.
도시하는 바와 같이, 스퍼터 rf 파워가 각각 50, 100 및 150 W일 때의 누설 전류가 통상의 소자(conventional device)에 비하여 크게 감소하였음을 보여주고 있다.
상온에서 스퍼터로 성장한 갈륨 산화물층(50)은 비정질(amorphous) 상태를 이루는데, 이는 결합된 상태(bonding state)와, 갈륨 결핍(gallium vacancy) 또는 산소 결핍(oxygen vacancy)와 같은 결합되지 않는 상태가 혼합된 상태이다.
이러한 HEMT 소자의 역 블로킹 모드(reverse blocking mode; VDS에 높은 양의 전압이 인가되고, VGS < VTH 인 경우)에서, 드레인 전극(70) 측의 게이트 에지(gate edge)는 높은 전기장을 보이며, 높은 에너지의 전자들이 게이트 전극(80)으로부터 캡층(40) 상에 위치하는 갈륨 산화물층(50)으로 유입된다.
이렇게 유입된 전자들은 갈륨 결핍(gallium vacancy)와 같은 트랩으로 들어가게 되는데 다시 빠져나올 가능성은 낮다. 따라서 게이트 전극(80) 아래의 공핍층(depletion region)은 확대되고 누설 전류는 억제되는 것이다.
항복 전압(breakdown voltage)를 측정한 결과는 도 15에서 도시하고 있다. 이러한 항복 전압은 역전압에서의 누설 전류가 1mA/mm으로 발생하는 경우로 정의된다.
도시하는 바와 같이, 150 W 이하의 rf 파워에서 성장한 갈륨 산화물층(50)을 가지는 소자의 경우, 통상의 소자(conventional device)에 비하여 높은 항복 전압을 나타내고 있다.
통상의 소자의 항복 전압은 520 V이나, 50, 100 및 150 W의 스퍼터 파워로 성장한 갈륨 산화물층(50)을 적용한 소자의 경우에는 항복 전압이 각각 1430, 890 및 820 V로 측정되었다.
도 16에서와 같이, 이와 같은 갈륨 산화물층(50)을 적용한 HEMT 소자는 게이트 전극(80)과 드레인 전극(70) 사이의 거리가 40 ㎛ 이하일 때까지는 비포화된 항복 전압을 보이고 있다.
한편, 도 17에서 도시하는 바와 같이, 갈륨 산화물층(50)을 적용한 HEMT 소자의 출력 특성은 통상의 소자(conventional HEMT)에 비하여 크게 변화하지 않았다.
도 18은 게이트 펄스 바이어스에 대한 펄스 출력 특성을 나타내고 있다. 게이트 펄스는 -10 V로부터 0 V까지 1/2 듀티 사이클로 스윕(sweep)되었으며, 최소 상승 하강 시간은 8 ns이다.
150 W 이하의 낮은 스퍼터 파워로 형성된 갈륨 산화물층(50)이 적용된 소자의 펄스 전류는 대략 10배 정도로 낮아졌다. 이는 항복 전압의 개선이 전자가 갈륨 산화물층(50)의 트랩으로 빠져든 것으로 볼 수 있다.
스퍼터 파워가 더 낮은 경우, 펄스 출력 전류는 감소한다. 이는 낮은 스퍼터 파워로 형성한 갈륨 산화물층(50)이 펄스 전류를 감소시킴을 알 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
10: 기판 20: 버퍼층
30: 장벽층 40: 캡층
50: 갈륨 산화물층 60: 소스 전극
70: 드레인 전극 80: 게이트 전극

Claims (20)

  1. 질화물 반도체 버퍼층;
    상기 버퍼층 상에 위치하는 장벽층;
    상기 장벽층 상에 위치하는 캡층;
    상기 캡층 상에 위치하는 소스 전극 및 드레인 전극;
    상기 캡층 상의 소스 전극 및 드레인 전극 사이에 위치하는 갈륨을 포함하는 유전체 층; 및
    상기 캡층 상의 상기 소스 전극 및 드레인 전극 사이에 위치하는 게이트 전극을 포함하여 구성되는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  2. 제 1항에 있어서, 상기 갈륨을 포함하는 유전체층은, 갈륨 산화물인 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  3. 제 1항에 있어서, 상기 갈륨을 포함하는 유전체층은, 두께가 실질적으로 일정한 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  4. 제 1항에 있어서, 상기 게이트 전극은, 상기 갈륨을 포함하는 유전체층 상에 위치하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  5. 제 4항에 있어서, 상기 갈륨을 포함하는 유전체층의 두께는 1 내지 100 nm인 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  6. 제 1항에 있어서, 상기 갈륨을 포함하는 유전체층은, 상기 캡층과 접촉하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  7. 제 1항에 있어서, 상기 버퍼층의 일단부와 타단부가 드러나도록 하는 개구부가 형성된 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  8. 제 7항에 있어서, 상기 소스 전극 및 드레인 전극은, 상기 개구부로부터 상기 캡층 상에 연장되어 위치하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  9. 제 8항에 있어서, 상기 갈륨을 포함하는 유전체층은, 상기 개구부로부터 상기 캡층 상에 연장되는 소스 전극 및 드레인 전극의 적어도 일부를 덮는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자.
  10. 기판 상에 질화물 반도체 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 장벽층을 형성하는 단계;
    상기 장벽층 상에 캡층을 형성하는 단계;
    상기 캡층 상의 일측과 타측에 각각 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 캡층 상의 상기 소스 전극 및 드레인 전극 사이에 갈륨을 포함하는 유전체층을 형성하는 단계; 및
    상기 캡층 상의 상기 소스 전극 및 드레인 전극 사이에 게이트 전극을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  11. 제 10항에 있어서, 상기 갈륨을 포함하는 유전체층은, 갈륨 산화물인 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  12. 제 10항에 있어서, 상기 갈륨을 포함하는 유전체층은, 스퍼터 방법에 의하여 형성된 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  13. 제 12항에 있어서, 스퍼터 방법은, 150 W 이하의 조건에서 형성되는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  14. 제 10항에 있어서, 상기 장벽층 상에 캡층을 형성하는 단계 이후에는, 상기 버퍼층의 일단부와 타단부가 드러나도록 상기 캡층으로부터 상기 버퍼층의 일부까지 개구부를 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  15. 제 14항에 있어서, 상기 소스 전극 및 드레인 전극을 형성하는 단계는, 상기 개구부로부터 상기 캡층 상까지 연장되도록 형성하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  16. 제 15항에 있어서, 상기 갈륨을 포함하는 유전체층을 형성하는 단계는, 상기 개구부로부터 상기 캡층 상까지 연장된 소스 전극 및 드레인 전극을 덮도록 형성하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  17. 제 16항에 있어서, 상기 소스 전극 및 드레인 전극의 일부가 드러나도록 상기 갈륨을 포함하는 유전체층의 일부를 제거하는 단계를 더 포함하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  18. 제 10항에 있어서, 상기 갈륨을 포함하는 유전체층을 형성하는 단계는, 산소를 첨가하여 형성하는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  19. 제 10항에 있어서, 상기 갈륨을 포함하는 유전체층을 형성하는 단계는, 상기 게이트 전극을 형성하는 단계 이후에 수행되는 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
  20. 제 10항에 있어서, 상기 갈륨을 포함하는 유전체층의 두께는 1 내지 100 nm인 것을 특징으로 하는 질화물계 반도체 이종접합 반도체 소자의 제조 방법.
KR1020120062601A 2012-06-12 2012-06-12 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법 KR20130138992A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120062601A KR20130138992A (ko) 2012-06-12 2012-06-12 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120062601A KR20130138992A (ko) 2012-06-12 2012-06-12 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130138992A true KR20130138992A (ko) 2013-12-20

Family

ID=49984430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120062601A KR20130138992A (ko) 2012-06-12 2012-06-12 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130138992A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211194A (zh) * 2020-01-06 2020-05-29 河南大学 一种mis-硅异质结太阳电池及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111211194A (zh) * 2020-01-06 2020-05-29 河南大学 一种mis-硅异质结太阳电池及其制备方法

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US10270436B2 (en) Transistors having on-chip integrated photon source or photonic-ohmic drain to facilitate de-trapping electrons trapped in deep traps of transistors
KR101108344B1 (ko) 캡층 및 리세스된 게이트를 가지는 질화물계트랜지스터들의 제조방법들
TWI546864B (zh) 具有低漏電流和改善的可靠性的增強型氮化鎵金氧半場效電晶體
JP5114947B2 (ja) 窒化物半導体装置とその製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
KR101736277B1 (ko) 전계 효과 트랜지스터 및 그 제조 방법
US9093284B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
Lin et al. AlGaN/GaN HEMTs with low leakage current and high on/off current ratio
US10784361B2 (en) Semiconductor device and method for manufacturing the same
US9343563B2 (en) Selectively area regrown III-nitride high electron mobility transistor
JP2009507396A (ja) フッ素処理を用いたロバストトランジスタ
JP2012523701A (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
WO2011148443A1 (ja) 電界効果トランジスタ
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US20140167064A1 (en) GaN HEMTs AND GaN DIODES
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
US20150021671A1 (en) Field-effect transistor and method of manufacturing thereof
CN111199883B (zh) 具有经调整的栅极-源极距离的hemt晶体管及其制造方法
WO2022116915A1 (zh) 一种半导体器件及其应用与制造方法
US20150179823A1 (en) Electrode structure for nitride semiconductor device, production method therefor, and nitride semiconductor field-effect transistor
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
KR101207701B1 (ko) 질화물계 반도체 소자 및 그 제조방법
KR101871712B1 (ko) 질화물계 반도체 이종접합 반도체 소자 및 그 제조방법
TW201330261A (zh) 電力裝置及製造該電力裝置之方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination