KR20130138323A - 낮은 차수의 변조기들을 사용하여 높은 차수의 변조 방식들을 구현하기 위한 방법 및 장치 - Google Patents

낮은 차수의 변조기들을 사용하여 높은 차수의 변조 방식들을 구현하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20130138323A
KR20130138323A KR1020137029147A KR20137029147A KR20130138323A KR 20130138323 A KR20130138323 A KR 20130138323A KR 1020137029147 A KR1020137029147 A KR 1020137029147A KR 20137029147 A KR20137029147 A KR 20137029147A KR 20130138323 A KR20130138323 A KR 20130138323A
Authority
KR
South Korea
Prior art keywords
modulator
output
modulators
branch
signal
Prior art date
Application number
KR1020137029147A
Other languages
English (en)
Inventor
쟁 리
롱 장
궈용 첸
더그 클라크
하이 첸
유 완
지아구안 렝
마크 쉘튼
Original Assignee
알까뗄 루슨트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알까뗄 루슨트 filed Critical 알까뗄 루슨트
Publication of KR20130138323A publication Critical patent/KR20130138323A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C5/00—Amplitude modulation and angle modulation produced simultaneously or at will by the same modulating signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

처리 디바이스는, 동일한 제 1 변조 방식에 따라 각각 변조를 수행하는 복수의 변조기들, 상기 복수의 변조기들로부터 출력들을 결합하고, 상기 복수의 변조기들의 상기 결합된 출력들에 기초하여 변조된 출력을 생성하도록 구성된 결합기, 및 비트 스트림을 수신하고, 상기 비트 스트림을 상기 복수의 변조기들을 위한 복수의 입력 신호들로 변환하고, 및 상기 결합기가 제 2 변조 방식에 따라 변조된 출력을 생성하는 방식으로 상기 복수의 입력 신호들을 상기 복수의 변조기들에 제공하도록, 구성되는 신호 처리기를 포함한다. 복수의 변조기들은 낮은 차수의 변조기들일 수 있고, 변조된 출력의 변조 방식들은 예컨대, 회전된 직교 위상 편이 키잉(QPSK), 펄스 진폭 변조(PAM), 더 높은 차수의 직교 진폭 변조(QAM), 및 다중 해상도 더 높은 차수의 직교 진폭 변조(M-QAM)를 포함한다.

Description

낮은 차수의 변조기들을 사용하여 높은 차수의 변조 방식들을 구현하기 위한 방법 및 장치{METHOD AND APPARATUS FOR IMPLEMENTING HIGH-ORDER MODULATION SCHEMES USING LOW-ORDER MODULATORS}
예시적인 실시예들은 일반적으로 신호 변조 방식들을 구현하는 것에 관한 것이다.
무선 통신 네트워크들은 통신 네트워크가 담당하는 지리적인 영역들 내에서 이동하는 모바일들을 위한 무선 커버리지를 제공한다. 무선 통신 네트워크들은 무선 다운링크 연결을 통해 모바일들에 데이터를 송신하기 위한 기지국(BS)을 포함한다. 모바일은 무선 업링크 연결을 통해 BS에 데이터를 송신할 수 있다. BSs와 모바일들 모두 데이터를 송신하기 전에 데이터를 변조한다. 예컨대, 이진 위상 편이 키잉(BPSK), 직교 위상 편이 키잉(QPSK), 직교 진폭 변조(QAM), 및 펄스 진폭 변조(PAM)를 포함하여 많은 상이한 유형들의 변조 방식들이 존재한다. 이들 변조 방식들 각각은 특정 유형들의 송신에 바람직하다. 더욱이, 이들 방식들 각각의 구현은 이들 방식을 구현하는 기지국 또는 모바일 내의 상이한 하드웨어 구성들을 필요로 할 수 있다.
예시적인 실시예들은 낮은 차수의 변조기들을 사용하여 변조 방식들을 구현하기 위한 장치 및 방법에 관한 것이다.
일 실시예에 따라, 처리 디바이스는, 복수의 변조기들로서, 복수의 변조기들 각각은 동일한 제 1 변조 방식에 따라 변조를 수행하는, 복수의 변조기들; 상기 복수의 변조기들로부터 출력을 결합하여, 상기 복수의 변조기들의 결합된 출력에 기초하여 변조된 출력을 생성하도록 구성된 결합기; 및 신호 처리기;를 포함한다. 신호 처리기는 비트 스트림을 수신하고, 비트 스트림을 복수의 변조기들을 위한 복수의 입력 신호로 변환시키고, 결합기가 제 2 변조 방식에 따라 변조된 출력을 생성하는 방식으로, 복수의 입력 신호를 복수의 변조기에 제공하도록, 구성된다.
일 실시예에 따라, 제 1 변조 방식은 위상 편이 키잉(QPSK) 방식이고, 제 2 방식은 회전된 QPSK 방식이다. 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함한다. 신호 처리기는, 복수의 입력 신호들 중으로부터 제 1 입력 신호를 제 1 변조기의 Q 브랜치에 제공하고, 고정된 신호를 제 1 변조기의 I 브랜치에 제공하여, 제 1 변조기가 제 1 출력을 생성하도록, 구성되고, 신호 처리기는 복수의 입력 신호들 중으로부터 제 2 입력 신호를 제 2 변조기의 I 브랜치에 제공하고, 고정된 신호를 제 2 변조기의 Q 브랜치에 제공하여, 제 2 변조기가 제 2 출력을 생성하도록, 구성되고, 결합기는 제 1 및 제 2 출력들을 결합함으로써 변조된 출력을 생성하도록 구성된다.
일 실시예에 따라, 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 제 2 방식은 펄스 진폭 변조(PAM) 방식이다. 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함한다. 신호 처리기는 복수의 입력 신호들 중으로부터 제 1 입력 신호를 제 1 변조기의 I 브랜치에 제공하고, 고정된 신호를 제 1 변조기의 Q 브랜치에 제공하여, 제 1 변조기가 제 1 출력을 생성하도록, 구성되고, 신호 처리기는 복수의 입력 신호들 중으로부터 제 2 입력 신호를 제 2 변조기의 I 브랜치에 제공하고, 고정된 신호를 제 2 변조기의 Q 브랜치에 제공하여, 제 2 변조기가 제 2 출력을 생성하도록, 구성되고, 결합기는 제 1 및 제 2 출력들을 결합함으로써 변조된 출력을 생성하도록 구성된다.
일 실시예에 따라, 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 제 2 방식은 펄스 진폭 변조(QAM) 방식이다. 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함한다. 신호 처리기는 복수의 입력 신호들 중으로부터 제 1 입력 신호를 제 1 변조기의 I 브랜치에 제공하고, 복수의 입력 신호들 중으로부터 제 2 입력 신호를 제 1 변조기의 Q 브랜치에 제공하여, 제 1 변조기가 제 1 출력을 생성하도록, 구성되고, 신호 처리기는 복수의 입력 신호들 중으로부터 제 3 입력 신호를 제 2 변조기의 I 브랜치에 제공하고, 복수의 입력 신호들 중으로부터 제 4 입력 신호를 제 2 변조기의 Q 브랜치에 제공하여, 제 2 변조기가 제 2 출력을 생성하도록, 구성되고, 결합기는 제 1 및 제 2 출력들을 결합함으로써 변조된 출력을 생성하도록 구성된다.
일 실시예에 따라, 비트 스트림을 변조하는 방법은, 비트 스트림을 복수의 입력 신호들로 변환하는 단계; 복수의 입력 신호들을 복수의 변조기들에 제공하는 단계로서, 각 복수의 변조기들은 동일한 제 1 변조 방식에 따라 변조를 수행하는, 복수의 입력 신호들을 복수의 변조기들에 제공하는 단계; 복수의 변조기들로부터 출력들을 생성하는 단계; 및 변조된 신호를 생성하기 위하여 복수의 변조기들로부터 출력들을 결합하는 단계;를 포함한다. 출력들의 결합이 제 2 변조 방식에 따라 변조된 신호를 생성하는 방식으로, 복수의 입력 신호들은 복수의 변조기들에 제공된다.
일 실시예에 따라, 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 제 2 변조 방식은 회전된 QPSK 방식이다. 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함한다. 생성하는 단계는, 복수의 입력 신호들 중으로부터 제 1 입력 신호를 제 1 변조기의 Q 브랜치에 제공하고, 고정된 신호를 제 1 변조기의 I 브랜치에 제공함으로써, 제 1 변조기로부터 제 1 출력을 생성하는 단계; 및 복수의 입력 신호들 중으로부터 제 2 입력 신호를 제 2 변조기의 I 브랜치에 제공하고, 고정된 신호를 제 2 변조기의 Q 브랜치에 제공함으로써, 제 2 변조기로부터 제 2 출력을 생성하는 단계;를 포함한다.
일 실시예에 따라, 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 제 2 변조 방식은 펄스 진폭 변조(PAM) 방식이다.
복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함한다. 생성하는 단계는, 복수의 입력 신호들 중으로부터 제 1 입력 신호를 제 1 변조기의 I 브랜치에 제공하고, 고정된 신호를 제 1 변조기의 Q 브랜치에 제공함으로써, 제 1 변조기로부터 제 1 출력을 생성하는 단계; 및 복수의 입력 신호들 중으로부터 제 2 입력 신호를 제 2 변조기의 I 브랜치에 제공하고, 고정된 신호를 제 2 변조기의 Q 브랜치에 제공함으로써, 제 2 변조기로부터 제 2 출력을 생성하는 단계;를 포함한다.
일 실시예에 따라, 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 제 2 변조 방식은 직교 진폭 변조(QAM) 방식이다. 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함한다. 생성하는 단계는, 복수의 입력 신호들 중으로부터 제 1 입력 신호를 제 1 변조기의 Q 브랜치에 제공하고, 복수의 입력 신호들 중으로부터 제 2 입력 신호를 제 1 변조기의 I 브랜치에 제공함으로써, 제 1 변조기로부터 제 1 출력을 생성하는 단계; 및 복수의 입력 신호들 중으로부터 제 3 입력 신호를 제 2 변조기의 I 브랜치에 제공하고, 복수의 입력 신호들 중으로부터 제 4 입력 신호를 제 2 변조기의 Q 브랜치에 제공함으로써, 제 2 변조기로부터 제 2 출력을 생성하는 단계;를 포함한다.
본 발명의 예시적인 실시예들은 아래에 제공된 상세한 설명과 첨부되는 도면들로부터 더 완전하게 이해될 것이고, 도면들에서는 유사 소자들이 유사 참조 번호로 표현되고, 이러한 도면들은 오로지 예시를 통해 제공되고, 따라서 본 발명을 제한하지 않는다.
도 1은 일 실시예에 따라 무선 통신 네트워크의 일부를 도시하는 도면.
도 2는 일 예시적인 실시예에 따라, BS 또는 모바일 내에서 사용될 수 있는 기저대역 프로세서 시스템의 예시적인 구조를 도시하는 도면.
도 3은 직교 위상 편이 키잉(QPSK) 변조 방식을 구현하기 위한 디지털 신호 처리기(DSP) 유닛 및 주문형 집적회로(ASIC) 유닛의 예시적인 동작을 도시하는 도면.
도 4는 이진 위상 편이 키잉(BPSK) 변조 방식을 구현하기 위한 DSP 유닛과 ASIC 유닛의 예시적인 동작을 도시하는 도면.
도 5는 일 예시적인 실시예에 따라, 회전된 QPSK 방식을 구현하기 위한 DSP 유닛과 ASIC 유닛의 예시적인 구성을 도시하는 도면.
도 6은 도 5에 도시된 구성을 사용하여 회전된 QPSK 방식을 구현하는 방법을 도시하는 도면.
도 7a 및 도 7b는 일 예시적인 실시예에 따라, 4-펄스 진폭 변조(PAM) 및 8-PAM 방식들을 구현하기 위한 DSP 유닛과 ASIC 유닛의 예시적인 구성을 도시하는 도면.
도 8은 도 7a 및 도 7b에 도시된 구성을 사용하여 PAM 방식을 구현하는 방법을 도시하는 도면.
도 9는 일 예시적인 실시예에 따라, 16-QAM 방식을 구현하기 위한 DSP 유닛과 ASIC 유닛의 예시적인 구성을 도시하는 도면.
도 10은 일 예시적인 실시예에 따라, QAM 방식을 구현하는 방법을 도시하는 도면.
도 11은 도 9에 도시된 출력 신호(Tx)에 따라 16-QAM 성상도를 설명하기 위한 벡터 표현을 도시하는 도면.
도 12는 일 예시적인 실시예에 따라, 다중 해상도 QAM 방식을 설명하기 위한 성상도를 도시하는 도면.
도 13은 일 예시적인 실시예에 따라, 64-QAM 방식을 구현하기 위한 DSP 및 ASIC 유닛(220)의 예시적인 구성을 도시하는 도면.
도 14는 더 높은 차수의 QAM 방식을 구현하기 위한 시스템을 설명하는 도면.
본 발명의 다양한 예시적인 실시예들은 본 발명의 일부 예시적인 실시예들이 도시된 첨부 도면들을 참조하여 이제 더 완전하게 기술될 것이다.
본 발명의 상세한 도시 실시예들이 본 명세서에서 개시된다. 그러나, 본 명세서에서 개시된 특정 구조 및 기능적인 세부사항들은 본 발명의 예시적인 실시예들을 기술하기 위한 단순한 전형이다. 그러나, 본 발명은 많은 다른 형태들로 구현될 수 있고, 오로지 본 명세서에서 설명된 실시예들로 제한되는 것으로 해석되지 않아야 한다.
따라서, 본 발명의 예시적인 실시예들이 다양한 변형들 및 대안 형태들을 겪을 수 있지만, 이들의 실시예들은 도면들에서 예시를 통해 도시되었고, 본 명세서에서 상세하게 설명될 것이다. 그러나, 본 발명의 예시적인 실시예들을 개시된 특정 형태로 제한하려는 것은 아니고, 오히려 이와 반대로 본 발명의 예시적인 실시예들은 본 발명의 범주 내에 드는 모든 수정들, 등가물들, 및 대안들을 포함하려는 것을 이해해야 한다. 도면들의 설명 전체를 통해 유사 번호들은 유사 요소들을 언급한다. 본 명세서에서 사용된 용어 "및/또는"은 하나 이상의 열거된 관련 항목들 중 하나 이상의 임의의 및 모든 조합들을 포함한다.
하나의 요소가 다른 요소에 "연결된", 또는 "접속된" 것으로 언급될 때, 다른 요소에 직접 연결 또는 접속될 수 있거나, 개재 요소들이 존재할 수 있다. 대조적으로 요소가 다른 요소에 "직접 연결된", 또는 "직접 접속된" 것으로 언급될 때, 개재 요소는 존재하지 않는다. 요소들 사이의 관계를 기술하기 위하여 사용된 다른 단어들은 유사한 방식으로 해석되어야 한다(예, "~사이" 대 "직접 ~사이", "인접한" 대 "직접 인접한", 등).
본 명세서에서 사용된 기술용어는 특정 실시예들만을 기술하기 위함이고, 제한하려 의도하지 않는다. 본 명세서에서 사용된 단수 형태의 요소들은, 문맥에서 명확하게 그렇지 않음을 나타내지 않는 한, 복수의 요소들을 포함하도록 의도된다. 추가로, "포함한다"라는 용어가 본 명세서에서 사용될 때, 언급된 특징들, 정수들, 단계들, 동작들, 요소들 및/또는 구성요소들을 지정하지만, 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 요소들 및/또는 구성요소들의 존재 또는 추가를 배제하지 않음을 이해해야 한다.
일부 대안적인 구현들에 있어서, 언급된 기능들/작용들 은 도면들에서 언급된 순서와 다르게 발행할 수 있음이 주지되어야 한다. 예컨대, 연속적으로 도시된 두 개의 도면들은 실제 거의 동시에 실행될 수 있거나, 간혹 포함된 기능/작용에 따라 반대의 순서로 실행될 수도 있다.
본 명세서에서 사용된 용어 모바일은, 단말, 액세스 단말(AT), 모바일 유닛, 이동국, 모바일 사용자, 사용자 장비(UE), 가입자, 사용자, 원격 스테이션, 액세스 단말, 수신기, 등과 동의어로 고려될 수 있고, 이후로 간혹 이들을 언급할 수 있고, 무선 통신 네트워크에서는 무선 자원들의 원격 사용자를 기술할 수 있다. 용어 기지국(BS)은, 기지국 트랜시버(BTS), NodeB, 확장된 Node B(eNB), 펨토 셀, 액세스 포인트, 등과 동의어로서 고려될 수 있거나, 및/또는 이들로서 언급될 수 있고, 네트워크 및 하나 이상의 사용자들 사이의 데이터 및/또는 음성 연결성을 위한 무선 기저대역 기능들을 제공하는 장비를 기술할 수 있다.
예시적인 실시예들은 적합한 컴퓨팅 환경에서 구현되는 것으로 본 명세서에서 논의된다. 요구되지 않을지라도, 예시적인 실시예들은 하나 이상의 컴퓨터 프로세서들 또는 CPU들에 의해 실행되는 프로그램 모듈들 또는 기능 프로세스들과 같은 컴퓨터-실행 가능한 지령들의 일반 문맥 내에서 기술될 것이다. 일반적으로, 프로그램 모듈들 또는 기능 프로세스들은, 특정 업무들을 수행하고, 특별한 추상 데이터 유형들을 구현하는 루틴들, 프로그램들, 객체들, 성분들, 데이터 구조들, 등을 포함한다.
본 명세서에서 논의되는 프로그램 모듈들 또는 기능 프로세스들은 기존 통신 네트워크들 내의 기존 하드웨어를 사용하여 구현될 수 있다. 예컨대 본 명세서에서 논의되는 프로그램 모듈들 또는 기능 프로세스들은 기존의 네트워크 요소들 또는 제어 노드들(예, 도 1에 도시된 BS 또는 모바일)에서 기존의 하드웨어를 사용하여 구현될 수 있다. 이러한 기존의 하드웨어는 하나 이상의 디지털 신호 처리기들(DSPs), 주문형 집적 회로들(ASICs), 현장 프로그램 가능한 게이트 어레이들(FPGAs), 컴퓨터들, 등을 포함할 수 있다.
다음의 설명에 있어서, 예시적인 실시예들은, 달리 표시되지 않는다면, 하나 이상의 프로세서들에 의해 수행되는 동작들(예, 흐름도들의 형태에서)의 행위들 및 심볼 표현들을 참조하여 기술될 것이다. 이와 같이, 때때로 컴퓨터-실행된 것으로 언급되는 이러한 행위들 및 동작들이 구조화된 형태의 데이터를 나타내는 전기 신호들의 프로세스에 의한 조작을 포함하는 것이 이해될 것이다. 이러한 조작은 데이터를 변환하거나, 또는 이를 컴퓨터의 메모리 시스템 내의 위치에 유지하고, 이는 당업자가 잘 이해하는 방식으로 컴퓨터의 동작을 재구성하거나, 이와는 달리 변경한다.
도 1은 무선 통신 네트워크(100)의 일부를 도시한다. 무선 통신 네트워크(100)는 범용 모바일 원격통신 시스템(UMTS), 광대역 코드 분할 다중 액세스(W-CDMA), 롱 텀 에볼루션(LTE) 프로토콜을 따를 수 있다. 무선 통신 네트워크(100)는 모바일(110) 및 기지국(BS; 120)을 포함할 수 있다. BS(120)는 BS(120)와 관련된 셀 또는 지리적인 영역 내에서 모바일(100)을 위한 무선 커버리지를 제공할 수 있다. 따라서, BS(120)와 모바일(110)은 모두 서로 간에 무선으로 데이터를 송신 및 수신할 수 있다. 모바일(110) 또는 BS(120)로부터 송신되려 하는 데이터는 공중을 통해 송신되기 전에 먼저 무선 신호의 형태로 변조된다. 이러한 변조를 수행하기 위하여, BS(120)와 모바일(110) 모두 기저대역 프로세서 시스템을 포함할 수 있다.
도 2는 일 예시적인 실시예에 따라, BS 또는 모바일 내에서 사용될 수 있는 기저대역 프로세서 시스템(200)의 예시적인 구조를 도시한다. 도 2를 참조하면, 기저대역 프로세서 시스템(200)은 디지털 신호 처리(DSP) 유닛(210), 주문형 집적 회로(ASIC) 유닛(220), 및 메모리 유닛(230)을 포함할 수 있다.
메모리 유닛(230)은 예컨대, SRAM 유형의 메모리 디바이스를 포함하여 임의의 알려진 유형의 메모리 디바이스가 될 수 있다.
DSP 유닛(210)은 예컨대 신호를 처리할 수 있는 프로세서를 포함한다. 예컨대, DSP 유닛(210)은 입력 비트 스트림들에 대해 직렬-병렬 변환 및 그레이 코드 변환을 수행하기 위하여 필요한 하드웨어를 포함한다. DSP 유닛(210)은 예컨대 프로그램에 포함된 실행 가능한 명령들에 기초하여 신호들에 대한 처리 동작들을 수행할 수 있다. DSP 유닛(210)을 제어하기 위한 프로그램들은 예컨대 메모리 유닛(230)에 저장된다. DSP 유닛(210)은 예컨대 버스(240)를 통해 ASIC 유닛(220)과 메모리 유닛(230)에 연결된다. DSP 유닛(210)은 예컨대 버스(240)를 사용하여 데이터와 제어 신호들을 ASIC 유닛(220)과 메모리 유닛(230)에 송신 및/또는 이들로부터 수신할 수 있다. 아래에서 더 상세하게 논의되는 바와 같이, DSP 유닛(210)은 ASIC 유닛(220)의 동작을 제어하기 위하여 ASIC 유닛(220)에 제어 신호들을 송신할 수 있다. 예컨대, DSP 유닛(210)은 ASIC 유닛(220) 내의 변조기들의 입력들을 제어할 수 있다. DSP 유닛(210)은 또한 ASIC 유닛(220) 내의 변조기들의 출력들의 진폭을 제어할 수 있다. DSP 유닛(210)의 예시적인 구조는 "3G UMTS Wireless System Physical Layer: Baseband Processing Hardware Implementation Perspective"(IEEE 통신 잡지, 2006년 9월, pp. 52~58)에서 논의되고, 이 문헌은 그 전체가 본 명세서에 참조로서 통합된다.
ASIC 유닛(220)은 입력 비트 스트림들을 변조하기 위한 하드웨어를 포함한다. ASIC 유닛(220)은 하나 이상의 변조기들을 포함한다. 변조기들은 예컨대 직교 위상 편이 키잉(QPSK) 변조기들이 될 수 있다. 변조기들 각각은 입력 신호를 수신하여 변조된 신호를 출력할 수 있다. 변조기들은 변조된 신호들을 상이한 진폭들로 출력할 수 있다. 변조기들 각각이 변조된 신호들을 출력하고, 그 신호의 진폭들은 DSP 유닛(210)에 의해 제어될 수 있다.
ASIC 유닛(220)은 예컨대 변조된 신호들과 같은 신호들을 각각 Rx 입력 인터페이스(224)와 Tx 출력 인터페이스(222)를 통해 수신 및 송신할 수 있다. ASIC 유닛(220)은 다중 신호들을 결합하여, Tx 출력 인터페이스(222)로부터 결합된 신호를 출력할 수 있다. 예컨대, ASIC 유닛(220) 내의 QPSK 변조기들 각각은 별개의 변조된 출력을 생성할 수 있고, 이들 별개의 변조된 출력들 각각은, 별개의 출력들이 Tx 출력 인터페이스(222)에서 결합되고, 이로부터 결합된 변조 출력으로서 출력되도록, Tx 출력 인터페이스(222)에 공급될 수 있다. DSP 유닛(210)은, 변조 출력들을 결합하고, 결합된 변조 신호를 출력하기 위하여 ASIC 유닛을 제어할 수 있다. ASIC 유닛(220)의 예시적인 구조는 "An Eight-User UMTS Channel Unit Processor for 3GPP Base Station Application,"(고체-상태 회로의 IEEE 저널, vol 39, No.9, 2004년 9월)에서 논의되고, 이 문헌은 그 전체가 참조로서 본 명세서에 통합된다.
일 예시적인 실시예에 따라, 기저대역 프로세서 시스템(200)은, ASIC 송신 하드웨어(Tx ASIC)의 임의의 재설계를 필요로 하지 않고, 다수 유형들의 변조 방식들을 구현할 수 있다. 예컨대, 아래에서 더 상세하게 논의되는 바와 같이, 기저대역 프로세서 시스템(200)은 예시적인 실시예들에 따라, 회전된 QPSK 방식, 펄스 진폭 변조(PAM) 방식, 및 직교 진폭 변조(QAM) 방식을 구현할 수 있다. PAM 방식들은 4-PAM 방식을 포함하지만, 이에 국한되지는 않는다. QAM 방식들은 16-QAM, 및 64-QAM을 포함하는 더 높은 차수의 변조(HOM) 방식들을 포함하지만, 이들에 국한되지는 않는다. 아래에서 더 상세하게 논의되는 바와 같이, DSP 유닛(210)의 적절한 프로그래밍을 제공함으로써, 위에서 논의된 모든 방식들은 예컨대 ASIC 유닛(220) 내의 오로지 하나 이상의 QPSK 변조기들을 사용하여 구현될 수 있다. 따라서, 일 예시적인 실시예에 따라, 기존의 기저대역 프로세서 시스템은 HOM 방식들을 포함하는 변조 방식들의 확장된 세트를 낮은 차수의 변조기들을 사용하여 구현할 수 있고, 따라서 새로운 하드웨어가 요구되지 않는다.
DSP 유닛(210)과 ASIC 유닛(220)의 성능들은 이제 도 3 내지 도 14를 참조하여 아래에서 더 상세하게 논의될 것이다.
도 3은 QPSK 변조 방식을 구현하기 위한 DSP 유닛(210) 및 ASIC 유닛(220)의 예시적인 동작을 도시한다. 도 3에 도시된 바와 같이, DSP 유닛(210)은 직렬-병렬(S/P) 변환 기능(310) 및 그레이 코드 변환 기능(320)을 구현할 수 있다. S/P 변환 기능(310)은 비트 스트림(bi) 형태의 데이터를 수신하고, 비트 스트림(bi)에 기초하여 제 1 및 제 2 비트 스트림들(bo 및 b1) 형태의 병렬 데이터를 생성한다. 데이터(bi)는 모바일로부터의 송신의 경우 업링크 데이터, 또는 BS로부터의 송신의 경우 다운링크 데이터가 될 수 있다. 그레이 코드 변환 기능(320)은 제 1 및 제 2 비트 스트림들(bo 및 b1)을 수신하고, 비트 스트림들을 그레이 코드로 변환하고, 그레이 코드 변환된 비트 스트림들(bo 및 b1)으로서 신호들(I 및 Q)을 출력한다. 비트 스트림들(I 및 Q)은 QPSK 변조기(330)의 동위상(I) 및 직교(Q) 브랜치 입력들에 대응한다. 도 3의 표(312)는 그레이 코드 변환 이전의 값들(0-3)에 대응하는 비트 스트림들(bo 및 b1)을 도시하고, 표(322)는 그레이 코드 변환 이후의 값들(0-3)에 대응하는 비트 스트림들(I 및 Q)을 도시한다. 도 3의 표(322)에 의해 도시된 바와 같이, 그레이 코드 변환 이후, 값들(0-3)의 인접한 2-비트 표현들 사이의 시간에 오로지 한 비트가 변화한다.
그레이 코드 변환된 비트 스트림들은 ASIC 유닛(220) 내에 포함된 QPSK 변조기(330)에 제공된다. 위에서 설명한 바와 같이, 비트 스트림들(I 및 Q)은 QPSK 변조기(330)의 동위상(I) 및 직교(Q) 브랜치 입력들에 대응한다. QPSK 변조기(330)는 I 및 Q 비트 스트림들에 대한 QPSK 변조를 수행한다. 출력 신호(Tx)는 Tx = A(I + jQ)로 표현될 수 있는데, 여기에서 A는 출력 신호(Tx)의 진폭이고, j2 = -1이다.
QPSK 성상도(340)는 진폭(A)이 1로 설정되는 것을 가정하여 출력 신호(Tx)에 대응하는 성상도를 도시한다.
BPSK 변조의 구현
도 4는 BPSK 변조 방식을 구현하기 위한 DSP 유닛(210)과 ASIC 유닛(220)의 예시적인 구성을 도시한다.
예컨대, 도 4에 도시된 바와 같이, DSP 유닛(210)은 모든 비트 스트림(bi)을 ASIC 유닛(220) 내에 포함된 QPSK 변조기(410)의 Q 브랜치에 제공한다. DSP 유닛(210)은 QPSK 변조기(410)의 I 브랜치 입력에 대해 0의 고정된 논리 값을 유지한다. QPSK 변조기는 유효하게 BPSK 출력인 출력을 생성함으로써 응답한다. 즉, 420에 의해 도시된 완전한 성상도와는 대조적으로, 상술한 바와 같이 고정된 입력을 겪는 QPSK 변조기에 의해 출력된 심볼들은 430에 의해 도시된 BPSK 성상도로 국한될 것이다.
회전된 QPSK 변조의 구현
도 5는 일 예시적인 실시예에 따라, 회전된 QPSK 방식을 구현하기 위한 DSP 유닛(210)과 ASIC 유닛(220)의 예시적인 구성을 도시한다.
예컨대, 도 5에 도시된 바와 같이, QPSK 변조는 ASIC 유닛(220)에 포함된 제 1 및 제 2 QPSK 변조기들(510 및 520)을 사용함으로써 구현될 수 있다. 또한, 도 5에 도시된 바와 같이, DSP 유닛(210)은 병렬 비트 스트림(b0 및 b1)을 생성하기 위하여 입력 비트 스트림(bi)에 대한 직렬-병렬(S/P) 변환 기능(570)을 수행할 수 있다. 또한, DSP 유닛(210)은 변환된 비트 스트림들을 ASIC 유닛(220)의 제 1 및 제 2 QPSK 변조기들(510 및 520)에 제공하기 전에 병렬 비트 스트림(b0 및 bi)에 대한 그레이 코드 기능(580)을 수행할 수 있다. 도 6은 도 5에 도시된 구성을 사용하여 회전된 QPSK 방식을 구현하는 방법을 도시한다.
도 6을 참조하면, 단계(S610)에서, 입력 신호는 제 1 변조기의 Q 브랜치에 제공되는데, 제 1 변조기는 0으로 고정된 I 브랜치 입력을 갖는다. 단계(S620)에서, 제 1 출력은 제 1 변조기로부터 생성된다.
예컨대, 도 5에 도시된 바와 같이, DSP 유닛(210)은 그레이 코드 변환된 비트 스트림(b0)을 제 1 QPSK 변조기(510)의 Q 브랜치 입력(도 5에서 Q0으로 표시됨)에 출력하고, 동시에 대응하는 I 브랜치 입력(도 5에서 I0으로 표시됨)을 예컨대 제 1 QPSK 변조기(510)에 대해 0V로 고정되도록 구성한다. 또한 제 1 변조기(510)는 제 1 출력 신호(Out0)를 생성한다. 제 1 출력 신호(Out0)는 Out0 = A×j×Q0으로서 정의될 수 있는데, A는 제 1 QPSK 변조기(510)에 의해 출력된 신호의 진폭이고, j2 = -1이다. 제 1 출력 신호(Out0)는 BPSK 성상도(515)를 구성하는 값들을 취할 수 있다.
도 6을 참조하면, 단계(630)에서, 입력 신호는 제 2 변조기의 I 브랜치 입력에 제공되는데, 제 2 변조기는 0으로 고정된 Q 브랜치 입력을 갖는다. 단계(S640)에서, 제 2 출력은 제 2 변조기로부터 생성된다. 단계들(S610 - S640)이 직렬로 수행되는 것으로 도시되었지만, 단계들(S610 - S620)이 단계들(S630 - S640)과 병렬로 수행될 수 있음이 이해될 것이다.
예컨대, 도 5에 도시된 바와 같이, DSP 유닛(210)은 그레이 코드 변환된 비트 스트림(b1)을 출력하고, 이를 제 2 QPSK 변조기(520)의 I 브랜치 입력(도 5에서 I1으로 표시됨)으로 보내고, 동시에 대응하는 Q 브랜치 입력(도 5에서 Q1으로 인용됨)을 예컨대 제 2 QPSK 변조기(520)에 대해 0V로 고정되도록 구성한다. 또한 제 2 변조기(520)는 제 2 출력 신호(Out1)를 생성한다. 제 2 출력 신호(Out1)는 Out1 = B×I1으로서 정의될 수 있는데, B는 제 2 QPSK 변조기(520)에 의해 출력된 신호의 진폭이다. 제 2 출력 신호(Out1)는 BPSK 성상도(525)를 구성하는 값들을 취할 수 있다.
도 6을 참조하면, 단계(S650)에서, 변조된 신호는 제 1 및 제 2 출력들에 기초하여 생성된다.
예컨대, 도 5에 도시된 바와 같이, 제 1 및 제 2 출력 신호들(Out0 및 Out1)은 변조된 신호(Tx)를 생성하기 위하여 가산기(530)를 사용하여 결합될 수 있다. 가산기(530)는 예컨대 ASIC 유닛(220)의 출력 인터페이스(222)가 될 수 있다. 변조된 신호(Tx)는 Tx = B(I1 + j×(A/B)×Q0) 으로 정의될 수 있다. 변조된 신호(Tx)의 가능한 값들은 4개 점들을 갖는 QPSK 성상도에 대응한다. 이들 성상도 점들은 회전할 수 있다. 예컨대, 성상도 점(A,B)은 θ각도로 회전하여 다음 수학식에 따른 회전된 성상도 점(X,Y)을 생성할 수 있다.
Figure pct00001
위 수학식에서 θ는 π/4 - α로 정의되고, α= arctan(A/B)이다.
변조된 신호(Tx)에 대응하는 성상도 점들을 각도(θ)만큼 회전시킴으로써, 회전된 QPSK 성상도가 생성될 수 있다. 성상도(540)는 각도(θ)만큼 회전된 QPSK 성상도의 예이다. 또한, DSP 소프트웨어 프로그래밍을 통해 각도(θ)를 조절함으로써, 비트 에러율(BER)을 줄이거나 최소화하기 위한 최적의 변조 다이버시티가 얻어질 수 있다. 예컨대, 이에 관해 유용한 연구 결과들이 "Proposed Text of Coding-Rotated-Modulation OFDM system for the IEEE 802.16m Amendment"(IEEE C802.16m-09/0414)와 "Signal Space Diversity: A Power-and Bandwidth-Efficient Diversity Technique for the Rayleigh Fading Channel"(정보 이론에 대한 IEEE 회보, vol.44, No.4, 1998년 7월)에서 보고되었고, 이들 문헌 모두 참조로서 본 명세서에 통합된다. 위의 논문들에 의해 이론적으로 연구되었기 때문에, 변조 다이버시티는 신호 성상도를 회전시킴으로써 얻어질 수 있고, 이러한 변조 다이버시티는 페이딩 채널들을 통한 QPSK 변조의 성능을 개선하기 위하여 사용될 수 있다. 다차원적으로 회전된 QAM 또는 위상 편이 키잉(PSK) 성상도들에 대해, 매우 높은 다이버시티 차수들이 얻어질 수 있고, 이는 페이딩 채널에 대한 거의 가우스 성능을 초래한다. 이러한 다차원 변조 방식은 필수적으로 코딩되지 않고, 전력 또는 대역폭의 비용이 전혀 없이 시스템 복잡도에 대한 다이버시티를 거래하는 것을 가능케 한다. 위에서 기술된 바와 같이, DSP(210) 및 ASIC(220)은 회전된 변조 방식을 구현할 수 있다.
PAM 의 구현
도 7a는 일 예시적인 실시예에 따라, PAM 방식을 구현하기 위한 DSP 유닛(210)과 ASIC 유닛(220)의 예시적인 구성을 도시한다.
예컨대, 도 7a에 도시된 바와 같이, 4-PAM 방식은 ASIC 유닛(220) 내에 포함된 제 1 및 제 2 QPSK 변조기들(710 및 720)을 사용함으로써 구현될 수 있다. 도 8은 도 7a에 도시된 구성을 사용하여 PAM 방식을 구현하는 방법을 도시한다. 또한, 도 7a에 도시된 바와 같이, DSP 유닛(210)은 병렬 비트 스트림(b0 및 b1)을 생성하기 위하여 입력 비트 스트림(bi)에 대한 S/P 변환 기능(770)을 수행할 수 있다. 또한, DSP 유닛(210)은 변환된 비트 스트림들을 ASIC 유닛(220)의 제 1 및 제 2 QPSK 변조기들(710 및 720)에 제공하기 전에 병렬 비트 스트림(b0 및 b1)에 대한 그레이 코드 기능(780)을 수행할 수 있다.
도 8을 참조하면, 단계(S810)에서, 입력 신호는 0으로 고정된 Q 브랜치 입력을 갖는 제 1 변조기의 I 브랜치 입력에 제공된다. 단계(S820)에서, 제 1 변조기로부터 제 1 출력이 생성된다.
예컨대, 도 7a에 도시된 바와 같이, DSP 유닛(210)은 비트 스트림(b0)을 제 1 QPSK 변조기(710)의 I 브랜치 입력(도 7a에서 I0으로 표시됨)에 출력하고, 동시에 대응하는 Q 브랜치 입력(도 7a에서 Q0으로 표시됨)을 예컨대 제 1 QPSK 변조기(710)에 대해 0V로 고정되게 구성한다. 또한 제 1 QPSK 변조기(710)는 제 1 출력 신호(Out0)를 생성한다. 제 1 출력 신호(Out0)는 Out0 = 2A×I0으로 정의될 수 있고, 여기에서 2A는 제 1 QPSK 변조기(710)에 의해 출력으로서 제공된 신호의 진폭이고, j2 = -1이고, A는 제 1 및 제 2 QPSK 변조기들(710 및 720)에 대한 전력 레벨 스케일링 인자이다. 인자(A)는 예컨대 0.4472와 동일할 수 있다. 제 1 출력 신호(Out0)는 BPSK 성상도(715)를 구성하기 위하여 값들(2A 또는 -2A)을 취할 수 있다.
도 8을 참조하면, 단계(S830)에서, 입력 신호는 0으로 고정된 Q 브랜치 입력을 갖는 제 2 변조기의 I 브랜치 입력에 제공된다. 단계(S840)에서, 제 2 변조기로부터 제 2 출력이 생성된다. 단계들(S810 - S840)이 직렬로 수행되는 것으로 도시되었지만, 단계들(S810 - S820)이 단계들(S830 - S840)과 병렬로 수행될 수 있음이 이해될 것이다.
예컨대, 도 7a에 도시된 바와 같이, DSP 유닛(210)은 비트 스트림(b1)을 제 2 QPSK 변조기(720)의 I 브랜치 입력(도 7a에서 I1로 표시됨)에 출력하고, 동시에 대응하는 Q 브랜치 입력(도 7a에서 Q1로 표시됨)을 예컨대 제 2 QPSK 변조기(720)에 대해 0V로 고정되게 구성한다. 또한 제 2 변조기(720)는 제 2 출력 신호(Out1)를 생성한다. 제 2 출력 신호(Out1)는 Out1 = A×I1로 정의될 수 있고, 여기에서 A는 제 1 및 제 2 QPSK 변조기들(710 및 720)에 대한 전력 레벨 스케일링 인자이고, 제 2 QPSK 변조기(720)에 의해 출력된 신호의 진폭(Out1)은 전력 레벨 스케일링 인자(A)와 동일하다. 제 2 출력 신호(Out1)는 BPSK 성상도(725)를 구성하기 위하여 값들(A 또는 -A)을 취할 수 있다. 도 7a에 도시된 예에 있어서, 제 1 출력 신호(Out0)의 진폭은 제 2 출력 신호(Out1)의 진폭의 2배가 될 수 있다.
도 8을 참조하면, 단계(S850)에서, 변조된 신호는 제 1 및 제 2 출력들에 기초하여 생성된다.
예컨대, 도 7a에 도시된 바와 같이, 제 1 및 제 2 QPSK 변조기들(710 및 720)의 제 1 및 제 2 출력 신호들(Out0 및 Out1)은 변조된 신호(Tx)를 생성하기 위하여 가산기(730)를 사용하여 결합될 수 있다. 가산기(730)는 예컨대 ASIC 유닛(220)의 출력 인터페이스(222)가 될 수 있다. 변조된 신호(Tx)는 Tx = A(2×I0 ×I1)로 정의될 수 있다. 출력 신호(Tx)는 성상도(740)를 구성하는 값들을 취한다. 성상도(740)에 의해 도시된 바와 같이, 변조된 신호(Tx)는 4-PAM 성상도를 구성하는 값들을 취한다.
도 7a 및 도 8에 관해 위에서 도시된 예들이 4-PAM 방식에 대한 특정 참조를 통해 논의되었지만, DSP 유닛(210)과 ASIC 유닛(220)은 예컨대, QPSK 변조기들을 사용하는 8-PAM 또는 16-PAM을 포함하는 다른 PAM 방식들을 구현할 수 있다.
예컨대, 도 7b는 8-PAM 방식들을 구현하기 위한 DSP 유닛(210)과 ASIC 유닛(220)의 예시적인 구성을 도시한다. 도 7b에 도시된 구성은 도 7a에 도시된 것과 유사하다. 그러나, 도 7a에 도시된 바와 같이, 2개의 병렬 비트 스트림들을 생성하기 위하여 S/P 처리를 수행하는 대신에, DSP 유닛(210)은 3개의 병렬 비트 스트림들(b0-b2)을 생성하기 위하여 입력 비트 스트림(bi)에 대한 S/P 변환 기능(770')을 수행할 수 있다. 또한, DSP 유닛(210)은 변환된 비트 스트림들을 ASIC 유닛(220)의 제 1, 제 2 및 제 3 QPSK 변조기들(750, 752 및 754)에 제공하기 전에, 병렬 비트 스트림들(b0-b2)에 대한 그레이 코드 기능(780')을 수행할 수 있다.
제 1 QPSK 변조기(750)는 DSP 유닛(210)으로부터 I 브랜치 입력(I0)에서 그레이 코드 변환된 입력(b0)을 수신하고, 동시에 대응하는 Q 브랜치 입력(Q0)은 예컨대 DSP 유닛(210)에 의해 0V로 고정되도록 구성된다. 제 1 출력(Out0)은 Out0 = 4A × I0로 정의될 수 있다. 제 2 QPSK 변조기(752)는 DSP 유닛(210)으로부터 I 브랜치 입력(I1)에서 그레이 코드 변환된 입력(b1)을 수신하고, 동시에 대응하는 Q 브랜치 입력(Q1)은 예컨대 DSP 유닛(210)에 의해 0V로 고정되도록 구성된다. 제 2 출력(Out1)은 Out1 = 2A × I1로 정의될 수 있다. 제 3 QPSK 변조기(754)는 DSP 유닛(210)으로부터 I 브랜치 입력(I2)에서 그레이 코드 변환된 입력(b2)을 수신하고, 동시에 대응하는 Q 브랜치 입력(Q2)은 예컨대 DSP 유닛(210)에 의해 0V로 고정되도록 구성된다. 제 3 출력(Out2)은 Out2 = A × I2로 정의될 수 있다. 제 1 내지 제 3 QPSK 변조기들(750 - 752)의 제 1 내지 제 3 출력 신호들(Out0 - Out2)은 변조된 신호(Tx)를 생성하기 위하여 가산기(730')를 사용하여 결합된다. 가산기(730')는 예컨대 ASIC 유닛(220)의 출력 인터페이스(222)가 될 수 있다. 변조된 신호(Tx)는 Tx = A(4×I0 + 2 × I1 + I2)로 정의될 수 있다. 도 7b의 성상도(740')에 의해 도시된 바와 같이, 출력 신호(Tx)는 8-PAM 성상도를 구성하는 값들을 취할 수 있다. 따라서 DSP 유닛(210)과 ASIC 유닛(220)은 3개 이하의 QPSK 변조기들을 사용하여 8-PAM 방식을 구현할 수 있다.
도 7b에 도시된 예에 있어서, 제 1 출력 신호(Out0)의 진폭은 제 2 출력 신호(Out1)의 진폭의 2배가 될 수 있고, 제 2 출력 신호(Out1)의 진폭은 제 3 출력 신호(Out2)의 진폭의 2배가 될 수 있다.
따라서, 일 예시적인 실시예에 따라, 더 높은 차수의 PAM 방식들이 ASIC 유닛 내의 QPSK 변조기들을 사용하여 구현될 수 있다.
QAM 의 구현
도 9는 일 예시적인 실시예에 따라, 16-QAM 방식을 구현하기 위한 DSP 유닛(210)과 ASIC 유닛(220)의 예시적인 구성을 도시한다.
예컨대, 도 9에 도시된 바와 같이, 16-QAM 방식은 ASIC 유닛(220) 내에 포함된 제 1 및 제 2 QPSK 변조기들(910 및 920)을 사용함으로써 구현될 수 있다. 도 10은 QAM 방식을 구현하는 방법을 도시한다. 도 10은 도 9를 참조하여 이제 설명될 것이다.
도 10을 참조하면, 단계(S1010)에서, 복수의 비트 스트림들을 생성하기 위하여 S/P 변환이 입력 신호에 대해 수행된다. 단계(S1020)에 있어서, 복수의 비트 스트림들 중으로부터의 비트 스트림들이 제 1 및 제 2 변조기들에 제공된다.
예컨대, 도 9에 도시된 바와 같이, DSP 유닛(210)은 S/P 변환 기능(930)과 그레이 코드 변환 기능(940)을 구현할 수 있다. S/P 변환 기능(930)은 비트 스트림(bi)의 형태로 수신된 데이터에 대해 S/P 변환을 수행하고, 비트 스트림(bi)에 기초하여 제 1 내지 제 4 비트 스트림(b0-b3) 형태의 병렬 데이터를 생성한다. 또한, 그레이 코드 변환 기능(940)은 제 1 내지 제 4 비트 스트림(b0-b3)에 대한 그레이 코드 변환을 수행한다. 그레이 코드 변환 기능(940)은 그레이 코드 변환된 비트 스트림들(b0-b1)을 제 1 QPSK 변조기(910)의 I 브랜치 및 Q 브랜치 입력들(도 9에서 각각 I0 및 Q0으로 표시)에 출력하고, 그레이 코드 변환된 비트 스트림들(b2-b3)을 제 2 QPSK 변조기(920)의 I 브랜치 및 Q 브랜치 입력들(도 9에서 각각 I1 및 Q1로 표시)에 출력한다.
도 10을 참조하면, 단계(S1030)에서, 제 1 출력은 제 1 QPSK 변조기로부터 생성된다. 단계(S1040)에 있어서, 제 2 출력은 제 2 QPSK 변조기로부터 생성된다. 단계들(S1030 및 S1040)이 직렬로 수행되는 것으로 도시되었지만, 단계들(S1030 및 S1040)이 병렬로 수행될 수 있음을 이해할 것이다.
예컨대, 도 9에 도시된 바와 같이, 제 1 QPSK 변조기(910)는 제 1 출력(Out0)을 생성한다. 제 1 출력(Out0)은 제 1 QPSK 변조기(910)의 I 브랜치 및 Q 브랜치 입력들(I0 및 Q0)에 기초할 수 있고, Out0 = 2A(I0 + j×Q0)으로 정의될 수 있는데, A는 제 1 및 제 2 QPSK 변조기들(910 및 920)에 대한 전력 레벨 스케일링 인자이다. 인자(A)는 예컨대 0.3162와 동일할 수 있다. 제 1 QPSK 변조기(910)에 의해 출력된 신호의 진폭은 2A이고, j2 = -1이다. 또한, 제 2 QPSK 변조기(920)는 제 2 출력(Out1)을 생성한다. 제 2 출력(Out1)은 제 2 QPSK 변조기(920)의 I 브랜치 및 Q 브랜치 입력들(I1 및 Q1)에 기초할 수 있고, Out1 = A(I1 + j×Q1)으로 정의될 수 있는데, 제 1 QPSK 변조기(910)에 의해 출력된 신호의 진폭은 A이고, j2 = -1이다. 도 9에 도시된 예에 있어서, 제 1 출력 신호(Out0)의 진폭은 제 2 출력(Out1)의 진폭의 2배가 될 수 있다.
도 10을 참조하면, 단계(S1050)에 있어서, 변조된 신호는 제 1 및 제 2 출력들에 기초하여 생성된다.
예컨대, 도 9에 도시된 바와 같이, 제 1 및 제 2 QPSK 변조기들(910 및 920)의 제 1 및 제 2 출력 신호들(Out0 및 Out1)은 변조된 신호(Tx)를 생성하기 위하여 가산기(950)를 사용하여 가산된다. 가산기(950)는 예컨대 ASIC 유닛(220)의 출력 인터페이스(222)가 될 수 있다. 변조된 신호(Tx)는 Tx = A((2×I0×I1) + j(2×Q0 + Q1))으로 정의될 수 있다. 출력 신호(Tx)는 16-QAM 성상도를 구성하는 값들을 취할 수 있다. 도 11은 도 9에 도시된 출력 신호(Tx)에 따라 16-QAM 성상도를 도시한다.
도 11을 참조하면, 16-QAM 성상도를 구성하는 값들을 취하는 출력 신호(Tx)를 생성하기 위하여 두 개의 QPSK 변조기들이 어떻게 사용되는지를 설명하기 위하여 벡터들(QPSK1, QPSK2, 및 16QAM)이 도시된다. 벡터(QPSK1)는 도 9에 도시된 제 1 QPSK 변조기(910)의 제 1 출력(Out0)에 대응하고, 크기(R1)를 갖는다. 벡터(QPSK1)는 제 1 QPSK 변조기(910)로부터 출력된 제 1 출력 신호(Out0)를 나타낼 수 있는 4개의 성상도 점들 중 하나를 도시한다. 도 11에 도시된 예에 있어서, 벡터(QPSK1)는 점(2A, 2A)을 나타낸다. 벡터(QPSK1)에 의해 도달될 수 있는 점들은 (+/- 2A, +/- 2A)이다. 2A 단위의 값은 제 1 출력 신호(Out1)의 진폭에 대응하고, 이는 위에서 논의한 바와 같이 2A이다.
벡터(QPSK2)는 도 9에 도시된 제 2 QPSK 변조기(920)의 제 2 출력(Out1)에 대응하고, 크기(R2)를 갖는다. 벡터(QPSK2)는 4개의 성상도 점들 중 하나를 도시한다. 본 예에 있어서, 벡터(QPSK2)는 QPSK 변조기(920)로부터의 제 2 출력 신호(즉, Out2)와, 제 1 출력 신호(Out1)의 합이다. 벡터(QPSK2)에 의해 도달될 수 있는 점들은 점(2A, 2A)에 대해 (+/- 1A, +/- 1A)이다. 1A 단위의 값은 제 2 출력 신호(Out2)의 진폭에 대응하고, 이는 위에서 논의한 바와 같이 1A이다.
벡터들(QPSK1 및 QPSK2)의 조합은 벡터(16QAM)로 표현된다. 도 11에 도시된 바와 같이, 각 진폭들(2A 및 A)을 갖는 제 1 및 제 2 출력 신호들(Out0 및 Out1)을 결합함으로써, 16-QAM 성상도 위의 모든 점에 도달할 수 있다. 따라서, DSP 유닛(210)과 ASIC 유닛(220)은 2개 이하의 QPSK 변조기들을 사용하여 16-QAM 방식을 구현할 수 있다.
추가로, 예시적인 실시예에 따라, DSP 유닛(210)과 ASIC 유닛(220)은 다중-해상도의 QAM 방식을 구현할 수 있다. 도 12는 일 예시적인 실시예에 따라, 다중 해상도 QAM 방식의 다음의 논의를 위해 예시적인 하나의 성상도를 도시한다.
도 11과 같이, 도 12는 예컨대 두 개의 QPSK 변조기들을 사용하여 구현될 수 있는 16-QAM 방식에 대응하는 성상도를 도시한다. 그러나, 도 12에 도시된 예에 있어서, 두 개의 QPSK 변조기들의 진폭은 반드시 2A와 A로 설정되는 것은 아니다. 도 12에 도시된 16-QAM 성상도는 M의 진폭을 갖는 출력 신호를 갖는 제 1 QPSK 변조기와 N의 진폭을 갖는 출력 신호를 갖는 제 2 QPSK 변조기에 의해 생성될 수 있다. 도 12에 도시된 바와 같이, 16-QAM 성상도 내의 성상도 점들의 간격은 진폭들(M 및 N)에 대해 선택된 값들에 기초하여 제어될 수 있다. 도 11의 제 1 및 제 2 벡터들(QPSK1 및 QPSK2)의 설명과 유사하게, 도 12에서 벡터(R_QPSK1)는 진폭(M)을 갖는 제 1 변조기의 출력에 해당하고, 벡터(R_QPSK2)는 진폭(N)을 갖는 제 2 변조기의 출력에 해당한다. 이것은 다수의 간격 유형들 또는 해상도들을 갖는 QAM 성상도들의 생성을 허용한다. QAM은 예컨대 다수 입력 다수 출력(MIMO) UMTS 지상 무선 액세스(UTRA) LTE 시스템들을 위한 멀티미디어 방송/멀티캐스트 서비스들(MBMS)을 통해 사용될 수 있다.
도 12에 도시된 성상도와 관련된 송신 신호(Tx)는 Tx = A((M×I0 + N×I1) + j(M×Q0 + N×Q1))으로 정의될 수 있는데, 여기에서 A는 제 1 및 제 2 QPSK 변조기들의 전력 레벨 스케일링 인자이고, 이들 변조기들은 위에서 언급한 바와 같이, M 및 N의 진폭들을 갖는 각 출력 신호들을 제공한다. 전력 레벨 스케일링 인자(A)는
Figure pct00002
로 정의될 수 있다.
도 12에 도시된 예가 특별히 다중-해상도의 16-QAM 성상도에 관한 것이지만, 이것은 단지 예시적이고 제한적이지 않으며, 다른 다중 해상도 QAM 방식들이 구현될 수 있음을 주목해야 한다. 따라서, 일 예시적인 실시예에 따라, 무선 네트워크(100)의 시스템 운영자는 원하는 성상도 간격 또는 해상도를 결정할 수 있고, 원하는 성상도 간격 및 해상도에 기초하여, ASIC 유닛(220)이 원하는 해상도에 따라 다수의 QPSK 변조기들의 진폭을 설정케 하는데 필요한 명령들을 포함하는 프로그래밍을 DSP 유닛(210)에 제공할 수 있다.
또한, 일 예시적인 실시예에 따라, 심지어 더 높은 차수의 QAM 방식들이 구현될 수 있다. 예컨대, 도 13은 64-QAM 방식을 구현하기 위한 DSP 유닛(210) 및 ASIC 유닛(220)의 예시적인 구성을 도시한다.
도 13에 도시된 구성은 도 9에 도시된 구성과 유사하다. 그러나, 도 9에 도시된 바와 같이, 4개의 병렬 비트 스트림들을 생성하기 위하여 S/P 처리를 수행하는 대신에, DSP 유닛(210)은 6개의 병렬 비트 스트림들(b0-b5)을 생성하는 S/P 기능(1240)을 구현한다. DSP 유닛(210)은 또한 비트 스트림들(b0-b5)에 대한 그레이 코드 변환을 수행하기 위하여 그레이 코드 변환 기능(1250)을 구현할 수 있다. 또한, 도 9에 도시된 바와 같이, 2개의 QPSK 변조기들을 사용하는 대신에, 제 1, 제 2 및 제 3 QPSK 변조기들(1210, 1220 및 1230)이 ASIC 유닛(220) 내에서 사용된다. 제 1 QPSK 변조기(1210)는 그레이 코드 변환된 입력들(b1 및 b2)을 I 브랜치 입력(I0)과 Q 브랜치 입력(Q0)에서 수신하고, 제 1 출력(Out0)을 생성한다. 제 1 출력(Out0)은 Out0 = 4A(I0 + jQ0)로 정의될 수 있다. 제 2 QPSK 변조기(1220)는 I 브랜치 입력(I1)과 Q 브랜치 입력(Q1)에서 그레이 코드 변환된 입력들(b2 및 b3)을 수신하고, 제 2 출력(Out1)을 생성한다. 제 2 출력(Out1)은 Out0 = 2A(I1 + jQ1)로 정의될 수 있다. 제 3 QPSK 변조기(1230)는 I 브랜치 입력(I2)과 Q 브랜치 입력(Q2)에서 그레이 코드 변환된 입력들(b4 및 b5)을 수신하고, 제 3 출력(Out2)을 생성한다. 제 3 출력(Out0)은 Out2 = A(I2 + jQ2)로 정의될 수 있다. 도 13에서 도시된 예의 값(A)은 제 1 내지 제 3 QPSK 변조기들의 전력 레벨 스케일링 인자이고, 예컨대 0.1543과 동일할 수 있다. 제 1 내지 제 3 QPSK 변조기들(1210-1230)의 제 1 내지 제 3 출력(Out0 - Out2)은 변조된 신호(Tx)를 생성하기 위하여 가산기(1260)에 의하여 결합된다. 가산기(1260)는 예컨대 ASIC 유닛(220)의 출력 인터페이스(222)가 될 수 있다. 변조된 신호(Tx)는 Tx = A(4×I0 + 2 × I1 + I2) + j(4×Q0 + 2 × Q1 + Q2)로 정의될 수 있다. 출력 신호(Tx)는 64-QAM 성상도를 구성하는 값들을 취한다. 따라서 DSP 유닛(210)과 ASIC 유닛(220)은 3개 이하의 QPSK 변조기들을 사용하여 64-QAM 방식을 구현할 수 있다.
도 14는 더 높은 차수의 QAM 방식들을 구현하기 위한 시스템을 설명하는 도면이다.
도 14는 각각 4A, 2A 및 A의 진폭을 갖는 신호들을 출력하는 QPSK 변조기들의 출력을 결합함으로써 도달할 수 있는 성상도 점들에 대응하는 제 1 내지 제 3 반경들(1310, 1320 및 1330)을 도시한다. 반경들(1310, 1320 및 1330)은 도 13에 도시된 제 1 내지 제 3 QPSK 변조기들(1210-1230)에 의해 출력된 제 1 내지 제 3 출력 신호들(Out0, Out1 및 Out2)에 대응한다. 따라서, 반경들(1310, 1320 및 1330)은 결합될 때 64-QAM 성상도의 모든 64 점들에 도달할 수 있다. 도 14는 또한 M×A의 값을 갖는 제 4 반경(1340)을 도시하는데, M은 예컨대 8, 16 또는 32를 포함하는 임의의 양의 정수가 될 수 있다. 도 14에 도시된 바와 같이, 적절하게 설정된 진폭들을 갖는 오로지 복수의 QPSK 변조기들을 사용하여, 예컨대 256-QAM 또는 1024-QAM을 포함하는 심지어 더 높은 차수의 방식들이 구현될 수 있다.
일반적인 2 2M QAM HOM 방식
위에서 논의한 바와 같이, DSP 유닛(210)에서 적절한 명령들을 포함하는 프로그램을 사용하여, ASIC 유닛(220)은 64-QAM 및 256-QAM과 같은 HOM 방식들을 포함하는 다중 QAM 방식들을 구현하기 위하여 QPSK 변조기들을 사용할 수 있다. 일 예시적인 실시예에 따라 기저대역 프로세서 시스템(200) 내에 포함된 DSP 유닛(210) 및 ASIC 유닛(220)에 의해 생성된 QAM 변조 방식들에 대한 송신 신호(Tx)의 일반적인 정의는 아래의 수학식을 통해 표현될 수 있다.
Figure pct00003
위 수학식에서, M은 QAM 방식을 구현하기 위하여 사용된 QPSK 변조기들의 수와 동일한 양의 정수이고, m = 0, 1, 2, 3 .... (M-1)이다.
따라서, 예시적인 실시예에 따라, 하나 이상의 낮은 차수의 QPSK 변조기들을 포함하는 ASIC 유닛(220)은, 회전된 QPSK 방식들, PAM 방식들, 더 높은 차수의 QAM 방식들 및 다중 해상도 QAM 방식들을 포함하는 다수 유형들의 변조 방식들을 구현하기 위하여 사용될 수 있다. 또한, 이들 방식들 각각은, ASIC 유닛(220)의 하드웨어에 대한 변경을 필요로 하지 않고, DSP 유닛(210)에서 적절한 프로그래밍을 제공함으로써 구현될 수 있다. 또한, 위의 일부 예시적인 실시예들에 따라, 변조된 신호를 생성하는 것이 변조기들의 출력들을 결합함으로써 달성되는 것으로 기술되었지만, 이러한 결합을 달성하기 위하여 사용될 수 있는 동작들은 가산에 국한되지 않고, 예컨대, 감산, 곱셈 및 나눗셈을 포함하는 다른 동작들을 포함할 수 있음이 이해되어야 한다. 또한, 위의 일부 예시적인 실시예들에 따라, 변조기들의 선택된 입력들이 DSP(210)에 의해 0V로 고정되도록 구성되는 것으로 기술되었지만, 고정된 값은 고정된 신호를 수신하는 변조기들의 입력이 변조기들의 출력의 변동을 야기하는 것을 방지하는 임의의 값이 될 수 있음이 이해되어야 한다.
이와 같이 본 발명이 기술되었지만, 많은 방식으로 변할 수 있음은 자명하다. 이러한 변동은 본 발명을 벗어나는 것으로 고려되지 않고, 모든 이러한 수정들은 본 발명의 범주 내에 포함되도록 의도된다.

Claims (31)

  1. 처리 디바이스로서,
    동일한 제 1 변조 방식에 따라 각각 변조를 수행하는 복수의 변조기들;
    상기 복수의 변조기들로부터 출력들을 결합하고, 상기 복수의 변조기들의 상기 결합된 출력들에 기초하여 변조된 출력을 생성하도록 구성된 결합기; 및
    비트 스트림을 수신하고, 상기 비트 스트림을 상기 복수의 변조기들을 위한 복수의 입력 신호들로 변환하고, 및 상기 결합기가 제 2 변조 방식에 따라 변조된 출력을 생성하는 방식으로 상기 복수의 입력 신호들을 상기 복수의 변조기들에 제공하도록, 구성되는 신호 처리기;를
    포함하는 처리 디바이스.
  2. 제 1항에 있어서,
    상기 제 1 변조 방식은 위상 편이 키잉(QPSK) 방식이고, 상기 제 2 방식은 회전된 QPSK 방식이고, 및
    상기 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함하는, 처리 디바이스.
  3. 제 2항에 있어서,
    상기 제 1 변조기가 제 1 출력을 생성하도록, 상기 신호 처리기는 상기 복수의 입력 신호들 중으로부터의 제 1 입력 신호를 상기 제 1 변조기의 Q 브랜치에 제공하고, 고정된 신호를 상기 제 1 변조기의 I 브랜치에 제공하도록 구성되고,
    상기 제 2 변조기가 제 2 출력을 생성하도록, 상기 신호 처리기는 상기 복수의 입력 신호들 중으로부터의 제 2 입력 신호를 상기 제 2 변조기의 I 브랜치에 제공하고, 고정된 신호를 상기 제 2 변조기의 Q 브랜치에 제공하도록 구성되고, 및
    상기 결합기는 상기 제 1 및 제 2 출력들을 결합함으로써 상기 변조된 출력을 생성하도록 구성되는, 처리 디바이스.
  4. 제 2항에 있어서,
    상기 신호 처리기는, 제 1 및 제 2 입력 신호들을 상기 제 1 및 제 2 변조기들에 제공하고, 상기 제 1 및 제 2 변조기들이 각각 제 1 및 제 2 진폭들을 갖는 제 1 및 제 2 출력들을 생성하는 것을 제어하도록, 구성되고, 상기 제 1 및 제 2 진폭들은 회전된 성상도(X,Y)를 위해 원하는 양의 회전을 제공하도록 선택되는, 처리 디바이스.
  5. 제 4항에 있어서,
    상기 회전된 성상도(X,Y)는
    Figure pct00004
    와 같이 정의되고,
    위 식에서, A는 제 1 진폭이고, B는 제 2 진폭이고, θ= π/4 - α이고, α= arctan(A/B)인, 처리 디바이스.
  6. 제 2항에 있어서,
    상기 신호 처리기는, 상기 제 1 변조기에 제공된 상기 고정된 신호가 상기 제 1 변조기의 I 브랜치가 상기 제 1 변조기의 출력 변동을 야기하는 것을 방지하고, 상기 제 2 변조기에 제공된 상기 고정된 신호가 상기 제 2 변조기의 Q 브랜치가 상기 제 2 변조기의 출력 변동을 야기하는 것을 방지하도록, 구성되는, 처리 디바이스.
  7. 제 1항에 있어서,
    상기 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 상기 제 2 방식은 펄스 진폭 변조(PAM) 방식이고,
    상기 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함하는, 처리 디바이스.
  8. 제 7항에 있어서,
    상기 제 1 변조기가 제 1 출력을 생성하도록, 상기 신호 처리기는 상기 복수의 입력 신호들 중으로부터의 제 1 입력 신호를 상기 제 1 변조기의 I 브랜치에 제공하고, 고정된 신호를 상기 제 1 변조기의 Q 브랜치에 제공하도록 구성되고,
    상기 제 2 변조기가 제 2 출력을 생성하도록, 상기 신호 처리기는 상기 복수의 입력 신호들 중으로부터의 제 2 입력 신호를 상기 제 2 변조기의 I 브랜치에 제공하고, 고정된 신호를 상기 제 2 변조기의 Q 브랜치에 제공하도록 구성되고, 및
    상기 결합기는 상기 제 1 및 제 2 출력들을 결합함으로써 상기 변조된 출력을 생성하도록 구성되는, 처리 디바이스.
  9. 제 7항에 있어서,
    상기 제 1 및 제 2 변조기들은, 상기 제 1 출력의 진폭이 상기 제 2 출력의 진폭의 2배가 되도록, 구성되는, 처리 디바이스.
  10. 제 7항에 있어서,
    상기 신호 처리기는, 상기 제 1 변조기에 제공된 상기 고정된 신호가 상기 제 1 변조기의 Q 브랜치가 상기 제 1 변조기의 출력 변동을 야기하는 것을 방지하고, 상기 제 2 변조기에 제공된 상기 고정된 신호가 상기 제 2 변조기의 Q 브랜치가 상기 제 2 변조기의 출력 변동을 야기하는 것을 방지하도록, 구성되는, 처리 디바이스.
  11. 제 1항에 있어서,
    상기 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 상기 제 2 방식은 펄스 진폭 변조(QAM) 방식이고,
    상기 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함하는, 처리 디바이스.
  12. 제 11항에 있어서,
    상기 제 1 변조기가 제 1 출력을 생성하도록, 상기 신호 처리기는 상기 복수의 입력 신호들 중으로부터의 제 1 입력 신호를 상기 제 1 변조기의 I 브랜치에 제공하고, 상기 복수의 입력 신호들 중으로부터의 제 2 입력 신호를 상기 제 1 변조기의 Q 브랜치에 제공하도록 구성되고,
    상기 제 2 변조기가 제 2 출력을 생성하도록, 상기 신호 처리기는 상기 복수의 입력 신호들 중으로부터의 제 3 입력 신호를 상기 제 2 변조기의 I 브랜치에 제공하고, 상기 복수의 입력 신호들 중으로부터의 제 4 입력 신호를 상기 제 2 변조기의 Q 브랜치에 제공하도록 구성되고, 및
    상기 결합기는 상기 제 1 및 제 2 출력들을 결합함으로써 상기 변조된 출력을 생성하도록 구성되는, 처리 디바이스.
  13. 제 11항에 있어서,
    상기 제 1 및 제 2 변조기들은, 상기 제 1 출력의 진폭이 상기 제 2 출력의 진폭의 2배가 되도록, 구성되는, 처리 디바이스.
  14. 제 11항에 있어서,
    상기 복수의 변조기들을 제 3 변조기를 포함하고,
    상기 제 3 변조기가 제 3 출력을 생성하도록, 상기 신호 처리기는 상기 복수의 입력 신호들 중으로부터의 제 5 입력 신호를 상기 제 3 변조기의 I 브랜치에 제공하고, 상기 복수의 입력 신호들 중으로부터의 제 6 입력 신호를 상기 제 3 변조기의 Q 브랜치에 제공하도록 구성되고, 및
    상기 결합기는 상기 제 1, 제 2 및 제 3 출력들을 결합함으로써 상기 변조된 출력을 생성하도록 구성되는, 처리 디바이스.
  15. 제 14항에 있어서,
    상기 제 1, 제 2 및 제 3 변조기들은, 상기 제 1 출력의 진폭이 상기 제 2 출력의 진폭의 2배가 되고, 상기 제 2 출력의 진폭이 상기 제 3 출력의 진폭의 2배가 되도록, 구성되는, 처리 디바이스.
  16. 비트 스트림을 변조하는 방법으로서,
    상기 비트 스트림을 복수의 입력 신호들로 변환하는 단계;
    상기 복수의 입력 신호들을 복수의 변조기들에 제공하는 단계로서, 상기 복수의 변조기들 각각은 동일한 제 1 변조 방식에 따라 변조를 수행하는, 상기 복수의 입력 신호들을 복수의 변조기들에 제공하는 단계;
    상기 복수의 변조기들로부터 출력들을 생성하는 단계; 및
    변조된 신호를 생성하기 위하여, 상기 복수의 변조기들로부터의 상기 출력을 결합하는 단계로서, 상기 출력들의 결합이 제 2 변조 방식에 따라 상기 변조된 신호를 생성하는 방식으로, 상기 복수의 입력 신호들이 상기 복수의 변조기들에 제공되는, 상기 출력을 결합하는 단계;를
    포함하는 비트 스트림을 변조하는 방법.
  17. 제 16항에 있어서,
    상기 제 1 변조 방식은 위상 편이 키잉(QPSK) 방식이고, 상기 제 2 방식은 회전된 QPSK 방식이고, 및
    상기 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함하는, 비트 스트림을 변조하는 방법.
  18. 제 17항에 있어서,
    상기 생성하는 단계는,
    상기 복수의 입력 신호들 중으로부터의 제 1 입력 신호를 상기 제 1 변조기의 Q 브랜치에 제공하고, 고정된 신호를 상기 제 1 변조기의 I 브랜치에 제공함으로써, 상기 제 1 변조기로부터 제 1 출력을 생성하는 단계; 및
    상기 복수의 입력 신호들 중으로부터의 제 2 입력 신호를 상기 제 2 변조기의 I 브랜치에 제공하고, 고정된 신호를 상기 제 2 변조기의 Q 브랜치에 제공함으로써, 상기 제 2 변조기로부터 제 2 출력을 생성하는 단계;를 포함하는, 비트 스트림을 변조하는 방법.
  19. 제 17항에 있어서,
    상기 제 1 및 제 2 출력들은 각각 제 1 및 제 2 진폭들을 갖고, 상기 제 1 및 제 2 진폭들은 회전된 성상도(X,Y)를 위해 원하는 양의 회전을 제공하도록 선택되는, 비트 스트림을 변조하는 방법.
  20. 제 19항에 있어서,
    상기 회전된 성상도(X,Y)는
    Figure pct00005
    와 같이 정의되고,
    위 식에서, A는 제 1 진폭이고, B는 제 2 진폭이고, θ= π/4 - α이고, α= arctan(A/B)인, 비트 스트림을 변조하는 방법.
  21. 제 17항에 있어서,
    상기 제 1 변조기에 제공된 상기 고정된 신호는 상기 제 1 변조기의 I 브랜치가 상기 제 1 변조기의 출력 변동을 야기하는 것을 방지하고, 상기 제 2 변조기에 제공된 상기 고정된 신호는 상기 제 2 변조기의 Q 브랜치가 상기 제 2 변조기의 출력 변동을 야기하는 것을 방지하는, 비트 스트림을 변조하는 방법.
  22. 제 16항에 있어서,
    상기 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 상기 제 2 방식은 펄스 진폭 변조(PAM) 방식이고,
    상기 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함하는, 비트 스트림을 변조하는 방법.
  23. 제 22항에 있어서,
    상기 생성하는 단계는,
    상기 복수의 입력 신호들 중으로부터의 제 1 입력 신호를 상기 제 1 변조기의 I 브랜치에 제공하고, 고정된 신호를 상기 제 1 변조기의 Q 브랜치에 제공함으로써, 상기 제 1 변조기로부터 제 1 출력을 생성하는 단계; 및
    상기 복수의 입력 신호들 중으로부터의 제 2 입력 신호를 상기 제 2 변조기의 I 브랜치에 제공하고, 고정된 신호를 상기 제 2 변조기의 Q 브랜치에 제공함으로써, 상기 제 2 변조기로부터 제 2 출력을 생성하는 단계;를 포함하는 비트 스트림을 변조하는 방법.
  24. 제 22항에 있어서,
    상기 제 1 출력의 진폭은 상기 제 2 출력의 진폭의 2배인, 비트 스트림을 변조하는 방법.
  25. 제 22항에 있어서,
    상기 제 1 변조기에 제공된 상기 고정된 신호는 상기 제 1 변조기의 Q 브랜치가 상기 제 1 변조기의 출력 변동을 야기하는 것을 방지하고, 상기 제 2 변조기에 제공된 상기 고정된 신호는 상기 제 2 변조기의 Q 브랜치가 상기 제 2 변조기의 출력 변동을 야기하는 것을 방지하는, 비트 스트림을 변조하는 방법.
  26. 제 16항에 있어서,
    상기 제 1 변조 방식은 직교 위상 편이 키잉(QPSK) 방식이고, 상기 제 2 변조 방식은 직교 진폭 변조(QAM) 방식이고,
    상기 복수의 변조기들은 적어도 제 1 및 제 2 변조기들을 포함하는, 비트 스트림을 변조하는 방법.
  27. 제 26항에 있어서,
    상기 생성하는 단계는,
    상기 복수의 입력 신호들 중으로부터의 제 1 입력 신호를 상기 제 1 변조기의 Q 브랜치에 제공하고, 상기 복수의 입력 신호들 중으로부터의 제 2 입력 신호를 상기 제 1 변조기의 I 브랜치에 제공함으로써, 상기 제 1 변조기로부터 제 1 출력을 생성하는 단계;
    상기 복수의 입력 신호들 중으로부터의 제 3 입력 신호를 상기 제 2 변조기의 I 브랜치에 제공하고, 상기 복수의 입력 신호들 중으로부터의 제 4 입력 신호를 상기 제 2 변조기의 Q 브랜치에 제공함으로써, 상기 제 2 변조기로부터 제 2 출력을 생성하는 단계;를 포함하는 비트 스트림을 변조하는 방법.
  28. 제 26항에 있어서,
    상기 제 1 출력의 진폭은 상기 제 2 출력의 진폭의 2배인, 비트 스트림을 변조하는 방법.
  29. 제 26항에 있어서,
    상기 복수의 변조기들을 제 3 변조기를 포함하고,
    상기 생성하는 단계는,
    상기 복수의 입력 신호들 중으로부터의 제 5 입력 신호를 상기 제 3 변조기의 Q 브랜치에 제공하고, 상기 복수의 입력 신호들 중으로부터의 제 6 입력 신호를 상기 제 3 변조기의 I 브랜치에 제공함으로써, 상기 제 3 변조기로부터 제 3 출력을 생성하는 단계;를 더 포함하는, 비트 스트림을 변조하는 방법.
  30. 제 29항에 있어서,
    상기 제 1, 제 2 및 제 3 변조기들은, 상기 제 1 출력의 진폭이 상기 제 2 출력의 진폭의 2배가 되고, 상기 제 2 출력의 진폭이 상기 제 3 출력의 진폭의 2배가 되도록, 구성되는, 비트 스트림을 변조하는 방법.
  31. 제 26항에 있어서,
    상기 변조된 신호에 대응하는 성상도를 위한 원하는 간격을 결정하는 단계;
    상기 원하는 간격에 기초하여 상기 제 1 및 제 2 변조기들의 출력들의 진폭들을 결정하는 단계;를 더 포함하는, 비트 스트림을 변조하는 방법.
KR1020137029147A 2011-04-14 2011-04-14 낮은 차수의 변조기들을 사용하여 높은 차수의 변조 방식들을 구현하기 위한 방법 및 장치 KR20130138323A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2011/072802 WO2012139295A1 (en) 2011-04-14 2011-04-14 Method and apparatus for implementing high-order modulation schemes using low-order modulators

Publications (1)

Publication Number Publication Date
KR20130138323A true KR20130138323A (ko) 2013-12-18

Family

ID=47008798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137029147A KR20130138323A (ko) 2011-04-14 2011-04-14 낮은 차수의 변조기들을 사용하여 높은 차수의 변조 방식들을 구현하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US20140035693A1 (ko)
EP (1) EP2697948A4 (ko)
JP (1) JP2014515226A (ko)
KR (1) KR20130138323A (ko)
CN (1) CN103493454A (ko)
WO (1) WO2012139295A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9590836B2 (en) 2013-12-13 2017-03-07 Xetawave Llc System and method for digital sideband mitigation: advanced modulation in a narrow bandwidth RF channel
US9467269B2 (en) * 2014-01-06 2016-10-11 Intel IP Corporation Systems and methods for modulation and coding scheme selection and configuration
US11140018B2 (en) * 2014-01-07 2021-10-05 Quantumsine Acquisitions Inc. Method and apparatus for intra-symbol multi-dimensional modulation
WO2015172375A1 (zh) * 2014-05-16 2015-11-19 华为技术有限公司 一种通信方法、装置及系统
EP3166272B1 (en) 2014-07-06 2019-04-24 LG Electronics Inc. Method and device for receiving physical multicast channel in wireless access system supporting 256qam
CN106301718B (zh) * 2015-05-14 2019-06-07 上海朗帛通信技术有限公司 一种多用户叠加的星座点映射方法和装置
CN108370273B (zh) * 2016-04-12 2020-07-14 华为技术有限公司 生成光信号的器件、方法和芯片
CN111934832B (zh) * 2016-07-15 2021-10-26 华为技术有限公司 基于多信道传输信号的方法和装置
WO2018010515A1 (zh) * 2016-07-15 2018-01-18 华为技术有限公司 基于多信道传输信号的方法和装置
CN107979401B (zh) * 2016-10-25 2020-12-04 华为技术有限公司 传输信号的方法和装置
WO2020028409A1 (en) * 2018-07-30 2020-02-06 The Regents Of The University Of California Transmitter architecture for generating 4n-qam constellation with no digital-to-analog converters (dac) in signal path requirement
WO2021003019A1 (en) * 2019-07-03 2021-01-07 The Regents Of The University Of California Quadrature phase shift keying quadrature amplitude modulation transmitter

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5660149A (en) * 1979-10-23 1981-05-23 Nec Corp Transmitter for multiphase multilevel modulated signal accompanying amplitude modulation
US4464767A (en) * 1981-09-08 1984-08-07 Paradyne Corporation System for generation of multiple pointed QAM signal spaces by use of synchronous Qam transmitters
FR2622376B1 (fr) 1987-10-21 1990-01-26 Verdot Georges Modulateur par deplacement de phase a quatre etats, notamment pour modulation d'amplitude a deux porteuses en quadrature a grand nombre d'etats
US5237292A (en) * 1992-07-01 1993-08-17 Space Systems/Loral Quadrature amplitude modulation system with compensation for transmission system characteristics
US5612651A (en) * 1996-01-02 1997-03-18 Loral Aerospace Corp. Modulating array QAM transmitter
US5815531A (en) * 1996-06-12 1998-09-29 Ericsson Inc. Transmitter for encoded data bits
US8050345B1 (en) * 1999-08-09 2011-11-01 Kamilo Feher QAM and GMSK systems
BR0015782A (pt) * 1999-11-23 2002-07-23 Thomson Licensing Sa Sistema de transmissão qam hierárquico com fator de agrupamento variado
JP4409722B2 (ja) * 2000-05-19 2010-02-03 パナソニック株式会社 無線送信装置及び無線送信方法
US7653415B2 (en) * 2002-08-21 2010-01-26 Broadcom Corporation Method and system for increasing data rate in a mobile terminal using spatial multiplexing for DVB-H communication
JP4579007B2 (ja) * 2004-02-25 2010-11-10 パナソニック株式会社 複数の変調方式を利用する通信装置及びその通信装置を構成する送信装置
US7680213B2 (en) * 2004-04-14 2010-03-16 Nokia Corporation Generating higher order modulation using QPSK modulations
US7078981B2 (en) * 2004-07-27 2006-07-18 Lucent Technologies Inc. 16 QAM modulator and method of 16 QAM modulation
JP4677590B2 (ja) * 2005-09-06 2011-04-27 学校法人日本大学 フェーズドアレイアンテナ
US7646801B2 (en) * 2006-01-26 2010-01-12 Alcatel-Lucent Usa Inc. Method and apparatus for spreading and modulating communication signals
CN101444060B (zh) * 2006-02-01 2013-03-20 Lg电子株式会社 在无线通信系统中使用叠加调制来发送和接收数据的方法
US20070297533A1 (en) * 2006-06-26 2007-12-27 Interdigital Technology Corporation Apparatus and methods for implementing hierarchical modulation and demodulation for geran evolution
US7733980B2 (en) * 2006-07-14 2010-06-08 International Business Machines Corporation Quadrature modulation circuits and systems supporting multiple modulation modes at gigabit data rates
JP5221480B2 (ja) * 2009-09-08 2013-06-26 株式会社東芝 直交変調器、および送信装置

Also Published As

Publication number Publication date
EP2697948A1 (en) 2014-02-19
EP2697948A4 (en) 2014-09-10
US20140035693A1 (en) 2014-02-06
WO2012139295A1 (en) 2012-10-18
CN103493454A (zh) 2014-01-01
JP2014515226A (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
KR20130138323A (ko) 낮은 차수의 변조기들을 사용하여 높은 차수의 변조 방식들을 구현하기 위한 방법 및 장치
US20210144044A1 (en) Coding and modulation apparatus using non-uniform constellation
US10700803B2 (en) System and method for generating codebooks with small projections per complex dimension and utilization thereof
US10547486B2 (en) Data transmission method and apparatus
WO2015180465A1 (zh) 一种无线mimo通信系统的信令字段及其通信方法
US20070081604A1 (en) Apparatus and method for reduced peak-to-average-power ratio in a wireless network
US20110135029A1 (en) Transmitter, transmission method, receiver, and reception method
JP2007074618A (ja) 無線通信装置及び無線通信方法、並びにコンピュータ・プログラム
US9172445B2 (en) Multi-user multiple input multiple output radio communications
CN102754368A (zh) 利用最大速率和互信息优化jcma星座
Wang et al. Constellation mapping for physical-layer network coding with M-QAM modulation
Harshan et al. A novel power allocation scheme for two-user GMAC with finite input constellations
RU2548901C2 (ru) Модуляция данных в системе связи
JP5485283B2 (ja) 位相・振幅変調器
US11658860B2 (en) Class of symbol constellations for data transmission
Sharifian et al. QAM constellation design for complex field network coding in multi-way relay channels
Pallam et al. BER Evaluation of M-QAM Modulation in Wireless Transmission over AWGN Channel
Kubra et al. Design of A Reconfigurable Digital Modulator For High Bit Rate Data Transmission
Vitthaladevuni et al. BER computation of generalized QAM constellations
Senda et al. Transmission performance of superposed modulation using QPSK and 1024-QAM in downlink NOMA
Ohta et al. Study of orthogonal SSB modulation method
Kumar et al. Evaluation of BER in LTE System using Various Modulation Techniques over different Modulation Schemes
Fusayasu et al. Ultra-multi-amplitude-level BPSK based SSB-DFTs-OFDM to achieve higher spectrum efficiency
JP5207517B2 (ja) ディジタル変調方法、ディジタル変調回路、ディジタル復調回路、およびディジタル伝送システム
DJEMAMAR et al. Performance Analysis of QPSK, 4QAM, 16QAM and 64QAM with Binary and Gray Constellation Codes over AWGN Channel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application