KR20130137180A - 디더 동기화 이미지 스캐닝 - Google Patents

Abstract

광 스캐닝 장치는 순차적 스캐닝 패스들을 수행한다. 개별 픽셀들은 전자기 간섭을 감소시키기 위해 주파수가 반복가능 사이클들에서 디더링되는 클록에 응답하여 스캐닝되고, 스캐닝 패스들은 반복가능 사이클들을 사용하여 조정된다.

Description

디더 동기화 이미지 스캐닝{DITHER-SYNCHRONIZED IMAGE SCANNING}

관련 출원들에 대한 상호 참조

본 발명은 2011년 10월 14일자로 출원된 미국 출원 제13/274,151호, 및 2010년 10월 26일자로 출원된 미국 가특허 출원 제61/406,922호에 대한 우선권을 주장하며, 그 전체 명세서들은 만약 있다면 이 명세서와 불일치하는 부분들을 제외하고, 모든 목적들을 위해 그 전체가 참조 문헌으로 여기에 포함된다.

본 발명은 이미지 스캐닝 장치들에 관한 것으로, 특히 이미지 스캐닝 장치들에 의해 생성된 전자기 간섭을 감소시키는 기술들에 관한 것이다.

본 명세서에서 제공된 배경 설명은 본 발명의 문맥을 일반적으로 제시하는 목적을 위한 것이다. 이 배경 부분에서 설명된다는 점에서, 현재 지명된 발명자의 업무뿐만 아니라, 출원 시에 종래 기술 자격을 다르게 얻을 수 없는 설명의 측면들은 본 발명에 대한 종래 기술로서 명백히 또는 암시적으로 인정되지 않는다.

광 이미지 스캐너들은 전형적으로 스캐닝된 이미지 데이터를 스캐닝 하드웨어에서 일부 타입의 장치 제어기로 전송한다. 설계 및 포장 제약들 때문에, 장치 제어기는 스캐닝 하드웨어에서 상당한 거리에 위치될 수 있다. 이것은 수용불가능한 양의 전기기계 간섭(EMI, 무선주파수 간섭 또는 RFI로도 지칭됨)을 발생시킬 잠재성을 생성한다.

각종 기술들은 바이패싱(bypassing), 디커플링(decoupling), 차폐, 및 클록 디더링(clock dithering)을 포함하여, EMI 방출들을 제한 또는 완화하기 위해 사용될 수 있다. PLL 디더링으로도 지칭될 수 있는 클록 디더링을 사용할 때, 통신 클록 및 대응하는 데이터 전송 속도는 3%가 전형적일지라도, 공칭 데이터 전송 속도의 0.5-5%와 같은 소량에 의해 변조된다. 이것은 방출된 EMI를 주파수들의 범위를 통해 확산시켜, 측정된 EMI를 감소 또는 완화시킨다.

클록 디더링은 전형적으로 전기적 및 기계적 기술들을 사용하여 포함될 수 있는 것과 같은 상당한 하드웨어 비용들 없이 구현될 수 있다. 그러나, 클록 디더링은 이미지 스캐닝의 정확성 및 분해능을 감소시킬 수 있다. 이것은 설계자들이 지금까지 높은 레벨들의 스캐너 속도 및 성능을 달성하려고 시도할 때 특히 정확하다.

많은 이미지 스캐너들은 센서 또는 센서 어레이가 소스 이미지의 인접한 라인들을 통해 순차적으로 이동 또는 통과되는 스캐닝 메커니즘을 사용한다. 센서가 소스 이미지를 가로질러 이동할 때, 센서는 직렬 순서의 스캐닝된 컬러 및/또는 휘도 값들을 송신한다. 값들은 비교적 높은 주파수에서 샘플링되어 송신된다. 그러나, 높은 분해능들에서, 센서들은 가변 스캐닝 주파수들에 민감할 수 있다. 예를 들어, 일부 센서들은 시간에 따라 쇠퇴 또는 정착되는 출력들을 가질 수 있고, 일부 설계들은 출력들이 완전히 정착하기 전에 그러한 출력들을 샘플링한다. 따라서, 스캐닝 및 데이터 전송 속도들의 심지어 작은 디더링은 스캐닝된 이미지 데이터에서 불일치들, 이형들, 및 인위 구조들을 생성할 수 있다.

이 때문에, 이미지 센서들의 출력들을 일치 비율들로 샘플링하는 것이 중요하다. 그러나, 클록 디더링은 가변 타이밍을 초래하며, 가변 타이밍은 차례로 불일치 센서 판독들을 초래한다.

본 발명은 전자기 간섭을 감소시키기 위해 광 스캐너 내의 픽셀 스캐닝 주파수를 디더링한다. 스캐닝 주파수는 반복가능 디더링 사이클들에서 디더링되고, 스캐닝 사이클들은 디더링 사이클들에 동기화된다.

본 발명의 일 측면에서, 이미지 스캐너 내의 전자기 방출들을 감소시키는 방법이 제공된다. 방법에서, 픽셀 스캐닝은 반복가능 디더링 사이클들에서 디더링된다. 그 다음, 스캐닝 패스들은 디더링 사이클들을 사용하여 조정된다.

본 발명의 다른 측면에서, 소스 이미지들을 스캐닝하는 광 스캐너가 제공된다. 스캐너는 제어 로직, 및 제어 로직에 응답하여 순차적 픽셀 스캐닝 패스들을 수행하는 센서를 갖는다. 통신 버스는 제어 로직과 센서 사이에서 클록 신호를 전달한다. 클록 신호는 반복된 디더링 사이클들에서 디더링되는 주파수를 갖는다. 스캔 제어 로직은 반복된 디더링 사이클들을 사용하여 픽셀 스캐닝 패스들을 조정하도록 구성된다.

본 발명의 또 다른 실시예에서, 반복된 디더링 사이클들에서 디더링되는 주파수에서 클록 신호를 생성하는 클록 생성기를 갖는 장치가 제공된다. 스캐닝 유닛은 클록 신호에 응답하여 반복된 픽셀 스캐닝 패스들에서 픽셀들을 스캐닝한다. 스캔 제어 로직은 반복된 디더링 사이클들을 사용하여 픽셀 스캐닝 패스들을 조정하도록 구성된다. 보정(calibration) 로직은 디더링 사이클들과 협력하여 하나 이상의 보정 패스들을 수행하도록 구성된다.

본 발명의 실시예들은 첨부 도면들과 함께 이하의 상세한 설명에 의해 용이하게 이해될 것이다. 이 설명을 용이하게 하기 위해, 동일한 참조 숫자들은 동일한 구조적 요소들을 지시한다. 본 발명의 실시예들은 첨부 도면들의 도면들에서 예로서 예시되고 제한으로서 예시되지 않는다.
도 1은 프린팅 능력들을 또한 포함하는 이미지 스캐닝 장치의 간략화된 도면이다.
도 2는 도 1의 이미지 스캐닝 장치의 관련된 요소들을 나타내는 블록도이다.
도 3은 클록 디더링의 방법을 예시하는 타이밍도이다.
도 4는 도 3의 클록 디더링과 함께 동기화된 이미지 스캐닝의 방법을 예시하는 타이밍도이다.
도 5는 도 4를 참조하여 설명된 방법을 더 예시하는 흐름도이다.
도 6은 도 3의 클록 디더링과 함께 동기화된 이미지 스캐닝의 추가 방법을 예시하는 타이밍도이다.
도 7은 도 6을 참조하여 설명된 방법을 더 예시하는 흐름도이다.
도 8은 도 3의 클록 디더링과 함께 동기화된 이미지 스캐닝의 추가 방법을 예시하는 타이밍도이다.
도 9는 도 8을 참조하여 설명된 방법을 더 예시하는 흐름도이다.

도 1은 본 발명의 각종 실시예들에 따른 이미지 스캐너 또는 광 스캐닝 장치(100)를 예시한다. 이미지 스캐너(100)는 다기능 프린터 또는 MFP로서 공지된 것을 형성하기 위해 프린터 메커니즘 및/또는 다른 구성요소들과 통합될 수 있다. 다른 실시예들에서, 스캐닝 장치는 독립형 스캐너를 포함할 수 있다. 더욱이, 임의의 실시예들은 이미지 스캐너의 구성요소들 또는 부구성요소들을 포함할 수 있다.

도 1에 의해 예시된 구성에서, 장치(100)는 이미지 스캐닝 기능들을 수행하는 스캐닝 유닛, 블록, 구성요소, 또는 서브시스템(102)을 갖는다. 스캐닝 유닛(102)은 하나 이상의 광 센서들, 센서 어셈블리들, 또는 다른 스캐닝 요소들(104)을 가지며, 이는 CCD들(charge-coupled devices) 또는 다른 타입들의 광 감지 소자들을 포함할 수 있다.

예시된 실시예에서, 한장의 종이와 같은 소스 매체(106)는 소스 이미지를 포함한다. 소스 매체(106)는 스캐닝 요소들(104) 위에, 아래에 또는 그렇지 않으면 인접하여 위치될 수 있다. 스캐닝 요소들(104)은 소스 이미지에 걸쳐 순차적 스캐닝 또는 감지 패스들을 수행하도록 구성된다. 예를 들어, 스캐닝 유닛(102)은 스캐닝 요소들 또는 센서들(104)이 라인을 따라 개별 위치들 또는 픽셀들을 샘플링할 수 있도록 소스 매체(106)의 수평 라인을 가로질러 스캐닝 요소들(104)를 이동 또는 통과시키도록 구성된 운송 메커니즘(도시되지 않음)을 가질 수 있다. 게다가, 소스 매체(106) 또는 스캐닝 유닛(102)의 운송 메커니즘은 스캐닝 요소들의 각 패스가 소스 이미지의 상이한 라인에 있도록 이동될 수 있다.

따라서, 스캐닝 유닛(102)은 순차적 이미지 라인들의 스캐닝 패스들을 수행하며, 그것의 각 라인은 다수의 픽셀들을 포함한다. 각 라인 내에서, 데이터는 일련의 또는 연속의 픽셀 값들로서 스캐닝 유닛(102)으로부터 출력된다. 연속의 픽셀 값들은 소스 매체(106)를 가로지르는 스캐닝 요소들(104)의 물리적 이동에 대응할 수 있거나, 스캐닝 요소들(104)의 직렬 출력 특성들에 대응할 수 있다.

상기 언급된 바와 같이, 이미지 스캐닝 장치들은 스캐닝 기능성에 더하여 통합된 기능성을 가질 수 있다. 이미지 스캐너(100)는 프린터 구성요소(108)를 결합한 것으로서 도 1에 예시된다. 프린터 구성요소(108)는 그의 동작의 어떤 측면들을 스캐닝 유닛(102)과 공유할 수 있다. 예를 들어, 프린터 구성요소(108)는 스캐닝 유닛(102)과 공유되는 종이 취급 능력들 및 메커니즘들을 가질 수 있고 종이 취급 메커니즘들은 문서 시트들을 스캐닝 유닛(102)을 통해서 또는 넘어서 자동으로 공급하기 위해 사용될 수 있다.

도 1의 스캐닝 장치는 프린터 구성요소(108)와 같은, 스캐닝 유닛(102)의 동작 및 임의의 다른 통합된 기능성을 제어하도록 구성된 장치 제어기(110)를 갖는다. 장치 제어기(110)는 또한 스캐닝 유닛(102) 및 그의 스캐닝 요소들(104)로부터 스캐닝 데이터를 수신하도록 구성된다. 장치 제어기(110)는 외부 장치들과 통신하는 것 및 사용자들과 상호작용하는 것과 같은 다른 기능들을 수행할 수도 있다.

설계 및 포장 제약들, 및 단일 장치 내의 다수의 구성요소들의 통합 때문에, 장치 제어기(110)는 스캐닝 유닛(102)으로부터 좀 떨어진 곳에 있을 수 있다. 도 1의 실시예에서, 예를 들어 장치 제어기(110)는 이미지 스캐너(100)의 하단에 위치되고, 통신 버스 또는 케이블(112)은 이미지 스캐너(100) 내에서 장치 제어기(110)와 스캐닝 유닛(102) 사이에 연장된다. 케이블(112)은 데이터 및 제어 신호들을 포함하는 다수의 신호들을 운반하거나 전달한다. 이 신호들은 스캐닝된 데이터 신호들, 클록 신호들, 동기화 신호들 등을 포함할 수 있다. 예를 들어, 케이블(112)은 클록 신호와 동기하여, 스캐닝된 픽셀 데이터를 스캐닝 요소들(104)에서 장치 제어기(110)로 전달할 수 있다. 본 명세서에서 설명된 기술들에 따르면, 클록 신호는 전자기 방출 문제들을 완화하기 위해 디더링될 수 있다.

케이블(112)은 장치 제어기(110)와 스캐닝 유닛(102) 사이의 물리적 거리 때문에, 비교적 길 수 있다. 추가적으로, 이미지 스캐너(100)의 물리적 복잡성들 및 상세들은 일부 경우들에서 케이블(112)의 길이의 추가 증가들을 요구할 수 있는 케이블(112)의 복잡한 경로 지정을 필요로 할 수 있다. 예시된 실시예에서, 예를 들어, 이미지 스캐너(100)는 힌지된(hinged) 상부 구성요소(114)를 갖고, 케이블(112)은 힌지 메커니즘(116)을 통해 경로 지정된다.

상이한 장치들은 물론 상이한 방법들로 구현될 수 있고, 상이한 물리적 구성들을 가질 수 있다. 도 1에 도시된 장치는 단지 하나의 가능한 구현의 예이며, 단일 장치에서 다수의 기능들 및 능력들의 통합에 의해 제기될 수 있는 제약들을 예시하는 역할을 한다.

도 2는 스캐닝 유닛(102) 및 장치 제어기(110)에 관한 추가 상세들을 예시한다. 장치 제어기(110)와 스캐닝 유닛(102) 사이의 통신들은 통신 버스 또는 케이블(112)을 통해 발생하며, 통신 버스 또는 케이블은 예시된 예에서 제어 버스(202) 및 데이터 버스(204)를 포함한다. 통신 케이블(112)은 각종 타이밍 및 동기화 신호들(206)을 포함할 수도 있다. 설명된 실시예에서, 타이밍 및 동기화 신호들(206)은 파생(derivative) 클록 신호(208) 및 라인 시작 신호(210)를 포함하며, 이들은 본 명세서에서 각각 CLK/n 신호 및 라인 시작 신호로 지칭될 것이다. CLK/n 및 라인 시작 신호들은 제어 버스(202)의 일부로 간주될 수 있지만, CLK/n 및 라인 시작 신호들은 설명의 목적들을 위해 도면 2에 개별적으로 도시된 것에 주목한다.

스캐닝 유닛(102)은 CLK/n 신호 및 라인 시작 신호를 수신한다. 스캐닝 유닛(102)은 CLK/n 및 라인 시작 신호들에 응답할 뿐만 아니라, 제어 버스(202)를 통해 제공될 수 있는 다른 명령들에도 응답하여, 개별 감지 또는 스캐닝 패스들을 개시한다.

장치 제어기(110)는 CLK 신호(214) 및 SYNC 신호(216)를 포함하는 추가 동기화 신호들을 생성하는 클록 생성 모듈 또는 부분(212)을 갖는다. 장치 제어기(110)는 또한 CLK 및 SYNC 신호들에 기초하여 CLK/n 및 라인 시작 신호들을 생성하고, CLK 및 SYNC 신호들을 수신하는 스캔 제어 로직(218)를 갖는다. CLK, SYNC, CLK/n, 및 라인 시작 신호들의 특성들 및 타이밍은 아래에 더 상세히 설명될 것이다.

장치 제어기(110)는 데이터 버스(204)를 통해 스캐닝 유닛(102)에 의해 송신된 직렬 픽셀 데이터를 수신하도록 구성된 픽셀 데이터 수신 포트(220)를 갖는다. 직렬 픽셀 데이터는 아날로그 또는 디지털 포맷일 수 있다. 아날로그 디지털 변환기(도시되지 않음)는 아날로그 픽셀 데이터를 디지털 픽셀 데이터로 변환하기 위해 장치 제어기(110) 또는 스캐닝 유닛(102) 내에서 사용될 수 있다.

장치 제어기(110)는 또한 스캐닝 유닛(102)으로부터 수신된 픽셀 데이터을 교정(correction)하도록 구성된 보정 로직(222)를 갖는다. 보정 로직(222)는 수신된 픽셀 값들에 적용되는 교정 데이터에 액세스(access)할 수 있다. 교정 데이터는 이전 보정 절차 동안 획득될 수 있으며, 공지된 보정 이미지가 스캐닝 및 평가된다. 보정 이미지는 일정한 컬러 및/또는 휘도의 라인들 또는 영역들을 가져서, 스캐닝 유닛(102)의 일치는 소스 매체에 관한 상이한 물리적 위치들에서 평가될 수 있다. 상이한 물리적 위치들 내의 감지된 불일치들이 주목되고, 교정값들은 상이한 픽셀 위치들에 대응하여 계산된다. 소스 매체의 후속 스캐닝 동안, 교정값들은 픽셀 값들이 대응하는 위치들에 기초하여 수신된 픽셀 값들에 적용된다.

픽셀 데이터 내의 불일치들은 조명, 센서 위치 결정 등의 변화들과 같은 각종 요인들에서 기인할 수 있다. 보정 로직(222)는 그러한 불일치들이 위치의 함수들이고, 그러한 위치 불일치들이 시간에 따라 비교적 일정하게 존속하는 것을 추정한다. 따라서, 교정 데이터는 라인의 각 픽셀 위치에 대한 교정값들을 포함할 수 있고, 각각 수신된 라인은 동일한 교정 데이터의 영향을 받을 수 있다. 대안적으로, 교정 데이터는 전체 스캐닝된 시트 또는 2차원 스캐닝된 영역의 각 픽셀 위치들에 대응하는 값들을 가질 수 있다.

도 3 내지 도 5는 광 이미지 스캐너 내의 EMI를 감소시키는데 사용될 수 있는 디더 조정(dither-coordinated) 스캐닝의 방법을 예시한다. 일반적으로, 방법은 (a) 반복된 디더링 사이클들에서 픽셀 스캐닝의 주파수를 디더링하는 단계, 및 (b) 디더 사이클들과 일치하도록 디더링 사이클들을 사용하여 스캐닝 패스들을 조정하거나 개별 스캐닝 패스들을 지연시키는 단계를 포함한다. 이것은 반복된 디더링 사이클들에 타이밍되는 동기화 신호(SYNC 신호 또는 라인 시작(LINE START) 신호와 같음)를 제공하거나 생성하는 단계를 포함할 수 있다. 게다가, 스캐닝 유닛(102)은 동기화 신호에 적어도 부분적으로 응답하여 개별 스캐닝 패스들을 시작하도록 구성될 수 있다.

도 3은 CLK 디더링 및 SYNC 신호 타이밍의 측면들을 예시한다. CLK 신호(도 3에 도시되지 않음)는 3%가 전형적인 디더링 양인 상태에서, 공칭 주파수의 ±0.5-5%만큼과 같은 일부 미리 정의된 양에 의해 디더링되는 공칭 주파수를 갖는 발진 신호이다. 도 3의 상부 트레이스(302)는 시간에 따른 CLK 신호의 주파수를 나타낸다. 상부 트레이스의 중심을 지나는 파선은 CLK 신호의 공칭 주파수를 지시한다.

이 예에서, CLK 주파수는 공칭 주파수 주위에서 선형으로 디더링되고, 이 특성은 도 3에 도시된 삼각파에 의해 표현된다. 디더링은 길이 또는 기간(T)의 사이클들에서 반복한다. 각각의 그러한 기간 또는 주파수 사이클은 본 명세서에서 디더링 사이클로 지칭될 것이다. 설명된 실시예에서, 디더링 사이클의 기간(T)은 일정하지만, 시간에 따른 비교적 느린 주파수 드리프트(drift)는 상당한 충격을 갖지 않을 수 있다. 다른 주파수 변조 형상들 또는 기술들이 사용될 수도 있지만, 각각의 디더링 사이클은 동일한 주파수 변조 패턴 또는 형상을 이상적으로 가져야 하는 것에 주목한다. 구체적으로, 디더 진폭, 기간, 및 확산 모드(예를 들어 중심, 아래) 주파수 변조는 여기서 도시된 것과 상이할 수 있다.

도 3의 하부 트레이스(304)는 클록 생성기(212)에 의해 생성되고 반복된 디더링 사이클들에 타이밍되는 SYNC 신호(216)를 나타낸다. SYNC 신호는 각 디더링 사이클의 시작을 지시한다. 이 예에서, SYNC 신호의 각각의 전연(leading edge)은 대응하는 디더링 사이클의 시작과 일치한다. (a) SYNC 신호의 기간이 디더링 사이클 기간 또는 디더링 사이클 기간의 정수배와 동일하고, (b) SYNC 신호와 디더링 사이클 사이의 타이밍이 사이클에서 사이클까지 동일하기만 하면, 디더링 사이클의 "시작"이 디더링 사이클에 관하여 임의로 정의될 수 있는 것에 주목한다.

디더 주파수는 전형적으로 30-100 KHz이지만, 이 범위에 한정되지 않는다. 일반적으로, 디더 기간(dither period)(T)은 단일 스캐닝 패스를 위해 필요한 시간 이하이어야 한다. 전형적으로, 디더 기간(T)은 스캐닝 패스보다 짧고, 다수의 디더링 사이클들은 모든 스캐닝 패스 동안 발생할 수 있다.

도 4는 상술한 클록 디더링 및 SYNC 신호에 관한 추가 타이밍 관계들을 예시한다. 또한, CLK 신호가 도 4에 명시적으로 도시되지 않을지라도, CLK 신호는 주파수가 예시된 CLK 주파수 신호(302)에 의해 지시되는 발진 신호인 것으로 가정된다. 감지된 픽셀 데이터가 CLK 신호와 동기하여 클로킹되거나 샘플링되고, CLK 신호(또는 그의 파생 CLK/n)가 임의의 실시예들에서 스캐닝 유닛(102)을 트리거하여 그의 광 센서 출력들을 샘플링하거나 픽셀 스캔 동작을 개시하기 위해 사용될 수도 있는 것에 또한 주목한다.

도 2에 의해 예시된 실시예에서, 클록 신호 CLK는 픽셀 샘플링 사이클의 개시를 지시하며, 이는 스캔 유닛 광 감지 회로조직 및 구성요소들을 리셋하는 것, 정착될 감지 신호들을 대기하는 것, 출력 샘플링을 트리거하는 것, 및 샘플링된 값들을 데이터 버스(208) 상에 출력하는 것을 포함할 수 있다. CLK/n 신호는 약수의 CLK 신호이고, 따라서 CLK 신호보다 낮은 주파수에 있다. CLK 신호는 CLK/n 신호와 동기화되는 위상 동기 루프의 사용을 통해 스캐닝 유닛(102) 내에서 재생될 수 있다. 스캐닝 유닛(102)은 소스 이미지에 관한 감지 구성요소들의 이동 및 배치를 조정하기 위해 CLK/n 신호 및/또는 CLK 신호에 응답할 수 있다. 따라서, 실시예에서, CLK 신호는 개별 픽셀들이 스캐닝되는 주파수를 지시한다.

SCAN 신호(402)는 스캐닝 동작이 명령되었으며 및/또는 개시되어야 하는 것을 나타낸다. 스캐닝 동작은 단일 라인의 스캐닝 패스, 또는 다수의 라인들의 다수의 스캐닝 패스들을 포함할 수 있다.

SCAN 신호에 응답하여, 스캔 제어 로직(218)는 라인 스캔 또는 스캐닝 패스를 개시한다. 도 4의 라인 시작 신호(404)는 스캐닝 패스의 시작의 타이밍을 나타낸다. 예시된 바와 같이, 각 스캐닝 패스는 클록 디더링 사이클의 시작까지 지연된다. 더 구체적으로, 각 스캐닝 패스는 주어진 스캐닝 패스가 다음 SYNC 신호 및 대응하는 클록 디더링 사이클과 일치하거나 이들로 조정되도록 지연된다. 따라서, 각 스캐닝 패스는 디더링 사이클 내의 동일한 지점에서 시작하고, 따라서 각 스캐닝 패스는 일치된 및 반복가능 클록 주파수 패턴 하에 수행된다.

도 4의 데이터 신호(406)는 각 라인 스캔 동작의 결과들을 나타낸다. 각 라인 시작 신호에 응답하여, 픽셀들의 단일 라인은 디더링된 CLK 신호와 동기하여 스캐닝된다. 도 4는 스캐닝된 픽셀들의 3개의 라인: 즉 라인 1, 라인 2, 및 라인 3을 나타내지만; 적거나 또는 많은 수의 라인들이 주어진 동작으로 스캐닝될 수 있다.

스캐닝은 SCAN 신호가 활성인 동안 계속된다. 라인 스캔 또는 스캐닝 패스는 라인 시작 신호에서 시작하고, LINE END(408) 신호는 스캐닝 패스의 종료를 나타낸다. SCAN 신호가 활성을 유지한다고 가정하면, 다른 라인 스캔은 각 LINE END 신호 뒤에 시작하고, 다음 SYNC 신호와 일치하기 전과 같이 지연된다. LINE END 신호는 이 상태에서 다음 스캐닝 패스를 트리거하기 위해 사용될 수 있다. 대안적으로, 각 스캐닝 패스는 공지된 수의 SYNC 신호들에 대응하여 공지된 시간을 소비할 수 있고, 새로운 스캐닝 패스들은 공지된 수의 SYNC 신호들이 발생한 후에 반복적으로 개시될 수 있다.

도 5는 이미지 스캐너(100)의 동작을 더 예시한다. 작용(502)은 보정 절차를 포함한다. 보정 절차는 이미지 스캐너의 제조, 분배, 설치, 셋업, 또는 처음 사용 시에 또는 이미지 스캐너, 그의 구성요소들, 및/또는 그의 환경의 변화 조건들 및/또는 특성들을 주기적으로 설명하기 위해 수행될 수 있다.

보정 절차(502)는 상술한 바와 같은 디더링 사이클들로 조정되고, 픽셀 교정 데이터를 획득하기 위해 평가되는 하나 이상의 보정 스캐닝 패스들을 포함한다. 일 타입의 보정은 공지된 컬러 및 강도를 갖거나, 상이한 공지된 컬러들 및 강도들의 상이한 부분들 또는 라인들을 갖는 보정 이미지를 스캐닝하는 것을 포함한다. 스캐닝된 값들의 변화들 및 부정확성들이 분석되고 교정값들이 계산되어 교정된 값들은 보정 이미지의 공지된 특성들과 일치한다. 교정값들은 보정 데이터(504)로서 저장된다. 보정 절차 동안, 개별 스캐닝 패스들이 도 4에 도시된 바와 같은 SYNC 신호와 동기화되는 것에 주목한다. 따라서, 보정 절차는 후속 스캐닝 동작들과 동일한 조건들 하에 수행된다.

클록 디더링을 포함하여 위치 불일치들을 초래하는 조건들은 하나의 스캔 동작에서 다른 스캔 동작으로 반복가능한 것으로 가정된다. 따라서, 보정 절차(502)는 모든 스캐닝 동작 전에 수행될 필요는 없다.

클록 주파수 디더링에 의해 도입되는 것과 같은 변화하는 클록 주파수는 센서 판독들 시에 변화들 및 불일치들에 기여할 수 있는 하나의 요인인 것에 주목한다. 그러나, 각 라인 스캔이 디더링 사이클의 시작과 동기화되기 때문에, 각 라인 스캔은 각각 스캐닝된 라인에 대한 클록 주파수들의 동일한 반복 패턴과 조우한다. 즉, 라인 스캔 내의 임의의 특정 픽셀 위치는 클록 디더링 사이클의 동일한 부분에서 항상 스캐닝될 것이고, 따라서 동일한 클록 주파수 및 샘플링 기간에 항상 스캐닝될 것이다. 상이하게 제시된 바와 같이, 스캐닝 패스들이 디더 사이클과 동기화되기 때문에, 각 패스-정상 스캐닝 패스 또는 보정 스캐닝 패스인지-는 클록 주파수들의 동일한 패턴에 영향을 받는다. 이것은 보정 절차가, 디더링으로 인해 클록 주파수의 변화들에 의해 다르게 야기될 수 있는 불일치들을 설명하고 교정하는 것을 가능하게 한다.

스캐닝을 개시하기 위해, 장치 제어기(110)의 시작 명령(506)을 생성하며, 시작 명령은 어서트된(asserted) SCAN 신호 또는 명령(402)과 등가이거나 이들을 야기할 수 있다. 스캔 제어 로직은 디더 동기화 신호 SYNC의 어서션(assertion)을 대기하는 작용(508)을 수행함으로써 SCAN 신호(402)에 응답한다.

다음 SYNC 신호를 수신하면, 작용(510)은 클록 생성기(212)에 의해 제공된 CLK 신호와 동기하여 수행되는 라인 스캔 또는 스캐닝 패스를 개시하는 것을 포함한다. 각 클록 사이클은 픽셀 판독을 개시 또는 트리거하며, 그 결과 픽셀 값은 데이터 버스(204)를 통해 장치 제어기(110)에 송신된다. 그 다음, 장치 제어기(110)의 보정 로직(222)는 스캐닝된 라인 또는 이미지의 위치들 또는 복귀된 픽셀 값들 내의 시퀀스에 따라, 보정 데이터(504)에 기초하여 수신된 픽셀 값들을 교정하는 작용(512)을 수행한다. 교정하는 것은 이전에 수행된 보정 절차(502)에서 획득된 교정 데이터를 완료된 스캐닝 패스의 픽셀들에 적용하는 것을 포함한다.

라인이 스캐닝되었을 때, 스캐닝이 다른 라인을 따라 계속될 것이라고 가정하면, 프로세스는 작용(508)으로 복귀하고, 다음 SYNC 신호를 대기한다. 다음 SYNC 신호를 수신하면, 작용들(510 및 512)이 반복된다. 따라서, 각 라인 스캔은 SYNC 신호로 조정되고, 클록 주파수들의 동일한 패턴 하에 수행된다. 이것은 SCAN 신호(402)가 활성이거나 어서트되기만 하면 계속한다.

도 6은 스캐닝이 시작 위치(START POSITION) 신호(602)에 추가적으로 동기화되거나 조정되는 실시예에서의 동작을 예시한다. 그러한 시작 위치 신호는 모터 위치에 관련된 인코더 또는 센서에 기초하여 스캐닝 요소들(104)의 실제 위치를 결정하는 모터 제어기 회로에 의해 생성된 위치 신호일 수 있다. 모터 제어기 회로는 원하는 물리적 위치에 도달한 것을 결정했을 때, 시작 위치 신호가 어서트된다. 스캔이 실행되고 있으면(SCAN 신호가 어서트되면), 장치는 이제 스캐닝을 시작할 수 있다. 따라서, 이 실시예에서, 초기 라인 스캔은 시작 위치 신호의 어서션까지 지연된다. 그러나, 도 4의 경우에서와 같이, 각 후속 라인 스캔은 또한 SYNC 신호와 일치하도록 지연된다.

더 구체적으로, 이 실시예에서, 초기 라인 시작 신호는 시작 위치 신호가 어서트된 후에만 어스트되어, SYNC 신호가 이어진다.

도 7은 도 6을 참조하여 설명된 실시예에 따른 이미지 스캐너(100)의 동작을 예시한다. 도 7에 예시된 작용들은 작용(702)이 추가된 것을 제외하고, 도 5의 것들과 동일하다. 작용(702)은 어스트될 시작 위치 신호를 대기하는 것을 포함한다. 이 작용은 제 1 스캔 라인을 스캐닝하기 전에 수행된다. 후속 라인들은 어스트될 시작 위치 신호를 대기하는 것없이 스캐닝된다.

도 8은 각 라인의 스캐닝이 시작 위치 신호(602)에 동기화되거나 조정되는 다른 실시예에서의 동작을 예시한다. 도 6의 예에서와 같이, 시작 위치 신호(602)는 모터 위치와 관련된 인코더 또는 센서에 기초하여 스캐닝 요소들(104)의 실제 위치를 결정하는 모터 제어기 회로에 의해 생성된 위치 신호일 수 있다. 모터 제어기 회로는 원하는 물리적 위치에 도달한 것을 결정했을 때, 새로운 라인이 스캐닝될 수 있는 것을 지시하는 시작 위치 신호가 어서트된다. 따라서, 이 실시예에서, 각 라인 스캔은 시작 위치 신호의 어서션까지 지연된다.

이 실시예에서, 모든 스캔 라인에 앞서, 라인 시작 신호의 각 인스턴스는 시작 위치 신호가 새롭게 어서트된 후에만 어서트되어, SYNC 신호가 이어진다.

도 9는 도 8의 실시예에 따른 이미지 스캐너(100)의 동작을 예시한다. 도 9에 예시된 작용들은 어서트될 시작 위치 신호를 대기하는 것을 포함하는 작용(702)이 초기 라인 스캔 바로 전이라기 보다는 오히려 모든 스캔 라인에 앞서 수행되는 것을 제외하고, 도 7의 것들과 동일하다.

상술한 기술들은 클록 주파수 디더링의 사용이 EMI 문제들을 처리하는 것을 가능하게 한다. 더욱이, 스캐닝 패스들을 반복가능 디더링 사이클들에 동기화하는 것은 스캐닝 장치들이, 클록 디더링에서 다르게 기인할 수 있는 센서 내의 임의의 불일치들을 보상하는 것을 가능하게 한다.

각종 실시예들에 따르면, 실행된 경우 상술한 동작들에서 발생하는 명령어들을 저장하는 저장 매체를 포함하는 제조 물품이 제공될 수 있다. 실시예에서, 저장 매체는 일부 타입의 비일시적 메모리(도시되지 않음)를 포함한다. 각종 실시예들에 따르면, 제조 물품은 예를 들어 소프트웨어 또는 펌웨어와 같은 컴퓨터 판독가능 매체일 수 있다.

각종 동작들은 청구된 발명 대상을 이해하는데 가장 유용한 방식으로, 다수의 분리 작용들 또는 동작들로서 차례로 설명될 수 있었다. 그러나, 설명의 순서는 이 동작들이 반드시 순서에 의존하는 것을 암시하는 것으로 해석되지 않아야 한다. 특히, 이 동작들은 제시 순서로 수행되지 않을 수 있다. 설명된 동작들은 설명된 실시예와 다른 순서로 수행될 수 있다. 각종 추가 동작들이 수행될 수 있으며 및/또는 설명된 동작들은 추가 실시예들에서 생략될 수 있다.

이 설명은 "실시예에서" 또는 "각종 실시예들에서"라는 구들의 사용을 포함하며, 이는 동일한 또는 상이한 실시예들 중 하나 이상을 각각 언급할 수 있다. 더욱이, "구성되는", "포함하는", "갖는" 등이라는 용어들은 본 발명의 실시예들에 대해 사용될 때 동의어이다.

본 명세서에서 사용되는 바와 같이, "모듈"이라는 용어는 하나 이상의 소프트웨어 또는 펌웨어 프로그램들을 실행하는 ASIC(Application Specific Integrated Circuit), 전자 회로, 프로세서(공유, 전용, 또는 그룹) 및/또는 메모리(공유, 전용, 또는 그룹), 조합 로직 회로, 및/또는 설명된 기능성을 제공하는 다른 적절한 구성요소들을 지칭하거나, 이들의 일부이거나, 이들을 포함할 수 있다. 본 명세서에서 설명된 로직 및 기능성은 임의의 그러한 구성요소들로 구현될 수 있다.

임의의 실시예들이 본 명세서에서 예시되고 설명되었을지라도, 동일한 목적들을 달성하도록 의도된 각종 대체 및/또는 등가 실시예들 또는 구현들은 본 발명의 범위로부터 벗어나는 것 없이 예시되고 설명된 실시예들로 치환될 수 있다. 본 출원은 본 명세서에서 논의된 실시예들의 임의의 적응들 또는 변화들을 커버하도록 의도된다. 그러므로, 본 발명에 따른 실시예들이 청구항들 및 그의 등가물들에 의해서만 한정되는 것으로 명백히 의도된다.

Claims (23)

1. 이미지 스캐너 내의 전자기 방출들을 감소시키는 방법으로서,
   반복된 디더링(dithering) 사이클들에서 픽셀 스캐닝의 주파수를 디더링하는 단계; 및
   상기 디더링 사이클들을 사용하여 스캐닝 패스들을 조정하는 단계를 포함하는 방법.
2. 청구항 1에 있어서, 상기 디더링 사이클들은 상기 스캐닝 패스들보다 짧은 방법.
3. 청구항 1에 있어서, 상기 스캐닝 패스들을 조정하는 단계는 상기 디더링 사이클들에 타이밍된 동기화 신호를 생성하는 단계를 포함하는 방법.
4. 청구항 1에 있어서, 상기 스캐닝 패스들을 조정하는 단계는,
   상기 디더링 사이클들에 타이밍된 동기화 신호를 생성하는 단계; 및
   상기 동기화 신호에 응답하여 개별 스캐닝 패스들을 시작하는 단계를 포함하는 방법.
5. 청구항 1에 있어서, 상기 스캐닝 패스들을 조정하는 단계는 디더링 사이클들과 일치하도록 개별 스캐닝 패스들을 지연시키는 단계를 포함하는 방법.
6. 청구항 1에 있어서, 상기 스캐닝 패스들은 하나 이상의 보정 패스들(calibration passes)을 포함하는 방법.
7. 청구항 1에 있어서, 스캐닝 위치 신호에 기초하여 상기 스캐닝 패스들 중 하나 이상을 지연시키는 단계를 더 포함하는 방법.
8. 청구항 1에 있어서,
   센서 교정(correction) 데이터를 수집하기 위해 상기 하나 이상의 보정 패스들을 수행하는 단계; 및
   상기 디더링 사이클들을 사용하여 하나 이상의 보정 패스들을 조정하는 단계를 더 포함하는 방법.
9. 청구항 1에 있어서, 보정 패스들이 상기 디더링 사이클들을 사용하여 조정되는 하나 이상의 이전에 수행된 보정 절차들에 응답하여 개별 스캐너 패스들을 교정하는 단계를 더 포함하는 방법.
10. 광 스캐너로서,
    스캔 제어 로직;
    상기 제어 로직에 응답하여 순차적 픽셀 스캐닝 패스들을 수행하는 센서; 및
    상기 제어 로직과 상기 센서 사이에서 클록 신호를 전달하는 통신 버스로서, 상기 클록 신호는 반복된 디더링 사이클들에서 디더링되는 주파수를 갖는 상기 통신 버스를 포함하고;
    상기 스캔 제어 로직은 상기 반복된 디더링 사이클들을 사용하여 상기 픽셀 스캐닝 패스들을 조정하도록 구성된 광 스캐너.
11. 청구항 10에 있어서, 상기 스캔 제어 로직은 스캐닝 위치 신호에 기초하여 상기 픽셀 스캐닝 패스들 중 하나 이상을 지연시키도록 더 구성된 광 스캐너.
12. 청구항 10에 있어서, 상기 디더링 사이클들은 상기 픽셀 스캐닝 패스들보다 짧은 광 스캐너.
13. 청구항 10에 있어서, 상기 픽셀 스캐닝 패스들을 조정하는 것은 상기 디더링 사이클들에 타이밍된 동기화 신호를 생성하는 것을 포함하는 광 스캐너.
14. 청구항 10에 있어서, 상기 픽셀 스캐닝 패스들을 조정하는 것은,
    상기 디더링 사이클들에 타이밍된 동기화 신호를 생성하는 것; 및
    상기 동기화 신호에 응답하여 개별 스캐닝 패스들을 시작하는 것을 포함하는 광 스캐너.
15. 청구항 10에 있어서, 상기 픽셀 스캐닝 패스들을 조정하는 것은 디더링 사이클들과 일치하도록 개별 스캐닝 패스들을 지연시키는 것을 포함하는 광 스캐너.
16. 청구항 10에 있어서, 상기 픽셀 스캐닝 패스들은 하나 이상의 보정 패스들을 포함하는 광 스캐너.
17. 청구항 10에 있어서, 상기 픽셀 스캐닝 패스들은 상기 디더링 사이클들과 협력하여 수행된 하나 이상의 보정 패스들을 포함하는 광 스캐너.
18. 청구항 10에 있어서, 보정 패스들이 상기 디더링 사이클들을 사용하여 조정되는 하나 이상의 이전에 수행된 보정 절차들에 응답하여 개별 스캐너 패스들을 교정하는 보정 로직을 더 포함하는 광 스캐너.
19. 반복된 디더링 사이클들에서 디더링되는 주파수에서 클록 신호를 생성하는 클록 생성기;
    상기 클록 신호에 응답하여 반복된 픽셀 스캐닝 패스들에서 픽셀들을 스캐닝하는 스캐닝 유닛;
    반복된 디더링 사이클들을 사용하여 상기 픽셀 스캐닝 패스들을 조정하도록 구성된 스캔 제어 로직; 및
    상기 디더링 사이클들과 협력하여 하나 이상의 보정 패스들을 수행하도록 구성된 보정 로직을 포함하는 장치.
20. 청구항 19에 있어서, 상기 스캐닝 유닛은 상기 디더링 사이클들에 타이밍된 동기화 신호에 더 응답하는 장치.
21. 청구항 19에 있어서, 상기 스캔 제어 로직은 상기 디더링 사이클들을 사용하여 상기 개별 픽셀 스캐닝 패스들을 조정하기 위해 개별 픽셀 스캐닝 패스들을 지연시키는 장치.
22. 청구항 19에 있어서, 상기 스캔 제어 로직은 모터 위치 신호와 조정하도록 개별 픽셀 스캐닝 패스들을 지연시키는 장치.
23. 청구항 19에 있어서, 상기 보정 로직은 상기 하나 이상의 수행된 교정 패스들에 응답하여 개별 픽셀 스캐너 패스들을 교정하도록 더 구성된 장치.
    

Images