KR20130134506A - 유기 이미지 센서 및 그 제조방법 - Google Patents

유기 이미지 센서 및 그 제조방법 Download PDF

Info

Publication number
KR20130134506A
KR20130134506A KR1020120058068A KR20120058068A KR20130134506A KR 20130134506 A KR20130134506 A KR 20130134506A KR 1020120058068 A KR1020120058068 A KR 1020120058068A KR 20120058068 A KR20120058068 A KR 20120058068A KR 20130134506 A KR20130134506 A KR 20130134506A
Authority
KR
South Korea
Prior art keywords
photoelectric conversion
organic photoelectric
layer
conversion elements
organic
Prior art date
Application number
KR1020120058068A
Other languages
English (en)
Other versions
KR101989907B1 (ko
Inventor
김세영
박지용
설상철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120058068A priority Critical patent/KR101989907B1/ko
Priority to US13/765,121 priority patent/US9024362B2/en
Publication of KR20130134506A publication Critical patent/KR20130134506A/ko
Application granted granted Critical
Publication of KR101989907B1 publication Critical patent/KR101989907B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80Constructional details
    • H10K30/81Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30Devices controlled by radiation
    • H10K39/32Organic image sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서의 제조방법을 개시한다. 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는다. 복수의 트랜지스터들에 대응하여 복수의 유기광전변환소자들을 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성한다. 절연층 상에 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극들을 형성한다. 복수의 화소전극들을 유기광전변환층으로 덮는다. 유기광전변환층을 대향전극으로 덮는다. 복수의 유기광전변환소자들 중 수광부의 블랙화소영역에 형성된 유기광전변환소자들에 광이 입사되는 것을 차단하기 위하여 대향전극층 상에 부분적으로 차광층을 형성한다. 따라서 유기 이미지 센서의 블랙화소를 형성할 수 있다.

Description

유기 이미지 센서 및 그 제조방법{Organic image sensor and Fabrication method thereof}
본 발명은 유기 이미지 센서 및 그 제조방법에 관한 것으로서, 보다 상세하게는 유기 광전변환 소자를 구비한 유기 이미지 센서 및 제조방법에 관한 것이다.
이미지 센서 또는 고체 촬상 장치는 고해상도의 이미지를 얻기 위하여 화소수가 증가함에 따라 상대적으로 각 화소의 미세화로 포토다이오드의 수광 면적이 감소되어 개구율이 저하되고 있다. 개구율 저하는, 촬상 동안 광 감도를 감소시킨다.
따라서 최근에는 회로 및 배선이 형성되어 있는 반도체 기판 상부에 광전 변환층이 적층되고, 이로써 개구율이 증가되는 소위 적층형 이미지 센서가 소개되고 있다.
적층형 이미지 센서는 반도체 기판 상에 형성된 화소 전극, 화소 전극 상에 형성된 광전 변환층 및 광전 변환층 상에 형성된 대향 전극을 포함하는 광전변환소자를 포함한다.
이와 같은 광전변환소자는 유기 반도체로 구성되어, 큰 흡수 계수를 확보하면서 얇은 광전 변환층을 형성할 수 있어, 인접 화소로의 전하의 확산이 감소되고 광학적인 혼색 및 전기적인 혼색 (크로스토크) 이 감소될 수 있다.
이와 같은 유기 광전변환소자로 구성된 이미지 센서(이하 유기 이미지 센서라 칭함)에서도 실리콘 광전변환소자와 마찬가지로 광신호가 없는 상태에서 화소 내에 원하지 않는 암전류가 발생하게 된다. 암전류는 주변 온도에 의한 열 에너지, 화소 내의 결함, 불순물 등의 다양한 요인들에 의해 발생된다.
따라서 유기 이미지 센서에서도 물리적으로 제거할 수 없는 암전류에 대해 신호처리에 의한 보상 대책이 요구된다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 암전류 측정을 위한 블랙화소(OBP : Optical Black Pixel)를 포함하는 유기 이미지 센서 및 그 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 자동 암전류 보상(ADLC)을 위해 적합한 블랙화소를 포함하는 유기 이미지 센서 및 그 제조방법을 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 제1실시예에 따른 유기 이미지 센서는 복수의 유기광전변환소자들 각각은 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가지며, 복수의 유기광전변환소자들 중 수광부의 블랙화소영역에 형성된 각 유기광전변환소자들은 대향전극층 상부에 차광층을 구비한 것을 특징으로 한다.
제1실시예를 제조하는 방법은 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮고, 복수의 트랜지스터들에 대응하여 복수의 유기광전변환소자들을 각각 연결하기 위해 절연층에 비아 콘택홀을 형성한다. 절연층 상에 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성하고, 복수의 화소전극층들을 유기광전변환층으로 덮는다. 유기광전변환층을 대향전극층으로 덮은 다음에 복수의 유기광전변환소자들 중 수광부의 블랙화소영역에 형성된 유기광전변환소자들에 광이 입사되는 것을 차단하기 위하여 대향전극층 상에 부분적으로 차광층을 형성한다.
제2실시예의 유기 이미지 센서는 복수의 유기광전변환소자들 각각은 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가진다. 복수의 유기광전변환소자들 중 수광부의 블랙화소영역에 형성된 각 유기광전변환소자들의 화소전극층은 플로팅 상태로 형성되고, 수광부의 액티브 화소영역에 형성된 나머지 유기광전변환소자들의 화소전극층은 대응하는 판독용 트랜지스터들과 각각 전기적으로 연결된다.
제2실시예를 제조하기 위한 방법은 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는다. 복수의 유기광전변환소자들 중 수광부의 블랙화소영역에 형성된 유기광전변환소자들을 제외한 나머지 유기광전변환소자들을 대응하는 트랜지스터들과 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성한다. 절연층 상에 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성한다. 복수의 화소전극층들을 광전변환 유기광전변환층으로 덮는다. 광전변환 유기광전변환층을 대향전극층으로 덮는다.
제3실시예의 유기 이미지 센서는 복수의 유기광전변환소자들 각각은 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가진다. 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역에 형성된 각 유기광전변환소자들의 화소전극층과 대향전극층 사이는 플로팅되고, 수광부의 액티브화소영역에 형성된 나머지 유기광전변환소자들의 화소전극층과 대향전극층 사이는 바이어스 전압이 인가된다.
제3실시예의 제조방법은 반도체 기판 상에 형성된 이미지 판독을 위한 복수의 트랜지스터들과, 복수의 유기광전변환소자들 중 수광부의 블랙화소영역에 형성된 유기광전변환소자들을 위한 제1바이어스 전압공급회로와 복수의 유기광전변환소자들 중 수광부의 액티브 화소영역에 형성된 유기광전변환소자들을 위한 제2 바이어스 전압 공급회로를 절연층으로 덮는다. 제1바이어스 전압 공급회로를 연결하기 위한 비아 콘택홀을 제외한 제2바이어스 전압 공급회로를 연결하기 위한 비아 콘택홀과 복수의 트랜지스터들을 위한 비아 콘택홀을 절연층에 형성한다. 절연층 상에 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들과 제1 및 제2 바이어스 전압 공급회로들의 비아 콘택 패드를 동시에 형성한다. 복수의 화소전극층들을 유기광전변환층으로 덮는다. 유기광전변환층을 대향전극층으로 덮는다. 대향전극층을 액티브 화소영역과 블랙화소영역으로 분리한다.
제4실시예의 유기 이미지 센서는 복수의 유기광전변환소자들 중 수광부의 액티브 화소영역의 유기광전변환소자들은 각각 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가진다. 복수의 유기광전변환소자들 중 수광부의 블랙화소영역의 유기광전변환소자들은 각각 화소전극층 및 유기광전변환층의 적층구조를 가진다.
제4실시예의 제조방법은 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는다. 복수의 트랜지스터들에 대응하여 복수의 유기광전변환소자들을 각각 연결하기 위해 절연층에 비아 콘택홀을 형성한다. 절연층 상에 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성한다. 복수의 화소전극층들을 유기광전변환층으로 덮는다. 유기광전변환층 상의 수광부의 액티브 화소영역에만 부분적으로 대향전극층을 형성한다.
제5실시예의 유기 이미지 센서는 복수의 유기광전변환소자들 중 수광부의 액티브 화소영역의 유기광전변환소자들은 각각 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가진다. 복수의 유기광전변환소자들 중 수광부의 블랙화소영역의 유기광전변환소자들은 각각 유기광전변환층 및 대향전극층의 적층구조를 가진 것을 특징으로 한다.
제5실시에의 제조방법은 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는다. 복수의 트랜지스터들에 대응하여 복수의 유기광전변환소자들을 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성한다. 절연층 상에 복수의 유기광전변환소자들 중 액티브 화소영역의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성한다. 수광부 전 영역을 유기광전변환층으로 덮는다. 유기광전변환층을 대향전극층으로 덮는다.
제6실시예의 유기 이미지 센서는 복수의 유기광전변환소자들 중 수광부의 액티브 화소영역의 유기광전변환소자들은 각각 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가진다. 복수의 유기광전변환소자들 중 수광부의 블랙화소영역의 유기광전변환소자들은 각각 화소전극층, 광전변환이 없는 절연층 및 대향전극층의 적층구조를 가진다.
제6실시예의 제조방법은 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는다. 복수의 트랜지스터들에 대응하여 복수의 유기광전변환소자들을 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성한다. 절연층 상에 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성한다. 수광부의 블랙화소영역에 대응하는 유기광전변환소자들을 광전변환이 없는 절연층으로 덮는다. 수광부의 액티브 화소영역에 대응하는 유기광전변환소자들을 유기광전변환층으로 덮는다. 유기광전변환층을 대향전극층으로 덮는다.
상기와 같은 본 발명의 실시예들에 따른 유기 이미지 센서는 반도체 기판 상에 적층된 유기광전변환소자들에 적합한 새로운 블랙화소를 형성하는 방법을 제시함으로써 유기 이미지 센서의 암전류를 자동으로 보상할 수 있다.
다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명에 의한 유기 이미지 센서의 바람직한 일 실시예의 블록도.
도 2는 도 2는 본 발명에 의한 액티브 화소영역에 구현되는 단위 화소의 바람직한 일 실시예의 회로도.
도 3은 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제1실시예의 수직 단면도.
도 4는 도 3의 제1실시예의 블랙화소의 등가회로도.
도 5는 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제2실시예의 수직 단면도.
도 6은 도 5의 제2실시예의 블랙화소의 등가회로도.
도 7은 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제3실시예의 수직 단면도.
도 8은 도 7의 제3실시예의 블랙화소의 등가회로도.
도 9는 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제4실시예의 수직 단면도.
도 10은 도 9의 제4실시예의 블랙화소의 등가회로도.
도 11은 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제5실시예의 수직 단면도.
도 12는 도 11의 제5실시예의 블랙화소의 등가회로도.
도 13은 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제6실시예의 수직 단면도.
도 14는 도 13의 제6실시예의 블랙화소의 등가회로도.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명에 의한 유기 이미지 센서의 바람직한 일 실시예의 블록도를 나타낸다.
도 1을 참조하면 유기 이미지 센서(100)는 반도체 기판(102) 상에 2차원적으로 다수의 회소들이 배열된 화소 어레이부(110)와 주변회로부를 포함한다. 주변 회로부는 수직 수동부(122), 수평구동부(124), 컬럼 처리부(126), 및 제어부(128)를 포함한다.
화소 어레이부(110)는 최종적으로 화상 신호로서 이용되는 유효화소 영역, 즉 액티브 화소영역(112)과, 액티브 화소영역(112)의 외주부에 마련된 블랙 기준 신호를 출력하기 위한 블랙화소영역(114)을 갖고 있다. 유액티브 화소영역(112)의 사이즈는, 수평방향의 화소수 및 수직방향의 화소수에 의해 미리 일정한 사이즈로 정해져 있다.
블랙 화소영역(114)은, 예를 들면, 액티브 화소영역(112)의 상하, 좌우로 이루어지고, 이들 영역의 화소들은 입사광에 반응하지 않도록 구성된다. 블랙 화소영역(114)에 관해서는, 반드시 액티브 화소영역(112)의 상하 좌우의 전부에 마련하는 구성을 채택하지 않아도 좋다.
수직 수동부(122)는 쉬프트레지스터나 어드레스 디코더 등을 포함하고 수직 및 수평동기신호에 응답하여 수평라인 단위로 선택적으로 주사한다. 각 수평라인마다 리셋라인, 트랜스퍼 라인, 선택라인에 리셋신호, 트랜스퍼 신호, 선택신호를 발생한다.
수평구동부(124)는 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(126)의 화소열에 대응한 회로부분을 순번대로 선택 주사한다. 수평 구동부(124)에 의한 선택 주사에 의해 칼럼 처리부(126)에서 화소열마다 신호 처리된 화소 신호가 순번대로 출력된다.
컬럼 처리부(126)는 화소 어레이부(11)의 화소열마다, 선택행의 각 화소로부터 출력되는 아날로그의 화소 신호에 대해 미리 정해진 신호 처리를 행한다. 칼럼 처리부(126)에서의 신호 처리로는 예를 들면 CDS (Correlated Double Sampling ; 상관 이중 샘플링) 처리를 들 수 있다. CDS 처리는, 선택행의 각 화소로부터 출력되는 리셋 레벨과 신호 레벨을 받아들여, 이들 레벨의 차를 취함에 의해 1행분의 화소의 신호를 얻음과 함께, 화소의 고정 패턴 노이즈를 제거하는 처리이다. 칼럼처리부(126)에 아날로그의 화소 신호를 디지털화하는 AD(Analog-to-Digital) 변환 기능을 갖게 하는 경우도 있다. 즉, 칼럼 처리부(126)는 노이즈 제거 기능 및 AD 변환 기능을 포함할 수 있다.
제어부(128)는 반도체 기판(102)의 외부로부터 주어지는 클록이나, 동작 모드를 지령하는 데이터 등을 수신한다. 또한 유기 이미지 센서(100)에서 픽업된 이미지 데이터를 출력한다. 제어부(128)는 각종 의 타이밍 신호를 생성하는 타이밍 제너레이터를 가지며, 해당 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 수직 구동부(122), 수평 구동부(124) 및 칼럼 처리부(126) 등의 구동 제어를 행한다.
또한 제어부는 ADLC(Auto Dark Level Compensation) 알고리즘을 수행한다. 단위 화소는 빛이 닿는 경우에만 광전 변환에 의한 광전류를 생성하지만 열잡음 및 절연성 불량 등과 같은 다양한 원인에 의해 빛이 닿지 않아도 흐르는 일정한 전류가 있다. 이를 암전류(dark current)라 하며, 암전류는 유기 이미지 센서의 성능을 열화시키는 가장 큰 요인 중에 하나이다. 따라서 제어부(128)는 액티브 화소영역(112)의 출력 신호에서 블랙화소영역(114)의 출력 신호를 감산해줌으로써 액티브 화소영역(112)에서 순수하게 광전 변환에 의해 생성된 광전자들에 기초하여 생성된 출력 신호를 구할 수 있다. 이를 ADLC(Auto Dark Level Compensation)이라 한다. ADLC은 제어부(128) 내부에서 소프트웨어적인 디지털 신호처리 방식과 컬럼 처리부(126)에서 하드웨어적으로 처리하는 방식이 포함될 수 있다.
도 2는 본 발명에 의한 액티브 화소영역에 구현되는 단위 화소의 바람직한 일 실시예의 회로구성을 나타낸다.
도 2를 참조하면, 유기 이미지 센서(100)의 단위 화소는 광감지 소자(PD), 트랜스퍼 트랜지스터(transfer transistor; Tx), 리셋 트랜지스터(reset transistor; Rx), 드라이브 트랜지스터(drive transistor; Dx), 및 셀렉트 트랜지스터(select transistor; Sx)를 포함한다. 4개의 트랜지스터들은 예를 들면 N채널의 MOS 트랜지스터를 이용하고 있다. 단, 여기서 트랜지스터들의 도전형의 조합은 한 예에 지나지 않고, 이들의 조합으로 한정되는 것은 아니다.
트랜스퍼 트랜지스터(Tx)는 유기광전변환소자(OPD)에 의하여 생성된 광전자들과 열적으로 생성된 열전자들을 플로팅 확산 영역(FD)으로 전송하고, 리셋 트랜지스터(Rx)는 상기 플로팅 확산 영역(FD)에 저장되어 있는 전하(정공 또는 전자들)를 주기적으로 전원 전압(VDD)레벨로 리셋한다. 드라이브 트랜지스터(Dx)는 소오스 팔로워 버퍼 증폭기(source follower buffer amplifier) 역할을 하며 플로팅 확산 영역(floating diffusion ; FD)에 충전된 전하에 따른 신호를 버퍼링(buffering)하고, 셀렉트 트랜지스터(Sx)는 선택 신호(SEL)에 응답하여 단위 화소를 선택하기 위한 스위칭(switching) 및 어드레싱(addressing)하여 충전된 전하에 따른 신호를 출력으로 전송한다. 도 2에 도시된 액티브 화소는 광전 변환에 의한 광전자들의 전하량과 상기 화소 내부에서 발생된 열전자들의 전하량에 기초하여 출력 신호를 생성한다. 도 2에서는 1개의 유기광전변환소자(OPD)와 4개의 트랜지스터(Tx, Rx, Dx, Sx)로 구성된 단위 화소(UPX)의 회로 구성을 예시한다. 그러나 본 발명은 이에 한정되는 것은 아니며, 트랜지스터 영역에 적어도 트랜스퍼 트랜지스터 (Tx) 및 소오스 팔로워 버퍼 증폭기를 구비하는 적어도 3개의 트랜지스터와 유기광전변환소자(OPD)로 구성되는 단위화소로 이루어지는 것이면 어느 회로에도 적용 가능하다.
각 단위화소(UPX)에 대해 화소 구동라인으로서 전송라인(TG), 리셋라인(RS) 및 선택라인(SEL)을 각각 포함한다. 이들 화소 구동라인들은 수직 구동부(122)의 각 행에 대응하는 출력단에 연결된다.
유기광전변환소자(OPD)는, 애노드 전극(대향전극)이 바이어스 전원(예를 들면, 그라운드)에 접속되어 있고, 수광한 광을 그 광량에 따른 전하량의 광전하로 광전 변환한다. 유기광전변환소자(OPD)의 캐소드 전극(화소전극)은, 트랜스퍼 트랜지스터(Tx)를 통하여 드라이브 트랜지스터(Dx)의 게이트 전극과 전기적으로 접속되어 있다.
트랜스퍼 트랜지스터(Tx)는, 유기광전변환소자(OPD)의 캐소드 전극(화소전극)과 노드(FD) 사이에 접속되어 있다. 트랜스퍼 트랜지스터(Tx)의 게이트 전극에는, 고레벨(예를 들면, Vdd 레벨)이 액티브 상태인 전송펄스가 전송라인(TG)을 통하여 인가된다. 트랜스퍼 트랜지스터(Tx)는 온 상태가 되고, 유기광전변환소자(OPD)에서 광전 변환된 광전하를 노드(FD)로 전송한다.
리셋 트랜지스터(Rx)는, 드레인 전극이 화소 전원(Vdd)에, 소스 전극이 노드(FD)에 각각 접속되어 있다. 리셋 트랜지스터(Rx)의 게이트 전극에는, 고레벨이 액티브 상태인 리셋 펄스가 리셋라인(RS)을 통하여 인가된다. 이로써, 리셋 트랜지스터(Rx)는 온 상태가 되고, 유기광전변환소자(OPD)로부터 노드(FD)로 신호 전하의 전송에 앞서서, 노드(FD)의 전하를 화소 전원(Vdd)으로 소거시키는 것에 의해 해당 노드(FD)를 리셋한다.
드라이브 트랜지스터(Tx)는, 게이트 전극이 노드(FD)에, 드레인 전극이 화소 전원(Vdd)에 각각 접속되어 있다. 그리고 드라이브 트랜지스터(Dx)는, 리셋 트랜지스터(Rx)에 의해 리셋한 후의 노드(FD)의 전위를 리셋 신호(리셋 레벨)(Vrst)로서 출력한다. 드라이브 트랜지스터(Dx)는 또한, 트랜스퍼 트랜지스터(Tx)에 의해 신호 전하를 전송한 후의 노드(FD)의 전위를 광축적 신호(신호 레벨)(Vsgn)로서 출력한다.
선택 트랜지스터(Sx)는, 예를 들면, 드레인 전극이 드라이브 트랜지스터(Dx)의 소스 전극에, 소스 전극이 수직 라인(VL)에 각각 접속되어 있다. 선택 트랜지스터(Sx)의 게이트 전극에는, 고레벨이 액티브 상태인 선택 펄스가 선택라인(SEL)을 통하여 인가된다. 선택 트랜지스터(Sx)는 온 상태가 되고, 드라이브 트랜지스터(Dx)로부터 출력되는 신호를 수직 신호선(VL)에 중계한다.
도 3은 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소 바람직한 제1실시예의 수직 단면도를 나타내고, 도 4는 도 3의 제1실시예의 블랙화소의 등가회로도를 나타낸다.
도 3을 참조하면, 각 액티브 화소는 반도체 기판(102) 상에 적층된다. 반도체 기판(102)의 표면에는 상술한 바와 같이 각 단위화소에 대응하여 판독회로(130)를 구성하는 트랜지스터들(Tx, Rx, Dx, Sx)이 형성된다. 또한 주변회로부의 반도체 기판(102)에는 바이어스 전압 공급회로(131)가 형성된다. 트랜지스터들은 다층 금속전극층(132)들에 의해 서로 연결되어 회로를 구성한다. 다층 금속전극층들(132)은 절연층(134)으로 덮여진다. 이 절연층(134) 상에 유기 광전변환소자(OPD)가 적층된다.
유기 광전변환소자(OPD)는 티탄 질화물로 구성된 화소 전극층(140), 유기 광전 변환층(142), 화소 전극층(140) 에 대향하는 대향 전극층(144), 및 보호층(146)을 포함한다. 화소 전극층(140)은 비아 콘택(136)을 통하여 하부의 판독회로(130)에 전기적으로 연결된다. 대향 전극층(144)은 주변회로부까지 연장되어 바이어스 전압 공급회로(131)를 통하여 그라운드로 연결되어 접지전압으로 바이어스 된다.
화소 전극층(140)은 CVD 방법에 의해 티탄 질화물을 일정 두께로 성막함으로써 형성된다. 티탄 질화물은 등방성 플라즈마 식각 조건 하에서 수행되어 각 단위화소영역으로 패터닝된다. 화소 전극층(140) 상에 n형 유기 반도체를 소정 두께로 증착하여 유기 광전 변환층(142)을 형성한다.
유기 광전 변환층(142) 상에 대향 전극층(144)으로서 ITO가 고주파 마그네트론 스퍼터링에 의해 Ar 가스 및 O2 가스가 도입되는 진공 분위기에서 형성된다.
보호층(146)은 원자층 증착 장치에서 트리메틸알루미늄 및 물을 사용하고 캐리어 가스로 Ar을 사용함으로써 진공 분위기에서 알루미늄 산화물로부터 형성된다.
보호층(146) 상에 컬러 필터층(148) 및 마이크로 렌즈(150)가 형성된다.
제1실시예의 블랙화소는 상술한 액티브 화소와 비교하여 차광층(147)을 제외하면 동일 구조로 형성되므로 동일한 구성은 동일 부호로 처리하고 구체적인 설명은 생략한다. 차광층(147)은 액티브 회소영역(112)을 제외한 나머지 영역의 보호층(146) 상에 형성된다. 따라서 광은 액티브 화소의 유기 광전변환층(142)에 입사되어 입사광량에 따른 광전하로 변환된다. 그러나 블랙화소에는 차광층(147)에 의해 광이 차단되므로 광이 없는 상태에서 블랙화소 내부에서 발생된 열전자들의 전하량에 기초하여 출력 신호를 생성한다. 도 4에서 유기광전변환소자(OPD)의 대향전극층(144) 상에 차광층(147)이 더 형성되어 광이 유기광전변환층(142)으로 입사되는 것을 차단한 점이 액티브 화소와 다르다.
그러므로 액티브 화소에서는 광전하와 열전하를 모두 포함하는 신호가 수직라인(VL)에 전달되지만 블랙화소에서는 열전하만이 수직라인(VL)에 전달된다.
도 5는 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제2실시예의 수직 단면도를 나타내고, 도 6은 도 5의 제2실시예의 블랙화소의 등가회로도를 나타낸다.
제2실시예는 상술한 제1실시예와 비교하여 블랙화소를 구성하기 위하여 차광층 대신에 화소전극층(140)과 트랜스퍼 트랜지스터(Tx)를 연결하기 위한 비아콘택(138)을 형성하지 않는 점이 다르다. 제2실시예는 제조과정에서 절연층(134)에 비아콘택홀을 형성할 때 액티브 화소영역(112)에는 비아 콘택홀을 형성하지만 블랙화소영역(114)에는 비아 콘택홀을 형성하지 않는다. 이후 제조공정은 제1실시예와 동일하다. 그러므로 화소전극층(140)을 형성할 경우에 액티브 화소영역(112)에는 비아 콘택홀 내에 도전체가 충진되어 비아콘택(136)이 형성되지만 블랙화소영역(114)에는 비아콘택이 형성되지 않는다.
그러므로 블랙화소의 유기광전변환층(142)에 광이 입사되어 광전자가 발생되더라도 비아콘택(138)이 없으므로 화소전극층(140)이 트랜스퍼 트랜지스터(Tx)와 전기적으로 단선되어 있으므로 노드(FD)로 광전자가 전달되지 못한다. 이 경우에는 판독회로(130) 자체에서 발생된 암전하만이 수직라인(VL)에 전달된다.
도 7은 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제3실시예의 수직 단면도를 나타내고, 도 8은 도 7의 제3실시예의 블랙화소의 등가회로도를 나타낸다.
제3실시예는 상술한 다른 실시예들와 비교하여 블랙화소의 대향전극층(144)에 인가되는 바이어스 전압을 차단하기 위하여 대향전극층(144)과 바이어스 전압 공급회로(131)를 연결하기 위한 비아콘택(145)을 형성하지 않는 점이 다르다. 즉 대향전극을 플로팅 상태로 유지한다. 제3실시예는 제조과정에서 절연층(134)에 비아콘택홀을 형성할 때 바이어스 전압 공급회로(131)들 중 블랙화소들의 대향전극층(144)과 연결될 바이어스 전압 공급회로(131)의 비아콘택홀을 형성하지 않는다. 다음에 대향전극층(144)을 형성한 후에 액티브 화소영역(112)의 대향전극층(144a)과 블랙화소영역(114)의 대향전극층(144b)을 사진식각공정에 의해 분리한다. 이후 제조공정은 제1실시예와 동일하다.
그러므로 액티브 화소영역(112)의 대향전극층(144a)은 바이어스 전압 공급회로(131a)와 연결되어 바이어스 전압이 인가되지만 블랙화소영역(114)의 대향전극층(144b)은 바이어스 전압 공급회로(131b)와 연결되지 않으므로 바이어스 전압이 인가되지 않는다.
그러므로 블랙화소의 유기광전변환층(142)에 광이 입사되어 광전자가 발생되더라도 비아콘택(145)이 없으므로 유기광전변환층(142)의 양단에 바이어스 전압이 인가되지 않으므로 유기광전변환층(142) 내부에 생성된 광전하가 화소전극층(140)으로 포집되지 못한다.
도 9는 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제4실시예의 수직 단면도를 나타내고, 도 10은 도 9의 제4실시예의 블랙화소의 등가회로도를 나타낸다.
제4실시예는 상술한 다른 실시예들와 비교하여 블랙화소의 대향전극층(144)을 형성하지 않으므로 유기광전변환층(142) 양단에 바이어스 전압이 인가되지 않는 상태로 형성한 점이 다르다. 제4실시예는 대향전극층(144)을 사진식각공정으로 패터닝할 때 블랙화소영역(114)에 형성된 대향전극층을 제거하고 액티브 화소영역(112)에만 대향전극층(144)을 형성한다. 이후 나머지 제조공정은 제1실시예와 동일하다.
그러므로 블랙화소의 유기광전변환층(142)에 광이 입사되어 광전자가 발생되더라도 대향전극층(144)이 없으므로 유기광전변환층(142)의 양단에 바이어스 전압이 인가되지 않으므로 유기광전변환층(142) 내부에 생성된 광전하가 화소전극층(140)으로 포집되지 못한다.
도 11은 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제5실시예의 수직 단면도를 나타내고, 도 12는 도 11의 제5실시예의 블랙화소의 등가회로도를 나타낸다.
제5실시예는 상술한 다른 실시예들와 비교하여 블랙화소의 화소전극층(140)을 형성하지 않으므로 유기광전변환층(142) 양단에 바이어스 전압이 인가되지 않는 상태로 형성한 점이 다르다. 제5실시예는 화소전극층(142)을 사진식각공정으로 패터닝할 때 블랙화소영역(114)에 형성된 화소전극을 제거하고 액티브 화소영역(112)에만 화소전극층(140)을 형성한다. d;후 제조공정은 제1실시예와 동일하다.
그러므로 블랙화소의 유기광전변환층(142)에 광이 입사되어 광전자가 발생되더라도 화소전극층(144)이 없으므로 유기광전변환층(142)의 양단에 바이어스 전압이 인가되지 않으므로 유기광전변환층(142) 내부에 생성된 광전하가 트랜스퍼 트랜지스터(Tx)로 전달되지 못한다.
도 13은 본 발명에 의한 유기 이미지 센서의 액티브 화소와 블랙화소의 바람직한 제6실시예의 수직 단면도를 나타내고, 도 14는 도 13의 제6실시예의 블랙화소의 등가회로도를 나타낸다.
제6실시예는 상술한 다른 실시예들와 비교하여 블랙화소의 유기광전변환층(142)을 형성하지 않는 점이 다르다. 제6실시예는 먼저 화소전극층(140)을 절연층(141)으로 덮는다. 여기서 절연층(141)은 광전변환능력이 없는 절연층이다. 사진식각공정에 의해 블랙화소영역(114)에만 절연층을 남기고 액티브 화소영역(112) 상의 절연층은 제거한다. 이어서 유기광전변환층(142)을 덮은 다음에 사진식각공정으로 패터닝할 때 블랙화소영역(114)에 형성된 유기광전변환층을 제거하고 액티브 화소영역(112)에만 유기광전변환층(142a)을 형성한다. 이후 제조공정은 제1실시예와 동일하다.
그러므로 블랙화소의 유기광전변환층이 없으므로 광이 입사되더라도 광전자가 발생되지 않는다.
상술한 바와 같이 광전 변환 소자 및 유기 이미지 센서는 디지털 스틸 카메라, 촬상 장치가 구비된 내시경, 휴대 단말 등에서 사용될 수 있고, 또한, 감시 카메라 및 자동차 탑재용 카메라와 같은 촬상 장치에도 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (12)

  1. 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서에 있어서,
    상기 복수의 유기광전변환소자들 각각은 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가지며,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역에 형성된 각 유기광전변환소자들은 상기 대향전극층 상부에 차광층을 구비한 것을 특징으로 하는 유기광전변환 이미지 센서.
  2. 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서의 제조방법에 있어서,
    상기 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는 단계;
    상기 복수의 트랜지스터들에 대응하여 상기 복수의 유기광전변환소자들을 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성하는 단계;
    상기 절연층 상에 상기 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성하는 단계;
    상기 복수의 화소전극층들을 유기광전변환층으로 덮는 단계;
    상기 유기광전변환층을 대향전극층으로 덮는 단계;
    상기 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역에 형성된 유기광전변환소자들에 광이 입사되는 것을 차단하기 위하여 상기 대향전극층 상에 부분적으로 차광층을 형성하는 단계를 구비한 것을 특징으로 하는 유기 이미지 센서의 제조방법.
  3. 반도체 기판의 표면에 형성된 복수의 판독용 트랜지스터들과 상기 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서에 있어서,
    상기 복수의 유기광전변환소자들 각각은 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가지며,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역에 형성된 각 유기광전변환소자들의 화소전극층은 플로팅 상태로 형성되고, 상기 수광부의 액티브 화소영역에 형성된 나머지 유기광전변환소자들의 화소전극층은 대응하는 판독용 트랜지스터들과 각각 전기적으로 연결된 것을 특징으로 하는 유기광전변환 이미지 센서.
  4. 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서의 제조방법에 있어서,
    상기 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는 단계;
    상기 복수의 유기광전변환소자들 중 수광부의 블랙화소영역에 형성된 유기광전변환소자들을 제외한 나머지 유기광전변환소자들을 대응하는 트랜지스터들과 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성하는 단계;
    상기 절연층 상에 상기 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성하는 단계;
    상기 복수의 화소전극층들을 광전변환 유기광전변환층으로 덮는 단계;
    상기 광전변환 유기광전변환층을 대향전극층으로 덮는 단계를 구비한 것을 특징으로 하는 유기 이미지 센서의 제조방법.
  5. 반도체 기판의 표면에 형성된 복수의 판독용 트랜지스터들과 상기 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서에 있어서,
    상기 복수의 유기광전변환소자들 각각은 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가지며,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역에 형성된 각 유기광전변환소자들의 화소전극층과 대향전극층 사이는 플로팅되고, 상기 수광부의 액티브화소영역에 형성된 나머지 유기광전변환소자들의 화소전극층과 대향전극층 사이는 바이어스 전압이 인가된 것을 특징으로 하는 유기광전변환 이미지 센서.
  6. 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서의 제조방법에 있어서,
    상기 반도체 기판 상에 형성된 이미지 판독을 위한 복수의 트랜지스터들과, 상기 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역에 형성된 유기광전변환소자들을 위한 제1바이어스 전압공급회로와 상기 복수의 유기광전변환소자들 중 상기 수광부의 액티브 화소영역에 형성된 유기광전변환소자들을 위한 제2 바이어스 전압 공급회로를 절연층으로 덮는 단계;
    상기 제1바이어스 전압 공급회로를 연결하기 위한 비아 콘택홀을 제외한 제2바이어스 전압 공급회로를 연결하기 위한 비아 콘택홀과 상기 복수의 트랜지스터들을 위한 비아 콘택홀을 상기 절연층에 형성하는 단계;
    상기 절연층 상에 상기 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들과 상기 제1 및 제2 바이어스 전압 공급회로들의 비아 콘택 패드를 동시에 형성하는 단계;
    상기 복수의 화소전극층들을 유기광전변환층으로 덮는 단계;
    상기 유기광전변환층을 대향전극층으로 덮는 단계;
    상기 대향전극층을 액티브 화소영역과 블랙화소영역으로 분리하는 단계를 구비한 것을 특징으로 하는 유기 이미지 센서의 제조방법.
  7. 반도체 기판의 표면에 형성된 복수의 판독용 트랜지스터들과, 상기 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소들을 포함하는 유기 이미지 센서에 있어서,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 액티브 화소영역의 유기광전변환소자들은 각각 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가지며,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역의 유기광전변환소자들은 각각 화소전극층 및 유기광전변환층의 적층구조를 가진 것을 특징으로 하는 유기광전변환 이미지 센서.
  8. 반도체 기판 상에 적층되고 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서의 제조방법에 있어서,
    상기 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는 단계;
    상기 복수의 트랜지스터들에 대응하여 상기 복수의 유기광전변환소자들을 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성하는 단계;
    상기 절연층 상에 상기 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성하는 단계;
    상기 복수의 화소전극층들을 유기광전변환층으로 덮는 단계;
    상기 유기광전변환층 상의 상기 수광부의 액티브 화소영역에만 부분적으로 대향전극층을 형성하는 단계를 구비한 것을 특징으로 하는 유기 이미지 센서의 제조방법.
  9. 반도체 기판의 표면에 형성된 복수의 판독용 트랜지스터들과, 상기 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소들을 포함하는 유기 이미지 센서에 있어서,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 액티브 화소영역의 유기광전변환소자들은 각각 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가지며,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역의 유기광전변환소자들은 각각 유기광전변환층 및 대향전극층의 적층구조를 가진 것을 특징으로 하는 유기광전변환 이미지 센서.
  10. 반도체 기판 상에 적층되고 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서의 제조방법에 있어서,
    상기 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는 단계;
    상기 복수의 트랜지스터들에 대응하여 상기 복수의 유기광전변환소자들을 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성하는 단계;
    상기 절연층 상에 상기 복수의 유기광전변환소자들 중 액티브 화소영역의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성하는 단계;
    상기 수광부 전 영역을 유기광전변환층으로 덮는 단계;
    상기 유기광전변환층을 대향전극층으로 덮는 단계를 구비한 것을 특징으로 하는 유기 이미지 센서의 제조방법.
  11. 반도체 기판의 표면에 형성된 복수의 판독용 트랜지스터들과, 상기 반도체 기판 상에 적층되고 수광부에 2차원 어레이 상으로 배열된 복수의 유기광전변환화소들을 포함하는 유기 이미지 센서에 있어서,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 액티브 화소영역의 유기광전변환소자들은 각각 화소전극층, 유기광전변환층 및 대향전극층의 적층구조를 가지며,
    상기 복수의 유기광전변환소자들 중 상기 수광부의 블랙화소영역의 유기광전변환소자들은 각각 화소전극층, 광전변환이 없는 절연층 및 대향전극층의 적층구조를 가진 것을 특징으로 하는 유기광전변환 이미지 센서.
  12. 반도체 기판 상에 적층되고 2차원 어레이 상으로 배열된 복수의 유기광전변환화소를 포함하는 유기 이미지 센서의 제조방법에 있어서,
    상기 반도체 기판 상에 이미지 판독을 위한 복수의 트랜지스터들을 형성한 후 절연층으로 덮는 단계;
    상기 복수의 트랜지스터들에 대응하여 상기 복수의 유기광전변환소자들을 각각 연결하기 위해 상기 절연층에 비아 콘택홀을 형성하는 단계;
    상기 절연층 상에 상기 복수의 유기광전변환소자들에 각각 대응하는 복수의 화소전극층들을 형성하는 단계;
    상기 수광부의 블랙화소영역에 대응하는 유기광전변환소자들을 광전변환이 없는 절연층으로 덮는 단계;
    상기 수광부의 액티브 화소영역에 대응하는 유기광전변환소자들을 유기광전변환층으로 덮는 단계;
    상기 유기광전변환층을 대향전극층으로 덮는 단계를 구비한 것을 특징으로 하는 유기 이미지 센서의 제조방법.
KR1020120058068A 2012-05-31 2012-05-31 유기 이미지 센서 및 그 제조방법 KR101989907B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120058068A KR101989907B1 (ko) 2012-05-31 2012-05-31 유기 이미지 센서 및 그 제조방법
US13/765,121 US9024362B2 (en) 2012-05-31 2013-02-12 Organic image sensor with optical black regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120058068A KR101989907B1 (ko) 2012-05-31 2012-05-31 유기 이미지 센서 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20130134506A true KR20130134506A (ko) 2013-12-10
KR101989907B1 KR101989907B1 (ko) 2019-06-17

Family

ID=49669112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120058068A KR101989907B1 (ko) 2012-05-31 2012-05-31 유기 이미지 센서 및 그 제조방법

Country Status (2)

Country Link
US (1) US9024362B2 (ko)
KR (1) KR101989907B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014002732A1 (ja) * 2012-06-27 2014-01-03 オリンパスメディカルシステムズ株式会社 撮像装置および撮像システム
KR102083550B1 (ko) * 2013-03-15 2020-04-14 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR102282218B1 (ko) 2015-01-30 2021-07-26 삼성전자주식회사 3 차원 영상 획득 장치용 결상 광학계 및 이를 포함하는 3 차원 영상 획득 장치
JP6536126B2 (ja) * 2015-03-31 2019-07-03 株式会社ニコン 撮像素子および撮像装置
KR102536628B1 (ko) * 2015-08-24 2023-05-26 엘지디스플레이 주식회사 투명표시장치
CN107004691B (zh) * 2015-11-12 2022-02-11 松下知识产权经营株式会社 光检测装置
JP2018093297A (ja) * 2016-11-30 2018-06-14 キヤノン株式会社 光電変換装置、撮像システム
KR20180074308A (ko) * 2016-12-23 2018-07-03 삼성전자주식회사 전자 소자 및 그 제조 방법
KR102567972B1 (ko) 2018-06-04 2023-08-17 삼성전자주식회사 유기 이미지 센서
KR20210151316A (ko) * 2020-06-04 2021-12-14 삼성전자주식회사 멀티-컬러 필터 어레이를 갖는 이미지 센서의 크로스토크를 보상하는 전자 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060006718A (ko) * 2004-07-16 2006-01-19 후지쯔 가부시끼가이샤 고체 촬상 장치 및 그 제조 방법
JP2011238781A (ja) * 2010-05-11 2011-11-24 Panasonic Corp 固体撮像素子及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2318473B (en) * 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
EP1055260A1 (en) * 1998-02-02 2000-11-29 Uniax Corporation Organic diodes with switchable photosensitivity
US7002231B2 (en) * 2004-02-02 2006-02-21 Micron Technology, Inc. Barrier regions for image sensors
KR100825805B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 이미지 센서 소자 및 그 센서 소자의 제조방법
JP4637196B2 (ja) 2007-03-16 2011-02-23 富士フイルム株式会社 固体撮像素子
JP4735643B2 (ja) 2007-12-28 2011-07-27 ソニー株式会社 固体撮像装置、カメラ及び電子機器
JP2010067827A (ja) 2008-09-11 2010-03-25 Fujifilm Corp 固体撮像素子及び撮像装置
JP5521312B2 (ja) 2008-10-31 2014-06-11 ソニー株式会社 固体撮像装置及びその製造方法、並びに電子機器
KR101853333B1 (ko) * 2011-10-21 2018-05-02 삼성전자주식회사 블랙 레벨 안정화를 위한 이미지 센서

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060006718A (ko) * 2004-07-16 2006-01-19 후지쯔 가부시끼가이샤 고체 촬상 장치 및 그 제조 방법
JP2011238781A (ja) * 2010-05-11 2011-11-24 Panasonic Corp 固体撮像素子及びその製造方法

Also Published As

Publication number Publication date
US9024362B2 (en) 2015-05-05
KR101989907B1 (ko) 2019-06-17
US20130320309A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
US11158677B2 (en) Solid-state imaging device, method of manufacturing the same, and electronic apparatus
KR101989907B1 (ko) 유기 이미지 센서 및 그 제조방법
US10536652B2 (en) Image sensors with split photodiodes
US10608037B2 (en) Image sensor and electronic apparatus including the same
US11303857B2 (en) Imaging device including pixel array and addition circuit
KR101648225B1 (ko) 고체 촬상 장치와 그 제조 방법, 및 전자기기
KR101685201B1 (ko) 고체 촬상 장치 및 전자 기기
CN110248126B (zh) 具有埋入式沟道的双转换增益电路
JP7354315B2 (ja) 固体撮像素子及び電子機器
JP2012033583A (ja) 固体撮像素子及びその製造方法、並びに撮像装置
JP7455525B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2009026984A (ja) 固体撮像素子
JP2015088691A (ja) 固体撮像装置およびその製造方法、並びに電子機器
KR20170104047A (ko) 이미지 센서
TW202320318A (zh) 影像感測裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant