KR20130133592A - 유기 발광 디스플레이 장치 및 그 제조 방법 - Google Patents

유기 발광 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20130133592A
KR20130133592A KR1020120056976A KR20120056976A KR20130133592A KR 20130133592 A KR20130133592 A KR 20130133592A KR 1020120056976 A KR1020120056976 A KR 1020120056976A KR 20120056976 A KR20120056976 A KR 20120056976A KR 20130133592 A KR20130133592 A KR 20130133592A
Authority
KR
South Korea
Prior art keywords
layer
transparent conductive
electrode
light emitting
organic light
Prior art date
Application number
KR1020120056976A
Other languages
English (en)
Other versions
KR101960710B1 (ko
Inventor
최성수
최재범
장영진
오재환
진성현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020120056976A priority Critical patent/KR101960710B1/ko
Priority to US13/667,022 priority patent/US8604468B1/en
Publication of KR20130133592A publication Critical patent/KR20130133592A/ko
Application granted granted Critical
Publication of KR101960710B1 publication Critical patent/KR101960710B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H01L31/022475Electrodes made of transparent conductive layers, e.g. TCO, ITO layers composed of indium tin oxide [ITO]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/816Multilayers, e.g. transparent multilayers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/852Arrangements for extracting light from the devices comprising a resonant cavity structure, e.g. Bragg reflector pair
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 측면에 의하면, 기판 상에 형성된 박막 트랜지스터의 활성층, 활성층 및 제1 절연층 상에 형성되며 제1 투명도전층 및 제1 금속층을 포함하는 게이트 전극, 게이트 전극 상에 형성되고 활성층의 소스 및 드레인 영역을 노출시키는 콘택홀을 구비한 제2 절연층, 콘택홀의 내부 및 제2 절연층 상에 형성되고 제2 금속층을 포함하는 소스 및 드레인 전극, 제1 절연층 상에 형성되고 제1 투명도전층, 반사층 및 제2 투명도전층을 포함하는 화소 전극 및 화소 전극을 노출시키고 소스 및 드레인 전극상에 형성된 화소 정의막을 포함하며, 화소 정의막은 화소 전극에 포함된 제1 투명도전층의 가장자리를 덮고, 반사층 및 제2 투명도전층은 화소 정의막의 측면과 접하는 유기 발광 디스플레이 장치를 제공한다.

Description

유기 발광 디스플레이 장치 및 그 제조 방법{Organic light emitting display device and manufacturing method thereof}
본 발명은 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 공진구조를 가지는 화소 전극을 용이하게 형성할 수 있는 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.
유기 발광 디스플레이 장치는 양극과 음극, 및 상기 두 전극 사이에 위치하는 유기 발광층을 포함하는 박막층에 전압을 인가함으로써, 전자와 정공이 유기 발광층 내에서 재결합하여 빛을 발광하는 자체 발광형의 디스플레이 장치이다.
유기 발광 디스플레이 장치는 경량 박형이 가능할 뿐만 아니라, 넓은 시야각, 빠른 응답속도 및 적은 소비 전력 등의 장점으로 인하여 차세대 디스플레이 장치로서 주목받고 있다.
한편, 풀 컬러(full color)를 구현하는 유기 발광 디스플레이 장치의 경우, 색이 다른 각 화소(예를 들어, 적색, 녹색, 청색 화소)의 유기 발광층에서 사출되는 각 파장의 광학 길이를 변화시키는 광 공진 구조가 채용되고 있다.
본 발명의 목적은, 공진 구조를 가지는 화소 전극을 용이하게 형성할 수 있는 유기 발광 디스플레이 장치 및 그 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 플렉서블 유기 발광 표시 장치는, 기판 상에 형성된 박막 트랜지스터의 활성층, 활성층 및 제1 절연층 상에 형성되며 제1 투명도전층 및 제1 금속층을 포함하는 게이트 전극, 게이트 전극 상에 형성되고 활성층의 소스 및 드레인 영역을 노출시키는 콘택홀을 구비한 제2 절연층, 콘택홀의 내부 및 제2 절연층 상에 형성되고 제2 금속층을 포함하는 소스 및 드레인 전극, 제1 절연층 상에 형성되고 제1 투명도전층, 반사층 및 제2 투명도전층을 포함하는 화소 전극 및 화소 전극을 노출시키고 소스 및 드레인 전극상에 형성된 화소 정의막을 포함하며, 화소 정의막은 화소 전극에 포함된 제1 투명도전층의 가장자리를 덮고, 반사층 및 제2 투명도전층은 화소 정의막의 측면과 접한다.
또한, 반사층은 은(Ag)을 포함한다.
또한, 제1 투명도전층 및 제2 투명도전층은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함한다.
또한, 제1 금속층 및 제2 금속층은 다층의 금속층을 포함한다.
또한, 제1 금속층 및 제2 금속층은 동일 물질로 형성될 수 있다.
또한, 제1 금속층 및 제2 금속층은 알루미늄을 포함할 수 있다.
또한, 활성층과 동일 물질을 포함하고 활성층과 동일층에 형성된 제1 전극, 및 제1 절연층 상에서 제1 투명도전층으로 형성된 제2 전극을 구비한 커패시터를 더 포함한다.
또한, 화소 전극 상에 배치되고, 유기 발광층을 포함하는 중간층과 중간층을 사이에 두고 화소 전극에 대향 배치되는 대향 전극을 포함한다.
여기서, 화소 전극은 유기 발광층에서 방출된 광을 일부 투과 및 일부 반사하는 반투과 거울일 수 있다.
또한, 대향 전극은, 유기 발광층에서 방출된 광을 반사하는 반사 거울일 수 있다.
또한, 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 제조방법은, 기판 상에 반도체층을 형성하고 반도체층을 패터닝하여 박막 트랜지스터의 활성층을 형성하는 단계, 활성층 상에 제1 절연층, 제1 투명도전층 및 제1 금속층을 형성하고, 제1 투명도전층과 제1 금속층을 패터닝하여 화소 전극의 기저층 및 박막 트랜지스터의 게이트 전극을 형성하는 단계, 기저층과 게이트 전극 상에 제2 절연층을 형성하고, 제2 절연층을 패터닝하여 기저층을 노출시키는 제1 개구, 박막 트랜지스터의 소스 및 드레인 영역을 노출시키는 콘택홀을 형성하는 단계, 제1 개구와 콘택홀 상에 제2 금속층을 형성하고 제2 금속층을 패터닝하여소스 및 드레인 전극을 형성하고, 제1 개구에 노출된 기저층의 제1 금속층을 제거하는 단계, 제1 개구와 소스 및 드레인 전극 상에 제3 절연층을 형성하고 제3 절연층을 패터닝하여, 기저층의 제1 투명도전층을 노출시키는 화소 정의막을 형성하는 단계, 및 기저층의 제1 투명도전층 상과 화소 정의막 상에 반사층과 제2 투명도전층을 형성하고, 반사층과 제2 투명도전층을 습식 세정하여, 기저층의 제1 투명도전층 상에 화소 전극의 상부층을 형성하는 단계를 포함한다.
또한, 습식 세정은 반사층과 제2 투명도전층에 세정 용액를 분사하는 방법에 의한다.
여기서, 세정 용액은 초순수(DI water)일 수 있다.또한, 세정 용액의 분사 압력은 0.1 내지 1MPa일 수 있다.
또한, 화소 전극의 상부층은 화소 정의막의 측면과 접한다.
또한, 게이트 전극 형성 후, 게이트 전극을 마스크로 하여 소스 및 드레인 영역에 이온 불순물을 도핑한다.
또한, 제1 개구 및 콘택홀 형성 시, 제2 절연층을 관통하는 비아홀을 형성하는 것을 더 포함한다.
여기서, 소스 및 드레인 전극은 콘택홀 및 비아홀 상에 동시에 형성된다.
또한, 활성층 형성 시, 활성층과 동일 물질로 동일층에 커패시터의 제1 전극을 형성하고, 게이트 전극 형성 시, 제1 투명도전층으로 커패시터의 제2 전극을 형성한다.
본 발명의 일 실시예에 따르면, 화소전극의 상부층을 구성하는 반사층 및 제2 투명도전층이 습식 세정 공정에 의해 형성되므로, 공진 구조를 가지는 화소전극을 용이하게 형성할 수 있다.
또한, 반사층 및 제2 투명도전층이 게이트 전극 형성 공정 이후에 형성되기 때문에 게이트 전극의 식각액에 의한 반투과경의 손상을 방지하고, 재료 선택의 자유도가 높아진다.
도 1 내지 도 16은 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도들이다.
이하의 도면에서, 각 구성요소는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한, 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니며, 각 구성요소의 설명에 있어서, "상(on)"에 또는 "하(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "하(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여(indirectly)" 형성되는 것을 모두 포함하며, "상(on)" 또는 "하(under)"에 대한 기준은 도면을 기준으로 설명한다.
이하, 도면들을 참조하여 본 발명을 보다 상세히 설명한다.
도 1 내지 16는 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치의 제조 과정을 개략적으로 도시한 단면도들로써, 도 1 내지 16을 참조하여 본 발명의 일 실시예에 따른 유기 발광 디스플레이 장치 및 그 제조 방법을 설명한다.
먼저, 도 1을 참조하면, 기판(10) 상에 버퍼층(11) 및 반도체층(12)이 순차로 형성되어 있다.
기판(10)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있다. 기판(10) 상에는 기판(10)의 평활성과 불순 원소의 침투를 차단하기 위하여 SiO2 및/또는 SiNx 등을 포함하는 버퍼층(11)이 더 구비될 수 있다.
버퍼층(11) 및 반도체층(12)은 PECVD(plasma enhanced chemical vapor deosition)법, APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다.
버퍼층(11) 상에는 반도체층(12)이 증착된다. 반도체층(12)은 비정질 실리콘(amorphous silicon) 또는 결정질 실리콘(poly silicon)일 수 있다. 이때, 결정질 실리콘은 비정질 실리콘을 결정화하여 형성될 수도 있다. 비정질 실리콘을 결정화하는 방법은 RTA(rapid thermal annealing)법, SPC(solid phase crystallzation)법, ELA(excimer laser annealing)법, MIC(metal induced crystallzation)법, MILC(metal induced lateral crystallzation)법, SLS(sequential lateral solidification)법 등 다양한 방법에 의해 결정화될 수 있다.
도 2를 참조하면, 반도체층(12) 상에 광차단부(M11) 및 광투과부(M12)를 구비한 제1 포토레지스터(P1)를 도포하고, 제1 마스크 공정을 실시한다.
한편, 도면에는 도시되어 있지 않으나, 제1 마스크 공정은 노광장치(미도시)로 제1 포토마스크(M1)에 노광 후, 현상(developing), 식각(etching), 및 스트립핑(stripping) 또는 에싱(ashing) 등과 같은 일련의 공정을 거친다.
도 3을 참조하면, 제1 포토마스크 공정의 결과로 반도체층(12)은 박막 트랜지스터의 활성층(212)이 형성된다. 또한, 반도체층(12)은 활성층(212)과 동일층에 동일 물질로 형성된 커패시터의 제1 전극(312)으로 패터닝된다. 한편, 도 2 및 도 3은 광투과부(M12)에 대응하는 부분이 식각되는 Positive lithography를 사용하는 것으로 예시하고 있으나, 이에 한정하는 것은 아니며, 광차단부(M11)에 대응하는 부분이 식각되는 Negative lithography를 사용할 수도 있다. 이는 후술하는 공정에서도 동일하다.
다음으로 도 4에 도시된 바와 같이, 도 3의 구조물 상에 제1 절연층(13), 제1 투명도전층(14) 및 제1 금속층(15)을 순서대로 적층한다.
제1 절연층(13)은 SiO2, SiNx 등을 단층 또는 복수층 포함할 수 있으며, 제1 절연층(13)은 박막 트랜지스터의 게이트 절연막 및 커패시터의 유전층 역할을 한다.
제1 투명도전층(14)은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
제1 금속층(15)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 본 실시예에서 제1 금속층(15)은 알루미늄을 포함한다.
또한, 제1 금속층(15)은 다층의 금속층(15a, 15b, 15c)을 포함할 수 있는데, 본 실시예에서는 알루미늄(Al)(15b)을 중심으로 상 하부(15a, 15c)에 몰리브덴(Mo)이 형성된 3층 구조(Mo/Al/Mo)가 채용되었다. 그러나 본 발명은 이에 한정되지 않으며, 다양한 재료 및 다양한 층으로 상기 제1 금속층(15)을 형성할 수 있다.
도 5를 참조하면, 제1 금속층(15) 상에 광차단부(M21) 및 광투과부(M22)를 구비한 제2 포토레지스터(P2)를 도포하고, 제2 마스크 공정을 실시한다.
제2 마스크 공정의 결과는, 도 6에 도시된 바와 같이, 제1 투명도전층(14) 및 제1 금속층(15)이 각각 화소 전극의 기저층(114, 115), 박막 트랜지스터의 게이트 전극(214, 215) 그리고 커패시터의 제2 전극(314, 315)으로 패터닝된다.
한편, 도 7을 참조하면, 제2 마스크 공정 결과 형성된 게이트 전극(214, 215)을 셀프 얼라인(self align) 마스크로 사용하여 활성층(212)에 이온 불순물을 도핑할 수 있다. 그 결과 활성층(212)은 이온 불순물이 도핑된 소스 및 드레인 영역(212a, 212b)과 그 사이에 채널 영역(212c)을 구비하게 된다. 즉, 게이트 전극(214, 215)을 셀프 얼라인 마스크로 사용함으로써, 별도의 포토 마스크를 추가하지 않고 소스 및 드레인 영역(212a, 212b)을 형성할 수 있다.
이어서, 도 8과 같이, 제2 마스크 공정 결과의 구조물 상에 제2 절연층(16) 과, 광차단부(M31) 및 광투과부(M32)를 구비한 제3 포토레지스터(P3)를 도포한 후, 제3 마스크 공정을 실시한다.
도 9를 참조하면, 제 3 마스크 공정의 결과로 제2 절연층(16)에는 화소 전극의 기저층(114, 115)을 노출시키는 제1 개구(116a), 박막 트랜지스터의 소스 및 드레인 영역(212a, 212b)을 노출시키는 콘택홀(216a, 216b), 및 커패시터의 제2 전극(314, 315)을 노출시키는 제2 개구(316)가 형성된다.
또한, 제1 개구(116a)와 콘택홀(216a, 216b) 사이에, 제2 절연층(16)을 관통하는 비아홀(116b)도 제3 마스크 공정에서 형성될 수 있다.
다음으로, 도 10을 참조하면, 도 9의 구조물 상에 제2 금속층(19) 및 제4 포토레지스터(P4)를 형성하고, 광차단부(M41) 및 광투과부(M42)를 구비한 제 4 포토마스크(M4)를 이용한 제4 마스크 공정을 실시한다. 제4 마스크 공정의 결과는 도 11에 도시된 바와 같다.
제2 금속층(19)은 제1 금속층(15)과 마찬가지로 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 니켈(Li), 칼슘(Ca), 몰리브덴(Mo), 타이타늄(Ti), 텅스텐(W), 구리(Cu) 가운데 선택된 하나 이상의 금속을 포함할 수 있다. 본 실시예에서 제2 금속층(19)은 제1 금속층(15)과 동일하게 알루미늄을 포함한다.제4 마스크 공정의 결과, 화소 전극의 제1 개구(116a) 상의 제2 금속층(19) 및 제2 금속층(19)과 동일한 구성을 가질 수 있는 화소 전극의 제1 금속층(115)이 함께 식각되어 제거되고, 화소 전극의 제1 투명도전층(114)이 노출된다. 이와 유사하게, 커패시터의 제2 개구(316) 상의 제2 금속층(19) 및 제1 금속층(315)이 함께 식각되어 제거된다.
한편, 비어홀(116b) 및 콘택홀(216a, 216b)이 형성된 제2 절연층(16) 상의 제2 금속층(19)은 소스 및 드레인 전극(219a, 219b)를 형성한다.
소스 및 드레인 전극(219a, 219b)은 비어홀(116b) 및 콘택홀(216a, 216b) 내부에 충진되어, 소스 전극(219a)은 제2 절연층(16)의 하부에 남아있는 화소 전극 상의 제1 금속층(115a) 및 소스 영역(212a)과 접촉하고, 드레인 전극(219b)은 드레인 영역(212b)과 접촉한다.
이어서, 도 12와 같이, 도 11의 구조물 상에 제3 절연층(20)을 형성하고, 광차단부(M51) 및 광투과부(M52)를 구비한 제 5 포토마스크(M5)를 이용한 제 5 마스크 공정을 실시한다. 제3 절연층(20)은 유기 절연막 또는 무기 절연막으로 형성될 수 있다.
도 13을 참조하면, 제 5 마스크 공정 결과, 제1 투명도전층(114)의 가장 자리 및 소스 및 드레인 전극(219a, 219b) 상에 화소 정의막(pixel define layer: PDL)이 형성된다. 화소 정의막은 화소 전극의 제1 투명도전층(114)을 노출시킨다.
다음으로 도 14와 같이, 화소전극의 제1 투명도전층(114) 상과 화소 정의막 상에 반사층(17)과 제2 투명도전층(18)을 순차적으로 형성한 후, 습식 세정을 수행한다. 습식 세정은 형성된 반사층(17)과 제2 투명도전층(18)에 세정 용액을 분사하는 방법에 의할 수 있다.
한편, 반사층(17)은 반사 물질로 은(Ag)을 포함하며, 제2 투명도전층(18)은 전술한 제1 투명도전층(14)과 마찬가지로 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함할 수 있다.
도 15는 습식 세정을 수행한 결과를 도시한 도로, 세정 용액를 분사하는 습식 세정 결과, 제3 절연층(20) 상에 형성된 반사층(17)과 제2 투명 도전층(18)은 제거 되고, 제1 투명 도전층(114) 상에 형성된 반사층(17)과 제2 투명 도전층(18)은 잔존하여 화소 전극의 상부층(117,118)을 형성한다.
은을 포함하는 반사층(17)과 ITO 등을 포함하는 제1 투명도전층(114) 간의 접합력은 반사층(17)과 유기 절연막 또는 무기 절연막으로 형성되는 제3 절연층(20)간의 접합력보다 크므로, 세정 용액을 분사하는 습식 세정에 의해 제3 절연층(20) 상에 형성된 반사층(17)과 제2 투명 도전층(18)만을 용이하게 제거할 수 있다.
즉, 제1 투명도전층(114)과 반사층(17) 그리고 반사층(17)과 제3 절연층(20) 간의 접합력의 차이를 이용하여 용이하게 화소 전극의 상부층(117,118)을 형성할 수 있으므로, 화소 전극의 상부층(117,118)을 형성하기 위한 추가적인 마스크 공정을 생략할 수 있다.
한편, 분사되는 세정 용액의 분사압력은 0.1 내지 1MPa의 범위를 가지는 것이 바람직하다. 세정 용액의 분사압력이 0.1MPa 보다 작은 경우는 제3 절연층(20) 상에 형성된 반사층(17)과 제2 투명 도전층(18)이 제대로 제거되지 못할 수 있고, 반면에 세정 용액의 분사압력이 1MPa보다 큰 경우는, 제1 투명도전층(114) 상에 형성된 반사층(17)과 제2 투명 도전층(18)까지 제거될 수 있으므로, 세정 용액의 분사압력은 0.1 내지 1MPa의 범위를 가지는 것이 바람직하다.
세정 용액은, 예를 들어, 초순수(DI water) 일 수 있다. 초순수는 불순물의 함량이 극히 적으므로, 초순수를 이용하여 습식 세정을 수행함으로써 화소 전극에의 불순물이 침투하는 것을 방지할 수 있다. 다만, 세정 용액은 이에 한정되지 않으며, 약액 접촉시 화소전극을 부식시키는 등의 영향을 주지 않고 물리적으로 반사층(17)과 제2 투명도전층(18)을 제거할 수 있는 용액이라면 광범위하게 사용될 수 있다.
이와 같이 형성되는 화소 전극의 상부층(117,118)은 화소 정의막의 측면과 접하도록 형성되며, 화소 전극의 상부층(118, 119)은 반사층(117)의 두께를 적당히 조절함으로써 광을 일부 투과하거나 일부 반사시킬 수 있다. 즉, 일부 투과 및 일부 반사가 가능한 화소 전극의 상부층(117, 118)은 광 공진 구조를 채용하는 유기 발광 디스플레이 장치의 반투과경으로 사용될 수 있다.
또한, 본 실시예에서 반투과경으로 기능하는 화소 전극의 상부층(117, 118)은 전술한 게이트 전극(214, 215) 및 화소 전극의 기저층(114, 115)을 형성하는 제2 마스크 공정 및 화소 전극 기저층(114, 115)의 일부를 식각하는 제3 마스크 공정 이후에 형성된다.
만약, 반투과경 기능을 하는 반사층(17)과 제2 투명도전층(18)을 포함하는 화소 전극 상부층(117, 118)을 게이트 전극(214, 215)을 형성하는 제2 마스크 공정에서 형성하였다면, 즉, 게이트 전극의 하부층(214)이 반사층(17)과 제2 투명도전층(18)을 더 포함하도록 형성하였다면, 게이트 전극의 전체 적층 두께가 증가하므로 게이트 전극 및 게이트 전극에 연결된 배선(미도시) 형성이 불리하게 된다.
또한, 이와 같은 반투과경이 화소 전극을 구성하는 제1 금속층(15) 하부에 형성되면, 화소 전극에 형성된 제1 금속층(15)을 제거하는 제3 마스크 공정에서 반투과경은 상기 제1 금속층(15)의 제거하기 위한 식각액에 의한 손상을 받을 수 있다. 특히, 본 실시예와 같이 반투과경이 은(Ag)을 포함하고, 제1 금속층(15)이 알루미늄(Al)을 포함하는 경우, 상기 반투과경의 알루미늄 식각액에 의한 손상은 심각하다.
그러나, 본 발명은 게이트 전극(214, 215) 형성 공정 이후에 반투과경을 형성함으로써, 게이트 전극 및 화소 전극을 구성하는 제2 금속층(19)의 식각액에 의한 반투과경의 손상을 방지할 수 있다. 따라서, 반투과경을 구성하는 재료를 선택함에 있어서 자유도가 높아진다.
예를 들어, 후면 발광형인 경우, 제1 투명도전층(114)과 화소 전극의 상부층(117, 118)이 ITO/Ag/IZO 등의 적층 구조를 가질 수 있는 반면, 전면 발광형인 경우 제1 투명도전층(114)과 화소 전극의 상부층(117, 118)이 ITO/Ag/Mo 등의 적층 구조를 가질 수도 있다.
다음으로, 도 16을 참조하면, 화소 전극 상부층(117, 118)에 유기 발광층(21a)을 포함하는 중간층(21), 및 대향 전극(22)을 형성한다.
유기 발광층(21a)은 저분자 또는 고분자 유기물이 사용될 수 있다.
유기 발광층(21a)을 저분자 유기물로 형성되는 경우, 중간층(21)은 유기 발광층(21a)을 중심으로 화소 전극(114, 118, 119)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer :HIL) 등이 적층되고, 제2 전극층(80) 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 이때, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯하여 다양하게 적용 가능하다.
한편, 유기 발광층(21a)이 고분자 유기물로 형성되는 경우에는, 중간층(21)은 유기 발광층(21a)을 중심으로 화소 전극(114, 117, 118)의 방향으로 홀 수송층(HTL)만이 포함될 수 있다. 홀 수송층(HTL)은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 형성할 수 있다. 이때 사용 가능한 유기 재료로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등의 고분자 유기물을 사용할 수 있으며, 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사 방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
이와 같이 유기층(21a)을 포함하는 중간층(21)은, 각 화소별로 유기 발광층(21a)의 두께나 유기 발광층(21a)을 제외한 중간층(21)에 포함된 다른 유기층(미도시)의 두께를 다르게 형성함으로써 광 공진 구조를 구현할 수 있다.
중간층(21) 상에는 공통 전극으로 대향 전극(22)이 증착된다. 본 실시예에 따른 유기 발광 디스플레이 장치의 경우, 화소 전극(114, 117, 118)은 애노드 전극으로 사용되고, 대향 전극(22)은 캐소드 전극으로 사용된다. 물론 전극의 극성은 반대로 적용될 수 있음은 물론이다.
그리고, 대향 전극(22)은 광 공진 구조를 구현하기 위해, 반사 물질을 포함하는 반사 전극으로 구성되어, 유기 발광층(21a)에서 방출된 광을 반사하는 반사 거울로 기능할 수 있다. 대향 전극(22)은 Al, Mg, Li, Ca, LiF/Ca, 및 LiF/Al에서 선택된 하나 이상의 물질을 포함할 수 있다.
한편, 상기 도면에는 도시되지 않았지만, 대향 전극(22) 상에는 외부의 수분이나 산소 등으로부터 유기 발광층(21a)을 보호하기 위한 밀봉 부재(미도시) 및 흡습제(미도시) 등이 더 구비될 수 있다.
이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
10: 기판 11: 버퍼층
12: 반도체층 13: 제1 절연층
14: 제1 투명도전층 15: 제1 금속층
16: 제2 절연층 17: 반사층
18: 제2 투명도전층 19: 제2 금속층
20: 제3 절연층 21: 중간층
21a: 유기 발광층 22: 대향 전극
114: 117, 118: 화소 전극 212: 활성층
212a: 소스 영역 212b: 드레인 영역
212c: 채널 영역 214, 215: 게이트 전극
219a: 소스 전극 219b: 드레인 전극
312: 커패시터의 제1전극
314, 315: 커패시터의 제2전극

Claims (19)

  1. 기판 상에 형성된 박막 트랜지스터의 활성층;
    상기 활성층 및 제1 절연층 상에 형성되며, 제1 투명도전층 및 제1 금속층을 포함하는 게이트 전극;
    상기 게이트 전극 상에 형성되고, 상기 활성층의 소스 및 드레인 영역을 노출시키는 콘택홀을 구비한 제2 절연층;
    상기 콘택홀의 내부 및 상기 제2 절연층 상에 형성되고, 제2 금속층을 포함하는 소스 및 드레인 전극;
    상기 제1 절연층 상에 형성되고, 상기 제1 투명도전층, 반사층 및 제2 투명도전층을 포함하는 화소 전극; 및
    상기 화소 전극을 노출시키고, 상기 소스 및 드레인 전극상에 형성된 화소 정의막;을 포함하며,
    상기 화소 정의막은 상기 제1 투명도전층의 상부 가장자리를 덮고, 상기 반사층 및 상기 제2 투명도전층은 상기 화소 정의막의 측면과 접하는 유기 발광 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 반사층은 은(Ag)을 포함하는 유기 발광 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 제1 투명도전층 및 제2 투명도전층은 인듐틴옥사이드(indium tin oxide: ITO), 인듐징크옥사이드(indium zinc oxide: IZO), 징크옥사이드(zinc oxide: ZnO), 인듐옥사이드(indium oxide: In2O3), 인듐갈륨옥사이드(indium galium oxide: IGO), 및 알루미늄징크옥사이드(aluminium zinc oxide: AZO)을 포함하는 그룹에서 선택된 적어도 하나 이상을 포함하는 유기 발광 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 제1 금속층 및 제2 금속층은 다층의 금속층을 포함하는 유기 발광 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제1 금속층 및 제2 금속층은 동일 물질인 유기 발광 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 제1 금속층 및 제2 금속층은 알루미늄을 포함하는 유기 발광 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 활성층과 동일 물질을 포함하고 상기 활성층과 동일층에 형성된 제1 전극, 및 상기 제1 절연층 상에서 상기 제1 투명도전층으로 형성된 제2 전극을 구비한 커패시터를 더 포함하는 유기 발광 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 화소 전극 상에 배치되고, 유기 발광층을 포함하는 중간층과 상기 중간층을 사이에 두고 상기 화소 전극에 대향 배치되는 대향 전극을 포함하는 유기 발광 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 화소 전극은 상기 유기 발광층에서 방출된 광을 일부 투과 및 일부 반사하는 반투과 거울인 유기 발광 디스플레이 장치.
  10. 제 8 항에 있어서,
    상기 대향 전극은, 상기 유기 발광층에서 방출된 광을 반사하는 반사 거울인 유기 발광 디스플레이 장치.
  11. 기판 상에 반도체층을 형성하고, 상기 반도체층을 패터닝하여 박막 트랜지스터의 활성층을 형성하는 단계;
    상기 활성층 상에 제1 절연층, 제1 투명도전층 및 제1 금속층을 형성하고, 상기 제1 투명도전층과 상기 제1 금속층을 패터닝하여 화소 전극의 기저층 및 상기 박막 트랜지스터의 게이트 전극을 형성하는 단계;
    상기 기저층과 상기 게이트 전극 상에 제2 절연층을 형성하고, 상기 제2 절연층을 패터닝하여 상기 기저층을 노출시키는 제1 개구, 상기 박막 트랜지스터의 소스 및 드레인 영역을 노출시키는 콘택홀을 형성하는 단계;
    상기 제1 개구와 상기 콘택홀 상에 제2 금속층을 형성하고 상기 제2 금속층을 패터닝하여, 소스 및 드레인 전극을 형성하고, 상기 제1 개구에 노출된 상기 기저층의 상기 제1 금속층을 제거하는 단계;
    상기 제1 개구와 상기 소스 및 드레인 전극 상에 제3 절연층을 형성하고 상기 제3 절연층을 패터닝하여, 상기 기저층의 상기 제1 투명도전층을 노출시키는 화소 정의막을 형성하는 단계; 및
    상기 기저층의 상기 제1 투명도전층 상과 상기 화소 정의막 상에 반사층과 제2 투명도전층을 형성하고, 상기 반사층과 제2 투명도전층을 습식 세정하여, 상기 기저층의 상기 제1 투명도전층 상에 상기 화소 전극의 상부층을 형성하는 단계;를 포함하는 유기 발광 디스플레이 장치의 제조방법.
  12. 제11항에 있어서,
    상기 습식 세정은 상기 반사층과 상기 제2 투명도전층에 세정 용액을 분사하는 방법에 의하는 유기 발광 디스플레이 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 세정 용액은 초순수(DI water)인 유기 발광 디스플레이 장치의 제조방법.
  14. 제12항에 있어서,
    상기 세정 용액의 분사 압력은 0.1 내지 1MPa인 유기 발광 디스플레이 장치의 제조방법.
  15. 제11항에 있어서,
    상기 화소 전극의 상부층은 상기 화소 정의막의 측면과 접하는 유기 발광 디스플레이 장치의 제조 방법.
  16. 제 11 항에 있어서,
    상기 게이트 전극 형성 후, 상기 게이트 전극을 마스크로 하여 상기 소스 및 드레인 영역에 이온 불순물을 도핑하는 유기 발광 디스플레이 장치의 제조방법.
  17. 제 11 항에 있어서,
    상기 제1 개구 및 콘택홀 형성 시, 상기 제2 절연층을 관통하는 비아홀을 형성하는 것을 더 포함하는 유기 발광 디스플레이 장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 소스 및 드레인 전극은 상기 콘택홀 및 상기 비아홀 상에 동시에 형성되는 유기 발광 디스플레이 장치의 제조방법.
  19. 제 11 항에 있어서,
    상기 활성층 형성 시, 상기 활성층과 동일 물질로 동일층에 커패시터의 제1 전극을 형성하고, 상기 게이트 전극 형성 시, 상기 제1 투명도전층으로 상기 커패시터의제2 전극을 형성하는 유기 발광 디스플레이 장치의 제조 방법.
KR1020120056976A 2012-05-29 2012-05-29 유기 발광 디스플레이 장치 및 그 제조 방법 KR101960710B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120056976A KR101960710B1 (ko) 2012-05-29 2012-05-29 유기 발광 디스플레이 장치 및 그 제조 방법
US13/667,022 US8604468B1 (en) 2012-05-29 2012-11-02 Organic light-emitting display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120056976A KR101960710B1 (ko) 2012-05-29 2012-05-29 유기 발광 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130133592A true KR20130133592A (ko) 2013-12-09
KR101960710B1 KR101960710B1 (ko) 2019-03-25

Family

ID=49669110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120056976A KR101960710B1 (ko) 2012-05-29 2012-05-29 유기 발광 디스플레이 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8604468B1 (ko)
KR (1) KR101960710B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774008B2 (en) 2014-11-24 2017-09-26 Samsung Display Co., Ltd. OLED display device including transflective layer and method of manufacturing the same
KR20180121757A (ko) * 2017-04-28 2018-11-08 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102116493B1 (ko) * 2013-05-23 2020-06-08 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR102295537B1 (ko) * 2014-09-30 2021-08-31 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6457879B2 (ja) 2015-04-22 2019-01-23 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102412043B1 (ko) * 2015-10-13 2022-06-23 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070070492A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 화상 표시장치의 제조용 스프레이 노즐과 이를 이용한습식장치
KR20090068633A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자 제조용 습식 세정 장치
KR20110137561A (ko) * 2010-06-17 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120020522A (ko) * 2010-08-30 2012-03-08 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120039946A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100315450B1 (ko) 1999-04-13 2001-11-28 황인길 반도체 소자의 게이트 전극 형성 방법
KR20100112062A (ko) 2009-04-08 2010-10-18 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101822563B1 (ko) * 2010-12-08 2018-03-09 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101805753B1 (ko) * 2011-06-13 2017-12-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070070492A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 화상 표시장치의 제조용 스프레이 노즐과 이를 이용한습식장치
KR20090068633A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체 소자 제조용 습식 세정 장치
KR20110137561A (ko) * 2010-06-17 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120020522A (ko) * 2010-08-30 2012-03-08 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20120039946A (ko) * 2010-10-18 2012-04-26 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774008B2 (en) 2014-11-24 2017-09-26 Samsung Display Co., Ltd. OLED display device including transflective layer and method of manufacturing the same
KR20180121757A (ko) * 2017-04-28 2018-11-08 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법

Also Published As

Publication number Publication date
US8604468B1 (en) 2013-12-10
KR101960710B1 (ko) 2019-03-25
US20130320306A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
KR101234230B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101777246B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101746617B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101372852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101714026B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
US8866145B2 (en) Organic light-emitting display device including an insulating layer having different thicknesses
KR101193197B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR100875101B1 (ko) 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
US8558239B2 (en) Organic light emitting display device and manufacturing method thereof
KR101692954B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101890799B1 (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR101797095B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20120066491A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR20130009137A (ko) 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법
KR20110080885A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101960710B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR102075529B1 (ko) 평판 표시 장치 및 이의 제조 방법
KR102000709B1 (ko) 디스플레이 패널의 제조방법
TW201320430A (zh) 薄膜電晶體陣列基板、包含其之有機發光顯示器以及其製造方法
KR20130016938A (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100964222B1 (ko) 박막 트랜지스터 기판, 이를 포함하는 유기발광 표시장치및 이의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)