KR20130132546A

KR20130132546A - 플라이백 컨버터 설계에서 전압 스트레스 감소

Info

Publication number: KR20130132546A
Application number: KR1020137018831A
Authority: KR
Inventors: 홍 량 장; 센 도우; 라비샨커 크리쉬나무르씨; 빙 롱 슈; 완펭 장
Original assignee: 마벨 월드 트레이드 리미티드
Priority date: 2010-12-23
Filing date: 2011-12-23
Publication date: 2013-12-04
Also published as: US8711584B2; JP6113077B2; JP2014500705A; WO2012088505A1; EP2656495A4; CN103270683A; EP2656495A1; US20120163040A1

Abstract

플라이백 컨버터가 파워-업이 될 때 스타트업 스위칭 프로세스를 수행하고, 그런 다음, 일반 스위칭을 그 후에 수행하는 컨트롤러를 갖는 플라이 백 컨버터가 공개된다. 상기 제어기는 일반 스위칭에 위한 제어 신호를 생성하는 펄스 생성기를 포함한다. 스타트업 스위칭 동안, 상기 제어기는 상기 펄스 생성기로부터 매 N 번째 펄스를 출력함으로써 제어 신호를 생성할 수 있다. 다른 실시 예에서, 상기 제어기는 상기 플라이백 컨버터의 입력 섹션으로부터 제공되는 감지 신호를 기반으로 펄스들을 생성할 수 있다.

Description

플라이백 컨버터 설계에서 전압 스트레스 감소{REDUCING VOLTAGE STRESS IN A FLYBACK CONVERTER DESIGN}

본 출원은 2010년 12월 23일 출원된, 미국 가출원 제61/427,001호에 대한 우선권을 주장하며, 이 출원의 내용은 모든 목적을 위해 그 전체가 본 명세서에 참조로서 포함된다. 본 출원은 스위칭 모드 파워 공급에 관한 것이다. 더 특별하게는, 본 출원은 변압기-기반 플라이백 컨버터(transformer-based flyback converter)에 관한 것이다.

본 명세서에서 달리 나타내지 않는 한, 본 배경기술 섹션에서 설명된 접근법들은 본 출원의 청구 범위에 대한 선행 기술이 아니며, 본 배경기술 섹션에 포함되었다 해서 선행 기술로서 인정하는 것은 아니다.

도 1은 기본 플라이백 컨버터(100)에 대한 블록도를 도시한다. 상기 플라이백 컨버터(100)는 부하(laod)를 구동하기 위해 DC 입력(예, Vin)의 전압 레벨을 새로운 전압 레벨 Vout으로 변환한다. 플라이백 컨버터(100)는 1차 권선(primary winding) 및 2차 권선(secondary winding)을 구비한 변압기 T를 포함한다. 입력 전압 Vin은 1차 권선의 입력단들(102)에 인가된다. 상기 1차 권선의 다른 단자는 스위치 Q에 연결된다(예, 금속 산화물 반도체 전계 효과 트랜지스터, MOSFET). 다이오드 D는 2차 권선의 단자와 플라이백 컨버터(100)의 출력 단자(104) 사이에 직렬로 연결된다 (상기 1차 및 2차 권선들의, 관례적으로 전류가 들어가는, 점이 찍힌 단부들의 관계에 주의). 커패시터 C는 출력 단자(104 및 106) 사이에 연결된다.

상기 스위치 Q가 ON으로 스위칭될 때(닫힐 때), 상기 DC 입력으로부터의 입력 전류 Ip가 상기 변압기 T의 1차 권선을 통해 흐르는바, 이로 인해 상기 변압기 코어에 자기장을 생성하고, 2차 권선에 전압을 유도한다. 이때, 상기 다이오드 D는 역방향 바이어스(점이 찍힌 단부는 다른 단자보다 높은 전위(potential)에 있음)되며, 그래서 2차 권선을 통해 전류가 흐르지 않는다(Is=0).

잠시 후에 스위치 Q가 OFF로 스위칭될 때(열릴 때), 상기 1차 권선의 전류 경로는 끊어진다(Ip=0). 상기 자기장은 상기 1차 및 2차 권선에 역전압을 발생시키면서 붕괴된다(collapse). 상기 2차 권선에서 전압 극성의 반전은 결과적으로 상기 다이오드 D가 순방향 바이어스되도록 하는바, 이 바이어스는 결과적으로 전류 Is의 흐름을 초래한다. 상기 전류 Is는 커패시터 C를 충전하여, Vout이 0V에서 증가하도록 한다. 상기 커패시터 C가 충전되면, 상기 커패시터 C로부터의 전류 흐름 Ic는 출력 단자들(104 및 106)에 걸쳐 연결된 부하를 구동할 수 있다.

상기 출력 Vout으로부터의 피드백 경로(108)는 상기 커패시터 C의 충전을 유지시켜 Vout에 대한 바람직한 전압 레벨이 유지되도록, 전류들 Ip 및 Is를 변경하기 위해서, 상기 스위칭 제어 신호의 듀티 사이클(예, 스위칭 사이클 기간의 퍼센트로 표현되는 스위칭 사이클의 ON 시간)을 제어하는 데 사용될 수 있다. 그러나 파워-업(power up)에서, Vout은 0V의 초기 전압 레벨로부터 증가한다. 따라서, 피드백 경로(108)는 스위치 Q에 대한 상기 ON 및 OFF 시간들을 적절히 제어하기 위한 적당한 피드백 신호를 제공할 수 없을 수도 있다. 상기 커패시터 C를 초기에 충전하는데 사용되는 스타트업 시퀀스(startup sequence)에 따라, 상기 변압기 T는 상기 스타트업 시퀀스 동안 포화(saturation)될 수 있다. 상기 변압기 T를 포화시키는 것은 결과적으로 상기 스위치에 손상을 줄 정도로 상기 스위치 Q에 걸쳐 충분히 높은 전압 레벨들을 초래할 수 있다. 해결책은 더 높은 포화 정격(saturation rating)을 갖는 충분히 큰 변압기를 사용하는 것이다. 그러나, 이러한 디바이스들은 일반적으로 고가이며, 더 중요하게는, 특정 설계에 대해 매우 클 수 있다. 마찬가지로, 고전압 정격을 갖는 충분히 견고한 MOSFET 디바이스는 특정 설계에 대해 매우 크고/크거나 사용하기에 매우 고가일 수 있다.

실시 예들에서, 플라이백 컨버터는 변압기의 1차 권선에서 입력 전압을 수신할 수 있다. 스타트업 기간(startup period) 동안, 제어기 회로는 1차 권선을 통해 전류의 흐름을 제어하는 트랜지스터 스위치를 제어한다. 일부 실시 예들에서, 상기 제어기는 상기 스타트업 기간 동안 제 1 듀티 사이클을 갖는 제 1 제어 신호를 생성한다. 스타트업 기간 이후, 상기 제어기는 제 1 듀티 사이클보다 큰 제 2 듀티 사이클을 갖는 제 2 제어 신호를 생성한다. 제 1 제어 신호를 포함하는 펄스의 더 긴 OFF 시간은 변압기를 포화시키는 것을 방지한다.

일부 실시 예들에서, 상기 제어기는 소정의 듀티 사이클을 갖는 펄스 생성기를 포함한다. 상기 제 1 제어 신호는 상기 펄스 생성기로부터의 펄스를 포함할 수 있으며, 특히 상기 펄스 생성기로부터의 매 N번째 펄스를 포함할 수 있다.

일 실시 예에서 카운트 값(count value)이 메모리에 저장될 수 있다. N의 값은 상기 카운트 값으로부터 결정될 수 있다.

다른 실시 예에서, 상기 입력 전압을 기반으로 하는 감지 신호는 상기 스타트업 기간 동안 제어 펄스들을 생성하는 데 사용할 수 있다. 특히, 상기 펄스 폭은 상기 감지 신호를 모니터링함으로써 결정될 수 있다. 일 실시 예에서, 상기 모니터링은 상기 감지 신호를 임계값과 비교하는 것을 포함한다.

다음의 상세한 설명 및 첨부된 도면들은 본 개시의 특성과 장점들의 더 나은 이해를 제공한다.

도 1은 기존의 플라이백 컨버터에 대한 일반적인 구성을 도시한다.
도 2는 본 개시의 원리들에 따른 플라이백 컨버터의 고레벨 블록도이다.
도 3 및 4는 변압기에서 자화 전류(magnetizing current)의 파형들을 나타낸다.
도 5는 도 2에서 도시된 제어기의 실시 예의 블록도이다.
도 6은 도 5에서 도시된 제어기의 실시 예로서 프로세싱을 도시한다.
도 7은 도 5에서 도시된 제어기에 의한 프로세싱에 관련된 파형들을 도시한다.
도 8은 도 2에서 도시된 제어기의 다른 실시 예의 블록도이다.
도 9는 도 8에서 도시된 제어기의 실시 예로서 프로세싱을 도시한다.
도 10은 도 8에 도시된 제어기에 의한 프로세싱에 관련된 파형들을 도시한다.

다음 설명에서, 설명을 목적으로, 다수의 예들 및 구체적인 세부 사항들이 본 개시의 실시예들의 완전한 이해를 제공하기 위해 제시된다. 그러나, 본 청구 범위에 의해 정의된 바와 같이 본 개시는 이러한 예들의 단독으로, 또는 아래에 설명된 다른 특징들과의 조합으로 그 특징들의 일부 또는 모두를 포함할 수 있으며, 본 명세서에서 설명된 특징들 및 개념들의 수정들 및 균등한 것들을 더 포함할 수 있음은 당업자에게 자명하다.

예를 들어, 도 2에 도시된 바와 같은 일부 실시예들에서, 플라이백 컨버터(200)가 부하(예를 들어, 발광 다이오드, LED 배열)를 구동하기 위해 제공될 수 있다. 본 개시에 따라, 플라이백 컨버터(200)는 교류 전류(AC) 전압을 수신하기 위해 입력 섹션을 포함할 수 있다. 일 실시예에서, 상기 입력 섹션은 정류 회로(204) 및 상기 정류 회로에 연결된 변압기(202)를 포함할 수 있다. 상기 정류 회로(204)는 전파 정류기, 반파 정류기, 및 그와 같은 것일 수 있다. 다른 실시예에서, 상기 입력 섹션은 오직 정류 회로(204)만 포함할 수 있으며, 여기서 상기 변압기(202)는 입력 단자들(202a)에서 상기 플라이백 컨버터(200)와 연결된 외부 컴포넌트로 고려된다.

정류 회로(204)는 입력 전류 Ip를 나타내는 저항 Rs로 전류(204a)를 출력한다. 정류 회로(204)는 정류된 전압 Vin(204b)을 스타트업 회로(206) 및 변압기(플라이백 변압기)(208)로 출력한다. 일부 실시예들에서, 스타트업 회로(206)는 제어기(210)에 파워을 제공하기 위해 파워 공급 전압(예, V_DD)을 생성할 수 있다. 스타트업 회로(206)는 제어기(210)가 상기 스위칭 제어 신호 SW의 출력 여부를 결정하는데 사용할 수 있는 제어 신호 Vin_유효를 또한 생성할 수 있다.

본 개시에 따라, 제어기(210)는 스타트업 스위칭 시퀀스 및 일반 스위칭 시퀀스(normal switching sequence)를 수행하도록 구성되는바, 이는 아래에서 더 상세하게 설명된다. 제어기(210)는 스위치 M1에 연결된다. 일부 실시예들에서, 상기 스위치 M1은 MOSFET 파워 디바이스일 수 있다. 제어기(210)는 스위치 M1의 게이트 단자 G에 결합될 수 있는 스위칭 제어 신호 SW를 생성하고, 따라서, 상기 스위치의 ON 상태 및 OFF 상태를 제어한다. 제어기(210)는 과-전류 감지 신호(210a)를 수신하는바, 이 신호는 일부 실시예들에서, 저항 Rs에 걸치는 전압 레벨일 수 있다. 실시예들에서, 과-전류 감지 신호(210a)는 입력 전압 Vin을 기반으로 하며, 과-전류 상태를 검출을 위해 사용될 수 있다. 아래에 더 상세히 설명되듯이, 상기 과-전류 신호는 스위칭 제어 신호 SW의 생성을 제어하는 일부 실시예들에서 사용될 수 있다.

제어기(210)는 상기 제어기의 동작을 구성하는 파라메터들을 포함하는 구성 메모리(configuration memory)(212)에 연결될 수 있다. 예를 들어, 본 개시의 원리들에 따라, 구성 메모리(212)는 스킵 카운트(212a), 과-전류 단계 값(over-current step value)(212b), 과-전류 시작 값(212c), 및 Vout_임계(212d)를 포함하는 하나 이상의 파라메터들을 포함할 수 있는바, 이는 아래에서 더 상세히 설명된다.

일부 실시예들에서, 제어기(210)는 응용 주문형 집적 회로(Application Specific Integrated Circuit, ASIC)로서, 또는 디지털 신호 프로세서(Digital Signal Processor, DSP)를 구비하여, 또는 필드 프로그래머블 게이트 어레이(Field Programmable Gate Arrays, FPGA)를 사용하여, 등등으로 구현될 수 있다. 구성 메모리(212)는 제어기(210)의 로직에 통합될 수 있거나, 또는 상기 구성 메모리는 상기 제어기 로직으로부터 분리된 메모리 디바이스(예, 플래시 메모리)일 수 있다.

변압기(208)는 1차 권선 P 및 2차 권선 S를 포함한다. 정류 회로(204)로부터의 정류 전압(204b)이 1차 권선의 "점이 찍힌(dotted)" 단자에 연결된다. "점"이란 명명법은 전류 흐름의 방향을 나타내기 위해서, 변압기들을 설계할 때 사용되는 관례적인 표기법이다. 1차 권선 P의 점이 찍히지 않은 단자는 스위치 M1의 드레인 단자 D에 연결된다. 스위치 M1의 소드 단자 S는 접지 전위(ground potential)에 연결된다.

2차 측에서, 다이오드(222)가 2차 권선 S의 점이 찍히지 않은 단자와 플라이백 컨버터(200)의 출력 단자(224a) 사이에 연결된다. 상기 2차 권선 S의 점이 찍힌 단자는 플라이백 컨버터(200)의 다른 출력 단자(224b)에 연결된다. 커패시터(226)는 2차 권선 S의 단자들 사이에 연결된다.

피드백 오류 회로(feedback error circuit)(228) 및 광 커플러(optical coupler)(230)는 제어기(210)에 피드백 경로를 제공한다. 피드백 오류 회로(228)는 플라이백 컨버터(200)의 출력 전압 Vout을 기반으로 하여 레벨을 출력한다. 광 커플러(230)는 제어기(210)의 입력으로 피드백 신호(210b)를 제공하며, 동시에 출력측에 생성될 수 있는 고전압들에 기인한 전위 손상(potential damage)으로부터 상기 제어기(및 입력측의 다른 회로; 예, 1차 권선 P에 연결된 회로)를 보호하기 위해 상기 제어기로부터 플라이백 컨버터(200)의 출력측(즉, 2차 권선 S에 연결된 회로)을 격리시킨다.

아래에 더 상세히 설명되듯이, 제어기(210)는 일반 스위칭 시퀀스 동안 스위치 M1의 스위칭을 제어하기 위해 피드백 신호(210b)를 사용한다. 일부 실시예들에서, 구성 메모리(212)는 제어기(210)가 Vout의 바람직한 레벨을 유지하기 위해 사용하는 임계 전압 레벨 Vout_임계(212d)를 포함할 수 있다.

플라이백 컨버터(200)의 일반적인 동작은 상기 스위치 M1을 일정 시간 동안 턴-온(turn ON) 하도록 제어하는 제어기(210)를 포함하며, 따라서 시간에 따라 증가하는 1차 권선 P 내의 전류 Ip의 흐름을 생성한다. 상기 ON 기간 동안 Ip의 증가는 다음과 같이 표현될 수 있다:

(식 1)

여기서 △Ip는 상기 ON 기간 동안 전류 Ip의 변동이다,

Vin은 입력 전압이다,

Ton은 스위치 M1의 ON 기간의 시간의 양이다, 및

Lm은 변압기(208)의 1차 권선 P의 인덕턴스이다.

상기 스위치 M1의 ON 시간 동안, 변압기(208)의 2차 권선 S을 통해 전류의 흐름은 없다; 즉, Is=0.

제어기(210)가 상기 스위치 M1을 턴-오프(turn OFF) 하도록 제어할 때, 전류 흐름 Ip는 중단되며, 변압기(208) 내의 자기장이 붕괴되기 시작함에 따라 전류 흐름 Is가 생성된다. 상기 OFF 기간 동안 전류의 변동은 다음과 같이 표현될 수 있다:

(식 2)

여기서 △I_S는 상기 OFF 기간 동안 전류 I_S의 변동이다,

Vf_d는 다이오드(222)의 순방향 전압 강하이다,

T_off는 스위치 M1의 OFF 기간의 시간의 양이다,

Lm은 변압기(208)의 1차 권선 P의 인덕턴스이다, 및

Nt는 변압기(208)의 변압기 권선비(turns ratio)이다.

상기 스위치 M1의 OFF 시간 동안, 변압기(208)의 1차 권선 P를 통해 전류의 흐름은 없다; 즉, Ip=0.

플라이백 컨버터(200)의 일반적인 동작의 설명을 완성하기 위해, V_out=0V인 파워-오프(power OFF) 상태로부터의 출력 전압 V_out의 구축(build up)은 스위치 M1의 ON 및 OFF 기간들의 각 주기에 따라 점진적으로 발생한다. 각 주기에서 커패시터(226)에 축적되는 전류의 양은 다음과 같이 주어진다:

(식 3)

여기서 △I_avg는 각 OFF 기간 동안 2차 권선 S 내의 전류의 평균 변동이다,

Vin은 입력 전압이다,

Ton은 상기 스위치 M1의 ON 기간의 시간의 양이다,

Lm은 변압기(208)의 1차 권선 P의 인덕턴스이다, 및

△Is는 OFF 기간 동안 전류 Is의 변동이다.

각 주기에서 출력 전압 Vout의 변동은 다음과 같이 주어진다:

(식 4)

여기서 △Vout은 출력 전압이다,

△I_avg는 각 OFF 기간 동안 2차 권선 S 내 전류의 평균 변동이다,

T_off는 상기 스위치 M1 의 OFF 기간의 시간의 양이다, 및

C_o는 커패시터(226)의 커패시턴스이다.

도 3을 참조하여, 도면에 도시된 그래프들은 제어기(210)에 의해 생성된 스위칭 제어 신호 SW를 포함할 수 있는 펄스들의 궤적(trace)(304), 및 변압기(208) 내의 자화 전류(magetizing current)의 궤적(302)을 보여준다. 상기 자화 전류는 스위치 M1의 ON 기간 동안 1차 권선 P에서 흐르는 전류와 관련이 있다. 상기 자화 전류는 ON 기간 동안 변압기(208)에 자기장을 생성한다. 다음 OFF 기간 동안, 상기 자기장은 붕괴되고, 2차 권선 S 내의 전류가 유도된다. 2차 권선 S 내의 전류가 계속해서 증가함에 따라, 상기 변압기 내의 자화 전류는 감소한다. 궤적(302)은 상기 자화 전류에서 피크들이 포화 전류 Isat로 불리는 변압기(208)의 파라메터를 초과하지 않음을 보여준다. 이 파라메터는 최대 자속 밀도(maximum flux density, B_max)로 지칭되는바, 이는 Isat로부터 연산(compute)될 수 있다.

도 3은 플라이백 컨버터(200) 동작의 "일반 스위칭" 기간을 도시한다. 이상적인 조건들에서, 상기 스위칭 제어 신호 SW는 일정한 펄스 폭과 일정한 듀티 사이클을 갖는 펄스들을 사용하여 일정한 레벨에서 출력 전압 Vout을 유지할 수 있다. 그러나, 상기 Vout의 레벨은 일반적으로 변경되며, 그래서 피드백 회로(228)는 일정한 Vout을 유지하기 위해 커패시터(226)에 일정한 충전을 유지하는 역할을 한다. 따라서, 제어기(210)는 피드백 신호(210b)를 기초로 하여, 펄스들의 주기 T_period, 펄스들의 ON 시간 T_ON, 펄스들의 OFF 시간 T_OFF, 및 등등을 변경시킴으로써 스위칭 제어 신호 SW를 구성하는 펄스들을 조절할 수 있다. 상기 일반 스위칭 기간 동안, 출력 전압 Vout은 스위치 M1을 제어하기에 적합한 펄스들(SW)을 생성하기 위해 검출가능한 전압 레벨이 제어기(210)로 피드백될 수 있을 정도로 충분히 크다. 도 3에 도시된 파형들은 앞서 관찰들을 설명하기 위해 크게 과장되었다.

식 1에서 보여지는 바와 같이, 1차 권선 내의 전류 Ip는 변압기 인덕턴스 Lm에 따라 역변한다. 그러나 변압기가 포화될 때(예, Ip > Isat), 변압기(208)의 코어의 인덕턴스는 갑자기 강하하고, 1차 권선 P 내의 전류는 갑자기 증가한다. 전류의 상기 갑작스런 변동은 스위치 M1의 드레인 및 소스에 걸쳐 매우 높은 전압을 생성하는바, 이는 충분히 높은 동작 전압에 대해 정격(rate)되지 않는다면 상기 스위치를 손상시킬 수 있다. 일반 스위칭에서, 제어기(210)는 피드백 신호(210b)를 기반으로 하여 상기 펄스들(SW)을 적절히 제어함으로써 상기 변압기 내의 자화 전류가 포화 전류 Isat를 초과하지 않는 것을 보장할 수 있다.

도 4는 변압기(208)가 포화되는 시나리오를 보여준다. 변압기(208) 내의 자화 전류는 펄스 1의 ON 기간 동안 형성되며(set up), 그것이 OFF 기간 동안 방전을 시작할 때 상기 ON 기간의 끝에서 피크 레벨에 도달한다. 그러나, 상기 자화 전류가 펄스 1의 OFF 기간의 끝까지 완전히 방전되지 않는바, 이는 잔류 자화 전류 I_residual1을 남긴다. 상기 스위치 M1이 펄스 2에 의해 턴-온 될 때, 변압기(208) 내의 자화 전류는 I_residual1의 레벨에서 시작하여 증가하기 시작하며, 이 시간은 펄스 2의 ON 기간의 끝에서 이전보다 큰 피크 레벨에 도달한다. 또다시, 상기 자화 전류가 펄스 2의 OFF 기간의 끝까지 완전히 방전되지 않는바, 이는 더 높은 잔류 자화 전류 I_residual2를 남긴다. 도 4에서 볼 수 있듯이, 변압기(208)는 시간 t₁에서 펄스 3에 의해 포화된다. 상기 잔류 자화 전류는 다음과 같이 표현될 수 있다:

(식 5)

여기서 I_residual 은 잔류 자화 전류이다,

△Ip는 ON 기간 동안 생성된 1차 권선 P 내의 전류이다(식 1을 참조),

△Is는 다음 OFF 기간 동안 생성된 2차 권선 S 내의 전류이다(식 2를 참조),

Nt는 변압기(208)의 변압기 권선비이다.

플라이백 컨버터(200)가 파워-오프 상태에서 파워-업이 될 때, 출력 전압 Vout은 초기에 0V이고, 0V에서 점차적으로 증가할 것이다. 변압기(208) 내의 잔류 자화 전류가 동작의 일반 스위칭 기간 동안보다 스타트업 기간 동안에 더 높아짐을 식 2 내지 5로부터 이해될 수 있다. 그러므로, 상기 스타트업 기간은 상기 변압기를 포화시키는 증가된 기회를 제공하고, 따라서 상기 스위치 M1을 손상시키는 증가된 위험을 제공한다. 그러므로, 본 개시의 원리들에 따라, 제어기(210)의 실시예들은 상기 스타트업 기간 동안 제어 프로세싱을 제공한다.

도 5를 참조하여, 일부 실시예들에서 제어기(210)는 펄스 생성기(502), 스타트업 스위칭 블록(504), 및 일반 스위칭 블록(506)을 포함할 수 있다. 펄스 생성기(502)는 스타트업 스위칭 블록(504) 및 일반 스위칭 블록(506)에 공급하는 펄스 열(pulse train)(502a)을 생성할 수 있다. 일 실시예에서, 상기 펄스 열은 실질적으로 동일한 기간과 실질적으로 동일한 듀티 사이클을 갖는 펄스들을 포함한다. 상기 펄스들은 상기 스위칭 제어 신호 SW를 생성하는데 사용될 수 있다. 먹스(MUX)(508)는 상기 스위칭 제어 신호 SW로서 스타트업 스위칭 블록(504)의 출력과 일반 스위칭 블록(506)의 출력 사이에서 선택한다. 먹스 선택은 Vout 피드백 신호(210b)를 구성 메모리(212)로부터 수신된 Vout_임계 파라메터(212d)와 비교하는 비교기(510)에 의해 제어된다.

상기 스위칭 제어 신호 SW는 플라이백 컨버터(200)가 자신의 스타트업 시퀀스를 완료한 경우 일반 스위칭 블록(506)으로부터 획득된다. 일부 실시예들에서, 예를 들어, 비교기(510)는 Vout 피드백 신호(210b)를 Vout_임계(212d)에 비교함으로써 상기 스타트업 시퀀스가 완료된 표시를 제공할 수 있다. 일반 스위칭 기간 동안, 일반 스위칭 블록(506)은 펄스 생성기(502)에 의해서 생성된 출력 펄스들을 먹스(508)로 간단하게 전달되어 스위칭 제어 신호 SW로서 출력될 수 있다. 또한, 일반 스위칭 블록(506)은 Vout에 대한 적당한 전압 레벨을 유지하기 위해서 Vout 피드백 신호(210b)에 따라 펄스 생성기(502)로부터 수신된 펄스들을 수정하거나 또는 변경할 수 있다.

본 개시에 따라, (예를 들어, 비교기(510)에 의해 결정됨에 따라) 스위칭 제어 신호 SW는 플라이백 컨버터(200) 동작의 스타트업 기간 동안 스타트업 스위치 블록(504)으로부터 획득된다. 스타트업 스위칭 블록(504)은 일부 실시 예들에서, 상기 스위칭 제어 신호 SW를 생성하는 데 사용되는, 구성 메모리(212)로부터의 스킵 카운트 파라메터(skip count prameter)(212a)를 수신한다.

일부 실시 예들에서, 먹스(508)의 출력은 스타트업 회로(206)로부터의 Vin_유효 신호에 의해 제어되는 AND 게이트(512)에 의해 개폐(gate)될 수 있다. 실시 예들에서, 상기 Vin_유효 신호는 브라운 아웃 방지(brown out protection)를 위해 상기 스위칭 제어 신호 SW의 출력을 디스에이블(disable)하는 데 사용된다. 따라서, 예를 들어, 스타트업 회로(206)가 브라운 아웃 상태를 검출할 경우, Vin_유효 신호는 LO가 되지만, 그렇지 않은 경우 HI로 유지될 수 있다.

도 6을 참조하여, 도 5에 도시된 제어기(210)의 프로세싱이 설명된다. 단계(602)에서, 펄스 생성기(502)는 펄스들을 생성하기 시작한다. 파라메터들이 단계(604)에서 구성 메모리(212)로부터 판독된다. 예를 들어, 스킵 카운트 파라메터(212a)는 스타트업 스위칭 블록(504)에서 판독 및 사용되며, Vout_임계 파라메터(212d)는 비교기(510)에 의해 판독 및 사용된다.

단계(606)에서, 스타트업 시퀀스가 완료되었는지가 결정된다. 실시 예들에서, 스타트업 시퀀스는 Vout 피드백 신호(210b)가 Vout_임계 파라메터(212d)에 의해 결정된 임계값보다 큰 경우에 완료된 것으로 간주된다. 따라서, 비교기(510)는 Vout 피드백 신호(210b)와 Vout_임계 파라메터(212d)의 비교를 수행한다. 비교기(510)는 Vout 피드백 신호(210b)가 Vout_임계 파라메터(212d)보다 작은 경우 스타트업 스위칭 블록(504)의 출력을 (먹스(508)를 통해) 선택한다. Vout 피드백 신호(210b)≥Vout_임계 파라메터(212d)인 경우, 비교기(510)는 (단계(612)에서) 일반 스위칭을 수행하도록 일반 스위칭 블록(506)의 출력을 선택한다.

Vout 피드백 신호(210b)가 Vout_임계 파라메터(212d)보다 작으면, 프로세싱은 단계(608)로 진행하며, 여기서 스타트업 스위칭 블록(504)은 펄스 생성기(502)로부터 출력(502a)의 제 1 펄스를 수신하고, 그 제 1 펄스를 먹스(508)로 출력한다. 단계(610)에서 스타트업 스위칭 블록(504)은 다음 N개의 펄스들(여기서 N은 스킵 카운트 파라메터(212a)와 동일하게 설정됨)들을 상기 펄스 생성기로부터 수신하고, 먹스(508)로 N개의 펄스들을 출력하지 않음으로써 그들을 스킵한다. 그런 다음, 단계(606)로 돌아간다.

도 7을 참조하여, 타이밍 궤적들은 Vout 피드백 신호(210b)와 관련하여 펄스 생성기(502)에 의해 생성된 펄스와 상기 생성된 스위칭 제어 신호 SW 사이의 타이밍을 설명한다. 상단 궤적은 펄스 생성기(502)에 의해 생성된 펄스의 열을 보여준다. 도 6의 흐름도에 따라. 단계(606-610)에서 스타트업 스위칭은 하단 궤적에 보여진 스위칭 제어 신호 SW를 생성한다. 시간 t₁에서, 펄스 생성기(502)로부터의 제 1 펄스는 상기 스위칭 제어 신호 SW의 펄스로서 나타난다. 그런 다음, 다음 N개의 펄스들 (도 9에서 N=4)동안, 스킵되고, 상기 스위칭 제어 신호 SW에 나타나지 않으며, 여기서 N은 스킵 카운트 파라메터(212a)와 동일하다. 이것은 Vout 피드백 전압 신호(210b)가 꾸준히 증가함에 따라 시간 t₂ 및 t₃ 에서 반복된다. Vout 피드백 전압 신호(210b)가 시간 t₄에서 Vout_임계에 도달하면, 일반 스위칭 펄스 생성기(502)로부터의 펄스들이 스위칭 제어 신호 SW로 출력되는 일반 스위칭이 발생한다.

본 개시에 따라, 상기 스위칭 제어 신호 SW의 듀티 사이클이 상기 스타트업 스위칭 시퀀스와 상기 일반 스위칭 시퀀스 사이에서 변동하는 것이 이해될 수 있다. 상기 스위칭 제어 신호 SW로 출력되는 각 펄스에 대해 상기 스타트업 스위칭 시퀀스가 항상 N개의 펄스들을 스킵하기 때문에, 상기 스위칭 제어 신호의 듀티 사이클은 일반 스위칭에 비해 스타트업 스위칭 동안 1/(N+1) 인자만큼 감소된다.

도 8을 참조하여, 제어기(210)의 다른 실시 예가 도시된다. 제어기(210)는 도 5에서 도시된 바와 같은 동일한 엘리먼트들을 포함한다. 그러나, 도 8에 도시된 실시 예에서, 스타트업 스위칭 블록(804)은 구성 블록으로부터 과-전류 파라메터(212b 및 212c)를 수신하도록 구성된다. 또한, 스타트업 스위치 블록(804)은 상기 스타트업 스위칭 시퀀스 동안 상기 스위칭 제어 신호 SW의 펄스 폭들을 제어하도록 피드백 루프에서의 전류 감지 신호(210a)를 사용한다.

도 9를 참조하여, 도 8에 도시된 제어기(210)의 프로세싱이 설명된다. 단계(902)에서, 펄스 생성기(502)가 펄스들을 생성하기 시작한다. 파라메터들은 단계(904)에서 구성 메모리(212)으로부터 판독되고, 설정된다. 예를 들어, 스킵 카운트 파라메터(212a)는 스타트업 스위칭 블록(804)에서 판독 및 사용되며, Vout_임계 파라메터(212d)는 비교기(510)에 의해 판독 및 사용된다. 또한, 과-전류 단계 파라메터(212b) 및 과-전류 시작 파라메터(212c)가 판독된다. 과-전류 시작 파라메터(212c)는 과-전류 임계값에 대한 초기값을 설정하는 데 사용된다.

단계(906)에서 상기 스타트업 시퀀스가 완료되었는지가 결정된다. 실시 예들에서, 스타트업 시퀀스는 Vout 피드백 신호(210b)가 Vout_임계 파라메터(212d)에 의해 결정된 임계값보다 큰 경우, 완료된 것으로 간주된다. 따라서, 비교기(510)는 Vout 피드백 신호(210b)와 Vout_임계 파라메터(212d)의 비교를 수행한다. 비교기(510)는 Vout 피드백 신호(210b)가 Vout_임계 파라메터(212d)보다 작은 경우 스타트업 스위칭 블록(504)의 출력을 (먹스(508)를 통해) 선택한다. 그 다음 Vout 피드백 신호(210b) ≥ Vout_임계 파라메터(212d)인 경우, 비교기(510)는 일반 스위칭 블록(506)의 출력을 선택한다.

Vout 피드백 신호(210b)가 Vout_임계 파라메터(212d)보다 작으면, 단계(908)에서 스타트업 스위칭 블록(504)은 HI가 펄스 생성기(502)의 출력(502a)에서 발생하는 것을 기다리며, HI가 발생할 때 상기 스타트업 스위칭 블록은 (단계(910)에서) 그 출력에 로직 HI를 주장한다(assert). 스타트업 스위칭 블록(504)의 출력은 먹스(508)를 통해 스위칭 제어 신호 SW로 출력된다. 단계(912)에서, 상기 과-전류 임계값이 과-전류 감지 신호(210a)와 비교된다. 과-전류 감지 신호(210a)가 상기 과-전류 임계값보다 작으면, 단계(922)에서 상기 프로세스는 펄스 생성기(502)의 출력(502a)이 HI 또는 LO 인지에 따라 계속된다. LO이면, 스타트업 스위칭 블록(504)은 단계(924)에서 LO를 주장하고 프로세싱은 단계(906)에서 계속된다; 그렇지 않으면, 상기 스타트업 스위치 블록은 단계(910)에서 HI를 주장하고, 상기 과-전류 임계값을 상기 과-전류 감지 신호(210a)와 비교함으로써 프로세싱은 단계(912)에서 반복한다. 과-전류 감지 신호(210a)가 상기 과-전류 임계값을 초과할 때, 단계(914)에서 스타트업 스위칭 블록(504)의 출력은 논리 LO를 주장하고, 따라서, 상기 스위칭 제어 신호 SW에서 ON 펄스를 정의한다.

단계(916)에서 스타트업 스위칭 블록(504)은 펄스 생성기로부터 N개의 펄스들을 (여기서 N은 스킵 카운트 파라메터(212a)와 동일하게 설정된다) 수신하고 먹스(508)로 N개의 펄스들을 출력하지 않음으로써 그들을 스킵한다. 단계(918)에서 상기 과-전류 임계값이 증가되어야 한다면, 단계(920)에서 상기 과-전류 임계값은 구성 메모리(212)로부터 수신된 과-전류 단계 파라메터(212b)에 의해 증가된다. 프로세싱은 단계(906)에서 반복한다. 루프(906-920)를 통한 다음 단계에서, 상기 과-전류 임계값이 증가 되었으므로, 상기 스위칭 제어 신호 SW에서 ON 펄스는 루프(908-912)의 동작에 의해 더 넓어질 것이다.

단계(906)에서 Vout 피드백 신호(210b)가 Vout_임계 파라메터(212d)보다 크게 될 경우, 프로세싱이 단계(926)로 진행하며, 여기서 상기 과-전류 임계값이 최종 참조 값으로 설정된다 단계(928)에서, 일반 스위칭이 수행된다.

도 10을 참조하여, 타이밍 궤적은 Vout 피드백 신호(210b)와 관련하여 펄스 생성기(502)에 의해 생성된 펄스들, 상기 과-전류 감지 신호 및 상기 생성된 스위칭 제어 신호 SW 사이의 타이밍을 설명한다. 상단 궤적은 펄스 생성기(502)에 의해 생성된 펄스의 열을 나타낸다. 도 9의 흐름도에 따라. 단계(908-912)에서 스타트업 스위칭은 상기 하단 궤적에 나타낸 시간 t₁에서의 스위칭 제어 신호 SW의 제 1 펄스를 생성한다. 상기 과-전류 임계값은 TH₁로 설정된다. 상기 과-전류 감지 신호(210a)가 TH₁에 도달할 때, 상기 제 1 펄스가 형성된다. 도시된 예에서, 스킵 카운트 파라메터(212a)는 3으로 설정된다. 따라서, 다음 N=3인 펄스들은 스킵되고 상기 스위칭 제어 신호 SW에 나타나지 않는다. 이 스킵은 과-전류 임계값이 TH₂로 그 다음 TH₃으로 점차 증가되면서, 시간 t₂ 및 t₃에서 반복된다. 시간 t₄에서 Vout 피드백 전압 신호(210b)는 Vout_임계에 도달한다. 일반 스위칭이 발생하며, 여기서 펄스 생성기(502)로부터의 펄스들이 스위칭 제어 신호 SW로 출력된다.

본 명세서의 설명에서, 및 다음의 특허 청구 범위에 걸쳐 사용된 바와 같이, 문맥상 명백하게 달리 특정하지 않는 경우 단수 표시의 관사 및 정관사는 복수의 참조들을 포함한다. 또한, 본 명세서의 설명에서, 및 이후 본 청구 범위에 걸쳐 사용된 바와 같이, 문맥상 명백하게 달리 특정하지 않는 경우 "in"의 의미는 "in" 및 "on"을 포함한다.

위의 설명은 그 양상들이 어떻게 구현될 수 있는지에 대한 예시들과 함께 본 개시의 다양한 실시예들을 설명한다. 위의 예시들 및 실시예들은 오직 실시예들인 것으로만 간주되지 않으며, 다음의 청구 범위들에 의해 정의된 대로 본 개시의 융통성(flexibility) 및 장점들을 설명하기 위해 제공된다. 위의 개시 및 다음의 청구범위에 기초하여, 다른 배치들, 실시예들, 구현들, 및 균등물들은 청구 범위에서 정의된 대로 본 개시의 범위에서 벗어남이 없이 사용될 수 있다.

Claims

방법으로서,
변압기 권선(transformer winding)을 통해 전류의 흐름을 생성하도록 상기 변압기 권선에 입력 전압을 인가하는 단계;
제 1 듀티 사이클을 갖는 제 1 제어 신호에 따라 스위치를 제어함으로써 파워-오프 상태로부터 시작하는 제 1 기간 동안 상기 변압기 권선를 통해 상기 전류의 흐름을 제어하는 단계; 및
상기 제 1 기간 이후 시간에 상기 제 1 듀티 사이클보다 큰 제 2 듀티 사이클을 갖는 제 2 제어 신호에 따라 상기 스위치를 제어함으로써 상기 변압기 권선을 통해 상기 전류의 흐름을 제어하는 단계를 포함하며, 여기서 상기 변압기 권선 내의 자화 전류(magnetizing current)는 제 1 기간 동안 임계 레벨(threshold level)을 초과하지 않는 것을 특징으로 하는 방법.
제 1 항에 있어서,
상기 임계 레벨은 상기 변압기의 포화 전류 파라메터(saturation current parameter)인 것을 특징으로 하는 방법
제 1 항에 있어서,
상기 변압기의 1차 권선에 상기 입력 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,
복수의 펄스들을 생성하는 단계;
상기 제 1 기간 동안 복수의 펄스들로부터 매 N 번째 펄스를 상기 제 1 제어 신호로서 출력하는 단계; 및
상기 제 1 기간 이후 시간에 상기 복수의 펄스들로부터 모든 펄스를 상기 제 2 제어 신호로서 출력하는 단계를 더 포함하는 것을 특징으로 하는 방법.
제 4 항에 있어서,
카운트 값(count value)을 내포하고 있는 메모리 저장소를 판독하는 단계를 더 포함하며, 여기서 상기 값 N은 상기 카운트 값을 기반으로 하는 것을 특징으로 하는 방법.
제 1 항에 있어서,
상기 입력 전압을 기반으로 하는 감지 신호를 모니터링하는 단계를 더 포함하며, 여기서 상기 제 1 제어 신호를 포함하는 펄스들의 펄스 폭들은 상기 감지 신호를 모니터링하는 것을 기반으로 결정되는 것을 특징으로 하는 방법.
제 1 항에 있어서,
상기 입력 전압으로부터 결정된 감지 신호를 임계값과 비교하는 단계와;
상기 제 1 제어 신호의 제 1 펄스를 생성하는 단계와 - 여기서 상기 제 1 펄스는 상기 감지 신호를 상기 임계값과 비교하는 것을 기반으로 결정된 펄스 폭을 가지며 -;
임계값을 소정 양(amount) 증가시키는 단계와; 그리고
상기 제 1 제어 신호의 제 2 펄스를 생성하는 단계 - 여기서 상기 제 2 펄스는 상기 감지 신호를 상기 증가된 임계값과 비교하는 것을 기반으로 결정된 펄스 폭을 가지며 - 를 더 포함하는 것을 특징으로 하는 방법.
제 1 항에 있어서,
출력 전압을 임계값과 비교하는 단계를 더 포함하며, 여기서 상기 제 1 시간 기간 이후 상기 시간은 상기 출력 전압이 상기 임계값을 초과할 때 발생하는 것을 특징으로 하는 방법.
회로로서,
변압기 권선과 2차 권선을 갖는 변압기;
상기 변압기 권선을 통해 전류 흐름을 인에이블(able) 및 디스에이블(disable)하도록 상기 변압기 권선에 연결된 트랜지스터; 및
상기 트랜지스터에 연결된, 및 상기 트랜지스터를 제어하는 제어 신호를 출력하도록 구성된 제어기를 포함하며,
여기서 상기 제어기는 파워-오프 상태로부터 시작하는 제 1 기간 동안 제 1 듀티 사이클을 갖는 제 1 제어 신호를 생성하도록, 및 상기 제 1 기간 이후 시간에 상기 제 1 듀티 사이클보다 큰 제 2 듀티 사이클을 갖는 제 2 제어 신호를 생성하도록 구성되며,
여기서 상기 변압기 권선 내의 자화 전류는 상기 제 1 기간 동안 임계 레벨을 초과하지 않는 것을 특징으로 하는 회로.
제 9 항에 있어서,
상기 임계 레벨은 변압기의 포화 전류 파라메터인 것을 특징으로 하는 회로.
제 9 항에 있어서,
상기 제어기는 펄스 생성기를 포함하며, 여기서 상기 제 1 제어 신호는 상기 펄스 생성기에 의해 생성된 매 N 번째 펄스를 포함하고, 상기 제 2 제어 신호는 상기 펄스 생성기에 의해 생성된 모든 펄스를 포함하는 것을 특징으로 하는 회로.
제 11 항에 있어서,
메모리에 저장된 카운트 값을 갖는 상기 메모리를 더 포함하며, 여기서 상기 값 N은 상기 N 카운트 값을 기반으로 하는 것을 특징으로 하는 회로.
제 9 항에 있어서,
상기 입력 전압을 기반으로 하는 감지 신호를 더 포함하며, 여기서 상기 제 1 제어 신호를 포함하는 펄스들의 펄스 폭들은 상기 감지 신호의 모니터링을 기반으로 결정되는 것을 특징으로 하는 회로.
제 9 항에 있어서,
상기 변압 권선은 상기 변압기의 1차 권선인 것을 특징으로 하는 회로.
제 9 항에 있어서,
상기 입력 전압을 기반으로 하는 감지 신호를 더 포함하며,
여기서 상기 제 1 제어 신호의 제 1 펄스는 상기 감지 신호를 상기 임계값과 비교하는 것을 기반으로 결정된 펄스 폭을 가지고, 여기서 상기 임계값은 소정 양 증가되며,
여기서 상기 제 1 제어 신호의 제 2 펄스는 상기 감지 신호를 상기 증가된 임계값과 비교하는 것을 기반으로 결정된 펄스 폭을 갖는 것을 특징으로 하는 회로.
제 15 항에 있어서,
메모리에 저장된 상기 임계값을 갖는 상기 메모리를 더 포함하는 것을 특징으로 하는 회로.
제 9 항에 있어서,
상기 플라이백 컨버터의 출력 전압과 상기 제어기 사이의 피드백 루프를 더 포함하며, 여기서 상기 제 1 시간 기간 이후 상기 시간은 상기 출력 전압이 전압 임계값을 초과할 때 발생하는 것을 특징으로 하는 회로.
회로로서,
AC 정류 회로;
상기 AC 정류 회로에 연결된 1차 권선을 갖는 변압기;
제어기;
상기 1차 권선에 연결되고, 및 상기 제어기의 출력에 연결된 제어 게이트(control gate)를 갖는 트랜지스터를 포함하며,
여기서 상기 제어기는 파워-오프 상태로부터 시작하는 제 1 기간 동안 제 1 듀티 사이클을 갖는 제 1 제어 신호를 생성하도록, 및 상기 제 1 기간 이후 시간에 상기 제 1 듀티 사이클보다 큰 제 2 듀티 사이클을 갖는 제 2 제어 신호를 생성하도록 구성되고, 여기서 상기 1차 권선 내의 자화 전류는 상기 제 1 기간 동안 상기 변압기의 포화 전류 파라메터를 초과하지 않으며,
여기서 상기 AC 정류 회로는 상기 제어기에 연결된 감지 신호를 출력하며,
여기서 상기 제어기는 상기 제 1 제어 신호의 제 1 제어 펄스들을 생성하도록 더 구성되고, 여기서 제 1 제어 펄스들의 펄스 폭들은 상기 감지 신호를 기반으로 결정되는 것을 특징으로 하는 회로.
제 18 항에 있어서,
메모리에 저장된 임계값을 갖는 상기 메모리를 더 포함하며,
여기서 상기 제 1 제어 신호의 제 1 펄스는 상기 감지 신호와 상기 임계값 사이의 비교들을 기반으로 결정된 펄스 폭을 가지고, 상기 제 1 제어 신호의 제 2 펄스는 상기 감지 신호와 상기 증가된 임계값 사이의 비교들을 기반으로 결정된 펄스 폭을 갖는 것을 특징으로 하는 회로.
제 19 항에 있어서,
상기 회로의 출력 전압과 상기 제어기 사이의 피드백 루프를 더 포함하며, 여기서 상기 제 1 시간 기간 이후 상기 시간은 상기 출력 전압이 전압 임계값을 초과할 때 발생하는 것을 특징으로 하는 회로.