KR20130129781A - 내부전압생성회로 - Google Patents

내부전압생성회로 Download PDF

Info

Publication number
KR20130129781A
KR20130129781A KR1020120053902A KR20120053902A KR20130129781A KR 20130129781 A KR20130129781 A KR 20130129781A KR 1020120053902 A KR1020120053902 A KR 1020120053902A KR 20120053902 A KR20120053902 A KR 20120053902A KR 20130129781 A KR20130129781 A KR 20130129781A
Authority
KR
South Korea
Prior art keywords
voltage
pull
internal
internal voltage
signal
Prior art date
Application number
KR1020120053902A
Other languages
English (en)
Other versions
KR101897239B1 (ko
Inventor
이명환
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120053902A priority Critical patent/KR101897239B1/ko
Priority to US13/591,060 priority patent/US8698524B2/en
Publication of KR20130129781A publication Critical patent/KR20130129781A/ko
Application granted granted Critical
Publication of KR101897239B1 publication Critical patent/KR101897239B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)

Abstract

내부전압생성회로는 제1 및 제2 내부전압을 상한기준전압 및 하한기준전압과 비교하여 풀업구동신호 및 풀다운구동신호를 생성하는 구동신호생성부; 상기 풀업구동신호 및 상기 풀다운구동신호에 응답하여 제1 및 제2 전압을 구동하는 구동부; 상기 제1 및 제2 내부전압을 비교하여 선택신호를 생성하는 선택신호생성부; 및 상기 선택신호에 응답하여 상기 제1 및 제2 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 선택전달부를 포함한다.

Description

내부전압생성회로{INTERNAL VOLTAGE GENERATION CIRCUIT}
본 발명은 면적소모를 감소시킨 내부전압생성회로에 관한 것이다.
통상적으로 반도체메모리장치는 외부로부터 전원전압(VDD)과 접지전압(VSS)을 공급받아 내부동작에 필요한 내부전압을 생성하여 사용하고 있다. 반도체 메모리 장치의 내부동작에 필요한 전압으로는 메모리 코어영역에 공급하는 코어전압(VCORE), 워드라인을 구동하거나 오버드라이빙 시에 사용되는 고전압(VPP), 코어영역의 앤모스트랜지스터의 벌크(bulk)전압으로 공급되는 백바이어스전압(VBB) 등이 있다.
여기서, 코어전압(VCORE)은 외부에서 입력되는 전원전압(VDD)을 일정한 레벨로 감압하여 공급하면 되나, 고전압(VPP)은 외부로부터 입력되는 전원전압(VDD)보다 높은 레벨의 전압을 가지며, 백바이어스전압(VBB)은 외부로부터 입력되는 접지전압(VSS)보다 낮은 레벨의 전압을 유지하기 때문에, 고전압(VPP)과 백바이어스전압(VBB)을 공급하기 위해서는 각각 고전압(VPP)과 백바이어스전압(VBB)을 위해 전하를 공급하는 전하펌프회로가 필요하다.
또한, 반도체메모리장치에 사용되는 내부전압에는 비트라인을 프리차지시키는데 사용되는 비트라인프리차지전압(VBLP)과 메모리셀의 플레이트에 인가되는 셀플레이트전압(VCP)이 있다. 일반적으로, 비트라인프리차지전압(VBLP) 및 셀플레이트전압(VCP)은 동일한 레벨(예를 들어, 코어전압(VCORE)의 절반 레벨)로 설정되므로, 동일한 구성의 내부전압생성회로로부터 생성된다. 이때, 비트라인프리차지전압(VBLP) 및 셀플레이트전압(VCP)을 생성하는 내부전압생성회로들은 각각 독립된 회로로 구현된다.
본 발명은 복수 개의 내부전압이 공유된 구성을 통해 구동되도록 함으로써, 면적소모를 감소시킬 수 있도록 한 내부전압생성회로를 제공한다.
이를 위해 본 발명은 제1 및 제2 내부전압을 상한기준전압 및 하한기준전압과 비교하여 풀업구동신호 및 풀다운구동신호를 생성하는 구동신호생성부; 상기 풀업구동신호 및 상기 풀다운구동신호에 응답하여 제1 및 제2 전압을 구동하는 구동부; 상기 제1 및 제2 내부전압을 비교하여 선택신호를 생성하는 선택신호생성부; 및 상기 선택신호에 응답하여 상기 제1 및 제2 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 선택전달부를 포함하는 내부전압생성회로를 제공한다.
또한, 본 발명은 제1 및 제2 내부전압을 하한기준전압과 비교하여 제1 전압을 풀업구동하는 풀업구동부; 상기 제1 및 제2 내부전압을 상한기준전압과 비교하여 제2 전압을 풀다운구동하는 풀다운구동부; 상기 제1 및 제2 내부전압을 비교하여 선택신호를 생성하는 선택신호생성부; 상기 선택신호에 응답하여 상기 제1 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 제1 선택부; 및 상기 선택신호에 응답하여 상기 제2 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 제2 선택부를 포함하는 내부전압생성회로를 제공한다.
또한, 본 발명은 제1 및 제2 내부전압을 기준전압과 비교하여 제1 및 제2 비교신호를 생성하는 비교신호생성부; 상기 제1 및 제2 비교신호에 응답하여 구동된 제1 및 제2 전압을 생성하는 전압생성부; 상기 제1 및 제2 내부전압을 비교하여 선택신호를 생성하는 선택신호생성부; 및 상기 선택신호에 응답하여 상기 제1 및 제2 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 선택전달부를 포함하는 내부전압생성회로를 제공한다.
본 발명의 내부전압생성회로에 의하면 공유된 구성을 통해 복수의 내부전압을 구동함으로써, 단위면적당 구동 효율을 확보할 수 있는 효과가 있다.
또한, 본 발명의 내부전압생성회로에 의하면 복수의 내부전압을 하나의 회로로부터 생성되도록 함으로써, 면적소모를 감소시킬 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 내부전압생성회로에 포함된 구동신호생성부의 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 4는 도 3에 도시된 내부전압생성회로에 포함된 풀업구동부의 회로도이다.
도 5는 도 3에 도시된 내부전압생성회로에 포함된 풀다운구동부의 회로도이다.
도 6은 본 발명의 또 다른 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 1에 도시된 바와 같이, 본 실시예에 따른 내부전압생성회로는 구동신호생성부(11), 구동부(12), 선택신호생성부(13) 및 선택전달부(14)로 구성된다.
구동신호생성부(11)는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 하한기준전압(VREF_L)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 풀업구동신호(PU)를 생성한다. 구동신호생성부(11)는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 상한기준전압(VREF_H)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 풀다운구동신호(PD)를 생성한다. 구동신호생성부(11)의 보다 구체적인 구성은 도 2에서 후술한다.
구동부(12)는 풀업구동신호(PU)가 로직로우레벨로 인에이블되는 경우 제1 전압(V1)을 전원전압으로 풀업구동하는 풀업구동소자로 동작하는 PMOS 트랜지스터(P11)와, 풀다운구동신호(PD)가 로직하이레벨로 인에이블되는 경우 제2 전압(V2)을 접지전압으로 풀다운구동하는 풀다운구동소자로 동작하는 NMOS 트랜지스터(N11)로 구성된다.
선택신호생성부(13)는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨을 비교하여 선택신호(SEL)를 생성한다. 선택신호(SEL)는 제1 내부전압(VINT1)이 제2 내부전압(VINT2)보다 낮은 레벨인 경우 로직로우레벨 레벨로 설정되고, 제1 내부전압(VINT1)이 제2 내부전압(VINT2)보다 높은 레벨인 경우 로직하이레벨 레벨로 설정된다. 실시예에 따라 선택신호(SEL)의 레벨을 반대로 설정할 수도 있다.
선택전달부(14)는 제1 선택부(141) 및 제2 선택부(142)로 구성된다. 제1 선택부(141)는 선택신호(SEL)가 로직로우레벨인 경우 제1 전압(V1)을 제1 내부전압(VINT1)으로 전달하고, 선택신호(SEL)가 로직하이레벨인 경우 제1 전압(V1)을 제2 내부전압(VINT2)으로 전달한다. 제2 선택부(142)는 선택신호(SEL)가 로직로우레벨인 경우 제2 전압(V2)을 제2 내부전압(VINT2)으로 전달하고, 선택신호(SEL)가 로직하이레벨인 경우 제2 전압(V2)을 제1 내부전압(VINT1)으로 전달한다.
본 실시예에서 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)은 반도체메모리장치를 포함하는 집적회로 내부에서 내부동작을 위해 생성되는 전압으로, 비트라인을 프리차지시키는데 사용되는 비트라인프리차지전압(VBLP)과 메모리셀의 플레이트에 인가되는 셀플레이트전압(VCP) 등이 될 수 있다.
도 2는 구동신호생성부(11)의 일 실시예에 따른 회로도이다.
도 2에 도시된 바와 같이, 구동신호생성부(11)는 비교신호생성부(111) 및 신호조합부(112)로 구성된다.
비교신호생성부(111)는 제1 비교기(113), 제2 비교기(114), 제3 비교기(115) 및 제4 비교기(116)로 구성된다. 제1 비교기(113)는 제1 내부전압(VINT1)이 하한기준전압(VREF_L)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 제1 풀업비교신호(PU_COM1)를 생성한다. 제2 비교기(114)는 제2 내부전압(VINT2)이 하한기준전압(VREF_L)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 제2 풀업비교신호(PU_COM2)를 생성한다. 제3 비교기(115)는 제1 내부전압(VINT1)이 상한기준전압(VREF_H)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 제1 풀다운비교신호(PD_COM1)를 생성한다. 제4 비교기(116)는 제2 내부전압(VINT2)이 상한기준전압(VREF_H)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 제2 풀다운비교신호(PD_COM2)를 생성한다.
신호조합부(112)는 제1 신호조합부(117) 및 제2 신호조합부(118)로 구성된다. 제1 신호조합부(117)는 제1 풀업비교신호(PU_COM1) 및 제2 풀업비교신호(PU_COM2) 중 적어도 하나가 로직로우레벨로 인에이블되는 경우 로직로우레벨로 인에이블되는 풀업구동신호(PU)를 생성한다. 제2 신호조합부(118)는 제1 풀다운비교신호(PD_COM1) 및 제2 풀다운비교신호(PD_COM2) 중 적어도 하나가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 풀다운구동신호(PD)를 생성한다.
이상 살펴본 바와 같이 구성된 본 실시예의 내부전압생성회로는 공유된 구동부(12)를 통해 제1 내부전압(VINT1)뿐만 아니라 제2 내부전압(VINT2)을 구동한다.
제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 하한기준전압(VREF_L)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 풀업구동신호(PU)에 의해 제1 전압(V1)을 전원전압으로 풀업구동한다. 제1 전압(V1)은 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 하나로 선택적으로 전달된다. 예를 들어, 제1 내부전압(VINT1)이 하한기준전압(VREF_L)보다 낮은 레벨이고, 제2 내부전압(VINT2)이 하한기준전압(VREF_L)보다 높은 레벨이면 제1 전압(V1)은 제1 내부전압(VINT1)으로 전달된다. 또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)이 하한기준전압(VREF_L)보다 낮은 레벨이고, 제2 내부전압(VINT2)이 제1 내부전압(VINT1)보다 낮은 레벨이면 제1 전압(V1)은 제2 내부전압(VINT2)으로 전달된 후 제1 내부전압(VINT1)으로 전달된다.
또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 상한기준전압(VREF_H)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 풀다운구동신호(PD)에 의해 제2 전압(V2)을 접지전압으로 풀다운구동한다. 제2 전압(V2)은 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 하나로 선택적으로 전달된다. 예를 들어, 제1 내부전압(VINT1)이 상한기준전압(VREF_H)보다 높은 레벨이고, 제2 내부전압(VINT2)이 상한기준전압(VREF_H)보다 낮은 레벨이면 제2 전압(V2)은 제1 내부전압(VINT1)으로 전달된다. 또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)이 상한기준전압(VREF_H)보다 높은 레벨이고, 제2 내부전압(VINT2)이 제1 내부전압(VINT1)보다 높은 레벨이면 제2 전압(V2)은 제2 내부전압(VINT2)으로 전달된 후 제1 내부전압(VINT1)으로 전달된다.
이상을 정리하면 본 실시예에 따른 내부전압생성회로는 공유된 구동부(12)를 통해 제1 내부전압(VINT1)뿐만 아니라 제2 내부전압(VINT2)을 구동하므로, 단위면적당 구동 효율을 확보할 수 있다. 따라서, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)을 공유된 구동부(12)를 통해 구동하여 생성함으로써, 내부전압생성회로에 필요한 면적소모를 감소시킬 수 있다.
도 3은 본 발명의 다른 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 3에 도시된 바와 같이, 본 실시예에 따른 내부전압생성회로는 풀업구동부(21), 풀다운구동부(22), 선택신호생성부(23), 제1 선택부(24) 및 제2 선택부(25)로 구성된다.
풀업구동부(21)는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 하한기준전압(VREF_L)보다 낮은 레벨인 경우 제1 전압(V1)을 전원전압으로 풀업구동한다. 풀업구동부(21)의 구체적인 구성은 도 4에서 후술한다.
풀다운구동부(22)는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 상한기준전압(VREF_H)보다 높은 레벨인 경우 제2 전압(V2)을 접지전압으로 풀다운구동한다. 풀다운구동부(22)의 구체적인 구성은 도 5에서 후술한다.
선택신호생성부(23)는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨을 비교하여 선택신호(SEL)를 생성한다. 선택신호(SEL)는 제1 내부전압(VINT1)이 제2 내부전압(VINT2)보다 낮은 레벨인 경우 로직로우레벨 레벨로 설정되고, 제1 내부전압(VINT1)이 제2 내부전압(VINT2)보다 높은 레벨인 경우 로직하이레벨 레벨로 설정된다. 실시예에 따라 선택신호(SEL)의 레벨을 반대로 설정할 수도 있다.
제1 선택부(24)는 선택신호(SEL)가 로직로우레벨인 경우 제1 전압(V1)을 제1 내부전압(VINT1)으로 전달하고, 선택신호(SEL)가 로직하이레벨인 경우 제1 전압(V1)을 제2 내부전압(VINT2)으로 전달한다.
제2 선택부(25)는 선택신호(SEL)가 로직로우레벨인 경우 제2 전압(V2)을 제2 내부전압(VINT2)으로 전달하고, 선택신호(SEL)가 로직하이레벨인 경우 제2 전압(V2)을 제1 내부전압(VINT1)으로 전달한다.
도 4는 풀업구동부(21)의 회로도이다.
도 4에 도시된 바와 같이, 풀업구동부(21)는 제1 비교신호생성부(211), 제1 신호조합부(212) 및 풀업부(213)로 구성된다. 제1 비교신호생성부(211)는 제1 비교기(214) 및 제2 비교기(215)로 구성된다. 제1 비교기(214)는 제1 내부전압(VINT1)이 하한기준전압(VREF_L)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 제1 풀업비교신호(PU_COM1)를 생성한다. 제2 비교기(215)는 제2 내부전압(VINT2)이 하한기준전압(VREF_L)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 제2 풀업비교신호(PU_COM2)를 생성한다. 제1 신호조합부(212)는 제1 풀업비교신호(PU_COM1) 및 제2 풀업비교신호(PU_COM2) 중 적어도 하나가 로직로우레벨로 인에이블되는 경우 로직로우레벨로 인에이블되는 풀업구동신호(PU)를 생성한다. 풀업부(213)는 로직로우레벨로 인에이블되는 풀업구동신호(PU)에 의해 제1 전압(V1)을 전원전압으로 풀업구동한다.
도 5는 풀다운구동부(22)의 회로도이다.
도 5에 도시된 바와 같이, 풀다운구동부(22)는 제2 비교신호생성부(221), 제2 신호조합부(222) 및 풀다운부(223)로 구성된다. 제2 비교신호생성부(221)는 제3 비교기(224) 및 제4 비교기(225)로 구성된다. 제3 비교기(224)는 제1 내부전압(VINT1)이 상한기준전압(VREF_H)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 제1 풀다운비교신호(PD_COM1)를 생성한다. 제4 비교기(225)는 제2 내부전압(VINT2)이 상한기준전압(VREF_H)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 제2 풀다운비교신호(PD_COM2)를 생성한다. 제2 신호조합부(222)는 제1 풀다운비교신호(PD_COM1) 및 제2 풀다운비교신호(PD_COM2) 중 적어도 하나가 로직하이레벨로 인에이블되는 경우 로직하이레벨로 인에이블되는 풀다운구동신호(PD)를 생성한다. 풀다운부(223)는 로직하이레벨로 인에이블되는 풀다운구동신호(PD)에 의해 제2 전압(V2)을 접지전압으로 풀다운구동한다.
이상 살펴본 바와 같이 구성된 본 실시예의 내부전압생성회로는 공유된 풀업구동부(21) 및 풀다운구동부(22)를 통해 제1 내부전압(VINT1)뿐만 아니라 제2 내부전압(VINT2)을 구동한다.
제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 하한기준전압(VREF_L)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 풀업구동신호(PU)에 의해 제1 전압(V1)을 전원전압으로 풀업구동한다. 제1 전압(V1)은 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 하나로 선택적으로 전달된다. 예를 들어, 제1 내부전압(VINT1)이 하한기준전압(VREF_L)보다 낮은 레벨이고, 제2 내부전압(VINT2)이 하한기준전압(VREF_L)보다 높은 레벨이면 제1 전압(V1)은 제1 내부전압(VINT1)으로 전달된다. 또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)이 하한기준전압(VREF_L)보다 낮은 레벨이고, 제2 내부전압(VINT2)이 제1 내부전압(VINT1)보다 낮은 레벨이면 제1 전압(V1)은 제2 내부전압(VINT2)으로 전달된 후 제1 내부전압(VINT1)으로 전달된다.
또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 상한기준전압(VREF_H)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 풀다운구동신호(PD)에 의해 제2 전압(V2)을 접지전압으로 풀다운구동한다. 제2 전압(V2)은 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 하나로 선택적으로 전달된다. 예를 들어, 제1 내부전압(VINT1)이 상한기준전압(VREF_H)보다 높은 레벨이고, 제2 내부전압(VINT2)이 상한기준전압(VREF_H)보다 낮은 레벨이면 제2 전압(V2)은 제1 내부전압(VINT1)으로 전달된다. 또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)이 상한기준전압(VREF_H)보다 높은 레벨이고, 제2 내부전압(VINT2)이 제1 내부전압(VINT1)보다 높은 레벨이면 제2 전압(V2)은 제2 내부전압(VINT2)으로 전달된 후 제1 내부전압(VINT1)으로 전달된다.
이상을 정리하면 본 실시예에 따른 내부전압생성회로는 공유된 풀업구동부(21) 및 풀다운구동부(22)를 통해 제1 내부전압(VINT1)뿐만 아니라 제2 내부전압(VINT2)을 구동하므로, 단위면적당 구동 효율을 확보할 수 있다. 따라서, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)을 공유된 풀업구동부(21) 및 풀다운구동부(22)를 통해 구동하여 생성함으로써, 내부전압생성회로에 필요한 면적소모를 감소시킬 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 내부전압생성회로의 구성을 도시한 블럭도이다.
도 6에 도시된 바와 같이, 본 실시예에 따른 내부전압생성회로는 비교신호생성부(31), 전압생성부(32), 선택신호생성부(33), 선택부(34)로 구성된다. 전압생성부(32)는 제1 전압생성부(321) 및 제2 전압생성부(322)로 구성된다.
비교신호생성부(31)는 제1 비교기(311) 및 제2 비교기(312)로 구성된다. 제1 비교기(311)는 제1 내부전압(VINT1)과 기준전압(VREF)을 비교하여 제1 비교신호(COM1)를 생성한다. 제1 비교신호(COM1)는 제1 내부전압(VINT1)가 기준전압(VREF)보다 낮은 레벨인 경우 로직로우레벨, 제1 내부전압(VINT1)가 기준전압(VREF)보다 높은 레벨인 경우 로직하이레벨이 된다. 제2 비교기(312)는 제2 내부전압(VINT2)과 기준전압(VREF)을 비교하여 제2 비교신호(COM2)를 생성한다. 제2 비교신호(COM2)는 제2 내부전압(VINT2)가 기준전압(VREF)보다 낮은 레벨인 경우 로직로우레벨, 제2 내부전압(VINT2)가 기준전압(VREF)보다 높은 레벨인 경우 로직하이레벨이 된다.
제1 전압생성부(321)는 제1 신호조합부(323) 및 PMOS 트랜지스터(P31)로 구성된다. 제1 신호조합부(323)는 제1 비교신호(COM1) 및 제2 비교신호(COM2) 중 적어도 하나가 로직로우레벨인 경우 로직로우레벨로 인에이블되는 풀업구동신호(PU)를 생성한다. PMOS 트랜지스터(P31)는 로직로우레벨로 인에이블된 풀업구동신호(PU)에 의해 제1 전압(V1)을 전원전압으로 구동하는 풀업구동소자로 동작한다.
제2 전압생성부(322)는 제2 신호조합부(324) 및 NMOS 트랜지스터(N31)로 구성된다. 제2 신호조합부(324)는 제1 비교신호(COM1) 및 제2 비교신호(COM2) 중 적어도 하나가 로직하이레벨인 경우 로직하이레벨로 인에이블되는 풀다운구동신호(PD)를 생성한다. NMOS 트랜지스터(N31)는 로직로우레벨로 인에이블된 풀다운구동신호(PD)에 의해 제2 전압(V2)을 접지전압으로 구동하는 풀다운구동소자로 동작한다.
선택신호생성부(33)는 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)의 레벨을 비교하여 선택신호(SEL)를 생성한다. 선택신호(SEL)는 제1 내부전압(VINT1)이 제2 내부전압(VINT2)보다 낮은 레벨인 경우 로직로우레벨 레벨로 설정되고, 제1 내부전압(VINT1)이 제2 내부전압(VINT2)보다 높은 레벨인 경우 로직하이레벨 레벨로 설정된다. 실시예에 따라 선택신호(SEL)의 레벨을 반대로 설정할 수도 있다.
선택전달부(34)는 제1 선택부(341) 및 제2 선택부(342)로 구성된다. 제1 선택부(341)는 선택신호(SEL)가 로직로우레벨인 경우 제1 전압(V1)을 제1 내부전압(VINT1)으로 전달하고, 선택신호(SEL)가 로직하이레벨인 경우 제1 전압(V1)을 제2 내부전압(VINT2)으로 전달한다. 제2 선택부(342)는 선택신호(SEL)가 로직로우레벨인 경우 제2 전압(V2)을 제2 내부전압(VINT2)으로 전달하고, 선택신호(SEL)가 로직하이레벨인 경우 제2 전압(V2)을 제1 내부전압(VINT1)으로 전달한다.
이상 살펴본 바와 같이 구성된 본 실시예의 내부전압생성회로는 공유된 전압생성부(32)를 통해 제1 내부전압(VINT1)뿐만 아니라 제2 내부전압(VINT2)을 구동한다.
제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 기준전압(VREF)보다 낮은 레벨인 경우 로직로우레벨로 인에이블되는 풀업구동신호(PU)에 의해 제1 전압(V1)을 전원전압으로 풀업구동한다. 제1 전압(V1)은 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 하나로 선택적으로 전달된다. 예를 들어, 제1 내부전압(VINT1)이 기준전압(VREF)보다 낮은 레벨이고, 제2 내부전압(VINT2)이 기준전압(VREF)보다 높은 레벨이면 제1 전압(V1)은 제1 내부전압(VINT1)으로 전달된다. 또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)이 기준전압(VREF)보다 낮은 레벨이고, 제2 내부전압(VINT2)이 제1 내부전압(VINT1)보다 낮은 레벨이면 제1 전압(V1)은 제2 내부전압(VINT2)으로 전달된 후 제1 내부전압(VINT1)으로 전달된다.
또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 적어도 하나가 기준전압(VREF)보다 높은 레벨인 경우 로직하이레벨로 인에이블되는 풀다운구동신호(PD)에 의해 제2 전압(V2)을 접지전압으로 풀다운구동한다. 제2 전압(V2)은 제1 내부전압(VINT1) 및 제2 내부전압(VINT2) 중 하나로 선택적으로 전달된다. 예를 들어, 제1 내부전압(VINT1)이 기준전압(VREF)보다 높은 레벨이고, 제2 내부전압(VINT2)이 기준전압(VREF)보다 낮은 레벨이면 제2 전압(V2)은 제1 내부전압(VINT1)으로 전달된다. 또한, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)이 기준전압(VREF)보다 높은 레벨이고, 제2 내부전압(VINT2)이 제1 내부전압(VINT1)보다 높은 레벨이면 제2 전압(V2)은 제2 내부전압(VINT2)으로 전달된 후 제1 내부전압(VINT1)으로 전달된다.
이상을 정리하면 본 실시예에 따른 내부전압생성회로는 공유된 전압생성부(32)를 통해 제1 내부전압(VINT1)뿐만 아니라 제2 내부전압(VINT2)을 구동하므로, 단위면적당 구동 효율을 확보할 수 있다. 따라서, 제1 내부전압(VINT1) 및 제2 내부전압(VINT2)을 공유된 전압생성부(32)를 통해 구동하여 생성함으로써, 내부전압생성회로에 필요한 면적소모를 감소시킬 수 있다.
11: 구동신호생성부 12: 구동부
13: 선택신호생성부 14: 선택전달부
141: 제1 선택부 142: 제2 선택부
111: 비교신호생성부 112: 신호조합부
113~116: 제1 내지 제4 비교기 117: 제1 신호조합부
118: 제2 신호조합부 21: 풀업구동부
22: 풀다운구동부 23: 선택신호생성부
24: 제1 선택부 25: 제2 선택부
211: 제1 비교신호생성부 212: 제1 신호조합부
213: 풀업부 221: 제2 비교신호생성부
222: 제2 신호조합부 223: 풀다운부
31: 비교신호생성부 32: 전압생성부
33: 선택신호생성부 34: 선택전달부
321: 제1 전압생성부 322: 제2 전압생성부
323: 제1 신호조합부 324: 제2 신호조합부

Claims (30)

  1. 제1 및 제2 내부전압을 상한기준전압 및 하한기준전압과 비교하여 풀업구동신호 및 풀다운구동신호를 생성하는 구동신호생성부;
    상기 풀업구동신호 및 상기 풀다운구동신호에 응답하여 제1 및 제2 전압을 구동하는 구동부;
    상기 제1 및 제2 내부전압을 비교하여 선택신호를 생성하는 선택신호생성부; 및
    상기 선택신호에 응답하여 상기 제1 및 제2 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 선택전달부를 포함하는 내부전압생성회로.
  2. 제 1 항에 있어서, 상기 구동신호생성부는 상기 제1 및 제2 내부전압 중 적어도 하나가 상기 하한기준전압보다 낮은 레벨인 경우 인에이블되는 상기 풀업구동신호를 생성하고, 상기 제1 및 제2 내부전압 중 적어도 하나가 상기 상한기준전압보다 높은 레벨인 경우 인에이블되는 상기 풀다운구동신호를 생성하는 내부전압생성회로.
  3. 제 2 항에 있어서, 상기 구동신호생성부는
    상기 제1 및 제2 내부전압을 상기 하한기준전압과 비교하여 제1 및 제2 풀업비교신호를 생성하고, 상기 제1 및 제2 내부전압을 상기 상한기준전압과 비교하여 제1 및 제2 풀다운비교신호를 생성하는 비교신호생성부;
    상기 제1 및 제2 풀업비교신호를 조합하여 상기 풀업구동신호를 생성하고, 상기 제1 및 제2 풀업비교신호를 조합하여 상기 풀다운구동신호를 생성하는 신호조합부를 포함하는 내부전압생성회로.
  4. 제 3 항에 있어서, 상기 비교신호생성부는 상기 제1 내부전압이 상기 하한기준전압보다 낮은 레벨인 경우 인에이블되는 상기 제1 풀업비교신호를 생성하고, 상기 제2 내부전압이 상기 하한기준전압보다 낮은 레벨인 경우 인에이블되는 상기 제2 풀업비교신호를 생성하며, 상기 제1 내부전압이 상기 상한기준전압보다 높은 레벨인 경우 인에이블되는 상기 제1 풀다운비교신호를 생성하고, 상기 제2 내부전압이 상기 상한기준전압보다 높은 레벨인 경우 인에이블되는 상기 제2 풀다운비교신호를 생성하는 내부전압생성회로.
  5. 제 3 항에 있어서, 상기 신호조합부는 상기 제1 및 제2 풀업비교신호 중 적어도 하나가 인에이블되는 경우 인에이블되는 상기 풀업구동신호를 생성하고, 상기 제1 및 제2 풀다운비교신호 중 적어도 하나가 인에이블되는 경우 인에이블되는 상기 풀다운구동신호를 생성하는 내부전압생성회로.
  6. 제 1 항에 있어서, 상기 구동부는
    상기 풀업구동신호가 인에이블되는 경우 상기 제1 전압을 전원전압으로 풀업구동하는 풀업구동소자; 및
    상기 풀다운구동신호가 인에이블되는 경우 상기 제2 전압을 접지전압으로 풀다운구동하는 풀다운구동소자를 포함하는 내부전압생성회로.
  7. 제 1 항에 있어서, 상기 선택신호생성부는 상기 제1 내부전압이 상기 제2 내부전압보다 낮은 레벨인 경우 제1 레벨을 갖고, 상기 제1 내부전압이 상기 제2 내부전압보다 높은 레벨인 경우 제2 레벨을 갖는 상기 선택신호를 생성하는 내부전압생성회로.
  8. 제 7 항에 있어서, 상기 선택전달부는
    상기 선택신호가 제1 레벨인 경우 상기 제1 전압을 상기 제1 내부전압으로 선택하여 전달하고, 상기 선택신호가 제2 레벨인 경우 상기 제1 전압을 상기 제2 내부전압으로 선택하여 전달하는 제1 선택부; 및
    상기 선택신호가 제1 레벨인 경우 상기 제2 전압을 상기 제2 내부전압으로 선택하여 전달하고, 상기 선택신호가 제2 레벨인 경우 상기 제2 전압을 상기 제2 내부전압으로 선택하여 전달하는 제2 선택부를 포함하는 내부전압생성회로.
  9. 제1 및 제2 내부전압을 하한기준전압과 비교하여 제1 전압을 풀업구동하는 풀업구동부;
    상기 제1 및 제2 내부전압을 상한기준전압과 비교하여 제2 전압을 풀다운구동하는 풀다운구동부;
    상기 제1 및 제2 내부전압을 비교하여 선택신호를 생성하는 선택신호생성부;
    상기 선택신호에 응답하여 상기 제1 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 제1 선택부; 및
    상기 선택신호에 응답하여 상기 제2 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 제2 선택부를 포함하는 내부전압생성회로.
  10. 제 9 항에 있어서, 상기 풀업구동부는 상기 제1 및 제2 내부전압 중 적어도 하나가 상기 하한기준전압보다 낮은 레벨인 경우 상기 제1 전압을 풀업구동하는 내부전압생성회로.
  11. 제 10 항에 있어서, 상기 풀업구동부는
    상기 제1 및 제2 내부전압을 상기 하한기준전압과 비교하여 제1 및 제2 풀업비교신호를 생성하는 제1 비교신호생성부;
    상기 제1 및 제2 풀업비교신호를 조합하여 상기 풀업구동신호를 생성하는 제1 신호조합부; 및
    상기 풀업구동신호에 응답하여 상기 제1 전압을 풀업구동하는 풀업부를 포함하는 내부전압생성회로.
  12. 제 11 항에 있어서, 상기 제1 비교신호생성부는 상기 제1 내부전압이 상기 하한기준전압보다 낮은 레벨인 경우 인에이블되는 상기 제1 풀업비교신호를 생성하고, 상기 제2 내부전압이 상기 하한기준전압보다 낮은 레벨인 경우 인에이블되는 상기 제2 풀업비교신호를 생성하는 내부전압생성회로.
  13. 제 12 항에 있어서, 상기 제1 신호조합부는 상기 제1 및 제2 풀업비교신호 중 적어도 하나가 인에이블되는 경우 인에이블되는 상기 풀업구동신호를 생성하는 내부전압생성회로.
  14. 제 13 항에 있어서, 상기 풀업부는 상기 풀업구동신호가 인에이블되는 경우 상기 제1 전압을 전원전압으로 풀업구동하는 내부전압생성회로.
  15. 제 9 항에 있어서, 상기 풀업구동부는 상기 제1 및 제2 내부전압 중 적어도 하나가 상기 하한기준전압보다 낮은 레벨인 경우 상기 제1 전압을 풀업구동하는 내부전압생성회로.
  16. 제 10 항에 있어서, 상기 풀다운구동부는
    상기 제1 및 제2 내부전압을 상기 상한기준전압과 비교하여 제1 및 제2 풀다운비교신호를 생성하는 제2 비교신호생성부;
    상기 제1 및 제2 풀다운비교신호를 조합하여 상기 풀다운구동신호를 생성하는 제2 신호조합부; 및
    상기 풀다운구동신호에 응답하여 상기 제2 전압을 풀다운구동하는 풀다운부를 포함하는 내부전압생성회로.
  17. 제 16 항에 있어서, 상기 제2 비교신호생성부는 상기 제1 내부전압이 상기 상한기준전압보다 높은 레벨인 경우 인에이블되는 상기 제1 풀다운비교신호를 생성하고, 상기 제2 내부전압이 상기 상한기준전압보다 높은 레벨인 경우 인에이블되는 상기 제2 풀다운비교신호를 생성하는 내부전압생성회로.
  18. 제 17 항에 있어서, 상기 제1 신호조합부는 상기 제1 및 제2 풀다운비교신호 중 적어도 하나가 인에이블되는 경우 인에이블되는 상기 풀다운구동신호를 생성하는 내부전압생성회로.
  19. 제 16 항에 있어서, 상기 풀다운부는 상기 풀다운구동신호가 인에이블되는 경우 상기 제2 전압을 접지전압으로 풀다운구동하는 내부전압생성회로.
  20. 제 9 항에 있어서, 상기 선택신호생성부는 상기 제1 내부전압이 상기 제2 내부전압보다 낮은 레벨인 경우 제1 레벨을 갖고, 상기 제1 내부전압이 상기 제2 내부전압보다 높은 레벨인 경우 제2 레벨을 갖는 상기 선택신호를 생성하는 내부전압생성회로.
  21. 제 20 항에 있어서, 상기 제1 선택부는 상기 선택신호가 제1 레벨인 경우 상기 제1 전압을 상기 제1 내부전압으로 선택하여 전달하고, 상기 선택신호가 제2 레벨인 경우 상기 제1 전압을 상기 제2 내부전압으로 선택하여 전달하는 내부전압생성회로.
  22. 제 20 항에 있어서, 상기 제2 선택부는 상기 선택신호가 제1 레벨인 경우 상기 제2 전압을 상기 제2 내부전압으로 선택하여 전달하고, 상기 선택신호가 제2 레벨인 경우 상기 제2 전압을 상기 제2 내부전압으로 선택하여 전달하는 내부전압생성회로.
  23. 제1 및 제2 내부전압을 기준전압과 비교하여 제1 및 제2 비교신호를 생성하는 비교신호생성부;
    상기 제1 및 제2 비교신호에 응답하여 구동된 제1 및 제2 전압을 생성하는 전압생성부;
    상기 제1 및 제2 내부전압을 비교하여 선택신호를 생성하는 선택신호생성부; 및
    상기 선택신호에 응답하여 상기 제1 및 제2 전압을 상기 제1 내부전압 또는 상기 제2 내부전압으로 선택적으로 전달하는 선택전달부를 포함하는 내부전압생성회로.
  24. 제 23 항에 있어서, 상기 제1 비교신호는 상기 제1 내부전압이 상기 기준전압보다 낮은 레벨인 경우 제1 레벨을 갖고, 상기 제1 내부전압이 상기 기준전압보다 높은 레벨인 경우 제2 레벨을 갖는 내부전압생성회로.
  25. 제 24 항에 있어서, 상기 제2 비교신호는 상기 제2 내부전압이 상기 기준전압보다 낮은 레벨인 경우 제1 레벨을 갖고, 상기 제2 내부전압이 상기 기준전압보다 높은 레벨인 경우 제2 레벨을 갖는 내부전압생성회로.
  26. 제 25 항에 있어서, 상기 전압생성부는
    상기 제1 및 제2 비교신호 중 적어도 하나가 제1 레벨인 경우 풀업구동된 제1 전압을 생성하는 제1 전압생성부; 및
    상기 제1 및 제2 비교신호 중 적어도 하나가 제2 레벨인 경우 풀다운구동된 제2 전압을 생성하는 제2 전압생성부를 포함하는 내부전압생성회로.
  27. 제 26 항에 있어서, 상기 제1 전압생성부는
    상기 제1 및 제2 비교신호 중 적어도 하나가 제1 레벨인 경우 인에이블되는 풀업구동신호를 생성하는 제1 신호조합부; 및
    상기 풀업구동신호에 응답하여 상기 제1 전압을 전원전압으로 풀업구동하는 풀업구동소자를 포함하는 내부전압생성회로.
  28. 제 26 항에 있어서, 상기 제2 전압생성부는
    상기 제1 및 제2 비교신호 중 적어도 하나가 제2 레벨인 경우 인에이블되는 풀다운구동신호를 생성하는 제2 신호조합부; 및
    상기 풀다운구동신호에 응답하여 상기 제2 전압을 접지전압으로 풀다운구동하는 풀다운구동소자를 포함하는 내부전압생성회로.
  29. 제 23 항에 있어서, 상기 선택신호생성부는 상기 제1 내부전압이 상기 제2 내부전압보다 낮은 레벨인 경우 제1 레벨을 갖고, 상기 제1 내부전압이 상기 제2 내부전압보다 높은 레벨인 경우 제2 레벨을 갖는 상기 선택신호를 생성하는 내부전압생성회로.
  30. 제 29 항에 있어서, 상기 선택전달부는
    상기 선택신호가 제1 레벨인 경우 상기 제1 전압을 상기 제1 내부전압으로 선택하여 전달하고, 상기 선택신호가 제2 레벨인 경우 상기 제1 전압을 상기 제2 내부전압으로 선택하여 전달하는 제1 선택부; 및
    상기 선택신호가 제1 레벨인 경우 상기 제2 전압을 상기 제2 내부전압으로 선택하여 전달하고, 상기 선택신호가 제2 레벨인 경우 상기 제2 전압을 상기 제2 내부전압으로 선택하여 전달하는 제2 선택부를 포함하는 내부전압생성회로.
KR1020120053902A 2012-05-21 2012-05-21 내부전압생성회로 KR101897239B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120053902A KR101897239B1 (ko) 2012-05-21 2012-05-21 내부전압생성회로
US13/591,060 US8698524B2 (en) 2012-05-21 2012-08-21 Internal voltage generation circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053902A KR101897239B1 (ko) 2012-05-21 2012-05-21 내부전압생성회로

Publications (2)

Publication Number Publication Date
KR20130129781A true KR20130129781A (ko) 2013-11-29
KR101897239B1 KR101897239B1 (ko) 2018-09-11

Family

ID=49580827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053902A KR101897239B1 (ko) 2012-05-21 2012-05-21 내부전압생성회로

Country Status (2)

Country Link
US (1) US8698524B2 (ko)
KR (1) KR101897239B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9660637B1 (en) * 2015-12-22 2017-05-23 Delta Electronics, Inc. Driving circuit and driving method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050095052A (ko) * 2004-03-24 2005-09-29 김영희 하프 전원 전압 발생 회로
US7675331B2 (en) * 2007-03-31 2010-03-09 Hynix Semiconductor, Inc. Power-up signal generating circuit and method for driving the same
KR20110047649A (ko) * 2009-10-30 2011-05-09 주식회사 하이닉스반도체 내부전압생성회로
KR20110097479A (ko) * 2010-02-25 2011-08-31 주식회사 하이닉스반도체 내부전압생성회로
KR20110134635A (ko) * 2010-06-09 2011-12-15 주식회사 하이닉스반도체 내부전압생성회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100390994B1 (ko) 2001-06-20 2003-07-12 주식회사 하이닉스반도체 반도체 메모리 소자의 전압 발생장치
KR20070074991A (ko) 2006-01-11 2007-07-18 삼성전자주식회사 동작 상태에 따라 가변 가능한 반도체 메모리 장치의 내부전압 발생 장치 및 발생 방법
KR101226275B1 (ko) * 2011-02-28 2013-01-25 에스케이하이닉스 주식회사 내부전압생성회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050095052A (ko) * 2004-03-24 2005-09-29 김영희 하프 전원 전압 발생 회로
US7675331B2 (en) * 2007-03-31 2010-03-09 Hynix Semiconductor, Inc. Power-up signal generating circuit and method for driving the same
KR20110047649A (ko) * 2009-10-30 2011-05-09 주식회사 하이닉스반도체 내부전압생성회로
KR20110097479A (ko) * 2010-02-25 2011-08-31 주식회사 하이닉스반도체 내부전압생성회로
KR20110134635A (ko) * 2010-06-09 2011-12-15 주식회사 하이닉스반도체 내부전압생성회로

Also Published As

Publication number Publication date
US20130307592A1 (en) 2013-11-21
US8698524B2 (en) 2014-04-15
KR101897239B1 (ko) 2018-09-11

Similar Documents

Publication Publication Date Title
US10418075B2 (en) Bit line power supply apparatus
US20150123826A1 (en) Serializers
KR20140146484A (ko) 워드라인 드라이버 및 이를 이용하는 반도체 메모리 장치
US8649232B2 (en) Internal voltage generation circuit and semiconductor integrated circuit
US8212609B2 (en) Internal voltage generation circuit
US9136018B2 (en) Internal voltage generation circuits
KR101897239B1 (ko) 내부전압생성회로
KR101226275B1 (ko) 내부전압생성회로
US8736352B2 (en) Internal voltage generation circuit
US9853641B2 (en) Internal voltage generation circuit
US9459638B2 (en) Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal
US9190119B2 (en) Semiconductor devices having multi-channel regions and semiconductor systems including the same
US8390368B2 (en) Internal voltage generating circuit
KR20120075985A (ko) 내부전압생성회로 및 반도체메모리장치
KR101703040B1 (ko) 반도체 장치
KR20130076584A (ko) 내부전압 생성회로
KR100719171B1 (ko) 반도체 메모리 장치
KR20110097479A (ko) 내부전압생성회로
US20210295897A1 (en) Memory device including data input/output circuit
US9019781B2 (en) Internal voltage generation circuit
KR102010091B1 (ko) 내부전압 생성회로
KR20140080384A (ko) 반도체메모리장치
US20160195889A1 (en) Semiconductor device and semiconductor system including a voltage detection block
KR20060114231A (ko) 내부전원 생성장치
KR20110097480A (ko) 기준전압분배회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant