KR20130129666A - 피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법 - Google Patents

피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법 Download PDF

Info

Publication number
KR20130129666A
KR20130129666A KR1020120053707A KR20120053707A KR20130129666A KR 20130129666 A KR20130129666 A KR 20130129666A KR 1020120053707 A KR1020120053707 A KR 1020120053707A KR 20120053707 A KR20120053707 A KR 20120053707A KR 20130129666 A KR20130129666 A KR 20130129666A
Authority
KR
South Korea
Prior art keywords
substrate
thin film
zinc oxide
applying
type
Prior art date
Application number
KR1020120053707A
Other languages
English (en)
Inventor
김형준
이원선
고경용
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020120053707A priority Critical patent/KR20130129666A/ko
Publication of KR20130129666A publication Critical patent/KR20130129666A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0296—Inorganic materials including, apart from doping material or other impurities, only AIIBVI compounds, e.g. CdS, ZnS, HgCdTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

질소 도펀트로서 암모니아수를 사용하는 원자층증착법을 이용한 p형 산화아연 박막 형성 방법이 제공된다.

Description

피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법{Method of forming a p-type ZnO thin film and method of forming a device using the ZnO thin film}
본 발명의 실시 예는 p형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법에 관한 것이다.
산화아연(Zinc Oxide, ZnO)은 광학적, 전기적, 압전 특성이 우수하여, 연구가 많이 수행되고 있는 재료이다. 특히, ZnO는 밴드갭(band gap)이 3.37 eV로 넓고, 밴드갭이 4 eV까지 변화될 수 있어, 각종 전자소자, 광학소자, 반도체 소자의 재료로, 특히 자외선 영역의 레이저를 발진할 수 있는 차세대 광소자용 재료로 주목받고 있다.
일반적으로 사용되는 CIS(CMOS Image Sensor)에는 광검출소자, 예를 들어 광다이오드가 픽셀마다 구비된다. 이는 센서의 감도와 화질을 개선하기 위함이다. 따라서, 렌즈에 입사되는 빛을 전자로 바꿔주는 광 다이오드의 역할이 매우 중요하다. 이에 따라, 수광부의 수광률을 향상시켜 빛에 반응하는 민감도를 증가시키기 위해 광 다이오드의 구조를 변화시키거나 소자의 재료를 변화시키는 시도가 계속되고 있다.
평면 구조의 광 검출소자는 예를 들어, 양극 실리콘 표면에 음극 산화아연을 증착시켜 p-n접합을 형성한다. 음극 산화아연을 증착시키는 방법으로는 화학기상증착법(CVD), 스퍼터링(sputtering) 등이 사용된다. 화학기상증착법은 집적회로(IC)의 제조공정에서 기판 위에 실리콘 등의 박막을 형성하는 공업적 수법이다. 스퍼터링은 세라믹이나 반도체 소재 등에 전자 회로를 형성하기 위해 고진공 상태에서 고체를 증발시켜 박막을 형성하는 방법이다.
그러나, 실리콘 표면에 화학기상증착법, 스퍼터링 방법 등으로 산화아연을 증착시킨 광 검출소자는 수광효율이 나쁘다는 문제점이 있다. 또한, 화학기상증착법과 스퍼터링을 이용한 산화아연 박막을 증착시키는 방법은 비교적 높은 온도에서 수행되므로 기판의 변형이 일어날 수 있으며, 나노 와이어와 같은 구조 위에 아연 산화물을 증착하는 경우 원하는 박막의 균일도를 얻을 수 없는 문제점이 있다.
본 발명의 실시 예는 p형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법을 제공한다.
본 발명의 일 실시 예에 따른 p형 산화아연 박막 형성 방법은: 기판에 아연원을 적용하는 단계; 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 산소원을 적용하는 단계; 그리고, 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 암모니아수를 적용하는 단계를 포함한다.
본 발명의 일 실시 예에 따른 광 검출소자 형성 방법은: 기판 상에 n형 나노와이어를 형성하는 단계; 그리고 상기 n형 나노와이어를 감싸도록 상기 기판 상에 p형 산화아연 박막을 형성하는 단계를 포함한다. 상기 p형 산화아연 박막을 형성하는 단계는: 상기 기판에 아연원을 적용하는 단계; 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 산소원을 적용하는 단계; 그리고, 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 암모니아수를 적용하는 단계를 포함한다.
본 발명의 일 실시 예에 따른 광 검출 소자는: 기판 상에 제공된 n형 실리콘 나노와이어; 그리고 상기 n형 실리콘 나노와이어를 감싸도록 형성된 p형 산화아연 박막을 포함한다. 상기 p형 산화아연 박막은 상기 기판에 아연원을 적용하고, 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 산소원을 적용하고, 그리고, 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 암모니아수를 적용하여 형성된다.
본 발명의 일 실시 예에 따른 트랜지스터는: 기판 상에 제공된 게이트 전극; 상기 게이트 전극의 상부 또는 하부에 제공된 p형 산화아연 박막; 그리고 상기 p형 산화아연 박막과 전기적으로 접촉하는 소스/드레인 전극을 포함한다. 상기 p형 산화아연 박막은 상기 기판에 아연원을 적용하고, 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 산소원을 적용하고, 그리고, 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 암모니아수를 적용하여 형성된다.
본 발명의 일 실시 예에 따른 p형 산화아연 박막 형성 방법은: 기판에 아연원을 적용하는 단계; 그리고, 상기 기판에 상기 아연원을 적용한 후에 상기 기판에 산소원 및 질소원을 적용하는 단계를 포함하며, 상기 산소원 및 질소원을 적용하는 단계는 암모니아수를 적용하는 단계를 포함한다.
본 발명의 실시 예에 따르면 원통형 나노와이어 실리콘 상에 증착되는 산화아연 박막의 균일도가 향상되는 효과가 있다.
본 발명의 실시 예에 따르면, 비교적 낮은 온도공정에서 산화아연 박막의 증착을 수행할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 p형 산화아연 박막을 형성하는 방법을 설명하기 위한 것이다.
도 2는 질소 도펀트를 제공하는 암모니아수 농도에 따른 산화아연의 특성변화를 나타낸 그래프이다.
도 3은 본 발명의 일 실시 예에 따른 원자층증착법을 이용하여 p형 산화아연을 증착하는 1 사이클을 개략적으로 표현한 모식도이다.
도 4 내지 도 7은 본 발명의 일 실시 예에 따른 광 검출소자를 제조하는 방법을 설명하기 위한 도면이다.
본 발명의 다른 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
만일 정의되지 않더라도, 여기서 사용되는 모든 용어 (기술 혹은 과학 용어들을 포함)는 이 발명이 속한 종래 기술에서 보편적 기술에 의해 일반적으로 수용되는 것과 동일한 의미를 가진다. 일반적인 사전들에 의해 정의된 용어들은 관련된 기술 그리고/혹은 본 출원의 본문에 의미하는 것과 동일한 의미를 갖는 것으로 해석될 수 있고, 그리고 여기서 명확하게 정의된 표현이 아니더라도 개념화되거나 혹은 과도하게 형식적으로 해석되지 않을 것이다.
본 명세서에서, 층(막), 패턴 또는 구조물이 기판, 각 층(막) 또는 패턴들의 "위에", "상에", "위쪽에", "상부에" 형성되는, 위치하는 또는 배치되는 것으로 언급되는 경우에, 각 층(막), 패턴, 영역 또는 구조물이 기판, 층(막), 패턴, 영역 또는 구조물 위에 직접 형성되거나 위치하거나 배치되는 것을 의미하는 것뿐만 아니라, 제3의 다른 층(막), 패턴, 영역 또는 구조물을 매개로 하여 형성되거나 위치하거나 배치되는 것도 의미한다. 마찬가지로 "아래에", "하에", "아래쪽에", "하부에" 등에도 동일하게 적용된다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다' 및/또는 이 동사의 다양한 활용형 예를 들어, '포함', '포함하는', '포함하고', '포함하며' 등은 언급된 조성, 성분, 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 조성, 성분, 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 '및/또는' 이라는 용어는 나열된 구성들 각각 또는 이들의 다양한 조합을 가리키며 나열된 구성들에 한정되는 것은 아니다.
또한, "제1", "제2" 와 같이 어떤 구성, 요소 앞에 붙인 서수사는 설명의 편의 및 이해 목적을 위한 것일 뿐, 구성, 요소 등의 형성 순서, 적층 순서 또는 연결 순서, 동작 순서 등을 한정하려는 것은 아니다.
또한, 본 명세서에서 "기판"은 반도체 소자, 장치 및/또는 그 구성이 형성되는 기재를 가리키는 것으로서, 각종 반도체 기판, 유리 기판, 플라스틱 기판, 폴리머 기판, 세라믹 기판, 금속 기판의 표면에 절연막을 형성한 기판 등을 포함할 수 있다. 또, 기판은 그 위에 반도체 장치의 일부 구성이 형성되어 있는 상태의 기판을 가리킬 수 있다.
또한 본 명세서에서 "연결된다", "결합된다" 또는 그 문법적 변형 등의 용어는 구성들이 광학적으로, 전자기적으로, 자기적으로, 전기적으로 및/또는 무선 방식으로, 직접적으로 또는 간접적으로 연결되는 또는 결합되는 것을 의미한다.
본 발명의 실시 예는 산화아연 박막을 형성하는 방법 및 이를 이용한 각종 소자, 예를 들어 광학소자, 전자소자, 광전소자 등을 제조하는 방법을 제공한다. 특히 본 발명의 일 실시 예는 p-형 산화아연 박막에 관련된 기술을 제공한다.
산화아연(ZnO) 박막은 자연적으로 n형 반도체를 형성하며, 에너지 밴드갭이 3.37 eV 인 물질이다. 그래서 ZnO 의 에너지 밴드갭 보다 높은 자외선 빛을 조사하면, ZnO 박막 내에서 전자-정공 쌍이 생성된다. 그리고 ZnO 는 기본적은 n 형 반도체이므로, 질소(N) 를 도핑 함으로써 p형 물질로 변환시킬 수 있다. 이때, p형 물질로 변하는 매커니즘은 최외각 전자수가 6인 산소가 최외각 전자 수가 5인 질소로 대치되면서 정공이 생기게 되므로 p형 물질로 바뀌는 것이다.
본 발명의 일 실시 예는 원자층증착법으로 p형 산화아연 박막을 형성하는 방법을 제공한다. p형으로 전환하기 위한 질소원으로서 본 발명의 일 실시 예는 암모니아수를 사용한다. 질소 도핑을 위해 암모니아수를 사용함으로써, 저온에서 예를 들어 약 150℃ 이하에서 p형 산화아연 박막을 형성할 수 있다.
암모니아수(NH4OH)를 도펀트로 사용하는 이점은 아래와 같다.
암모니아수는 질소와 물을 동시에 함유하고 있어 증착과 동시에 도핑을 할 수 있다.
암모니아수는 증기압이 높아서 원자층증착공정에 유리하다.
암모니아수는 자체가 반응성이 높아 도핑이 잘 된다.
암모니아수를 물에 희석하여 용이하게 도핑 농도를 조절할 수 있다.
예를 들어 n형 실리콘(Si)과 p형 ZnO를 이종 접합시키면 p-n 다이오드가 만들어지며, 이는 자외선을 검출하는데 매우 유용하다. 본 발명의 일 실시 예는 이 같은 p-n 다이오드의 수광 효율을 개선하기 위해 무전해 식각법(Electroless Etching Method)으로 만들어진 n형 Si 나노선에 p형 ZnO를 동축 형태로 감싸도록 형성한다. 따라서, 표면적 증가와 빛의 반사율의 감소를 통해 자외선 수광효율은 현저히 개선된다.
또, 본 발명의 일 실시 예에 따른 p형 산화아연 박막은 트랜지스터의 채널로 사용될 수 있다.
본 발명의 일 실시 예에 따른 p형 산화아연 박막은 다양한 소자에 적용될 수 있으나, 이하에서는 다이오드를 예로 들어 설명을 한다.
먼저, 본 발명의 일 실시 예에 따른 p형 산화아연 박막을 형성하는 방법을 첨부된 도면을 통해 상세히 설명을 한다.
도 1은 본 발명의 일 실시 예에 따른 p형 산화아연 박막을 형성하는 방법을 설명하기 위한 것이다. 본 발명의 일 실시 예에서, 산화아연은 원자층증착방법을 이용하여 형성되고, p형 도펀트로서 질소(N)가 사용된다. 질소원으로서 암모니아수가 사용된다. 암모니아수는 물(H2O)과 암모니아(NH3) 기체를 혼합하여 제조될 수 있다. 암모니아수의 농도는 10% 내지 15% 가 되도록 물에 희석하여 사용할 수 있다. 암모니아수는 제조가 용이하고 보관이 용이하다. 또한, 암모니아수는 원자층증착 공정 중에 낮은 온도에서도 예를 들어 약 150℃ 또는 그 이하에서도 질소 도핑이 가능하다.
도 1을 참조하면 기판을 원자층증착장비의 챔버 안에 도입한다. 챔버 안은 100℃ 내지 250℃로 유지될 수 있다. 바람직하게는 챔버 안은 약 150℃로 유지될 수 있다.
이후 블록 1000에서 챔버 안으로 아연원(zinc source)을 주입한다. 아연원으로서, 디에틸아연 (Et2Zn), 염화아연 (ZnCl2), 디메틸아연 (Me2Zn), 아세트산아연 (Zn(CH3COO)2), 알킬산알킬아연, 이소프로필산메틸아연, 이소프로필산에틸아연, 이차부틸산메틸아연, 삼차부틸산메틸아연 등이 사용될 수 있다. 디메틸아연을 아연원으로 사용할 경우에는, 낮은 녹는점을 갖는 기판을 사용할 수 있어 공정 온도를 상대적으로 낮게 유지할 수 있는 장점이 있고, 챔버 부식의 염려가 적으며, 또한 산화아연 단결정 면을 효과적으로 성장시킬 수 있다.
챔버 안으로 아연원이 주입되어 기판 상에 아연원이 흡착된 후에는 챔버 내에 비활성 기체를 주입하여 기판에 흡착하지 않은 아연원을 제거한다. 비활성 기체로서, 예를 들어, 헬륨, 네온, 아르곤, 크립톤, 크세논, 라돈 등이 사용될 수 있다.
블록 1100에서 산소원을 챔버 내로 주입한다. 산소원으로서, 물, 산소, 오존, 산소 플라즈마, 과산화수소 등이 사용될 수 있다. 산소원이 주입되어 기판에 흡착된 아연원과 표면 화학 반응이 일어나서 ZnO(또는 ZnO 중간체) 박막이 형성된다. 기판에 흡착되지 않은 산소원을 제거하기 위해서 챔버 안에 비활성 기체를 주입한다.
블록 1200에서, 질소 도펀트로서 암모니아수를 챔버 안으로 공급하여 p형 산화아연 박막을 형성한다. 암모니아수의 농도가 8% 내지 35% 가 되도록 물에 희석된 것이 사용될 수 있다. 기판에 흡착되지 않은 질소 도펀트를 제거하기 위해서 챔버 안에 비활성 기체를 주입한다.
원하는 두께의 p형 산화아연 박막을 형성하기 위해서, 전술한 과정들을 반복적으로 수행한다.
도 1을 참조하여 설명을 한 p형 산화아연 박막 형성 방법에서, 산소원과 암모니아수가 챔버 안에 도입되는 순서는 다양하게 변경될 수 있다. 예를 들어 암모니아수가 먼저 챔버 안으로 공급된 후에 산소원이 챔버안으로 공급될 수 있다. 또, 산소원과 암모니아수가 동시에 챔버 안으로 공급될 수 있다. 또, 전술한 바와 같이 산소원이 먼저 챔버 안으로 공급된 후에 암모니아수가 챔버 안으로 공급될 수 있다.
도 2는 질소 도펀트를 제공하는 암모니아수 농도에 따른 산화아연의 특성변화를 나타낸 그래프이다. 도 2에 도시된 바와 같이, 원자층증착법을 사용하여 p형 산화아연 박막을 증착하는 단계에서, 질소원으로 암모니아수를 공급한 후 산화아연의 특성 변화를 확인한 결과, 암모니아수의 농도가 약 7.5% 이상 일 때 산화아연의 도전형이 p형을 나타낸 것을 확인할 수 있다.
한편, 암모니아수는 질소와 물을 동시에 함유하고 있어 증착과 동시에 도핑을 할 수 있다. 따라서, 도 1의 실시 예와 달리, 별도의 산소원을 공급하지 않고서도 암모니아수의 사용으로 박막 증착과 도핑을 동시에 할 수 있다. 즉, 도 1의 블록 1100 및 블록 1200이 암모니아수에 의해서 동시에 진행될 수 있다. 도 3은 본 발명의 다른 실시 예에 따른 원자층증착법을 이용하여 p형 산화아연을 증착하는 1 사이클을 개략적으로 표현한 모식도이다. 도시된 바와 같이 산소원 흡착 및 질소 도핑은 암모니아수를 사용하여 함께 이루어질 수 있다.
이제는 상술한 방법으로 형성된 p형 산화아연 박막을 이용한 소자 제조 방법에 대해서 설명을 한다.
광 검출소자를 제조하는 방법에 대해서 도 4 내지 도 7을 참조하여 설명한다. 도 4를 참조하면, 기판(100) 상에 제1전극(200)을 형성한다. 제1전극(200)은 예를 들어 티타늄으로 형성될 수 있으나 이에 한정되는 것은 아니다.
도 5를 참조하며, 제1전극(200) 상에 n형 나노와이어, 예를 들어 n형 실리콘 나노와이어(300)를 형성한다. n형 실리콘 나노와이어(300)는 예를 들어 무전해 식각법을 사용하여 형성될 수 있다. 다른 방법으로 나노템플레이트를 이용하면 아주 균일한 나노와이어 어레이를 만들 수 있어서 소자 자체의 효율을 증대할 수 있다. 또한, VLS 법 및 그외의 상향식 방법의 나노와이어 성장법도 가능하다.
도 6을 참조하면, 도 1을 참조하여 설명을 한 방식을 사용하여 p형 산화아연 박막(400)을 n형 실리콘 나노와이어(300)를 피복하도록 형성한다. 형성된 pn 다이오드는 n 형 실리콘 나노와이어(300)를 p형 산화아연 박막(400)이 동축 형태로 감싸는 구조를 갖게 된다. 이에 따라, 표면적 증가와 빛의 반사율의 감소를 통해 자외선 수광효율은 현저히 개선된다.
도 7을 참조하면, p형 산화아연 박막(400) 상에 제2전극(500)을 형성한다. 제2전극(500)은 투명전극으로서, 예를 들어 ITO로 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 8 및 도 9는 본 발명의 일 실시 예에 따른 p형 산화아연 박막을 이용하여 제조한 트랜지스터를 도시한다. 도 8은 바텀 게이트 트랜지스터를 도시하고 도 9는 탑 게이트 트랜지스터를 도시한다.
도 8을 참조하면, 기판(800) 상에 게이트 전극(810)이 형성된다. 게이트 전극(810) 상에 게이트 절연막(820)을 사이에 두고 p형 산화아연 채널층(830)이 형성된다. p형 산화아연 채널층(830) 상에 소스 전극(840) 및 드레인 전극(850)이 p형 산화아연 채널층(830)에 전기적으로 접촉하도록 형성된다. p형 산화아연 채널(830)은 예를 들어 도 1을 참조하여 설명을 한 방법으로 형성될 수 있다.
게이트 전극(810)은, 알루미늄, 구리, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등의 금속재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료, 또는 이들의 금속 재료를 성분으로 하는 질화물을 사용하여 단층 또는 다층으로 적층으로 형성할 수 있다. 알루미늄이나 구리 등의 낮은 저항 도전성 재료로 형성할 경우에, 내열성 및 부식(腐蝕) 저항성을 증가시키기 위해서 내열성 도전성 재료와 조합하여 사용할 수 있다. 내열성 도전성 재료로서는, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등을 사용할 수 있다.
예를 들어, 게이트 전극(810) 적층 구조로서는, 알루미늄층 위에 몰리브덴층이 적층된 2층의 적층 구조, 또는 구리층 위에 몰리브덴층을 적층한 2층 구조, 또는 구리층 위에 질화티타늄층 또는 질화탄탈층을 적층한 2층 구조, 질화티타늄층과 몰리브덴층을 적층한 2층 구조로 하는 것이 바람직하다. 3층의 적층 구조로서는, 텅스텐층 또는 질화텅스텐층과, 알루미늄과 실리콘의 합금층 또는 알루미늄과 티타늄의 합금층과, 질화티타늄층 또는 티타늄층을 적층한 구조가 사용될 수 있다.
또는 게이트 전극(810)은 투명 도전성 물질 예를 들어 n-형이 도핑된 인듐산화물, 주석산화물, 아연산화물 또는 인듐주석산화물 등으로 형성될 수도 있다.
소스/드레인 전극(840, 850)은, 알루미늄, 구리, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등의 금속 재료, 또는 이들의 금속 재료를 주성분으로 하는 합금 재료, 또는 이들의 금속 재료를 성분으로 하는 질화물을 사용할 수 있다. 알루미늄이나 구리 등의 낮은 저항 도전성 재료로 형성할 경우에, 내열성 및 부식(腐蝕) 저항성을 증가시키기 위해서 내열성 도전성 재료와 조합하여 사용할 수 있다. 내열성 도전성 재료로서는, 몰리브덴, 티타늄, 크롬, 탄탈, 텅스텐, 네오디뮴, 스칸듐 등을 사용할 수 있다.
예를 들어, 소스/드레인 전극(840, 850)은 제 1 도전층 및 제 3 도전층에 내열성 도전성 재료인 티타늄을 사용하고, 제 2 도전층에 낮은 저항인 네오디뮴을 포함하는 알루미늄 합금을 사용하는 3층 구조로 형성할 수 있다. 소스/드레인 전극(840, 850)을 이러한 구성으로 함으로써, 알루미늄의 낮은 저항성을 발휘시키면서 힐록의 발생을 줄일 수 있다. 또한, 이것에 한정되지 않고, 소스/드레인 전극(840, 850)은 단층 구조로 하여도 좋고, 2층 구조로 하여도 좋고, 4층 이상의 구조로 할 수도 있다.
또는 소스/드레인 전극(840, 850)은 투명 도전성 물질 예를 들어 n-형이 도핑된 인듐산화물, 주석산화물, 아연산화물 또는 인듐주석산화물 등으로 형성될 수도 있다.
도 9를 참조하면, 기판(900) 상에 소스 전극(940) 및 드레인 전극(950)이 형성된다. 소스 전극(940) 및 드레인 전극(950) 상에 p형 산화아연 채널층(930)이 형성된다. p형 산화아연 채널층(930) 상에 게이트 절연막(920) 및 게이트 전극(910)이 차례로 형성된다.
본 발명의 권리범위는 상술한 실시 예에 한정되는 것이 아니라 첨부된 특허청구범위 내에서 다양한 형태의 실시 예로 구현될 수 있다. 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구든지 변형 가능한 다양한 범위까지 본 발명의 청구범위 기재의 범위 내에 있는 것으로 본다.

Claims (15)

  1. 기판에 아연원을 적용하는 단계;
    상기 기판에 상기 아연원을 적용한 후에 상기 기판에 산소원을 적용하는 단계; 그리고,
    상기 기판에 상기 아연원을 적용한 후에 상기 기판에 암모니아수를 적용하는 단계를 포함하는 원자층증착방법을 이용한 p형 산화아연 박막 형성 방법.
  2. 청구항 1에 있어서,
    상기 산소원을 상기 기판에 적용한 후에 상기 암모니아수를 상기 기판에 적용하는 원자층증착방법을 이용한 p형 산화아연 박막 형성 방법.
  3. 청구항 1에 있어서,
    상기 암모니아수를 상기 기판에 적용한 후에 상기 산소원을 상기 기판에 적용하는 원자층증착방법을 이용한 p형 산화아연 박막 형성 방법.
  4. 청구항 1에 있어서,
    상기 산소원과 상기 암모니아수를 동시에 상기 기판에 적용하는 원자층증착방법을 이용한 p형 산화아연 박막 형성 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 하에 있어서,
    상기 암모니아수의 농도는 5 내지 35%인 원자층증착방법을 이용한 p형 산화아연 박막 형성 방법.
  6. 청구항 5에 있어서,
    상기 원자층증착방법에서 챔버 내부는 약 150℃로 유지되는 p형 산화아연 박막 형성 방법.
  7. 기판 상에 n형 나노와이어를 형성하는 단계; 그리고,
    상기 n형 나노와이어를 감싸도록 상기 기판 상에 p형 산화아연 박막을 형성하는 단계를 포함하며,
    상기 p형 산화아연 박막을 형성하는 단계는:
    상기 기판에 아연원을 적용하는 단계;
    상기 기판에 상기 아연원을 적용한 후에 상기 기판에 산소원을 적용하는 단계; 그리고,
    상기 기판에 상기 아연원을 적용한 후에 상기 기판에 암모니아수를 적용하는 단계를 포함하는 광 검출소자 형성 방법.
  8. 청구항 7에 있어서,
    상기 n형 나노와이어를 형성하는 단계는,
    n형 실리콘 나노와이어를 무전해 식각법으로 형성하는 단계를 포함하는 광 검출소자 형성 방법.
  9. 청구항 8 또는 청구항 7에 있어서,
    상기 암모니아수의 농도는 5 내지 35%인 광 검출소자 형성 방법.
  10. 기판 상에 제공된 n형 실리콘 나노와이어; 그리고
    상기 n형 실리콘 나노와이어를 감싸도록, 청구항 6의 방법에 의해 형성된 p형 산화아연 박막을 포함하는 광 검출소자.
  11. 기판 상에 제공된 게이트 전극;
    청구항 6의 방법에 의해 형성되고, 상기 게이트 전극의 상부 또는 하부에 제공된 p형 산화아연 박막; 그리고
    상기 p형 산화아연 박막과 전기적으로 접촉하는 소스/드레인 전극을 포함하는 트랜지스터.
  12. 기판에 아연원을 적용하는 단계; 그리고,
    상기 기판에 상기 아연원을 적용한 후에 상기 기판에 산소원 및 질소원을 적용하는 단계를 포함하며,
    상기 산소원 및 질소원을 적용하는 단계는 암모니아수를 적용하는 단계를 포함하는 원자층증착방법을 이용한 p형 산화아연 박막 형성 방법.
  13. 청구항 12에 있어서,
    상기 암모니아수의 농도는 5 내지 35%인 원자층증착방법을 이용한 p형 산화아연 박막 형성 방법.
  14. 청구항 제13에 있어서,
    상기 원자층증착방법에서 챔버 내부는 약 150℃로 유지되는 p형 산화아연 박막 형성 방법.
  15. 기판 상에 제공된 게이트 전극;
    청구항 12 내지 청구항 14 중 어느 한 항의 방법에 의해 형성되고, 상기 게이트 전극의 부 또는 하부에 제공된 p형 산화아연 박막; 그리고
    상기 p형 산화아연 박막과 전기적으로 접촉하는 소스/드레인 전극을 포함하는 트랜지스터.

KR1020120053707A 2012-05-21 2012-05-21 피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법 KR20130129666A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120053707A KR20130129666A (ko) 2012-05-21 2012-05-21 피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120053707A KR20130129666A (ko) 2012-05-21 2012-05-21 피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20130129666A true KR20130129666A (ko) 2013-11-29

Family

ID=49856219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120053707A KR20130129666A (ko) 2012-05-21 2012-05-21 피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20130129666A (ko)

Similar Documents

Publication Publication Date Title
TWI404217B (zh) 薄膜型太陽能電池及其製造方法
US20100186802A1 (en) Hit solar cell structure
US9153730B2 (en) Solar cell front contact doping
JP6125594B2 (ja) 光電変換装置の作製方法
US9537038B2 (en) Solar cell made using a barrier layer between P-type and intrinsic layers
KR20110100725A (ko) 태양전지 및 그 제조방법
US20130118577A1 (en) Thin Film Type Solar Cell and Method for Manufacturing the Same
KR20100094224A (ko) 태양전지 및 이의 제조방법
JP2008532296A (ja) 減少した画素クロストークを備えたイメージセンサーデバイスを製造する方法
US10243096B2 (en) Crack-tolerant photovoltaic cell structure and fabrication method
KR20110043147A (ko) 이종 접합 태양전지 및 그 제조방법
KR20190057413A (ko) 태양전지의 제조 방법
KR20130129666A (ko) 피형 산화아연 박막 형성 방법 및 이를 이용한 소자 제조 방법
US20110088766A1 (en) Thin-Film Photovoltaic Device and Method for Manufacturing the Same
US20160240708A1 (en) Solar cell with a hetero-junction structure and method for manufacturing the same
US20120202316A1 (en) Plasma treatment of tco layers for silicon thin film photovoltaic devices
JP5525298B2 (ja) 導電性窒化シリコン膜の製造方法
TW201801339A (zh) 光發電元件
TWM517421U (zh) 異質接面太陽能電池結構
JP2014055111A (ja) 導電性窒化シリコン膜、導電性窒化シリコン膜積層体、および光電変換装置
JP2012238713A (ja) シリコン系薄膜の製造方法
KR20120046362A (ko) 태양 전지 및 이의 제조 방법
TW201822364A (zh) 矽基異質接面太陽能電池
KR20120077789A (ko) 수직 정렬된 실리콘 나노선 위에 산화아연을 증착하는 방법 및 광다이오드
JP2012049416A (ja) シリコン系薄膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application