KR20130128419A - Ir에 투명하고 rf를 반사시키는 광전자 윈도우 - Google Patents

Abstract

본 발명은 2개의 면들 (11, 12) 을 갖는 기판 (10) 을 포함하는 광전자 포트홀 (100) 에 관한 것이다. 그것은, 상기 기판의 상기 면들의 일방의 면 또는 양방의 면들 상에, 수개의 헤테로 구조들 (30) 의 스택을 갖고, 각 헤테로구조는 적어도 2개의 반도체 층들 SC1, SC2 (31, 32) 로 구성되고, 상기 층 SC1 (31) 은 도핑되고, 상기 층 SC2 (32) 자체는 상기 층 SC1과의 계면에서 형성된 2차원 전자 가스 층 (33) 을 포함한다. 그것은 또한 모든 상기 전자 가스 층들 (33) 과 접촉하는 전극 (40), 상기 전극 (40) 과 접촉하는, 상기 스택에 매설된 이중 주기성 금속 그리드를 포함한다. 기판 및 층들은 0.4 ㎛ - 5 ㎛ 대역에서 투명하다.

Description

IR에 투명하고 RF를 반사시키는 광전자 윈도우 {OPTRONIC WINDOW TRANSPARENT TO IR AND REFLECTING RF}

본 발명의 분야는 항공기에 탑재되는 광전자 장비(레이저 텔레미터, LIDAR, VIS/IR 카메라, 착륙을 보조하는 광전자 장비 등) 의 EMC (Electro-Magnetic Compatibility) 의 분야에 관한 것이다.

실제로, 이러한 타입의 장비 상의 광학 윈도우의 존재는 이들 디바이스들의 내부를 주위의 전자기 파에 노출시키고 그 역 또한 마찬가지이다. 용어 광학 윈도우는 기계적 구조에 임베딩된 투명 포트홀 (porthole) 전체를 나타내고; 포트홀은 통상적으로 15 내지 40 cm 의 직경을 갖는다. 전자기 파에의 이러한 노출은 다음의 결과들을 가질 수도 있다:

- 광전자 디바이스의 동작의 교란,

- 다양한 주위의 전자 장비 (레이더, 무선 통신 등) 의 동작의 교란.

사용되는 광학 파장 범위 (300 ㎚ 내지 20 ㎛) 에서 투명하고 RF 파들 (1 MHz 내지 100 GHz) 을 반사시키는 광학 윈도우의 사용은 장비의 카카스 (carcass) 의 레벨에서 전기적 연속성을 확보하여 패러데이 케이지 (Faraday cage) 를 구성하는 것을 가능하게 한다. 다음으로, 광전자 윈도우는 RF 대역에서는 불투명하다.

오늘날, 2개의 추구되는 효과들: 광학 투명성 및 마이크로파 반사/흡수의 조합을 달성하기 위하여 3개의 기법들이 주로 채용된다.

제 1 기법은 동일한 치수의 금속 그리드 (grid) 를 광학 포트홀과 연관 (associating) 시키는데에 있다.

마이크로파 주파수의 관점에서, 이 그리드는 하이-패스 주파수 필터 (high-pass frequency filter) 로서 거동하고 그의 성능은 그리드의 와이어들의 크기, 그의 피치 및 사용된 금속 (일반적으로, 금 또는 구리) 의 성질에 관련된다. 실제로, 그리드의 피치와 비교하여 큰 파장들 및 그리드 와이어 두께보다 더 작은 전자기 장의 침투의 두께 (소위 표피 (skin) 두께) 에 대해, 그리드는 균일하고 따라서 반사 금속층으로서 보여진다.

광학 관점에서, 그리드의 와이어는 회절 엘리먼트로서 거동한다. 주어진 파장에 대하여, 고려되는 파장에 대한 와이어들의 크기에 의해서 뿐만 아니라 그리드의 주기성에 의해 결정되는 회절의 유효성이 광학 손실을 결정할 것이다. 예를 들면, 30 ㎛의 와이어 두께를 갖고 224 ㎛의 규칙적인 메시 셀 (피치) 을 갖는 구리 그리드는 78%의 가시 광학 투명도를 나타낸다.

그러한 디바이스들의 성능은 주로 기술적 한계들에 의해 제한된다. 실제로, 그리드가 기계적으로 자립 (self-support) 될 때, 그의 와이어 직경 및 그의 피치는 재료들의 저항 한계를 넘어 감소될 수 없다; 그러면 광학 회절이 너무 커진다.

또한, 반도체 재료들을 구현하고 흡수 층에 부딪치는 입사 RF 파를 커플링하는 것을 가능하게 하는 이중 주기성 그리드 (bi-periodic grid) 들의 존재를 또한 지적하기로 한다.

채용되는 다른 기법은, 광학 핀홀 상에, 투명 전도 층을 성막하는데에 있다. 이러한 목적으로, 미세 층 또는 도핑된 산화물에 (또는 박층, ITO, ZnO에) 성막된 금속들이 보통 채용된다. 마이크로파 주파수에 대하여, 반투명 층은, 플라즈마 주파수보다 낮은 주파수를 갖는 파들을 균일하게 반사시키는 것을 가능하게 하는 금속과 같이 거동한다. 이 기법은 통상적으로, 항공기 또는 헬리콥터 캐노피 상에 채용된다.

이 기법은 (특히, 뷰잉 관련된 모든 응용들을 위한) 가시 영역에서 만족스러울 수도 있지만, 층이 통상적으로 10 Ω 미만의 표면 저항 (시트 저항) 으로 충분히 전도할 때, IR 파들이 강하게 반사되거나 및/또는 흡수되는 1.5 ㎛보다 높은 파장들에 대해서는 그렇지 않다. 통상적인 전도도는 1.5 ㎛ 에서 40%의 투과율에 대해 약 10 ohm (시트 저항) 정도이다.

마지막으로, 제 3 기법은, 다른 2개와 상이하게, 광학 적합성 재료로, Salisbury 스크린 타입의 주파수 선택적 표면을 구현한다.

이 타입의 표면은, λ/4 의 유효 두께의 기판의 부분 반사 마이크로파 주파수 디옵터로 이루어지며, 고 반사 RF 표면이 뒤따른다. 따라서, 제 1 디옵터 상의 RF 반사는 고 반사 디옵터 상의 반사와 위상 반대로 커플링되어 포트홀의 RF 반사도의 감소를 발생시킨다.

이들 반사 표면들은 그리드, 또는 앞서 제시된 바처럼 반투명 층들의 도움으로 제조될 수 있다.

이 타입의 필터는 좁은 주파수 대역에 대해서만 효과적이다. 이 타입의 디바이스의 동작 대역을 넓히기 위한 기법들이 존재한다 (예를 들면, Jaumann 스크린); 하지만, 그것들은 상대적으로 두꺼운 구조들의 제조에 이른다.

따라서, 모든 전술된 요건들에 대하여, 양호한 IR 투과율, 낮은 RF 투과율 및 양호한 기계적 저항성의 면에서 동시에 만족스러운 포트홀에 대한 요구가 현재까지 남아 있다.

본 발명은, 헤테로 구조들의 스택과 연관된 0.4 과 5 ㎛ 사이의 투명 기판의 사용에 기초하고, 각 헤테로 구조는 (통상적으로 1 eV보다 높은) 높은 금지 대역 에너지의 반도체 층들 및 통상적으로 100 cm²/V/s보다 큰 이동도를 갖는 이동 전기 캐리어들을 포함한다.

높은 금지 대역 에너지의 반도체 층들의 사용은 90%보다 큰 양호한 IR 투명도를 수여하고; 그의 10 ㎛ 정도의 두께 및 100 cm²/V/s보다 큰 캐리어들의 높은 이동도는 그의 전도성 그리고 따라서 그의 RF 반사성을 보장한다.

더 엄밀하게는, 본 발명의 요지는 2개의 면들을 갖는 기판을 포함하는 광전자 포트홀이다. 그것은 주로, 기판의 면들 중 일방의 면 또는 양방의 면들 상에 다음을 포함하는 것을 특징으로 한다:

- 수개의 헤테로 구조들의 스택으로서, 각 헤테로 구조는 적어도 2개의 반도체 층들 SC1, SC2로 구성되고, 층 SC1이 도핑되고, 층 SC2 자체는 층 SC1과의 계면에 형성된 2차원 전자 가스 층을 포함하는, 상기 스택, 및

- 모든 전자 가스 층들과 접촉하는 전극.

2DEG 타입의 2차원 전자 채널들의 존재 ("2차원 전자 가스") 는 구조에서 캐리어들의 이동도를 증가시키고 따라서 RF 반사성 및 IR 투명성을 증가시키는 것을 가능하게 한다.

선택적으로, 그것은, 스택에 매설될 수 있는 전극과 접촉하는 이중 주기 금속 그리드를 포함한다. 그것은 일반적으로 규칙적인 메시 셀들을 갖는다. 그것은 통상적으로 5 ㎛ 미만의 두께 및 500 ㎛ 미만의 피치를 갖는 와이어를 갖는다.

본 발명의 특징에 따르면, 반도체 층 SC2 은 미도핑된다.

본 발명의 다른 특징에 따르면, 헤테로 구조들은 상이한 두께이거나 및/또는 동일한 재료들로 구성되지 않거나 및/또는 동일한 수의 층들을 포함하지 않는다.

이 포트홀은 통상적으로 10 내지 80개 헤테로 구조들의 스택을 포함한다.

그것은 기판과 헤테로 구조들의 스택 사이의 버퍼 층, 그리고 1개 또는 2개의 반사방지 층들을 포함할 수 있다.

기판은 일반적으로 사파이어 또는 SiC 또는 Si로 만들어지고, 층 SC2 은 GaN으로 만들어지고 층 SC1은 Al 농도가 25 내지 30%인 AlGaN으로 만들어진다.

사파이어 상의 GaN의 에피택시는 매우 높은 기계적 강도 및 내열성의 윈도우들을 제조하는 것을 가능하게 한다 (Ga 과 N 사이의 강한 공유 결합은 높은 금지 대역 에너지 : 3.2 내지 3.4 eV 를 발생시킨다). 1000 ℃보다 높은 성장 온도는 높은 열적 안정성을 제공한다.

본 발명의 요지는 또한 도전 기계 구조에 임베딩되는 설명된 것과 같은 포트홀을 포함하고, 그 포트홀의 전극은 이 도전 구조에 링크된다.

본 발명의 다른 특징들 및 이점들은, 비한정적 예 및 첨부 도면들을 참조하여 주어지는, 다음의 상세한 설명을 읽게될 때 분명해질 것이고, 첨부된 도면들 중에서:
도 1은 아연 블렌드 타입의 입방 및 비극성 (도 1a) 및 우르차이트 타입의 헥사고날 및 극성 (도 1b) 결정질 GaN 구조를 개략적으로 나타낸다.
도 2는 100 ㎚ 초과 (도 2a) 및 100 ㎚ 미만 (도 2b) 의 통상적인 네트워크 폭에 대해, 기판에 수직인 방향의 함수로서, 높은 이동도의 2DEG 채널들의 평행 배치를 허용하는 헤테로 구조들의 네트워크의 에너지 대역 구조를 개략적으로 나타낸다.
도 3a는 1500 cm²/V/s의 이동도에 대해 -10 과 -50 dB 사이에서 변하는 RF 투과를 얻기 위해 네트워크에서 캐리어들의 평균 밀도의 함수로서 요구되는 전체 네트워크 두께를 제공하고, 도 3b는 같은 이동도에 대해 각 채널에서 캐리어들의 밀도의 함수로서 λ=4.5 ㎛의 자유 캐리어들과 연결된 흡수를 제공한다.
도 4는 본 발명에 따라, 원형 기판 상에 제조된 포트홀을, 사시도 (도 4a), 평면도 (도 4b), 3개의 헤테로 구조들의 스택으로 단면 AA에 따라 (도 4c), 개략적으로 나타낸다.
도 5는, 5x5 ㎛²의 금 와이어 및 400 ㎛의 피치의 그리드를 포함하는, 두께가 전체 8 ㎛인 80개 헤테로 구조들을 갖는 포트홀에 대해 획득된, 광학 반사, 투과 및 흡수 계수들 (도 5a) 그리고 RF 투과 (도 5b) 를 제공한다.
도 6은 본 발명에 따른 광전자 윈도우를 개략적으로 나타낸다.
하나의 도면 내지 다음 도면에서, 동일 엘리먼트들은 같은 부호로 표시된다.

본 발명의 제 1 실시형태에 따르면, 0.4 과 5 ㎛ 사이의 필요한 투명성을 갖고 매우 양호한 물리적 및 기계적 특성의 기판, 이를테면 사파이어가 이동 캐리어들 및 높은 금지 대역 에너지의 반도체 층들을 포함하는 헤테로 구조들의 스택과 연관된다. 사용되는 반도체 층들 중에서, 예를 들면, 반도체 GaN 층; 사파이어 상에서 양호한 결정학적 품질로 성장 가능한 특정 피쳐를 갖는 GaN이 언급될 수 있고, 이 방법은 따라서 매우 높은 기계적 및 열적 탄력성 (resilience) 의 구조를 획득하는 것을 가능하게 한다.

GaN 층의 거동은 자유 캐리어의 밀도와 그의 이동도에 의존한다. 이들 2개 양 및 재료의 고유 특성에 기초하여, 플라즈마 주파수 f_p (이는 재료의 유전율의 실부 (real part) 가 0인 전자기 주파수에 대응한다) 로 불리는 특성량을 정의하는 것이 가능하다:

여기서 n_e 는 캐리어 밀도, m_eff 는 그들의 유효 질량 및 μ_e 는 이들 캐리어들의 이동도, q 는 전자의 전기 전하, ε₀ 는 진공중 유전율, ε_R 는 고려되는 재료의 상대 유전율이다. 이 주파수는 다음 플라즈마 파장 λ_p으로 칭해지는 파장과 연관될 수 있다:

여기서 c는 진공중 광속이다.

따라서, 반도체 GaA 층의 거동은 고려되는 파장에 의존한다:

- λ_p 보다 밑의 전자기 파장들 (우리의 경우 가시 및 IR 파) 에 대하여, 이 층은 유전체로서 거동할 것이고 따라서 통과 (traverse) 되면서 손실될 것이다. 이 파장 범위에서 재료의 투명성은 특히 자유 캐리어들의 밀도 및 GaN 구조에서 그들의 이동도에 의존할 것이다.

- λ_p 보다 위의 파장들 (우리의 경우 RF 파) 에 대하여, 이 층은 금속으로서 거동할 것이고 무선 주파수의 관점에서 쇼트 회로 (short circuit) 를 형성할 것이다. 따라서 입사파가 반사되고, 그 성능은 만들어진 쇼트 회로의 품질 그리고 따라서 GaN 층의 표면 반사도에 의존한다.

층이 더 전도할 수록, 즉 그것이 (100 cm²/V/s 초과의) 높은 이동도, 및 (10¹⁸ cm^-3 초과의) 높은 밀도의 자유 캐리어들을 포함하는 경우 입사파는 더욱더 반사된다. 그러면, 우리는 RF 파들에 불투명한 광전자 윈도우를 가지게 될 것이다.

반도체 층의 광학 특성이 상기된다. 자유 캐리어들과의 상호작용에 관련된 것들은 Drude 모델의 도움으로 설명될 수 있다. 재료의 고유 파라미터 및 캐리어들의 고유 파라미터 (밀도, 유효 질량 및 이동도) 에 기초하여, 파장의 함수로서, 복소 유전율 ε=ε₁+iε₂, 및 재료의 복소 굴절률 N=n-ik을 계산하는 것이 가능하다. 파장 λ에 대하여, 자유 캐리어들에 의한 흡수와 연결되는 광한 선형 손실 α이 그 후에 다음에 따른 굴절률의 복소부에 관련된다:

따라서, 두께 d의 반도체 층의 (계면에서의 반사를 고려하지 않고서, 단일 횡단에 관련되는) 광학 투과 T_opt 및 광학 흡수 A_opt 는 다음에 의해 주어진다:

반도체 층의 마이크로파 주파수 특성이 상기된다.

-표피 두께에 비해 작은 두께 d에 대하여, 반도체 층의 무선주파수 특성이 특히 그의 표면 저항 R_S에 의해 결정된다.

자립 층에 대해, RF 투과는 그후 다음 식에 의해 주어질 수 있다:

.

사파이어 기판 상의 GaN의 성장의 문제 이슈가 이제 고려된다.

성장은 가장 일반적으로 배향 [0001] 의 사파이어 기판 상의 우르차이트 결정질 기판의 c-축을 따라 수행된다. 그럼에도 불구하고, (반극성 방향들 (x,y,z) 을 따라 또는 비극성 구조에 대한 평면에서) 기판에 수직하지 않은 c-축을 갖는 디바이스들이 서서히 나타난다.

성장에 따른 문제 이슈들의 하나는 헤테로 에피택시를 구성하는 다양한 재료들 사이의 메시 셀 미스매치에 관련된다. 사파이어 기판 (Al₂O₃) 상의 GaN 성장은 그후에 기판에 대해 30°만큼 회전된 수평 결정 축 (a) 으로 수행된다.

팽창 계수의 차이는 또한 1000 ℃ 부근에서 수행되는 성장 동안 기계적 문제들에 기여한다. 다양한 타입들의 재료들에 대한 데이터는 우르차이트 구조를 갖는 III-N 족 (family) 으로부터의 반도체들에 대해 다음 표에서 차트화된다.

이 메시 셀 미스매치를 초월하도록 구현되는 주된 성장 기법들 중 하나는 저온 (450 과 600 ℃ 사이) 에서 에피택시되는, 수십 나노미터 두께의 버퍼 층의 사용이다. 이는 메시 셀 파라미터를 III-N 반도체 (바람직하게는, GaN 또는 AlN) 의 그것에 적응시키는 것을 가능하게 한다.

이 기법은 적합한 메시 셀 파라미터 및 결정 배향으로 (1000 ℃ 보다 높은) 고온에서 에피택시를 수행하는 것을 가능하게 한다. 이것은 매우 양호한 광학 투명성의 층들을 낳는다. 통상적인 표면 거칠기는 5 ㎚ RMS (표준 편차를 위한 표현 Root Mean Square 를 나타내는 두문자) 미만이다.

문헌으로부터 잘 알려져 있는, 다른 기법은, 예를 들면, 이들 층들 사이의 계면에서 "스루 (through)" 디스로케이션을 가두기 (trap) 위해 AlN / GaN 2성분의 다중층을 제조하는데 있다. 이들 다중층은, 보여질 바처럼 전기 전도도에 기여할 수 있는 2차원 전자 가스를 단번에 생성하는 것을 가능하게 한다.

실제로, 거대한 반도체에서, 따라서 이동도는 결함들의 밀도 및 따라서 도핑에 관련된다: 도핑이 더 높아질수록, 이동도는 낮아진다. 전자기 적합성과는 아주 다른 분야, 즉 HEMT 트랜지스터 ("High-Electron-Mobility-Transistor") 의 분야에서, 캐리어들의 이동도를 증가시키기 위하여 사용되는 기법들 중 하나는 다음에 있다:

- 수송 구역으로부터 도핑 구역을 물리적으로 분리시켜 수송 구역에서 불순물들의 밀도를 제한하고 따라서 캐리어들의 이동도를 최적화하는 것,

- 수송 구역에서 전도 대역 위에 페르미 준위를 위치시켜 거기에, (2차원적으로 구속된) 자유 캐리어들이 고밀도로 존재하는 구역을 형성하는 것.

이것은, 캐리어들의 이동도 및 밀도가 매우 높은, 2DEG ("Two-Dimensional Electron Gas") 로 불리는, 2차원 채널을 형성하는 것을 가능하게 하는 헤테로 접합의 도움으로 수행된다. 단순 거대 층들에 대하여, 이러한 타입의 헤테로접합은 따라서 훨씬 더 낮은 전기 저항성의 어셈블리를 제조하는 것을 가능하게 한다.

전기 전도는 층들의 평면에서 일어나므로, 따라서 TEM 편광 입사 RF 파들은 2DEG의 자유 전자들의 "가스" 와 상호작용하기 쉽다.

마이크로일렉트로닉스에 요구되는 기능들은 여기에서 우리에 관련되는 것과는 매우 상이하다. 전자 가스의 사용이 또한 마이크로일렉트로닉스에 채용되지만, 다수의 전도 채널들을 평행하게 (평행 평면들에) 두는 것은 마이크로일렉트로닉스에 적용되지 않는다.

본 발명의 기본 원리는, 기판상에 이러한 타입의 헤테로구조를 하나가 다른 하나 위에 가게 스택킹하여, 2차원 가스의 네트워크를 구성함으로써 다음을 갖는 헤테로 구조를 제조하는 것을 가능하게 한다:

채널들의 세트를 평행하게 두는 것에 의해, 거대 반도체 (massive semi-conductor) 에서보다 훨씬 더 낮은 전체 저항성 및

2DEG 층들에서 캐리어들의 높은 이동도 덕에 증가된 IR 투명성.

우르차이트 타이의 헥사고날 및 극성 결정 구조, 또는 아연 블렌드 타입의 입방 및 비극성 (각각, 도 1a 및 도 1b에 도시) 의 AlGaN/GaN 헤테로접합의 경우에, 캐리어들은 일반적으로, 존재하는 잔류 또는 의도적인 도핑에 의해 제공되고; 압전 효과는 그 접합을 자연적으로 편광하고 채널을 채우는 것을 가능하게 한다. 몇몇 헤테로접합들의 네트워크의 경우에, 이 압전 효과는 표면으로부터 발생하는 캐리어들에 기초하여 채널들의 세트를 채우기에 불충분하다. 따라서, AlGaN 배리어들을 국부적으로 (즉 배리어의 두께의 일 부분 상에만) n-도핑 또는 선택적으로 p-도핑에 따라, 그리고 바람직하게는 주기적으로 도핑하는 것이 제안된다.

사용되는 알루미늄의 양은 (통상적으로 25 내지 30 %) 는 2차원 에피택셜 성장을 보장하는 것을 가능하게 한다. 마이크로일렉트로닉스 응용 (특히, 트랜지스터) 와 대비하여, 크랙의 부재 그리고 또한 층들 사이의 전기 절연은 요구되지 않는다. 이것은 이러한 타입의 구조의 제조를 현저히 용이하게 한다.

네트워크의 주기 (period) 의 통상적인 폭이 100 ㎚보다 더 클 때, HEMT 타입의 트랜지스터들에서 만나게되는 것들과 같은 프로파일을 갖는 채널들을 달성하는 것이 가능하다. 이러한 타입의 네트워크는 도 2a에 제시되어 있고, 여기에서 E_f 는 페르미 준위를 나타내고, E_c 는 전도 대역 에너지, E_v 는 원자가 전자 대역 에너지를 나타낸다.

채널들이 좁아질 (< 100 ㎚) 때, 다중 양자 우물 타입의 에너지 대역 아키텍쳐가 다음으로 달성되고, 여기에서 우물에 존재하는 전자들은 불연속 에너지 준위 상에 분포될 수 있다. 이 타입의 네트워크는 도 2b에 제시되어 있다.

이 타입의 구조는 QWIP (표현 Quantum Well Infrared Photodetector를 나타내는 두문자어) 적외선 검출기들의 구조와 흡사하지만, 동작 및 사용 방식은 완전히 상이하다. 실제로, 수직 입사의 IR 광파 (optical wave) (GaN의 광굴절률을 고려하여, 이 층에서 최대 입사는 25°이다) 는 층들의 평면에 평행하게 배향된 편광을 나타낸다. 따라서, 이 파는 양자 우물들에서 불연속 에너지 준위와 상호작용하지 않고 따라서 서브 대역 내 또는 간 천이와 관련된 (QWIP에서 처럼) 광 흡수가 없다. 하지만, 이 편광은, 층들의 평면에 구속된 자유 전자들의 "2차원 가스" 와의 상호작용을 수반하고, 이것은 자유 캐리어들과 연결된 광 흡수에 의해 표명될 수도 있다.

같은 방식으로, 수직 입사 TEM RF 파는 이들 "2차원 가스" 를 여기시키고, RF 파장에 상대적으로 구조의 두께를 고려하여, 매우 양호한 전기 전도도의 등가 단일 층과 상호작용한다.

그 부분에 대한 입사 광파는 이 네트워크를, 두께에 의해 가중되는, 구조의 굴절률의 평균에 등가인 유효 굴절률을 갖는 층으로 본다. 실제로, (수십 나노미터 정도의) 층들의 두께는 고려되는 최단 광파장 (~ 400 ㎚) 보다 훨씬 더 작다. 더욱더, (Al,Ga)N 족의 2개 재료들의 사이의 광 굴절률의 차이는 매우 작고 (0.2 미만), 거의 간섭을 유발하지 않는다.

채널들에서의 이동도는 대부분, 채택된 대역 아키텍쳐에 의존하고, 이들 2DEG 구조들에서 이동도를 최적화하는 전통적인 기법들이 사용될 수 있다:

- 채널들의 폭의 최적화,

- 채널들의 (에너지 관련) 깊이의 최적화,

- 배리어들의 도핑의 최적화,

- 선택적으로 채널들에 근접한 상이한 조성의, 미도핑된 구역들의 사용,

- 기판 상의 버퍼 층들의 사용,

- 등.

IR 투명 성능을 보호하기 위하여, 이 최적화는 채널들에서 캐리어들의 밀도 n_2DEG를 제한하면서 이루어져야 한다. 실제로, 채널들에서 캐리어들의 밀도가, 고려되는 IR 파장 λ_IR 보다 더 짧은 플라즈마 파장의 획득으로 이어질 때, IR 투과의 하락이 획득된다.

따라서, 4.5 ㎛ 의 최대 IR 파장에 대하여, 채널들에서 캐리어 밀도는 ~ 6.10¹⁹ cm^-3로 제한된다.

도 3a는 채널들에서 1500 cm²/V/s 의 이동도에 대해 달성되야 하는 네트워크의 전체 두께 d_tot를 나타내고; 1900 cm²/V/s의 이동도가 상업적으로 시판되는 구조들에서 제공된다. 이 두께는 전체적으로 네트워크에서 평균 도핑 n_moy의 함수로서 그리고 RF 반사도의 다양한 추구 값들에 대해 표시된다.

채택된 네트워크 아키텍쳐의 함수로서, 채널들에서 캐리어들 n_2DEG 의 밀도는 하나 그리고 같은 평균 캐리어 밀도에 대해 다를 수 있다. 이 캐리어 밀도의 함수로서 그리고 도 3a에 따른 전체 구조 두께를 고려하는 것에 의해, 채널들에서 자유 캐리어들과 연결된 IR 흡수를 계산하는 것이 가능하다. 이들 결과들은 4.5 ㎛의 IR 파장에 대해 도 3b에 표시되어 있다.

또한, 모든 전자 가스 층들과 접촉하도록 전극이 형성된다. 포트홀이 임베딩되는 도전 기계 구조와 전기적으로 링크되도록 의도된다.

다른 실시형태에 따르면, 금속 그리드는 전술된 것과 같은 포트홀에 통합된다. 이 통합은, 에피 구조화 (epi-structured) 반도체 층에 그리드를 매설하는 것에 의해, 또는 표면상에 그리드를 성막하는 것에 의해 행해질 수 있다.

이 그리드는 RF 도메인에서 하이 패스 필터로서 거동한다. 성막된 와이어들의 직경은, 광 차단 (optical occultation) 을 제한하도록 작다. 그리드의 메시 셀의 크기는 필요한 컷오프 주파수에 의존한다.

GaN 층 (~ 2.3) 의 굴절률을 고려하여, 25°보다 큰 각도로 기판에서 회절되는 광선의 부분이 필터링되는데 왜냐하면 그것들이 내부 전반사 (total internal reflection) 에 의해 가두어지게 남기 때문이다.

그리드의 패턴은, 회절 차수 (diffraction order) 들의 생성을 회피하도록 유사 랜덤 (pseudo-random) 또는 비주기적 (aperiodic) 방식으로 성막될 수 있다.

그리드 와이어 직경은 디바이스가 사용되야할 낮은 주파수에 의존하는 금속에서 전자기장의 침투의 깊이 (표피 두께 δ) 보다 더 커야 한다.

여기에서 μ₀ 는 진공중 투자율 그리고 μ_R 는 재료의 상대 투자율이다.

예를 들면, 1GHz에서, 금 와이어 (전도도 κ = 45.2 10⁶ S/m μ_R = 1) 에 대해, 표피 두께 δ는 2.3 ㎛이다.

이 실시형태는 저주파수 (하이 패스 필터) 에 대한 그리드들의 RF 절연 성능 및 고주파수에서 에피 구조화 반도체 층의 성능을 결합한다.

본 발명자들은 이제 도 4와 함께, 헤테로구조들의 네트워크에 매설된 금속 그리드를 갖는, 이 제 2 실시형태에 따른 포트홀 (100) 의 예시적인 실시형태를 설명할 것이다. 이 예에서 모든 헤테로 구조들 (3개) 는 동일하지만, 또한 계속 보여질 바처럼 반드시 그럴 필요는 없다; 반도체 층 SC1는 n-AlGaN이고, 미도핑 반도체 층 SC2 는 GaN이지만, 여기에서 다시 다른 예들의 재료가 주어질 것이다.

먼저, (반드시 대칭 회전을 가질 필요는 없는) 평면 기판 (10) 에 기초하여 수행되고, 그의 면들 중 하나 (11) 는 광학 품질로 연마되고 다른 하나 (12) 는 에피텍시에 의한 성장과 적합한 (compatible) 품질로 연마된다 (소위 에피 레디 (epi-ready) 면). 이 기판은, 선택적으로 c-배향된, 사파이어이거나 또는 II 대역에서 1.06 ㎛, III 대역에서 1.55 ㎛의 실시형태들에 대해 실리콘이거나 또는 가시에서 III 대역에 이르기까지 SiC일 수도 있다. 그것은 또한, 초기 기판들이 제거된, 분리 제조된 헤테로구조들을, 선택적으로 큰 치수의 호스트 기판 상으로, 전사하는데 주로 있는 "Smart Cut" 기술로 획득된 것과 같은 호스트 기판을 수반할 수도 있다.

버퍼 층 (20) : 선택적으로 수 나노미터 두께 (20 내지 50 ㎚) 그리고 (450 내지 600 ℃ 정도의) 저온에서 에피택시된 GaN 또는 AlN의 층 다음에 (1000 ℃보다 높은) 고온에서 에피택시된 수 미크론 (~2 ㎛) 의 GaN 또는 GaAlN의 층이 에피 레디 측면 상에 미리 성막될 수 있다.

직접적으로 기판 (10) 상에 또는 이 버퍼 층 (20) 상에, GaN/AlGaN 헤테로구조들 (30) 의 스택이, 수개의 2DEG 채널들 (33) 을 하나가 다른 하나 위에 오게 형성하도록 하는 그러한 방식으로 에피택시된다. 바람직하게는, GaN 층 SC2 (32) 는 도핑되지 않는다. AlGaN 배리어 층 SC1 (31) 은 (선택적으로 실리콘으로) 주기적으로 n-도핑된다. 도면에서, GaN/n-AlGaN 층들의 스택이 나타나 있고; 그것을 거꾸로 하여 n-AlGaN /GaN 층들의 스택을 제조하는 것이 가능하다.

선택적으로, 배리어들의 각각의 두께는, Bragg 거울 타입의 구조의 형성을 피하도록 서로 약간 상이할 수도 있다.

재료들 및 반도체 층들의 수는 하나의 헤테로구조로부터 다른 헤테로 구조까지 다를 수도 있다.

AlGaN 배리어 (31) 에서 도핑 농도, 그들의 두께, GaN 층들 (32) 의 두께, 그리고 에피택시된 구조의 전체 크기는 층의 전체 전기 저항의 면에서 요구되는 성능 및 관심 대역에서 요구되는 광학 투명성에 의존한다.

전극 (40) 및 그리드 (50) 를 제조하는 단계가 이제 설명될 것이다.

샘플의 주위 전체에 대해 그리고 GaN/AlGaN 네트워크의 깊이 전체에 대해, 선택적으로 기판 (10) 에 관한한, 에피 구조화된 면 상에서, 개구가 만들어진다. 식각이 그의 플랭크 (flank) 상에 확고한 접촉을 허용하도록 보장된다.

성막될 그리드의 패턴을 재사용하는 제 2 식각이 수행된다. 식각의 깊이 및 폭은 성막될 그리드의 와이어 (50) 의 크기, 그리고 따라서 구하는 RF 성능에 의존한다. 도 4a 및 도 4b에 도시된 바처럼, 사용되는 그리드의 패턴은 금속화 (metallization) 후 전극과 그리드 사이의 전기적 연속성을 확보하기 위해 주위에서 개구를 회복 (regain) 하도록 보장된다.

옴 콘택트들 (41 및 42) 이 2개 개구들의 저부에 성막된 다음 어닐링된다. 선택적으로 이들 콘택트들은 Ti/Al/Ni/Au에, Ti/Al/Mo/Au에, Ti/Al/Ir/Au 등에 기초할 수도 있다. (800 ℃ 정도의) 고온 어닐링은 양호한 품질의 전기 콘택트를 획득하는 것을 가능하게 한다. 도 4a 및 도 4b에서, 그리드는 (양쪽 축을 따라 동일 주기) 규칙적인 메시 셀을 갖는 이중 주기성이지만, 2개 주기들은 상이할 수도 있다.

다른 금속 성막 (42) 이 콘택트 (41) 을 두껍게하고 선택적으로 넓히도록 수행될 수 있다. 이 콘택트는 Ti/Au를 기초하여 제조된 다음 Au이 전해질 재충전 (recharge) 될 수 있다. 따라서, 전극 (40) 은 옴 콘택트 (41) 및 이 다른 금속 성막 (42) 으로 구성된다.

다른 금속 성막 (52) 이 콘택트 (51) 을 두껍게하고 선택적으로 넓히도록 수행될 수 있다. 이 콘택트는 Ti/Au를 기초하여 제조된 다음 Au이 전해질 재충전될 수 있다. 유리하게는, 이렇게 성막된 금속의 두께는, 그리드를 효과적으로 보호하기 위하여 헤테로 구조의 높이를 초과하지 않는다. 따라서, 그리드 와이어 (50) 는 옴 콘택트 (51) 및 이 다른 금속 성막 (52) 으로 구성된다.

획득된 전극 (40) 은 GaN의 2DEG 채널들 (33) 과 전기 접촉을 보장하고 따라서 포트홀 (100) 과 전기 레퍼런스 (electrical reference) 로서 작용하는 그의 기계 지지체 사이의 전자기 연속성을 보장하는 것을 가능하게 한다. 포트홀 상의 전기 콘택트를 픽업 (pick up) 하는 것을 가능하게 하는 이 두꺼운 금속화 (metallization) 는 또한 그것이 임베딩되는 기계 지지체를 덮을 수 있다. 따라서, 포트홀의 전기 연속성을, 그것을 측면으로부터 접촉시킴으로써, 확보하는 것이 가능해진다.

반사방지 층들 (60) 이, 관심 파장에서, 계면에서의 광 반사를 감소시키고, (GaN/사파이어 계면에 특히 관련되는) Fabry-Perot 공동의 형성을 피하기 위하여, 포트홀의 2개면들의 각각 상에 (선택적으로 오로지 기판의 면 (11) 상에, 또는 오로지 그리드 측면 상에) 성막될 수 있다. 이들 2개 층들 (60) 의 각각은 독립적으로 최적화될 수 있고, 사파이어 (~1.8) 및 AlGaN (~2.3) 의 굴절률들은 상이하다. 선택적으로, 이들 층들 (60) 은 유전체 또는 큰 갭을 갖는 반도체 (이를테면 다이아몬드, TiO₂, MgF₂, ZnS, 또는 기타 …) 중 어느 하나에 기초하거나 또는 나노 구조화된 서브 람다 재료들에 기초할 수 있다: 선택적으로 그것은 헤테로구조를 직접 수반할 수도 있다.

두꺼워진 주위 콘택트 (40) 에 대한 액세스를 허용하기 위하여 개구가 반사방지 층들 (에피 구조화된 측면) 에 만들어진다.

더 간단한 변형 실시형태에 따르면, 그리드는 매설되는 것이 아니라, 표면에서, 스택상에 또는 반사방지 층 상에 성막된다. 물론, 금속 그리드 없는 포트홀을 제조하기 위하여, 이전 단계들은 제 2 식각 단계 없이 구현된다.

다른 변형 실시형태에 따르면, 헤테로구조들의 스택은 에피택시되는 것이 아니라 기판의 에피 레디 면 상으로 전사된다.

또 다른 변형들이 수행될 수 있다:

GaN 은 다음과 같은 III-N 반도체로 교체될 수 있다:

- AlN (GaN보다 더 높은 금지 대역 에너지 : Eg=6.2 eV 즉, λg=200 ㎚) 이에 의해 반도체 층의 투명성을 근 UV로 확장시키는 것을 가능하게 한다. 확장에 의해, 6.2 eV 과 3.4 eV 사이의 금지 대역 에너지를 위치시키는 것을 가능하게 하는 Al_xGa_1-xN 의 모든 조성물들.

- InN (GaN보다 더 낮은 금지 대역 에너지 : Eg=0.65 eV 즉 λg=1.9 ㎛). 이것은 가시 및 근 적외선을 2 ㎛에 이르기 까지 컷오프하고, 캐리어들의 밀도 및 그들의 이동도를 향상시키는 것을 가능하게 한다. 확장에 의해, 3.2 eV 과 0.65 eV 사이의 금지 대역 에너지를 위치시키는 것을 가능하게 하는 In_xGa_1-xN의 모든 조성물들.

- 족 Al_xIn_yGa_1-x-yN 의 재료들

- 족 Al_xIn_yGa_1-x-yAs_zN_1-z의 재료들.

- 특히 나노결정 또는 나노구조화된, 다이아몬드.

헤테로 구조 GaN/AlGaN는 II-VI 족 (ZnO, MgZnO) 으로부터의 반도체와 교체될 수 있다.

III-N 반도체 (이전에 언급된 재료들의 리스트 참조) 는 GaN 및 AlGaN의 상이한 배리어들 (SC1) 및 2DEG 채널들을 제조하기 위하여 사용될 수 있다.

II-VI 족 (ZnO, MgZnO) 으로부터의 반도체는 GaN/AlGaN 네트워크 대신에 사용될 수 있다.

Salisbury 스크린은, 사파이어 윈도우의 어느 일 측면상에, 전술된 바와 같은 헤테로구조들의 스택의 도움으로 제조될 수 있다. 10 GHz의 간섭계 효과를 위해, 사파이어 두께 (ε_R=11.58) 는 2.2 mm (즉, λ/4) 또는 6.61mm (즉, 3λ/4) 일 수 있다. 전면에서 GaN 층은 50 %의 반사도 (즉, 450 Ω 정도의 표면 저항 (시트 저항)) 을 나타내야 한다. 디바이스의 이면은 최고 가능한 반사도를 나타내야 한다.

전술된 종래 기술에 대한 본 발명에 따른 포트홀의 이점들은 다음과 같다:

- 사파이어 기판 상의 직접 에피택시 덕분에 RF 특성을 부여하는 전도 층과 가시 및 IR 광학 응용을 위한 관심 기판 사이의 기술적 적합성.

- 가시 및 IR 대역 (0.4 ㎛ 내지 5 ㎛) 에서의 투명성.

- 2DEG 채널들에서 캐리어들의 높은 이동도 덕에 매우 낮은 IR 흡수 및 큰 RF 반사도.

- 낮은 광학 회절.

사파이어/GaN 계면에서 광 반사를 ~ 1.5%로 제한하는 반도체에 대한 낮은 광 굴절률 (500 ㎚에서 ~2.3).

- 0.4 ㎛ 아래의 파장들에 대해 광 플럭스 (optical flux) 에 대한 매우 양호한 탄력성 (광자들의 에너지가 금지 대역 에너지보다 낮기 때문에 GaN 층에서 매우 약한 흡수, 그리고 GaN의 매우 양호한 열 전도성). 특히, 그리드와 같은, 광 플럭스에 노출되는 (또는 노출가능한) 임의의 금속성 부분을 포함하지 않는 구성에 대하여 그러하다.

- 그리드를 갖는 구성에 대한 무선주파수 절연의 면에서 월등한 성능. 실제로, 이러한 타입의 구성에서, 저주파 그리드들의 성능은 도핑된 층들의 고주파의 절연 능력 (isolating power) 과 연합된다.

그리드를 갖지 않거나 매설되고 따라서 보호되는 그리드를 갖는 구성들에 대해 반사 면의 부식에 대한 매우 높은 저항성, 왜냐하면 사파이에 비교가능하게, GaN는 매우 경성 재료이기 때문이다. 이것은 (절연될 광전자 시스템의 외부쪽으로) 전면에서 에피택시된 면을 갖는 윈도우의 사용을 허용할 수도 있다.

- 그리드를 갖는 구성의 경우에 그리드의 통합의 용이성, 왜냐하면 GaN 헤테로구조들은 적합한 마이크로일렉트로닉스 방법들로 식각이 용이하기 때문이다 (RIE는 표현 "Reactive Ion Etching"를 나타내는 두문자어, ICP 는 표현 "Inductively Coupled Plasma"를 나타내는 두문자어, 등).

포트홀은 다음 방식으로 제조되었다.

사용된 사파이어 기판은, c-축 [0001]을 따라 배향되고 직경이 150 mm 이며 두께가 8 mm인 원형 기판이다. 면들 중 하나는 광학 품질로 연마된다. 다른 면은 에피 레디 품질로 연마된다.

-에피 레디 면 상에, 20 ㎚의 저온 GaN 다음에 2 ㎛ 의 미도핑 고온 Al_.27Ga_.73N으로 이루어지는 버퍼 층이 성막된다.

- 이 버퍼 층 상에, GaN/Al_.27Ga_.73N (100/900 Å)의 80개의 헤테로구조들의 네트워크가 에피택시된다. GaN 층들은 도핑되지 않고, AlGaN 층들은 2.2.10¹⁸ cm³로 도핑된다. 1 ㎚ 두께의 미도핑 AlN 층들이 2D 가스의 전자들의 이동도에 대한 계면 거칠기의 효과를 제한하기 위하여 AlGaN / GaN 계면에 사용되고; 이들 AIN 층들은 헤테로구조들의 제 3 층들 SC3의 예이다. 채널들에서 (그리고 그 층들의 평면에서) 캐리어의 이동도는 1500 cm²/V/s이다.

- 헤테로구조의 네트워크는 400 ㎛ 의 피치를 갖는 그리드 타입의 패턴으로 5 ㎛ 깊이 및 5 ㎛ 폭 상에서 개방된다. 기판의 주위 전체에 대하여, 1000 ㎛ 폭의 개구가 에피택시된 깊이의 전체에 대해 만들어진다. 이들 2개 개구들에서, Ti/Al/Mo/Au (150/600/350/500 Å) 의 옴 콘택트가 거기에 성막된 다음 어닐링된다. Ti/Au (150/500 Å) 의 제 2 성막이 성막된 다음에 Au의 전해질 재충전되어, 주위 콘택트의 레벨에서 5 mm의 콘택트 폭 및 5 ㎛ 두께의 Au를 달성한다.

- 이 구조의 상부에, 275 ㎚ 의 MgF₂ 의 반사방지 층이, 1.5 ㎛에서 투과를 최적화하기 위하여 성막된다. 주위 컨택트에 대한 자유로운 액세스를 위하여 이 MgF₂ 층의 레벨에서 개구가 만들어진다.

- 기판의 다른 측면 상에, 다중층 유전체 처리부 (treatment) 가 성막된다.

다음 결과들이 획득되었다:

4.5 ㎛에서, 슈퍼 네트워크 (super network) 에서 자유 캐리어들과 연결된 흡수는 1.4%이다. 그 구조의 투명, 흡수 및 전체 반사 특성은 도 5a에 나타나 있다.

획득된 구조의 표면 저항성은 2.6 Ohm (시트 저항) 이고, 그에 의해 -37 dB의 자립형 등가 층 (self-supporting equivalent layer) 에 대한 RF 투과를 획득하는 것을 가능하게 한다. 사파이어 기판 상에, RF 투과 결과들은 도 5b에 나타나 있다.

Claims (10)

1. 2개의 면들 (11, 12) 을 갖는 기판 (10) 을 포함하는 광전자 포트홀 (100) 로서, 상기 기판의 상기 면들의 일방의 면 또는 양방의 면들 상에, 수개의 헤테로 구조들 (30) 의 스택을 갖고, 각 헤테로 구조는 적어도 2개의 반도체 층들 SC1, SC2 (31, 32) 로 구성되고, 상기 층 SC1 (31) 은 도핑되고, 상기 층 SC2 (32) 자체는 상기 층 SC1과의 계면에 형성된 2차원 전자 가스 층 (33) 을 포함하고,
   상기 광전자 포트홀 (100) 은 모든 상기 전자 가스 층 (33) 들과 접촉하는 전극 (40), 상기 전극 (40) 과 접촉하는 상기 스택에 매설된 이중 주기성 금속 그리드를 포함하고, 상기 기판 및 상기 층들은 0.4 ㎛ - 5 ㎛ 대역에서 투명한 것을 특징으로 하는 광전자 포트홀 (100).
2. 제 1 항에 있어서,
   상기 그리드는 규칙적인 메시 셀들을 갖는 것을 특징으로 하는 광전자 포트홀 (100).
3. 제 1 항 또는 제 2 항에 있어서,
   상기 그리드는 5 ㎛ 미만의 두께 및 500 ㎛ 미만의 피치의 와이어 (50) 를 갖는 것을 특징으로 하는 광전자 포트홀 (100).
4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
   상기 반도체 층 SC2 (32) 은 미도핑되는 것을 특징으로 하는 광전자 포트홀 (100).
5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
   상기 헤테로 구조들 (30) 은 상이한 두께이거나 및/또는 같은 재료들로 구성되지 않거나 및/또는 같은 수의 층들을 포함하지 않는 것을 특징으로 하는 광전자 포트홀 (100).
6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
   상기 광전자 포트홀 (100) 은 10개 내지 80개 헤테로 구조들 (30) 의 스택을 포함하는 것을 특징으로 하는 광전자 포트홀 (100).
7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
   상기 광전자 포트홀 (100) 은 상기 기판 (10) 과 상기 헤테로 구조들 (30) 의 스택 사이에 버퍼층 (20) 을 포함하는 것을 특징으로 하는 광전자 포트홀 (100).
8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
   상기 광전자 포트홀 (100) 은 1개 또는 2개의 반사방지 층들 (60) 을 포함하는 것을 특징으로 하는 광전자 포트홀 (100).
9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
   상기 기판 (10) 은 사파이어 또는 SiC 또는 Si로 이루어지고, 상기 층 SC2 (32) 는 GaN으로 만들어지고 상기 층 SC1 (31) 은 Al 농도가 25 내지 30%인 AlGaN으로 만들어지는 것을 특징으로 하는 광전자 포트홀 (100).
10. 도전 기계 구조 (210) 에 임베딩되는 제 1 항 내지 제 9 항 중 어느 한 항에 기재된 포트홀 (100) 을 포함하고, 상기 포트홀의 전극 (40) 은 상기 도전 구조에 링크되는, 광전자 윈도우 (200).

Images