KR20130126993A - 그래핀의 제조 방법, 기판상에 제조된 그래핀 및 기판상 그래핀 - Google Patents

그래핀의 제조 방법, 기판상에 제조된 그래핀 및 기판상 그래핀 Download PDF

Info

Publication number
KR20130126993A
KR20130126993A KR1020137025330A KR20137025330A KR20130126993A KR 20130126993 A KR20130126993 A KR 20130126993A KR 1020137025330 A KR1020137025330 A KR 1020137025330A KR 20137025330 A KR20137025330 A KR 20137025330A KR 20130126993 A KR20130126993 A KR 20130126993A
Authority
KR
South Korea
Prior art keywords
graphene
substrate
layer
metal
solid solution
Prior art date
Application number
KR1020137025330A
Other languages
English (en)
Other versions
KR101396419B1 (ko
Inventor
수구루 노다
소이치로 타카노
Original Assignee
도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 filed Critical 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬
Publication of KR20130126993A publication Critical patent/KR20130126993A/ko
Application granted granted Critical
Publication of KR101396419B1 publication Critical patent/KR101396419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • C01B32/186—Preparation by chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

기판상에 그래핀을 제조하는 제조 방법 등을 제공한다.
여기서, 형성 공정에서는, 금속에 탄소가 고용한 고용체가 형성 가능한 고용온도로의 가열을 하고, 해당 고용체로 이루어진 고용체층(505)을 기판(103) 상에 형성한다. 그리고, 제거 공정에서는, 고용온도로의 가열을 유지한 채로 고용체층(505)으로부터 금속을 제거함으로써, 기판(103) 상에서 그래핀(102)을 성장시킨다. 탄소를 고용시키는 용매에는 단일의 원소로 이루어진 금속 외, 각종 합금도 이용 가능하다. 에칭 가스를 공급함에 따라서 고용체층(505)으로부터 금속을 제거하면, 그래핀(102)은, 기판(103)에 접하게 된다.

Description

그래핀의 제조 방법, 기판상에 제조된 그래핀 및 기판상 그래핀{METHOD FOR PRODUCING GRAPHENE, GRAPHENE PRODUCED ON SUBSTRATE, AND GRAPHENE ON SUBSTRATE}
본 발명은, 그래핀의 제조 방법, 기판상에 제조된 그래핀 및 기판상 그래핀에 관한 것이다.
그래핀이란, 탄소원자가 sp2 결합에 육각형상으로 연결되고, 단층의 시트 형상의 결정을 이루는 것, 혹은 이 시트가 복수 적층된 것을 말하며, 뛰어난 전기적 특성, 기계적 강도를 나타내는 것으로부터, 각종 디바이스에의 응용이 기대되고 있다.
예를 들어, 그래핀이 가진 도전성을, 전자소자, 반도체소자, 전자회로, 전기회로, 집적회로 등에 이용하기 위한 연구가 진행되고 있다.
즉, 그래핀을, 액정 디스플레이, 터치 스크린, 태양전지 등의 투명 전극으로서 이용하거나, 반도체 집적회로나 플렉시블 집적회로에 있어서의 배선, 전극, 단자로서 이용하거나, 전계 효과 트랜지스터의 소스, 드레인(drain)간((間)의 전자나 정공(正孔)의 이동 채널로서 이용하는 등의 응용을 생각할 수 있다.
이를 위해서는, 그래핀을 각종 기판(이산화규소 기판이나, 이산화규소막이 표면에 부착된 규소 기판 등 외, 절연체, 반도체, 도체의 다층 구조로 이루어진 것을 포함한다.) 상에서 성장시킬 필요가 있다. 그래서, 기판상 그래핀의 제조 기술이 여러 가지 제안되고 있다.
예를 들어, 비특허문헌 1에서는, 기판상에 촉매로서 니켈 박막을 형성하고, 열화학 기상 성장(Chemical Vapor Deposition; CVD) 법에 의해 탄소를 니켈 박막에 고용(固溶)시킨 후, 급냉하여 니켈 박막상에 그래핀을 석출시킨 후, 니켈 박막을 에칭하고, 그래핀을 다른 기판에 전사함으로써, 패턴 형상을 가진 그래핀을 기판상에 형성하여, 투명 전극으로 하는 기술이 제안되고 있다.
비특허문헌 1: Keun Soo Kim et al., Large-scale pattern growth of graphene films for stretchable transparent electrodes, Nature, Vol 457, pp. 706-710, Macmillan Publishers Limited.,2009년 2월 5일
그러나, 일단 그래핀이 형성되어 버리면, 촉매의 금속은 그래핀과 기판에 끼워지게 되기 때문에, 금속의 제거에는, 많은 수고를 필요로 하여, 완전한 제거가 어려운 일도 많다.
또한, 그래핀을 전사할 때 결함이 생겨 버리기 때문에, 미세한 패턴의 형성은 어렵다.
따라서, 기판의 표면상에 촉매 금속을 남기지 않고, 직접 기판의 표면에 접하는 그래핀을 제조하는 기술이 강하게 요구되고 있다.
또한, 종래의 기술에 의해 제조되는 그래핀에서는, 촉매 금속으로부터 결정이 랜덤으로 성장하기 때문에, 그래핀은, 랜덤으로 결정립계가 생긴 불균질한 다결정막이 되어 버린다.
따라서, 그래핀의 성장을 제어함으로써 결정립계가 생긴 개소를 원하는 개소로 한정하고, 가능한 한 큰 단결정의 그래핀을 제조하는 기술이 요구되고 있다.
본 발명은, 상기와 같은 과제를 해결하는 것으로, 그래핀의 제조 방법, 기판상에 제조된 그래핀, 및, 기판상 그래핀을 제공하는 것을 목적으로 한다.
본 발명의 제1의 관점과 관련한 그래핀의 제조 방법은, 금속에 탄소가 고용한 고용체가 형성 가능한 고용온도로의 가열을 하고, 해당 고용체로 이루어진 고용체층을 해당 기판상에 형성하는 형성 공정, 해당 고용온도로의 가열을 유지한 채로 해당 고용체층으로부터 해당 금속을 제거하는 제거 공정을 구비하도록 구성한다.
여기서, 고용체(solid solution)란, 복수의 물질이 용해되고, 전체가 균일한 고상(固相)이 되어 있는 것을 말한다. 일반적으로, 고용체의 주성분을 이루는 물질은, 해당 고용체의 용매(solvent)라 불리며, 그 이외의 물질은, 해당 고용체의 용질(solute)이라고 불린다.
본 발명에서는, 금속을 용매로 하고, 탄소를 용질로 하는 고용체를 형성하지만, 이러한 고용체가 형성 가능한 온도에는 범위가 있다. 그래서, 이 범위의 온도를 고용온도라고 한다. 고용온도는, 재료의 조합이나 용매의 조성에 따라 고용온도의 하한이나 상한이 결정된다.
여기서, 고용체를 가열한 채로 금속을 제거함으로써, 고용체에 고용할 수 없게 된 탄소가 높은 모빌리티를 유지한 채로 석출(precipitate)하고, 기판상에 그래핀이 성장(grow)하게 된다. 이때, 금속 제거에 의해서 최초로 핵 발생(nucleate)한 그래핀에, 높은 모빌리티를 가진 탄소가 이동하여 들어가게 되므로, 새로운 그래핀의 핵 발생은 억제되고, 그래핀의 결정립경이 커진다.
덧붙여, 본 발명에 있어서 고용체의 용매로서 이용되는 금속은, 단일의 금속 원소로 이루어진 순금속, 복수의 금속원소로 이루어진 합금 외, 금속원소와 비금속원소로 이루어진 합금을 이용하는 것도 가능하다. 즉, 고용체의 용질로서의 탄소가 용해하는 용매로써, 그 주성분으로 금속을 포함하는 것을, 고용체의 용매로서 이용하는 것이 가능하다.
또한, 본 발명의 제조 방법에 있어서, 해당 형성 공정에서는, 해당 금속의 산화물을 환원 가능한 환원제를 공급하고, 해당 제거 공정에서는, 에칭 가스를 공급하며, 해당 고용체층에 포함되는 해당 금속을 제거하도록 구성할 수 있다. 본 제조 방법에 따라 고용체층에 포함되어 있는 금속이 모두 제거될 때까지, 충분한 시간 에칭을 하면, 그래핀은, 사이에 금속을 개재하지 않고, 기판에 접하게 된다. 덧붙여, 여러 가지 원인에 의해, 금속의 산화물이 고용체층에 생겨 버리는 일이 있을 수 있는데, 본 제조 방법에서는, 환원제를 공급함으로써, 금속의 산화물이 기판상에 잔류해 버리는 것을 방지하는 것으로, 양호한 그래핀을 얻을 수 있다.
또한, 본 발명의 제조 방법에 있어서, 해당 형성 공정에서는, 해당 기판상에 탄소를 포함한 초기층을 형성하고, 해당 형성된 초기층상에 해당 금속을 포함한 금속층을 형성하며, 해당 형성된 초기층과, 해당 형성된 금속층을, 해당 고용온도에서 가열함으로써, 해당 고용체층을 형성하도록 구성할 수 있다. 즉, 본 제조 방법에서는, 초기층은, 탄소만, 혹은, 탄소를 포함한 소재(예를 들어, 탄소와 금속의 혼합체 등)로 이루어지고, 금속층은, 금속만, 혹은, 금속을 포함한 소재(예를 들어, 금속의 합금이나, 금속과 비금속의 합금 등)으로 이루어진다. 우선 초기층이 형성되고, 다음에 금속층이 형성된다.
또한, 본 발명의 제조 방법에 있어서, 해당 형성 공정에서는, 해당 기판상에 해당 금속을 포함한 금속층을 형성하고, 해당 형성된 금속층상에 탄소를 포함한 초기층을 형성하며, 해당 형성된 초기층과, 해당 형성된 금속층을, 해당 고용온도에서 가열함으로써, 해당 고용체층을 형성하도록 구성할 수 있다. 즉, 본 제조 방법에서는, 상기 태양과 마찬가지로, 초기층은, 탄소만, 혹은, 탄소를 포함한 소재(예를 들어, 탄소와 금속의 혼합체 등)로 이루어지고, 금속층은, 금속만, 혹은, 금속을 포함한 소재(예를 들어, 금속의 합금이나, 금속과 비금속의 합금 등)로 이루어진다. 다만, 본 제조 방법에서는, 우선 금속층이 형성되고, 다음에 초기층이 형성된다.
또한, 본 발명의 제조 방법에 있어서, 해당 형성 공정에서는, 해당 기판상에 해당 금속과 탄소와의 혼합체로 이루어진 초기층을 형성하고, 해당 형성된 초기층을 해당 고용온도에서 가열함으로써, 해당 고용체층을 형성하도록 구성할 수 있다. 즉, 본 제조 방법에서는, 상기 태양과는 달리, 초기층으로서, 탄소와 금속의 혼합체를 이용한다. 즉, 탄소와 금속의 혼합체를 가열함으로써, 금속에 탄소가 용해한 고용체층을 형성하는 것이다. 본 제조 방법에서는, 단독의 금속층의 형성은 불필요하다.
또한, 본 발명의 제조 방법에 있어서, 해당 형성 공정에서, 해당 초기층을 소정의 패턴으로 형성함으로써, 해당 그래핀을 해당 소정의 패턴으로 하도록 구성할 수 있다.
또한, 본 발명의 제조 방법에 있어서, 해당 형성 공정에서, 해당 초기층을, 해당 기판의 표면의 일부 또는 전부를 덮도록 형성함으로써, 해당 그래핀을 해당 기판의 표면의 일부 또는 전부를 덮는 균일한 연속막으로 하도록 구성할 수 있다.
또한, 본 발명의 제조 방법에 있어서, 해당 고용체층에 있어서의 해당 탄소의 농도 분포 가운데, 해당 기판의 표면에 평행한 방향의 농도 분포를 불균일하게 함으로써, 해당 기판의 표면에 평행한 방향으로 해당 그래핀을 성장시키도록 구성할 수 있다. 덧붙여, 해당 기판의 표면에 평행하지 않은 방향의 농도 분포에 대해서는, 균일해도 좋고 불균일해도 좋다.
또한, 본 발명의 제조 방법에 있어서, 해당 형성되는 초기층 혹은 해당 형성되는 금속층의 어느 하나 적어도 한쪽의 두께를 불균일하게 함으로써, 해당 고용체층에 있어서의 해당 탄소의 농도 분포 가운데, 해당 기판의 표면에 평행한 방향의 농도 분포를 불균일하게 하고, 해당 기판의 표면에 평행한 방향으로 해당 그래핀을 성장시키도록 구성할 수 있다. 본 발명에 있어서는, 가열에 의해 초기층 안의 탄소가 금속층의 금속에 고용하고, 초기층과 금속층으로부터 고용체층이 형성된다. 이 때, 고용체층의 형성시의 탄소는, 서브 마이크로미터의 거리를 이동하여 기판과 수직 방향으로 혼합하는데, 수(數)마이크로미터 이상으로 이동하여 기판 평행 방향으로 혼합하는 일이 없도록, 가열 조건을 조정하는 것이 바람직하다. 이러한 조정을 하는 것으로, 예를 들어, 초기층의 두께를 일정하게 하고 금속층의 두께를 불균일하게 했을 경우에는, 금속층이 두꺼웠던 장소에서는 고용체층의 탄소 농도는 낮아지고, 금속층이 얇았던 장소에서는 고용체층의 탄소 농도는 높아진다. 이 외에, 초기층의 두께를 불균일하게 하고 금속층의 두께를 일정하게 했을 경우에는, 초기층이 두꺼웠던 장소에서는 고용체층의 탄소 농도는 높아지고, 초기층이 얇았던 장소에서는 고용체층의 탄소 농도는 낮아진다. 금속이 제거되면, 그래핀은, 탄소 농도가 높은 개소로부터 낮은 개소를 향해 성장한다. 덧붙여, 해당 기판의 표면에 평행하지 않은 방향의 농도 분포에 대해서는, 균일해도 좋고 불균일해도 좋다.
또한, 본 발명의 제조 방법에 있어서, 해당 형성되는 금속층의 두께에 기울기(句配)를 설치함으로써, 해당 기울기의 방향 중 해당 기판의 표면에 평행한 성분의 방향으로 해당 그래핀을 성장시키도록 구성할 수 있다. 본 발명은, 상기 발명의 적합한 실시형태와 관련한 것으로, 금속층의 두께에 기울기를 설치한다는 공법에 따라, 제조 비용의 저감 등을 실현하는 것이다.
또한, 본 발명의 제조 방법에 있어서, 상기 금속층은, 상기 기판의 표면에 평행하게 넓어지는 제1 영역과, 상기 기판의 표면에 평행하게 넓어지는 제2 영역이, 굴곡을 개재하여 접하는 형상이며, 상기 제1 영역은, 상기 금속층의 두께가, 상기 제2 영역에 비해 얇고, 상기 제2 영역은, 상기 굴곡으로부터 멀어지면 상기 금속층의 두께가 두꺼워지게, 상기 금속층의 두께에 기울기가 설치되도록 구성할 수 있다.
또한, 본 발명의 제조 방법에 있어서, 해당 공급되는 에칭 가스의 해당 기판의 표면에 평행한 방향의 농도 분포를 불균일하게 함으로써, 해당 기판의 표면에 평행한 방향으로 해당 그래핀을 성장시키도록 구성할 수 있다. 덧붙여, 해당 기판의 표면에 평행하지 않은 방향의 농도 분포에 대해서는, 균일해도 좋고 불균일해도 좋다.
또한, 본 발명의 제조 방법에 있어서, 해당 기판은, 단층 혹은 다층이 되도록 구성할 수 있다.
또한, 본 발명의 제조 방법에 있어서, 해당 기판은, 이산화규소 기판, 혹은, 이산화규소막을 표면에 부착한 규소 기판으로, 해당 금속은 철, 니켈, 코발트 혹은 이들을 포함한 합금이며, 해당 에칭 가스는 염소가 되도록 구성할 수 있다.
본 발명의 제2의 관점과 관련한 그래핀의 제조 방법은, 기판의 표면에 평행한 제1의 방향으로 성장하고, 해당 표면에 직접 접하는 선상(線狀) 그래핀을, 상기의 제조 방법에 의해 제조하며, 해당 선상 그래핀으로부터 해당 표면에 평행한 제2의 방향으로 성장하고, 해당 표면에 직접 접하는 면상(面狀) 그래핀을, 상기의 제조 방법에 의해 제조하도록 구성한다.
본 발명의 제3의 관점과 관련한 그래핀은, 상기의 제조 방법에 의해 기판상에 제조되도록 구성한다.
본 발명의 제4의 관점과 관련한 기판상 그래핀에 있어서, 해당 기판상 그래핀은, 해당 기판의 표면에 직접 접하고, 해당 기판상 그래핀의 해당 표면에 평행한 제1의 방향에 있어서의 결정립경은, 해당 기판상 그래핀의 해당 표면에 평행한 다른 어느 하나의 방향에 있어서의 결정립경보다 크고, 해당 기판상 그래핀의 해당 제 1의 방향에 있어서의 결정립경은, 해당 그래핀의 해당 표면에 수직인 방향에 있어서의 결정립경보다 크게 구성한다.
본 발명의 제5의 관점과 관련한 기판상 그래핀에 있어서, 해당 기판상 그래핀은, 해당 기판의 표면에 직접 접하고, 해당 기판상 그래핀은, 해당 표면에 평행한 제1의 방향에 따른 결정립계를 복수 가지며, 해당 기판상 그래핀은, 해당 표면에 평행한 제2의 방향에 따른 결정립계를 복수 가지며, 해당 기판상 그래핀은, 해당 결정립계에 둘러싸인 영역 내부의 각각에 있어서 단결정이 되도록 구성한다.
또한, 본 발명의 기판상 그래핀에 있어서, 해당 제1의 방향과, 해당 제2의 방향은, 직교하고, 해당 제1의 방향에 따른 결정립계의 간격은 일정하며, 해당 제2의 방향에 따른 결정립계의 간격은 일정하도록 구성할 수 있다.
또한, 본 발명의 기판상 그래핀에 있어서, 해당 기판은, 단층 혹은 다층이 되도록 구성할 수 있다.
또한, 본 발명의 기판상 그래핀에 있어서, 해당 기판상 그래핀의 두께는 300나노미터 이하이고, 해당 기판상 그래핀의 해당 제1의 방향에 있어서의 결정립경은, 30마이크로 미터 이상이 되도록 구성할 수 있다.
또한, 본 발명의 기판상 그래핀에 있어서, 해당 기판상 그래핀은, 소정의 패턴 형상을 가지며, 해당 패턴 형상의 라인폭은, 10마이크로미터 이하가 되도록 구성할 수 있다.
또한, 본 발명의 기판상 그래핀에 있어서, 해당 소정의 패턴 형상은, 전류의 경로 혹은 전압의 인가를 위한 배선, 전극, 단자, 또는, 전자 혹은 정공의 이동을 위한 채널을 형성하도록 구성할 수 있다.
이 외에, 상기의 기판상 그래핀과, 해당 기판상 그래핀이 직접 접하는 해당 기판을 구비한 그래핀 디바이스를 구성할 수 있다.
본 발명에 의하면, 그래핀의 제조 방법, 기판상에 제조된 그래핀, 및, 기판상 그래핀을 제공할 수 있다.
[도 1a] 본 실시형태와 관련한 기판상 그래핀의 제1의 예를 나타내는 평면도이다.
[도 1b] 본 실시형태와 관련한 기판상 그래핀의 제1의 예를 나타내는 단면도이다.
[도 2] 본 실시형태와 관련한 기판상 그래핀의 제2의 예를 나타내는 평면도이다.
[도 3] 본 실시형태와 관련한 기판상 그래핀의 제3의 예를 나타내는 평면도이다.
[도 4] 본 실시형태와 관련한 기판상 그래핀을 이용한 전계 효과 트랜지스터의 단면을 나타내는 설명도이다.
[도 5a] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5b] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5c] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5d] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5E] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5f] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5g] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5h] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5I] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5J] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5k] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5l] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5m] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5n] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 5o] 그래핀 디바이스가 제조되는 과정을 설명하기 위한 단면도이다.
[도 6a] 선상 그래핀 및 그 성장 방향을 설명하는 평면도이다.
[도 6b] 면상 그래핀 및 그 성장 방향을 설명하는 평면도이다.
[도 7a] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 7b] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 7c] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 7d] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 7E] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 7f] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 8a] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 8b] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 8c] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 8d] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 8E] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 8f] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 8g] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 8h] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9a] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9b] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9c] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9d] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9E] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9f] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9g] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9h] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 9I] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 10a] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 10b] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 10c] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 10d] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 10e] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 11a] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 11b] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 11c] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 11d] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 11e] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 11f] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 11g] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 12a] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 12b] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 12c] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 12d] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 12e] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 12f] 그래핀 디바이스의 제조 방법의 과정을 설명하는 설명도이다.
[도 13a] 고용체층을 형성한 후 에칭을 하지 않고 급냉했을 경우의 라만 스펙트럼을 나타내는 그래프이다.
[도 13b] 본 실시형태의 제조 방법을 이용했을 경우의 라만 스펙트럼을 나타내는 그래프이다.
[도 14] 여러 가지 두께의 금속층을 채용했을 경우의, 아닐, 3분 에칭, 30분 에칭한 다음 냉각한 후의 라만 스펙트럼의 모습을 나타내는 그래프이다.
[도 15a] 제원 a로 제조한 패턴을 가진 그래핀의 원자간력 현미경상을 나타내는 설명도이다.
[도 15b] 제원 b로 제조한 패턴을 가진 그래핀의 원자간력 현미경상을 나타내는 설명도이다.
[도 16a] 제원 b로 제조한 패턴을 가진 그래핀의 원자간력 현미경상을 나타내는 확대도이다.
[도 16b] 제원 b로 제조한 패턴을 가진 그래핀의 전류맵을 나타내는 설명도이다.
[도 17] 본 실시형태와 관련한 그래핀 디바이스의 제조 방향의 과정을 설명하는 설명도이다.
[도 18] 금속층의 위에 탄소층을 형성했을 경우의, 아닐 및 3분 에칭을 한 다음 냉각한 후의 라만 스펙트럼의 모습을 나타내는 그래프이다.
[도 19] 가열 온도에 따른 라만 스펙트럼의 모습을 나타내는 그래프이다.
[도 20] 고용체층 형성시에 산화금속의 환원을 하는 태양으로 제작한 시료의 라만 스펙트럼의 모습을 나타내는 그래프이다.
[도 21] 수소 분압 1토르를 채용했을 경우의 최종적 그래핀의 결정 모습을 나타내는 주사형(走査型) 전자현미경 사진이다.
[도 22] 수소 분압 20토르를 채용했을 경우의 최종적 그래핀의 결정 모습을 나타내는 주사형 전자현미경 사진이다.
이하에 본 발명의 실시형태를 설명한다. 덧붙여, 이하에 설명하는 실시형태는 설명을 위한 것으로, 본원 발명의 범위를 제한하는 것은 아니다. 따라서, 당업자라면 이들 각 요소 혹은 전체 요소를 이것과 균등한 것으로 치환한 실시형태를 채용하는 것이 가능하지만, 이들 실시형태도 본 발명의 범위에 포함된다.
덧붙여, 본원의 각 도면에 있어서는, 이해를 용이하게 하기 위하여, 치수나 형상을 적당히 과장해 표현하고 있다.
실시예 1
도 1A는, 본 실시형태와 관련한 기판상 그래핀의 제1의 예를 나타내는 평면도이며, 도 1B는, 해당 본 실시형태와 관련한 기판상 그래핀의 제1의 예를 나타내는 단면도이다. 이하, 이들의 도면을 참조하여 설명한다.
이들 도면에 나타내는 바와 같이, 그래핀(102)은, 기판(103)의 표면에 직접 접하는 층을 이루고 있다. 종래의 수법에서는 제조 가능한 그래핀(102)의 두께는, 30나노미터 정도가 상한이 되고 있었지만, 본 실시형태와 관련한 그래핀(102)의 두께는, 300나노미터 이하로 원하는 두께로 하는 것이 가능하다.
기판(103)은, 이산화규소 기판이나 이산화규소막을 표면에 부착한 규소 기판으로 할 수 있는 것 외에, 다층 구조로 할 수도 있다. 다층 구조로 했을 경우에는, 예를 들어, 각층에 도체, 반도체나 절연체를 적절히 배치하고, 반도체 회로, 전자 회로, 전기 회로 등을 형성하는 것이 가능하다.
이와 같이, 기판(103)의 표면에 그래핀(102)이 직접 접함에 따라, 전체적으로, 그래핀 디바이스(101)(그래핀 소자)를 형성한다. 여기서, 본원에서는, 「소자」란, 1개의 기능을 완수하는 부품을, 「디바이스」란, 1개 혹은 복수의 소자로 구성되는 부품을, 각각 의미하는 것으로 한다.
제1의 예와 관련한 그래핀(102)은, 결정립계(104)(본 도면에서는, 굵은 점선으로 그려져 있다)에 둘러싸인 범위에서, 단결정이 되고 있다. 결정립계(104)로 둘러싸인 영역은, 서로 다른 형상으로는 되어 있지만, 이것은, 기판(103)의 표면에서 그래핀(102)이 랜덤으로 성장했기 때문이다. 각 영역의 대략 중앙이, 그래핀(102)의 석출이 시작된 점에 상당한다.
덧붙여, 본 도면에 있어서는 그래핀(102)을 사선으로 도시하고 있는데, 해당 사선은 그래핀(102)의 결정의 형성 방향을 의미하는 것은 아니다. 상기와 같이, 기판(103)의 표면에 따른 방향에서는, 그래핀(102)에 결정립계(104)가 생기지만, 기판(103)의 표면에 대한 수직 방향에서는, 대부분의 장소에서 그래핀(102)의 결정 구조가 갖추어진다.
덧붙여, 결정립계(104)는, 그래핀(102)의 표면으로부터 기판(103)의 표면에 이르는데, 도 1B 및 나중에 참조하는 도면에 대해서는, 이해를 용이하게 하기 위하여, 적당히 기재를 생략하고 있다.
도 2는, 본 실시형태와 관련한 기판상 그래핀의 제2의 예를 나타내는 평면도이다. 이하, 본 도면을 참조하여 설명한다.
본 도면에 나타내는 그래핀 디바이스(101)에 있어서는, 그래핀(102)의 결정립계(104)는, 본 도면의 상하 방법(제1의 방향)과 좌우 방법(제2의 방향)에, 일정한 간격으로, 규칙적인 바둑판무늬 형상으로 형성되어 있다. 즉, 정방형의 단결정으로 이루어진 그래핀(102)이, 기판(103)을 덮고 있다.
후술하는 바와 같이, 본 발명에 있어서는, 그래핀(102)의 기판(103)상에 있어서의 성장의 개시점이나 방향 등을 제어하는 것이 가능하기 때문에, 결정립계(104)를 정방형이나 장방형 등, 각종의 형상으로 할 수 있다. 나아가, 단결정의 그래핀(102)의 면적을, 종래보다 현격히 크게 할 수 있다. 구체적으로는, 단결정의 그래핀(102)의 결정립경은, 30마이크로미터 이상으로 하는 것이 가능하다.
또한, 결정립계(104)가 성장하는 제1의 방향과 제2의 방향은, 상기와 같이 직교하는 것이 전형적이지만, 일정한 각도로 비스듬하게 하면, 그래핀(102)의 단결정의 형상은, 평행사변형이 된다. 덧붙여, 결정립계(104) 끼리의 간격은, 반드시 일정하게 하지 않아도 된다.
또한, 본 발명의 제조 방법을 이용함에 따라, 종래보다 그래핀(102)의 성장을 안정시킬 수 있다.
덧붙여, 그래핀(102)의 결정립경은, 그래핀 디바이스(101)를 제조할 때의 그래핀(102)의 성장 방향으로 최대가 된다.
이와 같이, 본 실시형태의 그래핀 디바이스(101)는, 기판(103)의 표면을, 큰 단결정의 그래핀(102)이 덮은 것으로, 그래핀(102)의 결정립계(104)가 적게 결정된 장소에 존재하고, 결정립경이 큰 것을 특징의 하나로 한다.
덧붙여, 기판(103)의 크기를 작게 하거나, 그래핀 디바이스(101)를 제조하는 환경을 적절히 설정하고, 그래핀(102)의 성장에 장시간이 걸리면, 기판(103)의 표면 전체를, 1개의 단결정의 그래핀(102)이 덮도록 구성하는 것도 불가능한 것은 아니다.
이러한 기판(103)의 표면 전체를 그래핀(102)이 덮는 그래핀 디바이스(101)는, 그래핀(102)의 도전성이나 기계적 강도 등으로부터, 후술하는 바와 같이, 패턴 등으로 이용하거나, 반도체 집적회로나 MEMS 등 여러 가지 디바이스에 가공되는 기판 제품, 태양전지나 면발광조명, 플랫 패널 디스플레이, 터치 스크린 등의 투명 전극 등으로 이용할 수 있다.
도 3은, 본 실시형태와 관련한 기판상 그래핀의 제3의 예를 나타내는 평면도이다. 이하, 본 도면을 참조하여 설명한다.
본 도면에 나타내는 그래핀 디바이스(101)에 있어서는, 그래핀(102)은, 기판(103)의 표면 전체를 덮는 것이 아니라, 패턴을 이루고 있다. 그래핀(102)은 도전성이 있기 때문에, 패턴은, 각종 배선, 단자, 전극 등에 이용할 수 있다. 또한, 패턴의 형상은, 본 도면에 나타내는 것에 한정되지 않고, 임의의 것으로 할 수 있다.
미리 그래핀의 패턴을 제작하고 나서 전사를 하는 종래의 수법에서는, 마이크로미터 스케일의 작은 패턴을 만들려고 하더라도, 전사 시에 손상이 생기게 된다. 한편, 후술하는 본원과 관련한 제조 방법에 의하면, 10마이크로미터 이하 라인 폭의 패턴을 기판상에 형성할 수 있다. 또한, 그래핀을 기판의 넓은 영역에 전사 하고 나서 에칭에 의해 패터닝을 하는 종래의 수법에서는, 그래핀의 에칭 시에 기판에 상처(데미지)를 주기 때문에, 특히 다층 기판에의 적용 시에 문제가 된다. 한편, 후술하는 본원과 관련한 제조 방법에서는, 그래핀의 에칭은 하지 않는 간략한 제조 공정을 채용하기 때문에, 이러한 문제는 생기지 않는다.
따라서, 이 패턴에 따라, 구리나 알루미늄에 의한 미세 배선을 대체할 수 있는 것은 물론, 산화 인듐 주석(Indium Tin Oxcide;ITO)에 의한 투명 전극을 대체하는 것도 가능하다.
예를 들어, 액정 디스플레이의 경우에는, 유리를 기판(103)으로서, 유리의 표면에 직접 그래핀(102)으로 이루어진 투명 전극을 패턴 형상으로 형성하는 등의 응용이 가능하다.
또한, 기판(103)은, 단층에 한정되는 것이 아니고, 다층 구조로서 각층의 내부에 배선, 도전의 대상을 배치할 수 있다.
즉, 기판(103)을, 반도체 집적회로에 있어서의 반도체, 배선, 절연막으로 이루어진 다층 구조로 하고, 그래핀(102)을 다층 구조 내의 각 소자를 접속하기 위한 미세 배선으로 이용할 수 있다.
이 외에, 기판(103)의 이면에 배선, 도전의 대상을 배치하는 경우에는, 기판(103)을 관통하는 배선을 설치하고, 이 배선을 그래핀(102)으로 접속하면 된다.
나아가, 그래핀(102)은, 전계 효과 트랜지스터에 있어서의 소스와 드레인간의 채널 등, 전자나 정공의 이동 경로에 이용할 수 있다.
도 4는, 본 실시형태와 관련한 기판상 그래핀을 이용한 전계 효과 트랜지스터의 단면을 나타내는 설명도이다. 이하, 본 도면을 참조하여 설명한다.
본 도면에 나타내는 바와 같이, 기판(103)상의 그래핀(102)은, 소스 전극(401)으로부터 드레인 전극(402)까지의 전자·정공의 이동 채널을 형성하고 있다. 그래핀(102)과 절연체(403)를 사이에 두고 게이트 전극(404)이 배치되어 있으며, 게이트 전극(404)에 인가되는 전압을 제어함으로써, 그래핀(102)을 이동하는 전자·정공의 유량을 제어한다. 이와 같이, 본 태양의 그래핀 디바이스(101)는, 전계 효과 트랜지스터로서 기능한다.
실시예 2
종래의 제조 방법에서는, 박리한 그래핀(102)을 기판(103)상에 전사하거나 기판(103)상의 금속 촉매 위에 그래핀(102)을 석출시킨 후, 금속 촉매를 에칭하고 있었다.
한편, 본 발명에서는, 실시예 1에 개시하는 바와 같은, 결정립경이 큰 그래핀(102)을 기판(103)의 표면상에 직접 형성할 수 있다. 이하, 우선, 본 제조 방법의 원리에 대해 설명한다.
본 실시형태에서는, 우선, 철이나 코발트, 니켈 등의 금속에 탄소가 고용한 고용체층을 기판(103)의 표면상에 형성하기 때문에, 이들을 고용온도로 가열한다.
그리고, 가열을 계속한 채로, 고용체층에 포함되는 금속을, 염소 등의 에칭 가스에 의해 제거한다.
그러면, 고용체층의 표면에, 탄소가 그래핀(102)으로서 석출한다. 이것은, 금속이 감소했으므로, 탄소가 고용할 수 없게 되기 때문이다.
이대로 에칭을 계속하면, 석출한 그래핀(102)이 한층 더 성장한다. 고용온도를 유지한 채로 에칭을 하므로, 아직 석출하고 있지 않은 탄소는, 금속 내에서 모빌리티를 가진다. 이 때문에, 금속을 에칭함에 따라 고용할 수 없게 된 탄소는, 이미 석출을 끝낸 그래핀과 결정 구조를 이루도록 석출한다.
최종적으로는 금속이 모두 제거되고, 그래핀(102)이, 기판(103)의 표면에 직접 접하게 된다.
이와 같이 하여, 종래의 금속 촉매를 이용한 열CVD법과는 달리, 금속을 포함하지 않은 상태로 그래핀(102)을 기판(103)상에 직접 형성할 수 있다. 또한, 고용체층의 형상을 적절히 설정하는 것으로, 종래의 열CVD법으로 제작한 그래핀의 전사에 의한 수법보다, 그래핀(102)의 패턴을 세밀하게 형성할 수 있는 것이다.
덧붙여, 고용체층을 형성할 때, 금속의 산화물을 환원 가능한 환원제, 예를 들어, 수소와 아르곤의 혼합 가스 등을 공급하면서 가열을 하게 하면, 산화물이 기판상에 잔류해 버리는 것을 방지할 수 있다.
다만, 고용체층을 형성할 때, 금속의 산화가 생기지 않을 것 같은 분위기(예를 들어, 산화제의 분압이나 농도가 충분히 낮은 분위기) 혹은 진공을 유지할 수 있는 경우에는, 환원제의 공급은 불필요하다.
그런데, 일정한 농도의 에칭 가스가 고용체층 표면에 접하고, 금속이 똑같이 에칭된다고 했을 경우를 생각한다.
이 경우, 고용체층에 있어서의 탄소의 농도 분포가 균일하면, 그래핀(102)의 고용체층 표면에 있어서의 석출의 개시점은 랜덤이 된다.
한편, 고용체층에 있어서의 탄소의 농도 분포가 불균일하면, 그래핀(102)의 석출은, 탄소 농도가 높은 곳으로부터 시작되어, 탄소 농도가 낮은 곳을 향해 성장하게 된다.
따라서, 탄소의 농도 분포를 적절히 설정함에 따라, 그래핀(102)의 결정이 성장을 개시하는 위치 및 성장할 방향을 제어할 수 있다.
이 외에, 에칭 가스의 농도 분포를 불균일하게 설정할 수 있다면, 에칭 가스의 농도가 높은 곳 만큼 금속의 제거가 빠르게 된다. 따라서, 고용체층에 있어서의 탄소의 농도 분포가 균일하더라도, 그래핀(102)의 석출은, 에칭 가스의 농도가 높은 곳으로부터 시작되어, 에칭 가스의 농도가 낮은 곳을 향해 성장하게 된다.
이와 같이, 에칭 가스의 농도 분포를 적절히 설정함에 의해서도, 그래핀(102)의 결정이 성장을 개시하는 위치 및 성장할 방향을 제어할 수 있다.
이와 같이 하여, 그래핀의 성장의 개시점과 방향을 제어하면, 그래핀의 결정립계는 성장 개시점 및 그래핀 끼리 연결되는 성장 종료점에만 형성되기 때문에, 결정립계를 소정의 위치에 제어할 수 있고, 또한 그래핀의 성장 개시점을 줄이는 것으로 매우 큰 결정립경을 실현할 수 있다.
또한, 상기와 같은 고용체층에 있어서의 탄소의 농도 분포의 설정과, 에칭 가스의 농도 분포의 설정을, 적당히 조합하고, 그래핀(102)의 결정이 성장을 개시하는 위치 및 성장할 방향을 제어해도 좋다.
상기의 설명에서는, 또한, 금속으로서 철 등을 채용하고, 에칭 가스로서 염소를 이용하고 있다. 그렇지만, 탄소를 고용할 수 있는 임의의 금속과, 해당 금속에 대한 에칭 가스를 이용할 수도 있다. 즉, 기판(103)상에서 해당 금속과 탄소를 고용온도로 가열하여 탄소를 해당 금속에 고용시키고, 고용체층을 형성해, 해당 가열을 유지한 채로, 해당 금속에 대한 에칭 가스를 공급하여 고용체층으로부터 해당 금속을 제거하고, 그래핀(102)을 석출, 성장시킴으로써, 그래핀(102)이 기판(103)의 표면상에 직접 접하는 그래핀 디바이스(101)를 제조하는 것도 가능하다.
상기와 같이, 고용체의 용매가 되는 금속에는, 1개의 금속 원소로 이루어진순금속이나 복수의 금속 원소로 이루어진 합금을 이용할 수 있다. 다만, 탄소가 용매로서 고용하고, 에칭 등에 의해 제거가 가능하면, 금속 원소와 반금속 원소로 이루어진 합금이나, 금속 원소와 비금속 원소로 이루어진 합금 등을, 고용체의 용매로서 이용해도 좋다.
여기서, 그래핀(102)의 기판(103)에 따른 성장 방향의 결정립경(의 평균치)은, 그 이외의 모든 방향(예를 들어, 기판(103)에 수직인 방향이나, 기판(103)에 따르면서 성장 방향과 교차하는 방향.) 에 있어서의 결정립경(의 평균치)보다 커진다.
이 외에, 「가열을 유지」한 태양이지만, 고용체층을 형성할 때의 온도와, 에칭을 실시할 때의 온도는, 반드시 일치하지 않아도 좋다. 예를 들어, 일단 고용체층이 형성되고, 에칭에 의한 금속의 제거가 개시되면, 온도를 조금씩 내려, 에칭이 완료하는 시점에서, 정확히, 고용체를 전혀 형성할 수 없게 되는 온도(혹은 이것보다 조금 높은 온도)에 이르도록 해도 좋다.
이하에서는, 본 제조 방법의 상세에 대하여, 도 5A 내지 도 5O를 참조하여 설명한다. 이들 도면은, 그래핀 디바이스(101)가 제조되는 과정을 설명하기 위한 단면도이다. 덧붙여, 이하에 내거는 제원은, 이해를 용이하게 하기 위한 일례로, 이들 제원을 적당히 치환한 실시형태도, 본 발명의 범위에 포함된다.
우선, 도 5A에 나타내는 바와 같이 준비된 그래핀 디바이스(101)를 형성하기 위한 기초가 되는 기판(103)을 준비한다. 본 예에서는, 기판(103)으로서, 이산화규소 기판을 채용하고 있는데, 상술한 대로, 다층의 기판, 내부에 각종의 소자가 내장된 기판, 배면에 각종의 소자가 배치되는 기판 등을 채용할 수도 있다.
다음으로, 도 5B에 나타내는 바와 같이, 기판(103)의 표면에, 제1 마스크(501)를 형성한다. 제1 마스크(501)는, 최종적으로 형성되는 그래핀(102)의 패턴 형상을 결정하는 것이다.
가시광이나 자외선 등의 포토리소그래피(photolithography) 기술을 적용했을 경우에는, 레지스터를 기판(103)에 도포하고, 제1 마스크의 형상을 레지스터 표면에 노광하여, 현상 및 레지스터를 용해함에 따라서 제1 마스크(501)가 형성된다. 이 외에, 전자빔 리소그래피 기술이나, 금속막에 슬릿이나 구멍을 설치한 마스크를 밀착시키는 수법을 채용하는 것도 가능하다.
이 제1 마스크(501)는, 최종적으로 제조되는 그래핀 디바이스(101)에 있어서의 그래핀(102)의 패턴 형상을 결정하는 것이다. 즉, 제1 마스크(501)에 의해 마스크 되지 않고, 기판(103)의 표면이 노출하고 있는 영역에, 그래핀(102)이 형성되게 된다.
나아가, 스패터링, 진공 증착, CVD 등에 의해 탄소를 공급하고, 도 5C에 나타내는 바와 같이, 제1 마스크(501)의 표면 및 제1 마스크(501)의 개구부를 개재하여 노출하고 있는 기판(103)의 표면에 탄소층(502)을 형성한다. 탄소층(502)은, 비정질이든 결정이든 모두 괜찮다.
본 도면에서는, 탄소의 공급을 한결같이 하게 하고 있기 때문에, 균일한 두께의 탄소층(502)이 형성되어 있지만, 제1 마스크(501)의 개구부의 근방에만 탄소를 공급하는 등 하여, 불필요한 탄소층(502)의 형성을 억제해도 좋다.
다음으로, 레지스터를 용해함으로써, 도 5D에 나타내는 바와 같이, 제1 마스크(501) 및 그 표면에 형성된 탄소층(502)을 제거하고, 원하는 패턴과 동일한 형상을 가진 탄소층(502)이, 초기층(최종적인 그래핀(102)의 패턴 형상을 결정하는 초기 형상을 가진 층)으로서 얻어진다.
즉, 초기층이라고 하는 호칭은, 「최초로 형성되는 층」의 의미가 아니고, 「그래핀(102)의 원료가 되는 탄소가 최초로 포함되어 있는 층」의 의미이다.
게다가, 도 5E에 나타내는 바와 같이, 기판(103)의 표면에, 제1 마스크(501)와 마찬가지의 기술을 이용하여 제2 마스크(503)를 형성한다. 본 예에서는, 제2 마스크(503)의 개구부는, 제1 마스크(501)의 개구부를 모두 포함한 형상, 즉, 제1 마스크(501)의 개구부와 동일하든지, 이것보다 큰 형상을 하고 있다. 이것에 의해, 제2 마스크(503)의 개구부에 탄소층(502)이 위치하게 된다.
그리고, 스패터링, 진공 증착, CVD 등에 의해 금속을 공급하고, 도 5F에 나타내는 바와 같이, 제2 마스크(503)의 표면, 제2 마스크(503)의 개구부를 개재하여 노출하고 있는 탄소층(502) 및 기판(103)의 표면에, 금속층(504)을 형성한다.
본 도면에서는, 금속의 공급을 동일하게 하는 것이 아니라, 불균일하게 함으로써, 금속층(504)의 두께가, 두꺼워져서는 원래의 두께로 돌아오는 것을 반복하는 톱의 칼날과 같은 형상으로 하고 있다. 마스크 증착법을 채용하면, 이와 같이 금속층(504)의 두께를 변화시키는 것이 가능하다.
여기서, 마스크 증착법이란, 구체적으로는 이하와 같은 수법이다. 즉, 금속박 등에 복수의 슬릿을 설치하고, 자립 마스크를 형성한다. 그리고, 자립 마스크를 기판(103)으로부터 일정한 거리만큼 이간시켜 배치하고, 금속을 스패터링에 의해 공급하여, 자립 마스크를 경유해 기판(103)에 이르도록 한다. 그러면, 자립 마스크의 슬릿에 대향하는 개소에서는 금속층(504)이 두꺼워지고, 그곳으로부터 멀어짐에 따라서 금속층(504)이 얇아진다.
또한, 복수의 와이어를 기판(103) 표면에 접하게 배치함으로써, 상기의 자립 마스크 대신에 이용하게 하는 것도 가능하다. 이 경우에는, 와이어가 스패터링에 대한 장애물이 되기 때문에, 와이어의 근방에서는 금속층(504)이 얇아지고, 와이어로부터 멀어짐에 따라 금속층(504)이 두꺼워진다.
이 외에, 금속을 스패터링에 의해 공급할 때, 1개 내지 복수의 가동식 셔터를 설치하고, 셔터를 서서히 닫아 가는 것에 따른 수법도 있다. 이 수법에서는, 셔터의 처음에 닫혀진 부분 근방의 금속층(504)은 얇고, 셔터의 마지막에 닫혀진 부분 근방의 금속층(504)은 두꺼워진다.
덧붙여, 본 예에서는, 기판(103)에 대해서 경사의 방향을 스패터링 방향으로 하고 있기 때문에, 금속층(504)의 톱 형상의 위에서 아래까지가 비대칭이 되고 있는데, 후술하는 실시예 7에서 설명하는 바와 같이, 스패터링 방향을 기판(103) 표면에 대해 수직 방향으로 하면, 위에서 아래까지를 대칭으로 하는 것도 가능하다.
이 후, 레지스터를 용해함으로써, 도 5G에 나타내는 바와 같이, 제2 마스크(503) 및 그 표면에 형성된 금속층(504)을 제거한다. 이것에 의해, 기판(103)의 표면상에서, 탄소층(502)을 금속층(504)이 덮게 된다.
그리고, 금속에 탄소가 고용하는 고용온도까지 가열하면, 탄소층(502)이 금속층(504)에 고용하여, 도 5H에 나타내는 바와 같이, 고용체층(505)이 형성된다.
고용체층(505)의 두께는, 금속층(504)의 두께와 연동하고 있고, 일정한 경사로 두꺼워져서는 원래의 두께로 돌아오는 것을 반복하는 형상이 되고 있다.
상기와 같이, 탄소층(502)은 동일했었기 때문에, 고용체층(505)의 두께가 두꺼운 곳은 탄소의 농도가 낮고, 고용체층(505)의 두께가 얇은 곳은 탄소의 농도가 높다. 본 도면에서는, 그러데이션(gradation)에 의해, 탄소 농도를 도시하고 있다.
그리고, 고용온도를 유지한 채로, 에칭 가스를 공급하면, 고용체층(505) 내의 금속이 점차 제거되어 간다. 에칭의 속도는 고용체층(505)의 조성으로 변화하는 일이 있지만, 일반적인 경향으로는, 에칭 가스를 똑같이 공급했을 경우에는, 고용체층(505)은, 두께가 두꺼운 곳도 얇은 곳도 어느 정도 유사한 속도로 금속이 제거되어 간다.
가열하면서 에칭 가스를 계속 공급하면, 금속의 제거에 의해, 고용체층(505)에 탄소가 고용할 수 없게 되는 개소가 생긴다. 고용체층(505)에 있어서는, 두께가 얇은 곳이 탄소의 농도가 높다.
따라서, 도 5I에 나타내는 바와 같이, 두께가 얇은 곳으로부터, 고용할 수 없게 된 탄소가, 그래핀(102)으로서 고용체층(505)표면에 석출한다. 즉, 두께가 얇은 곳, 탄소 농도가 높은 곳이, 그래핀(102)의 성장의 개시 위치가 된다.
그래핀(102)으로서 탄소가 석출한 후에도, 고용온도로의 가열과 에칭 가스의 공급을 계속하면, 도 5J, 도 5K, 도 5L, 도 5M, 도 5N에 나타내는 바와 같이, 결정 구조가 유지된 채로, 그래핀(102)이 성장해 간다. 그래핀(102)의 성장의 방향은, 고용체층(505)에 있어서의 탄소 농도가 높은 개소로부터 낮은 개소로 향하는 방향, 즉, 농도 기울기에 따른 방향이다. 본 예에서는, 고용체층(505)의 두께가 얇은 곳에서 두꺼운 곳으로, 즉, 금속층(504)의 두께가 얇은 곳에서 두꺼운 곳을 향하고, 본 도면 오른쪽에서 왼쪽으로, 그래핀(102)이 성장하게 된다.
덧붙여, 에칭 가스의 분압을 조정하면, 그래핀(102)의 석출 속도를 제어할 수 있다. 고용체층(505)의 금속이 철 등인 경우에는, 에칭 가스로서 염소를 채용할 수 있고, 에칭 가스의 분압은, 염소를 원하는 농도로 희석하면 조정이 가능하다.
이와 같이 하여, 고용체층(505)으로부터 모든 금속을 제거하면, 도 5O에 나타내는 바와 같이, 그래핀(102)이 기판(103)에 직접 접하게 된다. 이와 같이 해서, 그래핀 디바이스(101)가 완성한다.
덧붙여, 고용체층(505)의 두께가 두꺼웠던 개소는, 오른쪽에서 성장해 온 그래핀(102)이 왼쪽 옆의 그래핀(102)과 충돌하는 개소가 되기 때문에, 그래핀(102)의 표면으로부터 기판(103)의 표면에 이르는 결정립계(104)가 생긴다.
이 외에, 결정립계(104)가 생길 수 있는 개소로는, 그래핀(102) 성장의 개시 위치를 생각할 수 있는데, 후술하는 실시예에서, 상세한 설명을 한다.
이하에서는, 그래핀 디바이스(101)의 제조 방법의 여러가지 변형(variation)에 대해 간단하게 설명한다. 덧붙여, 이들 변형에 대해서는, 후술하는 실시예에서, 더욱 상세하게 설명한다.
우선, 제2 마스크(503)의 형성은, 반드시 필요하지 않다. 예를 들어, 탄소층(502)을 형성한 후, 제1 마스크(501)를 제거하지 않고 금속층(504)을 형성해도 좋다. 이 외에, 제1 마스크(501)를 제거한 후, 기판(103)과 탄소층(502)의 표면을 덮도록, 즉시 금속층(504)을 형성해도 좋다.
또한, 기판(103)의 표면 전체에 그래핀(102)을 형성시키는 경우에는, 제1 마스크(501)나 제2 마스크(503)의 형성은 불필요하고, 탄소층(502)을 기판(103)의 표면 전체에 형성한 후, 거기에 한층 더 금속층(504)을 형성하면 좋다.
이 외에, 상기 태양에서는, 탄소층(502)과 금속층(504)을 다른 단계에서 형성하고 있는데, 제1 마스크(501)의 형성 후에 탄소와 금속의 혼합체를 공급하게 해도 괜찮다. 이 경우에는, 제1 마스크(501)를 제거하면, 원하는 패턴과 동일한 형상의 혼합체층이, 초기층으로서 얻어진다.
이러한 혼합체층의 형성에는, 금속과 탄소의 공증착이라고 하는 수법을 채용할 수 있다. 예를 들어, 금속으로 이루어진 타겟과 탄소로 이루어진 타겟의 2개를, 동시에 스패터링 하면 좋다. 이 외에, 1개의 타겟을 스패터링 하는 경우에는, 타겟으로서 탄소와 철의 혼합물을 이용해도 좋고, 철로 이루어진 타겟에 탄소칩을 부착하여 스패터링을 해도 좋고, 탄소로 이루어진 타겟에, 철칩을 부착하여 스패터링을 해도 좋다. 칩의 부착에 의한 태양에서는, 부착하는 칩의 수를 조정하면, 초기층이 되는 혼합체층에 있어서의 탄소 농도를 용이하게 조정할 수 있다.
또한, 탄소층(502)과 금속층(504)의 형성의 순서는 바꿔 넣어도 된다. 즉, 기판(103)상에 금속층(504)을 형성한 후에, 금속층(504) 위에 탄소층(502)을 형성하는 수법이다. 이 경우는, 탄소층(502)이 초기층에 상당한다.
이 외에, 제1 마스크(501)나 제2 마스크(503)를 이용하지 않고 초기층의 패턴 형상을 형성하는 수법으로서, 이하와 같은 것이 있다. 즉, 기판(103)의 표면을 덮도록
(a) 탄소층(502)과 금속층(504)을 형성한 후, 혹은,
(b) 탄소와 금속의 혼합체층을 형성한 후
에, 금속과 탄소의 에칭을 함에 따라서, 초기층의 패턴 형상을 제작하는 수법이다.
이 수법에서는, 상기 (a) (b)의 형성 뒤에, 제3 마스크를 형성한다. 이 제3 마스크는, 상기의 제1 마스크(501)의 마스크 부분이 개구부, 제1 마스크(501)의 개구부가 마스크 부분이 되는 것으로, 제1 마스크(501)와 제3 마스크는, 소위 네가티브 포지티브의 관계에 있다.
그리고, 제3 마스크를 개재하여 에칭하는 것으로, 제3 마스크의 개구부의 금속이나 탄소를 제거하고, 초기층의 패턴 형상을 형성한다. 마지막으로, 제3 마스크를 에칭에 의해 제거한다. 이로써, 금속이나 탄소를 원하는 패턴 형상으로 형성한다.
덧붙여, 원하는 초기층의 형상을 얻기 위해서는, 상기의 수법에 한정하지 않고, 여러 가지 패턴 형성 기술을 적용할 수 있다. 따라서, 탄소나 탄소와 금속의 혼합체 등을 초기층의 재료로 할 수 있다. 또한, 리소그래피의 현상액, 레지스터의 소재나 용해액, 에칭제 등에는, 여러 가지의 것을 이용할 수 있다.
게다가, 그래핀(102)의 결정이 랜덤으로 생기는 것이라도 괜찮은 경우에는, 금속층(504)의 두께를 변화시킬 필요는 없고, 동일하게 설정하면 된다.
이 외에, 그래핀(102)의 결정을 크게 하여 동일한 연속막으로 하는데에는, 어느 위치에서도 탄소의 농도 기울기가 가능한 한 같은 방향을 향하도록 설정하면 좋다. 한층 더 큰 단결정의 그래핀(102)을 얻는 수법에 대해서는, 이하의 실시예에 서 설명한다.
또한, 상기 태양에서는, 탄소층(502)의 두께는 동일하게 하는 한편으로, 금속의 공급량을 위치에 따라 불균일하게 함으로써 금속층(504)의 두께를 변화시키는 것으로, 고용체층(505)중에 있어서의 탄소의 농도에 기울기가 생기도록 하고 있는데, 예를 들어, 탄소의 공급량을 위치에 따라 불균일하게 하거나, 금속과 탄소의 공급량을 위치에 따라 변화시킴으로써, 탄소의 농도 기울기를 생기게 하고, 그래핀(102)의 성장 방향을 결정하게 해도 좋다.
이 외에, 상기 태양에서는, 에칭 가스의 농도 분포를 일정하게 하는 것으로, 고용체층(505)의 어느 위치에서도 일정한 속도로 금속의 제거를 하게 하는데, 에칭 가스의 농도 분포를 불균일하게 하면, 금속 제거의 속도를 위치에 따라 다른 것으로 할 수 있다. 따라서, 에칭 가스의 농도가 높은 곳 낮은 곳을 향해 그래핀(102)이 석출하도록 설정하는 것도 가능하다.
실시예 3
본 실시형태는, 상기 실시형태를 다단계로 이용함에 따라서, 그래핀(102)의 단결정의 크기를 조정하며, 결정립계의 위치를 한정하고, 예를 들어 도 2에 나타내는 바와 같은 그래핀 디바이스(101)를 제조하는데 매우 적합하다.
본 실시형태와 관련한 제조 방법에서는, 우선, 실시예 2의 그래핀의 제조 방법을 이용하고, 기판(103)상에서 선상 그래핀을, 제1의 방향으로 성장시킨다.
도 6A는, 선상 그래핀 및 그 성장 방향을 설명하는 평면도이다. 이하, 본 도면을 참조하여 설명한다.
본 도면에 나타내는 예에서는, 결정립계(104)로 구분된 다수의 선상 그래핀(601)이, 기판(103) 표면의 각 격자점으로부터 해당 격자점의 상측 옆의 격자점을 향하여 성장하고 있다.
이와 같이 선상 그래핀(601)을 형성하기 위해서는, 탄소층(502)에 대한 제1 마스크(501)로서, 상하 방향의 직선이 등간격으로 늘어선 개구부를 가진 것을 이용한다. 그리고, 금속층(504)의 두께는, 아래에서 위로 향하고, 두께가 점차 증가해 급격하게 원래대로 돌아가는 것을 반복하는 형상을 채용한다.
다음으로, 실시예 2의 그래핀의 제조 방법을 이용하고, 기판(103)의 표면 가운데, 선상 그래핀(601)이 형성되어 있지 않은 영역에도 탄소층(502)과 금속층(504)을 형성하고, 이번에는, 제2의 방향을 향하여 면상 그래핀을 성장시킨다.
도 6B는, 면상 그래핀 및 그 성장 방향을 설명하는 평면도이다. 이하, 본 도면을 참조하여 설명한다.
본 도면에서는, 각 선상 그래핀(601)을 개시선으로서, 오른쪽에서 왼쪽을 향하여 면상 그래핀(602)이 성장하고 있는 과정을 나타내고 있다.
본 태양과 같은 면상 그래핀(602)를 성장시키기 위해서는, 탄소층(502)에 대한 제1 마스크(501) 및 금속층(504)에 대한 제2 마스크(503)는, 선상 그래핀(601)이 형성되지 않은 영역을 통로로 하는 것을 이용할 수 있는 것 외에, 제1 마스크(501)나 제2 마스크(503)의 이용을 생략해도 좋다.
또한, 금속층(504)의 두께는, 각 선상 그래핀(601)으로부터 왼쪽 옆의 선상 그래핀(601)을 향하여 두께가 점차 증가하는 반복 형상을 채용한다.
그러면, 이미 형성되어 있는 선상 그래핀(601)이 면상 그래핀(602)의 결정 형성의 종(種)(본 도면에서는, 2점 파선으로, 이전에 선상 그래핀(601)이 배치되어 있던 경계선을 나타내고 있다.)이 된다.
이러한 설정을 함에 따라서, 면상 그래핀(602)의 성장 방향이 오른쪽에서 왼쪽이 된다.
덧붙여, 본 도면은, 면상 그래핀(602)이 성장하고 있는 도중을 나타내는 것으로, 최종적으로는, 면상 그래핀(602)의 첨단이 옆의 면상 그래핀(602)(일찌기 선상 그래핀(601)이 배치되어 있던 부분.)에 이를 때까지 성장한다.
이와 같이 하여 그래핀(102)을 형성하면, 도 2에 예시한 바와 같이, 서로 가까운 격자점을 묶는 선분(線分)이 결정립계가 되고, 단결정이 격자모양으로 배치되는 그래핀 디바이스(101)를 제조할 수 있다.
여기서, 바둑판 무늬의 크기를 작게 하면 할수록, 그래핀(102) 결정의 크기는 작아지지만, 기판(103)을 덮기 위한 제조 시간은 짧아진다. 따라서, 바둑판 무늬의 크기나 수는, 용도나 제조 비용에 따라 적절히 선택하면 좋다.
덧붙여, 선상 그래핀(601)을 기판(103)의 단 아래에서 위로 1개만 설치하고, 선상 그래핀(601)으로부터, 선상 그래핀(601)에 대향하는 기판(103)의 단으로, 면상 그래핀(602)을 성장시켰을 경우에는, 기판(103) 전체를 덮는 단결정의 그래핀(102)을 형성하는 것도 가능하다.
이하에서는, 상기 실시예 2에서 설명한 제조 방법의 변형에 대해, 순서대로 설명한다. 덧붙여, 이하의 설명에서는, 이해를 용이하게 하기 위하여, 상기 실시태양과 같은 요소에 대해서는, 적당히 설명을 생략한다.
실시예 4
본 실시형태는, 기판(103) 위에 그래핀(102)을 전면 형성한 그래핀 디바이스(101)의 제조 방법이다.
본 실시형태에 의하면, 도 1A, 도 1B에 나타내는 그래핀 디바이스(101)를 제조하는 것이 가능하다. 도 7A 내지 도 7F는, 본 실시형태와 관련한 그래핀 디바이스(101)의 제조 방법의 과정을 설명하는 설명도이다. 이하, 본 도면을 참조하여 설명한다.
본 제조 방법에서는, 우선, 기판(103)을 준비한다(도 7A).
그리고, 기판(103)의 표면상에 탄소층(502)을 형성하고(도 7B), 나아가, 금속층(504)을 형성한다(도 7C). 덧붙여, 상술한 대로, 탄소층(502)과 금속층(504)의 형성의 순서는 역이라고 해도 좋고, 탄소와 금속의 혼합체를 스패터링, 증착, CVD 등 함으로써 혼합체층을 형성하는 것으로 해도 좋다.
이 후, 고용온도로 가열하여, 금속에 탄소가 고용한 고용체층(505)을 형성한다(도 7D).
게다가, 가열을 유지한 채로, 에칭 가스를 공급하고 고용체층(505)으로부터 금속을 에칭하면, 고용체층(505)의 표면에 그래핀(102)이 석출하여 성장을 개시한다(도 7E).
금속을 모두 에칭하면, 기판(103)의 표면상에 그래핀(102)이 직접 접한 그래핀 디바이스(101)가 완성한다(도 7F).
실시예 5
본 실시형태는, 제2 마스크(503)를 이용하지 않은 그래핀 디바이스(101)의 제조 방법이다. 본 수법에 의하면, 예를 들어 도 3에 나타내는 바와 같은 패턴을 가진 그래핀 디바이스(101)를 제조할 수 있다.
도 8A 내지 도 8H는, 본 실시형태와 관련한 그래핀 디바이스(101)의 제조 방법의 과정을 설명하는 설명도이다. 이하, 본 도면을 참조하여 설명한다.
본 제조 방법에서는, 우선, 기판(103)을 준비한다(도 8A).
다음으로, 기판(103)의 표면상에 제1 마스크(501)를 형성한다(도 8B). 이 후, 탄소층(502)을 형성하고(도 8C), 나아가, 금속층(504)을 형성한다(도 8D).
이 후, 제1 마스크(501)를 용해함에 따라서, 제1 마스크(501)상의 탄소층(502)과 금속층(504)을 제거한다(도 8E).
덧붙여, 탄소층(502)을 형성한 후에 제1 마스크(501)와 탄소층(502)을 제거하고 나서, 금속층(504)을 형성하고, 이하의 처리로 진행하게 해도 좋다.
그런데, 제거에 의해 탄소층(502)을 원하는 패턴 형상과 같은 형상으로 한 후에는, 고용온도로 가열하고, 금속에 탄소가 고용한 고용체층(505)을 형성한다(도 8F).
나아가, 고용온도를 유지한 채로, 에칭 가스를 공급하고 고용체층(505)으로부터 금속을 에칭하면, 고용체층(505)의 표면에 그래핀(102)이 석출하여, 성장을 개시한다(도 8G).
금속을 모두 에칭하면, 기판(103)의 표면상에 그래핀(102)이 직접 접한 그래핀 디바이스(101)가 완성한다(도 8H).
실시예 6
본 실시형태는, 제1 마스크(501), 제2 마스크(503)를 이용하지 않은 그래핀 디바이스(101)의 제조 방법이다. 본 수법에 의하면, 예를 들어 도 3에 나타내는 바와 같은 패턴을 가진 그래핀 디바이스(101)를 제조할 수 있다.
도 9A 내지 도 9I는, 본 실시형태와 관련한 그래핀 디바이스(101)의 제조 방법의 과정을 설명하는 설명도이다. 이하, 본 도면을 참조하여 설명한다.
본 제조 방법에서는, 우선, 기판(103)을 준비한다(도 9A).
다음으로, 기판(103)의 표면상에 탄소층(502)을 형성하고(도 9B), 나아가, 금속층(504)을 형성한다(도 9C).
이 후, 제3 마스크(801)를 금속층(504) 위에 형성한다(도 9D). 제3 마스크(801)는, 제1 마스크(501)와 네가티브 포지티브의 관계에 있는 마스크이다.
이 후, 제3 마스크(801)의 개구부(금속층(504)이 노출하고 있는 부분)로부터, 금속층(504)과 탄소층(502)의 불필요한 부분을 제거한다(도 9E). 금속층(504)의 제거에는, 할로겐을 포함한 가스를 이용한 플라즈마 에칭 등을 이용할 수 있다. 탄소층(502)의 제거에는, 산소를 포함한 가스를 이용한 플라즈마 매싱 등을 이용할 수 있다.
나아가, 제3 마스크(801)를 제거한다(도 9F).
이 후는, 상기 실시형태와 마찬가지로, 고용온도로 가열하고, 금속에 탄소가 고용한 고용체층(505)을 형성한다(도 9G).
덧붙여, 가열을 유지한 채로, 에칭 가스를 공급하고 고용체층(505)으로부터 금속을 에칭하면, 고용체층(505)의 표면에 그래핀(102)이 석출하여, 성장을 개시한다(도 9H).
금속을 모두 에칭하면, 기판(103)의 표면상에 그래핀(102)이 직접 접한 그래핀 디바이스(101)가 완성한다(도 9I).
실시예 7
본 실시예는, 상기 실시예 4, 5, 6 등에 있어서 형성된 고용체층(505)으로부터 그래핀(102)을 원하는 위치로부터 원하는 방향으로 성장시킨 그래핀 디바이스(101)의 제조 방법이다.
도 10A 내지 도 10E는, 본 실시형태와 관련한 그래핀 디바이스(101)의 제조 방법의 과정을 설명하는 설명도이다. 이하, 본 도면을 참조하여 설명한다.
본 제조 방법에서는, 도 7C, 도 8E, 도 9F와 같이, 탄소층(502)과 금속층(504)이 형성된 기판(103)을 2매 준비하고, 서로 마주 보게 배치한다(도 10A).
그리고, 고용온도로 가열하면, 서로 마주 본 기판(103) 위에, 도 7D, 도 8F, 도 9G와 마찬가지로, 서로 대향하는 고용체층(505)이 형성된다(도 10B).
이 후, 기판(103)의 양단으로부터 에칭 가스를 공급한다. 그러면, 고용체층(505)의 단부는, 고용체층(505)의 중앙부에 비해 빠르게 금속의 제거가 진행된다. 즉, 양기판(103)의 단부로부터 그래핀(102)이 석출하고, 중앙부를 향해 그래핀(102)이 성장한다(도 10C, 도 10D).
금속을 모두 에칭하면, 기판(103)의 표면상에 그래핀(102)이 직접 접한 그래핀 디바이스(101)가 완성한다(도 10E). 이 그래핀(102)에 있어서는, 중앙부에 결정립계(104)가 생긴다.
덧붙여, 에칭 가스의 공급을 일단으로부터 하게 해도 좋다. 이 경우에는, 기판(103)의 단부로부터, 에칭 가스가 공급될 방향(에칭 가스가 흐르는 방향이나 확산하는 방향)을 향하고, 그래핀(102)이 성장하게 된다.
실시예 8
본 실시예는, 상기 실시예 4, 5, 6 등에 있어서 탄소층(502)을 형성한 후에, 금속층(504)의 두께를 불균일하게 형성함에 따라서, 그래핀(102)을 원하는 위치부터 원하는 방향으로 성장시킨 그래핀 디바이스(101)의 제조 방법이다.
본 실시형태에서는, 탄소층(502)이 형성된 기판(103)을 준비한다(도 11A).
그리고, 기판(103) 및 탄소층(502)으로부터 일정한 거리만큼 이간하고, 자립 마스크(901)(예를 들어, 금속박 등에 슬릿(902)을 설치한 것.)를 배치하여, 슬릿을 경유해 금속을 증착, 스패터링, CVD 등에 의해 공급한다(도 11B).
그러면, 슬릿(902)의 근방에서는 금속층(504)은 두껍게 형성되고, 슬릿(902)으로부터 멀어지면, 금속층(504)의 두께는 얇아진다.
실시예 2에 있어서는, 금속을 공급할 때의 스패터의 방향을 제어하는 것으로, 단면이 톱의 칼날과 같은 형상이 되도록 금속층(504)을 형성했지만, 본 도면에서는, 금속을 위에서 아래로 공급하고 있기 때문에, 금속층(504)의 형상은 좌우 대칭이 되어 있다.
실시예 4에 본 기술을 적용했을 경우에는, 탄소층(502)(및 금속층(504))은, 이 단계에서 원하는 형상이 되어 있다.
실시예 5에 본 기술을 적용했을 경우에는, 금속층(504)이 형성된 후에, 제1 마스크(501)의 박리를 하여, 탄소층(502)(및 금속층(504))을 원하는 패턴 형상으로 한다.
실시예 6에 본 기술을 적용했을 경우에는, 이 후에 제3 마스크(801)를 형성하고, 탄소층(502)과 금속층(504)의 불필요한 부분을 박리하여, 제3 마스크(801)를 용해함으로써, 탄소층(502)(및 금속층(504))을 원하는 패턴 형상으로 한다.
덧붙여, 상술한 대로, 탄소층(502)을 원하는 패턴 형상으로 한 후에, 본 기술에 의해 금속층(504)을 설치했을 경우에는, 금속층(504)을 해당 패턴 형상으로 할 필요는 없다.
이 후, 기판(103)을 고용온도로 가열하여 고용체층(505)을 형성하고(도 11C), 가열을 유지한 채로 에칭 가스를 공급하여 고용체층(505)으로부터 금속을 제거하면, 금속층(504)이 얇았던 개소로부터 그래핀(102)이 석출한다. 그리고, 그래핀(102)은, 금속층(504)이 두꺼웠던 개소로 향하고(즉, 본 도면에서는 좌우로), 성장한다(도 11D, E, F).
금속을 모두 에칭하면, 기판(103)의 표면상에 그래핀(102)이 직접 접한 그래핀 디바이스(101)가 완성한다(도 11G). 본 도면에 나타내는 예에서는, 성장 방향이 충돌하는 중앙부에 그래핀(102)의 결정립계(104)가 생긴다. 덧붙여, 그래핀(102)의 결정립계(104)는, 성장의 개시점에도 생기는 일이 있다.
실시예 9
본 실시예는, 실시예 8을 2회 반복할 때, 탄소층(502)의 패턴 형상을 변화시키는 것과 동시에, 자립 마스크(901)의 방향을 90도 회전시킴으로써, 도 2에 나타내는 바와 같은 바둑판 무늬 형상의 결정립계(104)를 가진 그래핀 디바이스(101)를 제조하는 제조 방법이다.
도 12A 내지 도 12F는, 본 실시형태와 관련한 탄소층(502), 자립 마스크(901) 등의 위치 관계를 나타내는 평면도이다. 이하, 본 도면을 참조하여 설명한다.
본 제조 방법에서는, 우선, 기판(103)의 표면에, 평행선을 그리듯이, 탄소층(502)의 패턴을 형성한다(도 12A). 본 도면에서는, 탄소층(502)의 패턴은 상하 방법으로 성장하고 있다.
다음으로, 실시예 8의 기술에 근거하여, 슬릿(902)이 탄소층(502)의 패턴과 교차하도록, 자립 마스크(901)를 설치한다(도 12B). 덧붙여, 본 도면에서는, 이해를 용이하게 하기 위하여, 자립 마스크(901)를 기판(103)이나 탄소층(502)보다 작게 그리고 있지만, 실제로는, 이것들보다 크고, 슬릿(902)도 반복해 규칙적으로 배치되어 있다.
그리고, 금속을 공급하여 금속층(504)을 형성한다. 그러면, 금속층(504)의 두께는, 본 도면 상하 방향을 따라서 변화하게 된다.
이것들을 가열하여 고용체층(505)을 형성하고, 에칭에 의해 금속을 제거한다. 그러면, 그래핀(102)이, 자립 마스크(901)의 슬릿(902)의 긴 방향과는 직교하는 방향, 즉, 본 도면의 상하 방향으로 성장한다.
금속이 모두 제거되면, 선상 그래핀(601)이 형성되게 된다(도 12C).
이 후, 기판(103)의 선상 그래핀(601) 이외의 개소에 탄소층(502)의 패턴을 형성한다(도 12D).
그리고, 실시예 8의 기술에 근거하여, 슬릿(902)이 선상 그래핀(601)의 긴 방향과 평행하게 되고, 정확히 선상 그래핀(601) 끼리의 중간에 슬릿(902)이 배치되도록, 자립 마스크(901)를 설치한다(도 12E).
덧붙여, 본 도면에서는, 이해를 용이하게 하기 위하여, 자립 마스크(901)를 기판(103)이나 탄소층(502)보다 작게 그리고 있지만, 실제로는, 이것보다 크고, 슬릿(902)도 반복해 규칙적으로 배치되어 있다.
그리고, 금속을 공급하여 금속층(504)을 형성한다. 그러면, 금속층(504)의 두께는, 본 도면 좌우 방향을 따라서 변화하게 된다.
덧붙여, 선상 그래핀(601) 위에 금속층(504)이 형성되지 않도록 하기 위하여, 적당히 마스크 등을 이용하게 해도 좋다. 또한, 공급하는 금속의 양이나 자립 마스크(901)의 슬릿(902)의 크기, 기판(103)과의 거리를 조정하는 것으로, 선상 그래핀(601)의 일부는 금속층(504)에 고용하지 않고, 잔류하도록 구성해도 좋다.
이 후, 이것들을 가열하여 고용체층(505)을 형성하고, 에칭에 의해 금속을 제거한다.
그러면, 고용체층(505)에 고용하지 않고 잔류하고 있는 선상 그래핀(601)을 개시 위치로 하고, 면상 그래핀(602)이, 자립 마스크(901)의 슬릿(902)의 긴 방향과는 직교하는 방향, 즉, 선상 그래핀(601)의 긴 방향과는 수직인, 본 도면의 좌우 방향으로 성장한다.
금속이 모두 제거되면, 바둑판 무늬 형상의 결정립계(104)로 구분된 면상 그래핀(602)이 형성된다(도 12F).
실시예 10
이하에서는, 상기의 각 태양에 대한 여러 가지 제원의 실험예와 해당 제원에 의해 얻어진 그래핀 디바이스의 특성의 실험 결과에 대해 설명한다.
(실험 1)
실험 1에서는, 실시예 4의 수법의 구체적인 제원에 대해 조사했다.
우선, 기판(103)으로서, 두께가 1000나노미터의 열산화막부착 규소 기판을 채용했다.
본 제원에서는, 스패터링에 의해, 두께 40나노미터의 비정질의 탄소층(502)을 형성했다. 그 위에, 스패터링에 의해, 두께 83나노미터의 철의 금속층(504)을 형성했다.
그리고, 이것들을 반응기 내에 배치하여 진공 배기를 실시하고 나서, 수소·아르곤의 혼합기체(수소의 비율은 40용적 퍼센트)를 전압(全壓) 5토르(Torr)로 흘리면서, 반응기를 고용온도대(섭씨 600도 내지 1000도, 전형적인 고용온도는 섭씨 800도)까지 가열하여, 이 온도를 10분간 유지하고, 고용체층(505)을 형성하는 아닐을 실시했다.
이 후, 고용온도로의 가열을 유지한 채로, 공급하는 가스를, 염소·아르곤의 혼합기체(염소의 비율은 0.01용적 퍼센트)로 전환하고, 전압 5토르로 30분간 흘려서 금속의 에칭을 실시했다.
금속의 제거가 완료한 후, 가열을 정지해 반응기를 냉각하고, 기판(103)의 표면에 형성된 그래핀(102)을 분석했다.
이 제원에서는, 고용체층(505)의 평균막 두께는 시간 경과에 대하여 일정한 속도로 감소하고, 에칭 레이트는 매분 21나노미터였다.
덧붙여, 금속층(504) 단독으로 같은 조건에서 에칭을 했을 경우는, 고용체층(505)과 거의 같은 에칭 레이트가 되는데, 탄소층(502) 단독으로 같은 조건에서 에칭을 하더라도, 탄소층(502)의 두께는 변화하지 않는다.
즉, 고용온도로의 가열을 유지한 채로 에칭 가스를 공급하면, 고용체층(505)으로부터 우선적으로 금속을 제거할 수 있다.
그런데, 라만 산란 분광 분석에서는, 결정 구조 유래의 G-band, 비정질 구조 유래의 D-band, 그래핀 유래의 G'-band 및 이들 사이의 강도에 의해, 어느 정도, 비정질의 탄소가 결정질의 그래핀(102)으로 변화했는지, 그래핀(102)의 층수는 어느 정도인지를 알 수 있다.
도 13A는, 고용체층(505)을 형성한 후 에칭을 하지 않고 급냉했을 경우의 라만 스펙트럼을 나타내는 그래프이고, 도 13B는, 본 실시형태의 상기 제원의 제조 방법을 이용했을 경우의 라만 스펙트럼을 나타내는 그래프이다. 이하, 이들 도면을 참조하여 설명한다.
이들 도면에 나타내는 그래프의 횡축은, 1000cm-1 내지 3000cm-1의 라만 시프트(Raman Shift)를 나타내고, 종축은, 스펙트럼의 강도를 나타낸다.
종래 기술에 상당하는 도 13A에서는, G-band, D-band 외에, 양자간에서, 어모포스 카본(amorphous carbon)의 피크가 넓은 범위에서 출현하고 있다.
한편, 본 발명과 관련한 도 13B에서는, 결정 구조 유래의 G-band가 예의 높아지고, 결함 유래의 D-band가 작아지고 있다. 또한 양자간의 어모포스 카본의 피크도 대폭 감소하고 있다.
이 외에, 그래핀(102) 가운데, 그래핀에 유래하는 G'-band도 예의 높아지고 있다.
게다가, 형광 X선 분석에 의하면, 금속은 검출한계 이하인 한편, 그래핀(102)의 두께는 19나노미터인 것을 알 수 있었다.
한편으로, 도 13A에 대응하는 종래 기술에서는, 결정성이 낮은 그래핀의 아래에 두께 83나노미터 상당의 철이 다량으로 남아 버린다.
따라서, 종래의 수법에 비해, 본 발명과 관련한 수법에서는, 결정성이 높고, 촉매 금속을 포함하지 않는 고순도의 그래핀(102)이, 열산화막 부착 규소 기판(103) 위에 직접 접하는 형태로 얻어지는 것을 알 수 있다.
(실험 2)
실험 2에서는, 실험 1에 이어서, 구체적인 제원에 대해 한층 더 조사했다.
즉, 탄소를 철에 고용시키는 고용체층(505)을 형성하기 때문에, 우선, 두께를 113나노미터의 탄소층(502)을 형성하고, 그 위에 금속층(504)을 형성한 후에, 가열하는 태양에 있어서, 금속층(504)의 두께에 대하여 그래핀(102)의 성질이 어떻게 변화할지를 조사했다. 여기에서는, 금속층(504)의 두께로서, 83나노미터, 132나노미터, 233나노미터, 393나노미터의 4가지 방법을 채용했다.
도 14는, 여러 가지 두께의 금속층을 채용했을 경우의, 아닐, 3분 에칭, 30분 에칭한 다음 냉각한 후의 라만 스펙트럼의 모습을 나타내는 그래프이다. 이하, 본 도면을 참조하여 설명한다.
덧붙여, 본 도면에 있어서의 각 그래프의 횡축은, 도 13A, 13B와 마찬가지로, 1000cm-1에서 3000cm-1의 범위의 라만 시프트를 나타내고, 종축은, 스펙트럼의 강도를 나타낸다.
본 도면에 나타내는 바와 같이, 금속층(504) 두께 393나노미터에서는, 아닐 한 것 만으로는 탄소가 표면에 석출하지 않고, 그래핀 유래의 피크는 거의 없지만, 에칭의 경과에 따라 그래핀의 석출이 진행되고 있다.
금속층(504) 두께 233나노미터, 132나노미터, 83나노미터의 조건에서는, 아닐 후에, 이미 다층 그래핀층이 석출하고 있다.
금속층(504) 두께 233나노미터에서는, 에칭을 한 후, 3분 후에 가장 양호한 스펙트럼이 얻어지고 있다.
한편, 금속층(504) 두께 132나노미터, 83나노미터에서는, 에칭을 진행해도 스펙트럼의 변화는 거의 없다. 이것은, 금속층(504) 두께가 얇으면, 고용할 수 있는 탄소가 적어서, 에칭에 의해서 석출하는 정도도 적기 때문이라고 생각할 수 있다.
이들 샘플 표면을 주사형 전자현미경으로 관찰했는데, 금속층(504)의 두께가 그 어느 것도, 아닐 후부터 3분 에칭 후에 걸쳐서는, 표면의 평탄함 및 보이드의 수에서 큰 변화는 없었지만, 30분 에칭 후가 되면, 표면의 거칠기(roughness) 및 보이드의 수가 증가했다.
또한, 금속층(504) 두께 393나노미터의 경우에는, 30분 에칭 완료 후에 그래핀(102)의 막이 불연속이 되어 버리고, 보이드의 수가 적고 결정의 사이즈가 가장 큰 것은, 금속층(504) 두께 233나노미터의 경우였다.
이들 실험으로부터, 철에 의한 금속층(504)의 두께는, 섭씨 800도로 에칭을 하는 경우에서는, 탄소층(502)과 동일한 정도 내지 2.5배 정도가 매우 적합하다고 예상된다.
덧붙여, 고용온도에는 하한으로부터 상한까지의 증폭이 있고, 나아가 금속 중의 탄소의 농도나 금속의 종류에 의해서도 변화한다. 이 때문에, 에칭할 때의 가열 온도를 바꾸는 것도 가능하다. 에칭 때의 온도를 높게 하는 경우에는, 호적한 금속층(504)의 두께는 얇아지고, 에칭 때의 온도를 낮게 하는 경우에는, 호적한 금속층(504)의 두께는 두꺼워진다고 생각된다.
(실험 3)
실험 3에서는, 실시예 5, 6의 구체적인 제원에 대하여 조사했다.
기판(103)으로서 산화막 부착 규소 기판을 채용하고, 자외선 리소그래피에 의해 제1 마스크(501)를 형성하며, 그 위에 탄소층(502)과 금속층(504)을 스패터로 성막(成膜)하고, 제1 마스크(501)의 레지스터를 제거함으로써, 라인폭 2마이크로 미터의 초기층 패턴을 제작했다.
탄소층(502) 두께는, 33나노미터로 하고, 금속층(504) 두께는, 68나노미터(제원 A), 39나노미터(제원 B)의 2종류를 준비했다.
그 외에 대해서는, 상기 실험과 마찬가지로 하고, 그래핀(102)을 기판(103)상에 형성했다.
도 15A는, 제원 A로 제조한 패턴을 가진 그래핀(102)의 원자간력 현미경상을 나타내는 설명도이다. 도 15B는, 제원 B로 제조한 패턴을 가진 그래핀(102)의 원자간력 현미경상을 나타내는 설명도이다. 이하, 이들 도면을 참조하여 설명한다.
이들 도면으로부터도 분명한 바와 같이, 제원 A는, 제원 B에 비해, 거칠기가 크다. 또한, 중심부 저항율은, 제원 A는, 4×10-3Ωcm, 제원 B는, 6×10-3Ωcm였다.
즉, 제원 A는, 금속층(504)이 두껍기 때문에, 결정성이 좋고 저항이 낮기는 하지만, 거칠기가 크다.
한편, 제원 B는, 저항이 약간 높기는 하지만 평활하다. 그래서, 제원 B에 대하여, 한층 더 구조와 도전성의 모습을 조사했다.
도 16A는, 제원 B로 제조한 패턴을 가진 그래핀(102)의 원자간력 현미경상을 나타내는 확대도이고, 도 16B는, 제원 B로 제조한 패턴을 가진 그래핀(102)의 전류 맵을 나타내는 설명도이다. 이하, 본 도면을 참조하여 설명한다.
이들 도면으로부터, 라인이 평탄한 부분만큼 도전성이 좋고, 융기부나 함몰부는 도전성이 낮은 것을 알 수 있다. 본 제조 방법에 따른 그래핀은 기판 면직 방향에 c축 배향으로 형성되어 있으므로, 융기부에 프로브를 맞히면, 저항의 큰 c축 방향의 패스를 경유하고 나서 평탄부에 전류가 흐르기 때문이라고 생각된다.
실시예 11
상기 실시예 3에 있어서는, 그래핀을 어떤 방향으로 선상에 성장시킨 후, 그 선에 직각인 방향으로, 선의 폭이 넓어지는 듯한 방향으로 성장시킴으로써, 면상 그래핀을 형성하고 있었다.
본 실시형태에서는, 면상 그래핀을 가진 그래핀 디바이스를, 보다 간단하고 쉬운 수법으로 형성한다.
도 17은, 본 실시형태와 관련한 그래핀 디바이스의 제조 방향의 과정을 설명하는 설명도이다. 이하, 본 도면을 참조하여 설명한다.
본 도면에는, 기판(103) 상에 일정한 두께의 탄소층(502)(본 도면에서는 누락되어 있다)이 형성되고, 그 위에 금속층(504)이 형성되어 있는 단계가 나타나고 있다.
본 도면에 있어서의 금속층(504)은, 음영(shade)에 의해 도시되어 있으며, 음영이 진한 장소의 금속층(504)은 얇고, 음영이 희미한 장소의 금속층(504)은 두껍다.
본 실시형태에 있어서의 금속층(504)은, 바둑판 무늬 형상으로 형성되어 있다. 각 바둑판 무늬는, 매우 작은 정방형으로 이루어진 제1 영역이, 큰 정방형으로이루어진 제2 영역의 좌측 아래의 정점에 연결된 형상을 하고 있다.
금속층(504)의 두께는, 제1 영역은 제2 영역보다 얇고, 제2 영역 내에서는, 좌측 아래의 정점으로부터 다른 3개의 정점을 향해 두꺼워지도록 기울기가 설치되어 있다.
이러한 구성으로, 상기 실시형태와 마찬가지로, 가열을 하여 탄소층(502)을 금속층(504)에 고용시킨다. 그러면, 본 도면에 있어서의 음영이 진한 개소는, 탄소 농도가 높고, 옅은 개소는, 탄소 농도가 낮아지게 된다.
따라서, 가열을 한 채로 금속을 제거하면, 최초로 제1 영역, 즉, 바둑판 무늬의 좌측 아래의 정점 부근에 그래핀이 석출한다. 여기서 석출하는 그래핀은, 일반적으로는 다결정이다.
이대로 가열 및 금속의 제거를 계속하면, 바둑판 무늬의 좌측 아래의 정점 부근의 굴곡(넥)에 의해 다결정 중에서 어느 하나가 결정핵으로 하여 넣어진다. 이 때문에, 굴곡의 폭은, 이러한 공법에 따라 석출하는 다결정의 입경의 전형적인 크기보다, 충분히 작게 한다. 그러면, 제2 영역의 굴곡에 접하는 부분에 석출하는 그래핀은, 단결정이 된다.
본 발명에서는, 이 단결정을 핵으로서, 제 2 영역 내의 다른 3개의 정점을 향하고, 즉, 우측 위 방향으로 넓어지도록 탄소가 성장한다.
여기서 성장하는 탄소의 결정핵은, 굴곡에 의해서 넣어지고 있기 때문에, 최종적으로 얻을 수 있는 바둑판 무늬 형상의 면상 그래핀은, 모두 단결정이 되는 것이다.
덧붙여, 제1 영역 및 제2 영역의 형상은, 반드시 정방형에 한정되지 않고, 임의의 형상으로 하는 것이 가능하다. 예를 들어, 제2 영역은, 장방형이나 정육각형 등의 평면을 충전 가능한 형상으로 하면, 동일 형상의 큰 면상 그래핀을 다수 동시에 형성할 수 있다. 한편, 제1 영역은, 굴곡을 형성할 수 있는 임의의 형상이면 충분하고, 정방형 외에, 원형 등의 형상을 채용해도 좋다.
실시예 12
본 실시예는, 그래핀의 성장 방향의 적극적인 제어를 하지 않는 것으로, 상기 실시예를 간소하게 한 것에 상당한다. 이하, 탄소층(502)의 두께나 금속층(504)의 두께를 각각 일정하게 하는 태양, 및, 탄소와 금속이 똑같이 혼합한 혼합체층을 형성하고 이것을 초기층으로 하여, 금속층(504)의 형성을 생략한 태양의 실험 결과에 대하여 설명한다.
(실험 4)
본 실험에서는, 초기층이 되는 탄소층(502)과 금속층(504)의 형성의 순서를 바꿔 넣고, 여러 가지 조건으로 그래핀(102)의 형성을 비교했다. 덧붙여, 본 실험에서는, 금속층(504)의 두께는 일정하게 하고 있다.
본 실험에서는,
(a) 탄소층(502)의 두께를, 113nm,
(b) 철로 이루어진 금속층(504)의 두께를, 83nm, 132nm, 233nm, 393nm으로 하고,
(c) 아닐(anneal)만, 및, 3분간 에칭의 각각에 대하여,
라만 스펙트럼의 모습을 조사했다.
도 18은, 금속층(504) 위에 탄소층(502)을 형성했을 경우의, 아닐 및 3분 에칭한 다음 냉각한 후의 라만 스펙트럼의 모습을 나타내는 그래프이다. 이하, 본 도면을 참조하여 설명한다. 본 도면의 각 그래프의 횡축도, 도 13A, 13B, 14와 마찬가지로, 1000cm-1 내지 3000cm-1의 라만 시프트를 나타내고, 종축은, 스펙트럼의 강도를 나타낸다.
본 도면에 나타내는 바와 같이, 금속층(504)이 393nm으로 두꺼운 경우에는, 아닐 직후는, 노이즈 유래의 피크 밖에 보지 못하고, 그래핀(102)은 형성되어 있지 않지만, 3분 에칭을 하는 것으로, 결정성이 양호한 그래핀(102)이 얻어지는 것을 알 수 있다.
그렇지만, 그 외의 조건에서는, 아닐 직후부터 결정성이 나쁜 것을 나타내 는 피크(3개의 피크 가운데, 가장 좌측의 피크)가 출현하고 있다. 에칭을 진행하면, 결정성은 개선된다.
도 14와 비교하면, 탄소층(502)과 금속층(504)의 형성의 순서나, 형성하는 두께, 에칭의 시간 등의 모든 조건에 따라, 얻을 수 있는 그래핀의 결정성은 변화한다.
따라서, 제조에 필요한 시간이나 원재료 비용을 감안하여, 가장 양호한 조합을, 실험적으로 선택하는 것으로, 결정성의 높은 그래핀을 얻을 수 있다.
덧붙여, 본 실험에서는, 고용체층(505)에 있어서의 탄소 농도도 거의 같기 때문에, 그래핀의 성장 방향의 적극적인 제어는 하지 않는다.
따라서, 상기 실시예에 개시한 바와 같이, 금속층(504)의 두께에 기울기를 설치하는 등으로, 그래핀의 성장 방향을 제어하면, 보다 한층 결정성을 향상시키는 것도 가능하다.
(실험 5)
본 실험에서는, 탄소와 철을 공증착(共蒸着), 동시 성막하는 것으로, 탄소와 철의 혼합체층을 형성하고, 이것을 초기층으로 했다. 또한, 금속층(504)은 형성하지 않고, 가열하여 고용체층(505)을 형성하며, 에칭에 의해 금속을 제거했다. 실험의 제원은 이하와 같다.
스패터링에 의해, 철과 탄소의 혼합체층을 두께 25nm 내지 35nm로 산화규소/규소 기판상에 퇴적시켰다.
이 후, 석영 유리 관내에 있어서, 섭씨 500도, 600도, 700도로 가열하고, 그 온도를 유지한 채로, 염소·아르곤 혼합 가스(부식제인 염소는, 0.01 내지 0.05용량 퍼센트)를 유통하고, 감압하에서 에칭했다.
도 19는, 가열 온도에 따른 라만 스펙트럼의 모습을 나타내는 그래프이다. 이하, 본 도면을 참조하여 설명한다.
본 도면에 나타내는 바와 같이, 각 그래프에는 피크가 3개 있다. 이러한 피크를 비교하면, 섭씨 600도에서는, 그래파이트(graphite) 구조에 유래하는 중앙 피크가 높고, 그래핀 생성의 지표가 되는 우측 피크도 형성되고 있어, 결함을 나타내는 좌측 피크는 낮다. 그래서, 가열 온도를 섭씨 600도로 설정하는 것으로 했다.
나아가, 전자현미경 사진으로부터, 그래핀(102)의 표면에 입자 형상의 산화철이 생기고 있는 것이 판명되었다.
그래서, 혼합체층을 섭씨 600도로 가열하고 고용체층(505)를 형성할 때, 수소/아르곤 혼합 가스(수소는 25용량 퍼센트)를 100토르로 유통시키고, 산화철의 환원을 시도한 후, 에칭했다.
도 20은, 고용체층 형성 시에 산화 금속의 환원을 하는 태양으로 제작한 시료의 라만 스펙트럼의 모습을 나타내는 그래프이다. 이하, 본 도면을 참조하여 설명한다.
본 도면에 나타내는 바와 같이, 이 제원에서는, 그래핀 생성의 지표가 되는 우측 피크가 커져 있고, 결정성이 좋은 그래핀이 얻어지고 있는 것을 알 수 있다.
덧붙여, 본 실험에서는, 고용체층(505)에 있어서의 탄소 농도는 거의 같기 때문에, 그래핀의 성장 방향의 적극적인 제어는 하지 않지만, 결정성이 양호한 결과가 얻어지고 있다.
따라서, 상기 실시예에 개시하는 바와 같이, 두께에 기울기를 설치한 금속층(504)을 형성하는 등 으로, 그래핀의 성장 방향을 제어하면, 보다 한층 결정성을 향상시키는 것이 가능해진다.
덧붙여, 상기 실시 예의 하나에 있어서도, 금속층(504)의 형성을 생략하고, 그래핀의 성장 방향의 의도적인 제어는 하지 않도록 하는 것이 가능하다.
이하에는, 철과 탄소의 공증착막(두께 35nm)에 대하여 가열하고 고용체층(505)을 형성한 후, 염소로 에칭하는 처리에 대해, 가열 때의 수소 분압을 다르게 했을 경우의 모습을 설명한다. 여기서, 수소는 환원제로서 움직인다.
도 21은, 수소 분압 1토르를 채용했을 경우의 최종적인 그래핀의 결정의 모습을 나타내는 주사형 전자현미경 사진이다. 도 22는, 수소 분압 20토르를 채용했을 경우의 최종적인 그래핀의 결정의 모습을 나타내는 주사형 전자현미경 사진이다. 이하, 이들 도면을 참조하여 설명한다.
도 21에 있어서는,
(a) 오른쪽 위쪽에 흑과 백의 이중 가장자리로 둘러싸인 큰 영역,
(b) 오른쪽 중간의 흑색 가장자리로 둘러싸인 흰 휘점(輝點)
(c) 오른쪽 약간 아래의 흑색 가장자리로 둘러싸인 흰 휘점
외, 그 외에도 작은 흰 휘점이 촬영되어 있다. 이것들은, 산화철의 입자를 나타낸다.
도 22에 있어서는, 이러한 휘점은 전혀 볼 수 없고, 이것으로부터, 그래핀의 결정 형상이, 도 21에 나타내는 예에 비해 양호하다는 것을 알 수 있다.
이와 같이, 이들 도면에는, 고용체층(505)의 형성 시에, 가열하면서 환원하는 것의 유효성이 나타나고 있다.
금속의 에칭에 따라 고용체층(505) 중의 탄소 농도가 거의 일정하게 상승하기 때문에, 랜덤인 위치에서 그래핀이 핵발생한다. 가열을 유지한 채로 에칭을 하기 때문에, 탄소는 높은 모빌리티를 유지한 채로 장거리의 확산이 가능하다. 따라서, 이러한 태양이더라도, 최초로 핵발생한 그래핀에 탄소가 들어가기 때문에, 새로운 그래핀의 핵발생은 억제되고, 결정립경이 비교적 큰 그래핀(102)을 얻을 수 있다. 또한, 상기 실시 예의 어느 하나에 있어서도, 기판(103)으로서 열산화막 부착 규소 기판을 채용할 수 있어, 기판(103)상에 금속을 잔류시키지 않고, 직접 그래핀(102)을 형성할 수 있다.
본원에 대해서는, 2011년 2월 28일 일본에 출원한 일본국 특원 2011-042781호를 기초로 하는 우선권을 주장하는 것으로 하고, 지정국의 법령이 허락하는 한, 해당 기초 출원의 내용을 모두 본원에 넣는 것으로 한다.
101 그래핀 디바이스
102 그래핀
103 기판
104 결정립계
401 소스 전극
402 드레인 전극
403 절연체
404 게이트 전극
501 제 1 마스크
502 탄소층
503 제 2 마스크
504 금속층
505 고용체층
601 선상 그래핀
602 면상 그래핀
801 제 3 마스크
901 자립 마스크
902 슬릿

Claims (18)

  1. 금속에 탄소가 고용(固溶)한 고용체가 형성 가능한 고용온도로의 가열을 하고, 해당 고용체로 이루어지는 고용체층을 기판상에 형성하는 형성 공정,
    상기 고용온도로의 가열을 유지한 채로 상기 고용체층으로부터 상기 금속을 제거하는 제거 공정을 구비한 것을 특징으로 하는 그래핀의 제조 방법.
  2. 청구항 1에 있어서,
    상기 형성 공정에서는, 상기 금속의 산화물을 환원 가능한 환원제를 공급하고,
    상기 제거 공정에서는, 에칭 가스를 공급하고, 상기 고용체층에 포함되는 상기 금속을 제거하는 것을 특징으로 하는 제조 방법.
  3. 청구항 2에 있어서,
    상기 형성 공정에서는,
    상기 기판상에 탄소를 포함한 초기층을 형성하고,
    상기 형성된 초기층상에 상기 금속을 포함한 금속층을 형성하며,
    상기 형성된 초기층과, 상기 형성된 금속층을, 상기 고용온도에 가열함에 따라서, 상기 고용체층을 형성하는 것을 특징으로 하는 제조 방법.
  4. 청구항 2에 있어서,
    상기 형성 공정에서는,
    상기 기판상에 상기 금속을 포함한 금속층을 형성하고,
    상기 형성된 금속층상에 탄소를 포함한 초기층을 형성하며,
    상기 형성된 초기층과, 상기 형성된 금속층을, 상기 고용온도에 가열함에 따라서, 상기 고용체층을 형성하는 것을 특징으로 하는 제조 방법.
  5. 청구항 2에 있어서,
    상기 형성 공정에서는,
    상기 기판상에 상기 금속과 탄소와의 혼합체로 이루어진 초기층을 형성하고,
    상기 형성된 초기층을 상기 고용온도에 가열함에 따라서, 상기 고용체층을 형성하는 것을 특징으로 하는 제조 방법.
  6. 청구항 3 내지 청구항 5의 어느 한 항에 있어서,
    상기 형성 공정에 있어서, 상기 초기층을 소정의 패턴으로 형성함에 따라서, 상기 그래핀을 해당 소정의 패턴으로 하는 것을 특징으로 하는 제조 방법.
  7. 청구항 3 내지 청구항 5의 어느 한 항에 있어서,
    상기 형성 공정에 있어서, 상기 초기층을, 상기 기판의 표면의 일부 또는 전부를 덮도록 형성함에 따라서, 상기 그래핀을 해당 기판의 표면의 일부 또는 전부를 덮는 균일한 연속막으로 하는 것을 특징으로 하는 제조 방법.
  8. 청구항 1에 있어서,
    상기 고용체층에 있어서의 상기 탄소의 농도 분포 가운데, 상기 기판의 표면에 평행한 방향의 농도 분포를 불균일하게 함에 따라서, 상기 기판의 표면에 평행한 방향으로 상기 그래핀을 성장시키는 것을 특징으로 하는 제조 방법.
  9. 청구항 3 또는 청구항 4에 있어서,
    상기 형성되는 초기층 혹은 상기 형성되는 금속층의 어느 하나의 적어도 한쪽의 두께를 불균일하게 함에 따라서, 상기 고용체층에 있어서의 상기 탄소의 농도 분포 가운데, 상기 기판의 표면에 평행한 방향의 농도 분포를 불균일하게 하고, 상기 기판의 표면에 평행한 방향으로 상기 그래핀을 성장시키는 것을 특징으로 하는 제조 방법.
  10. 청구항 9에 있어서,
    상기 형성되는 금속층의 두께에 기울기를 설치함에 따라서, 해당 기울기의 방향 중 상기 기판의 표면에 평행한 성분의 방향으로 상기 그래핀을 성장시키는 것을 특징으로 하는 제조 방법.
  11. 청구항 10에 있어서,
    상기 금속층은, 상기 기판의 표면에 평행하게 넓어지는 제1 영역과, 상기 기판의 표면에 평행에 넓어지는 제2 영역이, 굴곡을 개재하여 접하는 형상이고, 상기 제1 영역은, 상기 금속층의 두께가, 상기 제2 영역에 비해 얇고, 상기 제2 영역은, 상기 굴곡으로부터 멀어지면 상기 금속층의 두께가 두꺼워지도록, 상기 금속층의 두께에 기울기가 설치되는 것을 특징으로 하는 제조 방법.
  12. 청구항 2에 있어서,
    상기 공급되는 에칭 가스의 상기 기판의 표면에 평행한 방향의 농도 분포를 불균일하게 함에 따라서, 상기 기판의 표면에 평행한 방향으로 상기 그래핀을 성장시키는 것을 특징으로 하는 제조 방법.
  13. 청구항 2에 있어서,
    상기 기판은, 이산화규소 기판, 혹은, 이산화규소막을 표면에 부착한 규소 기판이고,
    상기 금속은 철, 니켈, 코발트 혹은 이들을 포함한 합금이며,
    상기 에칭 가스는 염소인 것을 특징으로 하는 제조 방법.
  14. 기판의 표면에 평행한 제1의 방향으로 성장하고, 해당 표면에 직접 접하는 선상 그래핀을, 청구항 8에 기재된 제조 방법에 의해 제조하며,
    상기 선상 그래핀으로부터 상기 표면에 평행한 제2의 방향으로 성장하고, 해당 표면에 직접 접하는 면상 그래핀을, 청구항 8에 기재된 제조 방법에 의해 제조하는 것을 특징으로 하는 그래핀의 제조 방법.
  15. 기판상 그래핀으로써,
    상기 기판상 그래핀은, 상기 기판의 표면에 직접 접하고,
    상기 기판상 그래핀의 상기 표면에 평행한 제1의 방향에 있어서의 결정립경은, 해당 기판상 그래핀의 해당 표면에 평행한 다른 어느 하나의 방향에 있어서의 결정립경보다 크고,
    상기 기판상 그래핀의 상기 제1의 방향에 있어서의 결정립경은, 해당 그래핀의 해당 표면에 수직인 방향에 있어서의 결정립경보다 큰 것을 특징으로 하는 기판상 그래핀.
  16. 기판상 그래핀으로써,
    해당 기판상 그래핀은, 상기 기판의 표면에 직접 접하고,
    해당 기판상 그래핀은, 상기 표면에 평행한 제1의 방향에 따른 결정립계를 복수 가지며,
    해당 기판상 그래핀은, 상기 표면에 평행한 제2의 방향에 따른 결정립계를 복수 가지며,
    해당 기판상 그래핀은, 상기 결정립계에 둘러싸인 영역의 내부 각각에 있어서 단결정인 것을 특징으로 하는 기판상 그래핀.
  17. 청구항 16에 있어서,
    상기 제1의 방향과, 상기 제2의 방향은, 직교하고,
    상기 제1의 방향에 따른 결정립계의 간격은 일정하며,
    상기 제2의 방향에 따른 결정립계의 간격은 일정한 것을 특징으로 하는 기판상 그래핀.
  18. 청구항 15에 있어서,
    상기 기판은, 단층 혹은 다층인 것을 특징으로 하는 기판상 그래핀.
KR1020137025330A 2011-02-28 2012-02-27 그래핀의 제조 방법, 기판상에 제조된 그래핀 및 기판상 그래핀 KR101396419B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011042781 2011-02-28
JPJP-P-2011-042781 2011-02-28
PCT/JP2012/054810 WO2012118023A1 (ja) 2011-02-28 2012-02-27 グラフェンの製造方法、基板上に製造されたグラフェン、ならびに、基板上グラフェン

Publications (2)

Publication Number Publication Date
KR20130126993A true KR20130126993A (ko) 2013-11-21
KR101396419B1 KR101396419B1 (ko) 2014-05-20

Family

ID=46757957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137025330A KR101396419B1 (ko) 2011-02-28 2012-02-27 그래핀의 제조 방법, 기판상에 제조된 그래핀 및 기판상 그래핀

Country Status (6)

Country Link
US (1) US8772181B2 (ko)
EP (1) EP2682366B1 (ko)
JP (1) JP5152945B2 (ko)
KR (1) KR101396419B1 (ko)
CN (1) CN103429530B (ko)
WO (1) WO2012118023A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100710A (ko) * 2015-02-16 2016-08-24 연세대학교 산학협력단 원심력을 이용한 그래핀 직접 전사장치 및 전사방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2937343B1 (fr) * 2008-10-17 2011-09-02 Ecole Polytech Procede de croissance controlee de film de graphene
US9593019B2 (en) 2013-03-15 2017-03-14 Guardian Industries Corp. Methods for low-temperature graphene precipitation onto glass, and associated articles/devices
US10431354B2 (en) * 2013-03-15 2019-10-01 Guardian Glass, LLC Methods for direct production of graphene on dielectric substrates, and associated articles/devices
US10401240B2 (en) * 2014-02-06 2019-09-03 Japan Science And Technology Agency Sheet for pressure sensor, pressure sensor, and method for producing sheet for pressure sensor
JP6241318B2 (ja) * 2014-02-28 2017-12-06 富士通株式会社 グラフェン膜の製造方法及び半導体装置の製造方法
CN103922321B (zh) 2014-03-21 2015-10-14 京东方科技集团股份有限公司 石墨烯的制备方法、薄膜晶体管、阵列基板及显示面板
KR20150121590A (ko) * 2014-04-21 2015-10-29 이윤택 그래핀의 제조방법 및 그래핀 원자층이 식각되는 그래핀 제조방법 및 웨이퍼결합방법을 구비하는 그래핀 굽힘 트랜지스터, 및 그래핀 굽힘 트랜지스터
JP6241398B2 (ja) * 2014-09-11 2017-12-06 株式会社デンソー グラフェン積層体の製造方法
JP5944547B1 (ja) 2015-03-23 2016-07-05 株式会社東芝 グラフェン配線構造及びその製造方法
EP3303219A4 (en) * 2015-05-26 2019-01-09 The Regents of the University of California DISPERSION OF SOLUBLE GRAPHIC MATERIALS AND APPLICATIONS THEREOF
JP6798768B2 (ja) * 2015-06-17 2020-12-09 デクセリアルズ株式会社 偏光解消板及びその製造方法、並びにそれを用いた光学機器及び液晶表示装置
JP6144300B2 (ja) * 2015-07-16 2017-06-07 東京エレクトロン株式会社 グラフェン製造方法、グラフェン製造装置及びグラフェン製造システム
US10145005B2 (en) 2015-08-19 2018-12-04 Guardian Glass, LLC Techniques for low temperature direct graphene growth on glass
CN105070766B (zh) 2015-09-23 2020-08-11 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
JP6737006B2 (ja) * 2016-06-28 2020-08-05 株式会社デンソー 多孔質炭素薄膜およびその製造方法
US10053358B2 (en) * 2016-08-31 2018-08-21 Robert Bosch Gmbh MEMS structure with graphene component
CN106816409A (zh) * 2017-03-09 2017-06-09 武汉华星光电技术有限公司 Tft基板中电极层的制作方法及柔性tft基板的制作方法
US11097950B2 (en) * 2017-05-15 2021-08-24 Korea Electronics Technology Institute Graphene fabrication method
US10285218B1 (en) * 2018-05-14 2019-05-07 The Florida International University Board Of Trustees Direct and selective area synthesis of graphene using microheater elements
US10941041B2 (en) * 2018-07-06 2021-03-09 Savannah River Nuclear Solutions, Llc Method of manufacturing graphene using photoreduction
KR102149831B1 (ko) * 2018-11-12 2020-09-01 한국과학기술연구원 그래핀 패턴의 합성 방법 및 이를 이용한 전광 모듈레이터의 제조 방법
US11456358B2 (en) 2020-01-21 2022-09-27 The United States Of America As Represented By The Secretary Of The Army Maskless patterning and control of graphene layers

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344493B1 (ko) 2007-12-17 2013-12-24 삼성전자주식회사 단결정 그라펜 시트 및 그의 제조방법
WO2009129194A2 (en) * 2008-04-14 2009-10-22 Massachusetts Institute Of Technology Large-area single- and few-layer graphene on arbitrary substrates
WO2010001686A1 (ja) * 2008-07-01 2010-01-07 日本電気株式会社 グラフェン・グラファイト膜を用いる半導体装置及びその製造方法
CN102143908A (zh) * 2008-07-08 2011-08-03 宋健民 石墨烯与六方氮化硼薄片及其相关方法
US20100218801A1 (en) * 2008-07-08 2010-09-02 Chien-Min Sung Graphene and Hexagonal Boron Nitride Planes and Associated Methods
JP5626948B2 (ja) 2008-10-08 2014-11-19 独立行政法人物質・材料研究機構 グラフェン被覆部材の製造方法
FR2937343B1 (fr) * 2008-10-17 2011-09-02 Ecole Polytech Procede de croissance controlee de film de graphene
CA2745108C (en) * 2008-12-02 2017-01-17 Nisshinbo Holdings Inc. Carbon catalyst, method for manufacturing the carbon catalyst, and electrode and battery using the carbon catalyst
US8309438B2 (en) * 2009-03-03 2012-11-13 Board Of Regents, The University Of Texas System Synthesizing graphene from metal-carbon solutions using ion implantation
KR101119916B1 (ko) * 2009-08-24 2012-03-13 삼성전자주식회사 그래핀 전극과 유기물/무기물 복합소재를 사용한 전자 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160100710A (ko) * 2015-02-16 2016-08-24 연세대학교 산학협력단 원심력을 이용한 그래핀 직접 전사장치 및 전사방법

Also Published As

Publication number Publication date
WO2012118023A1 (ja) 2012-09-07
CN103429530A (zh) 2013-12-04
JPWO2012118023A1 (ja) 2014-07-07
EP2682366A4 (en) 2014-08-27
EP2682366B1 (en) 2016-11-02
JP5152945B2 (ja) 2013-02-27
KR101396419B1 (ko) 2014-05-20
US20130341792A1 (en) 2013-12-26
CN103429530B (zh) 2015-11-25
EP2682366A1 (en) 2014-01-08
US8772181B2 (en) 2014-07-08

Similar Documents

Publication Publication Date Title
KR101396419B1 (ko) 그래핀의 제조 방법, 기판상에 제조된 그래핀 및 기판상 그래핀
US8410474B2 (en) Graphene grown substrate and electronic/photonic integrated circuits using same
US8535553B2 (en) Large-area single- and few-layer graphene on arbitrary substrates
US8471237B2 (en) Circuit board including a graphene film having contact region covering a recessed region and a patterned metal film covering the contact region and in direct electrical contact therewith, and device including same
US20140205763A1 (en) Growth of graphene films and graphene patterns
Stern et al. Electrical characterization of single GaN nanowires
US20110189406A1 (en) Method of forming graphene layer
Aziz et al. 1D copper nanowires for flexible printable electronics and high ampacity wires
JP2012505816A (ja) グラフェン膜成長の制御方法
KR101614322B1 (ko) 층수가 제어된 그래핀의 제조방법 및 그를 이용한 전자소자의 제조방법
WO2016175195A1 (ja) グラフェンおよび電子素子ならびにこれらの製造方法
JP2017095327A (ja) グラフェン基板の製造方法
US20140080291A1 (en) Method for producing a graphene nano-ribbon
TWI736556B (zh) 在鈷薄膜上磊晶成長無缺陷、晶圓級單層石墨烯
JP2006202942A (ja) ナノチューブ配線を備えた電子デバイス及びその製造方法
Kale et al. Removal of Ag remanence and improvement in structural attributes of silicon nanowires array via sintering
Young et al. Uniform large-area growth of nanotemplated high-quality monolayer MoS2
Verguts et al. Single-layer graphene synthesis on a Al2O3 (0001)/Cu (111) template using chemical vapor deposition
TW201805489A (zh) 圖案化單晶薄膜的製造方法以及圖案化裝置與組裝其的方法
Alsalman et al. Synthesis of large area AB stacked bilayer graphene by SiC epitaxy and transfer
US11410931B2 (en) Crystallographic orientations of ruthenium films
Chang et al. Study of the Electrical and Diffusion Barrier Properties in Ultrathin Carbon Film-Coated Copper Microwires for Interconnects
Mizutani et al. Mechanism of Au nanowire growth by Au evaporation on Si substrates irradiated with Ar ions
KR101480744B1 (ko) 다성분 금속 게르마늄 규화물 단결정 나노선 및 이의 제조방법
Yoon et al. Synthesis and Applications of Noble Metal and Metal Silicide and Germanide 1-Dimensional Nanostructures

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170306

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 6