KR20130118551A - Light emitting device, method for fabricating the same, and light emitting device package - Google Patents

Light emitting device, method for fabricating the same, and light emitting device package Download PDF

Info

Publication number
KR20130118551A
KR20130118551A KR1020120041507A KR20120041507A KR20130118551A KR 20130118551 A KR20130118551 A KR 20130118551A KR 1020120041507 A KR1020120041507 A KR 1020120041507A KR 20120041507 A KR20120041507 A KR 20120041507A KR 20130118551 A KR20130118551 A KR 20130118551A
Authority
KR
South Korea
Prior art keywords
electrode
layer
light emitting
conductive semiconductor
semiconductor layer
Prior art date
Application number
KR1020120041507A
Other languages
Korean (ko)
Other versions
KR101926507B1 (en
Inventor
이용경
주현승
노지희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120041507A priority Critical patent/KR101926507B1/en
Publication of KR20130118551A publication Critical patent/KR20130118551A/en
Application granted granted Critical
Publication of KR101926507B1 publication Critical patent/KR101926507B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Abstract

PURPOSE: A light emitting device, a manufacturing method thereof, and a light emitting device package are provided to prevent a power drop due to a zener diode by removing the zener diode. CONSTITUTION: A light emitting structure layer (120) includes a first conductive semiconductor layer (117), a second conductive semiconductor layer (123), and an active layer (119). A first electrode (141) is electrically connected to the first conductive semiconductor layer. A second electrode (151) is electrically connected to the second conductive semiconductor layer. The second electrode includes a discharge part (152) corresponding to the first electrode. The discharge part of the second electrode spatially corresponds to the first electrode by a hollow part (25).

Description

발광소자, 발광 소자 제조방법 및 발광 소자 패키지{LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME, AND LIGHT EMITTING DEVICE PACKAGE}LIGHT EMITTING DEVICE, METHOD FOR FABRICATING THE SAME, AND LIGHT EMITTING DEVICE PACKAGE}

실시예는 발광소자, 발광소자 제조방법, 및 발광소자 패키지에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device manufacturing method, and a light emitting device package.

발광 다이오드(Light Emitting Diode: LED)는 전류를 빛으로 변환시키는 발광소자이다. 최근 발광 다이오드는 휘도가 점차 증가하게 되어 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 사용이 증가하고 있다.A light emitting diode (LED) is a light emitting element that converts current into light. Recently, light emitting diodes have been increasingly used as a light source for displays, a light source for automobiles, and a light source for illumination because the luminance gradually increases.

최근에는 청색 또는 녹색 등의 단파장 광을 생성하여 풀 컬러 구현이 가능한 고출력 발광 칩이 개발된바 있다. 이에, 발광 칩으로부터 출력되는 광의 일부를 흡수하여 광의 파장과 다른 파장을 출력하는 형광체를 발광 칩 상에 도포함으로써, 다양한 색의 발광 다이오드를 조합할 수 있으며 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.In recent years, high output light emitting chips capable of realizing full color by generating short wavelength light such as blue or green have been developed. By applying a phosphor that absorbs a part of the light output from the light emitting chip and outputs a wavelength different from the wavelength of the light, the light emitting diodes of various colors can be combined and a light emitting diode emitting white light can be realized Do.

실시 예는 새로운 구조의 전극 구조를 발광 소자를 제공한다.The embodiment provides a light emitting device having an electrode structure of a new structure.

실시 예는 서로 대응되는 두 전극을 통해 방전을 유도할 수 있도록 한 발광 소자를 제공한다. The embodiment provides a light emitting device capable of inducing a discharge through two electrodes corresponding to each other.

실시 예는 제2도전형 반도체층에 연결된 전극과 제1도전형 반도체층을 서로 대응시켜 방전을 유도할 수 있도록 한 발광 소자를 제공한다.The embodiment provides a light emitting device in which an electrode connected to a second conductive semiconductor layer and a first conductive semiconductor layer correspond to each other to induce discharge.

실시 예는 서로 다른 전도성 물질간의 공간 방전을 통해 ESD(electrostatic discharge) 로부터 발광 소자를 보호할 수 있는 발광 소자 패키지를 제공한다.An embodiment is an electrostatic discharge (ESD) through space discharge between different conductive materials Provided is a light emitting device package capable of protecting a light emitting device.

실시 예에 따른 발광 소자는, 제1도전형 반도체층, 상기 제1도전형 반도체층 위에 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층; 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및 상기 제2도전형 반도체층에 전기적으로 연결된 제2전극을 포함하며, 상기 제2전극은 상기 제1전극과 대응되는 방전부를 포함하며, 상기 제2전극의 방전부와 상기 제1전극을 공간적으로 대응시켜 주는 동공을 포함한다. The light emitting device according to the embodiment may include a first conductive semiconductor layer, a second conductive semiconductor layer on the first conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer. Light emitting structure layer comprising a; A first electrode electrically connected to the first conductive semiconductor layer; And a second electrode electrically connected to the second conductive semiconductor layer, wherein the second electrode includes a discharge part corresponding to the first electrode, and spatially separates the discharge part of the second electrode and the first electrode. It includes pupils to correspond with.

실시 예에 따른 발광 소자는, 제1도전형 반도체층, 상기 제1도전형 반도체층 위에 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층; 상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및 상기 제2도전형 반도체층에 전기적으로 연결된 제2전극을 포함하며, 상기 제1도전형 반도체층의 상면 일부는 오픈되며, 상기 제2전극은 상기 제1도전형 반도체층의 상면 일부와 대응되는 방전부를 포함하며, 상기 제2전극의 방전부와 상기 제1도전형 반도체층의 상면 일부를 공간적으로 대응시켜 주는 동공을 포함한다. The light emitting device according to the embodiment may include a first conductive semiconductor layer, a second conductive semiconductor layer on the first conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer. Light emitting structure layer comprising a; A first electrode electrically connected to the first conductive semiconductor layer; And a second electrode electrically connected to the second conductive semiconductor layer, wherein a portion of the upper surface of the first conductive semiconductor layer is opened, and the second electrode corresponds to a portion of the upper surface of the first conductive semiconductor layer. And a cavity for spatially matching the discharge portion of the second electrode with a portion of the upper surface of the first conductive semiconductor layer.

실시 예는 새로운 방전 구조를 갖는 발광 소자를 제공할 수 있다. The embodiment can provide a light emitting device having a new discharge structure.

실시 예는 ESD로부터 발광 소자를 보호할 수 있다. The embodiment may protect the light emitting device from ESD.

실시 예는 발광 소자의 전기적인 신뢰성을 개선시켜 줄 수 있다.The embodiment can improve the electrical reliability of the light emitting device.

실시 예는 제너 다이어드를 구비하지 않게 되므로, 제너 다이오드에 의한 파워 드롭(Power drop) 현상을 방지할 수 있는 발광 소자 패키지 및 발광 모듈을 제공할 수 잇다.Since the embodiment does not include a zener diode, a light emitting device package and a light emitting module capable of preventing a power drop caused by a zener diode may be provided.

실시 예는 발광 소자 및 이를 구비한 발광 소자 패키지의 신뢰성을 개선시켜 줄 수 있다.Embodiments can improve the reliability of the light emitting device and the light emitting device package having the same.

도 1은 제1실시예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 측면도이다.
도 3은 도 1의 발광 소자의 다른 예이다.
도 4는 도 1의 발광 소자의 또 다른 예이다.
도 5는 제2실시 예에 따른 발광 소자의 측 단면도이다.
도 6은 제3실시 예에 따른 발광 소자의 측 단면도이다.
도 7은 제4실시 예에 따른 발광 소자의 측 단면도이다.
도 8은 제5실시 예에 따른 발광 소자의 측 단면도이다.
도 9는 제6실시 예에 따른 발광 소자의 측 단면도이다.
도 10은 제7실시 예에 따른 발광 소자의 측 단면도이다.
도 11은 제8실시 예에 따른 발광 소자의 측 단면도이다.
도 12내지 도 15는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.
도 16은 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 사시도이다.
도 17은 도 16의 발광 소자 패키지의 측 단면도이다.
도 18은 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 19는 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 20은 실시 예에 따른 조명장치를 나타낸 도면이다.
1 is a side cross-sectional view of a light emitting device according to the first embodiment.
FIG. 2 is a side view of the light emitting device of FIG. 1.
3 is another example of the light emitting device of FIG. 1.
4 is another example of the light emitting device of FIG. 1.
5 is a side sectional view of the light emitting device according to the second embodiment.
6 is a side cross-sectional view of a light emitting device according to a third embodiment.
7 is a side cross-sectional view of the light emitting device according to the fourth embodiment.
8 is a side cross-sectional view of a light emitting device according to a fifth embodiment.
9 is a side cross-sectional view of a light emitting device according to a sixth embodiment.
10 is a side cross-sectional view of a light emitting device according to a seventh embodiment.
11 is a side cross-sectional view of a light emitting device according to an eighth embodiment.
12 to 15 are views illustrating a manufacturing process of the light emitting device of FIG. 1.
16 is a perspective view showing a light emitting device package having a light emitting device according to the embodiment.
17 is a side cross-sectional view of the light emitting device package of FIG. 16.
18 is a diagram illustrating a display device according to an exemplary embodiment.
19 is a diagram illustrating another example of a display device according to an exemplary embodiment.
20 is a view showing a lighting apparatus according to an embodiment.

이하에서는 첨부한 도면을 참조하여 실시 예에 따른 발광소자 및 그 제조방법에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.Hereinafter, a light emitting device and a method of manufacturing the same according to the embodiment will be described in detail with reference to the accompanying drawings. In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be formed "on" or "under" a substrate, each layer The terms " on "and " under " include both being formed" directly "or" indirectly " Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

도 1은 제1실시예에 따른 발광소자의 측 단면도이다. 1 is a side cross-sectional view of a light emitting device according to the first embodiment.

도 1을 참조하면, 발광소자(101)는 기판(111), 버퍼층(113), 저 전도층(115), 제1도전형 반도체층(117), 활성층(119), 제2도전형 반도체층(123), 전극층, 제1전극(141) 및 제2전극(151)을 포함할 수 있다. Referring to FIG. 1, the light emitting device 101 may include a substrate 111, a buffer layer 113, a low conductive layer 115, a first conductive semiconductor layer 117, an active layer 119, and a second conductive semiconductor layer. 123, an electrode layer, a first electrode 141, and a second electrode 151.

상기 기판(111)은 투광성, 절연성 또는 도전성의 재질 중에서 선택적으로 형성될 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 상면에는 복수의 돌출부(112)가 형성될 수 있으며, 상기의 복수의 돌출부(112)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(111)의 두께는 30㎛~300㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The substrate 111 may be selectively formed from a light transmissive, insulating or conductive material. For example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga At least one of 2 O 3 and LiGaO 3 may be used. A plurality of protrusions 112 may be formed on an upper surface of the substrate 111, and the plurality of protrusions 112 may be formed through etching of the substrate 111 or may have a light extraction structure such as a separate roughness. It can be formed as. The protrusion 112 may include a stripe shape, a hemispherical shape, or a dome shape. The thickness of the substrate 111 may be formed in the range of 30㎛ ~ 300㎛, but is not limited thereto.

상기 기판(111) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. A plurality of compound semiconductor layers may be grown on the substrate 111, and the growth equipment of the plurality of compound semiconductor layers may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), or plasma laser deposition (PLD). It can be formed by a dual-type thermal evaporator sputtering, metal organic chemical vapor deposition (MOCVD), and the like, but is not limited to such equipment.

상기 기판(111) 위에는 버퍼층(113)이 형성될 수 있으며, 상기 버퍼층(113)은 II족-VI 또는 III족 내지 V족 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.A buffer layer 113 may be formed on the substrate 111, and the buffer layer 113 may be formed of at least one layer using a group II-VI or group III-V compound semiconductor. The buffer layer 113 comprises a semiconductor layer using a group III -V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x A semiconductor having a compositional formula of + y ≦ 1) includes at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. The buffer layer 113 may be formed in a super lattice structure by alternately arranging different semiconductor layers.

상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The buffer layer 113 may be formed to alleviate the difference in lattice constant between the substrate 111 and the nitride-based semiconductor layer, and may be defined as a defect control layer. The buffer layer 113 may have a value between lattice constants between the substrate 111 and the nitride-based semiconductor layer. The buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto. The buffer layer 113 may be formed in the range of 30 to 500 nm, but is not limited thereto.

상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)보다 낮은 전기 전도성을 가진다. 상기 저 전도층(115)은 III족-V족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 저 전도성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(115)은 복수의 제1도전형 반도체층(117) 사이에 형성될 수 있다.A low conductive layer 115 is formed on the buffer layer 113, and the low conductive layer 115 is an undoped semiconductor layer and has a lower electrical conductivity than the first conductive semiconductor layer 117. The low conductive layer 115 may be implemented as a GaN-based semiconductor using a group III-V group compound semiconductor, and the undoped semiconductor layer may have low conductivity even without intentionally doping a conductive dopant. The undoped semiconductor layer may not be formed, but is not limited thereto. The low conductive layer 115 may be formed between the plurality of first conductive semiconductor layers 117.

상기 저 전도층(115) 위에는 제1도전형 반도체층(117)이 형성될 수 있다. 상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(117)이 n형 반도체층인 경우, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductive semiconductor layer 117 may be formed on the low conductive layer 115. The first conductive semiconductor layer 117 is formed of a Group III-V compound semiconductor doped with a first conductive dopant, and is, for example, In x Al y Ga 1- x- y N (0 x 1, 0 Y? 1, 0? X + y? 1). When the first conductive semiconductor layer 117 is an n-type semiconductor layer, the dopant of the first conductive type is an n-type dopant and includes Si, Ge, Sn, Se, and Te.

상기 저 전도층(115)과 상기 제1도전형 반도체층(117) 중 적어도 한 층에는 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조로 형성될 수 있으며, 상기 제1층과 제2층의 두께는 수 Å 이상으로 형성될 수 있다.At least one of the low conductive layer 115 and the first conductive semiconductor layer 117 may have a superlattice structure in which different first and second layers are alternately arranged, and the first layer And the thickness of the second layer may be formed to a few Å or more.

상기 제1도전형 반도체층(117)과 상기 활성층(119) 사이에는 제1클래드층(미도시)이 형성될 수 있으며, 상기 제1클래드층은 GaN계 반도체로 형성될 수 있다. 이러한 제1클래드층은 캐리어를 구속시켜 주는 역할을 한다. 다른 예로서, 상기 제1 클래드층(미도시)은 InGaN층 또는 InGaN/GaN 초격자 구조로 형성될 수 있으며, 이에 한정하지 않는다. 상기 제1 클래드층은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제1도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.A first cladding layer (not shown) may be formed between the first conductive semiconductor layer 117 and the active layer 119, and the first cladding layer may be formed of a GaN-based semiconductor. The first cladding layer serves to restrain the carrier. As another example, the first cladding layer (not shown) may be formed of an InGaN layer or an InGaN / GaN superlattice structure, but is not limited thereto. The first cladding layer may include an n-type and / or p-type dopant, and may be formed of, for example, a first conductive type or low conductivity semiconductor layer.

상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성된다. 상기 활성층(119)은 단일 우물, 단일 양자 우물, 다중 우물, 다중 양자 우물(MQW), 양자 선, 양자 점 구조 중 적어도 하나로 형성될 수 있다. 상기 활성층(119)은 우물층과 장벽층이 교대로 배치되며, 상기 우물층은 에너지 준위가 연속적인 우물층일 수 있다. 또한 상기 우물층은 에너지 준위가 양자화된 양자 우물(Quantum Well)일 수 있다. 상기의 우물층은 양자 우물층으로 정의될 수 있으며, 상기 장벽층은 양자 장벽층으로 정의될 수 있다. 상기 우물층과 상기 장벽층의 페어는 2~30주기로 형성될 수 있다. 상기 우물층은 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 더 넓은 밴드 갭을 갖는 반도체층으로 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 우물층과 장벽층의 페어는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN 중 적어도 하나를 포함한다. An active layer 119 is formed on the first conductive semiconductor layer 117. The active layer 119 may be formed of at least one of a single well, a single quantum well, a multi well, a multi quantum well (MQW), a quantum line, and a quantum dot structure. In the active layer 119, a well layer and a barrier layer are alternately disposed, and the well layer may be a well layer having a continuous energy level. In addition, the well layer may be a quantum well in which the energy level is quantized. The well layer may be defined as a quantum well layer, and the barrier layer may be defined as a quantum barrier layer. The pair of the well layer and the barrier layer may be formed in 2 to 30 cycles. The well layer is, for example, may be formed of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The barrier layer is a semiconductor layer having a band gap wider than the band gap of the well layer. For example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + It can be formed from a semiconductor material having a compositional formula of y≤1). The pair of the well layer and the barrier layer includes, for example, at least one of InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN.

상기 우물층의 두께는 1.5~5nm 범위 내에 형성될 수 있으며, 예컨대 2~4nm 범위 내에서 형성될 수 있다. 상기 장벽층의 두께는 상기 우물층의 두께보다 더 두껍고 5~30nm의 범위 내에 형성될 수 있으며, 예컨대 5~7nm 범위 내에서 형성될 수 있다. 상기 장벽층 내에는 n형 도펀트를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(119)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적으로 발광할 수 있으며, 예컨대 420nm~450nm 범위의 피크 파장을 발광할 수 있다.The thickness of the well layer may be formed in the range of 1.5 ~ 5nm, for example may be formed in the range of 2 ~ 4nm. The thickness of the barrier layer is thicker than the thickness of the well layer and may be formed in the range of 5-30 nm, for example, may be formed in the range of 5-7 nm. The barrier layer may include an n-type dopant, but is not limited thereto. The active layer 119 may selectively emit light in the wavelength range of the ultraviolet band to the visible light band, for example, may emit a peak wavelength in the range of 420nm to 450nm.

상기 활성층(119) 위에는 클래드층(121)이 형성되며, 상기 클래드층(121)은 상기 활성층(119)의 장벽층의 밴드 갭보다 더 높은 밴드 갭을 가지며, III-V족 화합물 반도체 예컨대, GaN 계 반도체로 형성될 수 있다. 예를 들어, 상기 클래드층(121)은 GaN, AlGaN, InAlGaN, InAlGaN 초격자 구조 등을 포함할 수 있다. 상기 클래드층(121)은 n형 또는/및 p형 도펀트를 포함할 수 있으며, 예컨대 제2도전형 또는 저 전도성의 반도체층으로 형성될 수 있다.
A clad layer 121 is formed on the active layer 119, and the clad layer 121 has a higher band gap than the band gap of the barrier layer of the active layer 119, and is a group III-V compound semiconductor, eg, GaN. It may be formed of a system semiconductor. For example, the cladding layer 121 may include GaN, AlGaN, InAlGaN, InAlGaN superlattice structure, or the like. The clad layer 121 may include an n-type and / or p-type dopant, and may be formed of, for example, a second conductive or low conductivity semiconductor layer.

상기 클래드층(121) 위에는 제2도전형 반도체층(123)이 형성되며, 상기 제2도전형 반도체층(123)은 제2도전형의 도펀트를 포함한다. 상기 제2도전형 반도체층(123)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(123)이 p형 반도체층인 경우, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다. A second conductive semiconductor layer 123 is formed on the clad layer 121, and the second conductive semiconductor layer 123 includes a dopant of a second conductive type. The second conductive semiconductor layer 123 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like. When the second conductive semiconductor layer 123 is a p-type semiconductor layer, the second conductive dopant may be a p-type dopant and may include Mg, Zn, Ca, Sr, and Ba.

발광 구조층(120)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형의 반도체층들(121,123)은 n형 반도체층, 상기 제1도전형 반도체층(117)은 p형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(123) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 n형 반도체층이 더 형성할 수도 있다. 상기 발광소자(101)는 상기 제1도전형 반도체층(117), 활성층(119) 및 상기 제2도전형 반도체층(123)을 발광 구조층(120)로 정의될 수 있으며, 상기 발광 구조층(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 적어도 한 구조를 포함할 수 있다. 상기 n-p 및 p-n 접합은 2개의 층 사이에 활성층이 배치되며, n-p-n 접합 또는 p-n-p 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.
The conductive types of the layers of the light emitting structure layer 120 may be formed to be opposite to each other. For example, the second conductive semiconductor layers 121 and 123 may be n-type semiconductor layers, and the first conductive semiconductor layer 117 may be p-type. It may be implemented as a semiconductor layer. An n-type semiconductor layer, which is a third conductive semiconductor layer having a polarity opposite to that of the second conductive type, may be further formed on the second conductive semiconductor layer 123. The light emitting device 101 may define the first conductive semiconductor layer 117, the active layer 119, and the second conductive semiconductor layer 123 as a light emitting structure layer 120. 120 may include at least one of an np junction structure, a pn junction structure, an npn junction structure, and a pnp junction structure. The np and pn junctions have an active layer disposed between two layers, and the npn junction or pnp junction includes at least one active layer between three layers.

상기 발광 구조층(120) 위에 전극층(131) 및 제2전극(151)이 형성되며, 상기 제1도전형 반도체층(117) 위에 제1전극(141)이 형성된다.An electrode layer 131 and a second electrode 151 are formed on the light emitting structure layer 120, and a first electrode 141 is formed on the first conductive semiconductor layer 117.

상기 전극층(131)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(131)은 화합물 반도체층의 굴절률보다 낮은 굴절률을 갖는 투과성 전극층으로 형성될 수 있다. The electrode layer 131 may be formed of a material having permeability and electrical conductivity as a current diffusion layer. The electrode layer 131 may be formed of a transparent electrode layer having a refractive index lower than that of the compound semiconductor layer.

상기 전극층(131)은 제2도전형 반도체층(123)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(131)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다. The electrode layer 131 is formed on an upper surface of the second conductive semiconductor layer 123, and the material may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), or indium aluminum (AZO). zinc oxide (IGZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, NiO, etc. Selected, and may be formed of at least one layer. The electrode layer 131 may be formed as a reflective electrode layer, and the material may be selectively formed among, for example, Al, Ag, Pd, Rh, Pt, Ir, and two or more alloys thereof.

상기 제2전극(151)은 상기 제2도전형 반도체층(123) 및/또는 상기 전극층(131) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(151)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다. 상기 제2전극(151)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다. The second electrode 151 may be formed on the second conductive semiconductor layer 123 and / or the electrode layer 131, and may include an electrode pad. The second electrode 151 may further have a current diffusion pattern having an arm structure or a finger structure. The second electrode 151 may be made of a non-transmissive metal having a characteristic of an ohmic contact, an adhesive layer, and a bonding layer, but is not limited thereto.

상기의 제2전극(151)은 상기 제2도전형 반도체층(123)의 상면 면적의 40% 이하 예컨대, 20% 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The second electrode 151 may be formed to be 40% or less, for example, 20% or less of the upper surface area of the second conductive semiconductor layer 123, but is not limited thereto.

상기 제1도전형 반도체층(117)의 오픈 영역(A1)에는 제1전극(141)이 형성된다. 상기 제1전극(141)과 상기 제2전극(151)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.The first electrode 141 is formed in the open area A1 of the first conductive semiconductor layer 117. The first electrode 141 and the second electrode 151 may be formed of a metal such as Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Can be selected from among the optional alloys.

상기 발광 소자(101)의 표면에 절연층(161)이 더 형성될 수 있으며, 상기 절연층(161)은 발광 구조층(120)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다. An insulating layer 161 may be further formed on the surface of the light emitting device 101, and the insulating layer 161 may prevent an interlayer short of the light emitting structure layer 120 and prevent moisture penetration. have.

상기 절연층(161)은 상기 발광 구조층(120)의 오픈 영역(A1) 상에 형성되어, 제1전극(141)과 발광 구조층(120)의 측벽(21) 사이를 절연시켜 주게 된다. 또한 상기 절연층(161)의 일부(162)는 상기 전극층(131)과 상기 제2전극(151) 사이에 형성될 수 있다. The insulating layer 161 is formed on the open area A1 of the light emitting structure layer 120 to insulate between the first electrode 141 and the sidewall 21 of the light emitting structure layer 120. In addition, a portion 162 of the insulating layer 161 may be formed between the electrode layer 131 and the second electrode 151.

상기 제2전극(151)는 방전부(152)를 포함하며, 상기 방전부(152)는 상기 발광 구조층(120)의 오픈 영역(A1) 방향으로 돌출되고 상기 제1전극(141)과 서로 대응된다. 상기 제2전극(151)의 방전부(152)는 상기 제1전극(141)과 수직 방향으로 오버랩되게 배치되거나, 상기 제1전극(141)과 인접한 위치에 배치될 수 있다. 여기서, 상기 제2전극(151)의 방전부(152)는 상기 절연층(161)의 측면(22)으로부터 소정 길이(D1)로 상기 발광 소자(101)의 측벽(13) 방향 즉, 반대측 측벽(12)의 반대측 방향으로 돌출될 수 있다. 여기서, 상기 길이(D1)는 100nm-2000㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 151 includes a discharge unit 152, which protrudes toward the open area A1 of the light emitting structure layer 120 and is mutually opposite to the first electrode 141. Corresponding. The discharge part 152 of the second electrode 151 may be disposed to overlap the first electrode 141 in the vertical direction, or may be disposed at a position adjacent to the first electrode 141. Here, the discharge part 152 of the second electrode 151 is in the direction of the side wall 13 of the light emitting element 101, that is, the opposite side wall, from the side surface 22 of the insulating layer 161 to a predetermined length D1. It may protrude in the opposite direction to 12. Here, the length (D1) may be formed in the range of 100nm-2000㎛, but is not limited thereto.

상기 제2전극(151)의 방전부(152)는 상기 발광 구조층(120)의 측벽(21)로부터 상기 절연층(161)의 두께보다 더 두꺼운 길이 예컨대, 길이(D2)로 돌출될 수 있다. 상기 길이(D2)는 상기 발광 구조층(120)의 측벽(21)과 상기 제1전극(141) 사이의 간격보다 길거나 짧을 수 있으며, 이에 대해 한정하지는 않는다.The discharge part 152 of the second electrode 151 may protrude from the sidewall 21 of the light emitting structure layer 120 to a length thicker than the thickness of the insulating layer 161, for example, a length D2. . The length D2 may be longer or shorter than an interval between the sidewall 21 of the light emitting structure layer 120 and the first electrode 141, but is not limited thereto.

상기 제2전극(151)의 방전부(152)와 상기 제1전극(141) 사이의 간격(T1)은 동공(25)의 높이로서, 100nm-10㎛ 범위 예컨대, 100nm-3㎛ 범위 내로 배치될 수 있다. The distance T1 between the discharge part 152 of the second electrode 151 and the first electrode 141 is the height of the pupil 25 and is disposed within a range of 100 nm-10 μm, for example, 100 nm-3 μm. Can be.

상기 오픈 영역(A1) 중에서 상기 제2전극(151)의 방전부(152)와 상기 제1전극(141) 사이의 영역은 동공(25)을 포함할 수 있으며, 상기 동공(25)은 에어 영역이거나, SF6와 같은 다양한 유전체 세기를 가지는 기체로 채워질 수 있다. 이러한 동공(25)는 실질적인 방전 경로이거나 방전 영역으로 설명될 수 있다. 상기의 동공(25)은 상기의 절연층(161)의 재질보다는 작은 커패시턴스 값을 가지게 된다. An area between the discharge part 152 of the second electrode 151 and the first electrode 141 of the open area A1 may include a pupil 25, and the pupil 25 may be an air region. Or with a gas having various dielectric strengths, such as SF6. This cavity 25 may be described as a substantial discharge path or discharge region. The pupil 25 has a smaller capacitance value than the material of the insulating layer 161.

도 2와 같이, 상기 제2전극(151)의 방전부(152)와 제1전극(141) 사이에 배치됨으로써, 비정상적인 전압이 제1전극(141)에 가해지더라도 상기 동공(25)을 통해 상기 제2전극(151)의 방전부(152)로 방전(E1)이 이루어진다. 이에 따라 상기 기체에 의한 브레이크 다운(Breakdown)은 고체와 같은 유전체에 비해 영구적이지 않기 때문에 ESD로부터 발광 소자를 보호하고 전기적인 신뢰성을 줄 수 있다. 상기 동공(25)은 제2전극(151)에 공급되는 비정상적인 전압을 반대의 방향으로도 흘려 보낼 수 있다.As shown in FIG. 2, the discharging unit 152 of the second electrode 151 and the first electrode 141 are disposed so that even if an abnormal voltage is applied to the first electrode 141, the pupil 25 may be used. The discharge E1 is performed to the discharge unit 152 of the second electrode 151. Accordingly, the breakdown by the gas is not permanent compared to a dielectric such as a solid, thereby protecting the light emitting device from ESD and providing electrical reliability. The pupil 25 may flow an abnormal voltage supplied to the second electrode 151 in the opposite direction.

도 2를 참조하면, 상기 제2전극(151)의 방전부(152)의 너비(W1)는 상기 발광 구조층(120)의 측벽에 배치된 상기 절연층(161)의 너비(W2)보다 더 넓게 형성될 수 있다. 상기 너비(W1)는 상기 제2전극(151)의 너비보다는 좁게 형성될 수 있으며, 2-5 ㎛ 범위 예컨대, 2-3 ㎛ 범위로 형성될 수 있다.Referring to FIG. 2, the width W1 of the discharge part 152 of the second electrode 151 is larger than the width W2 of the insulating layer 161 disposed on the sidewall of the light emitting structure layer 120. It can be formed widely. The width W1 may be narrower than the width of the second electrode 151, and may be formed in a 2-5 μm range, for example, in a 2-3 μm range.

상기 제2전극(151)의 방전부(152)는 상기 제1전극(141)과 수직 방향으로 오버랩되거나, 대각선 방향으로 공간적으로 대응할 수 있다. 그리고 상기 제2전극(151)의 방전부(152)와 상기 제1전극(141) 사이는 동공(25)이 상기 절연층(161)과 인접하게 배치될 수 있다. 상기의 동공(25)은 몰딩 부재와 같은 수지 재질로 몰딩하더라도, 유지되도록 하여 상기 제2전극(151)의 방전부(152)와 상기 제1전극(141)의 상면을 공간적으로 서로 연결시켜 준다.The discharge part 152 of the second electrode 151 may overlap the first electrode 141 in the vertical direction or may spatially correspond to the diagonal direction. The pupil 25 may be disposed adjacent to the insulating layer 161 between the discharge part 152 of the second electrode 151 and the first electrode 141. Even if the pupil 25 is molded with the same resin material as the molding member, the pupil 25 is maintained so that the discharge part 152 of the second electrode 151 and the upper surface of the first electrode 141 are spatially connected to each other. .

또한 상기 전극층(131) 상에는 형광체가 첨가된 형광체층(미도시)이 도포될 수 있으며, 상기 형광체층은 청색, 적색, 녹색, 황색 중 적어도 한 컬러를 발광할 수 있다. 상기 형광체층은 상기 전극층(131)으로부터 10000㎛ 이하의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체층은 발광 구조층(120)의 측면 또는/및 상기 기판(111)의 측면에도 더 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체층은 플랫한 시트 형태로 상기 전극층(131) 상에 배치될 수 있으며, 이에 대해 한정하지는 않는다.In addition, a phosphor layer (not shown) may be coated on the electrode layer 131, and the phosphor layer may emit at least one color of blue, red, green, and yellow. The phosphor layer may be formed to a thickness of 10000 μm or less from the electrode layer 131, but is not limited thereto. The phosphor layer may be further formed on the side surface of the light emitting structure layer 120 and / or the side surface of the substrate 111, but is not limited thereto. The phosphor layer may be disposed on the electrode layer 131 in the form of a flat sheet, but is not limited thereto.

이러한 형광체층을 선택적으로 형성할 수 있어, 상기의 동공(25)의 공간은 유지될 수 있다. Such a phosphor layer can be selectively formed, so that the space of the pupil 25 can be maintained.

도 3은 도 1의 발광 소자의 다른 예이다. 도 3을 참조하면, 발광 소자는 발광 구조층(120)의 오픈 영역(A1)에 배치된 측벽(21)에 절연층(161)을 배치한다. 상기 제2전극(151)의 방전부(152)는 상기 절연층(161)의 측면(22)보다 더 돌출되게 배치되어, 제1전극(141)의 상면과 대응된다. 상기 제2전극(151)의 방전부(152)와 상기 제1전극(141) 사이는 동공(25)가 배치되며, 상기 동공(25)은 상기 제2전극(151)의 방전부(152)와 상기 제1전극(141)의 상면 일부와 접촉된다. 3 is another example of the light emitting device of FIG. 1. Referring to FIG. 3, the light emitting device arranges the insulating layer 161 on the sidewall 21 disposed in the open area A1 of the light emitting structure layer 120. The discharge part 152 of the second electrode 151 is disposed to protrude more than the side surface 22 of the insulating layer 161 and corresponds to the top surface of the first electrode 141. A pupil 25 is disposed between the discharge portion 152 of the second electrode 151 and the first electrode 141, and the pupil 25 is a discharge portion 152 of the second electrode 151. And a portion of the upper surface of the first electrode 141.

상기 제2전극(151)의 방전부(152)의 하면이 상기 제2도전형 반도체층(123)의 상면과 동일 선상에 배치되므로, 상기 제2전극(151)의 방전부(152)와 상기 제1전극(141)의 상면 사이의 간격(T2)은 도 1에 근접하게 될 수 있으며, 예컨대 100nm - 2.5㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
Since the lower surface of the discharge unit 152 of the second electrode 151 is disposed on the same line as the upper surface of the second conductive semiconductor layer 123, the discharge unit 152 of the second electrode 151 and the The interval T2 between the upper surfaces of the first electrodes 141 may be close to FIG. 1, for example, may be formed in a range of 100 nm to 2.5 μm, but is not limited thereto.

도 4는 도 1의 발광 소자의 또 다른 예이다. 도 4를 참조하면, 발광 소자는 발광 구조층(120)의 오픈 영역(A1)에 배치된 측벽(21)에 절연층(161)을 배치한다. 상기 제2전극(151)의 방전부(153)는 상기 절연층(161)의 측면(22) 또는 상기 발광 구조층(120)의 측벽(21)으로부터 상기 발광 소자의 측벽(13)까지 수평 방향으로 소정 길이(D3, D4)로 돌출된다. 상기 제2전극(151)의 방전부(153)는 상기 제1전극(141)의 상면과 대응된다. 상기 제2전극(151)의 방전부(153)와 상기 제1전극(141) 사이는 동공(25)이 배치되며, 상기 동공(25)은 몰딩 부재가 채워지더라도 상기 제2전극(151)의 방전부(152)와 상기 제1전극(141)의 상면 일부와 접촉시켜 주게 된다. 상기의 길이 D3 또는 D4는 1㎛-2000㎛ 범위로 형성될 수 있다.4 is another example of the light emitting device of FIG. 1. Referring to FIG. 4, in the light emitting device, the insulating layer 161 is disposed on the sidewall 21 disposed in the open area A1 of the light emitting structure layer 120. The discharge part 153 of the second electrode 151 is in a horizontal direction from the side surface 22 of the insulating layer 161 or the side wall 21 of the light emitting structure layer 120 to the side wall 13 of the light emitting device. Protrudes to a predetermined length (D3, D4). The discharge part 153 of the second electrode 151 corresponds to the top surface of the first electrode 141. A pupil 25 is disposed between the discharge part 153 of the second electrode 151 and the first electrode 141, and the pupil 25 is formed of the second electrode 151 even though a molding member is filled. The discharge part 152 and a part of the upper surface of the first electrode 141 are brought into contact with each other. The length D3 or D4 may be formed in the range of 1 μm-2000 μm.

상기 제2전극(151)의 방전부(153)는 1개 또는 2개 이상으로 분기된 구조로 상기 제1전극(141)과 대응될 수 있다.
The discharge unit 153 of the second electrode 151 may correspond to the first electrode 141 in a structure having one or two or more branches.

도 5는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.5 is a side cross-sectional view illustrating a light emitting device according to a second embodiment. In the description of the second embodiment, the same parts as the first embodiment will be referred to the first embodiment.

도 5를 참조하면, 제1전극(141)의 일부 표면에는 제2절연층(166)이 배치되어, 상기 제2전극(151)의 방전부(155)와의 간섭을 차단하게 된다. 제1절연층(161)은 발광 구조층(120)의 측벽(21)에 형성되고 상기 제2전극(151)의 방전부(155)의 하부를 지지하게 된다. 상기 제2전극(151)의 방전부(155)는 상기 제1도전형 반도체층(117)과 서로 대응되며, 동공(25)에 의해 서로 접촉된다. 이에 따라 상기 제1전극(141)로 비 정상적인 전압이 인가된 경우, 상기 제1전극(141)과 함께 오픈 영역(A1)에 노출된 상기 제1도전형 반도체층(117), 상기 동공(25) 및 상기 제2전극(151)의 방전부(155)를 통해 방전하게 된다. Referring to FIG. 5, a second insulating layer 166 is disposed on a portion of the surface of the first electrode 141 to block interference with the discharge unit 155 of the second electrode 151. The first insulating layer 161 is formed on the sidewall 21 of the light emitting structure layer 120 and supports the lower portion of the discharge part 155 of the second electrode 151. The discharge parts 155 of the second electrode 151 correspond to the first conductive semiconductor layer 117 and are in contact with each other by the pupil 25. Accordingly, when an abnormal voltage is applied to the first electrode 141, the first conductive semiconductor layer 117 and the pupil 25 exposed to the open area A1 together with the first electrode 141. ) And the discharge part 155 of the second electrode 151.

상기 상기 제2전극(151)의 방전부(155)와 상기 제1도전형 반도체층(117) 사이의 간격(T5)은 100nm-10 ㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기의 간격(T5)는 금속과 반도체층의 전기 경로로서, 도 1과 같은 금속과 금속의 전기 경로보다는 짧게 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 상기 제2전극(151)의 방전부(155)의 돌출 길이(D5)는 1㎛-2000㎛ 범위로 형성될 수 있다.
An interval T5 between the discharge part 155 of the second electrode 151 and the first conductive semiconductor layer 117 may be formed in a range of 100 nm to 10 μm, but is not limited thereto. The interval T5 is an electrical path between the metal and the semiconductor layer, and may be formed to be shorter than that of the metal and the metal as shown in FIG. 1, but is not limited thereto. The protruding length D5 of the discharge part 155 of the second electrode 151 may be in the range of 1 μm to 2000 μm.

도 6은 제3실시 예에 따른 발광 소자의 측 단면도이다. 제3실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.6 is a side cross-sectional view of a light emitting device according to a third embodiment. In the description of the third embodiment, the same parts as those of the first embodiment will be referred to the first embodiment.

도 6을 참조하면, 발광 소자는 발광 구조층(120)의 센터 영역에 정전 방전(ESD) 기능을 배치한 구조이다. Referring to FIG. 6, the light emitting device has a structure in which an electrostatic discharge (ESD) function is disposed in a center region of the light emitting structure layer 120.

상기 발광 구조층(120)의 센터 영역에 적어도 하나의 오목부(31)를 형성하고, 상기 오목부(31)에 제1도전형 반도체층(117)이 노출되며, 상기 제1도전형 반도체층(117) 상에 제1전극(146)을 형성하게 된다. 상기의 오목부(31)는 상기 발광 구조층(120)의 외측으로부터 이격된 센터 영역 중에서 상기 발광 구조층(120)의 상부부터 상기 제1도전형 반도체층(117)의 일부까지 에칭한 구조로서, 도 1의 발광 구조층(120)의 외측 영역에 에칭된 부분과 다른 영역에 형성된다. At least one recess 31 is formed in a center region of the light emitting structure layer 120, and a first conductive semiconductor layer 117 is exposed at the recess 31, and the first conductive semiconductor layer is exposed. The first electrode 146 is formed on the 117. The recess 31 is a structure in which the recess 31 is etched from an upper portion of the light emitting structure layer 120 to a part of the first conductive semiconductor layer 117 in a center region spaced from the outside of the light emitting structure layer 120. In addition, the light emitting structure layer 120 is formed in a region different from the portion etched in the outer region of the light emitting structure layer 120 of FIG. 1.

상기 오목부(31)의 둘레에는 절연층(161)이 배치되며, 제2전극(151)의 방전부(155)는 상기 제1전극(146)과 대응되게 배치된다. 상기 제2전극(151)의 방전부(155)와 상기 제1전극(146) 사이에는 동공(25)이 배치되며, 상기의 동공(25)은 상기 제2전극(151)의 방전부(155)와 상기 제1전극(146) 사이를 공간적으로 연결시켜 준다.The insulating layer 161 is disposed around the recess 31, and the discharge part 155 of the second electrode 151 is disposed to correspond to the first electrode 146. A pupil 25 is disposed between the discharge portion 155 of the second electrode 151 and the first electrode 146, and the pupil 25 is a discharge portion 155 of the second electrode 151. ) And the first electrode 146 are spatially connected.

다른 예로서, 상기 제2전극(151)의 방전부(155)는 상기 제1전극(146)이 아닌 상기 제1도전형 반도체층(117)의 오픈된 상면과 대응되어 정전 방전 기능을 구비할 수 있다.
As another example, the discharge part 155 of the second electrode 151 may correspond to an open top surface of the first conductive semiconductor layer 117 instead of the first electrode 146 to have an electrostatic discharge function. Can be.

도 7은 제4실시 예에 따른 발광 소자의 측 단면도이다. 제4실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.7 is a side cross-sectional view of a light emitting device according to a fourth embodiment. In the description of the fourth embodiment, the same parts as those of the first embodiment will be referred to the first embodiment.

도 7을 참조하면, 발광 소자는 복수의 영역에 정전 방전(ESD) 기능을 배치한 구조이다.Referring to FIG. 7, the light emitting device has a structure in which an electrostatic discharge (ESD) function is disposed in a plurality of regions.

발광 소자의 제1측벽(12)에 인접한 발광 구조층(120)의 오픈 영역(A2)에 제1전극(141)과 제2전극(151)의 방전부(156)를 동공(25)의 양측에 대응시켜 준다. 그리고 발광 소자의 제2측벽(13)에 인접한 발광 구조층(120)의 오픈 영역(A2)에 제1전극(141)과 제2전극(151)의 방전부(156)를 동공(25)의 양측에 대응시켜 준다. The discharge portions 156 of the first electrode 141 and the second electrode 151 are disposed on both sides of the pupil 25 in the open area A2 of the light emitting structure layer 120 adjacent to the first side wall 12 of the light emitting device. To match. The discharge portion 156 of the first electrode 141 and the second electrode 151 is disposed in the open area A2 of the light emitting structure layer 120 adjacent to the second side wall 13 of the light emitting device. Corresponds to both sides.

상기 제1전극(141) 간에는 서로 연결될 수 있으며, 이에 대해 한정하지는 않는다. The first electrodes 141 may be connected to each other, but is not limited thereto.

발광 구조층(120)의 서로 다른 오픈 영역(A1,A2)에 배치된 상기 제1전극(141)은 비 정상적인 전압이 인가되면, 동공(25)을 통해 상기 제2전극의 방전부(156)로 전달하여 방전시켜 줄 수 있다.
When the abnormal voltage is applied to the first electrode 141 disposed in the different open areas A1 and A2 of the light emitting structure layer 120, the discharge part 156 of the second electrode is formed through the pupil 25. Can be delivered to discharge.

도 8은 제5실시 예에 따른 발광 소자의 측 단면도이다. 제5실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.8 is a side cross-sectional view of a light emitting device according to a fifth embodiment. In the description of the fifth embodiment, the same parts as those of the first embodiment will be referred to the first embodiment.

도 8을 참조하면, 발광 소자는 어느 한 측벽(13) 예컨대, 기판(111)의 측벽에 적어도 하나의 정전 방전(ESD) 기능을 배치한 구조이다. 또한 발광 구조층(120)에 오픈 영역을 배치하지 않아, 발광 면적이 감소되는 것을 줄일 수 있다.Referring to FIG. 8, the light emitting device has a structure in which at least one electrostatic discharge (ESD) function is disposed on one sidewall 13, for example, the sidewall of the substrate 111. In addition, since the open area is not disposed in the light emitting structure layer 120, the emission area may be reduced.

기판(111)의 하면부터 제1도전형 반도체층(117)의 일부 하면까지 오픈된 오목부(32)을 포함하며, 상기 오목부(32)는 상부가 좁고 하부가 넓은 형상을 포함한다. 상기 오목부(32)의 둘레에는 절연층(163)이 형성되며, 상기 절연층(163)은 상기 제1전극(142)과 상기 기판(111) 사이를 접착시켜 준다. 이러한 절연층(163)은 형성하지 않을 수 있다.A recess 32 is opened from a lower surface of the substrate 111 to a lower surface of a portion of the first conductive semiconductor layer 117. The recess 32 has a narrow upper portion and a wider lower portion. An insulating layer 163 is formed around the recess 32, and the insulating layer 163 adheres between the first electrode 142 and the substrate 111. The insulating layer 163 may not be formed.

상기 절연층(163)의 표면에는 제1전극(142)이 형성되며, 상기 제1전극(142)의 접촉부(143)는 기판(111)의 하면에 배치되며, 방전부(144)는 기판(111)의 제2측벽(13)에 배치된다. The first electrode 142 is formed on the surface of the insulating layer 163, the contact portion 143 of the first electrode 142 is disposed on the bottom surface of the substrate 111, the discharge unit 144 is a substrate ( It is arranged on the second side wall 13 of 111.

상기 제1전극(142)의 방전부(144)는 상기 제1도전형 반도체층(117)의 측면까지 연장되거나, 상기 저 전도층(115)의 측면까지 연장될 수 있다. 상기 제1전극(142)의 방전부(144)는 상기 제2전극(151)의 방전부(157)와 대응되며, 동공(25)에 의해 공간적으로 서로 접촉하게 된다. 상기 제1전극(142)의 방전부(144)와 상기 제2전극(151)의 방전부(157) 사이의 간격(T3)은 동공(25)의 높이로서, 1㎛-10㎛ 범위로 형성될 수 있다.The discharge part 144 of the first electrode 142 may extend to a side surface of the first conductive semiconductor layer 117 or to a side surface of the low conductive layer 115. The discharge part 144 of the first electrode 142 corresponds to the discharge part 157 of the second electrode 151 and is spatially contacted with each other by the pupil 25. The distance T3 between the discharge part 144 of the first electrode 142 and the discharge part 157 of the second electrode 151 is the height of the pupil 25 and is formed in a range of 1 μm-10 μm. Can be.

상기 제1전극(142)의 방전부(144)와 상기 제2전극(151)의 방전부(157)는 상기 기판(111)의 인접한 2측면 또는 서로 반대측 면에 각각 대응되도록 배치될 수 있으며, 이에 대해 한정하지는 않는다.
The discharge part 144 of the first electrode 142 and the discharge part 157 of the second electrode 151 may be disposed to correspond to two adjacent side surfaces or opposite sides of the substrate 111, respectively. It does not limit to this.

도 9는 제6실시 예에 따른 발광 소자의 측 단면도이다. 제6실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.9 is a side cross-sectional view of a light emitting device according to a sixth embodiment. In describing the sixth embodiment, reference will be made to the first embodiment for the same parts as the first embodiment.

도 9를 참조하면, 발광 구조층(120) 내에는 복수의 오목부(33)가 배치되며, 상기 오목부(33) 및 전극층(131) 상에는 절연층(164)가 배치된다. 상기 절연층(164) 상에는 제1전극(147)이 배치되며, 상기 제1전극(147)은 상기 오목부(33) 내에 배치된 상기 절연층(164)에 의해 절연되며 제1도전형 반도체층(117)과 물리적으로 접촉된 접촉부(147A)와, 상기 절연층(164) 상에서 상기 제2전극(151)의 방전부와 대응되도록 돌출된 방전부(148)를 포함한다. 상기 제1전극(147)의 방전부(148)는 상기 제2전극(151)의 방전부 상으로 돌출됨으로써, 상기 제1전극(147)의 방전부(148)와 상기 제2전극(151)의 방전부 사이에 동공(25)이 배치될 수 있다. 상기 동공(25)은 제1전극(147)으로 공급되는 비 정상적인 전압을 제2전극(151)로 전달해 주어, 발광 소자를 보호하게 된다. 상기 제1전극(147)의 방전부(148)는 서로 다른 영역 상에서 상기 제2전극(151)과 서로 대응되게 배치될 수 있다.Referring to FIG. 9, a plurality of recesses 33 are disposed in the light emitting structure layer 120, and an insulating layer 164 is disposed on the recesses 33 and the electrode layer 131. A first electrode 147 is disposed on the insulating layer 164, and the first electrode 147 is insulated by the insulating layer 164 disposed in the concave portion 33 and is a first conductive semiconductor layer. Contact portion 147A in physical contact with 117 and a discharge portion 148 protruding from the insulating layer 164 to correspond to the discharge portion of the second electrode 151. The discharge part 148 of the first electrode 147 protrudes over the discharge part of the second electrode 151, thereby discharging the discharge part 148 and the second electrode 151 of the first electrode 147. The pupil 25 may be disposed between the discharge portions of the. The pupil 25 transmits an abnormal voltage supplied to the first electrode 147 to the second electrode 151 to protect the light emitting device. The discharge part 148 of the first electrode 147 may be disposed to correspond to the second electrode 151 on different areas.

상기 제1전극(147)의 방전부(148)와 상기 제2전극(151) 사이의 간격(T4)은 동공(25)의 높이로서, 100nm-10㎛ 범위로 형성될 수 있으며, 상기 제1전극(147)의 방전부(148)의 돌출 길이(D1)는 오버랩되는 영역의 길이로서, 100nm-1000㎛ 범위로 형성될 수 있다.
The distance T4 between the discharge part 148 of the first electrode 147 and the second electrode 151 is a height of the pupil 25 and may be formed in a range of 100 nm to 10 μm. The protruding length D1 of the discharge portion 148 of the electrode 147 is a length of an overlapping region, and may be formed in a range of 100 nm to 1000 μm.

도 10은 제7실시 예에 따른 발광 소자의 측 단면도이다. 제7실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 제1실시 예를 참조하기로 한다.10 is a side cross-sectional view of a light emitting device according to a seventh embodiment. In describing the seventh embodiment, the same parts as in the first embodiment will be referred to the first embodiment.

도 10을 참조하면, 발광 소자는 발광 구조층(120)의 오픈 영역(A1)부터 상기 발광 구조층(120)의 센터 영역 또는 제2전극(151)에 인접한 영역까지 연장되는 오목부(34)를 포함한다.Referring to FIG. 10, the light emitting device may include a recess 34 extending from an open area A1 of the light emitting structure layer 120 to a center area of the light emitting structure layer 120 or an area adjacent to the second electrode 151. It includes.

상기 오목부(34)에는 상기 제1전극(141)의 전극 패턴이 연장되어 상기 제1도전형 반도체층(117)과 전기적으로 연결될 수 있다.An electrode pattern of the first electrode 141 may extend in the recess 34 to be electrically connected to the first conductive semiconductor layer 117.

상기 제2전극(151)은 전극 패턴(158)를 포함하며, 상기 전극 패턴(158)은 루프 형상 예컨대, 원형 또는 다각형 루프 형상을 포함하며, 폐 루프 또는 오픈 루프 구조를 포함할 수 있다. 상기 전극 패턴(158)은 방전부(159)를 포함하며, 상기 방전부(159)는 상기 제1전극(141)의 전극 패턴과 오목부(34)를 통해 서로 대응된다. 상기 오목부(34)는 동공을 포함한다.
The second electrode 151 may include an electrode pattern 158, and the electrode pattern 158 may include a loop shape, for example, a circular or polygonal loop shape, and may include a closed loop or open loop structure. The electrode pattern 158 includes a discharge part 159, and the discharge part 159 corresponds to each other through an electrode pattern and a concave part 34 of the first electrode 141. The recess 34 includes a pupil.

도 12는 제8실시 예에 따른 발광 소자를 나타낸 측 단면도이다. 제8실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분은 제1실시 예를 참조하기로 한다. 12 is a side sectional view showing a light emitting device according to an eighth embodiment. In describing the eighth embodiment, the same parts as those of the first embodiment will be described with reference to the first embodiment.

도 12를 참조하면, 발광 소자는 발광 구조층(220) 상에 제1전극(241)이 배치되며, 상기 발광 구조층(220) 아래에 제2전극(270) 및 전도성 지지부재(273)이 배치된다. Referring to FIG. 12, in the light emitting device, a first electrode 241 is disposed on the light emitting structure layer 220, and a second electrode 270 and a conductive support member 273 are disposed below the light emitting structure layer 220. Is placed.

상기 발광 구조층(220)은 제1도전형 반도체층(217), 활성층(219), 클래드층(221), 제2도전형 반도체층(223)을 포함한다. The light emitting structure layer 220 includes a first conductive semiconductor layer 217, an active layer 219, a cladding layer 221, and a second conductive semiconductor layer 223.

상기 제1도전형 반도체층(217)의 상면(217A)은 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. An upper surface 217A of the first conductive semiconductor layer 217 may have a light extraction structure such as an uneven pattern, but is not limited thereto.

상기 발광 구조층(220)의 표면에는 절연층(261)이 배치될 수 있으며, 상기 절연층(261)의 일부는 상기 제1도전형 반도체층(217)의 상면(217A)에 더 형성될 수 있다. An insulating layer 261 may be disposed on the surface of the light emitting structure layer 220, and a portion of the insulating layer 261 may be further formed on the top surface 217A of the first conductive semiconductor layer 217. have.

상기 제1전극(341)은 방전부(243)를 포함하며, 상기 방전부(243)는 발광 구조층(220)의 측면보다 더 외측으로 돌출되고 상기 제2전극(270)으로부터 외측으로 노출된 방전부와 대응된다.The first electrode 341 includes a discharge part 243, and the discharge part 243 protrudes outward from the side surface of the light emitting structure layer 220 and is exposed outward from the second electrode 270. Corresponds to the discharge section.

상기 제2전극(270)은 오믹 접촉층(265), 반사층(267), 및 본딩층(269)을 포함한다. 상기 오믹 접촉층(265)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(265) 아래에 반사층(267)이 형성되며, 상기 반사층(267)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(267)은 상기 제2도전형 반도체층(223) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.The second electrode 270 includes an ohmic contact layer 265, a reflective layer 267, and a bonding layer 269. The ohmic contact layer 265 may be a low conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, or a metal of Ni or Ag. A reflective layer 267 is formed below the ohmic contact layer 265, and the reflective layer 267 is formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a combination thereof. It may be formed into a structure including at least one layer of a material selected from the group consisting of. The reflective layer 267 may be contacted under the second conductive semiconductor layer 223, may be in ohmic contact with a metal, or ohmic contact with a low conductive material such as ITO, but is not limited thereto.

상기 반사층(267) 아래에는 본딩층(269)이 형성되며, 상기 본딩층(269)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다. A bonding layer 269 is formed below the reflective layer 267, and the bonding layer 269 may be used as a barrier metal or a bonding metal, and the material may be, for example, Ti, Au, Sn, Ni, Cr, And at least one of Ga, In, Bi, Cu, Ag, and Ta and an optional alloy.

상기 본딩층(269) 아래에는 전도성 지지 부재(273)가 형성되며, 상기 전도성 지지 부재(273)는 예컨대, 금속 또는 캐리어 웨이퍼를 포함하며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 전도성 지지부재(273)는 다른 예로서, 전도성 시트로 구현될 수 있다.A conductive support member 273 is formed below the bonding layer 269, and the conductive support member 273 includes, for example, a metal or carrier wafer, and the material may be copper (Cu-copper) or gold (Au-). It may be formed of a conductive material such as gold, nickel (Ni-nickel), molybdenum (Mo), copper-tungsten (Cu-W), a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, etc.). As another example, the conductive support member 273 may be implemented as a conductive sheet.

상기 제2전극(270)과 상기 발광 구조층(220)의 둘레에는 채널층(263)이 배치되며, 상기 채널층(263)은 상기 제2도전형 반도체층(123)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(263)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함하거나, 금속으로 형성될 수 있다. 상기 채널층(263)의 내측부는 상기 제2도전형 반도체층(223) 아래에 배치되고, 외측부는 상기 발광 구조층(220)의 측면보다 더 외측에 배치된다. A channel layer 263 is disposed around the second electrode 270 and the light emitting structure layer 220, and the channel layer 263 is formed along the bottom edge of the second conductive semiconductor layer 123. It may be formed in a ring shape, a loop shape or a frame shape. The channel layer 263 may include at least one of ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 . It may comprise or be formed of a metal. An inner portion of the channel layer 263 is disposed under the second conductive semiconductor layer 223, and an outer portion of the channel layer 263 is disposed outside the side surface of the light emitting structure layer 220.

여기서, 도 1과 같은 기판 즉, 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(217)을 노출시켜 준다. 상기 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하게 된다. Here, the method of removing the substrate, that is, the growth substrate as shown in FIG. 1 may be removed by a physical method (eg, laser lift off) or / and a chemical method (eg, wet etching), and the first conductive semiconductor layer 217 may be removed. Expose Isolation etching is performed through the direction in which the substrate is removed.

이에 따라 발광 구조층(220) 위에 제1전극(241) 및 아래에 전도성 지지 부재(273)를 갖는 수직형 전극 구조를 갖는 발광 소자가 제조될 수 있다.Accordingly, a light emitting device having a vertical electrode structure having a first electrode 241 on the light emitting structure layer 220 and a conductive support member 273 below may be manufactured.

상기 제2전극(270)의 반사층(265)와 상기 제1전극(241)의 방전부(243) 사이의 간격은 1㎛-20㎛ 범위로 이격될 수 있으며, 상기 제2전극(270)의 반사층(265)와 상기 제1전극(241)의 방전부(243)는 동공(25)에 의해 서로 접촉될 수 있다.
An interval between the reflective layer 265 of the second electrode 270 and the discharge part 243 of the first electrode 241 may be spaced in a range of 1 μm-20 μm, and the second electrode 270 may be spaced apart from each other. The reflective layer 265 and the discharge part 243 of the first electrode 241 may be in contact with each other by the pupil 25.

도 12 내지 도 15는 도 1의 발광 소자의 제조 과정을 나타낸 도면이다.12 to 15 are views illustrating a manufacturing process of the light emitting device of FIG. 1.

도 12를 참조하면, 기판(111)은 성장 장비에 로딩되고, 그 위에 II족-VI족 또는 III족-V족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다. 상기 기판(111)은 성장 기판으로 사용된다.Referring to FIG. 12, the substrate 111 may be loaded into growth equipment, and a compound semiconductor of Group II-VI or Group III-V elements may be formed in a layer or pattern form thereon. The substrate 111 is used as a growth substrate.

여기서, 상기 기판(111)은 투광성 기판, 절연 기판 또는 전도성 기판으로 이루어질 수 있으며, 예컨대, 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(111)의 상면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 이러한 요철 패턴은 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다.Here, the substrate 111 may be made of a light transmissive substrate, an insulating substrate or a conductive substrate, for example, sapphire substrate (Al 2 0 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 0 3 , and GaAs and the like. A light extraction structure such as an uneven pattern may be formed on the upper surface of the substrate 111. The uneven pattern may change the critical angle of the light to improve the light extraction efficiency.

상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator), 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator, sputtering, metal organic chemical (MOCVD) vapor deposition) and the like, and the present invention is not limited thereto.

상기 기판(111) 위에는 버퍼층(113)이 형성되며, 상기 버퍼층(113)은 III족-V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과의 격자 상수의 차이를 줄여주게 된다. 상기 버퍼층(113) 상에는 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드(Undoped) 반도체층으로 형성될 수 있으며, 상기 언도프드 반도체층은 의도적으로 도핑하지 않는 GaN계 반도체로 형성될 수 있다. A buffer layer 113 is formed on the substrate 111, and the buffer layer 113 may be formed using a compound semiconductor of a group III-V group element. The buffer layer 113 reduces the difference in the lattice constant with the substrate 111. A low conductive layer 115 is formed on the buffer layer 113, and the low conductive layer 115 may be formed of an undoped semiconductor layer, and the undoped semiconductor layer is intentionally doped. It may be formed of a semiconductor.

상기 저 전도층(115) 위에는 발광 구조층(120)이 형성될 수 있다. 상기 발광 구조층(120)은 제1도전형 반도체층(117), 활성층(119), 클래드층(121) 및 제2도전형 반도체층(123)의 순서로 형성될 수 있다.The light emitting structure layer 120 may be formed on the low conductive layer 115. The light emitting structure layer 120 may be formed in the order of the first conductive semiconductor layer 117, the active layer 119, the cladding layer 121, and the second conductive semiconductor layer 123.

상기 제1도전형 반도체층(117)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. The first conductive semiconductor layer 117 is a compound semiconductor of a group III-V element doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like can be selected. When the first conductive type is an N type semiconductor, the first conductive type dopant includes an N type dopant such as Si, Ge, Sn, Se, Te, or the like.

상기 제1도전형 반도체층(117) 위에는 활성층(119)이 형성되며, 상기 활성층(119)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(119)은 III족-V족 원소의 화합물 반도체 재료를 이용하여 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. An active layer 119 is formed on the first conductive semiconductor layer 117, and the active layer 119 may include at least one of a single quantum well structure, a multiple quantum well structure, a quantum line structure, and a quantum dot structure. . The active layer 119 is a group III -V compound of an element using a semiconductor material In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1 Cycle of the well layer and barrier layer having a composition formula), e.g. It is not limited thereto.

상기 활성층(119)의 위에는 클래드층(121)이 형성될 수 있으며, 상기 클래드층(121)은 AlGaN계 반도체로 형성될 수 있다. 여기서, 상기 활성층(119)의 장벽층은 상기 우물층의 밴드 갭보다 높고, 상기 클래드층은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.The cladding layer 121 may be formed on the active layer 119, and the cladding layer 121 may be formed of an AlGaN-based semiconductor. The barrier layer of the active layer 119 may be formed higher than the band gap of the well layer, and the clad layer may be formed higher than the band gap of the barrier layer.

상기 클래드층(121) 위에는 상기 제2도전형 반도체층(123)이 형성되며, 상기 제 2도전형 반도체층(123)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(119)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. 상기 제2도전형 반도체층(123)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 123 is formed on the clad layer 121, and the second conductive semiconductor layer 123 is a compound semiconductor of a group III-V group element doped with a second conductive dopant. , GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like. When the second conductive type is a P type semiconductor, the second conductive type dopant includes a P type dopant such as Mg and Zn. The second conductive semiconductor layer 119 may be formed as a single layer or a multilayer, but is not limited thereto. The second conductive semiconductor layer 123 may further include a superlattice structure having different materials, but is not limited thereto.

상기 제1도전형 반도체층(117), 상기 활성층(119), 클래드층(121) 및 상기 제2도전형 반도체층(123)은 발광 구조층(120)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(123) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조층(120)은 n-p 접합, p-n 접합, n-p-n 접합, p-n-p 접합 구조 중 적어도 하나로 형성될 수 있다. The first conductive semiconductor layer 117, the active layer 119, the cladding layer 121, and the second conductive semiconductor layer 123 may be defined as the light emitting structure layer 120. In addition, a third conductive semiconductor layer, eg, an N-type semiconductor layer, having a polarity opposite to that of the second conductive type may be formed on the second conductive semiconductor layer 123. Accordingly, the light emitting structure layer 120 may be formed of at least one of an n-p junction, a p-n junction, an n-p-n junction, and a p-n-p junction structure.

도 13dmf 참조하면, 발광 구조층(120) 상에는 전극층(131)이 형성되며, 상기 전극층(131)은 스퍼터링 또는 증착 방식으로 형성될 수 있다. 상기 발광 구조층(120)의 일부 영역에 대해 제1에칭 공정을 통해 상기 제1도전형 반도체층(117)의 일부가 노출되는 오픈 영역(A1)을 형성하게 된다. 상기 제1에칭 공정은 건식 에칭을 포함하며, 상기 건식 에칭은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함한다. 다른 에칭 방식으로서, 습식 에칭을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 13Dmf, an electrode layer 131 is formed on the light emitting structure layer 120, and the electrode layer 131 may be formed by sputtering or deposition. An open area A1 through which a portion of the first conductive semiconductor layer 117 is exposed is formed through a first etching process on a portion of the light emitting structure layer 120. The first etching process includes dry etching, wherein the dry etching includes at least one of Inductively Coupled Plasma (ICP) equipment, Reactive Ion Etching (RIE) equipment, Capacitive Coupled Plasma (CCP) equipment, and Electron Cyclotron Resonance (ECR) equipment. It includes one. Another etching method may further include, but is not limited to, wet etching.

상기 발광 구조층(120)의 오픈 영역(A1)이 형성되며, 상기 제1도전형 반도체층(117)이 노출될 수 있으며, 상기 제1도전형 반도체층(117)의 노출 부분은 상기 활성층(119)의 상면보다 낮은 높이로 형성될 수 있다.An open area A1 of the light emitting structure layer 120 may be formed, and the first conductive semiconductor layer 117 may be exposed, and an exposed portion of the first conductive semiconductor layer 117 may be formed in the active layer ( It may be formed at a height lower than the upper surface of the (119).

여기서, 상기 발광 구조층(120)의 오픈 영역(A1)은 에칭 영역으로서, 임의의 영역으로 설정될 수 있으며, 그 영역(A1)의 개수도 하나 또는 복수로 형성될 수 있다. The open area A1 of the light emitting structure layer 120 may be an etching area, and may be set to an arbitrary area, and the number of areas A1 may be one or plural.

상기 발광 구조층(120)의 오픈 영역(A1)에 노출된 측벽(21) 상에 절연층(161)을 형성하며, 상기 절연층(161)은 상기 전극층(131)의 상면 일부까지 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기의 절연층(161)의 형성 방법은 스퍼터링 또는 증착 방식을 이용할 수 있다. 상기 절연층(161)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(161)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(161)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.An insulating layer 161 may be formed on the sidewall 21 exposed to the open area A1 of the light emitting structure layer 120, and the insulating layer 161 may be formed to a part of the upper surface of the electrode layer 131. It is not limited thereto. The insulating layer 161 may be formed using a sputtering method or a deposition method. The insulating layer 161 may include an insulating material or an insulating resin such as oxides, nitrides, fluorides, sulfides, and the like of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 161 may be selectively formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 . The insulating layer 161 may be formed as a single layer or a multilayer, but is not limited thereto.

도 14를 참조하면, 상기 오픈 영역(A1)에 배치된 상기 제1도전형 반도체층(117) 위에 제1전극(141)를 형성하고, 상기 전극층(131) 위에 제2전극(151)을 형성하게 된다. 상기 제1전극(141) 및 제2전극(151)은 전극 형성 영역 이외의 영역을 마스크로 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(141) 및 제2전극(151)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti 및 이들의 선택적인 합금 중에서 선택적으로 형성될 수 있다. 상기 제1전극(141) 및 제2전극(151)은 다층으로 형성될 수 있으며, 예컨대 상기의 물질을 이용하여 접착층/반사층/확산방지층/본딩층 중 적어도 2층을 포함할 수 있다. 상기 제1전극(141)와 상기 제2전극(151)은 동일 공정으로 동일한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 14, a first electrode 141 is formed on the first conductive semiconductor layer 117 disposed in the open area A1, and a second electrode 151 is formed on the electrode layer 131. Done. The first electrode 141 and the second electrode 151 may be formed by sputtering and / or deposition equipment after masking a region other than the electrode formation region with a mask, but are not limited thereto. The first electrode 141 and the second electrode 151 are Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti And optionally alloys thereof. The first electrode 141 and the second electrode 151 may be formed in multiple layers, and may include, for example, at least two layers of an adhesive layer / reflection layer / diffusion prevention layer / bonding layer using the above materials. The first electrode 141 and the second electrode 151 may be formed in the same stacked structure in the same process, but is not limited thereto.

상기 제2전극(151)의 방전부(152)는 상기 절연층(161) 상에 형성된다. 여기서, 상기 제1전극(141)을 형성한 다음, 상기의 절연층(161)을 형성할 수 있으며, 이는 제1전극(141)과 제2전극(151)의 방전부(152)가 서로 대응되도록 변경할 수 있다. 또는 상기 절연층(161)과 상기 제1전극(141)의 형성 순서는 서로 변경될 수 있다.The discharge part 152 of the second electrode 151 is formed on the insulating layer 161. Here, after forming the first electrode 141, the insulating layer 161 may be formed, which corresponds to the discharge part 152 of the first electrode 141 and the second electrode 151. You can change it as much as possible. Alternatively, the formation order of the insulating layer 161 and the first electrode 141 may be changed.

그리고 상기의 절연층(161)을 제2에칭 공정을 통해 에칭하게 된다. 상기의 제2에칭 공정은 건식 에칭을 포함한다. The insulating layer 161 is etched through a second etching process. The second etching process includes dry etching.

상기 절연층(161)의 에칭 공정은 상기 제1전극(141)에 인접한 측면(22)부터 에칭을 수행하게 되며, 상기의 에칭 공정에 의해 상기 절연층(161)의 일부 또는 전 영역의 두께가 얇아지게 된다. 이에 따라 도 15와 같이 제2전극(151)의 방전부(152)가 상기 절연층(161)의 측면보다 더 돌출될 수 있고, 상기 제1전극(141)과 공간적으로 접촉될 수 있다. 여기서, 상기 제1전극(141)과 상기 제2전극(151)의 방전부(152)를 오버랩시켜 주기 위해, 상기 제1전극(141) 상에 상기 절연층(161)을 더 형성한 후 제2전극(151)의 방전부(152)를 형성한 다음, 제2에칭 공정을 통해 에칭할 수 있다. 이러한 공정을 통해 제1전극(141)과 제2전극(151)의 방전부(152) 사이에 동(25)이 형성될 수 있고, 상기의 동공(25)에 의해 정전 방전 기능을 구비하게 된다.
In the etching process of the insulating layer 161, etching is performed from the side surface 22 adjacent to the first electrode 141. The thickness of a portion or the entire area of the insulating layer 161 is increased by the etching process. Thinner. Accordingly, as illustrated in FIG. 15, the discharge part 152 of the second electrode 151 may protrude more than the side surface of the insulating layer 161 and may be in spatial contact with the first electrode 141. In this case, in order to overlap the discharge part 152 of the first electrode 141 and the second electrode 151, the insulating layer 161 is further formed on the first electrode 141. The discharge part 152 of the second electrode 151 may be formed and then etched through a second etching process. Through this process, a copper 25 may be formed between the discharge unit 152 of the first electrode 141 and the second electrode 151, and the pupil 25 may have an electrostatic discharge function. .

도 16은 상기의 발광 소자를 갖는 발광소자 패키지의 사시도를 나타내며, 도 17은 도 16의 발광소자의 측 단면도이다. 16 is a perspective view of a light emitting device package having the light emitting device, and FIG. 17 is a side cross-sectional view of the light emitting device of FIG.

도 16 및 도 17을 참조하면, 발광소자 패키지(600)는 오목부(660)를 갖는 몸체(610), 제1캐비티(625)를 갖는 제1리드 프레임(621), 제2캐비티(635)를 갖는 제2리드 프레임(631), 연결 프레임(646), 발광 소자들(671,672), 연결부재들(603 내지 606), 몰딩 부재(651), 및 페이스트 부재(681,682)를 포함한다. 실시 예의 설명의 위해, 상기 발광소자 패키지(600)는 제1방향의 길이가 3mm-12mm, 제1방향과 직교하는 제2방향의 길이가 3mm-12mm, 두께가 800㎛ 범위로 형성될 수 있으며, 내부에 복수의 발광 소자(671,672)이 배치된 구성을 일 예로 설명하기로 하며, 이에 대해 한정하지는 않는다. 16 and 17, the light emitting device package 600 includes a body 610 having a recess 660, a first lead frame 621 having a first cavity 625, and a second cavity 635. The second lead frame 631, the connection frame 646, the light emitting devices 671 and 672, the connection members 603 to 606, the molding member 651, and the paste members 681 and 682 may be included. For the description of the embodiment, the light emitting device package 600 may have a length of 3mm-12mm in the first direction, 3mm-12mm in the second direction orthogonal to the first direction, and a thickness of 800㎛. For example, a configuration in which a plurality of light emitting devices 671 and 672 are disposed will be described as an example, but is not limited thereto.

상기 몸체(610)는 절연성, 전속성, 또는 금속성 재질 중 적어도 하나를 포함할 수 있다. 상기 몸체(610)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 금속 재질, PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있다. 예를 들면, 상기 몸체(610)는 폴리프탈아미드(PPA: Polyphthalamide)와 같은 수지 재질로 이루어질 수 있다. The body 610 may include at least one of insulation, acceleration, or a metallic material. The body 610 may include at least one of a resin material such as polyphthalamide (PPA), silicon (Si), a metal material, photo sensitive glass (PSG), sapphire (Al 2 O 3 ), and a printed circuit board (PCB). It can be formed as one. For example, the body 610 may be made of a resin material such as polyphthalamide (PPA).

다른 예로서, 상기 몸체(610)가 전도성을 갖는 재질로 형성되면, 상기 몸체(610)의 표면에는 절연막(미도시)이 더 형성되어 전도성의 몸체(610)와 다른 리드 프레임과의 전기적인 쇼트를 방지할 수 있다.As another example, when the body 610 is formed of a conductive material, an insulating film (not shown) is further formed on the surface of the body 610 to electrically short the conductive body 610 with another lead frame. Can be prevented.

상기 몸체(610)의 형상은 위에서 볼 때, 삼각형, 사각형, 다각형, 원형, 또는 곡면을 갖는 형상으로 형성될 수 있다. 상기 몸체(610)는 복수의 측면부(611~614)를 포함하며, 상기 복수의 측면부(611~614) 중 적어도 하나는 상기 몸체(610)의 하면에 대해 수직하거나 경사지게 배치될 수 있다. 상기 몸체(610)는 제1 내지 제4측면부(611~614)를 그 예로 설명하며, 제1측면부(611)와 제2측면부(612)는 서로 반대측 면이며, 상기 제3측면부(613)와 상기 제4측면부(614)는 서로 반대측 면이다. 상기 제1측면부(611) 및 제2측면부(612) 각각의 길이는 제3측면부(613) 및 제4측면부(614)의 길이와 다를 수 있으며, 예컨대 상기 제1측면부(611)와 상기 제2측면부(612)의 길이(예: 단변 길이)는 상기 제3측면부(613) 및 제4측면부(614)의 길이보다 더 짧게 형성될 수 있다. 상기 제1측면부(611) 또는 제2측면부(612)의 길이는 상기 제3측면부(613) 및 제4측면부(614) 사이의 간격일 수 있으며, 상기의 길이 방향은 제2 및 제3캐비티(625,635)의 중심을 지나는 방향일 수 있다. The shape of the body 610 may be formed in a shape having a triangle, a square, a polygon, a circle, or a curved surface when viewed from above. The body 610 may include a plurality of side parts 611 ˜ 614, and at least one of the plurality of side parts 611 ˜ 614 may be disposed perpendicularly or inclined with respect to a bottom surface of the body 610. The body 610 describes the first to fourth side parts 611 to 614 as an example, and the first side part 611 and the second side part 612 are opposite sides, and the third side part 613 and the third side part 613 are different from each other. The fourth side portions 614 are opposite sides. The length of each of the first side portion 611 and the second side portion 612 may be different from that of the third side portion 613 and the fourth side portion 614. For example, the first side portion 611 and the second side portion 612 may be different from each other. The length of the side portion 612 (eg, a short side length) may be shorter than the length of the third side portion 613 and the fourth side portion 614. The length of the first side portion 611 or the second side portion 612 may be a distance between the third side portion 613 and the fourth side portion 614, the length direction of the second and third cavities ( 625, 635 may be a direction passing through the center.

상기 제1리드 프레임(621) 및 제2리드 프레임(631)은 상기 몸체(610)의 하면에 배치되어 회로기판 상에 탑재될 수 있다. 다른 예로서, 상기 제1리드 프레임(621) 및 제2리드 프레임(631)은 상기 몸체(610)의 일 측면에 배치되어 회로 기판 상에 탑재될 수 있다. 상기 제1리드 프레임(621) 및 제2리드 프레임(631)의 두께는 0.2mm±0.05 mm로 형성될 수 있다. 상기의 제1 및 제2리드 프레임(621,631)은 전원을 공급하는 리드로 기능하게 된다.The first lead frame 621 and the second lead frame 631 may be disposed on a lower surface of the body 610 to be mounted on a circuit board. As another example, the first lead frame 621 and the second lead frame 631 may be disposed on one side of the body 610 to be mounted on a circuit board. The thickness of the first lead frame 621 and the second lead frame 631 may be formed to 0.2mm ± 0.05 mm. The first and second lead frames 621 and 631 serve as leads for supplying power.

상기 몸체(610)는 오목부(660)를 포함하며, 상기 오목부(660)는 상부가 개방되고, 측면과 바닥(616)으로 이루어진다. 상기 오목부(660)는 상기 몸체(610)의 상면(615)으로부터 오목한 컵 구조, 캐비티 구조, 또는 리세스 구조와 같은 형태로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 오목부(660)의 측면은 그 바닥(616)에 대해 수직하거나 경사질 수 있다. 상기 오목부(660)를 위에서 바라본 형상은 원형, 타원형, 다각형(예컨대, 사각형), 또는 모서리가 곡면인 다각형 형상일 수 있다. The body 610 includes a concave portion 660, and the concave portion 660 is open at an upper portion thereof and includes a side and a bottom 616. The concave portion 660 may be formed in a shape such as a cup structure, a cavity structure, or a recess structure concave from the upper surface 615 of the body 610, but is not limited thereto. The side of recess 660 may be perpendicular or inclined with respect to its bottom 616. The shape of the concave portion 660 as viewed from above may be circular, elliptical, polygonal (eg, rectangular), or polygonal with corners curved.

상기 제1리드 프레임(621)은 상기 오목부(660)의 제1영역 아래에 배치되며, 상기 오목부(660)의 바닥(616)에 일부가 배치되고 그 중심부에 상기 오목부(660)의 바닥(616)보다 더 낮은 깊이를 갖도록 오목한 제1캐비티(625)가 배치된다. 상기 제1캐비티(625)는 상기 오목부(660)의 바닥(616)으로부터 상기 몸체(610)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. The first lead frame 621 is disposed below the first region of the recess 660, and a part of the first lead frame 621 is disposed at the bottom 616 of the recess 660 and at the center thereof. A concave first cavity 625 is disposed to have a lower depth than the bottom 616. The first cavity 625 has a concave shape from the bottom 616 of the concave portion 660 toward the bottom surface of the body 610, for example, a cup structure or a recess shape.

상기 제1캐비티(625)의 측면 및 바닥(622)은 상기 제1리드 프레임(621)에 의해 형성되며, 상기 제1캐비티(625)의 둘레 측면은 상기 제1캐비티(625)의 바닥(622)으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제1캐비티(625)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다. Side and bottom 622 of the first cavity 625 is formed by the first lead frame 621, the peripheral side of the first cavity 625 is the bottom 622 of the first cavity 625. Can be beveled or bent vertically). Two opposite sides of the side surface of the first cavity 625 may be inclined at the same angle or inclined at different angles.

상기 제2리드 프레임(631)은 상기 오목부(660)의 제1영역과 이격되는 제2영역에 배치되며, 상기 오목부(660)의 바닥(616)에 일부가 배치되고, 그 중심부에는 상기 오목부(660)의 바닥(616)보다 더 낮은 깊이를 갖도록 오목한 제2캐비티(635)가 형성된다. 상기 제2캐비티(635)는 상기 제2리드 프레임(631)의 상면으로부터 상기 몸체(610)의 하면 방향으로 오목한 형상, 예컨대, 컵(Cup) 구조 또는 리세스(recess) 형상을 포함한다. 상기 제2캐비티(635)의 바닥(632) 및 측면은 상기 제2리드 프레임(631)에 의해 형성되며, 상기 제2캐비티(635)의 측면은 상기 제2캐비티(635)의 바닥(632)으로부터 경사지거나 수직하게 절곡될 수 있다. 상기 제2캐비티(635)의 측면 중에서 대향되는 두 측면은 동일한 각도로 경사지거나 서로 다른 각도로 경사질 수 있다. The second lead frame 631 is disposed in a second region spaced apart from the first region of the recess 660, and a part of the second lead frame 631 is disposed at the bottom 616 of the recess 660, and the center of the second lead frame 631 is disposed at the center of the recess 660. The second cavity 635 is formed to have a lower depth than the bottom 616 of the recess 660. The second cavity 635 includes a concave shape, for example, a cup structure or a recess shape, in the direction of the bottom surface of the body 610 from the top surface of the second lead frame 631. The bottom 632 and side surfaces of the second cavity 635 are formed by the second lead frame 631, and the side surface of the second cavity 635 is the bottom 632 of the second cavity 635. It can be bent from or bent vertically from. Two opposite sides of the side surface of the second cavity 635 may be inclined at the same angle or inclined at different angles.

상기 제1캐비티(625)와 상기 제2캐비티(635)는 위에서 볼 때, 동일한 형상이거나, 서로 대칭되는 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.When viewed from above, the first cavity 625 and the second cavity 635 may be formed in the same shape or symmetric with each other, but is not limited thereto.

상기 제1리드 프레임(621) 및 상기 제2리드 프레임(631)의 중심부 각각은 상기 몸체(610)의 하부로 노출되며, 상기 몸체(610)의 하면과 동일 평면 또는 다른 평면 상에 배치될 수 있다. Each of the central portions of the first lead frame 621 and the second lead frame 631 may be exposed to the lower portion of the body 610, and may be disposed on the same plane or a different plane as a lower surface of the body 610. have.

상기 제1리드 프레임(621)은 제1리드부(623)를 포함하며, 상기 제1리드부(623)는 상기 몸체(610)의 하부에 배치되고 상기 몸체(610)의 제3측면부(613)로 돌출될 수 있다. 상기 제2리드 프레임(631)은 제2리드부(633)를 포함하며, 상기 제2리드부(633)는 상기 몸체(610)의 하부에 배치되고 상기 몸체(610)의 제3측면부(613)의 반대측 제4측면부(614)로 돌출될 수 있다. The first lead frame 621 includes a first lead portion 623, and the first lead portion 623 is disposed under the body 610 and the third side portion 613 of the body 610. Can protrude. The second lead frame 631 includes a second lead part 633, and the second lead part 633 is disposed under the body 610, and the third side part 613 of the body 610. Protrude to the fourth side portion 614 on the opposite side.

상기 제1리드 프레임(621), 제2리드 프레임(631) 및 연결 프레임(646)은 금속 재질, 예를 들어, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 하나를 포함할 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제1, 제2리드 프레임(621,631)의 두께는 동일한 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first lead frame 621, the second lead frame 631, and the connection frame 646 may be formed of a metal material, for example, titanium (Ti), copper (Cu), nickel (Ni), gold (Au), It may include at least one of chromium (Cr), tantalum (Ta), platinum (Pt), tin (Sn), silver (Ag), and phosphorus (P), and may be formed in a single layer or multiple layers. The first and second lead frames 621 and 631 may have the same thickness, but the thickness of the first and second lead frames 621 and 631 is not limited thereto.

상기 제1캐비티(625) 및 상기 제2캐비티(635)의 바닥 형상은 직사각형, 정 사각형 또는 곡면을 갖는 원 또는 타원 형상일 수 있다.The bottom shape of the first cavity 625 and the second cavity 635 may be a circle or ellipse having a rectangle, a regular rectangle or a curved surface.

상기 오목부(660)의 바닥(616)에는 연결 프레임(646)이 배치되며, 상기 연결 프레임(646)은 상기 제1리드 프레임(621)과 제2리드 프레임(631) 사이에 배치되어, 중간 연결 단자로 사용된다. 상기의 연결 프레임(646)은 제거될 수 있으며, 상기 연결 프레임(646)이 제거되면 상기 제1 및 제2발광 소자(671,672)은 제1리드 프레임(621)과 제2리드 프레임(631)에 전기적으로 연결될 수 있다. A connection frame 646 is disposed on the bottom 616 of the concave portion 660, and the connection frame 646 is disposed between the first lead frame 621 and the second lead frame 631. Used as a connection terminal. The connection frame 646 may be removed. When the connection frame 646 is removed, the first and second light emitting devices 671 and 672 may be connected to the first lead frame 621 and the second lead frame 631. Can be electrically connected.

상기 제1리드 프레임(621)의 제1캐비티(625) 내에는 제1발광 소자(671)이 배치되며, 상기 제2리드 프레임(631)의 제2캐비티(635) 내에는 제2발광 소자(672)이 배치될 수 있다. The first light emitting device 671 is disposed in the first cavity 625 of the first lead frame 621, and the second light emitting device (2) is located in the second cavity 635 of the second lead frame 631. 672 may be disposed.

상기 제1 및 제2발광 소자(671,672)은 가시광선 대역부터 자외선 대역의 범위 중에서 선택적으로 발광할 수 있으며, 예컨대 레드 LED 칩, 블루 LED 칩, 그린 LED 칩, 엘로우 그린(yellow green) LED 칩 중에서 선택될 수 있다. 상기 제1 및 제2발광 소자(671,672)은 II족-VI족 원소 또는 III족-V족 원소의 화합물 반도체 발광소자를 포함한다.The first and second light emitting devices 671 and 672 may selectively emit light in a range of visible light to ultraviolet light, for example, among red LED chips, blue LED chips, green LED chips, and yellow green LED chips. Can be selected. The first and second light emitting devices 671 and 672 include a compound semiconductor light emitting device of a group II-VI element or a group III-V element.

상기 제1발광 소자(671)는 연결부재(603,604)로 상기 제1연결 프레임(621)과 상기 연결 프레임(646)와 연결된다. 상기 제2발광 소자(672)는 연결부재(605,606)로 상기 제2연결 프레임(631)과 상기 연결 프레임(646)와 연결된다. 상기의 연결부재(603-606)은 와이어로 구현될 수 있다. The first light emitting device 671 is connected to the first connection frame 621 and the connection frame 646 by connecting members 603 and 604. The second light emitting element 672 is connected to the second connecting frame 631 and the connecting frame 646 by connecting members 605 and 606. The connection members 603-606 may be implemented by wires.

보호 소자는 상기 제1리드 프레임(621) 또는 상기 제2리드 프레임(631)의 일부 상에 배치될 수 있다. 상기 보호 소자는 싸이리스터, 제너 다이오드, 또는 TVS(Transient voltage suppression)로 구현될 수 있으며, 상기 제너 다이오드는 상기 발광 소자를 ESD(electro static discharge)로 부터 보호하게 된다. 상기 보호 소자는 제1발광 소자(671) 및 제2발광 소자(672)의 연결 회로에 병렬로 연결됨으로써, 상기 발광 소자들(671,672)을 보호할 수 있다.The protection element may be disposed on a portion of the first lead frame 621 or the second lead frame 631. The protection device may be implemented with a thyristor, a zener diode, or a transient voltage suppression (TVS), and the zener diode protects the light emitting device from electro static discharge (ESD). The protection device may be connected to the connection circuits of the first light emitting device 671 and the second light emitting device 672 in parallel to protect the light emitting devices 671 and 672.

상기 오목부(660), 제1캐비티(625) 및 상기 제2캐비티(635)에는 몰딩 부재(651)가 형성될 수 있다. 상기 몰딩 부재(651)는 실리콘 또는 에폭시와 같은 투광성 수지 재질을 포함하며, 단층 또는 다층으로 형성될 수 있다. A molding member 651 may be formed in the recess 660, the first cavity 625, and the second cavity 635. The molding member 651 may include a translucent resin material such as silicon or epoxy, and may be formed in a single layer or multiple layers.

제1페이스트 부재(681)는 상기 제1발광 소자(671)과 상기 제1캐비티(625)의 바닥(622) 사이를 배치되어, 서로를 접착시켜 주고 전기적으로 연결시켜 준다. 제2페이스트 부재(682)는 상기 제2발광 소자(672)과 상기 제2캐비티(635)의 바닥(632) 사이를 배치되어, 서로를 접착시켜 주고 전기적으로 연결시켜 준다. The first paste member 681 is disposed between the first light emitting element 671 and the bottom 622 of the first cavity 625 to bond and electrically connect each other. The second paste member 682 is disposed between the second light emitting element 672 and the bottom 632 of the second cavity 635 to bond and electrically connect each other.

상기 제1 및 제2페이스트 부재(681,682)는 절연성 접착제를 포함하며, 예컨대 에폭시를 포함한다. 또한 상기의 에폭시에 필러를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The first and second paste members 681,682 comprise an insulating adhesive, for example epoxy. In addition, the epoxy may include a filler, but is not limited thereto.

상기 몰딩 부재(651)는 상기 발광 소자(671,672) 상으로 방출되는 빛의 파장을 변환하기 위한 형광체를 포함할 수 있으며, 상기 형광체는 상기 제1캐비티(625) 및 상기 제2캐비티(635) 중 하나 또는 모든 영역에 형성된 몰딩 부재(651)에 첨가될 수 있으며, 이에 대해 한정하지는 않는다. 상기 형광체는 발광 소자(671,672)에서 방출되는 빛의 일부를 여기시켜 다른 파장의 빛으로 방출하게 된다. 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 몰딩 부재(651)의 표면은 플랫한 형상, 오목한 형상, 볼록한 형상 등으로 형성될 수 있으며, 예를 들면 상기 몰딩 부재(651)의 표면은 오목한 곡면으로 형성될 수 있으며, 상기 오목한 곡면은 광 출사면이 될 수 있다. The molding member 651 may include a phosphor for converting a wavelength of light emitted onto the light emitting devices 671 and 672, wherein the phosphor is one of the first cavity 625 and the second cavity 635. It may be added to the molding member 651 formed in one or all areas, but is not limited thereto. The phosphor excites a part of light emitted from the light emitting devices 671 and 672 to emit light of different wavelengths. The phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride based materials. The phosphor may include at least one of a red phosphor, a yellow phosphor, and a green phosphor, but the present invention is not limited thereto. The surface of the molding member 651 may be formed in a flat shape, concave shape, convex shape, and the like, for example, the surface of the molding member 651 may be formed in a concave curved surface, the concave curved surface is light It can be an exit surface.

상기 오목부(660)의 둘레는 상기 오목부(660)의 바닥(616)에 대해 경사지게 형성될 수 있다. 상기 오목부(660)의 둘레는 스텝 구조로 형성되어, 몰딩 부재(651)가 넘치는 것을 방지할 수 있다.The circumference of the recess 660 may be formed to be inclined with respect to the bottom 616 of the recess 660. The circumference of the recess 660 may be formed in a stepped structure to prevent the molding member 651 from overflowing.

상기 몰딩 부재(651)의 상면은 오목하거나, 볼록하거나, 플랫한 면으로 형성될 수 있다. 또한 상기 몰딩 부재(651)의 상면은 러프한 요철 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The upper surface of the molding member 651 may be formed as a concave, convex or flat surface. In addition, the upper surface of the molding member 651 may be formed of a rough uneven surface, but is not limited thereto.

상기의 발광 소자(600) 상에는 형광 시트가 배치되거나, 상기 각 발광 소자(671,672) 상에 형광체층이 접착되도록 도포될 수 있다. 이는 도 1의 발광 소자의 동공이 없어지는 것을 차단하기 위한 예이다.A fluorescent sheet may be disposed on the light emitting device 600, or a phosphor layer may be coated on each of the light emitting devices 671 and 672. This is an example for blocking the disappearance of the pupil of the light emitting device of FIG.

실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있으며, 이러한 탑뷰 또는 사이드 뷰 방식의 발광 소자는 상기와 같이 수지층으로 패키징한 후, 렌즈를 상기 수지층 위에 형성하거나, 접착할 수 있으며, 이에 대해 한정하지는 않는다. Although the package of the embodiment is illustrated and described in the form of a top view, it is implemented in a side view to improve the heat dissipation, conductivity, and reflection characteristics as described above. After packaging, the lens may be formed or adhered to the resin layer, but is not limited thereto.

<조명 시스템><Lighting system>

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 18 및 도 19에 도시된 표시 장치, 도 20에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment may be applied to the light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged, and includes a display device shown in FIGS. 18 and 19 and a lighting device shown in FIG. 20. Etc. may be included.

도 18는 실시 예에 따른 표시 장치의 분해 사시도이다. 18 is an exploded perspective view of a display device according to an exemplary embodiment.

도 18을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 18, the display device 1000 according to the exemplary embodiment includes a light guide plate 1041, a light emitting module 1031 providing light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light emitting module 1031, and a reflective member 1022 on the optical sheet 1051. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl methaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthalate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as PMMA (polymethyl methacrylate), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. &Lt; / RTI &gt;

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지((1035)30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. The light emitting module 1031 may include at least one light source, and may provide light directly or indirectly from one side of the light guide plate 1041. The light emitting module 1031 includes a substrate 1033 and a light emitting device package 30 according to the above-described embodiment, and the light emitting device packages 1035 and 30 are disposed on the substrate 1033 at predetermined intervals. Can be arrayed.

상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(1035)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device package 1035 is mounted on the side surface of the bottom cover 1011 or on the heat radiation plate, the substrate 1033 may be removed. Here, a part of the heat radiating plate may be in contact with the upper surface of the bottom cover 1011.

그리고, 상기 복수의 발광 소자 패키지(1035)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(1035)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting device packages 1035 may be mounted on the substrate 1033 such that the light emitting surface of the light emitting device package 1035 is spaced apart from the light guiding plate 1041 by a predetermined distance. The light emitting device package 1035 may directly or indirectly provide light to the light-incident portion on one side of the light guide plate 1041, but the present invention is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflection member 1022 reflects the light incident on the lower surface of the light guide plate 1041 so as to face upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. Such a display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet condenses incident light into a display area. The brightness enhancing sheet improves the brightness by reusing the lost light. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 19는 실시 예에 따른 표시 장치를 나타낸 도면이다. 19 is a diagram illustrating a display device according to an exemplary embodiment.

도 19를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(1124)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 19, the display device 1100 includes a bottom cover 1152, a substrate 1120 on which the light emitting device package 1124 disclosed above is arranged, an optical member 1154, and a display panel 1155. .

상기 기판(1120)과 상기 발광 소자 패키지(1124)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다. The substrate 1120 and the light emitting device package 1124 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit 1150.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses incident light, and the horizontal and vertical prism sheets condense incident light into a display area. The brightness enhancing sheet enhances brightness by reusing the lost light.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 20은 실시 예에 따른 조명 장치의 사시도이다.20 is a perspective view of a lighting apparatus according to an embodiment.

도 20을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 20, the lighting device 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(1534)를 포함할 수 있다. 상기 발광 소자 패키지(1534)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device package 1534 according to an embodiment mounted on the substrate 1532. The plurality of light emitting device packages 1534 may be arranged in a matrix form or spaced apart at predetermined intervals.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrates and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white or silver, in which the light is efficiently reflected.

상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(1534)가 탑재될 수 있다. 상기 발광 소자 패키지(1534) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 1534 may be mounted on the substrate 1532. Each of the light emitting device packages 1534 may include at least one light emitting diode (LED) chip. The LED chip may include a light emitting diode in a visible light band such as red, green, blue, or white, or a UV light emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(1534)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 1534 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

실시 예는 발광 소자를 패키징한 패키지를 상기 기판 상에 배열하여 발광 모듈로 구현되거나, 도 1과 같은 발광 소자를 상기 기판 상에 배열하여 패키징하여 발광 모듈로 구현될 수 있다.
The embodiment may be implemented as a light emitting module by arranging a package in which a light emitting device is packaged on the substrate, or may be implemented as a light emitting module by arranging and packaging a light emitting device as shown in FIG.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

100: 발광 소자 111: 기판
113: 버퍼층 115: 저 전도층
117,217: 제1도전형 반도체층 119,219: 활성층
121,221: 클래드층 123,223: 제2도전형 반도체층
131: 전극층 141,142,143,241: 제1전극
151,270: 제2전극 152,153,155,156,157,144,243: 방전부
161,163,164,261: 절연층
100 light emitting element 111 substrate
113: buffer layer 115: low conductive layer
117,217: first conductive semiconductor layer 119,219: active layer
121,221: cladding layer 123,223: second conductive semiconductor layer
131: electrode layer 141, 142, 143, 241: first electrode
151,270: second electrode 152,153,155,156,157,144,243: discharge part
161,163,164,261: insulation layer

Claims (16)

제1도전형 반도체층, 상기 제1도전형 반도체층 위에 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층;
상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및
상기 제2도전형 반도체층에 전기적으로 연결된 제2전극을 포함하며,
상기 제2전극은 상기 제1전극과 대응되는 방전부를 포함하며,
상기 제2전극의 방전부와 상기 제1전극을 공간적으로 대응시켜 주는 동공을 포함하는 발광 소자.
A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer on the first conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
A first electrode electrically connected to the first conductive semiconductor layer; And
A second electrode electrically connected to the second conductive semiconductor layer;
The second electrode includes a discharge part corresponding to the first electrode,
And a pupil for spatially matching the discharge portion of the second electrode and the first electrode.
제1도전형 반도체층, 상기 제1도전형 반도체층 위에 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조층;
상기 제1도전형 반도체층에 전기적으로 연결된 제1전극; 및
상기 제2도전형 반도체층에 전기적으로 연결된 제2전극을 포함하며,
상기 제1도전형 반도체층의 상면 일부는 오픈되며,
상기 제2전극은 상기 제1도전형 반도체층의 상면 일부와 대응되는 방전부를 포함하며,
상기 제2전극의 방전부와 상기 제1도전형 반도체층의 상면 일부를 공간적으로 대응시켜 주는 동공을 포함하는 발광 소자.
A light emitting structure layer including a first conductive semiconductor layer, a second conductive semiconductor layer on the first conductive semiconductor layer, and an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer;
A first electrode electrically connected to the first conductive semiconductor layer; And
A second electrode electrically connected to the second conductive semiconductor layer;
A portion of the upper surface of the first conductive semiconductor layer is opened,
The second electrode may include a discharge part corresponding to a portion of an upper surface of the first conductive semiconductor layer.
And a pupil for spatially matching the discharge portion of the second electrode with a portion of the upper surface of the first conductive semiconductor layer.
제1항 또는 제2항에 있어서, 상기 제2도전형 반도체층과 상기 제2전극 사이에 투명 전극층 또는 반사 전극층을 포함하는 발광 소자. The light emitting device of claim 1 or 2, further comprising a transparent electrode layer or a reflective electrode layer between the second conductive semiconductor layer and the second electrode. 제3항에 있어서, 상기 동공의 높이는 100nm-10㎛ 범위를 포함하는 발광소자.The light emitting device of claim 3, wherein the pupil height is in a range of 100 nm to 10 μm. 제3항에 있어서, 상기 동공은 에어 또는 Sulfur hexafluoride(SF6)를 포함하는 발광 소자.The light emitting device of claim 3, wherein the pupil comprises air or sulfur hexafluoride (SF6). 제3항에 있어서, 상기 제1전극은 상기 제1도전형 반도체층의 상면 일부에 배치되며, 상기 제2전극의 방전부는 상기 제1전극과 대응되도록 상기 발광 구조층의 측벽보다 더 외측으로 돌출되는 발광 소자.The light emitting device of claim 3, wherein the first electrode is disposed on a portion of an upper surface of the first conductive semiconductor layer, and the discharge portion of the second electrode protrudes outward from a sidewall of the light emitting structure layer to correspond to the first electrode. Light emitting device. 제1항에 있어서, 상기 제2전극의 방전부는 복수개가 상기 발광 구조층의 서로 다른 영역에서 상기 제1전극과 대응되는 발광 소자. The light emitting device of claim 1, wherein a plurality of discharge parts of the second electrode correspond to the first electrode in different regions of the light emitting structure layer. 제3항에 있어서, 상기 제2전극의 방전부와 상기 제1도전형 반도체층 사이에 배치된 절연층을 포함하는 발광 소자.The light emitting device of claim 3, further comprising an insulating layer disposed between the discharge portion of the second electrode and the first conductive semiconductor layer. 제8항에 있어서, 상기 제2전극의 방전부는 상기 절연층의 측면보다 외측으로 돌출되는 발광 소자.The light emitting device of claim 8, wherein the discharge portion of the second electrode protrudes outward from a side surface of the insulating layer. 제9항에 있어서, 상기 제2전극의 방전부는 상기 절연층의 측면으로부터 100nm-2000㎛ 범위의 길이로 돌출되는 발광 소자.The light emitting device of claim 9, wherein the discharge portion of the second electrode protrudes from a side surface of the insulating layer in a length ranging from 100 nm to 2000 μm. 제3항에 있어서, 상기 제1전극은 상기 제2전극의 방전부와 상기 제1도전형 반도체층의 상면 일부보다 더 외측에 배치되며, 상기 제1전극의 표면에 상기 제2전극의 방전부와 간섭을 차단하는 절연층을 포함하는 발광 소자.4. The discharge device of claim 3, wherein the first electrode is disposed outside the discharge portion of the second electrode and a portion of an upper surface of the first conductive semiconductor layer, and the discharge portion of the second electrode is disposed on the surface of the first electrode. Light emitting device comprising an insulating layer to block the interference. 제1항 또는 제2항에 있어서, 상기 제1전극은 상기 발광 구조층의 외측으로부터 이격된 센터 영역에 배치되어 상기 제2전극의 방전부와 대응되는 발광 소자.The light emitting device of claim 1 or 2, wherein the first electrode is disposed in a center area spaced apart from the outside of the light emitting structure layer to correspond to the discharge portion of the second electrode. 제1항에 있어서, 상기 발광 구조층 내에 배치되고 상기 제2도전형 반도체층부터 상기 제1도전형 반도체층의 일부까지 형성된 적어도 하나의 오목부; 상기 오목부의 둘레와 상기 제2도전형 반도체층 상에 배치된 절연층을 포함하며,
상기 제1전극은 상기 오목부 내에 배치된 접촉부, 및 상기 절연층 상에서 상기 제2전극의 방전부와 대응되는 방전부를 포함하는 발광 소자.
The semiconductor device of claim 1, further comprising: at least one recess in the light emitting structure layer and formed from the second conductive semiconductor layer to a part of the first conductive semiconductor layer; An insulating layer disposed on the circumference of the recess and on the second conductive semiconductor layer,
The first electrode includes a contact portion disposed in the concave portion, and a discharge portion corresponding to the discharge portion of the second electrode on the insulating layer.
제1항에 있어서, 상기 제1도전형 반도체층의 아래에 배치된 기판을 포함하는 발광 소자.The light emitting device of claim 1, further comprising a substrate disposed under the first conductive semiconductor layer. 제14항에 있어서, 상기 기판 및 상기 제1도전형 반도체층의 일부에 배치된 오목부를 포함하며,
상기 제1전극은 상기 오목부를 통해 상기 제1도전형 반도체층의 아래에 접촉된 접촉부; 상기 기판의 측벽에 배치되며 상기 접촉부로부터 상기 제2전극의 방전부와 대응되는 방전부를 포함하는 발광 소자.
The semiconductor device of claim 14, further comprising a recess disposed in a portion of the substrate and the first conductive semiconductor layer.
The first electrode may include a contact portion contacting the bottom of the first conductive semiconductor layer through the recess portion; And a discharge part disposed on the sidewall of the substrate and corresponding to the discharge part of the second electrode from the contact part.
제1항에 있어서, 상기 제2전극은 상기 제2도전형 반도체층 상에 배치된 오믹 접촉층, 상기 오믹 접촉층 상에 배치된 반사층, 상기 반사층 상에 배치된 본딩층을 포함하며,
상기 오믹 접촉층, 상기 반사층 및 상기 본딩층 중 적어도 하나는 상기 제1전극과 대응되는 상기의 방전부를 포함하는 발광 소자.
The semiconductor device of claim 1, wherein the second electrode comprises an ohmic contact layer disposed on the second conductive semiconductor layer, a reflective layer disposed on the ohmic contact layer, and a bonding layer disposed on the reflective layer.
And at least one of the ohmic contact layer, the reflective layer, and the bonding layer includes the discharge part corresponding to the first electrode.
KR1020120041507A 2012-04-20 2012-04-20 Light emitting device, method for fabricating the same, and light emitting device package KR101926507B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120041507A KR101926507B1 (en) 2012-04-20 2012-04-20 Light emitting device, method for fabricating the same, and light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120041507A KR101926507B1 (en) 2012-04-20 2012-04-20 Light emitting device, method for fabricating the same, and light emitting device package

Publications (2)

Publication Number Publication Date
KR20130118551A true KR20130118551A (en) 2013-10-30
KR101926507B1 KR101926507B1 (en) 2018-12-10

Family

ID=49636807

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120041507A KR101926507B1 (en) 2012-04-20 2012-04-20 Light emitting device, method for fabricating the same, and light emitting device package

Country Status (1)

Country Link
KR (1) KR101926507B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069592A (en) * 2014-12-08 2016-06-17 엘지디스플레이 주식회사 Light emitting diode, light emitting diode package and backlight unit
KR20170133758A (en) * 2016-05-26 2017-12-06 엘지이노텍 주식회사 Light emitting device
US10424500B2 (en) 2015-04-07 2019-09-24 Lg Electronics Inc. Semiconductor light emitting device, transfer head of semiconductor light emitting device, and method of transferring semiconductor light emitting device
CN116504901A (en) * 2023-06-30 2023-07-28 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100002998A (en) * 2008-06-30 2010-01-07 서울옵토디바이스주식회사 Light emitting diode having electrostatic discharge protect device
JP2010171167A (en) * 2009-01-22 2010-08-05 Sony Corp Light emitting element
KR101021005B1 (en) * 2010-03-10 2011-03-09 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR101047647B1 (en) * 2010-01-15 2011-07-07 엘지이노텍 주식회사 Light emitting device, light emitting device package and method for fabricating the same
KR20110093480A (en) * 2010-02-12 2011-08-18 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package
KR20110119930A (en) * 2010-04-28 2011-11-03 엘지이노텍 주식회사 A light emitting device, a method of fabricating the light emitting device, and a light emitting device package

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4353232B2 (en) * 2006-10-24 2009-10-28 ソニー株式会社 Light emitting element

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100002998A (en) * 2008-06-30 2010-01-07 서울옵토디바이스주식회사 Light emitting diode having electrostatic discharge protect device
JP2010171167A (en) * 2009-01-22 2010-08-05 Sony Corp Light emitting element
KR101047647B1 (en) * 2010-01-15 2011-07-07 엘지이노텍 주식회사 Light emitting device, light emitting device package and method for fabricating the same
KR20110093480A (en) * 2010-02-12 2011-08-18 엘지이노텍 주식회사 Light emitting device, method for fabricating the same and light emitting device package
KR101021005B1 (en) * 2010-03-10 2011-03-09 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package
KR20110119930A (en) * 2010-04-28 2011-11-03 엘지이노텍 주식회사 A light emitting device, a method of fabricating the light emitting device, and a light emitting device package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본 특허공보 특허 제 4353232호(2009.10.28.) 1부. *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160069592A (en) * 2014-12-08 2016-06-17 엘지디스플레이 주식회사 Light emitting diode, light emitting diode package and backlight unit
US10424500B2 (en) 2015-04-07 2019-09-24 Lg Electronics Inc. Semiconductor light emitting device, transfer head of semiconductor light emitting device, and method of transferring semiconductor light emitting device
KR20170133758A (en) * 2016-05-26 2017-12-06 엘지이노텍 주식회사 Light emitting device
CN116504901A (en) * 2023-06-30 2023-07-28 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode
CN116504901B (en) * 2023-06-30 2023-10-20 江西兆驰半导体有限公司 Light-emitting diode epitaxial wafer, preparation method thereof and light-emitting diode

Also Published As

Publication number Publication date
KR101926507B1 (en) 2018-12-10

Similar Documents

Publication Publication Date Title
US10559734B2 (en) Light emitting device package and light unit including the same
US8723213B2 (en) Light emitting device and light emitting device package
US8653547B2 (en) Light emitting device and light emitting device package
KR101714039B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US9537056B2 (en) Light emitting device
KR101154709B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101916131B1 (en) Light emitting device, method for fabricating the same and lighting system
US20110193113A1 (en) Light emitting device and light emitting device package having the same
KR20150039518A (en) Light emitting device
TWI485883B (en) Light emitting device
KR101926507B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101896690B1 (en) Light emitting device and light emitting device package
KR101843420B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101886073B1 (en) Light emitting device and light unit having thereof
KR101734541B1 (en) Light emitting device, light emitting device package
KR20140078250A (en) Light emitting device, method for fabricating the same, and lighting system
KR20120139128A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101946831B1 (en) Light emitting device package
KR101683901B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR101865919B1 (en) Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device
KR101664501B1 (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120029868A (en) Light emitting device, light emitting device package and lighting system
KR20150138609A (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20120038338A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20130018071A (en) Light emitting device package and light emitting apparatus having the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant