KR20130116897A

KR20130116897A - 예측 인코딩을 위한 인코더 및 방법, 디코딩을 위한 디코더 및 방법, 예측 인코딩 및 디코딩을 위한 시스템 및 방법, 및 예측 인코딩된 정보 신호

Info

Publication number: KR20130116897A
Application number: KR1020137018228A
Authority: KR
Inventors: 맨프레드 루츠키; 제랄드 슐러; 마이클 슈나벨; 마이클 버너
Original assignee: 프라운호퍼-게젤샤프트 츄어 푀르더룽 데어 안게반텐 포르슝에.파우.; 테크니쉐 유니베르시타트 일메나우
Priority date: 2010-12-14
Filing date: 2011-12-14
Publication date: 2013-10-24
Also published as: BR112013015071B8; ES2528021T3; CA2821603C; CN103430233B; JP6012620B2; TW201230011A; CA2899296A1; WO2012080346A1; US20130272369A1; EP2652736A1; PL2652736T3; CA2821603A1; AU2011343344B2; AR084288A1; CA2899296C; BR112013015071A2; US9124389B2; CA2899332C; HK1190816A1; AU2011343344A1

Abstract

신호 값들(s(n))의 시퀀스를 갖는 신호(105)를 예측 인코딩하기 위한 인코더(100)는, 신호(105)(s(n))에 의존하고, 하나 이상의 가중 값들(111)(ω_i)에 의존하여, 적응적 예측을 수행함으로써 예측된 신호 값들(115)(s'(n))을 얻는 예측기(110)를 포함하고, 예측기(110)는 신호(105)에 의존하는 시간들에서 가중 값들(111)을 리셋하도록 구성되고, 예측기(110)는 가중 값들(111)을 후속하는 리셋들 사이의 신호(105)에 적응시키도록 구성된다.

Description

예측 인코딩을 위한 인코더 및 방법, 디코딩을 위한 디코더 및 방법, 예측 인코딩 및 디코딩을 위한 시스템 및 방법, 및 예측 인코딩된 정보 신호{ENCODER AND METHOD FOR PREDICTIVELY ENCODING, DECODER AND METHOD FOR DECODING, SYSTEM AND METHOD FOR PREDICTIVELY ENCODING AND DECODING AND PREDICTIVELY ENCODED INFORMATION SIGNAL}

일반적으로, 본 발명은 정보 신호들의 예측 코딩에 관한 것으로서, 특히, 신호를 예측 인코딩하기 위한 인코더 및 방법, 예측 인코딩된 신호를 디코딩하기 위한 디코더 및 방법, 신호를 예측 인코딩하고, 신호의 예측 인코딩된 버젼을 디코딩하기 위한 시스템 및 방법, 및 예측 인코딩된 정보 신호에 관한 것이다. 본 발명의 다른 실시예들은 가변 리셋 시간들을 갖는 예측 코딩 방안에 관한 것이다.

예측 인코더(송신기)는 신호의 이전 또는 선행 값들을 이용하여 인코딩될 신호의 현재 값을 예측함으로써 신호들을 인코딩한다. 이러한 예측 또는 추정은 때때로 신호의 이전 값들의 가중된 합에 의해 달성된다. 예측 가중치들 또는 예측 계수들은, 미리 결정된 방식으로, 예측된 신호와 실제 신호 사이의 차이가 최소화되도록 조절된다. 예측 계수들은, 예를 들면, 예측 에러의 제곱에 대하여 최적화된다. 신호의 예측된 값들과 실제 값들 사이의 차이들만이 디코더 또는 수신기에 송신된다. 이러한 값들은 잔여분(residual) 또는 예측 에러(prediction error) 라고도 지칭된다. 실제 신호 값은 (예를 들면, 인코더에서 이용된 예측기와 동일한) 동일한 예측기를 이용함으로써, 그리고 인코더에서와 동일한 방식으로 얻어진 예측된 값을, 인코더에 의해 송신된 예측 에러에 가산함으로써, 수신기에서 재구성될 수 있다.

에러들을 송신하는 경우에, 즉, 부정확하게 송신된 예측 차이들 또는 에러들이 발생된다면, 예측은 송신기 측 및 수신기 측에서 더 이상 동일하지 않을 것이다. 디코딩된 신호의 부정확한 값들은, 수신기 측에서 부정확하게 송신된 예측 에러들로 인해 재구성될 것이다.

송신기와 수신기 사이이 재동기화 또는 조절을 행하기 위해, 예측 가중치들이 송신기 측 및 수신기 측 둘다에 대해 동일한 시간에 송신기 측 및 수신기 측 상에서 미리 정의된 상태로 리셋되며, 이것은 리셋 이라고도 지칭되는 처리이다.

미국 특허 제7,386,446 B2 호에서는, 속도 계수에 의해 제어가능한 적응적 예측 알고리즘이, 속도 계수가 제1 값을 갖는 경우에 제1 적응 속도, 제1 적응 정밀도 및 수반되는 제1 예측 정밀도로 동작하고, 속도 파라미터가 제2 값을 갖는 경우에, 제1의 것과 비교하여, 보다 낮은 제2 적응 속도, 제1의 것에 비교하지는 않지만, 보다 높은 제2 정밀도로 동작하는 경우, 먼저 예측 에러들이 아직 적응되지 않은 예측 계수로 인해 증가되는 리셋 시간들 이후에 발생되는 적응 지속기간들이, 먼저 속도 파라미터를 제1 값으로 설정하고, 잠시 후에 제2 값으로 설정함으로써 감소될 수 있다. 속도 파라미터가, 리셋 시간들 이후의 미리 결정된 지속기간 이후에 제2 값으로 다시 설정된 후에, 예측 에러들 및 그에 따라 송신될 잔여분이, 제1 속도 파라미터 값들로 가능한 것보다 더욱 최적화되거나 또는 작아질 수 있다.

S. Wabnik, G. Schuller, F. Kraemer: "An Error Robust Ultra Low Delay Audio Coder Using an MA Prediction Model", ICASSP 2009, April 19-24, 2009, Taipei, Taiwan에서, ULD(Ultra Low Delay) 코딩 방안의 문맥에서 예측 인지 오디오 코딩을 위한 2개의 예측 구조들이 기술된다. 하나의 구조는 디코더에서 IIR 예측기로 인도하는 일반적으로 이용된 AR 신호 모델에 기초한다. 다른 구조는 디코더에서 FIR 예측기로 인도하는 MA 신호 모델에 기초한다.

S. Wabnik, Gerald Schuller, J. Hirschfeld, U. Kraemer: "Packet Loss Concealment in Predictive Audio Coding", 2005 IEEE Workshop on Applications of Signal Processing Audio and Acoustics, Mohonk Mountain House, New Paltz, New York, Oct. 16-19, 2005에서, 낮은 지연 예측 오디오 코더의 문맥에서의 패킷 손실들에 대한 몇 가지의 은폐 전략들이 기술된다.

정보 신호들의 예측 코딩에 대한 이해를 용이하게 하도록, 이하의 문서들에 대한 참조가 또한 행해진다.

J. Makhoul. Linear Prediction: A Tutorial Review, PROCEEDINGS OF THE IEEE, Vol. 63, NO. 4, April 1975; Ali H. Sayed: "Fundamentals of Adaptive Filtering", Wiley-IEEE Press, 2003; 및 Simon S. Haykin, "Adaptive Filter Theory", Prentice Hall International, 2011.

그러나, 알려진 해결책들의 일반적인 문제점은, 그러한 리셋들 때문에, 예측 에러들이 리셋 시간들에서 증가될 것이라는 점이다. 보다 큰 예측 에러는, 송신을 위해 요구되는 비트레이트를 증가시킨다. "일정 비트레이트 코딩(Constant Bitrate Coding)"에서와 같이 제한된 비트레이트 양만이 이용가능한 경우, (예를 들면, 왜곡 또는 잡음으로 인해) 신호 품질이 감소될 것이다.

따라서, 본 발명의 목적은 예측 신뢰도, 요구되는 비트레이트 및 신호 품질 사이에 개선된 트레이드오프를 허용하는 예측 인코딩 및/또는 디코딩 방안을 제공하는 것이다.

이러한 목적은 청구항 1에 따른 인코더, 청구항 13 내지 15 중 어느 한 항에 따른 디코더, 청구항 16에 따른 시스템, 청구항 17에 따른 인코딩된 신호, 청구항 19에 따른 예측 인코딩을 위한 방법, 청구항 20 내지 22 중 어느 한 항에 따른 디코딩을 위한 방법, 청구항 23에 따른 예측 인코딩 및 디코딩을 위한 방법, 또는 청구항 24에 따른 컴퓨터 프로그램에 의해 달성된다.

본 발명의 실시예에 따르면, 신호 값들의 시퀀스를 갖는 신호를 예측 인코딩하기 위한 인코더는 예측기를 포함한다. 예측기는 신호에 의존하고, 그리고 하나 이상의 가중 값들에 의존하여, 적응적 예측을 수행함으로써, 예측된 신호 값들을 얻도록 구성된다. 여기서, 예측기는 신호에 의존하는 시간들에서 가중 값들을 리셋하도록 구성된다. 더욱이, 예측기는 가중 값들을 후속하는 리셋들 사이의 신호에 적응시키도록 구성된다.

본 발명의 근본적인 기본 사상은, 신호에 의존하고, 그리고 하나 이상의 가중 값들에 의존하여 적응적 예측이 수행되고, 가중 값들이 신호에 의존하는 시간들에서 리셋되는 경우, 우수한 예측 성능이 달성될 수 있다는 것이다. 이러한 방식으로, 리셋으로부터 초래되는 예측 에러의 증가 및/또는 원하는 정확도로 예측 에러를 인코딩하는데 요구되는 비트레이트의 증가가 방지되거나 또는 적어도 감소될 수 있으므로, 신호 품질을 보다 우수하게 유지할 수 있게 된다. 대안적으로, 또는 추가적으로, 주어진 비트레이트 제약하에서 우수한 정확도로 심지어 비교적 큰 예측 에러를 인코딩하는 것이 가능하도록, 리셋 시간을 선택할 수 있다.

다른 실시예들에 따르면, 예측기는 신호에 적응되는 시간들에서 가중 값들의 리셋들을 수행하도록 구성된다.

또한, 인코더는 가중 값들을 리셋팅하기 위한 리셋 시간들을 선택적으로 선택하도록 구성될 수 있다. 본질적으로, 이것은 선택된 리셋 시간들에서의 리셋들에 의해 초래된 왜곡들의 인지성(perceivability)이, 상이한 시간들에서의 가중 값들을 리셋팅함으로써 초래될 수 있는 왜곡들의 인지성보다 작을 수 있도록 한다.

다른 실시예들에 따르면, 인코더는 신호 값들과 예측된 신호 값들 사이의 차이들에 기초하여 잔여 신호를 생성하도록 구성된다. 그 결과, 제공된 비트스트림은, 가변 비트레이트로 인코딩된, 인코딩된 잔여 신호 값들을 포함할 수 있다. 또한, 예측기는 가변 시간들에서 가중 값들의 리셋을 수행하도록 구성될 수 있다. 이러한 방식으로, 리셋들이 미리 결정된 비트레이트 예비 레벨(predetermined bitrate reserve level) 이상의 비트레이트 예비가 존재하는 시간들에서 수행될 것임을 보장할 수 있다. 따라서, 이용가능한 비트레이트 예비를 이용하여 비교적 높은 정확도로 잔여 신호 값을 인코딩할 수 있다. 따라서, 가청 왜곡들이 작게 유지될 수 있다.

본 발명의 다른 실시예들은 잔여 신호 값들의 시퀀스를 갖는 예측 인코딩된 신호를 디코딩하기 위한 디코더들을 제공한다.

본 발명의 다른 실시예에 따르면, 신호 값들의 시퀀스를 갖는 신호를 예측 인코딩하고, 잔여 신호 값들의 시퀀스를 갖는 신호의 예측 인코딩된 버젼을 디코딩하기 위한 시스템이 제공된다.

본 발명의 다른 실시예들은 신호를 예측 인코딩하고, 신호의 예측 인코딩된 버젼을 디코딩하기 위한 방법들을 제공한다.

이하에서, 첨부 도면들을 참조하여 본 발명의 실시예들을 설명할 것이다.
도 1은 신호를 예측 인코딩하기 위한 인코더의 실시예의 블록도를 도시한다.
도 2는 현재 비트레이트 예비에 의존하여 가중 값들을 리셋팅하는 것에 의해 신호를 예측 인코딩하기 위한 인코더의 다른 실시예의 블록도를 도시한다.
도 3a는 신호 분석에 기초하여 가중 값을 리셋팅하는 것에 의해 신호를 예측 인코딩하기 위한 인코더의 다른 실시예의 블록도를 도시한다.
도 3b는 잔여 신호 분석에 기초하여 가중 값을 리셋팅하는 것에 의해 신호를 예측 인코딩하기 위한 인코더의 다른 실시예의 블록도를 도시한다.
도 4는 필터 구조 및 가중 값들을 제공하기 위한 제공자를 이용하여 신호를 예측 인코딩하기 위한 인코더의 다른 실시예의 블록도를 도시한다.
도 5는 본 발명의 실시예에 따른, 현재 비트레이트 예비에 의존하여 가중 값들을 리셋팅하기 위한 리셋 시간을 결정하는 개념의 개략도를 도시한다.
도 6은 본 발명의 다른 실시예에 따른, 신호 분석에 기초하여 가중 값들을 리셋팅하기 위한 리셋 시간들을 선택적으로 결정하는 개념의 개략도를 도시한다.
도 7a는 예시적인 잘 예측가능한 신호 내에서 리셋을 수행하는 것의 부정적인 영향을 도시한다.
도 7b는 다른 예시적인 잘 예측가능한 신호 내에서 리셋을 수행하는 것의 부정적인 영향을 도시한다.
도 8은 리셋 정보를 이용하여 예측 인코딩된 신호를 디코딩하기 위한 디코더의 실시예의 블록도를 도시한다.
도 9는 신호 분석에 기초하여 리셋 시간 결정기를 이용하여 예측 인코딩된 신호를 디코딩하기 위한 디코더의 다른 실시예의 블록도를 도시한다.
도 10은 현재 비트레이트 예비를 이용하여 리셋 시간 결정기에 의해 예측 인코딩된 신호를 디코딩하기 위한 디코더의 다른 실시예의 블록도를 도시한다.
도 11은 동기 리셋들을 이용한 적응적 예측에 기초한 인코더/디코더 시스템의 실시예의 블록도를 도시한다.

도 1은 신호(105)를 예측 인코딩하기 위한 인코더(100)의 실시예의 블록도를 도시한다. 신호(105)는, 예를 들면, 오디오 또는 비디오 신호 값들과 같은, 신호 값들 s(n)(n=1, 2, 3, ...)의 시퀀스로 구성되는 오디오 신호 또는 비디오 신호와 같은 정보 신호일 수 있다. 도 1에 도시된 바와 같이, 인코더(100)는 예측기(110)를 포함한다. 예측기(110)는 신호(105) s(n)에 의존하고, 그리고 하나 이상의 가중 값들(111) ω_i에 의존하여, 적응적 예측을 수행함으로써, 예측된 신호 값들(115) s'(n)을 얻도록 구성된다. 특히, 예측기(110)는 신호(105)에 의존하는 시간들에서 가중 값들(111)을 리셋하도록 구성된다. 더욱이, 예측기(110)는 가중 값들(111)을 후속하는 리셋들 사이의 신호(105)에 적응시키도록 구성된다.

실시예들에서, 예측기(110)는 현재 신호 값 s(n)에 대해 하나 이상의 이전 신호 값들 s(n-m)(m=1, 2, 3,..., n-1)으로부터 예측된 신호 값 s'(n)을 결정함으로써 예측을 수행하도록 구성된다. 여기서, 예측된 신호 값 s'(n)은 신호의 하나 이상의 이전 값들 s(n-m)의 가중 합에 의해 얻어진다.

실시예들에서, 가중 값들은, 예측 에러가 비교적 작게 유지되도록, 바람직하게 적응된다. 예를 들어, 가중 값들은, 예측기가 주기성(periodicity) 또는 주기적 신호 부분들을 각각 고려하도록, 적응될 수 있다. 신호의 변경들에 대해, 예를 들면, 신호가 비-정지 상태(non-stationary)일 때, 먼저 예측 에러가 증가되고, 그것은 예측기에 의해 수행된 예측이 변경된 신호에 대해 다시 적응되도록 가중 값들이 적응될 것이라는 결과를 초래하게 된다. 그 다음, 신호가 적어도 일시적으로 정상(stationary) 상태에 도달하는 한, 예측 에러는 다시 감소된다.

다른 실시예들에 따르면, 인코더(100)의 예측기(110)는 신호(105)에 적응되는 시간들에서 가중 값들(111)의 리셋들을 수행하도록 구성될 수 있다. 특히, 인코더(110)는 가중 값들(111)을 리셋팅하기 위한 리셋 시간들을 선택적으로 선택하여, 선택된 리셋 시간들의 리셋들에 의해 초래된 왜곡들의 인지성이, 상이한 시간들에서 가중 값들(111)을 리셋팅함으로써 초래되는 왜곡들의 인지성보다 작도록 구성될 수 있다.

도 2는 현재 비트레이트 예비 R₀에 의존하여 가중 값들 ω_i를 리셋팅하는 것에 의해 신호(105)를 예측 인코딩하기 위한 인코더(200)의 다른 실시예의 블록도를 도시한다. 도 2의 인코더(200)는 본질적으로, 도 1에 도시된 인코더(100)의 예측기(110)에 대응할 수 있는 예측기(210)를 포함한다. 도 2의 실시예에서, 예측기(210)는 신호(105) 대해 동작가능하며, 그의 출력에서 예측된 신호(115)를 제공하도록 구성된다. 여기서, 예측기(210)는 제어가능한 방식으로 가중 값들 ω_i의 리셋팅을 수행하도록 제어 신호에 의해 제어가능할 수 있다. 따라서, 도 2에서, 처리 블록(210)이 "제어가능한 ω_i 리셋을 갖는 예측기"에 의해 표시된다. 도 2의 실시예에서, 감산기(subtractor)(220)가 예측기(210) 이후에 위치되며, 감산기(220)는 신호 값들(105) s(n)으로부터 예측 값들(115) s'(n)을 감산하여, 감산기(220)의 출력(225)에서 잔여 신호 값들 δ(n)이 얻어지도록 구성된다. 따라서, 예측기(210) 및 감산기(220)는, 입력 신호(105)로부터 잔여 신호 값들(225)을 결정하도록 구성되는 잔여 신호 발생기(222)를 구성할 수 있다. 도 2에 도시된 바와 같이, 인코더(200)는 인코딩된 잔여 신호 값들(235) δ'(n)을 얻기 위해 잔여 신호 값들(225) δ(n)을 인코딩하는 δ(n)-인코더(230)를 또한 포함할 수 있다. 여기서, δ(n)-인코더(230)는, 예를 들면, 인코딩 처리를 위해 δ(n)-인코더(230)에 의해 잔여 신호의 샘플당 가변적인 수의 비트들이 이용될 수 있음을 의미하는 가변 비트레이트를 이용하도록 구성될 수 있다. 예를 들어, 비교적 높은 예측 에러에 본질적으로 대응하는 인코딩될 신호의 일부분에 증가된 비트레이트가 할당될 수 있는 반면, 비교적 낮은 예측 에러에 본질적으로 대응하는 인코딩될 신호의 다른 부분에 감소된 비트레이트가 할당될 수 있다. 이것은 이하에 보다 상세히 기술될 것이다.

또한, 도 2에서는, δ(n)-인코더(230)는 δ(n)-인코더(230)에 의해 수행된 잔여 신호 값들(225)의 인코딩과 본질적으로 관련되는 현재 비트레이트 예비(또는, 등가적으로, 비트 예비)(R₀)를 나타내는 표시(233)를 제공하도록 구성될 수 있다. 표시(233)는 현재 비트레이트 예비(또는 비트 예비) R₀이 예측기 제어기(240)에 의해 수신됨을 나타내며, 예측기 제어기(240)는 제어가능한 ω_i 리셋 및 선택적으로 리셋 정보(245)를 갖는 제어 신호(241)를 예측기(210)에 대해 제공하도록 구성될 수 있다. 특히, 예측기 제어기(240)는 제어 신호(241)(즉, ω_i 리셋 제어 신호)가 표시(233)에 의해 표시된 현재 비트레이트 예비 R₀과 미리 결정된 비트레이트 예비 레벨(239)(R_p)의 비교에 기초하도록 설정될 수 있다. 예측기 제어기(240)에 의해 수행된 비교는, 예를 들면, 예측기(210)가, 현재 비트레이트 예비 R₀이 미리 결정된 비트레이트 예비 레벨을 초과하거나 또는 동일할 때(R₀ ≥ R_p), 적응적 예측을 위한 가중 값들의 리셋팅을 수행하도록, ω_i 리셋 제어 신호(241)에 의해 제어되도록 될 수 있다. 이러한 경우, 충분하게 높은 비트레이트 예비가 입력 신호(105)로부터 도출될 비트스트림을 제공하는데 이용가능할 것임을 본질적으로 보장할 수 있다. 특히, 리셋 직후에 비교적 큰 값들을 전형적으로 취하는 잔여 신호가, 충분하게 높은 비트레이트 예비의 이용가능성으로 인해 우수한 정확도로 인코딩될 수 있음을 보장할 것이다.

도 2의 실시예를 참조하면, 인코더(200)는 비트스트림 포맷기(bitstream formatter)(250)를 또한 포함할 수 있다. 특히, 비트스트림 포맷기(250)는 인코딩된 잔여 신호 값들(235) 및 리셋 정보(245)를 포맷하여, 비트스트림(255)을 얻도록 구성될 수 있다. 여기서, 비트스트림(255)은 본질적으로 신호(105) s(n)을 나타내며, 동일한 것의 저장 또는 송신을 위해 이용될 수 있다.

따라서, 도 2의 실시예에서, 인코더(200)는 신호(105)를 나타내는 비트스트림(255)을 얻도록 본질적으로 구성되며, 예측기(210)는 비트스트림(255)을 제공하는데 이용가능한 현재 비트스트림 예비(233) R₀에 의존하여 리셋들을 수행하도록 구성된다. 더욱이, 도 2에 도시된 바와 같은 인코더(200)의 잔여 신호 발생기(222)는 신호 값들(105)과 예측된 신호 값들(115) 사이의 차이들에 기초해서 잔여 신호 δ(n)을 생성하여, 비트스트림(255)이, 가변 비트레이트(또는 잔여 신호의 값 당 비트들의 수)로 인코딩된, 인코딩된 잔여 신호 값(235)을 포함하도록 한다. 본질적으로, 인코더(200)의 예측기(210)는 가변 시간들에서 가중 값들의 리셋들을 수행하여, 리셋들이 미리 결정된 비트레이트 예비 레벨(239) 이상의 비트레이트 예비(233)가 존재하는 시간들에서 수행되도록 구성된다.

도 3a는 신호 분석에 기초하여 가중 값들(ω_i)을 리셋팅하는 것에 의해 신호(105)를 예측 인코딩하기 위한 인코더(300)의 다른 실시예의 블록도를 도시한다. 도 3a에 도시된 바와 같이, 인코더(300)는 잔여 신호 발생기(310), δ(n)-인코더(330) 및 비트스트림 포맷기(350)를 포함할 수 있다. 여기서, 도 3a에 도시된 인코더의 처리 블록들(310, 330, 350)은, 도 2에 도시된 인코더(200)의 처리 블록들(222, 230, 250)에 본질적으로 대응한다. 특히, 제어가능한 ω_i-리셋을 갖는 잔여 신호 발생기(310)는 신호 값들(105) s(n)으로부터 잔여 신호 값들(325) δ(n)을 얻어, 잔여 신호 값들(325) δ(n)에 의해 정의되고, 신호(105) s(n)에 의존하는 잔여 신호가 제공되도록 구성될 수 있다. 더욱이, δ(n)-인코더(330)는 잔여 신호 값들(325) δ(n)을 인코딩하여, 예컨대, 이전에 기술된 가변 비트레이트를 이용함에 의해, 인코딩된 잔여 신호 값들(335) δ'(n)을 얻도록 구성될 수 있다.

도 3a의 실시예에서, 인코더(300)는 신호(105)를 분석하여 분석 결과 신호(305)를 얻기 위해 구현될 수 있는 신호 분석기(320)를 또한 포함할 수 있다. 여기서, 신호 분석기(320)에 의해 수행된 신호 분석은, 예를 들면, 잔여 신호 발생기(310) 내에서 수행된 ω_i-리셋 동작의 제어를 위한 기초로서 차후에 이용될 수 있는 분석 결과 신호(305)에 의해 기술되는 신호(105)의 신호 특성을 결정하는데 이용될 수 있다. 구체적으로, 인코더(300)의 신호 분석기(320)는 분석 결과 신호를 얻기 위해, 신호 값들 s(n)으로부터의 토널리티(tonality) 파라미터, 과도 동작(transient behavior) 및/또는 불연속성 동작(discontinuity behavior)의 결정에 기초하여 신호(105)의 신호 특성을 도출하도록 구성될 수 있다.

실시예들에서, 신호 분석기(320)는 신호(105)의 분석 영역(예를 들면, 주어진 시간 간격)이 과도 이벤트를 포함하거나 또는 비-정지 상태인지의 여부, 즉, 분석 영역이 분석 영역의 하나의 시간적 부분으로부터 다음의 시간적 부분까지의 예를 들면, 50%보다 많은 만큼의 에너지의 증가 또는 감소와 같은, 시간에 걸친 신호(105)의 에너지에서의 비교적 급작스러운 변화에 의해 특징지워지는지의 여부를 결정함으로써, 분석 결과 신호(305)에 의해 기술되는 신호 특성을 얻도록 구성될 수 있다. 여기서, 과도 검출은, 예를 들면, 신호(105)의 고주파수 대역에 포함된 전력의 측정 및 전력에서의 시간적 변화와 미리 결정된 임계값과의 후속하는 비교에 기초할 수 있다.

다른 실시예들에서, 신호 분석기(320)는 신호(105)로부터 토널리티 파라미터를 계산함으로써 신호 특성을 결정하도록 구설될 수 있으며, 본질적으로 토널리티 파라미터는 하나 이상의 주파수 대역들에서 스펙트럼 에너지가 어떻게 분포되는지를 나타낸다. 스펙트럼 에너지가 대역에서 비교적 균일하게 분포되는 경우, 이러한 대역에서는 상당한 논토널(non-tonal) 신호가 존재하는 것이며, 스펙트럼 에너지가 이러한 대역에서의 특정 위치에 비교적 강하게 집중되는 경우, 이러한 대역에는 상당한 토널(tonal) 신호가 존재하는 것이다.

다른 실시예들에 따르면, 신호 분석기(320)는 신호 형상 또는 신호 엔벨로프(envelope)에, 후속하는 신호 값들 또는 인접하는 시간적 부분들 사이에 급작스럽거나 또는 갑작스런 변화의 형태의 스텝 또는 불연속성이 존재하는지의 여부를 확인함으로써 신호 특성을 결정하도록 구성될 수 있다.

도 3a에 도시된 바와 같이, 예측기 제어기(340)는 신호 분석기(320) 이후에 위치되며, 분석 결과 신호에 의해 기술되는 신호(105)의 신호 특성에 기초하여 잔여 신호 발생기(310)를 위한 ω_i-리셋 제어 신호(341)를 제공하도록 특별히 설정될 수 있다. 예측기 제어기(340)는, 예를 들면, ω_i-리셋 제어 신호(341)에 의해 잔여 신호 발생기(310) 또는 그것의 내부 예측기를 제어하여, 가중 값들 ω_i의 리셋들이, 신호가 (예를 들면, 신호가 예컨대 논토널이고, 비-정지 상태이거나, 또는 스텝을 포함하는 리셋 시간들 또는 환경에서) 특정한 특성을 갖는 시간들에서 선택적으로 수행되도록 설정될 수 있다. ω_i-리셋 제어 신호(341)를 제공하는 것 외에도, 예측기 제어기(340)는 신호(105)의 신호 특성에 의존하여 리셋 정보(345)를 제공할 수도 있다. 비트스트림 포맷기(350)는 인코딩된 잔여 신호 값들(335), 및 예측기 제어기(340)에 의해 제공된 리셋 정보(345)를 포맷하여, 신호 s(n)을 나타내는 비트스트림(355)을 얻도록 구성된다.

따라서, 도 3a를 참조하면, 인코더는 신호 s(n)의 신호 분석을 수행하고, 신호의 신호 분석에 의존하여 리셋들을 선택적으로 수행하도록 구성될 수 있다. 더욱이, 인코더는 신호 분석에 의존하여 신호를 나타내는 비트스트림을 얻고, 비트스트림 내에서 인코딩된 리셋 정보를 제공하도록 구성될 수 있다.

도 3a의 실시예에 특정적인 것은, 전술한 바와 같이, 신호 특성의 결정에 의존하여 선택된 리셋 시간들에서 리셋들을 선택적으로 수행함으로써, 신호의 부분들이, 예를 들면, 논토널이 아니고, 비-정지 상태이지 않거나 또는 스텝(불연속성)을 포함하지 않는 동안에 리셋들을 수행함으로써 발생될 수 있는 인지된 품질에 대한 부정적인 영향들이 본질적으로 방지되거나 또는 감소될 수 있다는 것이다.

도 3b는 잔여 신호 분석에 기초하여 가중 값들(ω_i)을 리셋팅하는 것에 의해 신호(105)를 예측 인코딩하기 위한 인코더(360)의 다른 실시예의 블록도를 도시한다. 여기서, 도 3b의 인코더(360)는 본질적으로, 도 3a의 인코더(300)와 동일한 처리 블록을 포함한다. 따라서, 유사한 구현들 및/또는 기능들을 갖는 동일한 블록들은 동일한 참조번호에 의해 표시되며, 대응하는 처리 블록들의 반복된 설명은 생략된다. 그러나, 도 3b의 인코더(360)에 특정적인 것은, 신호 분석기(380)가 분석 결과 신호(385)를 얻기 위해, 잔여 신호(325) δ(n)을 분석하도록 구현될 수 있다는 것이다. 여기서, 신호 분석기(380)에 의해 수행된 신호 분석은, 예를 들면, 잔여 신호 발생기(310) 내에서 수행된 ω_i-리셋 동작의 제어를 위한 기초로서 차후에 이용될 수 있는 분석 결과 신호(385)에 의해 기술되는 잔여 신호(325)의 신호 특성을 결정하는데 이용될 수 있다. 구체적으로, 인코더(360)의 신호 분석기(380)는 분석 결과 신호를 얻기 위해 잔여 신호 값들 δ(n)으로부터의 일부 분석 파라미터들의 결정에 기초하여 잔여 신호(325)의 신호 특성을 도출하도록 구성될 수 있다.

도 3a에서의 인코더(300)의 예측기 제어기(340)에 반대되는 것으로서, 도 3b에서의 인코더(360)의 예측기 제어기(390)는 리셋 정보를 제공하기 위한 출력을 갖지 않는다. 따라서, 비트스트림 포맷기(350)는 인코딩된 잔여 신호 값들(335)만을 포맷하여, 신호 s(n)을 나타내는 비트스트림(355)을 얻도록 구성된다. 또한, 도 3b의 실시예에서, 도 3a의 실시예에서와는 상이한, 일부 다른 분석 파라미터들이 이용될 수 있거나, 또는 이용되어야 함을 주지해야 한다.

따라서, 도 3b를 참조하여, 인코더는 잔여 신호 δ(n)의 잔여 신호 분석을 수행하고, 잔여 신호의 잔여 신호 분석에 의존하여 리셋들을 선택적으로 수행하도록 구성될 수 있다. 더욱이, 인코더는 신호를 나타내며 인코딩된 잔여 신호 값들 δ'(n)의 시퀀스를 포함하는 비트스트림을 얻도록 구성될 수 있다. 여기서, 인코더는 가중 값들의 리셋을 나타내는 리셋 플래그가 비트스트림 내로 포함되는 것을 회피하도록 구성된다.

실시예들에서, 인코더는 잔여 신호 δ(n)으로부터 코딩 이득의 측정을 결정하고, 코딩 이득의 측정에 의존하여 리셋들을 선택적으로 수행하도록 구성될 수 있다. 바람직하게, 가중 값들의 리셋들은 각각, 코딩 이득이 특정 임계값 아래로 되는 때와 같이 비교적 작거나, 또는 잔여 신호가 특정 임계값을 초과할 때와 같이 비교적 큰 시간들에서 선택적으로 수행되어야 한다.

도 1, 2, 3a, 3b를 참조하여 기술된 실시예들을 참조하면, 따라서 예측기는 신호에 의존하는 불규칙적인 시간들에서 리셋들을 수행하도록 구성될 수 있다.

도 4는 필터 구조(405) 및 가중 값들을 제공하는 제공자(410)를 갖는, 신호(105)를 예측 인코딩하기 위한 인코더(400)의 다른 실시예의 블록도를 도시한다. 도 4에 도시된 바와 같이, 인코더(400)는 필터 구조(405) 및 ω_i-제공자(410)를 포함하는 잔여 신호 발생기(402)를 포함한다. 여기서, 도 4에 도시된 바와 같은 인코더(400)의 잔여 신호 발생기(402) 및 필터 구조(405)는 도 2에 도시된 바와 같은 인코더(200)의 잔여 신호 발생기(222) 및 예측기(110)에 각각 대응할 수 있다. 특히, 필터 구조(405)는 복수 m개의 직렬 접속된 지연 라인 요소들 "z^-1"(420)로 구성될 수 있으며, 이것은 신호(105) s(n)을 연속적으로 지연시켜, 복수의 연속적으로 지연된 신호 값들 s(n-1), s(n-2), ..., s(n-m)이 복수의 지연 라인 요소들(420)의 각각의 출력들에서 얻어지게 하도록 구성된다. 후속하여, 복수의 연속적으로 지연된 신호 값들 s(n-1), s(n-2), ..., s(n-m)은 복수의 대응하는 승산기들(422)에 공급될 것이다. 복수의 승산기들(422)의 각각의 승산기는 복수의 가중 값들 ω_i(i = 1, 2, 3, ..., m)을 필터 계수 또는 예측 가중치로서 대응하는 신호 값 s(n-i)(i = 1, 2, 3, ..., m)에 적용하여, 복수의 가중된 신호 값들(423)이 복수의 승산기들(422)의 출력들에서 얻어지게 하도록 구성될 수 있다. 그 다음, 도 4에서 볼 수 있듯이, 복수의 가산기들(424)이 복수의 가중된 신호 값들(423)의 가중된 신호 값들을 가산하여, 필터 구조(405)의 출력(425)에서 예측된 신호 값 s'(n)을 얻게 하도록 구성될 수 있다. 여기서, 필터 구조(405)로 얻어진 예측된 신호 값 s'(n)은

에 의해 표현될 수 있다.

도 2의 실시예에 대응하여 기술된 바와 같이, 인코더(400)의 잔여 신호 발생기(402)는, 도 2에 도시된 인코더(200)의 감산기(220)에 대응할 수 있는 감산기(430)를 또한 포함할 수 있다. 여기서, 감산기(430)는 필터 구조(405)의 출력(425)에서의 예측된 신호 값들 s'(n)을 신호(105)로부터 감산하여, 잔여 신호 발생기(402)의 출력에서 잔여 신호 값들(435) δ(n)을 얻도록 구성될 수 있다. 잔여 신호 값들(435)은 이전의 실시예들에서와 같이 더 처리될 수 있다. 또한, 도 4에서, ω_i-제공자(410)는 복수의 승산기들(422)의 각각의 승산기들에 대해 가중 값들(415) ω₁, ω₂, ω₃, ..., ω_m을 제공하도록 특별히 구성된다. 특히, ω_i-제공자(410)는 잔여 신호 발생기(402)의 출력(435)으로부터 수신된 예측 에러에 기초하여 가중 값들(415)을 제공할 수 있으며, 또한 신호(105) s(n)을 수신할 수도 있다.

실시예들에서, 적응적 예측이 다음과 같은 방식으로 수행될 수 있다. 먼저, 복수의 정정 값들 δω_i(i = 1, 2, 3, ..., m)가, 신호 s(n)의 대응하는 값들 및 예측 에러 δ(n)을 이용하여, 각각의 필터 또는 반복 스텝에 대해 계산될 수 있다. 그 다음, 얻어진 정정 값들 δω_i, ..., δω_m이, 다음 필터 스텝 이전에 현재 계수들 ω₁, ..., ω_m에 가산되어, 업데이트된 가중 값들(415)이 얻어짐으로써, 신호 값 s(n+1)에 대한 다음 반복 스텝이 새로운 적응된 계수들 ω_i -> ω_i + δω_i로 수행되도록 한다. 따라서, 인코더(400)는 예측 에러에 기초하여 가중 값들의 적응을 수행하는데 본질적으로 이용될 수 있다.

도 4의 실시예를 참조하면, 인코더(400)의 ω_i-제공자(410)는, 도 2, 3a, 3b의 실시예들 각각의 제어 신호(241, 341)에 대응할 수 있는 ω_i-리셋 제어 신호(401)에 의해 제어되어, 가중 값들(415)이 ω_i-리셋 제어 신호(401)에 의해 나타낸 바와 같은 시간들에서 리셋되도록 할 수 있다. 실시예들에서, 리셋들은 가중 값들(415)을 미리 정의된 값들로 설정함으로써 수행될 수 있으며, 미리 정의된 값들은, 예를 들면, 후속하는 리셋 시간들에 대해 동일할 수 있으며, 가중 값들은 예측 계수들의 초기 설정을 나타낼 수 있다.

도 5는 본 발명의 실시예에 따른, 현재 비트레이트 예비(R₀)에 의존하여 가중 값들을 리셋팅하기 위한 리셋 시간(555)을 결정하는 개념의 개략도(500)를 도시한다. 도 5의 개략도(500)에서, 도 2; 3; 3b; 4의 잔여 신호들(225; 325; 435) 각각에 대응할 수 있는 예시적인 잔여 신호(510) δ(n)이 도시된다. 여기서, 대응하는 (좌측) 수직 축(501)은 잔여 신호 레벨을 나타내는 반면, 수평 축(502)은 시간/샘플 축이다. 도 5에서, 수직 축(501)은, 예를 들면, 비선형 스케일을 이용하여 신호 레벨을 나타낼 수 있음을 볼 수 있다. 도 5에 도시된 바와 같이, 예시적인 잔여 신호(510)는 전형적인 신호 형상을 가질 수 있으며, 잔여 신호(510)의 제1 부분(512)은 0에 근접하거나 또는 0 부근에서 디서(dither)될 수 있으며, 잔여 신호(510)의 제2 연속 부분(514)은 잔여 신호(510)의 최대 및 최소 신호 값들 사이의 비교적 큰 범위에 의해 특징지워지는 강하게 가변적인 신호 형상을 가질 수 있다.

실시예들에 따르면, 잔여 신호(510)는 이전의 실시예들(예를 들면, 도 2, 3a, 3b 참조)에서 기술된 바와 같이 인코딩될 수 있다. 여기서, 예를 들면, 8 비트/샘플(bit per sample)과 같은 최대한으로 이용가능한 비트레이트에 대응하는 동적 범위(511)가 인코딩을 위해 이용될 수 있다.

도 5를 참조하면, 제1 신호 부분(512)은, 예를 들면, 화살표 라인(513)에 의해 예시적으로 나타낸 바와 같이, 2 비트/샘플의 초기(평균) 비트레이트로 인코딩될 수 있으며, 제2 신호 부분(514)은, 예를 들면, 화살표 라인(515)에 의해 예시적으로 나타낸 바와 같이, 2 비트/샘플보다 큰, 변경 또는 증가된 비트레이트로 인코딩될 수 있다. 여기서, 인코딩은 현재 비트레이트(즉, 샘플당 비트레이트)가, 동일한 것의 신호 레벨의 스케일링 또는 감소를 요구하지 않고서, 잔여 신호(510)의 각각의 샘플에 대해 충분히 높도록, 수행될 수 있다.

잔여 신호(510)의 레벨 및 동일한 것을 인코딩하는데 이용된 실제 비트레이트에 의존하여, 현재 비트레이트 예비(533) R_O이 제공되거나 또는 이용가능할 것이며, 현재 비트레이트 예비(533) R_O의 변경은 평균 이용가능 비트레이트(예를 들면, 4 비트/샘플)와 실제 비트레이트(예를 들면, 2 비트/샘플) 사이의 차이에 기초할 수 있다. 도 5에서, 현재 비트레이트 예비 신호(533)가 예시적으로 도시되며, 그것은 도 2의 실시예의 현재 비트레이트 예비(233)에 대응할 수 있다. 도 5에는, 화살표(535)에 의해 나타낸 바와 같이, 현재 비트레이트 예비 신호(533)가 제1 신호 부분(512)에 대해 증가되고, 제2 신호 부분(514)에 대해 감소될 수 있음이 도시되어 있다. 현재 비트레이트 예비 신호(533)의 이러한 동작은 본질적으로, 제1 또는 제2 신호 부분(512) 각각을 인코딩하기 위해 보다 작거나 또는 보다 큰 비트레이트가 이용될 수 있다는 사실에 기인한 것일 수 있다. 현재 비트레이트 예비 신호(533)의 레벨은, 예를 들면, 선형 스케일을 갖는 (우측) 수직 축(512)에 의해 표현될 수 있다. 도 5의 개략도에 따르면, 예측의 가중 값들을 리셋팅하기 위한 리셋 시간(555)은 조건 R₀ > R_p가 만족되는지의 여부를 체크하여 결정될 수 있으며, 본질적으로 리셋 시간(555)은 현재 비트레이트 예비 R₀의 레벨이 미리 결정된 임계값 R_p 이상인 시간에 대응한다. 본질적으로, 이러한 측정은 예측 에러가 높은 경우에도, 비트스트림을 제공하기 위한 모든 시간들에서 충분히 큰 비트레이트 예비가 이용가능할 것임을 보장한다. 특히, 리셋 직후에 충분한 비트레이트 예비가 이용가능하여, 전형적으로 리셋 직후에 큰 값들을 취하는 잔여 신호의 인코딩을 우수한 정확도로 행하는 것이 보장된다.

도 6은 본 발명의 다른 실시예에 따른, 신호 분석에 기초하여 가중 값들을 리셋팅하기 위한 리셋 시간들 t₀, t₁, t₂를 선택적으로 결정하는 개념의 개략도(600)를 도시한다. 도 6의 개략도에 따르면, 이전의 실시예들에서 신호(105) s(n) 또는 잔여 신호(325) δ(n)일 수 있는 신호로부터 복수의 리셋 시간들 t₀, t₁, t₂를 얻도록 신호 분석이 수행될 수 있으며, 예측의 가중 값들을 리셋팅하는데 이용된 리셋 시간들 t₀, t₁, t₂는 신호 분석으로부터 얻어진 특정 시간들에 본질적으로 대응한다. 여기서, 이들 특정 시간들 또는 리셋 시간들 t₀, t₁, t₂는 불규칙적일 수 있는데, 즉, 시간들 t₀ 및 t₁에 의해 정의된 제1 시간 기간 Δt₁과 시간들 t₁ 및 t₂에 의해 정의된 제2 시간 기간 Δt₂는 상이할 수 있음(Δt₁ ≠ Δt₂)을 주지해야 한다. 따라서, 리셋들은 미리 결정된 고정 시간 간격들에서 수행되지 않아도 되고, 신호에 의존하거나 또는 신호에 적응되는 불규칙적인 시간들에 바람직하게 수행될 수 있다.

전술한 바와 같이, 신호 분석은 논토널 또는 비-정지 상태 이벤트들 또는 상태들 또는 스텝들/불연속성 등과 같은 신호 내의 특성 이벤트들 또는 상태들을 식별하는데 특히 이용될 수 있다. 예시를 위해, 도 6의 제1 패널(610)에서, 특정 시간들 t₀, t₁, t₂에서 발생되는 복수의 과도 이벤트들(619)에 의해 특징지워지는 예시적인 신호 또는 잔여 신호(615)가 도시되고, 제2 패널(620)에서, 이들 특정 시간들에서 발생되는 복수의 스텝들(629)에 의해 특징지워지는 예시적인 신호 또는 잔여 신호(625)가 도시된다. 여기서, 제1 및 제2 패널(610, 620)의 수직 축들(601, 603) 및 수평 축들(602, 604)은 신호 레벨(또는 신호) 또는 시간/샘플에 각각 대응된다.

도 7a는 예시적인 잘 예측가능한 신호(705) 내에서 리셋을 수행하는 것의 부정적인 영향을 도시한다. 도 7a의 제1 패널(710)에서, 연속적인 라인에 의해 나타내지는 잘 예측가능한 신호(705)는, 그것이 전술한 바와 같은 적응적 예측을 이용함으로써 잘 예측될 수 있다는 것을 특징으로 할 수 있다. 여기서, 잘 예측가능한 신호(705)는, 예를 들면, 대략적으로 주기적인 신호일 수 있다. 도 7a의 제1 패널(710)에는, 점선에 의해 나타내진 예측된 신호(707) s'(n)의 신호 형상이, 제1 시간 부분(712) 내의 원래의 신호(705) s(n)의 신호 형상에 대략적으로 맞추어질 수 있지만, 그것은 제2 시간 부분(714) 내의 원래의 신호로부터 많이 벗어난다는 것이 특히 도시된다. 여기서, 제1 시간 부분(712)은 초기 시간 t₀ 및 리셋 시간 t_reset에 의해 정의될 수 있고, 제2 시간 부분(714)은 시작점으로서의 리셋 시간 t_reset에 의해 정의될 수 있다. 제2 시간 부분(714) 동안의 예측된 신호(707) s'(n)과 원래의 신호(705) s(n) 사이의 비교적 강한 편차는, 잘 예측가능한 신호 부분 내에 위치되는 리셋 시간 t_reset에서 가중 값들의 리셋을 수행하는 것으로부터 발생될 수 있다. 이것은, 제1 시간 부분(712)에 대해, 가중 값들(ω_opt)이 최적화된 상태에 있을 수 있지만, 제2 시간 부분(714)에 대해, 가중 값들(ω_non _- _opt)은 비최적화된 상태에 있다는, 즉, 그것들이 리셋 동작으로 인해 디어져스트(de-adjusted)될 수 있다는 점 때문이다. 이러한 리셋 동작의 부정적인 영향은, 도 7a의 제2 패널(720)에 도시된다. 도 7a의 제2 패널(720)에서, 잔여 신호 또는 그것의 크기(725)

이 도시되며, 도 7a의 제1 패널(710)에 도시된 원래의 신호(705) s(n)과 예측된 신호(707) s'(n) 사이의 차이에 본질적으로 대응한다. 부근의 잔여 신호의 크기(725)는 t₀과 t_reset 사이에서 감소되지만, 리셋 시간 t_reset으로부터 시작되는 비교적 큰 값들에 의해 특징지워짐을 명확하게 볼 수 있다. 따라서, 리셋 시간 t_reset 부근의 잔여 신호의 크기(725)의 갑작스런 변화 때문에, 인지가능한 아티팩트/왜곡들이 도입되어, 신호 품질에서의 큰 저하를 초래하게 된다. 예를 들어, 비트레이트 제약으로 인해 낮은 정확도를 이용하여 비교적 큰 잔여 신호를 인코딩할 필요가 있을 수 있다.

도 7b는 더 잘 예측가능한 신호(755)의 예에 의해 이러한 부정적인 영향을 도시한다. 도 7b의 제1 패널(750)에 도시된 바와 같이, 잘 예측가능한 신호(755)는 주기적이고 꾸준히 쇠퇴하는 신호일 수 있으며, 최적화된 가중 값들(ω_opt)이 이용가능한 제1 시간 부분(752) 내의 예측 신호(757)에 의해 잘 예측될 수 있지만, 디폴트 가중 값들이 리셋에 응답하여 이용되기 때문에 최적화된 가중 값들(ω_non _- _opt)이 이용가능하지 않은 제2 시간 부분(754) 내의 예측된 신호(757)로부터 크게 벗어날 수 있다. 예시적인 결과적 잔여 신호 또는 그것의 크기(775)가 도 7b의 제2 패널(760)에 도시되며, 리셋 시간 t_reset 부근의 잔여 신호의 갑작스런 변화를 명확하게 보여주고 있다. 따라서, 도 7b의 예에서, 인지가능한 아티팩트/왜곡들이 발생되어, 도 7a의 예에서와 같이 신호 품질의 저하를 초래할 것이다.

도 8은 리셋 정보(819)를 이용하여 예측 인코딩된 신호(805)를 디코딩하기 위한 디코더(800)의 실시예의 블록도를 도시한다. 도 8에 따른 실시예에서, 예측 인코딩된 신호(805)는 비트스트림 내에서 인코딩된 잔여 신호 값들(815)δ(n)의 시퀀스 및 리셋 정보(819)를 포함할 수 있다. 여기서, 비트스트림 형태의 예측 인코딩된 신호(805)는 신호 s(n)을 나타내는, 인코더들(200 또는 300)의 비트스트림들(255 또는 355)과 같은 이전의 각 실시예들에 따른 인코더에 의해 얻어지는 비트스트림에 대응할 수 있다. 도 8의 실시예를 참조하면, 본질적으로 디코더(800)는 비트스트림 파서(810) 및 예측기(820)를 포함한다. 비트스트림 파서(810)는 비트스트림(805)으로부터 잔여 신호 값들(815) δ(n) 및 리셋 정보(819)를 얻도록 구성될 수 있다. 여기서, 비트스트림 파서(810)는 비트스트림(805)으로부터 인코딩된 잔여 신호 값들 δ'(n)을 얻은 후에 인코딩된 잔여 신호 값들 δ'(n)을 디코딩하기 위한 δ(n)-디코더를 또한 포함할 수 있다.

구체적으로, 예측기(820)는 적응적 예측(블록(821))을 수행하여 예측된 신호 값들(825) s'(n)을 얻고, 가산 블록(830)을 이용하여, 예측된 신호 값들(825) s'(n)과 잔여 신호 값들(815) δ(n)을 가산하여, 디코딩된 신호 값들(835) s*(n)을 얻도록 구성될 수 있다. 도 8에 도시된 바와 같이, 예측기(820)는 리셋 정보(819)를 이용하여 적응적 예측을 위해 하나 이상의 가중 값들(811) ω_i를 리셋하도록 구성될 수 있다. 더욱이, 예측기(820)는 후속하는 리셋들 사이에서 가중 값들을 디코딩된 신호(835) s*(n)에 적응시키도록 구성될 수 있다. 본질적으로, 예측기(820)는, 이전의 실시예들에서 기술된 바와 같은 인코더에 의해 최초에 얻어지고, 인코더에 의해 비트스트림(805) 내로 포함되는, 제공된 리셋 정보(819)를 이용한다.

도 9는 신호 분석에 기초하여 리셋 시간 결정기(950)를 이용하여 예측 인코딩된 신호(905)를 디코딩하기 위한 디코더의 다른 실시예(900)의 블록도를 도시한다. 신호(905) 비트스트림 내에 인코딩된 잔여 신호 값들(915) δ(n)의 시퀀스를 포함할 수 있으며, 이전에 기술된 인코더들 중 하나에 의해 제공될 수 있다. 도 9에 도시된 바와 같이, 디코더(900)는 δ(n)-디코더(910)를 포함하는 비트스트림 파서, 예측기(920) 및 리셋 시간 결정기(950)를 포함한다. 비트스트림 파서(910)는 비트스트림으로부터 잔여 신호 값들(915) δ(n)을 얻도록 구성될 수 있다. 특히, 비트스트림 파서(910)는 비트스트림으로부터 인코딩된 잔여 신호 값들 δ'(n)을 추출하고, 그 후, δ(n)-디코더를 이용하여 인코딩된 잔여 신호 값들 δ'(n)을 디코딩하여, 잔여 신호 값들 δ(n)을 얻을 수 있다. 도 8에 도시된 디코더(800)와 유사하게, 도 9에 도시된 디코더(900)의 예측기(920)는 적응적 예측(블록(921))을 수행하여 예측된 신호 값들(925) s'(n)을 얻고, 가산 블록(930)을 이용하여, 예측된 신호 값들(925) s'(n)과 잔여 신호 값들(915) δ(n)을 가산하여, 디코딩된 신호 값들(935) s*(n)을 얻도록 구성될 수 있다. 도 9의 실시예에 특정적인 것은, 리셋 시간 결정기(950)가 잔여 신호 값들(915) δ(n)에 의존하여 리셋 시간들을 결정하도록 구성될 수 있다는 것이다. 특히, 리셋 시간 결정기(950)는 잔여 신호 값들(915)에 대해, 동일한 것의 신호 분석을 수행하여, ω_i-리셋 제어 신호(919)가 리셋 시간 결정기(950)의 출력에서 얻어지도록 동작할 수 있다. 따라서, 얻어진 ω_i-리셋 제어 신호(919)는 ω_i-리셋 제어 신호(919)에 응답하여 적응적 예측(블록(921))을 수행하기 위해 예측기(920)를 제어하는데 이용될 수 있다. 리셋 시간 결정기(950)에 의해 수행된 신호 분석은, 예를 들면, 논토널, 비-정지 상태, 또는 스텝을 포함하는 것으로서 특징지워지는 것과 같은 분석된 신호의 신호 특성에 기초할 수 있다. 특히, 디코더(900)의 예측기(920)는 결정된 리셋 시간들에서의 적응적 예측을 위해 하나 이상의 가중 값들(911) ω_i를 리셋하도록 구성될 수 있다. 또한, 디코더(900)의 예측기(920)는 가중 값들(911)을 후속하는 리셋들 사이에서 디코딩된 신호에 적응시키도록 구성될 수 있다.

도 9는 신호 분석에 기초한 리셋 시간들의 결정을 이용하는 디코더를 도시한다. 여기서, 분석은 재구성된 신호에 기초하여 수행되지 않고, 에러 신호에 기초하여 수행되어야 하며, 후자는 잔여 신호라고 지칭된다. 즉, 신호 분석은 에러 신호에만 기초하여 수행된다.

그러나, 리셋 시간 결정기(950)가 디코딩된 신호 값들(935)의 신호 분석을 수행하도록 구성된다면, 이것은 에러들을 송신하는 경우에 비동기적인 리셋들을 초래할 것이며, 그것은 아마도 다시 동기화되지 않을 수 있다.

도 10은 현재 비트레이트 예비(1011) R₀을 이용(또는 평가)하여 리셋 시간 결정기(1020)에 의해 예측 인코딩된 신호(905)를 디코딩하기 위한 디코더(1000)의 다른 실시예의 블록도를 도시한다. 여기서, 본질적으로 도 10의 디코더(1000)는 도 9의 디코더(900)와 동일한 처리 블록을 포함한다. 따라서, 유사한 구현들 및/또는 기능들을 갖는 동일한 블록들은 동일한 참조번호로 표시되며, 대응하는 처리 블록들의 반복된 설명은 생략된다. 그러나, 도 10의 디코더(1000)에 특정적인 것은, 리셋 시간 결정기(1020)가 예측 인코딩된 신호(905)를 나타내는 비트스트림의 현재 비트레이트 예비(1011) R₀에 의존하여 리셋 시간들을 결정하도록 구성될 수 있다는 것이다. 특히, 디코더(1000)는 가변 비트레이트를 이용하여 비트스트림 파서(910)에 의해 제공된 잔여 신호 값들(915) δ(n)을 인코딩하기 위한 δ(n)-인코더를 포함할 수 있다. 그 결과, 현재 비트레이트 예비 표시(1011)가 얻어질 수 있다. 여기서, 도 10의 실시예에서의 δ(n)-인코더(1010)에 의해 수행된 처리는, 도 2의 실시예에서의 인코더(200)의 δ(n)-인코더(230)에 의해 수행된 처리에 대응(또는 역으로 기능)할 수 있다. 도 10의 실시예의 예측기(920)는 도 9의 실시예에서와 같이 동작하여, 최종적으로 얻어진 디코딩된 신호 값들(935)이 되도록 한다.

도 11은 동기 리셋들을 이용한 적응적 예측에 기초한 인코더/디코더 시스템(1100)의 실시예의 블록도를 도시한다. 인코더/디코더 시스템(1100)의 디코더 측에, 도 8; 9; 10의 디코더들(800; 900; 1000)에 각각 대응할 수 있는 디코더(1120)가 도시된다. 따라서, 여기에서는, 도 11의 디코더(1120)의 반복된 설명은 생략된다. 기본적으로, 도 11의 디코더(1120)는 적응적 예측을 수행하도록 비트스트림 내에 인코딩된 잔여 신호 값들 δ(n)의 시퀀스를 갖는 신호(1105)의 예측 인코딩된 버젼에 대해 동작하여, 디코딩된 신호 값들(1125) s*(n)이 얻어지도록 할 수 있다. 여기서, 신호(1105)의 예측 인코딩된 버젼 및 디코딩된 신호 값들(1125)은, 도 8; 9; 10의 예측 인코딩된 신호(805, 905) 또는 디코딩된 신호 값들(835; 935)에 각각 대응할 수 있다. 인코더/디코더 시스템(1100)의 인코더 측에, 도 2; 3a; 3b의 인코더들(200; 300; 360)에 각각 대응할 수 있는 인코더(1110)가 도시된다. 따라서, 여기에서는, 도 11의 인코더(110)의 반복된 설명은 생략된다. 기본적으로, 도 11의 인코더(1110)는 적응적 예측을 수행하도록 신호 값들(1101) s(n)의 시퀀스에 대해 동작하여, 신호 s(n)을 나타내는 비트스트림(1115)이 얻어지도록 구성될 수 있다. 여기서, 도 11의 신호 값들(1101) 및 비트스트림(1115)은, 신호(105) 또는 비트스트림(255; 355)에 각각 대응할 수 있다.

도 11의 인코더/디코더 시스템에서, 비트스트림은 인코더(1110)로부터 디코더(1120)로 송신될 수 있으며, 비트스트림은 도 2; 3a의 리셋 정보(245; 345) 각각과 같은 리셋 정보를 포함할 수 있으며, 리셋 정보는 적응적 예측 처리를 위해 디코더(1120)에 의해 이용될 수 있다.

도 11의 실시예를 참조하면, 인코더(1110) 및 디코더(1120)는 동기화 제어기(1130)에 의해 제공된 동기화 제어 신호(1135)를 이용하여 동기화되도록 선택적으로 구성될 수 있다. 특히, 인코더/디코더 시스템(1100)의 인코더(1110) 및 디코더(1120)는 동기화 제어 신호(1135)에 의해 동기화되어, 적응적 예측을 위한 가중 값들이 동기적 시간들에서 리셋되도록 할 수 있다. 따라서, 인코더(1110) 및 디코더(1120)의 예측기들은 리셋들을 동기적으로 수행하도록 설정될 수 있다.

여기서, 원칙적으로, 인코더 및 디코더에서의 리셋 시간들의 결정을 위한 2개의 대안들이 서로 구별됨을 주지해야 한다. 제1 대안에서, 리셋 시간들은 인코더에서의 신호 분석에 의해 결정될 수 있으며, 리셋 정보가 디코더로 송신될 수 있다. 제2 대안에서, 리셋 시간들은 인코더에서의 신호 분석에 의해 병렬로 결정될 수 있으며, (동일한) 리셋 시간들이, 인코더와는 독립적으로, 디코더에서의 신호 분석에 의해 결정될 수 있다.

제1 대안에 따르면, 인코더에서의 신호 분석은 바람직하게 입력 신호 s(n)에 기초하여 수행될 수 있는데, 그것은 리셋 시간들을 고정 또는 결정하기 위한 파라미터들(예를 들면, 토널리티, 과도 동작, 불연속성 등을 기술하는 파라미터들)이 입력 신호 s(n)으로부터 보다 높은 신뢰도로 결정될 수 있기 때문이다.

제2 대안에 따르면, 에러 신호 δ(n)에 기초하여 디코더에서 뿐만 아니라 인코더에서 리셋 시간들의 결정을 위한 신호 분석을 수행하여, 디코더 측에서의 가능한 송신 에러들의 경우에 리셋 시간들의 동기화의 복원을 보장하도록 할 필요가 있을 수 있다.

여기서, 리셋 시간들의 결정을 위해, 가능하게는 그리고 적어도 부분적으로, 제1 대안에서의 파라미터와는 상이한 일부 다른 분석 파라미터들이 이용될 수 있거나 또는 이용되어야 하는데, 그것은 리셋 시간들의 결정을 위해 이제 이용되는 에러 신호 δ(n)이, 제1 대안에서의 리셋 시간들의 결정을 위해 이용되는 입력 신호 s(n)과 비교하여 상이한 신호 특성을 가질 수 있기 때문임을 주지해야 한다. 그러나, 두 신호들은 서로 유사할 수 있다. 일부 실시예들에서, 토널리티 값들 또는 토널리티 파라미터들이, 에러 신호 δ(n)으로부터 도출될 수 있다.

일부 다른 실시예들에서, 에러 신호 δ(n)으로부터 토널리티 파라미터들을 도출하는 것보다 우수한 해결책들이 존재한다. 특히, 코딩 이득의 측정이 에러 또는 잔여 신호 δ(n)으로부터 먼저 결정될 수 있다. 그 다음, 가중 값들의 리셋들이, 코딩 이득의 측정에 의존하여 선택적으로 수행될 수 있다. 여기서, 코딩 이득은 도 3b의 인코더(360)에 의해 수행되는 것과 같은 예측 분석에 기인한다. 예측의 코딩 이득이 비교적 큰(또는, 잔여 신호가 비교적 작은) 경우에, 가중 값들의 리셋은 코딩 이득에 강한 영향을 미쳐서 그 감소를 초래하여, 오디오 품질의 명백하게 인지가능한 왜곡들을 초래하게 된다. 오디오 품질에 대한 이러한 부정적인 영향은, 갑작스런 리셋의 경우에 더욱 더 표현된다. 여기서, 비교적 큰 코딩 이득 또는 비교적 작은 잔여 신호는, 예측 계수들 또는 가중 값들이 신호에 매우 잘 적응됨을 의미한다. 예측의 코딩 이득이 비교적 작은(또는 잔여 신호가 비교적 큰) 경우에, 가중 값들의 리셋은 코딩 이득에 큰 영향을 미치지 않아서, 그것의 무시할만한 감소를 초래하여, 리셋으로 인한 오디오 품질의 거의 들리지 않거나 또는 덜 인지되는 왜곡을 초래할 것이다. 따라서, 방금 언급한 오디오 품질에 대한 부정적인 영향을 방지하기 위해, 가중 값들의 리셋들은, 코딩 이득이 특정 임계값 아래일 때와 같이 비교적 작거나 또는 잔여 신호가 특정의 임계값을 초과할 때와 같이 비교적 큰 시간들에서 각각 선택적으로 수행되어야 한다.

여기서, 임의의 경우 또는 적어도 일부의 경우들에 있어서, 리셋 시간들의 결정은 인코더 및 디코더에서 동기적으로 수행되어야 함을 또한 주지해야 한다. 리셋 시간들의 결정이 재구성된 신호에 기초하여 수행되는 경우, 비트스트림의 송신 동안 에러들이 생성되지 않았다면, 디코더에서, 리셋 시간은 정확하게 분석 및 수행될 것이다. 여기서, 에러가 없는(error-free) 송신의 경우에만, 디코더에서의 잔여 신호 및 예측된 신호(도 9)가 인코더에서의 입력 신호 및 잔여 신호와 동일할 것임을 주지해야 한다. 이것은 재구성된 신호에 기초한 분석의 경우, 비트스트림의 송신 동안 에러들이 발생된다면, 디코더에서, 잘못된 리셋 시간들이 결정될 것임을 의미한다. 리셋 시간 결정의 역방향-적응적 속성(backward-adaptive property) 때문에, 동기화가 또한 복원될 수 없다. 따라서, 송신 에러, 그에 따라 비동기적 리셋들로 인한 잘못된 재구성이 사라지지 않을 것이기 때문에, 모든 후속하는 리셋들이 잘못된 시간에서 또한 발생된다.

따라서, 일부 실시예들에서, 리셋 시간들의 분석은 잔여 신호들에만 기초하여 수행되어야 하며, (인코더에서의) 입력 신호 및 (디코더에서의) 재구성된 신호에 기초하여서는 않된다.

실시예들에 따르면, 도 11의 실시예에서 인코더(1110)로부터 디코더(1120)로 송신된 신호는, 실제 신호 값들 s(n)과 예측된 신호 값들 s'(n) 사이의 차이들을 나타내는 예측 에러 정보 신호를 포함하는, 예측 인코딩된 정보 신호일 수 있다. 여기서, 예측된 신호 값들 s'(n)은 하나 이상의 가중 값들 ω_i에 따라 예측될 수 있으며, 가중 값들은 후속하는 리셋들 사이의 신호에 적응될 수 있다. 또한, 예측 인코딩된 정보 신호는 가중 값들이 리셋될 수 있는 시간들을 기술하는 리셋 정보를 포함할 수 있다.

다른 실시예들에 따르면, 예측 인코딩된 정보 신호의 리셋 정보는 불규칙적인 시간들을 구체적으로 기술할 수 있다.

본 발명은 블록들이 실제의 또는 논리적인 하드웨어 구성요소들을 나타내는 블록도의 문맥으로 기술되었지만, 본 발명은 컴퓨터 구현된 방법에 의해 구현될 수도 있다. 후자의 경우, 블록들은 대응하는 방법 단계들을 나타내며, 이들 단계들은 대응하는 논리적 또는 물리적 하드웨어 블록들에 의해 수행된 기능들을 나타낸다.

기술된 실시예들은 단지 본 발명의 원리를 예시하는 것이다. 당업자라면, 본 명세서에서 기술된 배열들 및 세부사항들의 수정 및 변경이 가능함을 명백히 이해할 것이다. 따라서, 첨부된 특허 청구항들의 영역에 의해서만 제한되는 것으로 의도되며, 본 명세서에서의 실시예들의 기술 및 설명을 통해 제공된 특정한 세부사항들에 의해 제한되는 것으로 의도되지는 않는다.

일부 양상들이 장치의 문맥으로 기술되었지만, 이러한 양상들은, 블록 또는 디바이스가 방법 단계 또는 방법 단계의 특징에 대응하는, 대응하는 방법의 설명을 또한 나타낸다는 것이 명확하다. 유사하게, 방법 단계의 문맥으로 기술된 양상들도 대응하는 장치의 대응하는 블록 또는 항목 또는 특징의 설명을 또한 나타낸다. 방법 단계들의 일부 또는 전부가, 예를 들면, 마이크로프로세서, 프로그램가능 컴퓨터 또는 전자 회로와 같은 하드웨어 장치에 의해 (또는 그것을 이용하여) 실행될 수 있다. 일부 실시예들에서, 하나 이상의 가장 중요한 방법 단계들의 일부가 그러한 장치에 의해 실행될 수 있다.

본 발명의 인코딩된 정보 신호는 디지털 저장 매체에 저장되거나, 또는 무선 송신 매체 혹은 인터넷과 같은 유선 송신 매체와 같은 송신 매체 상에서 송신될 수 있다.

특정한 구현 요건들에 따라, 본 발명의 실시예들은 하드웨어 또는 소프트웨어로 구현될 수 있다. 그러한 구현은 각각의 방법이 수행되도록 프로그램가능 컴퓨터 시스템과 함께 동작하는(또는 함께 동작할 수 있는), 전자적으로 판독가능한 제어 신호들이 저장되는 디지털 저장 매체, 예를 들면, 플로피 디스크, DVD, 블루레이(Blu-Ray), CD, ROM, PROM, EPROM, EEPROM 또는 플래시 메모리를 이용하여 수행될 수 있다. 따라서, 디지털 저장 매체는 컴퓨터 판독가능할 수 있다.

본 발명에 따른 일부 실시예들은, 본 명세서에 기술된 방법들 중 하나가 수행되도록 프로그램가능 컴퓨터 시스템과 함께 동작할 수 있는, 전자적으로 판독가능한 제어 신호들을 갖는 데이터 캐리어를 포함한다.

일반적으로, 본 발명의 실시예들은 프로그램 코드를 갖는 컴퓨터 프로그램 제품으로서 구현될 수 있으며, 프로그램 코드는 컴퓨터 프로그램 제품이 컴퓨터 상에서 실행될 때 방법들 중 하나를 수행하도록 동작한다. 프로그램 코드는, 예를 들면, 머신 판독가능 캐리어 상에 저장될 수 있다.

다른 실시예들은 본 명세서에서 기술된 방법들 중 하나를 수행하기 위해, 머신 판독가능 캐리어 상에 저장된 컴퓨터 프로그램을 포함한다.

즉, 본 발명의 방법의 실시예는, 따라서, 컴퓨터 프로그램이 컴퓨터 상에서 실행될 때, 본 명세서에서 기술된 방법들 중 하나를 수행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램이다.

따라서, 본 발명의 방법의 다른 실시예는, 본 명세서에서 기술된 방법 들 중 하나를 수행하기 위한 컴퓨터 프로그램이 기록되는 데이터 캐리어(또는 디지털 저장 매체, 또는 컴퓨터 판독가능 매체)이다. 데이터 캐리어, 디지털 저장 매체 또는 기록된 매체는 전형적으로 유형의 및/또는 비일시적인 것이다.

따라서, 본 발명의 방법의 다른 실시예는 본 명세서에서 기술된 방법들 중 하나를 수행하기 위한 컴퓨터 프로그램을 나타내는 신호들의 데이터 스트림 또는 시퀀스이다. 예를 들어, 신호들의 데이터 스트림 또는 시퀀스는, 예를 들면, 인터넷을 통해 데이터 통신 접속을 거쳐서 전송되도록 구성될 수 있다.

다른 실시예는 본 명세서에서 기술된 방법들 중 하나를 수행하도록 구성되거나 또는 적응되는, 처리 수단, 예를 들면, 컴퓨터 또는 프로그램가능 로직 디바이스를 포함한다.

다른 실시예는 본 명세서에서 기술된 방법들 중 하나를 수행하기 위한 컴퓨터 프로그램이 설치되는 컴퓨터를 포함한다.

본 발명에 따른 다른 실시예는 본 명세서에서 기술된 방법들 중 하나를 수행하기 위한 컴퓨터 프로그램을 수신기에게 (예를 들면, 전자적으로 또는 광학적으로) 전송하도록 구성된 장치 또는 시스템을 포함한다. 수신기는, 예를 들면, 컴퓨터, 모바일 디바이스, 메모리 디바이스 등일 수 있다. 장치 또는 시스템은, 예를 들면, 컴퓨터 프로그램을 수신기에 전송하기 위한 파일 서버를 포함할 수 있다.

일부 실시예들에서, 프로그램가능 로직 디바이스(예를 들면, 필드 프로그램가능 게이트 어레이)는 본 명세서에서 기술된 방법들의 기능들 중 일부 또는 전부를 수행하는데 이용될 수 있다. 일부 실시예들에서, 필드 프로그램가능 게이트 어레이는 마이크로프로세서와 함께 동작하여 본 명세서에서 기술된 방법들 중 하나를 수행할 수 있다. 일반적으로, 방법들은 임의의 하드웨어 장치에 의해 바람직하게 수행된다.

전술한 실시예들은 단지 본 발명의 원리를 예시하는 것이다. 당업자라면, 본 명세서에서 기술된 배열들 및 세부사항들의 수정 및 변경이 가능함을 명백히 이해할 것이다. 따라서, 해당 특허 청구항들의 영역에 의해서만 제한되는 것으로 의도되며, 본 명세서에서의 실시예들의 기술 및 설명을 통해 제공된 특정한 세부사항들에 의해 제한되는 것으로 의도되지는 않는다.

본 발명의 실시예들은 과거의 신호의 값들의 가중을 이용하여 신호의 현재 값을 예측함으로써 신호를 예측 코딩하는 개념을 제공하며, 가중 값들은 신호에 연속적으로 적응될 수 있고, 가중 값들은 신호에 적응되는 시간들에서 송신기 및 수신기 내에서 (예를 들면, 디폴트 값으로의 리셋을 수행함으로써) 동기화될 수 있다.

또한, 본 발명의 실시예들은 예측 신호 코딩을 위한 개념을 제공하며, 방금 언급한 동기화가 발생될 수 있는 시간들, 예컨대, 비트레이트의 예비가 검출되거나 또는 스텝, 논토널 또는 비-정지 상태 이벤트 또는 시간적 부분이 신호 내에서 검출되는 시간은, 신호에 의존하여 선택될 수 있다.

요약하면, 본 발명에 따른 실시예들은 가변 리셋 시간들을 이용하는 예측 코딩 방안에 적용되며, 적응적 예측을 위한 가중 값들은 신호에 연속적으로 적응되어, 예측된 신호와 실제 신호 사이의 차이가 최소화되도록 한다. 여기서, 송신기 내에서의 가중 값들의 적응은 예측 에러에 기초하여 수행될 수 있다. 이러한 방식으로 가중 값들이 신호에 적응될 수 있다.

즉, 본 발명에 따른 실시예들은 예측기 기반 코덱들을 위해 이용될 수 있는 적응적 리셋 시간에 기초한다.

본 발명의 이점은, 가중 값들의 리셋들을 위해 불규칙적인 시간 간격들을 이용함으로써, 신호에 대한 가중 값들의 이상적이지 못한 적응으로 인한 예측 에러의 증가가 효율적으로 방지되거나 또는 감소될 수 있다는 것이다. 더욱이, 본 발명은 예측 에러가 보다 정확하게 표현될 수 있기 때문에 바람직하다. 특히, 리셋이, 예를 들면, (오르간 파이프의 톤의 경우에) 신호가 매우 토널하거나 또는 정상인 시간에서 수행되는 것이 회피되어, 그러한 리셋에 의해 초래될 수 있는 인지가능한 클릭형 아티팩트(click-like artifact)가 효율적으로 억제될 수 있다.

본질적으로 리셋이 미리 결정되거나 또는 고정된 시간 간격들에서 수행되어, 예측 신뢰도의 감소를 초래할 수 있는 현 기술 수준의 구조들과는 반대되는 것으로서, 본 발명의 실시예들은 이러한 단점을 피할 수 있다.

요약하면, 리셋들의 인지성을 감소 또는 방지하기 위해, 리셋들이, 신호에 적응되는 시간들에서 수행될 수 있다. 그 다음, 리셋들은 덜 인지되거나 또는 더 이상 인지되지 않는다. 이러한 시간들은 코더가 비트레이트의 예비를 검출하거나 또는 신호가, 예를 들면, 논토널 또는 비-정지 상태 영역들에 위치된다. 본 발명은 리셋들을 위한 비주기적인 시간들 및 리셋들을 인지할 수 없게 되는 시간들의 결정을 위한 다른 파라미터들의 이용에 기초한다. 본 발명은, 리셋들로 인한 클릭형 잡음들이 방지될 수 있기 때문에 바람직하다. 특히, 예측기들의 가중 값들이 신호에 이상적으로 적응되지 않는 경우, 리셋으로 인해 예측 성능이 감소되거나 또는 저하되는 것이 피해질 수 있다. 본 발명은 리셋이 불필요하게 하지는 않지만, 결과적인 왜곡들/간섭들이 인지되지 않거나 또는 적어도 덜 인지되는 시간들에서 리셋들을 수행하도록 허용한다.

Claims

신호 값들(s(n))의 시퀀스를 갖는 신호(105)를 예측 인코딩하기 위한 인코더(100)로서,
상기 신호(105)(s(n))에 의존하고 하나 이상의 가중 값들(111)(ω_i)에 의존하여, 적응적 예측을 수행함으로써 예측된 신호 값들(115)(s'(n))을 얻는 예측기(110)를 포함하고,
상기 예측기(110)는 상기 신호(105)에 의존하는 시간들에서 상기 가중 값들(111)을 리셋하도록 구성되고,
상기 예측기(110)는 상기 가중 값들(111)을 후속하는 리셋들 사이의 상기 신호(105)에 적응시키도록 구성되는
인코더(100).
제1항에 있어서,
상기 예측기(110)는 상기 신호(105)에 적응되는 시간들에서 상기 가중 값들(111)의 리셋들을 수행하도록 구성되고, 상기 인코더(110)는 상기 가중 값들(111)을 리셋팅하기 위한 상기 리셋 시간들을 선택적으로 선택하여, 상기 선택된 리셋 시간들에서 상기 리셋들에 의해 초래된 왜곡들의 인지성(a perceivability of distortions)이, 상이한 시간들에서 상기 가중 값들(111)을 리셋팅함으로써 초래될 왜곡들의 인지성보다 작게 되도록 구성되는
인코더(100).
제1항 또는 제2항에 있어서,
상기 인코더(200)는 상기 신호(105)를 나타내는 비트스트림(255)을 얻도록 구성되고, 상기 예측기(210)는 상기 비트스트림(255)을 제공하는데 이용가능한 현재 비트레이트 예비(233)(R₀)에 의존하여 상기 리셋들을 수행하도록 구성되는
인코더(200).
제3항에 있어서,
상기 인코더(200)는 상기 신호 값들(105)(s(n))과 상기 예측된 신호 값들(115)(s'(n)) 사이의 차이들에 기초해서 잔여 신호를 생성하여, 상기 비트스트림이, 가변 비트레이트로 인코딩된, 인코딩된 잔여 신호 값들(235)(δ'(n))을 포함하도록 구성되고, 상기 예측기(210)는 가변 시간들에서 상기 가중 값들(111)의 리셋들을 수행하여, 미리 결정된 비트레이트 예비 레벨(239)(R_p) 이상의 비트레이트 예비(233)(R₀)가 존재하는 시간들에서 상기 리셋들이 수행되도록 구성되는
인코더(200).
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 인코더(300)는 상기 신호(105)(s(n))의 신호 분석을 수행하고, 상기 신호의 상기 신호 분석에 의존하여 상기 리셋들을 선택적으로 수행하도록 구성되고, 상기 인코더(300)는 상기 신호(105)를 나타내는 비트스트림(355)을 얻고, 상기 신호 분석에 의존하여 상기 비트스트림 내에서 인코딩된 리셋 정보(345)를 제공하도록 구성되는
인코더(300).
제1항 내지 제5항 중 어느 한 항에 있어서,
상기 인코더(300)는 상기 신호 값들(s(n))으로부터 토널리티(tonality) 파라미터를 결정하고, 상기 토널리티의 결정에 의존하여 상기 신호가 논토널(non-tonal)인 시간들에서 상기 리셋들을 선택적으로 수행하도록 구성되는
인코더(300).
제1항 내지 제6항 중 어느 한 항에 있어서,
상기 인코더(300)는 상기 신호 값들(s(n))으로부터 과도 동작(transient behavior)을 결정하고, 상기 신호가 비-정지 상태(non-stationary)에 있는 시간들에서 상기 리셋들을 수행하도록 구성되는
인코더(300).
제1항 내지 제7항 중 어느 한 항에 있어서,
상기 인코더(300)는 상기 신호 값들(s(n))으로부터 불연속성 동작을 결정하고, 상기 신호가 스텝을 포함하는 시간들에서 상기 리셋들을 수행하도록 구성되는
인코더(300).
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 인코더(360)는 잔여 신호(325)(δ(n))의 잔여 신호 분석을 수행 - 상기 잔여 신호는 상기 신호 값들(105)(s(n))과 상기 예측된 신호 값들(115)(s'(n)) 사이의 차이들에 기초함 - 하고, 상기 잔여 신호의 상기 잔여 신호 분석에 의존하여 상기 리셋들을 선택적으로 수행하도록 구성되고, 상기 인코더(360)는 상기 신호(105)를 나타내고, 인코딩된 잔여 신호 값들(335)(δ'(n))의 시퀀스를 포함하는 비트스트림(355)을 얻도록 구성되고, 상기 인코더는 상기 가중 값들의 리셋을 나타내는 리셋 플래그가 상기 비트스트림 내에 포함되는 것을 피하도록 구성되는
인코더(360).
제9항에 있어서,
상기 인코더(360)는 상기 잔여 신호(325)(δ(n))으로부터 코딩 이득의 측정을 결정하고, 상기 코딩 이득의 측정에 의존하여 상기 리셋들을 선택적으로 수행하도록 구성되는
인코더(360).
제1항 내지 제10항 중 어느 한 항에 있어서,
상기 예측기(110)는 상기 신호에 의존하는 불규칙적인 시간들에서 상기 리셋들을 수행하도록 구성되는
인코더(100).
제1항 내지 제11항 중 어느 한 항에 있어서,
상기 예측기(110)는 예측 에러(435)에 기초하여 상기 가중 값들(415)의 적응을 수행하도록 구성되는
인코더(400).
비트스트림 내에서 인코딩된 잔여 신호 값들(δ(n))의 시퀀스 및 리셋 정보(819)를 포함하는 예측 인코딩된 신호(805)를 디코딩하기 위한 디코더(800)로서,
상기 비트스트림으로부터 상기 잔여 신호 값들(815)(δ(n)) 및 상기 리셋 정보(819)를 얻도록 구성된 비트스트림 파서(810)와,
적응적 예측(821)을 수행하여 예측된 신호 값들(825)(s'(n))을 얻고, 상기 예측된 신호 값들(825)(s'(n)) 및 상기 잔여 신호 값들(815)(δ(n))을 가산(830)하여 디코딩된 신호 값들(835)(s*(n))을 얻도록 구성된 예측기(820)를 포함하고,
상기 예측기(820)는 상기 리셋 정보(819)를 이용하여 상기 적응적 예측을 위해 하나 이상의 가중 값들(811)(ω_i)을 리셋하도록 구성되고,
상기 예측기(820)는 상기 가중 값들을 후속하는 리셋들 사이에서 디코딩될 상기 신호에 적응시키도록 구성되는
디코더(800).
제13항에 있어서,
상기 예측기(820)는 예측 에러(δ(n))에 기초하여 상기 가중 값들의 적응을 수행하도록 구성되는
디코더(800).
비트스트림 내에서 인코딩된 잔여 신호 값들(915)(δ(n))의 시퀀스를 갖는 예측 인코딩된 신호(905)를 디코딩하기 위한 디코더(900)로서,
상기 비트스트림으로부터 상기 잔여 신호 값들(915)(δ(n))을 얻도록 구성된 비트스트림 파서(910)와,
상기 잔여 신호 값들(915)에 의존하여 리셋 시간들을 결정하도록 구성된 리셋 시간 결정기(950)와,
적응적 예측(921)을 수행하여 예측된 신호 값들(925)(s'(n))을 얻고, 상기 예측된 신호 값들(925)(s'(n)) 및 상기 잔여 신호 값들(915)(δ(n))을 가산하여 디코딩된 신호 값들(935)(s*(n))을 얻도록 구성되는 예측기(920)를 포함하고,
상기 예측기(920)는 상기 결정된 리셋 시간들에서 상기 적응적 예측을 위해 하나 이상의 가중 값들(911)(ω_i)을 리셋하도록 구성되고,
상기 예측기(920)는 상기 가중 값들(911)을 후속하는 리셋들 사이에서 디코딩될 상기 신호에 적응시키도록 구성되는
디코더(900).
비트스트림 내에서 인코딩된 잔여 신호 값들(915)(δ(n))의 시퀀스를 갖는 예측 인코딩된 신호(905)를 디코딩하기 위한 디코더(1000)로서,
상기 비트스트림으로부터 상기 잔여 신호 값들(915)(δ(n))을 얻도록 구성된 비트스트림 파서(910)와,
상기 예측 인코딩된 신호(905)를 나타내는 비트스트림의 현재 비트레이트 예비(1011)(R₀)에 의존하여 리셋 시간들을 결정하도록 구성된 리셋 시간 결정기(1020)와,
적응적 예측(921)을 수행하여 예측된 신호 값들(925)(s'(n))을 얻고, 상기 예측된 신호 값들(925)(s'(n)) 및 상기 잔여 신호 값들(915)(δ(n))을 가산하여 디코딩된 신호 값들(935)(s*(n))을 얻도록 구성되는 예측기(920)를 포함하고,
상기 예측기(920)는 상기 결정된 리셋 시간들에서 상기 적응적 예측을 위해 하나 이상의 가중 값들(911)(ω_i)을 리셋하도록 구성되고,
상기 예측기(920)는 상기 가중 값들(911)을 후속하는 리셋들 사이에서 디코딩될 상기 신호에 적응시키도록 구성되는
디코더(1000).
신호 값들(s(n))의 시퀀스를 갖는 신호(1101)를 예측 인코딩하고, 잔여 신호 값들(δ(n))의 시퀀스를 갖는 신호(1105)의 예측 인코딩된 버젼을 디코딩하기 위한 시스템(1100)으로서,
제1항 내지 제12항 중 어느 한 항에 따른 인코더(1110)와,
제13항 내지 제16항 중 어느 한 항에 따른 디코더(1120)를 포함하고,
상기 인코더(1110) 및 상기 디코더(1120)의 상기 예측기들(110)은 상기 리셋들을 동기적으로 수행하도록 구성되는
시스템(1100).
예측 인코딩된 정보 신호로서,
실제 신호 값들(s(n))과 예측된 신호 값들(s'(n)) 사이의 차이들을 나타내는 예측 에러 정보 신호 - 상기 예측된 신호 값들(s'(n))은 하나 이상의 가중 값들(ω_i)에 따라 예측되고, 상기 가중 값들은 후속하는 리셋들 사이의 상기 신호에 적응됨 - 와,
상기 가중 값들이 리셋되는 시간들을 기술하는 리셋 정보를 포함하는
예측 인코딩된 정보 신호.
제18항에 있어서,
상기 리셋 정보에 의해 불규칙적인 시간들이 기술되는
예측 인코딩된 정보 신호.
신호 값들(s(n))의 시퀀스를 갖는 신호(105)를 예측 인코딩하기 위한 방법으로서,
상기 신호(105)(s(n))에 의존하고, 하나 이상의 가중 값들(111)(ω_i)에 의존하여, 적응적 예측을 수행함으로써 예측된 신호 값들(115)(s'(n))을 얻는 단계를 포함하고,
상기 적응적 예측을 수행하는 단계는, 상기 신호(105)에 의존하는 시간들에서 상기 가중 값들(111)을 리셋팅하고, 상기 가중 값들(111)을 후속하는 리셋들 사이의 상기 신호(105)에 적응시키는 단계를 포함하는
방법.
비트스트림 내에서 인코딩된 잔여 신호 값들(δ(n))의 시퀀스 및 리셋 정보(819)를 갖는 예측 인코딩된 신호(805)를 디코딩하기 위한 방법으로서,
상기 비트스트림으로부터 상기 잔여 신호 값들(815)(δ(n)) 및 상기 리셋 정보(819)를 얻는 단계와,
적응적 예측(821)을 수행하여 예측된 신호 값들(825)(s'(n))을 얻고, 상기 예측된 신호 값들(825)(s'(n)) 및 상기 잔여 신호 값들(815)(δ(n))을 가산(830)하여 디코딩된 신호 값들(835)(s*(n))을 얻는 단계를 포함하고,
상기 적응적 예측(821)을 수행하고, 가산(830)하는 단계는, 상기 리셋 정보(819)를 이용하여 상기 적응적 예측을 위해 하나 이상의 가중 값들(811)(ω_i)을 리셋팅하고, 상기 가중 값들(811)을 후속하는 리셋들 사이에서 디코딩될 상기 신호에 적응시키는 단계를 포함하는
방법.
제21항에 있어서,
상기 적응적 예측을 수행하는 단계는 예측 에러(δ(n))에 기초하는
방법.
비트스트림 내에서 인코딩된 잔여 신호 값들(915)(δ(n))의 시퀀스를 갖는 예측 인코딩된 신호(905)를 디코딩하기 위한 방법으로서,
상기 비트스트림으로부터 상기 잔여 신호 값들(915)(δ(n))을 얻는 단계와,
상기 잔여 신호 값들(915)에 의존하여 리셋 시간을 결정하는 단계와,
적응적 예측(921)을 수행하여 예측된 신호 값들(925)(s'(n))을 얻고, 상기 예측된 신호 값들(925)(s'(n)) 및 상기 잔여 신호 값들(915)(δ(n))을 가산(930)하여 디코딩된 신호 값들(935)(s*(n))을 얻는 단계를 포함하고,
상기 적응적 예측(921)을 수행하고, 가산(930)하는 단계는, 상기 결정된 리셋 시간들에서 상기 적응적 예측을 위해 하나 이상의 가중 값들(911)(ω_i)을 리셋팅하고, 상기 가중 값들(911)을 후속하는 리셋들 사이에서 디코딩될 상기 신호에 적응시키는 단계를 포함하는
방법.
비트스트림 내에서 인코딩된 잔여 신호 값들(915)(δ(n))의 시퀀스를 갖는 예측 인코딩된 신호(905)를 디코딩하기 위한 방법으로서,
상기 비트스트림으로부터 상기 잔여 신호 값들(915)(δ(n))을 얻는 단계와,
상기 예측 인코딩된 신호(905)를 나타내는 비트스트림의 현재 비트레이트 예비(1011)(R₀)에 의존하여 리셋 시간들을 결정하는 단계와,
적응적 예측(921)을 수행하여 예측된 신호 값들(925)(s'(n))을 얻고, 상기 예측된 신호 값들(925)(s'(n)) 및 상기 잔여 신호 값들(915)(δ(n))을 가산(930)하여 디코딩된 신호 값들(935)(s*(n))을 얻는 단계를 포함하고,
상기 적응적 예측(921)을 수행하고, 가산(930)하는 단계는, 상기 결정된 리셋 시간들에서 상기 적응적 예측을 위해 하나 이상의 가중 값들(911)(ω_i)을 리셋팅하고, 상기 가중 값들(911)을 후속하는 리셋들 사이에서 디코딩될 상기 신호에 적응시키는 단계를 포함하는
방법.
신호 값들(s(n))의 시퀀스를 갖는 신호(1101)를 예측 인코딩하고, 잔여 신호 값들(δ(n))의 시퀀스를 갖는 신호(1105)의 예측 인코딩된 버젼을 디코딩하기 위한 방법으로서,
제20항에 따른 인코딩을 위한 방법과,
제21항 내지 제24항 중 어느 한 항에 따른 디코딩을 위한 방법을 포함하고,
상기 하나 이상의 가중 값들을 리셋팅하는 단계에서, 상기 리셋들이 동기적으로 수행되는
방법.
컴퓨터 상에서 실행될 때, 제20항에 따른 예측 인코딩을 위한 방법, 제21항 내지 제24항 중 어느 한 항에 따른 디코딩을 위한 방법, 또는 제25항에 따른 예측 인코딩 및 디코딩을 위한 방법을 수행하기 위한 프로그램 코드를 갖는 컴퓨터 프로그램.