KR20130116023A - 일체형 전도성 기판 및 이를 채용한 전자 소자 - Google Patents

일체형 전도성 기판 및 이를 채용한 전자 소자 Download PDF

Info

Publication number
KR20130116023A
KR20130116023A KR1020130039340A KR20130039340A KR20130116023A KR 20130116023 A KR20130116023 A KR 20130116023A KR 1020130039340 A KR1020130039340 A KR 1020130039340A KR 20130039340 A KR20130039340 A KR 20130039340A KR 20130116023 A KR20130116023 A KR 20130116023A
Authority
KR
South Korea
Prior art keywords
layer
conductive substrate
oxide
integrated conductive
semiconductor
Prior art date
Application number
KR1020130039340A
Other languages
English (en)
Other versions
KR101476907B1 (ko
Inventor
이태우
김영훈
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to US14/394,073 priority Critical patent/US9608214B2/en
Priority to PCT/KR2013/003009 priority patent/WO2013154355A1/ko
Publication of KR20130116023A publication Critical patent/KR20130116023A/ko
Application granted granted Critical
Publication of KR101476907B1 publication Critical patent/KR101476907B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/865—Intermediate layers comprising a mixture of materials of the adjoining active layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

일체형 전도성 기판 및 이를 채용한 전자 소자가 제공된다.

Description

일체형 전도성 기판 및 이를 채용한 전자 소자{Integral and conductive substrate and electric device including the same}
일체형 전도성 기판 및 이를 채용한 전자 소자에 관한 것이다.
유기 발광 소자(organic light emitting diode, OLED)는 자발광형 소자로서 시야각이 넓고 콘트라스트가 우수할 뿐만 아니라, 응답시간이 빠르며, 휘도, 구동전압 및 응답속도 특성이 우수하고 다색화가 가능하다는 장점을 가지고 있다.
일반적인 유기 발광 소자는 투명 기판, 애노드 및 캐소드와 상기 애노드 및 캐소드 사이에 개재된 유기층을 포함할 수 있다. 상기 유기층은, 정공주입층, 정공수송층, 발광층, 전자수송층 및 전자주입층 등을 포함할 수 있다. 상기 애노드로부터 주입된 정공은 정공수송층을 경유하여 발광층으로 이동하고, 캐소드로부터 주입된 전자는 전자수송층을 경유하여 발광층으로 이동한다. 상기 정공 및 전자와 같은 캐리어들은 발광층 영역에서 재결합하여 엑시톤(exiton)을 생성하는데, 이 엑시톤이 여기 상태에서 기저상태로 변하면서 광이 생성된다.
OLED연구 초기단계에서는 주로 간단한 소자구조를 진공공정을 통한 저분자물질을 증착하여 제작한 저분자 OLED (Small Molecule OLED) 위주로 연구가 되었으나, 2000년대 들어서는 플렉시블 유기전자소자 (Flexible organic electronics)의 구현이 가능하며 스핀코팅 (Spin-coating), 잉크젯 프린팅 (Ink-jet Printing) 및 Roll-to-Roll (R2R) 코팅 방식의 값싸고 대량생산이 가능한 용액공정으로 고분자 LED (Polymer Light-Emitting Diodes: PLED) 소자를 구현하려는 연구들이 활발히 진행되고 있다.
고효율, 장수명의 유기 발광 소자(OLED)나 고분자 발광 소자(PLED)를 구현하기 위해서 주로 여러 개의 층(multi-layered)으로 이루어진 소자들에 대한 연구들이 보고되고 있다. 그러나 여러 개의 층을 적용할수록 공정의 단가를 높이는 단점이 있어 상용화를 고려하였을 때에는 추가적인 전하수송층을 사용하지 않고 단순화된 OLED 소자를 구현하는 연구가 매우 중요한 이슈라 할 수 있다. 또한 단순화되면서도 공기 중에서 안정적인 용액 공정 PLED를 구현하는 연구를 비롯하여 봉지 공정 (Encapsulation)이 필요하지 않은 소자 구조 및 인쇄방식을 소자에 적용하는 것이 대량 생산을 위한 롤투롤(R2R) 공정의 적용을 앞당기는 의미 있는 연구가 될 것이다. 이를 구현 하기 위한 한가지 방법으로 산화물 반도체를 전자수송층으로 사용하고 최상부에 공기중에 안정된 전 극을 형성하는 역구조 PLED를 개발하는 것이 중요하게 부각되었다.
전 세계적으로 신?재생에너지에 대한 관심이 고조되고 있는 현 시점에서, 미래 에너지로써의 가능성과 다양한 장점을 지닌 유기 태양 전지(organic photovoltaic cells: OPV)가 주목 받고 있다. 상기 유기 태양 전지는, 실리콘을 이용한 무기 태양 전지에 비하여, 박막화 및 저비용 제조가 가능하여, 향후 각종 플렉서블 소자에 다양하게 적용될 수 있다는 장점을 가질 수 있다.
통상적인 유기 태양 전지는, 양극, 정공 추출층, 광활성층 및 음극을 포함할 수 있다. 상기 유기 태양 전지에 조사된 광은 상기 광활성층에서 전자 및 정공으로 분리되어, 정공은 정공 추출층을 경유하여 양극을 통하여 추출되고, 전자는 음극을 통하여 추출될 수 있다.
고효율, 장수명 및 소자구조의 단순화 등의 이슈들을 해결하기 위하여 TiO2, ZrO2, ZnO 등의 금속 산화물 (Metal Oxide)를 사용한 역구조 고분자 PLED (inverted PLED) 및 유기 태양 전지 (OPV) 연구들이 공기중에서 안정되면서 R2R공정에 적용될 수 있는 가장 대표적인 방안으로 대두되고 있다.
역구조 소자는 일반적인 OLED 및 OPV 소자 구조에서 인듐 주석 산화물 (ITO)과 같은 투명전극으로부터 정공이 주입되는 것과는 대조적으로 투명전극 (예, ITO혹은 FTO)로부터 전자가 주입되어 음극 (cathode) 역할을 하며 양극(anode)은 Au, Ag 등의 금속을 주로 사용할 수 있다.
역구조 소자의 이러한 구조로 인해 일반적인 OLED 및 OPV소자에서 사용하는 반응성 높은 전자 주입 전극 (즉, 음극) 인 Ca, Ba 및 Li 등의 금속을 사용하지 않을 수 있으며, 양극과 음극 모두 일함수(Work-function)가 높아 공기나 수분에 반응성이 없는 물질들을 사용할 수 있다는 장점이 있다. 역구조 PLED 및 OPV 소자의 전자주입층으로 유기물들을 사용할 수도 있지만 특히 금속 산화물이 대체로 가시광선 영역에서의 투명도 (Transparency)가 좋고 전하 수송 (Charge Transport) 능력이 좋으며 공기 중에서도 안정하여 이러한 용액 공정으로 형성되는 금속 산화물을 역구조 소자에 응용하려는 연구들이 많이 진행되고 있다.
그러나, 종래의 유리 기판위에 올려져 있는 전극인 ITO 및 FTO와 같은 산화물 전극은 구부리거나 휘게 되면 박막에 균열이 발생하여 더 이상 전극으로서의 역할을 하지 못하게 된다. 또한 기판도 200℃ 이상의 고온 공정에서 금속 산화물을 증착 하는 공정에서 견뎌야 하기 때문에 기존에 유리 기판으로 사용하였으나 유연하지 못하는 문제점이 있다. 따라서 기계적 강도가 우수하여 구부릴 수 있으며 200℃ 이상에서 고온 공정에도 잘 견딜 수 있는 기판과 전극을 필요로 하게 된다. 이러한 기판으로 금속 호일을 사용할 수 있으나 선행 기술에서는 금속 호일을 사용하는 경우 절연성 평탄화층을 형성한 후에 전극을 다시 증착하는 방식으로 소자를 구현하거나, 금속호일 상부에 다시 평탄화와 반사전도막 역학을 하는 금속을 증착하는 등의 복잡한 구조를 갖는 소자가 제시되어 있다.
기판과 전극의 역할을 동시에 하는 일체형 전도성 기판 및 이를 채용한 전자 소자를 제공하는 것이다.
일 구현예에 따르면, 제1표면 거칠기(Root Mean Square Roughness: Rq) 값을 갖는 제1표면을 갖고, 비철계 금속으로 이루어진, 금속층; 및 상기 제1표면 상에 형성되고, 제2표면 거칠기 값을 갖는 제2표면을 갖고, 반도체 물질을 포함한 반도체층;을 포함하고,
상기 반도체층은, 상기 반도체 물질 및 상기 반도체 물질의 전구체 중 적어도 하나를 이용한 용액 공정에 의하여 형성되어 상기 금속층의 제1표면을 평탄화시키는 반도체성 평탄화층을 포함하고,
상기 제2표면 거칠기 값은 상기 제1표면 거칠기 값보다 작고,
기판과 전극의 역할을 동시에 하는, 일체형 전도성 기판이 제공된다.
상기 일체형 전도성 기판 중 상기 제1표면 거칠기 값은 10nm 이상이고, 상기 제2표면 거칠기 값이 10nm 미만일 수 있다.
상기 비철계 금속은 구리, 알루미늄, 금, 백금, 팔라디움, 은, 니켈, 납, 니오디움, 아연 및 주석 중에서 선택된 1종 이상의 금속을 포함할 수 있다.
상기 반도체층에 포함된 반도체 물질은 TiOx(x는 1 내지 3의 실수임), 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화아연주석(Zinc Tin Oxide), 산화갈륨 (Ga2O3), 산화텅스텐(WO3), 산화알루미늄, 산화티타늄, 산화바나듐(V2O5 , VO2, V4O7 and V5O9, V2O3) 산화몰리브데늄 (MoO3 or MoOx), 산화구리 (Copper(II) Oxide: CuO), 산화니켈(NiO), 산화구리알루미늄(CopperAluminiumOxide:CAO, CuAlO2), 산화아연로듐 (ZincRhodiumOxide: ZRO, ZnRh2O4), 산화철, 산화크롬, 산화비스무스, IGZO (indium-Gallium Zinc Oxide), 및 ZrO2 중에서 선택된 적어도 하나를 포함할 수 있다.
다른 구현예에 따르면,
제1표면 거칠기(Rq) 값을 갖는 제1표면을 갖고, 비철계 금속으로 이루어진, 금속층을 준비하는 단계; 및 상기 금속층의 제1표면 상에, 제2표면 거칠기 값을 갖는 제2표면을 갖고, 반도체 물질을 포함한 반도체층을 형성하는 단계;를 포함하고,
상기 반도체층 형성 단계는,
상기 금속층의 제1표면 상에, 상기 반도체 물질 및 상기 반도체 물질의 전구체 중 적어도 하나와 용매를 포함한 제1혼합물을 제공한 후 상기 용매를 제거하여, 상기 금속층의 제1표면을 평탄화시키는 반도체성 평탄화층을 형성하는 공정을 포함하고,
상기 제2표면 거칠기 값이 상기 제1표면 거칠기 값보다 작은,
일체형 전도성 기판의 제조 방법이 제공된다.
또 다른 구현예에 따르면, 상기 일체형 전도성 기판을 채용한 전자 소자가 제공된다.
상기 전자 소자 중, 상기 일체형 전도성 기판은, i) 기판과 음극의 역할을 동시에 하거나, ii) 기판과 양극의 역할을 동시에 할 수 있다.
상기 전자 소자 중, 일체형 전도성 기판의 금속층 하면은 외기와 접촉할 수 있다.
상기 전자 소자 중, 상기 일체형 전도성 기판의 반도체층 상부에는 화소 정의막이 패터닝되어 있을 수 있다.
상기 전자 소자는,
상기 일체형 전도성 기판;
상기 일체형 전도성 기판의 반도체층에 대향된 투명 양극; 및
상기 일체형 전도성 기판의 반도체층과 상기 투명 양극 사이에 개재된 발광층;
을 포함하고, 상기 일체형 전도성 기판은 기판과 음극의 역할을 동시에 하는, 유연 역구조 유기 발광 소자(flexible inverted organic light emitting diode)일 수 있다.
또는, 상기 전자 소자는,
상기 일체형 전도성 기판;
상기 일체형 전도성 기판의 반도체층에 대향된 투명 양극; 및
상기 일체형 전도성 기판의 반도체층과 상기 투명 양극 사이에 개재된 광활성층;
을 포함하고, 상기 일체형 전도성 기판은 기판과 음극의 역할을 동시에 하는, 유연 역구조 유기 태양 전지(flexible inverted organic photovoltaic cells)일 수 있다.
기판과 전극의 역할을 동시에 하는 일체형 전도성 기판은 우수한 기계적 강도, 표면 평탄화도 및 전도도를 가지므로, 공기 중에서 안정한 전자 소자(예를 들면, 유기 발광 소자 및 유기 태양 전지)에 유용하게 사용될 수 있다. 또한, 상기 일체형 전도성 기판은 유연 특성을 가지면서도 저비용 대량 생산이 가능하다.
도 1은 상기 일체형 전도성 기판의 일 구현예를 개략적으로 나타낸 도면이다.
도 2는 상기 일체형 전도성 기판의 다른 구현예를 개략적으로 나타낸 도면이다.
도 3은 상기 일체형 전도성 기판의 또 다른 구현예를 개략적으로 나타낸 도면이다.
도 4는 상기 유기 발광 소자의 일 구현예를 개략적으로 나타낸 도면이다.
도 5는 상기 유기 태양 전지의 일 구현예를 개략적으로 나타낸 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 일 구현예에 따른 일체형 전도성 기판(100)의 단면을 개략적으로 나타낸 도면이다.
상기 일체형 전도성 기판(100)은, i) 금속층(101) 및 ii) 금속층(101)의 제1표면(101S)에 접촉한 반도체성 평탄화층(103A)으로 이루어진 반도체층(103)을 포함한다. 금속층(101)의 제1표면(101S)는 제1표면 거칠기 값을 갖고, 반도체층(103)의 제2표면(103S)는 제2표면 거칠기 값을 갖는다. 상기 제2표면 거칠기 값은 상기 제1표면 거칠기 값보다 작다.
상기 금속층(101)은 불투명 금속층이며, 단일층 구조를 갖는다. 상기 금속층(101)은 비철계 금속으로 이루어져 있다.
본 명세서 중 "비철계 금속"이란, 금속이되, 철(Fe)을 제외한 금속을 의미한다.
상기 금속층(101)은 금속 호일일 수 있다. 따라서, 상기 일체형 전도성 기판(100)은 유연(flexible) 특성을 가질 수 있다.
상기 금속층(101)의 비철계 금속은, 구리, 알루미늄, 금, 백금, 팔라디움, 은, 니켈, 납, 니오디움, 아연 및 주석 중에서 선택된 1종 이상의 금속을 포함할 수 있다.
예를 들어, 상기 금속층(101)은 1종의 금속으로 이루어진 층이거나, 2종 이상의 서로 다른 금속이 공증착된 층이거나, 2종 이상의 서로 다른 금속의 합금으로 이루어진 층일 수 있다.
구체적으로, 상기 금속층(101)은 구리 호일, 니켈 호일, 알루미늄 호일일 수 있으나, 이에 한정되는 것은 아니다.
상기 금속층(101)의 두께는 50nm 내지 5mm, 예를 들면, 10㎛ 내지 500㎛일 수 있다. 상기 금속층(101)의 두께가 상술한 범위를 만족할 경우, 상기 일체형 전도성 기판(100)은 불투명 특성 및 유연 특성을 가질 수 있다.
상기 금속층(101)의 제1표면(101S)의 제1표면 거칠기 값은 평균제곱거칠기(Root-Mean-Square Average Roughness: Rq) 값(원자힘현미경 (atomic force microscope: AFM)으로 측정함)이다.
본 명세서 중 "표면 거칠기 값"은 AFM으로 측정할 수 있는 상기 Rq값을 의미한다.
예를 들어, 상기 금속층(101)이 금속 호일일 경우, 제1표면(101S)의 제1표면 거칠기 값은 10nm 이상일 수 있다.
구체적으로, 통상적으로 시판되는 구리 호일은 100 nm 이상의 표면 거칠기 값을 가질 수 있다. 상기 시판 구리 호일 표면에 대하여 기계적 연마(mechanical polishing), 화학기계적연마(chemical mechanical polishing) 또는 전해연마(electro-polishing) 공정을 1회 또는 2회 수행함으로써, 구리 호일의 표면 거칠기 값은 10nm 내지 100nm 범위의 값을 가질 수 있다.
상기 금속층(101)의 제1표면(101S)의 제1표면 거칠기 값을 10nm 미만으로 만들기 위해서는 통상적으로 3회 이상의 연마 공정이 필요한데, 이러한 3회 이상의 연마는 고비용 공정이다. 여기서, 비용 절감을 위하여, 예를 들면, 10nm 이상의 제1표면 거칠기 값을 갖는 제1표면(101S)을 갖는 금속층(101) 상에 바로(directly), 유기 발광 소자 또는 유기 태양 전지의 유기층(예를 들면, 전자 주입 계면층, 발광층 또는 전공 주입층 등)을 형성할 경우, 유기 발광 소자 또는 유기 태양 전지의 전기적 단락(electrical short)전기적 단락(electrical short)이 발생하여, 유기 발광 소자 또는 유기 태양 전지의 전기적 특성이 급격히 저하될 수 있다.
상술한 바와 같은 문제점을 해결하고자, 본 발명자는, 금속층(101)의 제1표면(101S)의 큰 제1표면 거칠기 값을 감소시킬 수 있으면서도 저비용 공정으로 형성가능하면서 기판이 소자에 바로 적용이 가능하도록 반도체성 평탄화층(103A)을 고안하게 되었다.
상기 반도체성 평탄화층(103A)은 반도체 물질 및 반도체 물질의 전구체 중 적어도 하나를 이용한 용액 공정에 의하여 형성되어, 상기 금속층(101)의 제1표면(101S)을 평탄화시킬 수 있다.
본 명세서 중 "용액 공정"이란, 흐름성을 갖는 혼합물을 소정의 기판 상에 제공한 후 상온 방치 공정 또는 상온 이상의 온도에서의 열처리 공정에 의하여 상기 혼합물의 흐름성을 제거함으로써 소정의 막을 형성하는 공정을 의미한다.
반도체성 평탄화층(103A)은 용액 공정에 의하여 형성되는 것이므로, 반도체성 평탄화층(103A) 즉, 반도체층(103)의 제2표면(103S) 모폴로지는 금속층(101)의 제1표면(101S) 모폴로지를 따르지 않는다. 따라서, 반도체성 평탄화층(103A) 즉, 반도체층(103)의 제2표면(103S)의 제2표면 거칠기 값은 금속층(101)의 제1표면(101S)의 제1표면 거칠기 값보다 작다.
예를 들어, 상기 반도체층(103) 제2표면(103S)의 제2표면 거칠기 값은 금속층(101)의 제1표면(101S)의 제1표면 거칠기 값의 약 50% 이하일 수 있다.
구체적으로, 상기 반도체성 평탄화층(103A), 즉, 반도체층(103) 제2표면(103S)의 제2표면 거칠기 값은 10nm 미만일 수 있다.
따라서, 반도체성 평탄화층(103A) 즉, 반도체층(103) 제2표면(103S)에 유기 발광 소자 또는 유기 태양 전지의 유기층(예를 들면, 전자 주입 계면층, 발광층 또는 정공 주입층)을 바로(directly) 형성하더라도, 전기적 단락(electrical short) 등의 전기적 불량이 발생하지 않으므로, 고품위 유기 발광 소자 또는 유기 태양 전지를 구현할 수 있다. 뿐만 아니라, 상기 반도체성 평탄화층(103A)은 저비용 대량 생산에 유리한 용액 공정을 이용하여 형성되는 것이므로, 도 1의 일체형 전도성 기판(100)을 이용함으로써, 유기 발광 소자 또는 유기 태양 전지의 제조 단가를 낮출 수 있다.
상기 반도체성 평탄화층(103A)에 포함된 반도체 물질은, TiOx(x는 1 내지 3의 실수임), 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화아연주석(Zinc Tin Oxide), 산화갈륨 (Ga2O3), 산화텅스텐(WO3), 산화알루미늄, 산화티타늄, 산화바나듐(V2O5 , VO2, V4O7 and V5O9, V2O3) 산화몰리브데늄 (MoO3 or MoOx), 산화구리 (Copper(II) Oxide: CuO), 산화니켈(NiO), 산화구리알루미늄(CopperAluminiumOxide:CAO, CuAlO2), 산화아연로듐 (ZincRhodiumOxide: ZRO, ZnRh2O4), 산화철, 산화크롬, 산화비스무스, IGZO (indium-Gallium Zinc Oxide), 및 ZrO2 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 반도체 물질은 공기나 수분에 반응성이 없는 물질들로 가시광선 영역에서의 투과도 (Transparency)가 우수한 반도체 물질 중에서 선택될 수 있다.
상기 반도체 물질의 예로서, TiOx(x는 1 내지 3의 실수임), 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화아연주석(Zinc Tin Oxide), 산화갈륨 (Ga2O3), 산화텅스텐(WO3), 산화알루미늄, 산화티타늄, 산화바나듐(V2O5 , VO2, V4O7 and V5O9, V2O3), 산화몰리브데늄 (MoO3 or MoOx), 산화철, 산화크롬, 산화비스무스, IGZO (indium-Gallium Zinc Oxide), 및 ZrO2 등을 들 수 있는데, 상기 물질은 N-형 반도체 특성을 가지므로 전자 수송 능력이 우수하다. 따라서, 일체형 전도성 기판(100)은 우수한 전자 주입 특성을 가질 수 있다.
또는, 상기 반도체 물질의 다른 예로서, 산화니켈(NiO), 산화구리 (Coppoer(II) Oxide: CuO), 산화구리알루미늄(CopperAluminiumOxide:CAO, CuAlO2), 산화아연로듐 (ZincRhodiumOxide: ZRO, ZnRh2O4) 등을 들 수 있는데, 상기 물질은 P-형 반도체 특성을 가지므로 정공 수송 능력이 우수하다.
따라서, 일체형 전도성 기판(100)은 우수한 정공 주입 특성을 가질 수 있다. 또한, N-형 반도체인 산화주석(SnO2), 산화아연(ZnO), 산화아연주석(Zinc Tin Oxide), 산화텅스텐(WO3), 산화바나듐(V2O5 , VO2, V4O7 and V5O9, V2O3), 산화몰리브데늄 (MoO3 or MoOx)의 경우 일함수가 크기 때문에 이를 이용한 일체형 전도성 기판(100)은 정공 주입 전극으로도 활용이 가능하다.
상기 반도체층(103)의 두께는 5nm 내지 300nm, 예를 들면 20nm 내지 100nm일 수 있으나, 이에 한정되는 것은 아니다. 상기 반도체층(103)의 두께가 상기 범위를 만족함으로써, 금속층(101)의 제1표면(101S)을 효과적으로 평탄화시키면서 일체형 전도성 기판(100)의 유연 특성을 유지할 수 있다.
상기 일체형 전도성 기판(100)은 기판과 전극의 역할을 동시에 한다. 따라서, 상기 일체형 전도성 기판(100)을 유기 발광 소자 또는 유기 태양 전지의 기판 및 전극으로 이용할 경우, 상기 일체형 전도성 기판(100)의 반도체층(103) 상부에는 유기 발광 소자 및 유기 태양 전지의 유기층(예를 들면, 전자 주입 계면층, 발광층 또는 정공 주입층)이 바로(directly) 형성될 수 있다.
한편, 상기 일체형 전도성 기판(100)을 전자 소자에 채용할 경우, 상기 일체형 전도성 기판(100) 중 금속층(101) 하면, 즉, 금속층(101) 중 제1표면(101S)의 반대측면은 외기와 접촉한다.
따라서, 상기 일체형 전도성 기판(100)은, 유리 기판 상에 형성되어 전극만의 역할을 하고 기판의 역할을 수행할 수 없는 금속층 및 전도성 산화물과는 구별되는 것이며, 기판으로서 금속 호일 등을 사용하고, 상기 금속 호일 상부에 절연성 평탄화층 (혹은 절연성 버퍼층)을 형성한 다음, 상기 절연성 평탄화층 상부에 전극이 형성되어 있는 다층 구조와도 구별되는 것이다.
상기 일체형 전도성 기판(100)의 제조 방법의 일 구현예는 하기와 같다.
먼저, 금속층(101)을 준비한다. 상기 금속층(101)으로는, 최소한의 비용이 요구되는 연마 공정(예를 들면, 1회 또는 2회의 연마 공정)으로 표면 처리된 시판 금속 호일(예를 들면, 구리 호일)을 이용할 수 있다.
이어서, 상기 금속층(101)의 제1표면(101S) 상에, 반도체 물질 및 상기 반도체 물질의 전구체 중 적어도 하나와 용매를 포함한 제1혼합물을 제공한 후 상기 용매를 제거하여 상기 금속층(101)의 제1표면(101S)을 평탄화시키는 반도체성 평탄화층(103A) 즉, 반도체층(103)을 형성한다.
상기 반도체 물질의 구체예는 상술한 바를 참조한다.
상기 제1혼합물이 반도체 물질을 포함할 경우, 예를 들면, 반도체 물질의 나노 입자를 포함할 수 있다. 상기 나노 입자의 평균 입경은 1nm 내지 100nm일 수 있다.
상기 제1혼합물이 반도체 물질의 전구체를 포함할 경우, 상기 반도체 물질의 전구체는 제1혼합물 중 용매 제거 공정(예를 들면, 열처리 공정) 중 반도체 물질로 전환될 수 있는 임의의 물질 중에서 선택될 수 있다.
예를 들어, 상기 반도체 물질의 전구체는 졸-겔 전구체일 수 있다.
상기 제1혼합물이 반도체 물질의 졸-겔 전구체를 포함하고 상기 반도체 물질이 금속 산화물일 경우, 상기 졸-겔 전구체는, 상기 금속 산화물 자체 또는 상기 금속 산화물의 금속을 포함한 염(예를 들면, 금속 할로겐화물, 금속 황산염, 금속 과염소산염 등) 중에서 선택될 수 있다.
예를 들어, 상기 반도체성 평탄화층(103A)이 ZnO을 포함할 경우, 상기 제1혼합물은 ZnO 전구체로서, 아연 산화물, 황산 아연, 불화 아연, 염화 아연, 브롬화 아연, 요오드화 아연, 과염소산 아연, 수산화아연(Zn(OH)2), 아세트산아연(Zn(CH3COO)2), 아세트산아연수화물(Zn(CH3(COO)2·nH2O), 디에틸아연(Zn(CH3CH2)2), 질산 아연(Zn(NO3)2), 질산아연수화물(Zn(NO3)2·nH2O), 탄산아연 (Zn(CO3)), 아연아세틸아세토네이트(Zn(CH3COCHCOCH3)2), 및 아연아세틸아세토네이트수화물(Zn(CH3COCHCOCH3)2·nH2O) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화인듐을 포함할 경우, 상기 제1혼합물은 산화인듐 전구체로서, 질산인듐수화물(In(NO3)3·nH2O), 아세트산인듐(In(CH3COO)2), 아세트산인듐수화물(In(CH3(COO)2·nH2O), 염화인듐(InCl, InCl2, InCl3), 질산인듐(In(NO3)3), 질산인듐수화물(In(NO3)3·nH2O), 인듐아세틸아세토네이트(In(CH3COCHCOCH3)2) 및 인듐아세틸아세토네이트수화물(In(CH3COCHCOCH3)2·nH2O) 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화주석을 포함할 경우, 상기 제1혼합물은 산화주석 전구체로서, 아세트산주석(Sn(CH3COO)2), 아세트산주석수화물(Sn(CH3(COO)2·nH2O), 염화주석(SnCl2, SnCl4), 염화주석수화물(SnCln·nH2O), 주석아세틸아세토네이트(Sn(CH3COCHCOCH3)2) 및 주석아세틸아세토네이트수화물(Sn(CH3COCHCOCH3)2·nH2O) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화갈륨을 포함할 경우, 상기 제1혼합물은 산화갈륨 전구체로서, 질산갈륨(Ga(NO3)3), 질산갈륨수화물(Ga(NO3)3·nH2O), 갈륨아세틸아세토네이트(Ga(CH3COCHCOCH3)3), 갈륨아세틸아세토네이트수화물(Ga(CH3COCHCOCH3)3·nH2O) 및 염화갈륨(Ga2Cl4, GaCl3) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화텅스텐을 포함할 경우, 상기 제1혼합물은 산화텅스텐 전구체로서, 탄화텅스텐(WC), 텅스텐산분말(H2WO4), 염화텅스텐(WCl4, WCl6), 텅스텐아이소프로폭사이드(W(OCH(CH3)2)6), 텅스텐나트륨(Na2WO4), 텅스텐나트륨수화물(Na2WO4·nH2O), 텅스텐산암모늄((NH4)6H2W12O40), 텅스텐산암모늄수화물((NH4)6H2W12O40·nH2O) 및 텅스텐에톡사이드(W(OC2H5)6) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화알루미늄을 포함할 경우, 상기 제1혼합물은 산화알루미늄 전구체로서, 염화알루미늄(AlCl3), 질산알루미늄(Al(NO3)3), 질산알루미늄수화물(Al(NO3)3·nH2O) 및 알루미늄부톡사이드(Al(C2H5CH(CH3)O)) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화티타늄을 포함할 경우, 상기 제1혼합물은 산화티타늄 전구체로서, 티타늄아이소프로폭사이드(Ti(OCH(CH3)2)4), 염화티타늄(TiCl4), 티타늄에톡사이드(Ti(OC2H5)4) 및 티타늄부톡사이드(Ti(OC4H9)4) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화바나듐을 포함할 경우, 상기 제1혼합물은 산화바나듐 전구체로서, 바나듐아이소프로폭사이드(VO(OC3H7)3), 바나듐산암모늄(NH4VO3), 바나듐아세틸아세토네이트(V(CH3COCHCOCH3)3) 및 바나듐아세틸아세토네이트수화물(V(CH3COCHCOCH3)3·nH2O) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화몰리브데늄을 포함할 경우, 상기 제1혼합물은 산화몰리브데늄 전구체로서, 몰리브데늄아이소프로폭사이드(Mo(OC3H7)5), 염화몰리브데늄아이소프로폭사이드(MoCl3(OC3H7)2), 몰리브데늄산암모늄((NH4)2MoO4) 및 몰리브데늄산암모늄수화물((NH4)2MoO4·nH2O) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화구리를 포함할 경우, 상기 제1혼합물은 산화구리 전구체로서, 염화구리(CuCl, CuCl2), 염화구리수화물(CuCl2·nH2O), 아세트산구리(Cu(CO2CH3),Cu(CO2CH3)2), 아세트산구리수화물(Cu(CO2CH3)2·nH2O), 구리아세틸아세토네이트(Cu(C5H7O2)2), 질산구리(Cu(NO3)2), 질산구리수화물(Cu(NO3)2·nH2O), 브롬화구리(CuBr, CuBr2),　구리탄산염(CuCO3·Cu(OH)2),　황화구리(Cu2S, CuS),　구리프탈로시아닌(C32H16N8Cu), 구리트리플로로아세테이트(Cu(CO2CF3)2), 구리아이소부티레이트 (C8H14CuO4), 구리에틸아세토아세테이트 (C12H18CuO6), 구리2-에틸헥사노에이트 ([CH3(CH2)3CH(C2H5)CO2]2Cu), 불화구리 (CuF2), 포름산구리수화물 ((HCO2)2Cu?H2O), 구리글루코네이트 (C12H22CuO14), 구리헥사플로로아세틸아세토네이트 (Cu(C5HF6O2)2), 구리헥사플로로아세틸아세토네이트수화물 (Cu(C5HF6O2)2?H2O), 구리메톡사이드 (Cu(OCH3)2), 구리네오데카노에이트 (C10H19O2Cu), 과염소산구리수화물 (Cu(ClO4)2·6H2O), 황산구리 (CuSO4), 황산구리수화물 (CuSO4·nH2O), 주석산구리수화물 ([-CH(OH)CO2]2Cu·nH2O), 구리트리플로로아세틸아세토네이트 (Cu(C5H4F3O2)2), 구리트리플로로메탄설포네이트 ((CF3SO3)2Cu) 및 테트라아민구리황산염수화물 (Cu(NH3)4SO4·H2O) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화니켈을 포함할 경우, 상기 제1혼합물은 산화니켈 전구체로서, 염화니켈(NiCl2), 염화니켈수화물(NiCl2·nH2O), 아세트산니켈수화물(Ni(OCOCH3)2·4H2O), 질산니켈수화물(Ni(NO3)2·6H2O), 니켈아세틸아세토네이트(Ni(C5H7O2)2), 수산화니켈(Ni(OH)2), 니켈프탈로시아닌(C32H16N8Ni) 및 니켈탄산염수화물(NiCO3 ·2Ni(OH)2·nH2O) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화철을 포함할 경우, 상기 제1혼합물은 산화철 전구체로서, 아세트산철(Fe(CO2CH3)2), 염화철(FeCl2, FeCl3), 염화철수화물(FeCl3·nH2O), 철아세틸아세토네이트(Fe(C5H7O2)3), 질산철수화물(Fe(NO3)3·9H2O), 철프탈로시아닌(C32H16FeN8) 및 철옥살레이트수화물(Fe(C2O4)·nH2O, Fe2(C2O4)3·6H2O) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화크롬을 포함할 경우, 상기 제1혼합물은 산화크롬 전구체로서, 염화크롬(CrCl2, CrCl3), 염화크롬수화물(CrCl3·nH2O), 크롬카바이드(Cr3C2), 크롬아세틸아세토네이트(Cr(C5H7O2)3), 질산크롬수화물(Cr(NO3)3·nH2O), 수산화크롬아세트산(CH3CO2)7Cr3(OH)2 및 크롬아세트산수화물([(CH3CO2)2Cr·H2O]2) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
또 다른 예로서, 상기 반도체성 평탄화층(103A)이 산화비스무스를 포함할 경우, 상기 제1혼합물은 산화비스무스 전구체로서, 염화비스무스(BiCl3), 질산비스무스수화물(Bi(NO3)3·nH2O), 비스무스아세트산((CH3CO2)3Bi) 및 비스무스카보네이트((BiO)2CO3) 중에서 선택된 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1혼합물 중 용매는 반도체 물질 및/또는 반도체 물질의 전구체와 혼화성이 있으면서, 열처리 공정 등에 의하여 제거가 용이한 임의의 용매 중에서 선택될 수 있다.
상기 제1혼합물 중 용매로는 극성 용매 및 비극성 용매를 모두 사용할 수 있다. 예를 들어, 상기 극성용매의 예로서, 알코올류, 케톤류 등을 들 수 있고, 상기 비극성 용매로서 방향족 탄화수소, 지환족 탄화수소, 지방족 탄화수소계 유기용매를 들 수 있다. 상기 제1혼합물 중 용매는, 에탄올, 디메틸포름아미드, 에탄올, 메탄올, 프로판올, 부탄올, 이소프로판올. 메틸에틸케톤, 프로필렌글리콜 (모노)메틸에테르(PGM), 이소프로필셀룰로오즈(IPC), 메틸셀로솔브(MC), 에틸렌 카보네이트(EC), 메틸셀로솔브, 에틸셀로솔브로, 2-메톡시 에탄올 및 에탄올 아민 중에서 선택된 1종 이상일 수 있으나, 이에 한정되는 것은 아니다.
예를 들어, ZnO로 이루어진 반도체성 평탄화층(103A)을 형성할 경우, 금속층(101)의 제1표면(101S)에 제공되는 제1혼합물은, 반도체 물질의 전구체로서 Zinc acetate dehydrate를 포함하고 용매로서 2-methoxy ethanol과 ethanol amine의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 제1혼합물을 금속층(101)의 제1표면(101S) 상에 제공하는 방법은 공지의 코팅법, 예를 들면, 스핀코팅법, 캐스트법, Langmuir-Blodgett (LB)법, 스프레이 코팅법, 딥코팅법, 그래비어 코팅법, 리버스 오프셋 코팅법, 스크린 프린팅법, 슬롯-다이 코팅법 및 노즐프린팅법, 건식 전사 프린팅법(dry transfer printing) 중에서 선택될 수 있으나, 이에 한정되는 것은 아니다.
상기 금속층(101)의 제1표면(101S) 상에 제공된 제1혼합물 중 용매를 제거하기 위하여 열처리 공정을 사용할 수 있는데, 상기 열처리 조건은 선택된 용매의 종류 및 함량에 따라 상이할 것이나, 통상적으로 100℃ 내지 350℃ 및 0.1 시간 내지 1시간의 범위 내에서 선택될 수 있다.
도 2는 다른 구현예에 따른 일체형 전도성 기판(200)의 단면을 개략적으로 나타낸 도면이다.
도 2의 일체형 전도성 기판(200)은 금속층(201) 및 반도체층(203)을 포함하되, 반도체층(203)은 용액 공정에 의하여 형성된 반도체성 평탄화층(203A) 및 증착법에 의하여 형성된 중간층(203B)을 포함한다. 반도체성 평탄화층(203A)은 금속층(201)의 제1표면(201S)과 접촉하고, 중간층(203B)은 반도체성 평탄화층(203A)의 상부에 형성되어 있다.
도 2의 금속층(201)에 대한 설명은 도 1의 금속층(101)에 대한 설명을 참조한다. 도 2의 금속층(201)의 제1표면(201S)의 제1표면 거칠기 값은 도 1의 금속층(101)의 제1표면(101S)의 제1표면 거칠기 값과 마찬가지로, 10nm 이상일 수 있다.
도 2의 반도체성 평탄화층(203A)에 대한 설명은 도 1의 반도체성 평탄화층(103A)에 대한 설명을 참조한다. 상기 반도체성 평탄화층(203A)는 용액 공정에 의하여 형성되므로, 반도체성 평탄화층(203A)의 표면(203S') 모폴로지는 금속층(201)의 제1표면(201S) 모폴로지를 따르지 않는다. 따라서, 반도체성 평탄화층(203A)의 표면(203S')은 금속층(201)의 제1표면(201S)보다 작은 표면 거칠기 값을 가질 수 있다. 예를 들어, 상기 반도체성 평탄화층(203A) 표면(203S')의 표면 거칠기 값은 10nm 미만일 수 있다.
상기 반도체성 평탄화층(203A) 상부에는 증착법에 의하여 형성된 중간층(203B)이 구비되어 있다. 상기 중간층(203B)은 도 2의 일체형 전도성 기판(200)의 전도도 및 전하 주입 특성을 증가시키는 역할을 할 수 있다.
상기 중간층(203B)의 형성 조건은, 증착되는 화합물 등에 따라 상이할 것이나, 예를 들면, 25 내지 1500℃의 증착 온도 범위, 10-10 내지 10-3torr의 진공도 범위, 0.01 내지 100Å/sec의 증착 속도 범위 내에서 선택될 수 있다.
상기 중간층(203B)의 두께는 5nm 내지 200nm, 예를 들면, 20nm 내지 50nm일 수 있으나, 이에 한정되는 것은 아니다. 상기 중간층(203B)의 두께가 상술한 바와 같은 범위를 만족할 경우, 전자 주입과 수송이 용이하여 구동 전압이 실질적으로 상승하지 않으면서도 유연 특성을 유지하는 유연 역구조 유기 발광 소자를 구현할 수 있다.
상기 중간층(203B)은 반도체 물질을 포함할 수 있다. 상기 중간층(203B)에 포함될 수 있는 반도체 물질의 구체예는 도 1의 반도체성 평탄화층(103A), 즉, 반도체층(103)에 포함될 수 있는 반도체 물질의 구체예를 참조한다.
상기 반도체성 평탄화층(203A)에 포함된 반도체 물질과 상기 중간층(203B)에 포함된 반도체 물질은 서로 동일하거나 상이할 수 있다. 일 구현예에 따르면, 상기 반도체성 평탄화층(203A)에 포함된 반도체 물질과 상기 중간층(203B)에 포함된 반도체 물질은 서로 동일하거나 상이할 수 있으나, 이에 한정되는 것은 아니다.
상기 중간층(203B)을 증착법을 이용하여 형성하더라도, 중간층(203B) 하부의 반도체성 평탄화층(203A) 표면(203S')은 상술한 바와 같은 이유로 작은 표면 거칠기 값을 가지므로, 중간층(203B)의 표면, 즉, 반도체층(203) 제2표면(203S)의 제2표면 거칠기 값은 반도체성 평탄화층(203A)의 표면(203S')이 갖는 수준의 표면 거칠기 값을 가질 수 있다.
예를 들어, 도 2의 반도체층(203) 제2표면(203S)의 제2표면 거칠기 값은 10nm 미만일 수 있다. 따라서, 상기 반도체층(203) 제2표면(203S)에 유기 발광 소자 또는 유기 태양 전지의 유기층(예를 들어, 전자 주입 계면층, 발광층 또는 정공 주입층 등)을 바로(directly) 형성하더라도, 전기적 단락(electrical short) 등의 전기적 불량이 발생하지 않으므로, 상기 일체형 전도성 기판(200)을 이용함으로써, 고품위 유기 발광 소자 또는 유기 태양 전지를 구현할 수 있다.
도 2의 반도체층(203)의 두께 범위는 도 1의 반도체층(103)의 두께 범위를 참조한다.
도 3은 다른 구현예에 따른 일체형 전도성 기판(300)의 단면을 개략적으로 나타낸 도면이다.
도 3의 일체형 전도성 기판(300)은 금속층(301) 및 반도체층(303)을 포함하되, 상기 반도체층(303)은, 증착법에 의하여 형성된 중간층(303B) 및 용액 공정에 의하여 형성된 반도체성 평탄화층(303A)을 포함한다. 상기 중간층(303B)은 금속층(301)과 반도체성 평탄화층(303A) 사이에 개재되어 있다.
도 3의 금속층(301)에 대한 설명은 도 1의 금속층(301)에 대한 설명을 참조한다. 도 3의 금속층(301)의 제1표면(301S)의 제1표면 거칠기 값은 도 1의 금속층(101)의 제1표면(101S)의 제1표면 거칠기 값과 마찬가지로, 10nm 이상일 수 있다.
도 3의 중간층(303B)에 대한 설명은 도 2의 중간층(203B)에 대한 설명을 참조한다. 다만, 도 3의 중간층(303B)의 표면(303S') 모폴로지는, 도 2의 중간층(203B) 표면(203S)과는 달리, 하부의 금속층(301)의 제1표면(301S) 모폴로지를 따르므로, 중간층(303B) 표면(303S')의 표면 거칠기 값은 예를 들면, 10nm 이상일 수 있다.
도 3의 반도체성 평탄화층(303A)에 대한 설명은 도 1의 반도체성 평탄화층(103A)에 대한 설명을 참조한다. 상기 반도체성 평탄화층(303A)은 용액 공정에 의하여 형성되므로, 반도체성 평탄화층(303A)의 표면(303S) 모폴로지는 중간층(303B)의 표면(303S') 모폴로지를 따르지 않는다. 따라서, 반도체성 평탄화층(303A)의 표면, 즉, 반도체층(303)의 제2표면(303S)의 제2표면 거칠기 값은 금속층(301)의 제1표면(301S)의 제1표면 거칠기 값보다 작다. 예를 들어, 상기 반도체성 평탄화층(303A)의 표면, 즉, 반도체층(303)의 제2표면(303S)의 제2표면 거칠기 값은 10nm 미만일 수 있다.
따라서, 상기 반도체층(303) 제2표면(303S)에 유기 발광 소자 또는 유기 태양 전지의 유기층(예를 들면, 전자 주입 계면층, 발광층 또는 정공 주입층)을 바로(directly) 형성하더라도, 전기적 단락(electrical short) 등의 전기적 불량이 발생하지 않으므로, 상기 일체형 전도성 기판(300)을 이용함으로써, 고품위 전자 소자(예를 들면, 유기 발광 소자 또는 유기 태양 전지)를 구현할 수 있다.
따라서, 상술한 바와 같은 일체형 전도성 기판(100, 200, 300)을 채용한 전자 소자가 제공된다.
상기 전자 소자는 유기 발광 소자 또는 유기 태양 전지일 수 있다.
상기 유기 발광 소자 및 유기 태양 전지의 유기층은 일체형 전도성 기판(100, 200, 300) 중 반도체층(103, 203, 303) 상부에 형성되고, 일체형 전도성 기판(100, 200, 300) 중 금속층(101, 201, 301) 하면은 외기와 접촉될 수 있다. 이로부터, 상기 일체형 전도성 기판(100, 200, 300)이 전극과 기판의 역할을 동시에 수행함이 명확하다.
상기 일체형 전도성 기판(100, 200, 300) 중 반도체층(103, 203, 303)의 제2표면(303S) 상에는에는 화소 정의막이 패터닝될 수 있다.
화소 정의막은 실제의 화소 혹은 픽셀 영역을 정의해 주는 역할을 할 수 있다. 또한, 일체형 전도성 기판(100, 200, 300)의 대향 전극의 형성 후 소자 구동을 위해서는 화소 이외의 영역에 전기 배선용 전극이 추가로 형성될 수 있는데, 상기 화소 정의막은 상기 전기 배선용 전극 형성 위치를 제공한다. 일체형 전도성 기판(100, 200, 300)과 대향 전극 사이에 절연성 화소 정의막을 형성하지 않을 경우, 일체형 전도성 기판(100, 200, 300) 및 대향 전극을 통한 전하 공급시, 측정용 혹은 구동용 프로브(probe)의 미세한 압력에 의해서도 누설 전류 (leakage current) 혹은 전기적 단락 (electrical short)이 발생할 수 있다.
상기 화소 정의막은 절연성 고분자 및 절연성 세라믹 재료 등과 같은 임의의 절연 물질을 이용하여 형성할 수 있다.
상기 절연성 고분자 재료로는 이중결합(double bond), 삼중결합(triple bond)을 포함하여 p-p 공액 구조(conjugated structure)를 가지고 있지 않는 재료가 가능하다. 예를 들어, polystyrene, 가교된 epoxy, 가교된 polydimethylsiloxane, polyethylene, photoresist polymer, poly(methyl meta acrylate)(PMMA), poly(4-vinyl phenol)(PVP), poly(melamine-co-formaldehyde), styrene-butadiene rubber, polyurethane, parylene, perylene 및 이의 유도체 중 1종 이상을 사용할 수 있다.
상기 화소 정의막은 상기 절연성 고분자 외에, 개시제, 촉매, 가교제, 첨가제 등을 더 포함할 수 있으나, 이에 한정되는 것은 아니다.
절연성 고분자 재료를 포함한 화소 정의막의 두께는 100nm 내지 100㎛일 수 있으며, 진공증착법, 스핀코팅법, 캐스트법, Langmuir-Blodgett (LB)법, 스프레이 코팅법, 딥코팅법, 그래비어 코팅법, 리버스 오프셋 코팅법, 스크린 프린팅법, 슬롯-다이 코팅법 및 노즐프린팅법, 건식 전사 프린팅법(dry transfer printing)등에 의해서 형성이 가능하다.
상기 절연성 세라믹 재료의 구체예는 SiO, SiO2, SiNx, Al2O3 및 HfO2 등과 같은 무기물 또는 졸-겔 세라믹 전구체(예를 들면, tetramethoxysilane (TMOS) 및/또는 tetraethyl-orthosilicate (TEOS)와 같은 금속 알콕사이드)로부터 유래된 물질을 포함하나, 이에 한정되는 것은 아니다.
절연성 세라믹 재료를 포함한 화소 정의막의 두께는, 50 nm 내지 100㎛일 수 있으며, 열증착, E-beam 증착, atomic-layer deposition (ALD) 등을 통하여 형성이 가능하다.
도 4는 일 구현예에 따른 유연 역구조 유기 발광 소자(1)의 단면을 개략적으로 도시한 단면이다.
상기 유연 역구조 유기 발광 소자(1)는 기판 및 음극의 역할을 동시에 하는 일체형 전도성 기판(100), 상기 일체형 전도성 기판(100)에 대향되어 있는 투명 양극(15) 및 상기 일체형 전도성 기판(100)과 상기 투명 양극(15) 사이에 개재된 발광층(13)을 포함한다. 상기 일체형 전도성 기판(100)과 상기 발광층(13) 사이에는 전자 주입 계면층(12)이 개재되어 있다. 상기 전자 주입 계면층(12)은 일체형 전도성 기판(100)의 반도체성 평탄화층(103A) 즉, 반도체층(103)의 제2표면(103S)와 접촉한다. 상기 발광층(13)과 상기 투명 양극(15) 사이에는 정공 주입층(14)이 개재되어 있다. 또한, 상기 투명 양극(15) 상부에는 광학 조절층(16)이 배치되어 있다.
상기 유연 역구조 유기 발광 소자(1)의 일체형 전도성 기판(100) 중 금속층(101) 하면은 외기와 접촉한다.
따라서, 상기 유연 역구조 유기 발광 소자(1)는 기판과 음극의 역할을 동시에 하는 일체형 전도성 기판(100), 전자 주입 계면층(12), 발광층(13), 정공 주입층(14), 투명 양극(15) 및 광학 조절층(16)이 차례로 적층된 구조를 갖는다.
상기 일체형 전도성 기판(100)에 대한 설명은 도 1에 대한 설명을 참조한다.
도 1에는 미도시하였으나, 일체형 전도성 기판(100)의 반도체층(103) 상에는 화소별로 패터닝된 화소 정의막을 형성할 수 있다.
일체형 전도성 기판(100)의 반도체층(103A) 상에는 발광층(13)으로의 전자 주입을 촉진시키는 전자 주입 계면층(12)이 형성되어 있다.
상기 전자 주입 계면층(12)은 금속 카보네이트, 금속 아자이드, 금속 플루라이드(metal fluoride), 이온-함유 자기 조립 물질(self-assembled material) 및 쌍극자 모멘트가 0이 아닌 자기 조립 물질 중 적어도 1종 이상을 포함할 수 있다.
상기 전자 주입 계면층(electron-injection interfacial layer)(12) 형성 방법은 상기 도 1 내지 3의 반도체층(103, 203, 303)의 형성 방법을 참조한다.
상기 금속 카보네이트는 Li2CO3, Na2CO3, K2CO3, Rb2CO3, Cs2CO3, MgCO3, CaCO3 및 BaCO3 중에서 선택된 1종 이상을 포함할 수 있다.
상기 금속 아자이드는 CsN3, Li3N 및 NaN3 중에서 선택된 1종 이상을 포함할 수 있다.
상기 금속 플루라이드는 LiF, NaF, KF, SrF2, CeF3, RbF, CsF, MgF2, CaF2, LaF3, ThF4, BeF2 및 BaF2 중에서 선택된 1종 이상을 포함할 수 있다.
상기 이온-함유 자기 조립 물질(self-assembled material) 및 쌍극자 모멘트가 0이 아닌 자기 조립 물질의 예로는, -OH, -NH2, -COOH (예: n-alkanoic acids(C n H2 n +1COOH), docosanoic acid ((CH3(CH2)20-COOH)) ) or -SH 그룹으로 끝나는 단분자 재료 (예: Alkanethiol), -SiCl3 말단 그룹으로 끝나는 alkylchlorosilanes, alkylalkoxysilanes, alkylaminosilanes등의 organo silicon재료, di-n-alkyl sulfide, di-n-alkyl disulfides, thiophenols, mercaptopyridines, mercaptoanilines, thiophenes, cysteines, xanthates, thiocarbaminates, thiocarbamates, thioureas, mercaptoimidazoles, and alkaneselenols를 포함하여 Abraham Ulman, Chem. Rev. 1996, 96, 1533-1554 논문에 언급된 모든 재료를 들 수 있으나, 이에 한정되는 것은 아니다.
상기 전자 주입 계면층(12)의 두께는 1nm 내지 10nm, 예를 들면, 3nm 내지 7nm일 수 있으나, 이에 한정되는 것은 아니다. 상기 전자 주입 계면층(12)의 두께가 상술한 바와 같은 범위를 만족할 경우, 일체형 전도성 기판(100) 중 반도체층(103)의 일함수(Work-function) 변화를 통해 전자 주입 장벽을 낮춰 구동 전압이 낮아지고, 정공이 반도체층(103)으로 주입되는 것이 방지되어, 발광층(13)에서의 전자-정공의 재결합이 증가하게 된다. 그 결과, 유기 발광 소자(1)의 발광 효율이 증가될 수 있다.
상기 전자 주입 계면층(12) 상부에는 발광층(13)이 형성되어 있다.
상기 발광층(13) 재료로는 임의의 저분자 발광 재료 및/또는 고분자 발광 재료를 사용할 수 있다.
상기 발광층(13)은, 진공증착법, 스핀코팅법, 캐스트법, Langmuir-Blodgett (LB)법, 스프레이 코팅법, 딥코팅법, 그래비어 코팅법, 리버스 오프셋 코팅법, 스크린 프린팅법, 슬롯-다이 코팅법 및 노즐프린팅법 등과 같은 공지된 다양한 방법 중에서 임의로 선택된 방법에 따라 형성될 수 있다. 이 때, 진공 증착법을 선택할 경우, 증착 조건은 목적 화합물, 목적으로 하는 층의 구조 및 열적 특성 등에 따라 다르지만, 예를 들면, 100 내지 500℃의 증착 온도 범위, 10-10 내지 10-3torr의 진공도 범위, 0.01 내지 100Å/sec의 증착 속도 범위 내에서 선택될 수 있다. 한편, 스핀코팅법을 선택할 경우, 코팅 조건은 목적 화합물, 목적하는 하는 층의 구조 및 열적 특성에 따라 상이하지만, 2000rpm 내지 5000rpm의 코팅 속도 범위, 80℃ 내지 200℃의 열처리 온도(코팅 후 용매 제거를 위한 열처리 온도) 범위 내에서 선택될 수 있다.
상기 발광층(13)은 단일 발광 재료로 이루어지거나, 호스트 및 도펀트를 포함할 수도 있다.
상기 호스트의 예로는 Alq3, CBP(4,4'-N,N'-디카바졸-비페닐), 9,10-디(나프탈렌-2-일)안트라센(ADN), TCTA, TAPC, TPBI(1,3,5-트리스(N-페닐벤즈이미다졸-2-일)벤젠(1,3,5-tris(N-phenylbenzimidazole-2-yl)benzene)), TBADN(3-tert-부틸-9,10-디(나프트-2-일) 안트라센), E3(하기 화학식 참조), BeBq2(하기 화학식 참조) 또는 이들의 혼합물 등을 사용할 수 있으나, 이에 한정되는 것은 아니다.
Figure pat00001
Figure pat00002
Figure pat00003
Figure pat00004
Figure pat00005
PVK ADN
Figure pat00006
Figure pat00007
Figure pat00008

TCTA
상기 도펀트 중 청색 도펀트로서는 하기 화합물들 사용할 수 있으나, 이에 한정되는 것은 아니다.
Figure pat00009
Figure pat00010
Figure pat00011
Figure pat00012
Figure pat00013
Figure pat00014
DPAVBi
Figure pat00015
TBPe
상기 도펀트 중 적색 도펀트로서는 하기 화합물들 사용할 수 있으나, 이에 한정되는 것은 아니다. 또는, 상기 적색 도펀트로서, 후술한 DCM 또는 DCJTB를 사용할 수도 있다.
Figure pat00016
Figure pat00017
Figure pat00018
Figure pat00019
상기 도펀트 중 녹색 도펀트로서는 하기 화합물들 사용할 수 있으나, 이에 한정되는 것은 아니다. 또는 녹색 도펀트로서, 하기 C545T를 사용할 수 있다.
Figure pat00020
Figure pat00021
한편 상기 발광층(13)은 공액고분자(conjugated polymer)인 폴리플루오렌(polyfluorene), 폴리스파이로프루오렌(polyspirofluorene), 폴리(파라-페닐렌비닐렌)(poly(p-phenylene vinylene), 폴리(파라-페닐렌)(poly(p-phenylene), 폴리티오펜(polythiopehne), 폴리카바졸(polycarbazole)의 유도체 혹은 공중합체 일 수 있다. 발광층은 형광과 인광을 모두 포함할 수 있다. 또한 비공액 고분자(non-conjugated polymer)에 형광 및 인광 발색 관능기가 붙어 있는 (grafted) 고분자가 가능하다. 예를 들어 하기 화학식 100, 101, 102 및 103에 도시되어 있는 화학식 중 하나로 표시되는 고분자를 포함할 수 있으나, 이에 한정되는 것은 아니다.
<화학식 100>
Figure pat00022
<화학식 101>
Figure pat00023
<화학식 102>
Figure pat00024
<화학식 103>
Figure pat00025
또한 상기 발광층(13)은 여러 고분자 및 저분자 물질의 혼합물 혹은 블렌드일 수 있다. 이를 통하여 청색, 녹색, 적색, 백색 등을 포함하여 다양한 색을 낼 수 있다.
상기 발광층(13)의 두께는 약 50Å 내지 약 15000Å, 예를 들면 약 200Å 내지 약 1000Å일 수 있다. 상기 발광층(13)의 두께가 전술한 바와 같은 범위를 만족할 경우, 실질적인 고효율과 높은 발광 휘도 특성을 나타낼 수 있다.
상기 발광층(13) 상부에는 정공 주입층(14)이 형성되어 있다.
상기 정공 주입층(14)은 공지의 정공 주입성 물질을 포함할 수 있다. 예를 들어, 상기 정공 주입층(14)은 금속 산화물 및 정공 주입성 유기물 중 1종 이상을 포함할 수 있다.
상기 정공 주입층(14)이 금속 산화물을 포함할 경우, 상기 금속 산화물은, MoO3, WO3 및 V2O5 중에서 선택된 1종 이상의 금속 산화물을 포함할 수 있다. 상기 정공 주입층(14)이 금속 산화물로 이루어질 경우, 상기 정공 주입층(14)의 형성 방법은 상기 전자 주입층(11)의 형성 방법을 참조한다.
상기 정공 주입층(14)이 정공 주입성 유기물을 포함할 경우, 상기 정공 주입층(14)의 형성 방법은 상기 발광층(13)의 형성 방법을 참조할 수 있다.
상기 정공 주입성 유기물의 비제한적인 예로서, Fullerene(C60), HAT-CN, F16CuPC, CuPC, m-MTDATA [4,4',4"-tris (3-methylphenylphenylamino) triphenylamine], NPB(N,N'-디(1-나프틸)-N,N'-디페닐벤지딘(N,N'-di(1-naphthyl)-N,N'-diphenylbenzidine)), TDATA, 2T-NATA, Pani/DBSA (Polyaniline/Dodecylbenzenesulfonic acid:폴리아닐린/도데실벤젠술폰산), PEDOT/PSS(Poly(3,4-ethylenedioxythiophene)/Poly(4-styrenesulfonate):폴리(3,4-에틸렌디옥시티오펜)/폴리(4-스티렌술포네이트)), Pani/CSA (Polyaniline/Camphor sulfonicacid:폴리아닐린/캠퍼술폰산) 또는 PANI/PSS (Polyaniline)/Poly(4-styrenesulfonate):폴리아닐린)/폴리(4-스티렌술포네이트))등을 이용할 수 있으나, 이에 한정되는 것은 아니다.
Figure pat00026
Figure pat00027
Figure pat00028
예를 들어, 상기 정공 주입층(14)은 상기 정공 주입성 유기물 매트릭스에 상기 금속 산화물이 도핑된 층일 수 있다. 이 대, 도핑 농도는 정공 주입층(14) 총 중량 기준으로 0.1wt% 내지 80wt%일 수 있다.
상기 정공 주입층(14)의 두께는 10Å 내지 10000Å, 예를 들면, 100Å 내지 1000Å일 수 있다. 상기 정공 주입층(14)의 두께가 상술한 바와 같은 범위를 만족할 경우, 구동 전압 상승없이 유연 특성을 갖는 유연 역구조 유기 발광 소자를 구현할 수 있다.
한편, 도 1에는 미도시하였으나, 발광층(13)과 정공 주입층(14) 사이에는 정공 수송층이 추가로 개재될 수 있다.
상기 정공 수송층은 공지의 정공 수송 물질을 포함할 수 있다. 예를 들어, 상기 정공 수송층에 포함될 수 있는 정공 수송 물질의 비제한적인 예로서, 1,3-비스(카바졸-9-일)벤젠 (1,3-bis(carbazol-9-yl)benzene: MCP), 1,3,5-트리스(카바졸-9-일)벤젠 (1,3,5-tris(carbazol-9-yl)benzene : TCP), 4,4',4"-트리스(카바졸-9-일)트리페닐아민 (4,4',4"-tris(carbazol-9-yl)triphenylamine : TCTA), 4,4'-비스(카바졸-9-일)비페닐 (4,4'-bis(carbazol-9-yl)biphenyl: CBP), N,N'-비스(나프탈렌-1-일)-N,N'-비스(페닐)벤지딘 (N,N'-bis(naphthalen-1-yl)-N,N'-bis(phenyl)-benzidine : NPB), N,N'-비스(나프탈렌-2-일)-N,N'-비스(페닐)-벤지딘 (N,N'-bis(naphthalen-2-yl)-N,N'-bis(phenyl)-benzidine : β-NPB), N,N'-비스(나프탈렌-1-일)-N,N'-비스(페닐)-2,2'-디메틸벤지딘 (N,N'-bis(naphthalen-1-yl)-N,N'-bis(phenyl)-2,2'-dimethylbenzidine : α-NPD),
디-[4,-(N,N-디톨일-아미노)-페닐]시클로헥산 (Di-[4-(N,N-ditolyl-amino)-phenyl]cyclohexane : TAPC), N,N,N',N'-테트라-나프탈렌-2-일-벤지딘 (N,N,N',N'-tetra-naphthalen-2-yl-benzidine : β-TNB) 및 N4,N4,N4',N4'-tetra(biphenyl-4-yl)biphenyl-4,4'-diamine(TPD15), poly(9,9-dioctylfluorene-co-bis-N,N'-(4-butylphenyl)-bis-N,N'-phenyl-1,4-phenylenediamine) (PFB), poly(9,9'-dioctylfluorene-co-N-(4-butylphenyl)diphenylamine)(TFB), poly(9,9'-dioctylfluorene-co-bis-N,N'-(4-butylphenyl)-bis-N,N'-phenylbenzidine)(BFB), poly(9,9-dioctylfluorene-co-bis-N,N'-(4-methoxyphenyl)-bis-N,N'-phenyl-1,4-phenylenediamine)(PFMO) 등을 들 수 있으며 이에 한정되는 것은 아니다.
Figure pat00029
Figure pat00030
Figure pat00031
<NPB> <MCP> <TCP>
Figure pat00032
Figure pat00033
<TCTA> <CBP>
Figure pat00034
Figure pat00035
Figure pat00036
<β-NPB > <α-NPD> <TAPC>
Figure pat00037
Figure pat00038
<β-TNB > <TPD15>
상기 정공 수송층 중, 예를 들면, TCTA의 경우, 정공 수송 역할 외에도, 발광층(13)으로부터 엑시톤이 확산되는 것을 방지하는 역할도 수행할 수 있다.
상기 정공 수송층의 두께는 5nm 내지 100nm, 예를 들면, 10nm 내지 60nm일 수 있다. 상기 정공 수송층의 두께가 상술한 바와 같은 범위를 만족할 경우, 고효율과 고휘도를 나타내는 고품위 유연 역구조 유기 발광 소자를 구현할 수 있다.
상기 정공 주입층(14) 상부에는 투명 양극(15)이 형성되어 있다.
상기 투명 양극(15)은 발광층(13)에서 생성된 광이 투명 양극(15)을 통하여 외부 환경으로 추출되므로, 우수한 전도도 및 투과도를 갖는 것이 바람직하다.
상기 투명 양극(15)은 예를 들면, Ag, Al, Au, Mg, Mg/Ag 이중층, Mg/Au 이중층, Ca/Al의 이중층, Li/Al 이중층, Mg: Ag의 합금, Mg:Al의 합금, Mg:Au의 합금, Ca: Al의 합금, Li: Al의 합금 및 금속 산화물(예를 들면, MoO3, WO3 및 V2O5) 중 적어도 1종 이상을 포함할 수 있다.
상기 투명 양극(15)은 적어도 하나의 물질로 이루어진 층인 단층 구조를 갖거나, 2 이상의 서로 다른 물질로 이루어진 다층 구조를 가질 수 있다.
예를 들어, 투명 양극(15)은 MoO3 / Ag / MoO3가 차례로 적층된 3층 구조 또는 Ag / MoO3가 차례로 적층된 2층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
상기 투명 양극(15)의 두께는 5nm 내지 500nm, 예를 들면, 10nm 내지 60nm일 수 있다. 상기 투명 양극(15)의 두께가 상술한 바와 같은 범위를 만족할 경우, 유연 역구조 유기 발광 소자(1)의 발광층(13)에서 생성된 광이 투명 양극(15)을 통하여 효과적인 추출될 수 있다.
상기 투명 양극(15) 상부에는 광학 조절층(optical matching layer)(16)이 형성되어 있다.
상기 광학 조절층(16)은, 보강 간섭의 원리에 의하여, 투명 양극(15)을 통하여 외부 환경으로 취출되는 광의 효율(즉, 외부 효율)을 향상시키는 역할을 할 수 있다.
상기 광학 조절층(16)은 공지의 물질을 포함할 수 있는데, 예를 들면, MoO3, WO3 및 V2O5 중에서 선택된 금속 산화물을 포함하는 무기층이거나, 1.5~2.0의 굴절율을 갖는 물질로 이루어진 유기층으로 이루어질 수 있으며, 바람직하게는 Alq3 및 Bebq2 중에서 선택된 유기물을 포함할 수 있으나, 이에 한정되는 것은 아니다.
이상, 상기 유연 역구조 유기 발광 소자를 도 4를 참조하여 설명하였으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다.
예를 들어, 도 4의 일체형 전도성 기판(100)은 도 2의 일체형 전도성 기판(200) 또는 도 3의 일체형 전도성 기판(300)으로 대체될 수 있다. 또한, 도 4의 유기 발광 소자(1) 중 광학 조절층(16)이 생략되거나, 정공 주입층(14)과 발광층(13) 사이에 정공 수송층이 개재되거나, 전자 주입 계면층(12)이 생략되거나, 정공 주입층(14)이 생략될 수 있는 등, 다양한 변형예가 가능하다.
도 5는 일 구현예에 따른 유연 역구조 유기 태양전지 소자(2)의 단면을 개략적으로 도시한 단면이다.
상기 유연 역구조 유기 태양 전지(2)는 기판 및 음극의 역할을 동시에 하는 일체형 전도성 기판(100), 상기 일체형 전도성 기판(100)의 반도체성 평탄화층(103A) 즉, 반도체층(103)에 대향되어 있는 투명 양극(25) 및 상기 일체형 전도성 기판(100)과 상기 투명 양극(25) 사이에 개재된 광활성층(23)을 포함한다. 상기 일체형 전도성 기판(100)과 상기 광활성층(23) 사이에는 전자 추출 계면층(22)이 개재되어 있고, 상기 광활성층(23)과 상기 투명 양극(25) 사이에는 정공 추출층(24)이 개재되어 있다. 또한, 상기 투명 양극(25) 상부에는 광학 조절층(26)이 배치되어 있다.
상기 유연 역구조 유기 태양 전지(2)의 일체형 전도성 기판(100) 중 금속층(101) 하면은 외기와 접촉한다.
도 5의 일체형 전도성 기판(100)에 대한 설명은 도 1에 대한 설명을 참조한다.
도 5 중 전자 추출 계면층(22)에 대한 설명은 도 4의 전자 주입 계면층(12)에 대한 설명을 참조하고 정공 추출층(25)에 대한 설명은 도 4의 정공 주입층(15)에 대한 설명을 참조하고, 광학 조절층(26)에 대한 설명은 도 4의 광학 조절층(16)에 대한 설명을 참조한다.
상기 광활성층(23)은 조사된 광으로부터 정공과 전자를 분리시킬 수 있는 물질을 포함할 수 있다. 예를 들어, 상기 광활성층(23)은 전자 공여체 및 정공 수용체를 포함할 수 있다. 상기 광활성층(23)은 상기 전자 공여체 및 정공 수용체를 포함한 단일층이거나, 상기 전자 공여체를 포함한 층 및 상기 정공 수용체를 포함한 층을 포함한 복층(multiple layers)일 수 있는 등, 다양한 구조를 가질 수 있다.
상기 전자 공여체는 π-전자를 포함하는 p-형 전도성 고분자 물질을 포함할 수 있다. 상기 전자 공여체의 예로는, P3HT(폴리(3-헥실티오펜), 폴리실록산 카르바졸, 폴리아닐린, 폴리에틸렌 옥사이드, (폴리(1-메톡시-4-(0-디스퍼스레드1)-2,5-페닐렌-비닐렌), MEH-PPV(폴리-[2-메톡시-5-(2'-에톡시헥실옥시)-1,4-페닐렌 비닐렌]: poly-[2-methoxy-5-(2'-ethylhexyloxy)-1,4-phenylene vinylene]), MDMO-PPV(폴리[2-메톡시-5-3(3',7'-디메틸옥틸옥시)-1,4-페닐렌 비닐렌]: poly[2-methoxy-5-3(3',7'-dimethyloctyloxy)-1-4-phenylene vinylene]), PFDTBT(폴리(2,7-(9,9-디옥틸)-플루오렌-alt-5,5-(4',7'-디-2-티에닐-2',1',3'-벤조티아디아졸): poly((2,7-(9,9-dioctyl)-fluorene)-alt-5,5-(4',7'-di-2-thienyl-2',1',3'-benzothiadiazole)), PCPDTBT(폴리[N'-0'-헵타데카닐-2,7-카바졸-alt-5,5-(4',7'-디-2-티에닐-2',1',3'-벤조티아졸), 폴리인돌, 폴리카르바졸, 폴리피리디아진, 폴리이소티아나프탈렌, 폴리페닐렌 설파이드, 폴리비닐피리딘, 폴리티오펜, 폴리플루오렌, 폴리피리딘, CuPc(Copper Phthalocyanine), SubPc (subphthalocyanine), ClAlPc(Chloro-aluminum phthalocyanine), TAPC 이들의 유도체 등을 들 수 있으나, 이에 한정되는 것은 아니다. 상기 전자 공여체의 구체예 중 2 이상의 조합(블렌드, 공중합체 등을 모두 포함함)의 사용도 물론 가능하다.
상기 정공 수용체로는, 전자 친화도가 큰 풀러렌(예를 들면, C60, C70, C74, C76, C78, C82, C84, C720, C860 등); 풀러렌 유도체(예를 들면, PCBM([6,6]-phenyl-C61 butyric acid methyl ester), C71-PCBM, C84-PCBM, bis-PCBM 등); 페릴렌(perylene); CdS, CdTe, CdSe, ZnO 등과 같은 나노 결정을 포함한 무기 반도체; 탄소나노튜브, 탄소나노로드 그래핀 양자점 (graphene quantum dot), 탄소 양자점 (carbon quantum dot), PBI(폴리벤지이미다졸), PTCBI(3,4,9,10 perylenetetracarboxylic bisbenzimidazole) 또는 이들의 혼합물을 사용할 수 있으나, 이에 한정되는 것은 아니다.
예를 들어, 상기 광활성층(23)은 전자 공여체로서 P3HT와 정공 수용체로서 플러렌 유도체인 PCBM을 포함한 단일층일 수 있으나, 이에 한정되는 것은 아니다.
상기 광활성층(23)에 광 조사되며, 광 여기에 의하여 전자와 정공의 쌍인 엑시톤이 형성되고 이 엑시톤은 전자 공여체와 정공 수용체의 계면에서 전자 공여체와 정공 수용체 간의 전자 친화도의 차이에 의하여 전자와 정공으로 분리된다.
이상, 상기 유연 역구조 유기 태양 전지를 도 5를 참조하여 설명하였으나, 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다.
예를 들어, 도 5의 일체형 전도성 기판(100)은 도 2의 일체형 전도성 기판(200) 또는 도 3의 일체형 전도성 기판(300)으로 대체될 수 있다. 또한, 도 5의 유기 태양 전지(2) 중 광학 조절층(26)이 생략되거나, 정공 추출층(24)과 광활성층(23) 사이에 정공 수송층이 개재되거나, 전자 추출 계면층(22)이 생략되거나, 정공 추출층(24)이 생략될 수 있는 등, 다양한 변형예가 가능하다.
상기 전자 소자를 도 4의 유연 역구조 유기 발광 소자 및 도 5의 유연 역구조 유기 태양 전지를 예로 들어 설명하였으나, 상기 전자 소자가 이에 한정되는 것은 아니다. 예를 들어, 상기 전자 소자는 일체형 전도성 기판(100)의 반도체층(103) 상부에 정공 수송층, 발광층, 전자 수송층, 전자 주입 계면층 및 음극이 차례로 형성된 정구조 (normal structure) 유기 발광 소자로 변형될 수 있거나 정공 수송층, 광활성층, 전자 수송층, 전자 추출 계면층 및 음극이 차례로 형성된 정구조 유기 태양 전지 소자로 변형될 수 있다. 이 때, 일체형 전도성 기판(100)은 기판 및 양극의 역할을 할 수 있다.
상기 일체형 전도성 기판(100)이 양극으로 사용될 시에 사용되는 정공 수송층, 광활성층, 발광층, 전자 주입 계면층, 전자 추출 계면층은 앞서 설명된 내용을 참고한다.
상기 일체형 전도성 기판(100)이 양극으로 사용될 시에 사용되는 전자 수송층은 진공증착법, 스핀코팅법, 노즐프린팅법, 캐스트법, 그라비아 프린팅법, 슬롯다이코팅법, 스크린프린팅법, LB법 등과 같은 공지된 다양한 방법 중에서 임의로 선택된 방법에 따라 발광층 상부에 형성될 수 있다. 이 때, 증착 조건 및 코팅 조건은 목적 화합물, 목적으로 하는 층의 구조 및 열적 특성 등에 따라 다르지만, 상술한 바와 같은 정공 수송층 형성을 위한 조건과 유사한 범위 내에서 선택된다.
상기 전자 수송층 물질로는 공지된 전자 수송 재료를 사용할 수 있다.
예를 들어, 상기 전자 수송층은 퀴놀린 유도체, 특히 트리스(8-히드록시퀴놀린)알루미늄 (tris(8-hydroxyquinoline) aluminum : Alq3), 비스(2-메틸-8-퀴놀리놀레이트)-4-(페닐페놀라토)알루미늄 (Bis(2-methyl-8-quinolinolate)-4-(phenylphenolato)aluminium : Balq),, 비스(10-히드록시벤조 [h] 퀴놀리나토)베릴륨 (bis(10-hydroxybenzo [h] quinolinato)-beryllium : Bebq2), 2,9-디메틸-4,7-디페닐-1,10-페난트롤린 (2,9-dimethyl-4,7-diphenyl-1,10-phenanthroline : BCP), 4,7-디페닐-1,10-페난트롤린 (4,7-diphenyl-1,10-phenanthroline : Bphen), 2,2',2"-(벤젠-1,3,5-트리일)-트리스(1-페닐-1H-벤즈이미다졸) ((2,2',2?-(benzene-1,3,5-triyl)- tris(1-phenyl-1H-benzimidazole : TPBI),, 3-(4-비페닐)-4-(페닐-5-tert-부틸페닐-1,2,4-트리아졸 (3-(4-biphenyl)-4-phenyl-5-tert-butylphenyl-1,2,4-triazole : TAZ), 4-(나프탈렌-1-일)-3,5-디페닐-4H-1,2,4-트리아졸 (4-(naphthalen-1-yl)-3,5-diphenyl-4H-1,2,4-triazole : NTAZ), 2,9-비스(나프탈렌-2-일)-4,7-디페닐-1,10-페난트롤린 (2,9-bis(naphthalen-2-yl)-4,7-diphenyl-1,10-phenanthroline : NBphen), 트리스(2,4,6-트리메틸-3-(피리딘-3-일)페닐)보란 (Tris(2,4,6-trimethyl-3-(pyridin-3-yl)phenyl)borane : 3TPYMB), 페닐-디파이레닐포스핀 옥사이드 (Phenyl-dipyrenylphosphine oxide : POPy2), 3,3',5,5'-테트라[(m-피리딜)-펜-3-일]비페닐 (3,3',5,5'-tetra[(m-pyridyl)-phen-3-yl]biphenyl : BP4mPy), 1,3,5-트리[(3-피리딜)-펜-3-일]벤젠 (1,3,5-tri[(3-pyridyl)-phen-3-yl]benzene : TmPyPB), 1,3-비스[3,5-디(피리딘-3-일)페닐]벤젠 (1,3-bis[3,5-di(pyridin-3-yl)phenyl]benzene : BmPyPhB), 비스(10-히드록시벤조[h]퀴놀리나토)베릴륨 (Bis(10-hydroxybenzo[h]quinolinato)beryllium : Bepq2), , 디페닐비스(4-(피리딘-3-일)페닐)실란 (Diphenylbis(4-(pyridin-3-yl)phenyl)silane : DPPS) 및 1,3,5-트리(p-피리드-3-일-페닐)벤젠 (1,3,5-tri(p-pyrid-3-yl-phenyl)benzene : TpPyPB), 1,3-비스[2-(2,2'-비피리딘-6-일)-1,3,4-옥사디아조-5-일]벤젠 (1,3-bis[2-(2,2'-bipyridine-6-yl)-1,3,4-oxadiazo-5-yl]benzene : Bpy-OXD), 6,6'-비스[5-(비페닐-4-일)-1,3,4-옥사디아조-2-일]-2,2'-비피리딜 (6,6'-bis[5-(biphenyl-4-yl)-1,3,4-oxadiazo-2-yl]-2,2'-bipyridyl : BP-OXD-Bpy)등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
Figure pat00039
Figure pat00040
<Alq3> <TPBI>
Figure pat00041
Figure pat00042
<PBD> <BCP>
Figure pat00043
Figure pat00044
Figure pat00045
<Bphen> <Balq> <Bpy-OXD>
Figure pat00046
Figure pat00047
<BP-OXD-Bpy> <TAZ>
Figure pat00048
Figure pat00049
Figure pat00050
<NTAZ> <NBphen> <3TPYMB>
Figure pat00051
Figure pat00052
Figure pat00053
<POPy2> <BP4mPy> <TmPyPB>
Figure pat00054
Figure pat00055
<BmPyPhB> <Bepq2>
Figure pat00056
Figure pat00057
<Bebq2> <DPPS>
Figure pat00058
<TpPyPB>
상기 전자 수송층의 두께는 약 5nm 내지 100nm, 예를 들면, 15nm 내지 60nm일 수 있다. 상기 전자 수송층의 두께가 상술한 바와 같은 범위를 만족할 경우, 구동 전압 상승없이 우수한 전자 수송 특성을 얻을 수 있다.
상기 전자 수송층 상부에는, 전자 주입 계면층이 형성될 수 있다. 상기 전자 주입계면층 형성 재료로는 상기에 설명된 재료를 포함하여 추가적으로 공지의 전자 주입 재료인 NaCl, Li2O, BaO, Liq(리튬 퀴놀레이트)등이 사용될 수 있으며, 상기 전자 주입계면층의 증착조건은 사용하는 화합물에 따라 다르지만, 온도 범위가 100내지 1500도의 범위를 취하는 것을 제외하고는 일반적으로 유기 발광층 혹은 정공 수송층의 형성과 거의 동일한 조건범위 중에서 선택된다.
상기 전자 주입 계면층의 두께는 약 0.1nm 내지 10nm, 예를 들면, 0.5nm 내지 5nm일 수 있다. 상기 전자 주입 계면층의 두께가 전술한 바와 같은 범위를 만족할 경우, 실질적인 구동 전압 상승없이 만족스러운 정도의 전자 주입 특성을 얻을 수 있다.
또한 상기 전자 주입계면층은, 상기 Alq3, TAZ, Balq, Bebq2, BCP, TBPI, TmPyPB, TpPyPB등의 전자수송층 재료에 1% 내지 50%의 함량으로 상기 LiF, NaCl, CsF, NaF, Li2O, BaO, Cs2CO3 등의 금속유도체를 포함하여, 상기 전자 수송층 재료에 Li, Ca, Cs, Mg 등의 금속이 도핑된 1 nm 내지 100 nm 두께의 층으로 형성할 수도 있다
상기 일체형 전도성 기판(100)이 양극으로 사용될 시에 사용되는 투명 음극 재료로는 금속, 합금, 전기전도성 화합물 또는 이들의 조합을 사용할 수 있다. 구체적인 예로서는 리튬(Li), 마그네슘(Mg), 알루미늄(Al), 알루미늄-리튬(Al-Li), 칼슘(Ca), 마그네슘-인듐(Mg-In), 마그네슘-은(Mg-Ag)등을 들 수 있다. 또한 전면 발광 소자를 얻기 위하여 ITO, IZO 등을 사용할 수도 있다.
상기 일체형 전도성 기판(100)이 양극으로 사용될 시에 사용되는 투명 음극층은 상기에 설명된 광학 조절층을 상부에 포함할 수 있다.
[실시예]
실시예 1
일체형 전도성 기판 제작
Atomic Force Microscopes로 측정한 표면 거칠기(Rq) 값이 215nm인 표면을 갖는 시판 구리 호일을 준비한 후, 1회 전해 연마 처리하여, Atomic Force Microscopes로 측정한 표면 거칠기(Rq) 값이 30nm인 제1표면을 갖는 구리 호일(두께는 100㎛임)을 금속층으로 준비하였다.
이어서, Zinc acetate dehydrate (Sigmal Aldrich Inc.)을 2-methoxy ethanol과 ethanol amine (96:4의 부피비)의 혼합 용매와 혼합(0.1 g/ml)하여 졸-겔 제1혼합물을 제조한 후, 상기 졸-겔 제1혼합물을 상기 구리 호일의 제1표면 상에 스핀 코팅하고 400℃에서 30분동안 열처리하여 40nm 두께의 ZnO 평탄화층으로 이루어진 반도체층을 형성하여, 구리 호일 금속층 및 ZnO 반도체층(ZnO 평탄화층으로 이루어짐)으로 이루어진 일체형 전도성 기판을 형성하였다.
유기 발광 소자의 제작
상기 ZnO 반도체층 상에, 마스크를 이용한 증착법에 의하여, SiO2(Silicon dioxide) 화소 정의막(두께는 350nm임)을 형성한 후, 아세톤과 IPA(isopropanol)에서 각각 20분이상 sonication하여 세정하였다.
이 후, 패터닝된 화소 정의막이 형성된 일체형 전도성 기판 중 반도체층 상부에, 2-에톡시에탄올(2-ethoxyethanol) 용매에 Cs2CO3(Cesium carbonate)을 5mg/ml의 농도로 용해한 용액을 스핀 코팅하여, 5nm 두께의 Cs2CO3 전자 주입 계면층을 형성하였다.
상기 Cs2CO3 전자 주입 계면층 상부에, 열처리 없이, 바로, 톨루엔 용매 중 Super Yellow 발광 물질(0.9wt%의 Poly(para-phenylene vinylene) polymer derivative 용액임, 제품명은 PDY 132임, 시판사는 Merck Corp.임) 용액을 스핀 코팅한 후 80℃에서 20분 동안 열처리하여 185nm 두께의 발광층을 형성하였다.
상기 발광층 상부에 MoO3 (0.3Å/s의 증착 속도)를 진공 증착하여, 5nm 두께의 MoO3 정공 주입층을 형성하였다.
상기 MoO3 정공 주입층 상부에 Ag (0.5Å/s의 증착 속도), 및 MoO3 (0.3Å/s의 증착 속도)를 차례로 증착하여, Ag(15nm)/ MoO3(45nm)의 투명 양극을 형성하여 유기 발광 소자를 제작하였다.
상기 유기 발광 소자의 구성을 요약하면 하기 표 1과 같다.
역할 재료 두께
투명 양극 Ag/MoO3 15nm/45nm
정공 주입층 MoO3 5nm
발광층 Super Yellow 185nm
전자 주입 계면층 Cs2CO3 5nm
기판 및 음극 ZnO 반도체층
(ZnO 평탄화층으로 이루어짐)		 40nm
구리 호일 금속층 0.1mm
상기 유기 발광 소자의 효율을 Keithley 236 source 측정 기기 및 Minolta CS 2000 스펙트로라디오메트를 이용하여 측정한 결과, 5cd/A의 최대 효율을 가짐을 확인하였다.
실시예 2
일체형 전도성 기판의 제작
Atomic Force Microscopes로 측정한 표면 거칠기(Rq) 값이 215nm인 표면을 갖는 시판 구리 호일을 준비한 후, 1회 전해 연마 처리하여, Atomic Force Microscopes로 측정한 표면 거칠기(Rq) 값이 30nm인 제1표면을 갖는 구리 호일(두께는 100㎛임)을 금속층으로 준비하였다.
이어서, Zinc acetate dehydrate (Sigmal Aldrich Inc.)을 2-methoxy ethanol과 ethanol amine (96:4의 부피비)의 혼합 용매와 혼합(0.1 g/ml)하여 졸-겔 제1혼합물을 제조한 후, 상기 졸-겔 제1혼합물을 상기 구리 호일의 제1표면 상에 스핀 코팅하고 400℃에서 30분동안 열처리하여 30nm 두께의 ZnO 평탄화층을 형성한 후, 상기 ZnO 평탄화층 상부에 스퍼터 증착법을 이용하여 ZnO를 증착하여 20nm 두께의 ZnO 중간층을 형성함으로써, 구리 호일 금속층 및 ZnO 반도체층(ZnO 평탄화층 및 ZnO 중간층으로 이루어짐)으로 이루어진 일체형 전도성 기판을 형성하였다.
유기 발광 소자의 제작
상기 일체형 전도성 기판 상부에 상기 실시예 1과 동일한 방법을 이용하여 유기 발광 소자를 제작하였다.
상기 유기 발광 소자의 구성을 요약하면 하기 표 2와 같다.
역할 재료 두께
투명 양극 Ag/MoO3 15nm/45nm
정공 주입층 MoO3 5nm
발광층 Super Yellow 185nm
전자 주입 계면층 Cs2CO3 5nm
기판 및 음극 ZnO 반도체층 ZnO 중간층2 20nm
ZnO 평탄화층1 30nm
구리 호일 금속층 0.1mm
1: 용액 공정법을 이용하여 형성됨
2: 스퍼터 증착법을 이용하여 형성됨
상기 유기 발광 소자의 효율을 Keithley 236 source 측정 기기 및 Minolta CS 2000 스펙트로라디오메트를 이용하여 측정한 결과, 5.2 cd/A의 최대 효율을 가짐을 확인하였다.
실시예 3
일체형 전도성 기판의 제작
Atomic Force Microscopes로 측정한 표면 거칠기(Rq) 값이 215nm인 표면을 갖는 시판 구리 호일을 준비한 후, 1회 전해 연마 처리하여, Atomic Force Microscopes로 측정한 표면 거칠기(Rq) 값이 30nm인 제1표면을 갖는 구리 호일(두께는 100㎛임)을 금속층으로 준비하였다.
이어서, 상기 구리 호일의 제1표면 상에 스퍼터 증착법을 이용하여 ZnO를 증착하여 20nm 두께의 ZnO 중간층을 형성한 후, 상기 ZnO 중간층 상부에 Zinc acetate dehydrate (Sigmal Aldrich Inc.)을 2-methoxy ethanol과 ethanol amine (96:4의 부피비)의 혼합 용매와 혼합(0.1 g/ml)하여 제조한 졸-겔 제1혼합물을 스핀 코팅하고 400℃에서 30분동안 열처리하여 30nm 두께의 ZnO 평탄화층을 형성함으로써, 구리 호일 금속층 및 ZnO 반도체층(ZnO 중간층 및 ZnO 평탄화층으로 이루어짐)으로 이루어진 일체형 전도성 기판을 형성하였다.
유기 발광 소자의 제작
상기 일체형 전도성 기판 상부에 상기 실시예 1과 동일한 방법을 이용하여 유기 발광 소자를 제작하였다.
상기 유기 발광 소자의 구성을 요약하면 하기 표 3과 같다.
역할 재료 두께
투명 양극 Ag/MoO3 15nm/45nm
정공 주입층 MoO3 5nm
발광층 Super Yellow 185nm
전자 주입 계면층 Cs2CO3 5nm
기판 및 음극 ZnO 반도체층 ZnO 평탄화층4 30nm
ZnO 중간층3 20nm
구리 호일 금속층 0.1mm
3: 스퍼터 증착법을 이용하여 형성됨
4: 용액 공정을 이용하여 형성됨
상기 유기 발광 소자의 효율을 Keithley 236 source 측정 기기 및 Minolta CS 2000 스펙트로라디오메트를 이용하여 측정한 결과, 5.1 cd/A의 최대 효율을 가짐을 확인하였다.
실시예 4
발광층 대신, PCDTBT(Poly[[9-(1-octylnonyl)-9H-carbazole-2,7-diyl]-2,5-thiophenediyl-2,1,3-benzothiadiazole-4,7-diyl-2,5-thiophenediyl])과 PC70BM(Phenyl-C70-butyric acid methyl ester)(1:4의 중량비)를 7mg/1ml의 농도로 60℃에서 12시간 동안 o-dichlorobenzene에 용해시킨 용액을 Cs2CO3 전자 주입 계면층 상부에 1600rpm으로 60초 동안 스핀코팅한 후, 80℃에서 20분 동안 열처리하여, 80nm 두께의 광활성층을 형성하였다는 점을 제외하고는, 실시예 1과 동일한 방법을 이용하여 유기 태양 전지를 제작하였다. 상기 유기 태양 전지의 구성을 요약하면 하기 표 4과 같다.
역할 재료 두께
투명 양극 Ag/MoO3 15nm/45nm
정공 추출층 MoO3 5nm
광활성층 PCDTBT:PC70BM 80nm
전자 추출 계면층 Cs2CO3 5nm
기판 및 음극 ZnO 반도체층
(ZnO 평탄화층으로 이루어짐)		 40nm
구리 호일 금속층 0.1mm
실시예 4의 유기 태양 전지의 전압-전류 밀도 특성을 평가하여 그 결과를 표 5에 정리하였다. 전압-전류 밀도 특성 평가시, 광원으로는 제논 램프(Xenon lamp)를 사용(상기 제논 램프의 태양 조건(AM1.5)은 표준 태양 전지를 사용하여 보정함)하여, 100mW/cm2의 광을 각각의 유기 태양 전지에 조사하였다.
한편, 측정된 전압-전류 그래프로부터 계산된 단락 전류(JSC), 개방 전압(VOC), 필 팩터(FF)로부터 광전변환효율(PCE)(%)을 계산하여, 하기 표 5에 정리하였다.
개방 전압
(VOC)
(V)		 단락 전류
(JSC)
(mA/cm2)		 필 팩터
(FF)
(%)		 광전변환효율
(PCE)
(%)
0.52 0.85 55 2.43
상기 표 5로부터, 실시예 4의 유기 태양 전지는 우수한 광전변환효율을 가짐을 확인할 수 있다.
100, 200, 300: 일체형 전도성 기판
101, 201, 301: 금속층
101S, 201S, 301S: 제1표면
103, 203, 303: 반도체층
103S, 203S, 303S: 제2표면
103A, 203A, 303A: 용액 공정에 의하여 형성된 반도체성 평탄화층
203B, 303B: 증착 공정에 의하여 형성된 중간층
1: 유연 역구조 유기 발광 소자 2: 유연 역구조 유기 태양 전지
12: 전자 주입 계면층 22: 전자 추출 계면층
13: 발광층 23: 광활성층
14: 정공 주입층 24: 정공 추출층
15, 25: 투명 양극
16, 26: 광학 조절층

Claims (16)

  1. 제1표면 거칠기(Rq) 값을 갖는 제1표면을 갖고, 비철계 금속으로 이루어진, 금속층; 및 상기 제1표면 상에 형성되고, 제2표면 거칠기 값을 갖는 제2표면을 갖고, 반도체 물질을 포함한 반도체층;을 포함하고,
    상기 반도체층은, 상기 반도체 물질 및 상기 반도체 물질의 전구체 중 적어도 하나를 이용한 용액 공정에 의하여 형성되어 상기 금속층의 제1표면을 평탄화시키는 반도체성 평탄화층을 포함하고,
    상기 제2표면 거칠기 값은 상기 제1표면 거칠기 값보다 작고,
    기판과 전극의 역할을 동시에 하는, 일체형 전도성 기판.
  2. 제1항에 있어서,
    상기 제1표면 거칠기 값이 10nm 이상이고, 상기 제2표면 거칠기 값이 10nm 미만인, 일체형 전도성 기판.
  3. 제1항에 있어서,
    상기 금속층의 제1표면과 상기 반도체성 평탄화층이 서로 접촉한, 일체형 전도성 기판.
  4. 제3항에 있어서,
    상기 반도체층이 증착법에 의하여 형성된 중간층을 더 포함하고, 상기 중간층은 상기 반도체성 평탄화층 상부에 위치한, 일체형 전도성 기판.
  5. 제1항에 있어서,
    상기 반도체층이 증착법에 의하여 형성된 중간층을 더 포함하고, 상기 중간층은 상기 금속층의 제1표면과 상기 반도체성 평탄화층 사이에 위치한, 일체형 전도성 기판.
  6. 제1항에 있어서,
    상기 비철계 금속이 구리, 알루미늄, 금, 백금, 팔라디움, 은, 니켈, 납, 니오디움, 아연 및 주석 중에서 선택된 1종 이상의 금속을 포함한 일체형 전도성 기판.
  7. 제1항에 있어서,
    상기 반도체층에 포함된 반도체 물질이 TiOx(x는 1 내지 3의 실수임), 산화인듐(In2O3), 산화주석(SnO2), 산화아연(ZnO), 산화아연주석(Zinc Tin Oxide), 산화갈륨 (Ga2O3), 산화텅스텐(WO3), 산화알루미늄, 산화티타늄, 산화바나듐(V2O5 , VO2, V4O7 and V5O9, V2O3) 산화몰리브데늄 (MoO3 or MoOx), 산화구리 (Copper(II) Oxide: CuO), 산화니켈(NiO), 산화구리알루미늄(CopperAluminiumOxide:CAO, CuAlO2), 산화아연로듐 (ZincRhodiumOxide: ZRO, ZnRh2O4), 산화철, 산화크롬, 산화비스무스, IGZO (indium-Gallium Zinc Oxide), 및 ZrO2 중에서 선택된 적어도 하나를 포함한, 일체형 전도성 기판.
  8. 제1항에 있어서,
    상기 금속층의 두께가 50nm 내지 5mm이고, 상기 반도체층의 두께가 5nm 내지 300nm인, 일체형 전도성 기판.
  9. 제1표면 거칠기(Rq) 값을 갖는 제1표면을 갖고, 비철계 금속으로 이루어진, 금속층을 준비하는 단계; 및 상기 금속층의 제1표면 상에, 제2표면 거칠기 값을 갖는 제2표면을 갖고, 반도체 물질을 포함한 반도체층을 형성하는 단계;를 포함하고,
    상기 반도체층 형성 단계는,
    상기 금속층의 제1표면 상에, 상기 반도체 물질 및 상기 반도체 물질의 전구체 중 적어도 하나와 용매를 포함한 제1혼합물을 제공한 후 상기 용매를 제거하여, 상기 금속층의 제1표면을 평탄화시키는 반도체성 평탄화층을 형성하는 공정을 포함하고,
    상기 제2표면 거칠기 값은 상기 제1표면 거칠기 값보다 작고,
    일체형 전도성 기판의 제조 방법.
  10. 제1항 내지 제8항 중 어느 한 항의 일체형 전도성 기판을 포함한 전자 소자.
  11. 제10항에 있어서,
    상기 일체형 전도성 기판의 금속층 하면이 외기와 접촉하는, 전자 소자.
  12. 제10항에 있어서,
    상기 일체형 전도성 기판의 반도체층 상부에 화소 정의막이 패터닝되어 있는, 전자 소자.
  13. 제10항에 있어서,
    상기 전자 소자가,
    제1항 내지 제8항 중 어느 한 항의 일체형 전도성 기판;
    상기 일체형 전도성 기판의 반도체층에 대향된 투명 양극; 및
    상기 일체형 전도성 기판의 반도체층과 상기 투명 양극 사이에 개재된 발광층;
    을 포함하고, 상기 일체형 전도성 기판은 기판과 음극의 역할을 동시에 하는, 유연 역구조 유기 발광 소자(flexible inverted organic light emitting diode)인, 전자 소자.
  14. 제10항에 있어서,
    상기 전자 소자가,
    제1항 내지 제8항 중 어느 한 항의 일체형 전도성 기판;
    상기 일체형 전도성 기판의 반도체층에 대향된 투명 양극; 및
    상기 일체형 전도성 기판의 반도체층과 상기 투명 양극 사이에 개재된 광활성층;
    을 포함하고, 상기 일체형 전도성 기판은 기판과 음극의 역할을 동시에 하는, 유연 역구조 유기 태양 전지(flexible inverted organic photovoltaic cells)인, 전자 소자.
  15. 제10항에 있어서,
    상기 전자 소자가,
    제1항 내지 제8항 중 어느 한 항의 일체형 전도성 기판;
    상기 일체형 전도성 기판의 반도체층에 대향된 투명 음극; 및
    상기 일체형 전도성 기판의 반도체층과 상기 투명 음극 사이에 개재된 발광층;
    을 포함하고, 상기 일체형 전도성 기판은 기판과 양극의 역할을 동시에 하는, 유연 정구조 유기 발광 소자(flexible normal-structure organic light emitting diode)인, 전자 소자.
  16. 제10항에 있어서,
    상기 전자 소자가,
    제1항 내지 제8항 중 어느 한 항의 일체형 전도성 기판;
    상기 일체형 전도성 기판의 반도체층에 대향된 투명 음극; 및
    상기 일체형 전도성 기판의 반도체층과 상기 투명 음극 사이에 개재된 광활성층;
    을 포함하고, 상기 일체형 전도성 기판은 기판과 양극의 역할을 동시에 하는, 유연 정구조 유기 태양 전지(flexible normal-structure organic photovoltaic cells)인, 전자 소자.
KR1020130039340A 2012-04-10 2013-04-10 일체형 전도성 기판 및 이를 채용한 전자 소자 KR101476907B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US14/394,073 US9608214B2 (en) 2012-04-10 2013-04-10 Integrated conductive substrate, and electronic device employing same
PCT/KR2013/003009 WO2013154355A1 (ko) 2012-04-10 2013-04-10 일체형 전도성 기판 및 이를 채용한 전자 소자

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120037584 2012-04-10
KR1020120037584 2012-04-10

Publications (2)

Publication Number Publication Date
KR20130116023A true KR20130116023A (ko) 2013-10-22
KR101476907B1 KR101476907B1 (ko) 2014-12-26

Family

ID=49635343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130039340A KR101476907B1 (ko) 2012-04-10 2013-04-10 일체형 전도성 기판 및 이를 채용한 전자 소자

Country Status (2)

Country Link
US (1) US9608214B2 (ko)
KR (1) KR101476907B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039551A3 (ko) * 2014-09-11 2016-05-06 코닝정밀소재 주식회사 유기발광소자용 광추출 기판, 그 제조방법 및 이를 포함하는 유기발광소자
US10008674B2 (en) 2014-10-15 2018-06-26 Samsung Display Co., Ltd. Organic light emitting diode and organic light emitting display device including the same
KR20210103123A (ko) * 2020-02-13 2021-08-23 고려대학교 산학협력단 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078543A (ko) * 2012-12-14 2014-06-25 한국화학연구원 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
CN103500803B (zh) * 2013-10-21 2016-06-08 京东方科技集团股份有限公司 一种复合发光层及其制作方法、白光有机电致发光器件
CN103525406B (zh) 2013-10-21 2015-08-26 京东方科技集团股份有限公司 一种复合薄膜及其制作方法、光电元件和光电设备
KR102277378B1 (ko) 2015-01-19 2021-07-14 삼성디스플레이 주식회사 유기 발광 소자 및 이를 포함하는 유기 발광 표시 장치
WO2017033736A1 (ja) * 2015-08-27 2017-03-02 ソニーセミコンダクタソリューションズ株式会社 光電変換素子および撮像素子ならびに電子機器
DE102016108681A1 (de) * 2016-05-11 2017-11-16 Osram Oled Gmbh Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
US9922874B2 (en) * 2016-07-01 2018-03-20 Applied Materials, Inc. Methods of enhancing polymer adhesion to copper
CN106784389A (zh) * 2017-02-17 2017-05-31 京东方科技集团股份有限公司 一种复合透明电极、有机发光二极管及其制备方法
CN109103214B (zh) * 2017-06-20 2020-11-06 京东方科技集团股份有限公司 有机发光二极管显示面板及其制作方法、显示装置
TWI660533B (zh) * 2017-09-15 2019-05-21 Industrial Technology Research Institute 發光元件及其透明電極
CN109713301B (zh) * 2019-03-04 2020-06-26 陕西科技大学 一种钼酸镍掺杂碳量子点锂离子电池负极材料的制备方法
KR20210000074A (ko) 2019-06-24 2021-01-04 엘지디스플레이 주식회사 양자점 발광다이오드, 그 제조 방법 및 양자점 발광표시장치
CN110459564A (zh) * 2019-08-01 2019-11-15 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示装置
DE112020004152T5 (de) * 2019-09-02 2022-05-19 Denso Corporation Verfahren zum Bilden einer Schicht und zum Herstellen einer Halbleitervorrichtung
US11063098B2 (en) * 2019-09-04 2021-07-13 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for fabricating display panel having carbon quantum dot layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100457443C (zh) * 2004-05-26 2009-02-04 日产化学工业株式会社 面发光体
KR100554179B1 (ko) 2004-06-09 2006-02-22 한국전자통신연구원 전도성 금속 기판을 포함하는 구부림이 가능한 염료감응태양전지
JP3997305B2 (ja) 2004-11-18 2007-10-24 国立大学法人信州大学 ｎｐタンデム型色素増感太陽電池
JP2006164808A (ja) 2004-12-09 2006-06-22 Hitachi Ltd 発光素子，照明装置及びこれを有する表示装置
KR100830637B1 (ko) 2006-08-28 2008-05-20 연세대학교 산학협력단 Ｇｚｏ를 이용한 고분자-풀러린 이종접합 태양전지 및 그제조방법
JP5191647B2 (ja) * 2006-11-07 2013-05-08 電源開発株式会社 酸化チタン膜、酸化チタン膜電極膜構造および色素増感太陽電池
WO2012155099A1 (en) * 2011-05-12 2012-11-15 Universal Display Corporation Flexible lighting devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039551A3 (ko) * 2014-09-11 2016-05-06 코닝정밀소재 주식회사 유기발광소자용 광추출 기판, 그 제조방법 및 이를 포함하는 유기발광소자
US10008674B2 (en) 2014-10-15 2018-06-26 Samsung Display Co., Ltd. Organic light emitting diode and organic light emitting display device including the same
KR20210103123A (ko) * 2020-02-13 2021-08-23 고려대학교 산학협력단 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재

Also Published As

Publication number Publication date
US20150325803A1 (en) 2015-11-12
US9608214B2 (en) 2017-03-28
KR101476907B1 (ko) 2014-12-26

Similar Documents

Publication Publication Date Title
KR101476907B1 (ko) 일체형 전도성 기판 및 이를 채용한 전자 소자
Yin et al. Interfacial materials for organic solar cells: recent advances and perspectives
KR101564137B1 (ko) 일체형 전도성 기판 및 이를 채용한 전자 소자
US9722197B2 (en) Inverted organic electronic device and method for manufacturing the same
KR20140122655A (ko) 역구조 유기 발광 다이오드 및 이의 제조방법
US20090211640A1 (en) Electron injecting layer including superacid salt, lithium salt or mixture thereof, photovoltaic device including the electron injecting layer, method of manufacturing the photovoltaic device, and organic light-emitting device including the electron injecting layer
KR101607478B1 (ko) 핵-껍질 구조의 나노입자를 이용한 역구조 유기태양전지 소자와 그 제조방법
KR102242602B1 (ko) 금속산화물 나노 입자 잉크 및 이의 제조방법, 이로부터 제조된 금속산화물 나노 입자 박막, 이를 이용한 광전 소자
Zang et al. Organic–inorganic hybrid thin film light-emitting devices: interfacial engineering and device physics
WO2011056778A2 (en) Interlayer for organic solar cells
WO2013138132A1 (en) Metal oxide charge transport material doped with organic molecules
EP2752908A1 (en) Organic light emitting diode
JP2015134703A (ja) 金属酸化物含有層形成用組成物、及び電子デバイスの製造方法
EP3996150A1 (en) Perovskite photoelectric element and method for manufacturing same
KR101397256B1 (ko) 전도성 박막 및 전자 소자
KR102582635B1 (ko) 산화맥신 복합막, 이를 포함하는 고내구성 페로브스카이트 광전소자 및 이의 제조방법
Peng et al. Doping core–shell nanoparticles into a solution-processed electron transporting layer for polymer light-emitting diodes
WO2013154355A1 (ko) 일체형 전도성 기판 및 이를 채용한 전자 소자
KR101449249B1 (ko) 고-일함수 및 고-전도도 하이브리드 전극을 채용한 전자 소자
KR20150030287A (ko) 역구조 유기태양전지의 제조방법 및 이로부터 제조된 역구조 유기태양전지
WO2023005708A1 (zh) 量子点发光器件及其制备方法、显示装置
KR101458690B1 (ko) 전도성 박막 및 이를 포함한 전자 소자
KR102437808B1 (ko) 색 순도가 향상된 페로브스카이트 화합물의 제조방법 및 이를 포함하는 페로브스카이트 광전 소자
KR101600286B1 (ko) 역구조 유기태양전지의 제조방법 및 이로부터 제조된 역구조 유기태양전지
WO2013154354A1 (ko) 일체형 전도성 기판 및 이를 채용한 전자 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee