KR20210103123A - 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재 - Google Patents

무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재 Download PDF

Info

Publication number
KR20210103123A
KR20210103123A KR1020200017471A KR20200017471A KR20210103123A KR 20210103123 A KR20210103123 A KR 20210103123A KR 1020200017471 A KR1020200017471 A KR 1020200017471A KR 20200017471 A KR20200017471 A KR 20200017471A KR 20210103123 A KR20210103123 A KR 20210103123A
Authority
KR
South Korea
Prior art keywords
thin film
nanoparticles
solution
cdse
nanoparticle
Prior art date
Application number
KR1020200017471A
Other languages
English (en)
Other versions
KR102484464B1 (ko
Inventor
오승주
이우석
우호균
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020200017471A priority Critical patent/KR102484464B1/ko
Publication of KR20210103123A publication Critical patent/KR20210103123A/ko
Application granted granted Critical
Publication of KR102484464B1 publication Critical patent/KR102484464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02557—Sulfides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02568—Chalcogenide semiconducting materials not being oxides, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재에 관한 것이다. 구체적으로, 본 발명은 무기 나노입자 박막을 금속 할라이드 용액과 접촉시키는 단계를 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재에 관한 것이다.

Description

무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재 {METHOD FOR PREPARING ELECTRONIC MEMBER COMPRISING INORGANIC NANOPARTICLE THIN FILM AND ELECTRONIC MEMBER PREPARED THEREBY}
본 발명은 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재에 관한 것이다. 구체적으로, 본 발명은 무기 나노입자 박막을 금속 할라이드 용액과 접촉시키는 단계를 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재에 관한 것이다.
전계 효과 트랜지스터(Field-Effect Transistor, FET)와 같은 박막 전자 장치는 플렉서블 디스플레이, 메모리 셀 어레이, 및 센서 어레이와 같은 차세대 전자 장치의 핵심 부품으로 상당한 관심을 받아왔다. 금속 산화물, 탄소 재료, 및 유기 재료와 같은 다양한 반도체 재료가 상기 전자 장치의 전자 부재에 포함되는 반도체 박막을 낮은 단가로 제조하려는 목적으로 연구되어 왔다.
반도체 박막용 재료로서 무기 나노입자는 다음과 같은 이유에서 촉망받는 재료 중 하나이다: (i) 무기 나노입자는 습식 방법을 사용하여 대규모 합성이 가능하고, 스핀 코팅, 롤-투-롤(roll-to-roll) 프린팅, 및 잉크젯 프린팅과 같은 용액 공정을 사용하여 대면적의 다양한 기판 상에 피막될 수 있고, (ii) 나노입자의 크기, 모양, 조성, 및 표면 상태를 제어함으로써 전자적 특성 및 광학적 특성을 조작할 수가 있어서, 이를 통해 목적 적용 분야에서의 바람직한 밴드 갭, 캐리어 타입, 농도 및 이동도를 얻을 수가 있다. 다만, 나노입자로 용액 공정에 기반하여 고성능 전자 장치를 제조하려면 전자 커플링, 트랩 패시베시션, 도핑을 비롯한 복잡한 제작 과정을 거쳐야하다는 문제점이 있었다.
합성된 그대로의 나노입자는 긴 리간드로 둘러싸여 있는데, 이 리간드는 입자간 거리가 멀어지게 하여 나노입자 박막에서 전하 이동 효율이 매추 낮기 때문에 트랜지스터와 같은 전자 부재에 적용하기 위해서는 입자간 전자 커플링을 증가시키기 위하여, 리간드 치환 공정이 요구된다. 표면 리간드 치환에 대한 종래 연구들에 따르면 원래의 리간드를 다양한 짧은 유기 또는 무기 리간드, 예를 들어 할라이드, 슈도할라이드, 및 금속 칼코게나이드 리간드로 대체하려는 시도가 있었다. 그러나, 이러한 시도의 경우 리간드 치환 과정 동안에 댕글링(dangling) 결합과 같은 표면 결함이 발생하였다. 나노입자의 높은 부피 대비 표면 비로 인하여, 표면의 댕글링 결합은 밴드 갭 내에 깊은 트랩 상태를 유도하여 진성 캐리어 농도(intrinsic carrier concentration)가 낮아지는 심각한 문제를 발생시킨다.
이를 해결하기 위하여 나노입자에서 표면 결함부를 패시베이션하여 장치 성능을 개선하려는 연구가 수행되었으며, 구체적으로, 하이브리드 리간드 치환을 수행하고/하거나 유기 또는 무기 물질로 나노입자 표면을 코팅함으로써 표면 결함부를 패시베이션하려는 연구가 있었다.
또한, 도핑도 나노입자에 기반한 전자 장치에 있어서 중요한 이슈이다. 목적하는 페르미 준위를 얻기 위해서는 추가의 도핑 공정이 필요하며, 이는 특히 밴드 갭이 큰 나노입자, 예컨대 CdX (X = Se, S) 나노입자의 경우에 진성 캐리어 농도가 낮기 때문에 더욱 필요하다. 지난 수년간 리간드 치환 전 또는 후에 금속 도펀트를 사용하여 나노입자를 추가로 도핑하려는 많은 노력이 있었으나, 이러한 추가의 도핑 공정은 시간 소모적이고, 고가이며, 복잡하다. 게다가, 리간드 치환 및 추가의 도핑을 따로따로 수행하기 때문에 장치의 제조 방법이 다단계화되고 제조 비용도 높아지게 되므로, 이러한 나노입자에 기반한 전자 부재를 상용화하는데 한계점으로 지목되고 있다. 이에, 종래의 나노입자 기반 전자부재, 예컨대 트랜지스터의 제조 문제를 해결하기 위한 방안이 요구되고 있다.
본 발명의 일 목적은 리간드 치환 단계, 패시베이션 단계, 및 도핑 단계를 동시에 수행할 수 있는, 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법을 제공하는 것이다.
본 발명의 다른 일 목적은 전술한 제조 방법에 의해 제조된 전자 부재를 제공하는 것이다.
본 발명의 또다른 일 목적은 전술한 전자 부재를 포함하는 전자 장치를 제공하는 것이다.
본 발명의 전술한 목적은 무기 나노입자 용액을 기판 상에 코팅하여 기판 상에 무기 나노입자 박막을 형성하는 단계; 및 상기 기판 상의 무기 나노입자 박막을 금속 할라이드 용액과 접촉시킴으로써 상기 무기 나노입자를 상기 금속 할라이드의 금속으로 도핑하고 상기 무기 나노입자에 상기 금속 할라이드의 할라이드를 표면 리간드로서 결합시키는 단계를 포함하는, 전자 부재의 제조 방법, 이에 의해 제조된 전자 부재, 및 상기 전자 부재를 포함하는 전자 장치를 제공함으로써 달성될 수 있었다.
본 발명에 따르면 고온 및 고진공을 필요로 하는 진공 증착 방식이 아니라, 상온 및 상압 하에서 수행할 수 있는 용액 공정에 의해 박막 트랜지스터와 같은 전자 부재를 제조할 수 있다. 또한, 종래의 무기 나노입자 박막의 제조 방법에 따르면 리간드 치환 단계, 패시베이션 단계, 및 도핑 단계가 각각 개별적으로 수행되는 것에 반해, 본 발명에 따르면 무기 나노입자 박막을 금속 할라이드 용액에 담그는 단계에 의해 상기 리간드 치환, 패시베시션, 및 도핑이 원스텝으로 용이하게 수행될 수 있고, 또한 이에 따라 제조 비용을 절감하면서 전자 부재의 대량 생산이 가능해진다. 더욱이, 본 발명에 따른 상기 단계는 금속 할라이드 용액에서 할로겐의 종류와 용액의 농도를 조정함으로써 도핑 수준을 용이하고 정교하게 제어할 수 있으며, 10 cm2V-1s-1 이상의 전하 이동도 및 107 이상의 ION/IOFF 를 나타내는 고성능의 전자 부재를 제공할 수 있다.
도 1은 InX3 (X = Cl, Br, I) 용액을 사용하여 CdSe 나노입자의 리간드 치환과 In 도핑을 동시에 수행하는 원스텝 방법을 보여주는 개략도이다.
도 2에서 도 2(a)는 합성된 그대로의 CdSe 나노입자 박막의 FTIR 스펙트럼 (검은색), InCl3-처리된 CdSe 나노입자 박막의 FTIR 스펙트럼 (녹색), InBr3-처리된 CdSe 나노입자 박막의 FTIR 스펙트럼 (적색), InI3-처리된 CdSe 나노입자 박막의 FTIR 스펙트럼 (청색)을 나타내고,
도 2(b)는 SEM-EDX를 사용하여 측정한 InX3-처리된 CdSe 나노입자 박막의 X/Se (X = Cl, Br, I) 원자 비를 나타내고,
도 2(c)는 SEM-EDX를 사용하여 측정한 InX3-처리된 CdSe 나노입자 박막의 In/Se 원자 비를 나타내며,
도 2(d)는 합성된 그대로의 CdSe 나노입자 박막과 InX3-처리된 CdSe 나노입자 박막의 흡수 스펙트럼을 나타내고,
도 2(e)는 합성된 그대로의 CdSe 나노입자 박막과 InX3-처리된 CdSe 나노입자 박막의 투과 전자 현미경 (TEM) 이미지를 나타내고,
도 2(f)는 270℃에서 20분 동안 열 어닐링한 후의 합성된 그대로의 CdSe 나노입자 박막과 InX3-처리된 CdSe 나노입자 박막의 흡수 스펙트럼을 나타내고,
도 2(g)는 270℃에서 20분 동안 열 어닐링한 후의 합성된 그대로의 CdSe 나노입자 박막과 InX3-처리된 CdSe 나노입자 박막의 TEM 이미지를 나타낸다.
도 3에서 도 3(a)는 InX3-처리된 CdSe 나노입자 FET의 제조 방법을 개략적으로 나타내는 개략도이고,
도 3(b)과 도 3(c)는 각각, 10 mM 용액을 사용하여 InCl3-처리된 CdSe 나노입자 박막 트랜지스터(Thin-Film Transistor, TFT)의 이송 특성을 분석한 그래프 (VD = 50 V에서 ID-VG), 및 출력 특성을 보여주는 그래프 (VG 함수로서 ID-VD)를 나타내고,
도 3(d)와 도 3(e)는 각각, 10 mM 용액을 사용하여 InBr3-처리된 CdSe 나노입자 TFT의 이송 특성을 분석한 그래프 (VD = 50 V에서 ID-VG), 및 출력 특성을 보여주는 그래프 (VG 함수로서 ID-VD)를 나타내고,
도 3(f)와 도 3(g)는 각각, 10 mM 용액을 사용하여 InI3-처리된 CdSe 나노입자 TFT의 이송 특성을 분석한 그래프 (VD = 50 V에서 ID-VG), 및 출력 특성을 보여주는 그래프 (VG 함수로서 ID-VD)를 나타낸다.
도 4에서 도 4(a)와 도 4(b)는 각각, InCl3-처리된 CdSe 나노입자 TFT와 관련하여, 0.01 mM 용액 (검은색), 0.1 mM 용액 (녹색), 1 mM 용액 (적색), 10 mM 용액 (청색), 및 100 mM 용액 (자홍색)을 사용하였을 때의 이송 특성 (VD = 50 V에서 ID-VG), 및 InX3 용액의 농도 함수로서의 이동도 및 ION/IOFF 이고,
도 4(c)와 도 4(d)는 각각, InBr3-처리된 CdSe 나노입자 TFT와 관련하여, 0.01 mM 용액 (검은색), 0.1 mM 용액 (녹색), 1 mM 용액 (적색), 10 mM 용액 (청색), 및 100 mM 용액 (자홍색)을 사용하였을 때의 이송 특성 (VD = 50 V에서 ID-VG), 및 InX3 용액의 농도 함수로서의 이동도 및 ION/IOFF 이고,
도 4(e)와 도 4(f)는 각각, InI3-처리된 CdSe 나노입자 TFT와 관련하여, 0.01 mM 용액 (검은색), 0.1 mM 용액 (녹색), 1 mM 용액 (적색), 10 mM 용액 (청색), 및 100 mM 용액 (자홍색)을 사용하였을 때의 이송 특성 (VD = 50 V에서 ID-VG), 및 InX3 용액의 농도 함수로서의 이동도 및 ION/IOFF 이다.
이하, 본 발명에 대해 상세히 설명한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다, "함유"한다. "가지다" 라고 할 때, 이는 특별히 달리 정의되지 않는 한, 다른 구성 요소를 더 포함할 수 있다는 것을 의미한다.
제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 전술한 용어들에 의해 제한되는 것은 아니다.
층, 막 등의 어떤 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 또는 "바로 상에" 있어서 어떤 부분과 다른 부분이 서로 접해 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 존재하는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 또는 "바로 상에" 있다고 할 때는 중간에 다른 부분이 없는 것을 의미한다.
본 출원에서 사용한 용어는 단지 특정한 구현예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
본 발명의 일 양태에 따르면, 무기 나노입자 용액을 기판 상에 코팅하여 기판 상에 무기 나노입자 박막을 형성하는 단계; 및 상기 기판 상의 무기 나노입자 박막을 금속 할라이드 용액과 접촉시킴으로써 상기 무기 나노입자를 상기 금속 할라이드의 금속으로 도핑하고 상기 무기 나노입자에 상기 금속 할라이드의 할라이드를 표면 리간드로서 결합시키는 단계를 포함하는, 전자 부재의 제조 방법이 제공된다.
본 발명의 상기 제조 방법은 무기 나노입자를 합성하는 단계를 추가로 더 포함할 수 있다. 상기 무기 나노입자를 합성하는 단계는 용매, 1종 이상의 무기 나노입자 전구체, 및 리간드 전구체를 함유하는 금속 전구체 용액을 승온하는 단계를 포함할 수 있고, 보다 구체적으로는, 용매, 제1 무기 나노입자 전구체, 및 리간드 전구체를 함유하는 제1 무기 나노입자 전구체 용액을 준비하는 단계; 용매, 제2 무기 나노입자 전구체, 및 리간드 전구체를 함유하는 제2 무기 나노입자 전구체 용액을 준비하는 단계; 상기 제1 무기 나노입자 전구체 용액과 상기 제2 무기 나노입자 전구체 용액을 혼합하여 용매, 1종 이상의 무기 나노입자 전구체, 및 리간드 전구체를 함유하는 무기 나노입자 전구체 용액을 준비하는 단계; 및 상기 무기 나노입자 전구체 용액을 승온하는 단계를 포함할 수 있다.
본 발명에서 상기 무기 나노입자는 반도체성 나노입자일 수 있으며, 예를 들어, CdSe, CdS, ZnS, ZnSe, PbS, PbSe 등과 같은 II-VI족 또는 IV-VI족 반도체 화합물일 수 있다.
상기 무기 나노입자 전구체는 예를 들어 12족 금속 또는 이의 산화물, 14족 금속 또는 이의 산화물, 및 16족 금속 또는 이의 산화물일 수 있으며, 상기 제1 무기 나노입자 전구체는 예를 들어 16족 금속 또는 이의 산화물, 예컨대 Se 일 수 있고, 상기 제2 무기 나노입자 전구체는 예를 들어 12족 금속, 14족 금속 또는 이들의 산화물, 예컨대 CdO, PbO 일 수 있다.
상기 리간드 전구체는 탄소수 6 내지 18의 알킬기 또는 알켄기의 말단에 카르복시산이 결합된 유기산일 수 있으며, 예를 들어 올레산, 카프로산, 옥탄산, 데칸산, 도데칸산, 미리스트산, 스테아르산, 팔미트산, 리놀레산 및 리시놀레산 중에서 선택될 어느 하나 이상일 수 있으나, 이에 제한되는 것은 아니다.
상기 용매는 무극성 용매일 수 있고, 바람직하게는 끓는점이 높은 무극성 용매, 예를 들어 옥타데센, 톨루엔, 헥산, 펜탄, 옥탄, 사이클로헥산, 사염화탄소, 자일렌, 클로로포름, 다이클로로메탄, 트리클로로에탄, 또는 테트라하이드로퓨란일 수 있다.
상기 합성된 그대로의 무기 나노입자는 상기 리간드 전구체로부터의 리간드가 표면에 결합되어 둘러쌓인 형태일 수 있으며 용매에 분산되어 있다. 이와 같이 올레산과 같은 긴 리간드가 무기 나노입자의 표면을 둘러싸고 있으므로 입자간 전하 이동이 어렵기 때문에 해당 나노입자 그대로 코팅된 박막은 절연적인 특성을 보일 수 있다. 예를 들어 CdSe 나노입자의 경우 지름이 약 6~7 nm 일 수 있다.
상기 합성된 무기 나노입자의 용액을 기판 상에 코팅하여 무기 나노입자 박막을 형성할 수 있다. 상기 코팅은 예를 들어, 스핀 코팅, 딥 코팅, 스프레이 코팅, 잉크젯 프린팅, 오프셋 프린팅, 그라비어 프린팅 등의 방법을 통해 수행될 수 있으며, 구체적으로는 스핀 코팅일 수 있다. 상기 박막의 형성은 상온 및 상압 하에서 수행될 수 있다.
본 발명에서 사용될 수 있는 기판은 당업계에서 전자 부재의 기판으로 사용되는 임의의 기판일 수 있으며, 예를 들어 유리, 실리콘 웨이퍼, PET 등일 수 있다.
상기 무기 나노입자 박막의 형성 단계는 기판을 3-머캅토프로필 트리메톡시실란(MPTS) 등과 같은 화합물로 미리 전처리할 수 있으며, 그 후 무기 나노입자 박막을 코팅할 수 있다.
상기 무기 나노입자 박막의 형성 단계이후, 상기 기판 상의 무기 나노입자 박막을 금속 할라이드 용액과 접촉시킴으로써 상기 무기 나노입자를 상기 금속 할라이드의 금속으로 도핑하고 상기 무기 나노입자에 상기 금속 할라이드의 할라이드를 표면 리간드로서 결합시키는 단계가 수행될 수 있다.
상기 금속 할라이드 용액은 예를 들어, 인듐계 할라이드, InX3 (X = Cl, Br, 또는 I)일 수 있다. 본 발명에 따르면, 상기 금속 할라이드 용액에서 할로겐의 종류와 용액의 농도를 조정함으로써 금속 도핑의 수준을 간단하고 정교하게 제어할 수 있다.
상기 무기 나노입자 박막과 상기 금속 할라이드 용액의 접촉 방식은 상기 무기 나노입자 박막이 상기 금속 할라이드 용액과 충분히 접촉할 수 있다면 특별히 제한되지 않으며, 예를 들어 상기 무기 나노입자 박막을 용액에 담그는 방식이거나, 상기 무기 나노입자 박막에 용액을 스프레이하여 박막을 충분히 적시는 방식일 수도 있다. 바람직하게는 상기 무기 나노입자 박막을 상기 금속 할라이드 용액 중에 담그는 방식으로 처리할 수 있다.
상기 금속 할라이드 용액과의 접촉을 통해 상기 금속 할라이드의 금속이 상기 무기 나노입자에 도핑되고, 상기 금속 할라이드의 할로겐이 상기 무기 나노입자의 본래의 표면 리간드 (예를 들어 올레산)를 치환하여 표면 리간드로서 무기 나노입자와 결합하게 된다. 본 발명은 금속 도핑과 리간드 치환이 상기 금속 할라이드 용액과의 접촉 단계에 의해 원스톱으로 수행될 수 있으며, 용액 공정이므로 매우 간단하다.
본 발명의 다른 일 구현예에 따르면 상기 금속 할라이드 용액과의 접촉 단계 이후에 무기 나노입자 박막의 세척 단계 및/또는 열 어닐링 단계를 추가로 더 포함할 수 있다.
본 발명의 다른 일 양태에 따르면, 본 발명의 전술한 제조 방법에 의해 제조된 전자 부재, 및 상기 전자 부재를 포함하는 전자 장치가 제공된다.
상기 전자 부재는 박막 트랜지스터일 수 있으며, 상기 기판 및 상기 무기 나노입자 박막 이외에도 게이트 전극 (예를 들어, Ag 또는 Al 게이트 전극), 게이트 절연막 (예를 들어 산화실리콘 절연막), 소스 전극 또는 드레인 전극 등을 추가로 더 포함할 수 있다.
상기 전자 장치는 초고해상도 디스플레이와 같은 디스플레이, 태양전지, 열전소자, 센서 등일 수 있다.
이하에서는 본 발명의 실시예를 참조하여 발명을 더욱 구체적으로 설명하겠다. 실시예는 발명의 설명을 위해 제시되는 것이므로, 본 발명이 이에 한정되는 것은 아니다.
실시예
재료
하기의 재료를 Sigma-Aldrich Co.에서 구입하였으며 추가의 정제없이 사용하였다: 카드뮴 옥사이드 (CdO, 99.5%), 셀레늄 (Se, 99.99%, 펠렛), 올레산 (OA, 90%), 톨루엔 (99.8%), 1-옥타데센 (ODE, 90%), (3-메르캅토프로필)트리메톡시실란 (MPTS)(95%), 에탄올 (≥99.5%0, 이소프로판올 (99.5), 아세톤 (≥99.9%), 인듐(III) 클로라이드 (InCl3, ≥99.999%), 인듐(III) 브로마이드 (InBr3, 99.999%), 인듐(III) 요오다이드 (InI3, ≥99.998%), 암모늄 클로라이드 (NH4Cl, 99.99%), 암모늄 브로마이드 (NH4Br, 99.999%), 및 암모늄 요오다이드 (NH4I, 99.999%).
CdSe 나노입자의 합성
CdSe (6.0 nm 크기) 나노입자를 종래 기술의 방법을 약간 변형하여 다음과 같이 합성하였다. 스톡 Se 전구체 용액으로서 OA (2.0 g), Se (0.376 g), 및 ODE (17.5 mL)의 용액을 100 mL 3목 플라스크에서 조제하고 110℃에서 10 분 동안 탈기(degassing)시켰다. 상기 3목 플라스크를 질소 가스로 충전한 후, 플라스크를 220℃까지 가열한 후 4 시간 동안 유지시켰다. CdO (0.3 g), OA (2.2 mL), 및 ODE (100 mL)를 200 mL 3목 플라스크에 넣었다. 110℃에서 10 분 동안 탈기한 후, 플라스크를 질소 가스로 충전하고 240℃까지 승온시켰다. 온도를 240℃에서 1 시간 동안 유지시켜 투명한 무색 용액을 얻었으며 이를 280℃까지 가열하였다. 온도가 280℃에 이르렀을 때 Se 스톡 용액을 플라스크 내로 주입하였다. 용액이 어두운 갈색으로 변하면 (12분 후) 가열원을 제거하고 플라스크를 수 중에서 냉각시켰다. 330.0 mL의 이소프로판올 및 60.0 mL의 아세톤을 첨가한 후, 원심분리하여, 정제된 나노입자를 회수하였다. 120 mL의 톨루엔 및 120 mL의 에탄올을 첨가한 후 원심분리하여, 단분산 나노입자를 회수하였다. 상기 단계를 2회 반복하였다. 마지막으로, 상기 나노입자를 30 mg/mL의 농도가 되도록 옥탄 중에 분산시켰다.
기판의 준비
X선 회절(XRD), 자외선-가시광선 분광분석, 및 푸리에 변환 적외선 분광분석 (FTIR)을 위해, 유리 기판을 사용하였다. Cr (10 nm)/Au (100 nm)을 가열 증발에 의해 증착시킨 유리 기판을 사용하여 UPS 분광분석 결과를 얻었다. 열 성장한 SiO2 층 (285 nm 두께)이 있는 고농도 p-도핑된(heavily p-doped) 실리콘 웨이퍼를 FET 측정에 사용하였다. 모든 기판은 아세톤으로 세척한후, 이소프로판올 및 탈이온수로 세척하고, 초음파 처리하여 사용하였다. 또한, 기판을 UV-오존 처리하고 톨루엔 중의 5 부피%의 MPTS 에 하룻밤 동안 담그어 두었다.
장치의 제조
고온 성장된 SiO2 층이 있는, 미리 세정하고 MPTS로 처리한 Si 웨이퍼에 CdSe 나노입자를 스핀 코팅하였다. 리간드 치환을 위해 아세톤 중의 InX3 용액에 담그고, 모 용액으로 세척하였다. 나노입자 스핀 코팅, 리간드 치환, 및 세척 절차를 한번 더 반복하고, 270℃에서 20분 동안 어닐링하였다. 그 후, Al 탑 컨택부를 열 증착시켰다. 장치가 글로브박스에서 열 증착기로 이동하는 동안에 공기 중에 몇 분간 노출되었기 때문에, 산화된 CdSe 나노입자의 환원을 위해 Al 증착 후에 질소 하에 270℃에서 간단히 어닐링하였다. 길이(L) 대 채널 폭(W)의 비 (즉, W/L)는 모든 장치에서 15 였다. 각 장치를 기판 가장자리와 다른 장치에서부터 기계적으로 분리시켰다.
특성 측정 및 분석
질소 글로브박스 안에서 반도체 파라미터 분석기 (Model 4200A-SCS, KEITHLEY)를 사용하여 FET 특성 분석을 수행하였다. 동일한 파라미터 분석기 및 저온 진공 프로브 스테이션 (Model M5VC, MSTECH)을 사용하여 온도 의존적 전기 특성분석을 수행하였다.
투과 전자 현미경 (Model Tecnai G2 F30, FEI, 한국 기초 과학 연구원), X선 회절 분석 (Model SmartLab, Rigaku), 에너지 분산 X선 측정이 되는 주사 전자 현미경 (Model Hitachi S-4700, Hitachi High Technologies America, Inc.), 및 유도 결합 플라스마 분광 광도계 (Model Jobin Yvon Ultima 2, HORIBA)를 사용하여 CdSe 나노입자 박막의 구조적 특성을 분석하였다.
CdSe 나노입자 박막의 광학적 특성 및 화학적 특성을 UV-가시광 분광 광도계 (Model Cary 5000, Agilent Technologies) 및 FTIR 분광광도계 (Model LabRam ARAMIS IR2, Horiba Jobin Yvon)을 사용하여 분석하였다. 자외선 광전자 분광 광도 분석을, 헬륨 I (21.2 eV) 방사선을 사용하는 Model Ultra DLD (한국 기초 과학 연구원)로 수행하였다.
결과
올레산 리간드로 캡핑된 CdSe (6.0 nm) 나노입자를 종래 기술의 방법 (“H. et al., High Quality Synthesis of Monodisperse Zinc-Blende CdSe and CdSe/ZnS Nanocrystals with a Phosphine-Free Method. CrystEng-Comm 2009, 11, 1733-1738)을 약간 변경하여 합성하였다. 나노입자를 옥탄의 유기 용매 중에 분산시키고 미리 세정한 기판에 스핀 코팅하여 나노입자 박막을 형성시켰다. 합성된 그대로의 나노입자 박막을 아세톤 중의 InX3 (X = Cl, Br, I)의 10 mM 용액에 담그어서, 원래의 긴 리간드를 짧은 무기 리간드로 대체시켰다. InX3 로의 리간드 치환 전과 후의 CdSe 나노입자 박막의 화학적 특성, 광학적 특성, 및 구조적 특성을 연구하여, 도 2(a) 내지 도 2(e)에 나타내었다. 도 2(a)는 InX3 처리 이전과 이후의 CdSe 나노입자 박막의 푸리에 변환 적외선 분광분석(FTIR) 스펙트럼을 나타낸다. 합성된 그대로의 나노입자 박막은 대략 2900 cm-1에서 흡수 피이크를 나타냈는데 이는 원래의 올레산 리간드의 -CH 스트레치에 해당한다. InX3 처리 이후, 위의 흡수 피이크의 강도가 모든 나노입자 박막에서 대략 10%까지 크게 감소하였고, 이는 무기 리간드로의 성공적인 리간드 치환을 나타낸다.
InX3 처리 이후 CdSe 나노입자 박막의 조성 및 리간드 치환의 성공 여부를 추가로 확인하기 위해, 에너지 분산 X선을 이용한 주사 전자 현미경 (SEM-EDX)을 사용하여 분석을 수행하였다 (도 2(b), 2(c)). 다음의 순서대로 X/Se 원자 비가 약간 더 높게 관찰되었다 (표준 편차 내에서의 차이는 있음): InI3 > InBr3 > InCl3 처리. 이와 대조적으로, In/Se 원자비는 다음의 순서대로 높은 것이 명확하게 관찰되었다: InI3 > InBr3 > InCl3 처리. 유도 결합 플라스마 분광 광도계 (ICP-AES) 분석에 의해 유사한 트렌드를 확인하였다.
In 은 강한 루이스산이기 때문에, InX3 가 쉽게 스스로 이온화되며, 극성 용매 중에서 다음과 같이 다양한 복합체를 형성한다.
Figure pat00001
X-타입 및 L-타입 결합을 통해 표면 Cd 자리에 원래 결합되어 있던 올레산 리간드가 [InX4]- 와 Cl-, 및 [InX5]- 로 각각 대체될 수 있다. 표면 Se 자리 상의 [InX]2+ 의 Z-타입 결찰(ligation)도 발생할 수 있다. 배위되지 않은 표면 Cd 및 Se 원자가 인-갭(in-gap) 상태를 유도하며, 이것이 전하 캐리어를 트랩핑하여 비효율적인 전하 이송을 야기한다. 최근, CdCl2-처리 및 ZnCl2-처리를 각각 Z-타입 및 X-타입 결찰로 표면 Cd 및 Se 원자를 각각 패시베이션하는데 사용할 수 있다는 것이 보고되었다. 그러나, 본 발명은 이와 대조적으로, InX3-처리를 함으로써 표면 Cd 및 Se 자리 모두의 패시베이션을 가능하게 하였다. 또한, In3+가 표면 상의 Cd 빈 자리를 차지하거나 또는 In 으로의 Cd의 양이온 교환이 부분적으로 일어날 수 있다. 다음의 순서대로 결합 에너지가 더 적으며: In-I (331.0 kJ mol-1) < In-Br (387.9 kJ mol-1) < In-Cl (434.7 kJ mol-1), 이는 보다 활발한 자기-이온화를 야기하여, In3+ 양이 다음의 순서대로 더 많아지는 결과를 가져온다: InI3 > InBr3 > InCl3-리간드 치환 용액. 따라서, Cd 빈 자리로의 In3+의 치환 또는 In 으로의 Cd의 양이온 교환이 InI3 처리에 의해 대부분 일어날 수 있고, 따라서 InI3-처리된 CdSe 나노입자 박막이 가장 높은 In/Se 비를 갖는다.
리간드 치환 이전과 이후에 나노입자 박막의 자외선-가시광선 (UV-vis) 스펙트럼을 도 2(d)에 나타내었다. 합성된 그대로의 CdSe 나노입자 박막의 프로파일은 611 nm에서 흡수 피이크를 나타내고, 이는 ~2.0 eV 의 밴드 갭을 갖는 6.0 nm CdSe 나노입자의 첫 번째 엑시톤 피이크에 해당한다. InX3 처리 후에도, 일련의 나노입자 박막의 흡수 스펙트럼에 큰 변화는 없었다. InX3-처리 이전과 이후 CdSe 나노입자의 형태학적 특성 및 구조적 특성을 투과 전자 현미경 (TEM)을 이용하여 분석하였다 (도 2(e)). 합성된 그대로의 CdSe 나노입자의 크기는 6.0±0.6 nm 이었고 입자간 거리는 2.0±0.3 nm 였다. InX3-처리 이후, 입자간 거리는 nm 이하까지 크게 감소하였으며 이는 인듐-할라이드 복합체 리간드의 길이에 해당하고, TEM 해상도 한계를 넘는다. 심지어는 인접한 CdSe 나노입자 사이의 직접 접촉이 관찰되고, 이는 리간드 치환이 성공적이라는 것을 확인해주는 것이다. InX3-처리된 CdSe 나노입자의 구조를 추가로 검사하기 위해 X선 회절 (XRD) 분석을 수행하였으며, 그 결과 할로겐을 포함하거나 또는 In을 포함하는 상 또는 그레인 성장에 대한 증거는 없다는 것이 밝혀졌다.
열 어닐링이 CdSe 나노입자 FET의 제조시 필수적이기 때문에, InX3-처리된 CdSe 나노입자 박막의 광학적 특성 및 구조적 특성에 대한 열 어닐링의 영향을 관찰하였다. 열 처리에 의해 리간드 중의 In-X 결합이 끊어지고 CdSe 나노입자 중으로 In 의 확산이 용이해진다. 270℃에서 20분 동안 어닐링한 후, 합성된 그대로의 나노입자와 InX3-처리된 나노입자에 대해 자외선-가시광선, TEM, 및 XRD 분석을 수행하였다. 리간드 치환을 수행하지 않은 합성된 그대로의 CdSe 나노입자의 경우, 흡수 피이크 및 형태는 270℃에서의 어닐링 이후에도 변하지 않고 남아있었다. 올레산의 표면 리간드가 ~330℃ 이하에서 안정하기 때문에, 나노입자의 모양이 유지되었다. InX3-처리된 CdSe 나노입자 박막의 경우, 자외선-가시광선 스펙트럼에서 첫 번째 엑시톤 피이크가 적색 방향으로 쉬프트되었고, 270℃에서의 어닐링 후에는 더욱 브로드(broad)하게 되었다 (도 2(f) 참조). 또한, TEM 이미지에 따르면 인접한 나노입자들 사이의 약간의 융합이 관찰되었다 (도 2(g) 참조). 그러나, XRD 패턴은 어닐링 후에도 변하지 않았고, 그레인 성장에 대한 증거도 나타나지 않았다. 나노입자는 부분적으로 융합되었고 융합된 나노입자는 다결정질이었다.
흡수 스펙트럼에서 적색 방향으로 쉬프트된 정도 및 TEM 이미지에서 나노입자 융합의 정도는 유사한 경향을 나타내었으며 두 특성 모두가 다음의 순서에 따라 증가하였다: InCl3 > InBr3 > InI3-처리. 이들은 상이한 할라이드 또는 상이한 In 양에 따른 효과에서 비롯된 것일 수 있다. 이러한 관찰 결과의 원인을 살펴보기 위해, 3종의 할라이드 (Cl-, Br-, 및 I-)를 사용하여 In 없이 NH4X-처리를 통해 제어 실험을 수행하였다. 자외선-가시광선 분석 및 TEM 분석에 따르면, 270℃에서의 어닐링 후, 할라이드의 종류에 관계없이 모든 계열의 NH4X-처리된 CdSe 나노입자 박막에서, 나노입자들 사이의 현저한 융합 및 퀀텀 구속의 완전한 상실이 관찰되었다. 이는 In이 나노입자 표면을 패시베이션하거나 또는 나노입자 중으로 확산되어 열 어닐링 동안에 나노입자가 응집 및 융합되는 것을 방지하였다는 것을 암시한다. 또한, InX3-처리된 CdSe 나노입자 박막은 균일하고 편평한 표면을 가지는 반면, NH4X-처리된 CdSe 나노입자 박막은 심각한 나노입자 응집으로 인하여 울퉁불퉁하다는 것이 SEM 에 의해 확인되었다. 또한, 자외선-가시광선 및 TEM 데이터에서의 경향이 이 현상에서 기인하였다고 할 수 있다. EDX 및 ICP-AES에서 확인되듯이, InI3-처리된 CdSe 나노입자 내의 다량의 In 은 나노입자 응집과 융합을 방해하므로, TEM 이미지에서 더 적은 소결된 나노입자가 관찰되며, 심각한 블리칭(bleaching) 현상없이 첫 번째 엑시톤 피이크의 가장 덜 또렷한 쉬프트가 관찰되었다. 또한, 상이한 농도의 InX3-처리된 CdSe 나노입자 박막에서 위의 흡수 경향이 관찰되었다.
인듐은 FET용 CdSe 막에서 효과적인 n-타입 도펀트이지만, 도핑을 위한 In 공급원을 제공하기 위해서는 In의 가열 증발 또는 In 나노입자의 합성과 CdSe 나노입자 층 위로 증착과 같은 값비싸고 복잡한 또는 시간 소모적인 단계들이 있었다. 게다가, 리간드 치환과 In 도핑의 단계가 각각 별도로 요구되므로 제조를 여러 단계로 수행해야 했다. 그러나, 본 발명에 따르면, 리간드 치환과 In 도핑을 위한 InX3-처리를 저온 상압에서의 용액 공정에 기초하여 매우 간단하게 수행하여 고성능의 비용 효율적인 CdSe 나노입자 FET를 구현할 수 있다. 무엇보다도, 리간드 치환과 In 도핑을 별개의 단계로 각각 필요로 하는 종래의 방법과는 달리, InX3 용액에 시료를 단순히 담금으로써 리간드 치환과 In 도핑을 동시에 수행하는 원스텝 방법이 제공된다.
바텀(bottom) 게이트 및 탑 컨택트부를 구비한 InX3-처리된 CdSe 나노입자 FET를 제조하여 InX3-처리된 CdSe 나노입자 박막의 전기적 특성을 분석하였다 (도 3(a)를 참조). 제조 공정을 간략히 요약하면, 열 성장한 285 nm 두께의 SiO2 유전체층이 있는 고농도로 도핑된 p-타입 Si 웨이퍼를 (3-메르캅토프로필)트리메톡시실란 (MPTS)로 처리하여 계면 트랩핑에서 유래하는 장치 히스테리시스를 감소시키고 나노입자 부착을 개선하였다. 나노입자 증착, InX3-처리 (아세톤 중 10 mM), 및 모 용액으로의 세척 과정을 각각 2회 반복하여 두께 ~45 nm의 FET 채널 층을 형성시켰다. 나노입자 채널층을 20분 동안 270℃에서 어닐링하여 나노입자 커플링을 향상시키고 CdSe 나노입자를 In 으로 도핑하였다. Al 탑 컨택트부를 열 증착시키고, 장치를 다시 한번 더 270℃에서 어닐링하였다.
도 3(b) 내지 도 3(g)는, 10 mM 용액을 사용한 InX3-처리된 CdSe 나노입자 FET의 이송 곡선을 보여준다. InCl3-처리된 FET는 12.4 cm2V-1s-1의 높은 포화 전계 효과 이동도 (μ) 및 ~2.3 ×107 의 ION/IOFF 를 보여주었다 (도 3(b) 및 도 3(c) 참고). InBr3-처리된 FET의 경우, 1.53 cm2V-1s-1의 보통의 포화 이동도 및 ~3.5 ×104 의 ION/IOFF를 달성하였다 (도 3(d) 및 도 3(e) 참조). CdSe 나노입자를 InI3로 처리하면, FET는 0.26 cm2V-1s-1의 평범한 포화 이동도 및 ~3.0 ×107 의 낮은 ION/IOFF를 보여주었다 (도 3(f) 및 도 3(g) 참조). InCl3, InBr3, 및 InI3-처리된 CdSe 나노입자 FET 의 선형 이동도는 각각 5.9, 1.19, 및 0.24 cm2V-1s-1 인 것으로 나타났다. 전기 특성에 대한 In의 영향을 알아보기 위해 NH4X-처리된 CdSe 나노입자 FET를 제조하였다. NH4Cl, NH4Br, 및 NH4I-처리된 FET의 포화 이동도는 각각, 4.8 ×10-2, 4.6 ×10-3, 및 1.1 ×10-5 cm2V-1s-1 이었고, 이는 InX3-처리된 FET 에 비하여 현저히 더 낮았다. 이는 In이 InX3-처리된 FET에서의 전도 밴드에 전자를 공여하여 캐리어 농도와 이동도가 증가한다는 것을 암시한다.
InX3-처리된 CdSe 나노입자 FET 의 전기적 특성에 대해 리간드 치환 동안의 InX3 농도가 미치는 영향에 대해 분석해보았다. InCl3의 0.01 mM 용액을 리간드 치환에 사용했을 때 FET의 전자 이송 거동은 불량하였으며 포화 이동도가 1.0 ×10-4 cm2V-1s-1 이고 ION/IOFF 비가 ~20 이었다 (도 4(a) 참조). 이는 불충분한 리간드 치환과 In 도핑으로 인하여 나노입자 커플링이 불량해지고 캐리어 농도가 매우 낮아졌기 때문이다. 리간드 치환 용액 중 InCl3의 농도를 0.1에서 1, 10, 및 100 mM 까지 증가시켰을 경우, 임계 전압 (threshold voltage)가 음의 값으로 움직였고, 각각, 포화 이동도가 0.5±0.1, 5.9±1.5, 10.7±1.5, 및 7.5±3.1 cm2V-1s-1 이었고, ION/IOFF 비가 (1.1±0.3)×105, (3.6±2.1)×106, (2.3±1.6)×107, 및 (2.5±0.7)×103 이었다. 임계 전압 쉬프트 (△Vth)로부터, 캐리어 농도 (N)가 다음의 수학식 1에 따라 추정될 수 있다.
[수학식 1]
Figure pat00002
상기 수학식 1에서 q는 전기 전하이고, tch는 채널 두께이고, COX는 게이트 유전체 정전용량이다.
전하 캐리어 농도는 InCl3 용액의 농도에 따라 명확히 증가하였고 전도 밴드를 향해 페르미 준위가 쉬프트하였다. CdSe 나노입자를 100 mM InCl3 용액으로 처리하였을 경우, FET는 유사한 이동도에서 불량하게 도핑된 반도체의 거동을 나타내었고 10 mM InCl3 용액과 비교했을 때 ION/IOFF 가 현저히 감소하였으며, 이러한 점들은 전도 밴드 가장자리 부근 또는 그 위까지 페르미 준위가 쉬프트하였음을 나타낸다. InBr3- 및 InI3-처리된 CdSe 나노입자를 사용한 FET의 경우에도 위와 유사하게, 리간드 치환 용액의 농도가 증가할수록 고동도 도핑된 장치 거동이 관찰되었다 (도 4(c) 내지 도 4(f) 참조). 이러한 분석 결과는, 본 발명의 방법이 리간드 유형과 농도를 조정함으로써 전하 캐리어 농도를 정교하게 제어할 수 있도록 하여준다는 것을 입증한다.
동일한 농도에서 △Vth 는 InI3 > InBr3 > InCl3-처리된 FET의 순서로 증가하였다. 위의 수학식 1에 따르면, InI3-처리된 FET 는 가장 높은 캐리어 농도를 가질 것으로 예측되며, 그 다음으로 InBr3 및 InCl3-처리된 장치의 순서일 것이다. 10 mM InX3 용액을 사용하여 처리한 장치에 대해 자외선 광전자 분광분석(UPS)을 수행한 결과, 페르미 준위가 InI3-처리된 장치에서 가장 높아서 전도 밴드에 가깝게 위치하였고, 그 다음으로 InBr3 및 InCl3-처리된 장치의 순서였다.
EDX 및 ICP-AES 분석으로 확인한 바에 따르면 CdSe 나노입자에서 전자를 공여하는 In 의 양이 InI3 > InBr3 > InCl3-처리의 순서로 커진다는 점을 고려하였을 때, 위의 결과는 상당히 합리적인 것이다. 또한, In-X 복합체 리간드의 In-X 결합을 깨는데 드는 에너지가 In-Cl > In-Br > In-I의 순서대로 더 많이 필요하고, 이에 270℃에서 열 어닐링을 하는 동안 InI3-처리된 CdSe 나노입자 FET에서 더 효율적인 In 도핑이 일어난다.
InX3-처리된 CdSe 나노입자 FET 에 따르면 이동도는 InCl3 > InBr3 > InI3의 순서대로 증가하는 한편, △Vth 또는 In 도핑량은 InI3 > InBr3 > InCl3의 순서대로 증가하였다. InX3-처리된 CdSe 나노입자 FET에서 이동도 경향과 △Vth 또는 In 도핑량의 경향이 바뀐 것은 InX3-처리된 FET에서 전하 이송에 대해 할라이드가 큰 영향을 미친다는 점을 암시한다 (도 2와 도 3 참조).
InI3 > InBr3 > InCl3-처리의 순서로 In 도핑량이 증가할수록 캐리어 농도 및 페르미 에너지 준위가 더 높아져서, InI3 > InBr3 > InCl3-처리 CdSe 나노입자 FET의 순서대로 임계 전압 쉬프트가 더 커지게 된다. 이와 같이 In 함량이 높으면 FET에서 오프-전류도 더 커지게 되므로, InI3 < InBr3 < InCl3-처리 CdSe 나노입자 FET의 순서대로 ION/OFF 비가 더 적어진다. In 뿐만 아니라 할라이드 이온도, CdSe 전자 구조에 상이한 에너지 상태들을 형성시킴으로써, InX3-처리된 CdSe 나노입자 FET 의 전하 이송 거동에 크게 영향을 미친다. 따라서, InCl3 < InBr3 < InI3-처리 CdSe 나노입자 FET의 순서에 따른 입자간 거리 및 낮은 전하 이송 활성화 에너지 값으로 인하여, InCl3 > InBr3 > InI3-처리 CdSe 나노입자 FET 의 순서대로 더 높은 이동도가 달성된다. 또한, InCl3 > InBr3 > InI3-처리의 순서대로 열 어닐링후의 나노입자 융합 정도가 더 커지고 이는 전하 이송 거동에 영향을 미칠 수 있으므로, InCl3-처리된 CdSe 나노입자 FET에서 가장 높은 이동도가 달성되는 것이다.

Claims (1)

  1. 무기 나노입자 용액을 기판 상에 코팅하여 기판 상에 무기 나노입자 박막을 형성하는 단계; 및
    상기 기판 상의 무기 나노입자 박막을 금속 할라이드 용액과 접촉시킴으로써 상기 무기 나노입자를 상기 금속 할라이드의 금속으로 도핑하고 상기 무기 나노입자에 상기 금속 할라이드의 할라이드를 표면 리간드로서 결합시키는 단계;를 포함하는, 전자 부재의 제조방법.
KR1020200017471A 2020-02-13 2020-02-13 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재 KR102484464B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200017471A KR102484464B1 (ko) 2020-02-13 2020-02-13 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200017471A KR102484464B1 (ko) 2020-02-13 2020-02-13 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재

Publications (2)

Publication Number Publication Date
KR20210103123A true KR20210103123A (ko) 2021-08-23
KR102484464B1 KR102484464B1 (ko) 2023-01-02

Family

ID=77499380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200017471A KR102484464B1 (ko) 2020-02-13 2020-02-13 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재

Country Status (1)

Country Link
KR (1) KR102484464B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100120295A (ko) * 2008-01-31 2010-11-15 노오쓰웨스턴 유니버시티 용액-처리된 높은 이동도 무기 박막 트랜지스터
KR20130116023A (ko) * 2012-04-10 2013-10-22 포항공과대학교 산학협력단 일체형 전도성 기판 및 이를 채용한 전자 소자
KR20150005493A (ko) * 2014-12-08 2015-01-14 포항공과대학교 산학협력단 정렬된 산화물 반도체 나노와이어를 포함하는 전계효과 트랜지스터 어레이 및 그의 제조방법
KR20150036135A (ko) * 2012-07-09 2015-04-07 나노코 테크놀로지스 리미티드 Xiii족 셀렌화물 나노입자들
KR20160055090A (ko) * 2014-11-06 2016-05-17 포항공과대학교 산학협력단 페로브스카이트 나노결정입자 및 이를 이용한 광전자 소자
KR20190136801A (ko) * 2018-05-31 2019-12-10 삼성전자주식회사 반도체 나노결정-리간드 복합체 및 상기 복합체를 포함하는 소자
KR20190140458A (ko) * 2017-04-18 2019-12-19 더 유니버서티 오브 시카고 광활성인 무기 리간드-캐핑된 무기 나노결정

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100120295A (ko) * 2008-01-31 2010-11-15 노오쓰웨스턴 유니버시티 용액-처리된 높은 이동도 무기 박막 트랜지스터
KR20130116023A (ko) * 2012-04-10 2013-10-22 포항공과대학교 산학협력단 일체형 전도성 기판 및 이를 채용한 전자 소자
KR20150036135A (ko) * 2012-07-09 2015-04-07 나노코 테크놀로지스 리미티드 Xiii족 셀렌화물 나노입자들
KR20160055090A (ko) * 2014-11-06 2016-05-17 포항공과대학교 산학협력단 페로브스카이트 나노결정입자 및 이를 이용한 광전자 소자
KR20150005493A (ko) * 2014-12-08 2015-01-14 포항공과대학교 산학협력단 정렬된 산화물 반도체 나노와이어를 포함하는 전계효과 트랜지스터 어레이 및 그의 제조방법
KR20190140458A (ko) * 2017-04-18 2019-12-19 더 유니버서티 오브 시카고 광활성인 무기 리간드-캐핑된 무기 나노결정
KR20190136801A (ko) * 2018-05-31 2019-12-10 삼성전자주식회사 반도체 나노결정-리간드 복합체 및 상기 복합체를 포함하는 소자

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
BT Diroll, RD Schaller. Chemistry of Materials, 2019.04.19., Vol. 31(9), pp3556-3563. *
DN Dirin. J. Am. Chem. Soc. 2014.04.08. Vol. 136(18), pp6550-6553. *
Vladimir Sayevich. Advanced Functional Materials. 2016.02.05., Vol. 26(13), pp2163-2175. *

Also Published As

Publication number Publication date
KR102484464B1 (ko) 2023-01-02

Similar Documents

Publication Publication Date Title
Song et al. Energy level tuned indium arsenide colloidal quantum dot films for efficient photovoltaics
Li et al. Ambipolar solution-processed hybrid perovskite phototransistors
Stavrinadis et al. Heterovalent cation substitutional doping for quantum dot homojunction solar cells
TWI684290B (zh) 用於安定、敏感性光檢測器的材料、製造設備與方法及由其等製成之影像感應器
US7915101B2 (en) Thin film transistor and organic light emitting display using the same
Jo et al. Low-temperature annealed PbS quantum dot films for scalable and flexible ambipolar thin-film-transistors and circuits
Yun et al. Solution-processable integrated CMOS circuits based on colloidal CuInSe2 quantum dots
Sayevich et al. Chloride and Indium‐Chloride‐Complex Inorganic Ligands for Efficient Stabilization of Nanocrystals in Solution and Doping of Nanocrystal Solids
Lu et al. A comparative study on fluorination and oxidation of indium–gallium–zinc oxide thin-film transistors
Lee et al. Designing high-performance CdSe nanocrystal thin-film transistors based on solution process of simultaneous ligand exchange, trap passivation, and doping
US20140050851A1 (en) Colloidal nanocrystal-based thin film and solution apparatuses and methods
EP3378100A1 (en) Image sensors including those providing global electronic shutter
KR102127587B1 (ko) 글로벌 전자 셔터를 포함하는 전자 디바이스
Kim et al. Sulfurized Colloidal Quantum Dot/Tungsten Disulfide Multi‐Dimensional Heterojunction for an Efficient Self‐Powered Visible‐to‐SWIR Photodetector
Peng et al. Enhancing perovskite TFTs performance by optimizing the interface characteristics of metal/semiconductor contact
KR102484464B1 (ko) 무기 나노입자 박막을 포함하는 전자 부재의 제조 방법 및 이에 의해 제조된 전자 부재
Woo et al. MoS2 doping by atomic layer deposition of high-k dielectrics using alcohol as process oxidants
Kim et al. Effects of double heat treatment of NiO hole transport layer on the performance of QLEDs
WO2010007333A1 (en) Semiconductor material
CN108695137B (zh) 一种交联纳米颗粒薄膜及制备方法与薄膜光电子器件
Meric et al. Tunable conduction type of solution-processed germanium nanoparticle based field effect transistors and their inverter integration
KR102395461B1 (ko) 금속 산화물 박막의 캐리어 도핑 방법 및 이에 의해 제조된 반도체층을 포함하는 전자 소자
Wei et al. Mobility enhancement of tin oxide thin-film transistor by indium-doping
Liu et al. Localized Oxidation Embellishing Strategy Enables High‐Performance Perovskite Solar Cells
Aktas et al. Effect of SiO2 gate insulator on electrical performance of solution processed SnO2-Based thin film phototransistor

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant