KR20130093678A - 통신 시스템에서 초기 동기포착을 위한 방법들 및 장치 - Google Patents

통신 시스템에서 초기 동기포착을 위한 방법들 및 장치 Download PDF

Info

Publication number
KR20130093678A
KR20130093678A KR1020137017954A KR20137017954A KR20130093678A KR 20130093678 A KR20130093678 A KR 20130093678A KR 1020137017954 A KR1020137017954 A KR 1020137017954A KR 20137017954 A KR20137017954 A KR 20137017954A KR 20130093678 A KR20130093678 A KR 20130093678A
Authority
KR
South Korea
Prior art keywords
amplifier gain
amplifier
states
predetermined
gain state
Prior art date
Application number
KR1020137017954A
Other languages
English (en)
Other versions
KR101434857B1 (ko
Inventor
레미 제이. 구르스키
마티아스 브렐러
라구 엔. 첼라
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20130093678A publication Critical patent/KR20130093678A/ko
Application granted granted Critical
Publication of KR101434857B1 publication Critical patent/KR101434857B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H03G3/3078—Circuits generating control signals for digitally modulated signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/70735—Code identification
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • H04B1/708—Parallel implementation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Circuits Of Receivers In General (AREA)
  • Radio Transmission System (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

무선 통신 시스템, 특히, LTE에서 발견되는 시스템들과 같은 시분할 듀플렉스(TDD) 시스템들에서 초기 동기포착을 위한 방법들 및 장치가 개시된다. 예를 들어, 개시된 방법은, 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 저잡음 증폭기(LNA)에 대한 복수의 미리 결정된 증폭기 이득 상태들을 실행하는 단계 및 복수의 미리 결정된 증폭기 이득 상태들에 걸친 탐색에 기초하여, 수신된 신호들의 동기포착을 결정하는 단계를 포함한다. 증폭기 이득을 미리 결정된 이득 상태들의 세트로 강제하는 것은 LNA의 이득을 설정하기 위한 초기 동기포착의 더 신속한 해결책을 제공하며, TDD 시스템들에서, 이것은, LNA에서 실행되는 이득 세팅 알고리즘의 연속적 동작을 방해하는, 불확실한 업링크/다운링크 타임라인에 기인하여 복잡하다.

Description

통신 시스템에서 초기 동기포착을 위한 방법들 및 장치{METHODS AND APPARATUS FOR INITIAL ACQUISITION IN A COMMUNICATION SYSTEM}
본 특허 출원은, 2009년 6월 16일 출원되고 발명의 명칭이 "Methods and Apparatus for Initial Acquisition in a Communication System"인 가출원 제 61/187,566호에 대해 우선권을 주장하며, 상기 가출원은 본 양수인에게 양도되고, 본 명세서에서 참조로 명백히 통합되었다.
본 출원은 일반적으로 통신 시스템에서 초기 동기포착을 위한 방법들 및 장치에 관한 것이고, 더 상세하게는, 시분할 듀플렉스(TDD) 시스템들에서 트랜시버에 의한 초기 동기포착 동안 저잡음 증폭기(LNA)를 설정하는 것에 관한 것이다.
통신 시스템들에서 양방향(two way) 통신들을 위해 듀플렉싱(duplexing)을 이용하는 것이 공지되어 있다. 특히, 듀플렉싱은 다운링크(DL) 또는 순방향 링크 데이터 및 업링크(UL) 또는 역방향 링크 데이터가 양방향 송신들에서 배열(arrange)되는 방법을 지칭한다. 무선 통신 시스템의 예에서, 다운링크(DL)는 기지국(BS 또는 eNodeB) 또는 액세스 포인트(AP)로부터 사용자 장비(UE) 또는 액세스 단말(AT)과 같은 모바일 디바이스들로 정보를 전달(carry)한다. 업링크(UL)는 UE 또는 AT로부터 BS 또는 AP로 정보를 전달한다. 2가지 유형들의 주지된 듀플렉싱 방식들, 즉: 주파수 분할 듀플렉스(FDD) 및 시분할 듀플렉스(TDD)가 존재한다.
FDD에서, 다운링크(DL) 데이터 및 업링크(UL) 데이터는 일반적으로, 다운링크 서브프레임 및 업링크 서브프레임을 동일한 시간 슬롯에서 송신하기 위해 2개의 별개의 채널들을 이용함으로써 분리 또는 구별된다. 그러나, FDD는, 데이터 트래픽이 임의의 소정의 시간에 채널 대역폭의 작은 부분만을 점유할 수 있기 때문에 비대칭 데이터 서비스들을 처리하기에는 불충분하다. 따라서, TDD(시분할 듀플렉스) 방식이 다운링크 및 업링크 서브프레임들을 2개의 별개의 시간 슬롯들에서 송신하기 위해 오직 하나의 채널만을 이용하기 때문에, 이러한 서비스들을 제공하는 이러한 시스템들(예를 들어, 롱 텀 에볼루션(LTE) 또는 WIMAX(IEEE 802.16))에서 TDD(시분할 듀플렉스)가 이용된다. 따라서, TDD는 FDD보다 더 높은 스펙트럼 효율을 제공하고, 대칭 및 비대칭 브로드밴드 트래픽을 처리하는데 더 많은 유동성(flexibility)을 허용한다. 또한, 대역폭의 절반을 이용함으로써 TDD 시스템들은 일반적으로 덜 복잡하고, 따라서, 특히 LTE 또는 WiMax에서 제공되는 서비스들과 같은 비대칭 데이터 서비스들의 경우 FDD보다 더 저렴하다.
그러나, (LTE-TDD 및 WIMAX-TDD와 같은) TDD 무선 시스템의 초기 동기포착은 FDD보다 더 복잡할 수 있다. 이것은, 단일 주파수 대역의 이용에 기인한 UL/DL 타임라인의 불확정성 때문에 (기지국 또는 모바일 디바이스 내의) 수신기가 자동 이득 제어/저잡음 증폭기(AGC/LNA) 알고리즘을 (FDD 시스템에서는 가능한 바와 같은) 연속 모드로 실행할 수 없다는 사실에 기인한다. 수신기(Rx) 샘플들이 DL로부터 인입되는지 또는 UL로부터 인입되는지를 AGC가 알지 못하여, UL과 DL 사이의 100 dB의 넓은 동적 범위를 가질 수 있기 때문에 LNA는 폐루프 방식으로 변경될 수 없다. 따라서, TDD 시스템에서 더 신속하고 더 정확한 초기 동기포착에 대한 요구가 존재한다.
일 양상에 따르면, 통신 시스템에서 초기 동기포착을 위한 방법이 개시된다. 더 상세하게는, 이 방법은, 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 적어도 하나의 증폭기에 대한 복수의 미리 결정된 증폭기 이득 상태(state)들을 미리 정의된 순서로 실행하는 단계를 포함한다. 이득 상태들이 실행된 후, 이 방법은, 알려진 신호가 검출될 때까지, 미리 정의된 순서로 실행되는 복수의 미리 결정된 증폭기 이득 상태들에 걸친 탐색에 기초하여, 수신된 신호들로부터 초기 동기포착을 결정하는 단계를 포함한다.
다른 양상에 따르면, 통신 디바이스에서 이용하기 위한 장치가 개시된다. 이 장치는, 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 적어도 하나의 증폭기에 대한 복수의 미리 결정된 증폭기 이득 상태들을 미리 정의된 순서로 실행하도록 구성되는 탐색기를 포함한다. 이 장치는 또한, 알려진 신호가 검출될 때까지, 미리 정의된 순서로 실행되는 복수의 미리 결정된 증폭기 이득 상태들에 걸친 탐색에 기초하여, 수신된 신호들로부터 초기 동기포착을 결정하도록 구성되는 초기 동기포착 유닛을 포함한다.
또 다른 양상에 따르면, 초기 동기포착을 수행하기 위해 통신 디바이스에서 이용하기 위한 장치가 개시된다. 이 장치는, 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 적어도 하나의 증폭기에 대한 복수의 미리 결정된 증폭기 이득 상태들을 미리 정의된 순서로 실행하도록 구성되는 적어도 하나의 프로세서를 포함한다. 프로세서는 또한, 알려진 신호가 검출될 때까지, 미리 정의된 순서로 실행되는 복수의 미리 결정된 증폭기 이득 상태들에 걸친 탐색에 기초하여, 수신된 신호들로부터 초기 동기포착을 결정하도록 구성된다.
또 다른 양상에 따르면, 통신 디바이스에서 이용하기 위한 장치가 개시된다. 이 장치는, 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 적어도 하나의 증폭기에 대한 복수의 미리 결정된 증폭기 이득 상태들을 미리 정의된 순서로 실행하기 위한 수단을 특징으로 한다. 알려진 신호가 검출될 때까지, 미리 정의된 순서로 실행되는 복수의 미리 결정된 증폭기 이득 상태들에 걸친 탐색에 기초하여, 수신된 신호들로부터 초기 동기포착을 결정하기 위한 수단이 또한 이 장치의 일부이다.
또 다른 양상에 따르면, 컴퓨터 판독가능 매체를 포함하는 컴퓨터 프로그램 물건이 개시된다. 이 매체는, 컴퓨터로 하여금, 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 적어도 하나의 증폭기에 대한 복수의 미리 결정된 증폭기 이득 상태들을 미리 정의된 순서로 실행하게 하기 위한 코드를 포함한다. 이 매체는 또한, 컴퓨터로 하여금, 알려진 신호가 검출될 때까지, 미리 정의된 순서로 실행되는 복수의 미리 결정된 증폭기 이득 상태들에 걸친 탐색에 기초하여, 수신된 신호들로부터 초기 동기포착을 결정하게 하기 위한 코드를 포함한다.
도 1은 다중 액세스 무선 통신 시스템의 일예를 도시한다.
도 2는 여기에 개시된 방법들 및 장치를 이용하는 예시적인 통신 시스템의 블록도이다.
도 3은 본 방법들 및 장치를 이용하는 통신 디바이스의 수신기 부분들의 블록도이다.
도 4는 LTE 시스템들에서 TDD에 대한 타입 2 프레임 구조의 도면이다.
도 5는 TDD 시스템에서 초기 동기포착을 위한 예시적인 방법의 흐름도이다.
도 6은 TDD 시스템에서 동작할 수 있는 트랜시버에서의 초기 동기포착을 위한 다른 장치의 블록도이다.
본 출원은, TDD 시스템에서 더 신속하고 더 정확한 타이밍 동기포착을 제공하는 방법들 및 장치를 특징으로 한다. 더 상세하게는, 본 출원은, 수신기에서 저잡음 증폭기(LNA)의 이득을 어느 정도로 설정할지의 모호성에 대한 솔루션들을 포함한다: 하나의 개시된 방법은, 가능한 LNA 상태들의 세트를 선택하고, LNA를 이 상태들 중 하나로 강제하고, 동기포착 알고리즘을 실행하고, 다음으로, 동기포착이 성공적일 때까지 LNA 상태들의 세트에 걸쳐 스캔하는 것이다. 이 방법은, 탐색기 알고리즘이 매우 작은 신호 대 잡음비(SNR)를 요구하고, 통상적인 LNA 상태들이 사용가능한 동적 범위에서 상당한 중첩을 갖는다는 인식에 기초하여 가속(speed up)될 수 있다. 따라서, 동기포착을 가속하기 위해, 모든 가능한 LNA 상태들의 희소(sparse) 서브세트가 선택될 수 있다. 각각의 상이한 LNA 이득 상태들에 대한 에너지 메트릭(metric)들을 유도하기 위해 병렬로 동작하는, 다수의 안테나들 및 상이한 이득 상태들로 설정된 대응하는 수신기 엔진들을 이용함으로써, 초기 동기포착이 추가로 가속될 수 있다.
본 명세서에서 설명되는 기술들은 코드 분할 다중 액세스(CDMA) 네트워크들, 시분할 다중 액세스(TDMA) 네트워크들, 주파수 분할 다중 액세스(FDMA) 네트워크들, 직교 FDMA(OFDMA) 네트워크들, 싱글-캐리어 FDMA (SC-FDMA) 네트워크들 등과 같은 다양한 무선 통신 네트워크들에 이용될 수 있다. 용어 "네트워크들" 및 "시스템들"은 종종 상호교환하여 사용된다. CDMA 네트워크는 유니버셜 지상 무선 액세스(UTRA), cdma2000 등과 같은 무선 기술을 구현할 수 있다. UTRA는 광대역-CDMA(W-CDMA) 및 로우 칩 레이트(LCR)를 포함한다. cdma2000은 IS-2000, IS-95 및 IS-856 표준들을 커버한다. TDMA 네트워크는 이동 통신용 범용 시스템(GSM)과 같은 무선 기술을 구현할 수 있다. OFDMA 네트워크는 UMB(Ultra Mobile Bandwidth), 이볼브드 UTRA(E-UTRA), IEEE 802.11, IEEE 802.16 (WiMax), IEEE 802.20, Flash-OFDM 등과 같은 무선 기술을 구현할 수 있다. UTRA, E-UTRA 및 GSM은 유니버셜 모바일 통신 시스템(UMTS)의 일부이다. 롱 텀 에볼루션(LTE)은 E-UTRA를 이용하는 UMTS의 새로운 릴리스이다. UTRA, E-UTRA, GSM, UMTS 및 LTE는 "3세대 파트너쉽 프로젝트(3GPP)"로 명명된 기구로부터의 문서들에 제시된다. 또한, cdma2000은 "3세대 파트너쉽 프로젝트 2(3GPP2)"로 명명된 기구로부터의 문서들에 제시된다. 이 다양한 무선 기술들 및 표준들은 이 분야에 공지되어 있다. 명확화를 위해, 이 기술들의 특정 양상들이 UMB에 대해 이하에서 설명되고, 하기 설명의 대부분에서 UMB 용어들이 이용된다.
여기에 개시된 방법 및 장치들은 LTE 또는 WiMax 시스템들에 이용하도록 설명되지만, 개시된 개념들은, TDD를 이용하는 다른 통신 시스템들에 적용된다. 또한, 전술한 바와 같이, 본 출원은 OFDM 기반 시스템들에 한정될 필요가 없다.
도 1을 참조하면, 본 방법들 및 장치가 이용될 수 있는 다중 액세스 무선 통신 시스템의 일예가 도시되어 있다. 액세스 포인트(100)(AP)(또는 eNodeB 또는 기지국)는 104 및 106을 포함하는 일 안테나 그룹, 108 및 110을 포함하는 또 다른 안테나 그룹, 및 112 및 114를 포함하는 추가적인 안테나 그룹의 다중 안테나 그룹들을 포함한다. 그러나, 도 1에서, 각 안테나 그룹에 대해 단지 두 개의 안테나들이 도시되어 있으나, 더 많거나 더 적은 안테나들이 각 안테나 그룹에 대하여 이용될 수 있다. 액세스 단말(116; AT)(또는 모바일 디바이스 또는 사용자 장비(UE))은 안테나들(112 및 114)과 통신하며, 여기서 안테나들(112 및 114)은 다운링크(DL) 또는 순방향 링크(120)를 통해 액세스 단말(116)에 정보를 송신하고 업링크(UL) 또는 역방향 링크(118)를 통해 액세스 단말(116)로부터 정보를 수신한다. 액세스 단말(122)은 안테나들(106 및 108)과 통신하며, 여기서 안테나들(106 및 108)은 순방향 링크(126)를 통해 액세스 단말(122)에 정보를 송신하고 역방향 링크(124)를 통해 액세스 단말(122)로부터 정보를 수신한다. FDD 시스템에서, 통신 링크들(118, 120, 124, 및 126)은 통신을 위하여 상이한 주파수를 이용할 수 있다. 예를 들어, DL(120)은 UL(118)에 의해 이용되는 주파수와 상이한 주파수를 이용할 수 있다. TDD 시스템에서는, UL 및 DL 신호들의 시간 멀티플렉싱을 이용하여, UL(118) 및 DL(120) 모두에 대해 단일 주파수가 이용된다.
각 그룹의 안테나들 및/또는 이들이 통신하도록 설계된 영역은 종종 액세스 포인트의 섹터로 지칭된다. 일 양상에서, 안테나 그룹들 각각은 액세스 포인트(100)에 의해 커버되는 영역들의 섹터 내의 액세스 단말들과 통신하도록 설계된다.
액세스 포인트는 단말들과 통신하는데 이용되는 고정국일 수 있고, 액세스 포인트, 노드 B 또는 몇몇 다른 용어로 지칭될 수 있다. 액세스 단말은 또한 액세스 단말, 사용자 장비(UE), 무선 통신 디바이스, 단말, 액세스 단말 또는 몇몇 다른 용어로 지칭될 수 있다.
도 2는, 공간 다이버시티 멀티플렉싱을 제공하는 MIMO 시스템(200)의 송신기 시스템(210)(또한 액세스 포인트로도 알려짐) 및 수신기 시스템(250)(또한 액세스 단말로도 알려짐)의 예에 대한 블록도이다. 송신기 시스템(210)에서, 다수의 데이터 스트림들에 대한 트래픽 데이터가 데이터 소스(212)로부터 송신(TX) 데이터 프로세서(214)로 제공된다.
일 양상에서, 각 데이터 스트림은 각 송신 안테나를 통해 송신된다. TX 데이터 프로세서(214)는 각 데이터 스트림에 대해 선택된 특정 코딩 방식에 기초하여 각 데이터 스트림에 대한 트랙픽 데이터를 포맷, 코딩, 및 인터리빙하여, 코딩된 데이터를 제공한다.
각 데이터 스트림에 대하여 코딩된 데이터는 OFDM 기술들을 이용하여 파일럿 데이터와 멀티플렉싱될 수 있다. 파일럿 데이터는 통상적으로 알려진 방법으로 프로세싱되는 알려진 데이터 패턴이며, 채널 응답을 추정하기 위하여 수신기 시스템에서 사용될 수 있다. 각 데이터 스트림에 대해 멀티플렉싱된 파일럿 및 코딩된 데이터가 각 데이터 스트림에 대해 선택된 특정 변조 방식(예를 들어, BPSK, QSPK, M-PSK, 또는 M-QAM)에 기초하여 변조(즉, 심볼 맵핑)되어 변조 심볼들을 제공한다. 각 데이터 스트림에 대한 데이터 레이트, 코딩, 및 변조가 프로세서(230)에 의해 수행되는 명령들에 의해 결정될 수 있다.
모든 데이터 스트림들에 대한 변조 심볼들이 TX MIMO 프로세서(220)에 제공되며, TX MIMO 프로세서(220)는 (예를 들어, OFDM을 위해) 변조 심볼들을 추가로 프로세싱할 수 있다. 다음으로, TX MIMO 프로세서(220)는 NT개의 변조 심볼 스트림들을 NT개의 송신기들(TMTR; 222a 내지 222t)에 제공한다. 특정한 양상들에서, TX MIMO 프로세서(220)는 데이터 스트림들의 심볼들 및 안테나에 빔형성 가중치들을 적용하며, 상기 안테나로부터 그 심볼들이 송신된다.
각 송신기(222)는 각 심볼 스트림을 수신 및 프로세싱하여 하나 이상의 아날로그 신호들을 제공하고, 그 아날로그 신호들을 추가로 조정(예를 들어, 증폭, 필터링, 및 상향변환)하여 MIMO 채널을 통한 송신에 적합한 변조된 신호를 제공한다. 다음으로, 송신기들(222a 내지 222t)로부터의 NT개의 변조된 신호들은 NT개의 안테나들(224a 내지 224t)로부터 각각 송신된다.
수신기 시스템(250)에서, 송신된 변조 신호들이 NR개의 안테나들(252a 내지 252r)에 의해 수신되고, 각 안테나(252)로부터 수신된 신호는 각 수신기(RCVR; 254a 내지 254r)로 제공된다. 각 수신기(254)는 각 수신된 신호를 조정(예를 들어, 필터링, 증폭, 및 하향변환)하고, 조정된 신호를 디지털화하여 샘플들을 제공하고, 상기 샘플들을 추가로 프로세싱하여 대응하는 "수신된" 심볼 스트림을 제공한다.
다음으로, RX 데이터 프로세서(260)는 특정 수신기 프로세싱 기술에 기초하여 NR개의 수신기들(254)로부터 NR개의 수신된 심볼 스트림들을 수신 및 프로세싱하여 NT개의 "검출된" 심볼 스트림들을 제공한다. 다음으로, RX 데이터 프로세서(260)는 각 검출된 심볼 스트림을 복조, 디인터리빙(deinterleaving) 및 디코딩하여, 데이터 스트림에 대한 트래픽 데이터를 복원한다. RX 데이터 프로세서(260)에 의한 프로세싱은 송신기 시스템(210)의 TX MIMO 프로세서(220) 및 TX 데이터 프로세서(214)에 의해 수행되는 프로세싱과 상보적이다.
역방향 링크 또는 UL 메시지는 통신 링크 및/또는 수신된 데이터 스트림에 대한 다양한 유형들의 정보를 포함할 수 있다. 다음으로, 역방향 링크 메시지는 데이터 소스(236)로부터 다수의 데이터 스트림들에 대한 트래픽 데이터를 또한 수신하는 TX 데이터 프로세서(238)에 의해 프로세싱되고, 변조기(280)에 의해 변조되고, 송신기들(254a 내지 254r)에 의해 조정되어, 송신기 시스템(210)으로 다시 송신된다.
송신기 시스템(210)에서는, 수신기 시스템(250)으로부터의 변조 신호들이 안테나들(224)에 의해 수신되고, 수신기들(222)에 의해 조정되고, 복조기(240)에 의해 복조되고, RX 데이터 프로세서(242)에 의해 프로세싱되어, 수신기 시스템(250)에 의해 송신된 역방향 링크 또는 UL 메시지를 추출한다. 다음으로, 프로세서(230)는 빔 형성 가중치들을 결정하기 위하여 어떤 프리코딩 행렬을 사용할 지를 결정하고, 추출된 메시지를 프로세싱한다.
본 출원은, 초기 동기포착 동안, 도 2의 수신기들(254)과 같은 수신기에서 LNA의 이득을 어느 정도로 설정할지의 모호성을 해결함을 유의한다. 이러한 수신기들의 구현의 일예로서, 도 3은 다수의 안테나 시스템에 대한 수신기 장치의 블록도를 도시한다. 다수의 안테나 시스템에 대해 도시되었지만, 본 출원이 또한 단일 안테나 디바이스에도 적용될 수 있음을 당업자는 인식할 것이다.
도시된 바와 같이, 수신기(들)(300)은 송신된 무선 신호들을 수신하기 위한 안테나들(302a, 302b)을 포함한다. 안테나들(302a, 302b)은 신호를 각각의 수신기들 또는 수신 엔진들(303a 및 303b)에 전달한다. 수신기들(303a, 303b) 각각은, 안테나(302)로부터의 신호를 증폭하기 위한 저잡음 증폭기(LNA), LNA와 함께 동작하는 자동 이득 제어(AGC) 및 아날로그 무선 신호를 디지털 신호로 변환하는 아날로그-디지털(A-D) 변환기를 표현하는 각각의 블록(304a, 304b)을 포함한다. 신호의 초기 동기포착은, TDD 시스템에서 원하는 신호가 구별되거나 동기포착될 수 있도록, 포화되지 않고 절단되지(truncated) 않는 LNA에 대해 설정된 정확한 이득을 탐색하는 것과 관련되기 때문에, 여기에 개시된 방법들 및 장치는 이 블록(304)에 특히 적용될 수 있음을 유의한다.
각각의 수신기(303)는 또한, 블록들(304)로부터의 디지털 신호 내에서 서브캐리어들을 샘플링하도록 타이밍 윈도우를 구축(establish)하기 위한 동기화 블록(306) 또는 이와 균등한 유닛을 포함한다. 동기화된 디지털 신호인, 동기화기(306)의 출력은, 주파수 도메인으로부터 시간 도메인으로의 신호 변환을 위해 고속 푸리에 변환(FFT)(308)에 입력된다.
설명을 위해, 개별적인 탐색기 유닛(310) 및 초기 동기포착 유닛(312)이 도시되어 있다. 이 유닛들은, 블록들(304) 내의 LNA를 일 세트 또는 복수의 가능한 이득 상태들로 강제하고, 다음으로, 유닛(312)에 의해 획득이 성공적인 것으로 결정될 때까지 상기 세트에 걸쳐 탐색함으로써, 초기 동기포착을 위해 파일럿을 탐색하는 탐색 프로세스를 수행한다. 유닛들(310 및 312)은 개별적 유닛들로 도시되었지만, 블록(304)의 일부(및 동기화기(306)의 일부)로서 통합될 수 있음을 유의한다. 개별적 유닛들(310, 312)에 의하든, 또는 유닛들(304 또는 306)의 일부로서 통합된 것에 의하든, 실시된 탐색 알고리즘은, LNA(304)에서 이용된 이득 가설들 사이의 전력 차들을 정규화하는 정규화된 잡음 메트릭들의 이용을 추가로 포함할 수 있음을 추가로 유의한다. 또한, 유닛들 또는 모듈들(310 및 312)은, 이 모듈들의 기능들을 수행하기 위한 코드를 실행하도록 구성되는 하나 이상의 프로세서들의 이용을 통해 구현될 수 있다.
도 3의 도시된 예에서, FFT(308)로부터 출력된 시간 도메인 신호는 채널의 채널 추정을 위해 채널 추정기(미도시)에 입력될 수 있다. 도 3에 추가로 도시된 바와 같이, FFT(308)는 시간 도메인 신호를 복조기(314)로 전송하고, 복조기(314)는 시간 도메인 신호를 적절히 복조하기 위해 채널 추정기에 의해 결정된 채널 추정 방식을 이용한다. 다음으로, 복조기(314)는 복조된 신호들을 디코더(316)로 전달한다. 디코더(316)는, 정보를 디코딩하고, 예를 들어, 모바일 폰 디바이스, 액세스 단말 또는 사용자 장비와 같은, 트랜시버들이 장착되는(housed) 모바일 통신 디바이스에 의한 이용을 위해 결과적 비트 스트림을 출력한다.
도 4는, 특히 TDD 프레임 구조인, LTE에 대한 프레임 구조 타입 2를 도시한다. 도 4의 예시적인 프레임 구조는 LTE에 특정되지만, 개시된 방법 및 장치가 다른 유형들의 TDD 시스템들(및 대응하는 프레임 구조들)에 광범위하게 적용될 수 있음을 당업자는 인식할 것이다.
도 4에서 볼 수 있는 바와 같이, 길이 Tf=307200Ts=10ms인 각각의 무선 프레임(402)은 각각 길이 153600Ts=5ms인 2개의 1/2 프레임들(404, 406)로 이루어진다. 각각의 1/2 프레임은 길이 30720Ts인 5개의 슬롯들 또는 서브프레임들(예를 들어, 서브프레임들 0 내지 4)로 이루어진다. 도 4에 도시된 예에서, 1/2 프레임은 5ms 길이이기 때문에, 각각의 서브프레임은 1ms의 지속기간을 갖는다.
특정한 서브프레임들은, 참조부호 410으로 표기된 서브프레임 1에 대해 구체적으로 도시된 바와 같이, 3개의 특수한 필드들, 즉, 다운링크 파일럿 시간 슬롯(DwPTS), 가드 기간(GP) 및 업링크 파일럿 시간 슬롯(UpPTS)을 포함한다. 하기의 표 1에서 모든 구성들의 서브프레임 1(410) 및 구성들 0, 1, 2 및 6의 서브프레임 6(412)은 DwPTS, GP 및 UpPTS 필드들로 이루어진다. 이 특정한 특수 서브프레임들("S"로 표기됨)은 다운링크(DL)에서 업링크(UL)로의 스위칭을 지원하기 위해 이용된다. 모든 다른 서브프레임들은 2개의 슬롯들로 정의되고, 여기서, 서브프레임 i는 슬롯들 2i 및 2i+1로 이루어진다. 일예로, 이 2개의 슬롯들은, 예를 들어, 서브프레임 0(408)의 슬롯들(414 및 416)로 도시되어 있다.
Figure pat00001
일 양상에서, 서브프레임들 0 및 5와 DwPTS는 다운링크 송신을 위해 항상 예비된다. 지원되는 업링크-다운링크 할당들이 표 1에 나열되어 있고, 여기서, 무선 프레임의 각각의 서브프레임에 대해, "D"는 서브프레임이 다운링크 송신들을 위해 예비됨을 나타내고, "U"는 서브프레임이 업링크 송신들을 위해 예비됨을 나타내고, "S"는 3개의 필드들 DwPTS, GP 및 UpPTS을 갖는 특수 서브프레임을 나타낸다. 모두 5ms 및 10ms의 스위칭-포인트 주기가 지원된다. 예를 들어, 5ms 스위칭-포인트 주기의 경우, UpPTS와 서브프레임들 2 및 7은 업링크 송신을 위해 예비된다. 10ms 스위칭-포인트 주기의 경우, DwPTS는 2개의 1/2 프레임들 모두에 존재하는 한편, GP 및 UpPTS는 오직 첫번째 1/2 프레임에만 존재하고, 두번째 1/2 프레임의 DwPTS는 30720Ts=1ms와 동일한 길이를 갖는다. UpPTS 및 서브프레임 2는 업링크 송신을 위해 예비되고, 서브프레임들 7 내지 9는 다운링크 송신을 위해 예비된다.
초기 동기포착 및 그에 수반되는 정확한 LNA 세팅의 발견을 위한 하나의 가능한 방법은, 가능한 LNA 상태들의 세트를 선택하고, 다음으로, LNA를 이 상태들 중 하나로 강제하는 것이다. 각각의 상태에 대해 동기포착 알고리즘이 실행되고, 탐색기 알고리즘은, 동기포착이 성공적일 때까지 LNA 상태들의 세트에 걸쳐 스캔하도록 구성된다. 일예로, 여섯(6)개의 LNA 상태들이 미리 결정될 수 있다. 다음으로, 탐색기는, 신호 동기포착이 성공적일 때까지 LNA를 순차적으로 각각의 상태로 강제한다. 그러나, 각각의 LNA 상태는 파일럿을 발견(즉, 동기포착을 위한 파일럿을 발견)하려 시도하기 위해 약 10 내지 20 ms를 요구할 수 있음을 유의한다. 6개의 상태들 중 마지막 LNA 상태가 성공적인 경우, 순차적 LNA 상태 알고리즘은 최악의 경우 동기포착의 시간 프레임에 120 ms까지 소요될 것이다.
따라서, 탐색기 알고리즘이 매우 작은 신호 대 잡음비(SNR)를 필요로 하고, 통상적인 LNA 상태들은 이용가능한 동적 범위에서 상당한 중첩을 갖는다는 인식에 기초하여, 상기 방법이 가속될 수 있는 것이 추가로 제안된다. 따라서, 모든 잠재적인 또는 미리 결정된 LNA 상태들의 희소 서브세트가 동기포착을 가속하기 위해 선택될 수 있다.
TDD 모드에서, 초기 동기포착 이전에, 업링크(UL) 및 다운링크(DL) 서브프레임 경계들(예를 들어, 도 4 참조)은 미지(unknown)이다. 따라서, 다른 양상에 따라, 초기 동기포착 또는 타이밍 검출 알고리즘들은, 오경보들 또는 오검출들을 초래할 수 있는, UL 및 DL 송신들 사이에서 가능한 큰 전력 차(예를 들어, 100 dB)를 고려할 필요가 있다.
또 다른 양상에서, 성능에서의 약간의 손실만으로 동기포착을 결정하기 위해 2개의 안테나들 모두(및 대응하는 LNA들)를 이용함으로써 2의 거듭제곱만큼 동기포착을 가속하는 것이 가능하다. 도 3의 예를 선택하면, 수신기(303a)의 LNA(304)는 미리 결정된 LNA 이득 상태들 중 하나의 상태로 강제될 수 있는 한편, 이와 동시에 수신기(303b)의 LNA(304)는 미리 결정된 LNA 이득 상태들 중 다른 하나의 상태로 강제될 수 있다. 또한, 각각의 LNA로부터의 에너지 메트릭들은 포인트별(point by point) 방식으로 산술적으로 결합될 수 있다. 이 예에서, LNA가 입력 전력에 대해 잘못된 상태에 있으면, 성능의 손실은 최소이고 유해하지 않다. 추가적으로, LNA들이 잘못된 상태에 있는 경우에도, 수신기들(303a, 303b)의 각각의 LNA(304)에 대한 다음 LNA 이득 상태가 설정되고, 신호가 발견될 때까지 탐색이 재개된다.
일 양상에서, 수신기들(303a, 303b)에 대한 제 1 및 제 2 이득 상태들은 각각 최소 및 최대 상태들이고, 제 3 및 제 4 LNA 이득 상태들은, 각각의 안테나에 대한 LNA 이득 상태들이 서로 접근하는 수렴적 방식으로 증가 및/또는 감소된다. 대안적으로, 다섯(5)개의 이득 상태들을 갖는 예에서, 이득 상태들 2 및 4가 먼저 시도될 수 있고, 성공적이 아니면, 이득 상태들 3 및 5가 시도된다. 동기포착 프로세스의 가속을 실시하기 위해 2개 이상의 안테나들의 LNA 이득 가설들이 동시에 테스트되는 경우, 이득 상태들의 선택을 위해 임의의 수의 다양한 방식들이 이용될 수 있음을 이 분야의 당업자는 인식할 것이다.
다수의 안테나 시스템의 관점에서 설명되었지만, 여기에 개시된 방법들 및 장치는 단일 안테나 시스템에서 구현될 수 있다. 이러한 경우, LNA는, 동기포착 속력에서의 증가를 여전히 가능하게 하는 다수의 시간 누적들에 의해, 다수의 버스트들에 걸쳐 변하는 이득 상태들에 배치될 수 있다. 따라서, 공간 누적들(예를 들어, 다수의 안테나들) 또는 시간 누적들(예를 들어, 단일 안테나)이 고려된다. 시간 누적의 특정한 양상에서, 본 방법들 및 장치는 동일한 초기 동기포착 동안 파일럿에서의 다수의 룩(look)들에 걸쳐 LNA 이득을 변경하도록 구성될 수 있다. 일 구현의 예로, 장치(300)는 단일한 안테나(예를 들어, 302a) 및 수신기(예를 들어, 303a)만을 포함할 것이고, 탐색기 유닛(310) 및 초기 동기포착 유닛(312)은 동일한 초기 동기포착 기간 동안 LNA(304a)의 이득 상태들에 걸쳐 일시적으로 실행되도록 구성된다.
도 5는 일예로 LTE 시스템들과 같은 통신 시스템에서 초기 동기포착을 위한 방법(500)을 도시한다. 이 방법은 먼저, 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 증폭기에 대한 복수의 미리 결정된 증폭기 이득 상태들을 미리 정의된 순서로 실행하는 프로세스를 포함하는 블록(502)을 포함한다. 미리 결정된 증폭기 이득 상태들을 실행하는 것은, LNA(예를 들어, LNA(304))를 그 상태들 중 하나로 강제하고, 예를 들어, 초기 동기포착 유닛(예를 들어, 316)으로, 또는 몇몇 다른 적절한 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로, 초기 동기포착 알고리즘을 실행하는 것과 관련된다.
다음으로, 복수의 미리 결정된 증폭기 이득 상태들에 걸친 탐색에 기초하여, 수신된 신호의 동기포착을 결정하는 프로세스가 실시되는 블록(504)으로 진행된다. 블록(504)에서 수행되는 탐색 프로세스들 및 기능들은 도 3의 유닛(318)과 같은 탐색기 유닛, 또는 임의의 다른 적절한 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합에 의해 구현될 수 있다.
여기서, 블록들(502 및 504)의 프로세스들이 순차적으로 도시되었지만, 일 양상에서 블록(502)의 프로세스는 동기포착이 결정될 때까지 블록(504)의 프로세스와 동시에 실행될 수 있다. 즉, LNA가 프로세스(502)에 의해 제 1 이득 상태로 강제되고, 탐색 또는 스캐닝 기능은 프로세스(504)에서 매칭이 발견되는지 여부를 결정한다. 매칭이 발견되면, 추가적 탐색이 수행될 필요가 없을 것이지만, 매칭이 발견되지 않으면, LNA는 블록(502)의 프로세스를 반복함으로써 다음 이득 상태로 강제되고, 블록(504)의 프로세스에 의해 그 이득 상태가 매칭을 도출하는지 여부가 결정되고, 매칭이 발견될 때까지 복수의 이득 상태들 모두에 걸쳐 계속된다. 따라서, 블록들(502 및 504)의 프로세스들은 복수의 미리 결정된 이득 상태들의 각각의 이득 상태(또는 다수의 이득 상태들)에 대해 반복될 것이다. 초기 동기포착에 대한 매칭이 발견된 후, 방법(500)은 또한, 증폭기의 이득을 복수의 도출된 신호 동기포착의 이득 상태로 설정하는 단계를 더 포함하는 블록(506)을 포함한다.
전술한 바와 같이, 일 양상에서, 블록(502)에서 이용된 복수의 미리 결정된 증폭기 이득 상태들은 가능한 또는 미리 결정된 증폭기 이득 상태들 중 하나의 더 큰 세트의 희소 서브세트로 이루어질 수 있다. 이것은 파일럿의 훨씬 더 빠른 동기포착을 제공한다.
초기 동기포착을 가속하기 위한 다른 방법은 다수의 안테나들 및 각각의 수신기들(예를 들어, 302 및 303)의 이용이다. 이 대안에서, 복수의 이득 상태들 중 제 1 이득 상태가 제 1 안테나(예를 들어, 302a)를 통한 제 1 수신 신호에 대해 실행되고, 동시에, 제 2 안테나(예를 들어, 302b)를 통한 제 2 수신 신호에 대해 복수의 이득 상태들 중 제 2 이득 상태가 실행된다. 제 1 및 제 2 이득 상태들의 동시 실행이 초기 동기포착을 위한 파일럿을 도출하지 못하면, 이 방법은 2개의 다음 이득 상태들을 시도하도록 지시할 것이고(즉, 제 1 및 제 2 안테나들로부터의 신호들에 대해 제 3 및 제 4 이득 상태들이 실행되고), 동기포착이 결정될 때까지 계속된다. 이 방법의 또 다른 양상에서, 제 1 및 제 2 이득 상태들은 복수의 미리 결정된 이득 상태들 중 각각 최소 및 최대 이득 상태들(즉, 하한 및 상한)일 수 있다. 이 상태들 중 어떠한 것에 의해서도 동기포착이 성공적이지 않으면, 초기 동기포착이 결정될 때까지, 다음 선택된 이득 상태들이 중간 이득 상태(들)로 수렴되도록, 다음 제 3 및 제 4 이득 상태들은 이득 상태 한계들로부터 증분적으로 각각 증가 및 감소된 이득 상태가 될 수 있다.
도 6은 TDD 시스템에서 동작할 수 있는 트랜시버에서 초기 동기포착을 위한 다른 장치를 설명한다. 도시된 바와 같이, 장치(602)는 일예로 트랜시버 디바이스(600)에서 이용될 수 있다. 장치(602)는, 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 증폭기에 대한 복수의 미리 결정된 증폭기 이득 상태들을 미리 정의된 순서로 실행하기 위한 수단(604)을 포함한다. 일예로, 수단(604)은 특정한 이득 상태들의 세팅을 지시하기 위한 유닛 또는 모듈(예를 들어, 탐색기(310))과 함께 하나 이상의 수신기 체인들(예를 들어, 303)에 의해 구현될 수 있다. 장치(602)는 또한, 장치 내의 다른 수단을 사이의 통신을 위한 수단(606)을 포함하고, 통신 버스 또는 통신가능한 연결을 위한 다른 균등한 수단에 의해 구현될 수 있다.
장치(602)는 또한, 수단(604)에 의해 통신되는 복수의 미리 결정된 증폭기 이득 상태들에 걸친 탐색에 기초하여, 수신된 신호의 신호 동기포착을 결정하기 위한 수단(608)을 포함한다. 일예로, 수단(608)은, 특정한 이득 상태들의 세팅을 지시하기 위한 유닛 또는 모듈(예를 들어, 탐색기(310)) 및 초기 동기포착을 결정하기 위한 모듈(예를 들어, 초기 동기포착 모듈(312)) 또는 이와 균등한 하드웨어, 소프트웨어, 또는 이들의 조합과 함께 하나 이상의 수신기 체인들(예를 들어, 303)에 의해 구현될 수 있다.
증폭기 이득 상태를 복수의 이득 상태들 중 신호 동기포착을 도출하는 이득 상태로 설정하기 위한 수단(610)이 또한 포함될 수 있다. 이 수단(610)은 수신 체인들(303) 중 적어도 하나와 함께 초기 동기포착 모듈(312)에 의해 실시될 수 있다. 또한, 장치(602)는, 수단(604, 606 또는 610)에 의해 실시되는 수단 또는 기능들 중 임의의 하나 이상을 구현 또는 보조하기 위해, 프로세서(612) 및 그에 수반되는 메모리(614)를 포함할 수 있다.
전술한 개시의 관점에서, 본 장치 및 방법이, TDD 시스템에서 동작하는 수신기에서 저잡음 증폭기(LNA)의 이득을 어느 정도로 설정할지의 모호성에 대해 더 신속한 솔루션을 제공함을 이 분야의 당업자는 인식할 것이다. 따라서, TDD 시스템에서 더 신속하고 더 정확한 초기 동기포착이 도출된다.
이 분야의 당업자는 본 명세서에 개시된 예시들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합으로서 구현될 수도 있음을 또한 이해할 것이다. 하드웨어와 소프트웨어의 상호 호환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 이들의 기능적 관점에서 설명되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 대해 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 발명의 범주를 벗어나는 것으로 해석되어서는 안 된다.
개시된 프로세스들에서의 단계들의 특정한 순서 또는 계층은 예시적인 접근방법들의 예시일 뿐임을 이해한다. 설계 선호도들에 기초하여, 프로세스들에서의 단계들의 특정한 순서 또는 계층은 본 출원의 범주 내로 유지되면서 재배열될 수 있음을 이해한다. 첨부되는 방법 청구항들은 다양한 단계들의 엘리먼트들을 예시적인 순서로 제시하며, 제시된 특정한 순서 또는 계층에 한정되는 것으로 의도되지 않는다.
정보 및 신호들이 임의의 다양한 서로 다른 기술들 및 기법들을 사용하여 표현될 수 있음을 이해할 것이다. 예를 들어, 상세한 설명 전체에 걸쳐 참조될 수 있는 데이터, 지시들, 명령들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광 필드들 또는 광 입자들, 또는 이들의 임의의 조합으로 표현될 수 있다.
이 분야의 당업자는 본 명세서에 개시된 예시들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이 둘의 조합으로서 구현될 수도 있음을 또한 이해할 것이다. 하드웨어와 소프트웨어의 상호 호환성을 명확하게 설명하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 이들의 기능적 관점에서 설명되었다. 이러한 기능이 하드웨어로 구현되는지, 또는 소프트웨어로 구현되는지는 특정 애플리케이션 및 전체 시스템에 대해 부과된 설계 제한들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 이러한 구현 결정들이 본 발명의 범주를 벗어나는 것으로 해석되어서는 안 된다.
본 명세서에 개시된 예시들과 관련하여 설명된 다양한 예시적인 논리 블록들, 모듈들, 및 회로들은 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적회로(ASIC), 필드 프로그래머블 게이트 어레이(FPGA) 또는 다른 프로그래머블 논리 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들 또는 본 명세서에 설명된 기능들을 구현하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한, 계산 디바이스들의 조합, 예를 들어, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 이러한 구성들로서 구현될 수 있다.
본 명세서에 개시된 예시들과 관련하여 설명된 알고리즘 또는 방법의 단계들은 직접적으로 하드웨어, 프로세서에 의해 실행되는 소프트웨어 모듈, 또는 이 둘의 조합으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래쉬 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드디스크, 휴대용 디스크, CD-ROM, 또는 공지된 임의의 다른 형태의 저장 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기록할 수 있도록 프로세서에 연결된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수도 있다. ASIC는 사용자 단말에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말에서 개별 컴포넌트들로서 존재할 수 있다.
용어 "예시적인"은 본 명세서에서 예, 예증 또는 예시로서 기능하는 것을 의미하도록 사용된다. 본 명세서에서 "예시적인" 것으로 설명된 임의의 예는 필수적으로 다른 실시예들보다 바람직하거나 이점이 있는 것으로 해석될 필요는 없다.
개시된 예들의 전술한 설명은 이 분야의 당업자가 본 발명을 이용하거나 또는 실시할 수 있도록 제공된다. 이 예들에 대한 다양한 변형들은 이 분야의 당업자에게 명백할 것이며, 여기에 정의된 일반적인 원리들은 본 발명의 사상 또는 범주를 벗어남이 없이 다른 예들에 적용될 수 있다. 따라서, 본 발명은 여기에 제시된 예들로 한정되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특징들과 부합하는 가장 넓은 범위를 따르도록 의도된다.

Claims (15)

  1. 통신 시스템에서 초기 동기포착을 수행하기 위한 방법으로서,
    시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 수신기의 증폭기에 대한 복수의 미리 결정된 증폭기 이득 상태들을 미리 정해진 순서로 실행하는 단계를 포함하고,
    상기 실행하는 단계는,
    상기 수신기의 제 1 안테나 및 제 1 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 1 증폭기 이득 상태를 실행하는 단계;
    상기 수신기의 제 2 안테나 및 제 2 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 2 증폭기 이득 상태를 실행하는 단계; 및
    초기 동기포착을 달성하도록 알려진 파일럿(known pilot)에 대한 탐색을 위해 상기 제 1 증폭기 이득 상태의 실행과 연관된 제 1 에너지 메트릭 및 상기 제 2 증폭기 이득 상태의 실행과 연관된 제 2 에너지 메트릭을 결합하는 단계를 포함하는,
    통신 시스템에서 초기 동기포착을 수행하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 복수의 미리 결정된 증폭기 이득 상태들은 가능한 또는 미리 결정된 증폭기 이득 상태들 중 하나의 더 큰 세트에 대한 희소한(sparse) 서브세트를 포함하는, 통신 시스템에서 초기 동기포착을 수행하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 제 1 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최대 이득 상태이고, 상기 제 2 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최소 이득 상태인, 통신 시스템에서 초기 동기포착을 수행하기 위한 방법.
  4. 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치로서,
    시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 복수의 미리 결정된 증폭기 이득 상태들을 미리 정해진 순서로 실행하도록 구성된 탐색기를 포함하고,
    상기 탐색기는, 수신기의 제 1 안테나 및 제 1 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 1 증폭기 이득 상태를 실행하고, 상기 수신기의 제 2 안테나 및 제 2 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 2 증폭기 이득 상태를 실행하고, 그리고 초기 동기포착을 달성하도록 알려진 파일럿에 대한 탐색을 위해 상기 제 1 증폭기 이득 상태의 실행과 연관된 제 1 에너지 메트릭 및 상기 제 2 증폭기 이득 상태의 실행과 연관된 제 2 에너지 메트릭을 결합하도록 구성된,
    통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  5. 제 4 항에 있어서,
    상기 복수의 미리 결정된 증폭기 이득 상태들은 가능한 또는 미리 결정된 증폭기 이득 상태들 중 하나의 더 큰 세트에 대한 희소한 서브세트를 포함하는, 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  6. 제 4 항에 있어서,
    상기 제 1 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최대 이득 상태이고, 상기 제 2 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최소 이득 상태인, 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  7. 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치로서,
    시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 복수의 미리 결정된 증폭기 이득 상태들을 미리 정해진 순서로 실행하도록 구성된 적어도 하나의 프로세서를 포함하고,
    상기 적어도 하나의 프로세서는, 수신기의 제 1 안테나 및 제 1 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 1 증폭기 이득 상태를 실행하고, 상기 수신기의 제 2 안테나 및 제 2 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 2 증폭기 이득 상태를 실행하고, 그리고 초기 동기포착을 달성하도록 알려진 파일럿에 대한 탐색을 위해 상기 제 1 증폭기 이득 상태의 실행과 연관된 제 1 에너지 메트릭 및 상기 제 2 증폭기 이득 상태의 실행과 연관된 제 2 에너지 메트릭을 결합하도록 구성된,
    통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  8. 제 7 항에 있어서,
    상기 복수의 미리 결정된 증폭기 이득 상태들은 가능한 또는 미리 결정된 증폭기 이득 상태들 중 하나의 더 큰 세트에 대한 희소한 서브세트를 포함하는, 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  9. 제 7 항에 있어서,
    상기 제 1 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최대 이득 상태이고, 상기 제 2 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최소 이득 상태인, 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  10. 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치로서,
    시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 복수의 미리 결정된 증폭기 이득 상태들을 미리 정해진 순서로 실행하기 위한 수단을 포함하고,
    상기 실행하기 위한 수단은,
    수신기의 제 1 안테나 및 제 1 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 1 증폭기 이득 상태를 실행하기 위한 수단;
    상기 수신기의 제 2 안테나 및 제 2 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 2 증폭기 이득 상태를 실행하기 위한 수단; 및
    초기 동기포착을 달성하도록 알려진 파일럿에 대한 탐색을 위해 상기 제 1 증폭기 이득 상태의 실행과 연관된 제 1 에너지 메트릭 및 상기 제 2 증폭기 이득 상태의 실행과 연관된 제 2 에너지 메트릭을 결합하기 위한 수단을 포함하는,
    통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  11. 제 10 항에 있어서,
    상기 복수의 미리 결정된 증폭기 이득 상태들은 가능한 또는 미리 결정된 증폭기 이득 상태들 중 하나의 더 큰 세트에 대한 희소한 서브세트를 포함하는, 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  12. 제 10 항에 있어서,
    상기 제 1 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최대 이득 상태이고, 상기 제 2 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최소 이득 상태인, 통신 디바이스에서 초기 동기포착을 수행하기 위한 장치.
  13. 통신 시스템에서 초기 동기포착을 제공하는 컴퓨터 프로그램으로서,
    컴퓨터로 하여금 시분할 듀플렉스(TDD) 시스템에서 초기 동기포착 동안 복수의 미리 결정된 증폭기 이득 상태들을 미리 정해진 순서로 실행하게 하기 위한 코드를 포함하고,
    상기 코드는 상기 컴퓨터로 하여금, 수신기의 제 1 안테나 및 제 1 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 1 증폭기 이득 상태를 실행하게 하고, 상기 수신기의 제 2 안테나 및 제 2 증폭기를 통해 수신된 신호들에 대한 상기 증폭기 이득 상태들 중 제 2 증폭기 이득 상태를 실행하게 하고, 그리고 초기 동기포착을 달성하도록 알려진 파일럿에 대한 탐색을 위해 상기 제 1 증폭기 이득 상태의 실행과 연관된 제 1 에너지 메트릭 및 상기 제 2 증폭기 이득 상태의 실행과 연관된 제 2 에너지 메트릭을 결합하게 하는,
    통신 시스템에서 초기 동기포착을 제공하는 컴퓨터 프로그램.
  14. 제 13 항에 있어서,
    상기 복수의 미리 결정된 증폭기 이득 상태들은 가능한 또는 미리 결정된 증폭기 이득 상태들 중 하나의 더 큰 세트에 대한 희소한 서브세트를 포함하는, 통신 시스템에서 초기 동기포착을 제공하는 컴퓨터 프로그램.
  15. 제 13 항에 있어서,
    상기 제 1 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최대 이득 상태이고, 상기 제 2 이득 상태는 상기 복수의 미리 결정된 증폭기 이득 상태들 중 최소 이득 상태인, 통신 시스템에서 초기 동기포착을 제공하는 컴퓨터 프로그램.
KR1020137017954A 2009-06-16 2010-06-16 통신 시스템에서 초기 동기포착을 위한 방법들 및 장치 KR101434857B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US18756609P 2009-06-16 2009-06-16
US61/187,566 2009-06-16
US12/796,009 2010-06-08
US12/796,009 US8989061B2 (en) 2009-06-16 2010-06-08 Methods and apparatus for initial acquisition in a communication system
PCT/US2010/038823 WO2010148087A2 (en) 2009-06-16 2010-06-16 Methods and apparatus for initial acquisition in a communication system

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001241A Division KR101434845B1 (ko) 2009-06-16 2010-06-16 통신 시스템에서 초기 동기포착을 위한 방법들 및 장치

Publications (2)

Publication Number Publication Date
KR20130093678A true KR20130093678A (ko) 2013-08-22
KR101434857B1 KR101434857B1 (ko) 2014-09-02

Family

ID=43354285

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020137017954A KR101434857B1 (ko) 2009-06-16 2010-06-16 통신 시스템에서 초기 동기포착을 위한 방법들 및 장치
KR1020127001241A KR101434845B1 (ko) 2009-06-16 2010-06-16 통신 시스템에서 초기 동기포착을 위한 방법들 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020127001241A KR101434845B1 (ko) 2009-06-16 2010-06-16 통신 시스템에서 초기 동기포착을 위한 방법들 및 장치

Country Status (7)

Country Link
US (1) US8989061B2 (ko)
EP (1) EP2443743B1 (ko)
JP (3) JP5442859B2 (ko)
KR (2) KR101434857B1 (ko)
CN (1) CN102804597B (ko)
TW (1) TW201130279A (ko)
WO (1) WO2010148087A2 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8780768B2 (en) 2010-04-02 2014-07-15 Qualcomm Incorporated Automatic gain control acquisition in time division duplex systems
US9191905B2 (en) * 2011-06-22 2015-11-17 Broadcom Corporation Method, apparatus and computer readable medium for setting a radio frequency gain
US20150358928A1 (en) * 2014-06-05 2015-12-10 Qualcomm Incorporated Automatic gain control for time division duplex lte
US20150358840A1 (en) * 2014-06-05 2015-12-10 Qualcomm Incorporated Automatic gain control for time division duplex lte
CN105049095B (zh) * 2015-07-07 2018-05-15 江苏中兴微通信息科技有限公司 Sc-mimo系统双流三天线或者四天线的分集收发方法及装置
US11991656B2 (en) * 2021-01-25 2024-05-21 Qualcomm Incorporated Synchronization signal selection across multiple transceiver nodes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3657547A (en) * 1971-01-20 1972-04-18 Us Army Monopulse gain balanced amplification system using pilot carrier techniques
JP3454882B2 (ja) * 1992-12-25 2003-10-06 株式会社東芝 無線受信装置
JPH0856132A (ja) 1994-08-12 1996-02-27 San'eisha Mfg Co Ltd 並列形利得制御回路
JP2003046353A (ja) 2001-07-27 2003-02-14 Toshiba Corp 受信装置
JP3733097B2 (ja) * 2002-09-13 2006-01-11 三洋電機株式会社 放送受信装置及び放送受信方法
CN101656554B (zh) * 2003-02-05 2016-10-05 英特尔公司 识别代表预设数量的基站的码组的方法和装置
CN1263322C (zh) 2003-08-06 2006-07-05 大唐移动通信设备有限公司 Td－scdma移动通信系统小区初始搜索中的增益控制方法
US20050118977A1 (en) * 2003-12-02 2005-06-02 Drogi Serge F. Method, apparatus, and systems for digital radio communication systems
JP2005176080A (ja) 2003-12-12 2005-06-30 Fujitsu Ltd 送信装置及び送信出力制御方法
JP2005278017A (ja) 2004-03-26 2005-10-06 Toshiba Corp 無線通信装置
US7773702B2 (en) * 2004-05-03 2010-08-10 Qualcomm Incorporated Gain control for a receiver in a multi-carrier communication system
JP4960223B2 (ja) * 2004-05-13 2012-06-27 クゥアルコム・インコーポレイテッド 検出およびメディア・アクセス制御を行う非周波数変換型リピータ
JP4037853B2 (ja) 2004-07-01 2008-01-23 株式会社東芝 ダイバーシチ受信装置及びダイバーシチ受信装置における受信方法
KR100788637B1 (ko) 2006-10-02 2007-12-26 (주)에프씨아이 이득제어 및 다중대역의 처리가 가능한 수신기
US8032092B2 (en) * 2007-12-06 2011-10-04 Magnolia Broadband Inc. System, apparatus and method for introducing antenna pattern variability

Also Published As

Publication number Publication date
JP2013243703A (ja) 2013-12-05
KR20120034203A (ko) 2012-04-10
US8989061B2 (en) 2015-03-24
JP6162180B2 (ja) 2017-07-12
WO2010148087A2 (en) 2010-12-23
JP5442859B2 (ja) 2014-03-12
JP2012530471A (ja) 2012-11-29
CN102804597B (zh) 2014-12-03
TW201130279A (en) 2011-09-01
JP2015228666A (ja) 2015-12-17
US20100322117A1 (en) 2010-12-23
EP2443743A2 (en) 2012-04-25
EP2443743B1 (en) 2016-05-18
KR101434845B1 (ko) 2014-08-27
CN102804597A (zh) 2012-11-28
WO2010148087A3 (en) 2011-02-10
KR101434857B1 (ko) 2014-09-02

Similar Documents

Publication Publication Date Title
US8954055B2 (en) Initial acquisition and neighbor search algorithms for wireless networks
US20180206200A1 (en) Synchronization channel design for new carrier type
US8811362B2 (en) Multicarrier radio receiver and method for receiving multiple carriers
JP6162180B2 (ja) 通信システムにおける初期取得のための方法および装置
WO2007023359A2 (en) Apparatus, method and computer program product providing initial cell acquisition and pilot sequence detection
WO2006033403A1 (ja) マルチアンテナ無線通信システムのシンボルタイミング検出方法
US9998986B2 (en) Method for transmitting communication signals in a wireless communication system
EP2127190A1 (en) Robust synchronization for time division duplex signal
WO2008116353A1 (fr) Station de base, structure de trame et procede de transmission de canal de synchronisation pour des systemes de duplexage par repartition dans le temps
KR20160051790A (ko) 고주파 대역을 지원하는 무선 접속 시스템에서 단계별 상향링크 동기 신호 검출 방법 및 장치
EP2471228B1 (en) Method and apparatus for detecting OFDM signals in the presence of frequency orthogonal ofdm interferers
US11509337B2 (en) Implementation of improved omni mode signal reception
EP3329610A2 (en) Techniques for improving coverage of communication devices
JP5902322B2 (ja) 干渉の存在下でネットワーク捕捉時間を低減すること
WO2011127728A1 (zh) 一种子帧粗同步的方法及装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 6