KR20130090574A - 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템 - Google Patents

비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템 Download PDF

Info

Publication number
KR20130090574A
KR20130090574A KR1020120011813A KR20120011813A KR20130090574A KR 20130090574 A KR20130090574 A KR 20130090574A KR 1020120011813 A KR1020120011813 A KR 1020120011813A KR 20120011813 A KR20120011813 A KR 20120011813A KR 20130090574 A KR20130090574 A KR 20130090574A
Authority
KR
South Korea
Prior art keywords
voltage
word line
program
time
controller
Prior art date
Application number
KR1020120011813A
Other languages
English (en)
Other versions
KR101893864B1 (ko
Inventor
양철우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120011813A priority Critical patent/KR101893864B1/ko
Priority to US13/604,442 priority patent/US8929150B2/en
Publication of KR20130090574A publication Critical patent/KR20130090574A/ko
Priority to US14/557,044 priority patent/US20150085583A1/en
Application granted granted Critical
Publication of KR101893864B1 publication Critical patent/KR101893864B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

프로그램 시간을 최적화할 수 있는 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템에 관한 것으로, 본 기술의 일 실시예에 의한 비휘발성 메모리 장치는 워드라인 및 비트라인 간에 접속되는 복수의 메모리 셀을 포함하는 메모리 셀 영역, 프로그램 명령 및 어드레스 신호에 응답하여 특정 워드라인이 선택됨에 따라, 선택된 워드라인에 대한 프로그램 전압 인가 시간을 결정하는 프로그램 타임 제어부 및 프로그램 타임 제어부에서 결정된 프로그램 전압 인가 시간에 따라 워드라인으로 프로그램 전압을 인가하도록 제어하는 컨트롤러를 포함할 수 있다.

Description

비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템{Non-Volatile Memory Apparatus and Program Method, Data Processing System Using the Same}
본 발명은 메모리 시스템에 관한 것으로, 보다 구체적으로는 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템에 관한 것이다.
플래시 메모리 장치로 대표되는 비휘발성 메모리 장치는 기존의 대용량 저장 장치인 하드 디스크 드라이버(HDD)를 대체할 수 있는 각광받는 메모리 장치로, 전력 소모가 적고 충격에 강하며 고용량 및 고집적화가 가능한 장점이 있다.
플래시 메모리 장치를 프로그램할 때에는 프로그램 금지 워드라인에 패스 전압(Vpass)을 인가하는 한편 프로그램할 워드라인에 프로그램 전압(Vpgm)을 인가한다.
보다 구체적으로, 전압 제공부에서 생성한 프로그램 전압(Vpgm) 및 패스 전압(Vpass)이 글로벌 워드라인으로 인가되고, 블럭 선택 신호에 의해 구동되는 블럭 스위치를 통해 글로벌 워드라인에 인가된 전압이 로컬 워드라인으로 전달되는 것이다.
로컬 워드라인은 각각 저항 성분(R) 및 캐패시터 성분(C)을 포함하고 있으며, 각각의 로컬 워드라인에 포함된 기생성분(RC 성분)은 서로 다를 수 있다. 따라서, 프로그램할 워드라인에 프로그램 전압을 인가하는 시간은 기생 성분에 의한 영향이 가장 큰 즉, 가장 워스트(worst)한 워드라인에 맞추어 결정되게 된다.
이는 프로그램 모드시 프로그램 전압까지의 상승 시간이 짧은 워드라인이 선택된 경우에도, 프로그램 전압까지의 상승 시간이 가장 긴 워드라인에 대한 프로그램 전압 인가 시간에 맞추어 프로그램 전압이 인가됨을 의미한다.
프로그램 시간은 비휘발성 메모리 장치의 성능을 결정하는 요소 중 하나이며, 따라서 프로그램 전압 인가 시간을 감소시키기 위한 방안이 필요하다.
1. 대한민국 등록특허공보 제10-0706816호 2. 대한민국 공개특허공보 제10-2010-0014675호
본 발명의 실시예는 프로그램 시간을 최적화할 수 있는 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템을 제공할 수 있다.
본 발명의 일 실시예에 의한 비휘발성 메모리 장치는 워드라인 및 비트라인 간에 접속되는 복수의 메모리 셀을 포함하는 메모리 셀 영역; 프로그램 명령 및 어드레스 신호에 응답하여 특정 워드라인이 선택됨에 따라, 선택된 워드라인에 대한 프로그램 전압 인가 시간을 결정하는 프로그램 타임 제어부; 및 상기 프로그램 타임 제어부에서 결정된 상기 프로그램 전압 인가 시간에 따라 상기 워드라인으로 프로그램 전압을 인가하도록 제어하는 컨트롤러;를 포함할 수 있다.
한편, 본 발명의 일 실시예에 의한 프로그램 방법은 비휘발성 메모리 장치의 프로그램 방법으로서, 프로그램 명령 및 어드레스 신호에 응답하여 특정 워드라인이 선택됨에 따라 상기 선택된 워드라인에 프로그램 전압을 인가하는 단계; 및 상기 선택된 워드라인의 레벨이 제 1 전압까지 상승하면, 기 결정된 예측 시간 동안 프로그램 전압을 인가하는 단계;를 포함할 수 있다.
다른 한편, 본 발명의 일 실시예에 의한 데이터 처리 시스템은 호스트 장치; 및 호스트 인터페이스를 통해 상기 호스트 장치와 접속되는 비휘발성 메모리 장치;를 포함하고, 상기 비휘발성 메모리 장치는, 프로그램 명령 및 어드레스 신호에 응답하여 특정 워드라인이 선택됨에 따라, 선택된 워드라인에 대한 프로그램 전압 인가 시간을 결정하고, 상기 결정된 상기 프로그램 전압 인가 시간에 따라 상기 워드라인으로 프로그램 전압을 인가하도록 제어하는 컨트롤러;를 포함할 수 있다.
본 기술에 의하면 워드라인 별로 프로그램 전압 인가 시간을 가변시켜 프로그램에 소요되는 시간을 최적화할 수 있다.
도 1은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도,
도 2는 도 1에 도시한 프로그램 타임 제어부의 구성도,
도 3은 본 발명에 적용되는 참조 테이블의 일 예시도,
도 4는 본 발명의 일 실시예에 의한 프로그램 전압 인가 시간 결정 방법을 설명하기 위한 흐름도,
도 5는 본 발명의 일 실시예에 의한 프로그램 전압 인가 시간 결정 방법을 설명하기 위한 그래프,
도 6은 본 발명의 일 실시예에 의한 프로그램 방법을 설명하기 위한 도면,
도 7은 본 발명의 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 의한 비휘발성 메모리 장치의 구성도이다.
도 1에 도시한 것과 같이, 본 발명의 일 실시예에 의한 비휘발성 메모리 장치(10)는 메모리 셀 영역(110), 디코딩부(120), 페이지 버퍼 회로부(130), 입출력(IO) 제어 회로부(140), 전압 제공부(150), 컨트롤러(160) 및 프로그램 타임 제어부(170)를 포함한다.
도 1에는 컨트롤러(160)와 프로그램 타임 제어부(170)를 각각 도시하였으나, 프로그램 타임 제어부(170)가 컨트롤러(160)의 내부에 위치하도록 설계하는 것도 가능함은 물론이다.
메모리 셀 영역(110)은 적어도 하나의 뱅크를 포함하는 적어도 하나의 플레인을 포함할 수 있으며, 예를 들어 플래시 메모리 셀을 이용하여 구성할 수 있다. 아울러, 각각의 메모리 셀은 워드라인 및 비트라인 간에 접속된다.
디코딩부(120)는 블럭 디코더, 블럭 스위치, 로우 디코더 및 컬럼 디코더를 포함할 수 있으며, 컨트롤러(160)에서 제공되는 어드레스 신호를 제공받아 메모리 셀 영역(110)의 워드라인 및 비트라인을 선택한다.
페이지 버퍼 회로부(130)는 메모리 셀 영역(110)으로부터 연장되는 비트라인에 접속된다. 그리고, 디코딩부(120)의 컬럼 어드레스 디코딩 결과에 따라 동작하여 IO 제어 회로부(140)과 데이터를 송수신한다.
전압 제공부(150)는 적어도 하나의 펌프를 구비하여 반도체 메모리 장치(10)의 동작 모드별로 고전압을 제공한다. 그리고, 전압 제공부(150)에서 생성된 고전압은 디코딩부(120)를 통해 메모리 셀 영역(110)의 선택된 블럭으로 인가된다.
컨트롤러(160)는 외부 제어신호, 명령어 신호 및 외부 어드레스 신호들을 수신하고, 명령어 신호에 대응하는 내부 명령어 신호를 생성한다. 또한, 외부 어드레스 신호들에 기초하여 내부 어드레스를 생성하여 디코딩부(120)로 제공한다.
프로그램 타임 제어부(170)는 프로그램 명령에 따라 특정 워드라인이 선택됨에 따라, 선택된 워드라인에 대한 프로그램 전압 인가 시간을 결정하여 컨트롤러(160)로 제공한다.
보다 구체적으로 설명하면, 프로그램 타임 제어부(170)는 테스트 모드시 각 워드라인별로 프로그램 전압(Vpgm)에 도달하는 데 소요되는 시간을 예측하고 이를 참조 테이블로 관리한다. 그리고, 외부로부터 어드레스 신호 및 프로그램 명령이 인가되면, 선택된 워드라인에 대한 프로그램 전압 인가 시간(예측 시간)을 참조 테이블로부터 획득한다. 획득된 프로그램 전압 인가 시간은 컨트롤러(160)로 제공되며, 이에 따라 컨트롤러(160)는 해당 시간 동안 프로그램 전압을 인가한다.
도 2는 도 1에 도시한 프로그램 타임 제어부의 구성도이다.
도 2에 도시한 것과 같이, 프로그램 타임 제어부(170)는 참조 테이블(172), 바이어스 제어부(174) 및 타이밍 제어부(176)를 포함할 수 있다.
참조 테이블(172)에는 각 워드라인이 패스 전압(Vpass)으로부터 프로그램 전압(Vpgm)에 도달하는 데 소요되는 예측 시간(Δt)이 저장되어 있다. 이 예측 시간(Δt)은 테스트 모드를 통해 계산될 수 있으며 이에 대한 구체적인 설명은 후술하기로 한다.
바이어스 제어부(174)는 프로그램을 위해 선택된 워드라인의 전압이 패스 전압(Vpass)에 도달하였는지 확인하고, 도달한 경우 이를 컨트롤러(160)로 알린다.
타이밍 제어부(176)는 바이어스 제어부(174)의 확인 결과, 선택 워드라인의 전압이 패스 전압(Vpass)에 도달한 경우, 참조 테이블(172)로부터 해당 워드라인에 대해 설정된 예측 시간(Δt)을 획득하여 컨트롤러(160)로 제공한다.
이에 따라, 컨트롤러(160)는 선택 워드라인의 전위 레벨이 패스 전압(Vpass)에 도달한 이후 프로그램 타임 제어부(170)로부터 제공된 예측 시간(Δt)동안 프로그램 전압(Vpgm)을 인가한다.
도 3은 본 발명에 적용되는 참조 테이블의 일 예시도이다.
메모리 셀 영역(110)이 복수의 워드라인(WL<0:m>)을 포함하는 경우, 참조 테이블(172)은 k번째(0≤k≤m, 자연수) 워드라인(WL<k>)에 대하여, 제 1 전압 레벨(Va)에 도달한 경우의 측정 기울기(ak) 및 패스 전압(Vpass)에 도달한 후 프로그램 전압(Vpgm)에 도달할 때까지의 예측시간(Δt_k)을 포함할 수 있다.
각 워드라인(WL<k>)이 제 1 전압 레벨(바람직하게는 Va<Vpass)에 도달한 경우의 측정 기울기(ak)는 해당 워드라인의 전위 레벨 상승 양상을 내포할 수 있다. 따라서, 제 1 전압 레벨에 도달한 경우의 기울기(ak)를 측정함으로써, 이후 해당 워드라인이 패스 전압(Vpass)으로부터 프로그램 전압(Vpgm)에 도달할 때까지의 기울기를 예측(offset)할 수 있으며, 이로부터 예측 시간(Δt)을 산출하여 참조 테이블(172)을 구성할 수 있는 것이다.
도 4는 본 발명의 일 실시예에 의한 프로그램 전압 인가 시간 결정 방법을 설명하기 위한 흐름도이고, 도 5는 본 발명의 일 실시예에 의한 프로그램 전압 인가 시간 결정 방법을 설명하기 위한 그래프이다.
먼저, 워드라인(WL<1>)에 프로그램 전압을 인가한 경우의 전위 레벨 향상 양상은 도 5의 A와 같고, 워드라인(WL<2>)에 프로그램 전압을 인가한 경우의 전위 레벨 향상 양상은 도 5의 B와 같다고 가정한다.
테스트 모드시, 워드라인을 순차적으로 선택하여 패스 전압(Vpass)을 인가하고(S101), 해당 워드라인이 제 1 전압 레벨(Va)에 도달하면 이 때의 기울기(ak)를 계산한다(S103).
도 5를 참조하면, 워드라인(WL<1>)에 패스전압(Vpass)을 인가한 후 제 1 전압 레벨(Va)에 도달할 경우의 기울기 a1는 Va/t1으로 계산될 수 있다. 유사하게, 워드라인(WL<2>)이 제 1 전압 레벨(Va)에 도달한 경우의 기울기(a2)는 Va/t2로 계산될 수 있다.
각 워드라인이 제 1 전압 레벨(Va)에 도달하기 까지의 전위 레벨 향상 양상은 해당 워드라인이 패스 전압(Vpass)으로부터 프로그램 전압(Vpgm)으로 도달하기 까지의 전위 레벨 향상 양상을 내포할 수 있다.
즉, 워드라인(WL<1>)이 패스 전압(Vpass)으로부터 프로그램 전압(Vpgm)으로 도달할 때까지의 전위 레벨 향상 양상을 나타내는 기울기(a1')는 a1으로부터 예측될 수 있고, 워드라인(WL<2>)이 패스 전압(Vpass)으로부터 프로그램 전압(Vpgm)으로 도달할 때까지의 전위 레벨 향상 양상을 나타내는 기울기(a2')는 a2로부터 예측될 수 있다.
따라서, 워드라인(WL<1>)의 전위 레벨이 패스 전압(Vpass)으로부터 프로그램 전압(Vpgm)에 도달하기 까지 소요되는 시간(Δt_1)은 [(Vpgm-Vpass)/a1']이며, a1'가 a1으로부터 예측되므로 [(Vpgm-Vpass)/(a1+offset)]으로 결정할 수 있다. 유사하게, 워드라인(WL<2>)에 대한 예측 시간(Δt_2)은 [(Vpgm-Vpass)/(a2+offset)]으로 결정할 수 있다.
이와 같이 각 워드라인 별로 예측 시간이 결정되면(S105), 이를 이용하여 참조 테이블을 생성하고 저장한다(S107).
도 6은 본 발명의 일 실시예에 의한 프로그램 방법을 설명하기 위한 도면이다.
도 4 및 도 5에서 설명한 바와 같이 참조 테이블이 생성된 상태에서의 프로그램 방법을 설명하면 다음과 같다.
프로그램 명령 및 어드레스 신호가 제공됨에 따라 특정 워드라인이 선택되면, 선택 워드라인에 프로그램 전압(Vpgm)을 인가한다(S201).
프로그램 타임 제어부(170)의 바이어스 제어부(174)는 선택 워드라인의 전위 레벨이 패스 전압(Vpass)까지 상승하였는지 확인하고(S203), 패스 전압(Vpass)까지 상승한 것으로 확인되면 이를 컨트롤러(160)로 알린다.
한편, 타이밍 제어부(176)는 선택 워드라인의 전위 레벨이 패스 전압(Vpass)으로 상승한 것으로 확인되면, 참조 테이블(172)로부터 해당 워드라인의 예측 시간(Δt)을 획득하고 이를 컨트롤러(160)로 제공한다. 이에 따라, 컨트롤러(160)는 선택 워드라인의 전위가 패스 전압(Vpass)으로 상승한 후에는 타이밍 제어부(176)에서 제공한 예측 시간(Δt)동안 프로그램 전압(Vpgm)을 인가한다(S205).
아울러, 제공된 예측 시간(Δt)이 경과한 후에는 워드라인 및 비트라인을 디스차지시켜 프로그램 동작을 완료한다(S207).
도 7은 본 발명의 일 실시예에 의한 데이터 처리 시스템의 구성도이다.
도 7을 참조하면, 본 발명의 일 실시예에 의한 데이터 처리 시스템(30)은 호스트 장치(310) 및 비휘발성 메모리 장치(320)를 포함한다. 그리고, 비휘발성 메모리 장치(320)는 MCU(Micro Controller Unit, 321), 동작메모리(RAM, 323), 호스트 인터페이스(325), 컨트롤러(327), 메모리 인터페이스(329) 및 메모리 영역(331)을 포함할 수 있다.
MCU(321)는 비휘발성 메모리 장치(320)의 전반적인 동작을 제어하고, 이를 위한 펌웨어나 어플리케이션은 동작 메모리(RAM, 323)에 로딩되어 구동될 수 있다.
동작 메모리(RAM, 323)는 MCU(321)가 동작하는 데 필요한 데이터를 임시 저장하기 위한 장치일 수 있으며, MCU(321)의 제어에 따라 메모리 영역(331)의 데이터를 임시 저장한 후 호스트 장치(310)로 제공하거나, 호스트 장치(310)의 데이터를 임시 저장한 후 메모리 영역(331)으로 제공할 수 있다.
호스트 인터페이스(325)는 호스트 장치(310)와 메모리 영역(331) 간의 데이터 교환을 제어하며, 필요에 따라 프로토콜 변환 기능을 제공한다.
컨트롤러(327)는 메모리 인터페이스(329)를 통해 메모리 영역(331)과 접속되어 메모리 영역(331)의 동작을 제어하기 위한 명령, 어드레스, 제어신호 및 데이터를 제공할 수 있다.
특히, 본 발명의 일 실시예에 의한 컨트롤러(327)는 프로그램 명령 및 어드레스 신호에 응답하여 특정 워드라인이 선택됨에 따라, 선택된 워드라인에 대한 프로그램 전압 인가 시간을 결정하여, 결정된 시간 동안 프로그램 전압을 인가한다. 본 발명의 일 실시예에서, 컨트롤러(327)는 도 1에 도시한 컨트롤러(160) 및 프로그램 타임 제어부(170)를 포함하도록 구성할 수 있고, 프로그램 타임 제어부(170)가 컨트롤러(327)의 외부에 위치하도록 설계할 수도 있음은 물론이다.
보다 구체적으로 설명하면, 컨트롤러(327)는 테스트 모드시 각 워드라인별로 프로그램 전압(Vpgm)에 도달하는 데 소요되는 시간을 예측하고 이를 참조 테이블로 관리한다. 그리고, 외부로부터 어드레스 신호 및 프로그램 명령이 인가되면, 선택된 워드라인에 대한 프로그램 전압 인가 시간(예측 시간)을 참조 테이블로부터 획득한다. 아울러, 획득된 프로그램 전압 인가 시간에 따라 해당 시간 동안 프로그램 전압을 인가한다.
프로그램 타임을 제어하기 위한 컨트롤러(327)의 구성은 예를 들어 도 2 내지 도 6과 같은 구성 및 동작을 갖도록 구성할 수 있으며, 구체적인 설명은 생략하기로 한다.
한편, 메모리 영역(331)을 구성하는 메모리 셀 어레이는 비휘발성 메모리 셀로 구성될 수 있고 복수의 뱅크를 포함하는 적어도 하나의 플레인, 또는 적어도 하나의 칩을 갖도록 구성될 수 있다.
비휘발성 메모리 장치(320)의 구성은 이에 한정되지 않으며, 적용하고자 하는 시스템의 환경에 따라 부가적인 장치나 구성이 더 추가될 수 있음은 물론이다. 예를 들면, 비휘발성 메모리 장치(320)는 초기 부팅 동작에 필요한 데이터를 저장하기 위한 롬(ROM)이나 에러 정정 유닛 등을 더 포함할 수도 있고, 전원공급 장치, 통신모듈 등을 더 포함하는 것도 가능하다.
비휘발성 메모리 장치(320)는 메모리 카드로 패키지될 수도 있다. 아울러, 데이터 처리 시스템(30)은 호스트 장치(310) 외에 카메라 모듈 등과 같은 별도의 응용 칩셋을 더 포함하는 것도 가능하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10 : 비휘발성 메모리 장치
110 : 메모리 셀 영역
120 : 디코딩부
130 : 페이지 버퍼 회로부
140 : 입출력 제어 회로부
150 : 전압 제공부
160 : 컨트롤러
170 : 프로그램 타임 제어부

Claims (21)

  1. 워드라인 및 비트라인 간에 접속되는 복수의 메모리 셀을 포함하는 메모리 셀 영역;
    프로그램 명령 및 어드레스 신호에 응답하여 특정 워드라인이 선택됨에 따라, 선택된 워드라인에 대한 프로그램 전압 인가 시간을 결정하는 프로그램 타임 제어부; 및
    상기 프로그램 타임 제어부에서 결정된 상기 프로그램 전압 인가 시간에 따라 상기 워드라인으로 프로그램 전압을 인가하도록 제어하는 컨트롤러;
    를 포함하는 비휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 프로그램 타임 제어부는 테스트 모드 신호에 응답하여, 각 워드라인이 상기 프로그램 전압에 도달하는 데 소요되는 시간을 예측하여 참조 테이블에 예측시간으로 관리하고, 상기 프로그램 명령 및 상기 어드레스 신호에 응답하여 선택된 워드라인에 대한 예측시간을 상기 컨트롤러로 제공하는 비휘발성 메모리 장치.
  3. 제 1 항에 있어서,
    상기 프로그램 타임 제어부는, 각 워드라인의 전압 레벨이 제 1 전압으로부터 상기 프로그램 전압에 도달하는 데 소요되는 예측 시간이 저장되는 참조 테이블;
    상기 선택된 워드라인의 전압 레벨이 상기 제 1 전압에 도달하면 컨트롤러로 통보하는 바이어스 제어부; 및
    상기 선택된 워드라인의 상기 예측 시간을 획득하여 상기 컨트롤러로 제공하는 타이밍 제어부;
    를 포함하는 비휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 컨트롤러는 상기 선택된 워드라인의 전압 레벨이 상기 제 1 전압에 도달하면, 상기 타이밍 제어부에서 제공된 예측시간 동안 상기 프로그램 전압을 공급하는 비휘발성 메모리 장치.
  5. 제 3 항에 있어서,
    상기 예측 시간은, 테스트 모드시 각 워드라인별로 상기 제 1 전압을 인가하고, 각 워드라인이 제 2 전압 레벨에 도달한 경우의 시간-전압 관계로부터 측정된 기울기로부터 예측되는 비휘발성 메모리 장치.
  6. 제 5 항에 있어서,
    상기 제 2 전압 레벨은 상기 제 1 전압보다 낮은 레벨인 비휘발성 메모리 장치.
  7. 제 5 항에 있어서,
    상기 예측 시간은, 각 워드라인의 전압 레벨이 상기 제 1 전압에 도달한 후 상기 프로그램 전압에 도달할 때까지의 예측시간인 비휘발성 메모리 장치.
  8. 제 3 항에 있어서,
    상기 제 1 전압은 패스 전압인 비휘발성 메모리 장치.
  9. 비휘발성 메모리 장치의 프로그램 방법으로서,
    프로그램 명령 및 어드레스 신호에 응답하여 특정 워드라인이 선택됨에 따라 상기 선택된 워드라인에 프로그램 전압을 인가하는 단계; 및
    상기 선택된 워드라인의 레벨이 제 1 전압까지 상승하면, 기 결정된 예측 시간 동안 프로그램 전압을 인가하는 단계;
    를 포함하는 프로그램 방법.
  10. 제 9 항에 있어서,
    상기 예측 시간은, 테스트 모드시 각 워드라인별로 상기 제 1 전압을 인가하고, 각 워드라인이 제 2 전압 레벨에 도달한 경우의 시간-전압 관계로부터 측정된 기울기로부터 예측되는 프로그램 방법.
  11. 제 10 항에 있어서,
    상기 제 2 전압 레벨은 상기 제 1 전압보다 낮은 레벨인 프로그램 방법.
  12. 제 10 항에 있어서,
    상기 예측 시간은, 각 워드라인의 전압 레벨이 상기 제 1 전압에 도달한 후 상기 프로그램 전압에 도달할 때까지의 예측시간인 프로그램 방법.
  13. 제 9 항에 있어서,
    상기 제 1 전압은 패스 전압인 비휘발성 메모리 장치.
  14. 호스트 장치; 및
    호스트 인터페이스를 통해 상기 호스트 장치와 접속되는 비휘발성 메모리 장치;를 포함하고,
    상기 비휘발성 메모리 장치는, 프로그램 명령 및 어드레스 신호에 응답하여 특정 워드라인이 선택됨에 따라, 선택된 워드라인에 대한 프로그램 전압 인가 시간을 결정하고, 상기 결정된 상기 프로그램 전압 인가 시간에 따라 상기 워드라인으로 프로그램 전압을 인가하도록 제어하는 컨트롤러;
    를 포함하는 데이터 처리 시스템.
  15. 제 14 항에 있어서,
    상기 컨트롤러는, 테스트 모드 신호에 응답하여, 각 워드라인이 상기 프로그램 전압에 도달하는 데 소요되는 시간을 예측하여 참조 테이블에 예측시간으로 관리하고, 상기 프로그램 명령 및 상기 어드레스 신호에 응답하여 선택된 워드라인에 대한 예측시간을 획득하는 데이터 처리 시스템.
  16. 제 14 항에 있어서,
    상기 컨트롤러는, 각 워드라인의 전압 레벨이 제 1 전압으로부터 상기 프로그램 전압에 도달하는 데 소요되는 예측 시간이 저장되는 참조 테이블;
    상기 선택된 워드라인의 전압 레벨이 상기 제 1 전압에 도달하는지 확인하는 바이어스 제어부; 및
    상기 선택된 워드라인의 상기 예측 시간을 획득하는 타이밍 제어부;
    를 포함하는 데이터 처리 시스템.
  17. 제 16 항에 있어서,
    상기 컨트롤러는 상기 선택된 워드라인의 전압 레벨이 상기 제 1 전압에 도달하면, 상기 예측시간 동안 상기 프로그램 전압을 공급하는 데이터 처리 시스템.
  18. 제 16 항에 있어서,
    상기 예측 시간은, 테스트 모드시 각 워드라인별로 상기 제 1 전압을 인가하고, 각 워드라인이 제 2 전압 레벨에 도달한 경우의 시간-전압 관계로부터 측정된 기울기로부터 예측되는 데이터 처리 시스템.
  19. 제 18 항에 있어서,
    상기 제 2 전압 레벨은 상기 제 1 전압보다 낮은 레벨인 데이터 처리 시스템.
  20. 제 18 항에 있어서,
    상기 예측 시간은, 각 워드라인의 전압 레벨이 상기 제 1 전압에 도달한 후 상기 프로그램 전압에 도달할 때까지의 예측시간인 데이터 처리 시스템.
  21. 제 18 항에 있어서,
    상기 제 1 전압은 패스 전압인 데이터 처리 시스템.
KR1020120011813A 2012-02-06 2012-02-06 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템 KR101893864B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120011813A KR101893864B1 (ko) 2012-02-06 2012-02-06 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US13/604,442 US8929150B2 (en) 2012-02-06 2012-09-05 Nonvolatile memory apparatus capable of determining an application time of a program voltage applied to a selected word line
US14/557,044 US20150085583A1 (en) 2012-02-06 2014-12-01 Nonvolatile memory apparatus, program method thereof, and data processing system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120011813A KR101893864B1 (ko) 2012-02-06 2012-02-06 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템

Publications (2)

Publication Number Publication Date
KR20130090574A true KR20130090574A (ko) 2013-08-14
KR101893864B1 KR101893864B1 (ko) 2018-08-31

Family

ID=48902768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120011813A KR101893864B1 (ko) 2012-02-06 2012-02-06 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템

Country Status (2)

Country Link
US (2) US8929150B2 (ko)
KR (1) KR101893864B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110297786A (zh) * 2018-03-21 2019-10-01 爱思开海力士有限公司 存储器控制器、具有该控制器的存储器系统及其操作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236102B2 (en) 2012-10-12 2016-01-12 Micron Technology, Inc. Apparatuses, circuits, and methods for biasing signal lines
US9042190B2 (en) 2013-02-25 2015-05-26 Micron Technology, Inc. Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase
US9672875B2 (en) * 2014-01-27 2017-06-06 Micron Technology, Inc. Methods and apparatuses for providing a program voltage responsive to a voltage determination
US9916237B2 (en) * 2014-12-12 2018-03-13 Sandisk Technologies Llc Model based configuration parameter management
KR20220107486A (ko) * 2021-01-25 2022-08-02 삼성전자주식회사 메모리 시스템

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100706816B1 (ko) 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
KR20070042569A (ko) * 2004-08-30 2007-04-23 스펜션 엘엘씨 반도체 장치, 반도체 장치의 테스트 방법 및 데이터 기록방법
KR20070050426A (ko) * 2004-07-20 2007-05-15 쌘디스크 코포레이션 프로그램 시간 제어를 하는 비-휘발성 메모리 시스템
KR20090018027A (ko) * 2006-03-28 2009-02-19 쌘디스크 코포레이션 개선된 프로그래밍 속도를 위해 프로그램 전압의 함수로서 프로그램 시간 조절
KR20100014675A (ko) 2007-03-29 2010-02-10 쌘디스크 코포레이션 비휘발성 메모리 및 워드 라인에 따른 전압 강하를 보상하기 위한 방법
US20100195387A1 (en) * 2009-01-30 2010-08-05 Samsung Electronics Co., Ltd. Non-volatile memory device and ispp programming method
KR101034441B1 (ko) * 2009-12-31 2011-05-12 주식회사 하이닉스반도체 레귤레이터 회로 및 이를 포함하는 반도체 메모리 장치
US20120300561A1 (en) * 2011-05-23 2012-11-29 Sung-Won Yun Memory devices and program methods thereof
US8363471B2 (en) * 2009-05-29 2013-01-29 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100788A (ja) * 1987-10-13 1989-04-19 Hitachi Ltd 半導体集積回路装置
US7330373B2 (en) 2006-03-28 2008-02-12 Sandisk Corporation Program time adjustment as function of program voltage for improved programming speed in memory system
KR101205084B1 (ko) * 2010-07-09 2012-11-26 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 프로그램 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070050426A (ko) * 2004-07-20 2007-05-15 쌘디스크 코포레이션 프로그램 시간 제어를 하는 비-휘발성 메모리 시스템
KR20070042569A (ko) * 2004-08-30 2007-04-23 스펜션 엘엘씨 반도체 장치, 반도체 장치의 테스트 방법 및 데이터 기록방법
KR100706816B1 (ko) 2006-03-10 2007-04-12 삼성전자주식회사 프로그램 속도를 향상시킬 수 있는 불휘발성 메모리 장치및 그것의 프로그램 방법
US7551487B2 (en) * 2006-03-10 2009-06-23 Samsung Electronics Co., Ltd. Nonvolatile memory device and related programming method
KR20090018027A (ko) * 2006-03-28 2009-02-19 쌘디스크 코포레이션 개선된 프로그래밍 속도를 위해 프로그램 전압의 함수로서 프로그램 시간 조절
KR20100014675A (ko) 2007-03-29 2010-02-10 쌘디스크 코포레이션 비휘발성 메모리 및 워드 라인에 따른 전압 강하를 보상하기 위한 방법
US20100195387A1 (en) * 2009-01-30 2010-08-05 Samsung Electronics Co., Ltd. Non-volatile memory device and ispp programming method
US8363471B2 (en) * 2009-05-29 2013-01-29 Hynix Semiconductor Inc. Nonvolatile memory device and method of programming the same
KR101034441B1 (ko) * 2009-12-31 2011-05-12 주식회사 하이닉스반도체 레귤레이터 회로 및 이를 포함하는 반도체 메모리 장치
US20120300561A1 (en) * 2011-05-23 2012-11-29 Sung-Won Yun Memory devices and program methods thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110297786A (zh) * 2018-03-21 2019-10-01 爱思开海力士有限公司 存储器控制器、具有该控制器的存储器系统及其操作方法
KR20190110869A (ko) * 2018-03-21 2019-10-01 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Also Published As

Publication number Publication date
US8929150B2 (en) 2015-01-06
US20150085583A1 (en) 2015-03-26
KR101893864B1 (ko) 2018-08-31
US20130201769A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
US20220155958A1 (en) Apparatuses and methods for concurrently accessing multiple memory planes of a memory during a memory access operation
US10360987B2 (en) Managing refresh for flash memory
KR101957614B1 (ko) 메모리의 상이한 메모리 평면들을 동시에 액세스하기 위한 장치들 및 방법들
JP5901902B2 (ja) 不揮発性メモリ装置の動作方法
KR101423612B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법, 그리고 그것을포함하는 메모리 시스템
US7969788B2 (en) Charge loss compensation methods and apparatus
US20120294104A1 (en) Nonvolatile memory systems using time-dependent read voltages and methods of operating the same
KR101893864B1 (ko) 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US20100191900A1 (en) Nonvolatile memory device and method of operating the same
US11231874B2 (en) Memory system and storage system
KR20120114351A (ko) 액세스 라인 종속 바이어스 방식
KR20110125029A (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
CN105719697B (zh) 低电压检测电路、含其的非易失性存储装置及其操作方法
US20160005472A1 (en) Semiconductor device
KR20140028303A (ko) 비휘발성 메모리 장치, 그 제어 방법 및 이를 이용하는 데이터 처리 시스템
US20150194220A1 (en) Semiconductor device and memory system including the same
CN105373204A (zh) 电子装置
KR20140028545A (ko) 반도체 메모리 장치
KR20130079057A (ko) 메모리 컨트롤러, 메모리 장치, 및 이를 포함하는 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant