KR20130080593A - 반도체 패키지의 검사장치 - Google Patents

반도체 패키지의 검사장치 Download PDF

Info

Publication number
KR20130080593A
KR20130080593A KR1020120001474A KR20120001474A KR20130080593A KR 20130080593 A KR20130080593 A KR 20130080593A KR 1020120001474 A KR1020120001474 A KR 1020120001474A KR 20120001474 A KR20120001474 A KR 20120001474A KR 20130080593 A KR20130080593 A KR 20130080593A
Authority
KR
South Korea
Prior art keywords
semiconductor package
insulating layer
ball
contact
terminal
Prior art date
Application number
KR1020120001474A
Other languages
English (en)
Other versions
KR101345628B1 (ko
Inventor
김충기
Original Assignee
김충기
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충기 filed Critical 김충기
Priority to KR1020120001474A priority Critical patent/KR101345628B1/ko
Publication of KR20130080593A publication Critical patent/KR20130080593A/ko
Application granted granted Critical
Publication of KR101345628B1 publication Critical patent/KR101345628B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Connecting Device With Holders (AREA)

Abstract

반도체 패키지의 검사장치 및 컨텍 가이드 제조방법이 개시된다. 그러한 반도체 패키지의 검사장치는 적어도 하나 이상의 접촉단자가 배치되는 기판과; 상기 기판의 상부에 배치되며, 상면 및 하면에는 반도체 패키지의 볼형 단자와 대응되는 위치에 상부 및 하부 전극단자가 각각 배치되는 소켓부와; 상기 소켓부의 상부에 배치되며, 반도체 패키지가 삽입되어 고정되는 픽업부와; 그리고 상기 픽업부의 하부에 고정되며, 다수의 통과공이 형성되어 상기 반도체 패키지의 다수개의 볼형 단자가 삽입됨으로써 상기 소켓부의 상부 전극단자와의 접촉위치로 안내되며, 상기 다수 볼형 단자간에 발생될 수 있는 전기적인 쇼트가 방지될 수 있는 컨텍 가이드를 포함한다.

Description

반도체 패키지의 검사장치{APPARATUS FOR TESTING OF SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지의 검사장치에 관한 것으로, 보다 상세하게는 컨텍 가이드가 구비됨으로써 반도체 패키지에 돌출된 다수개의 볼형 단자들 간의 전기적인 불량이 발생하는 것을 방지할 수 있는 반도체 패키지 검사장치에 관한 것이다.
근래 반도체 패키지에 대한 동향은, 반도체 소자의 측면에서 다수의 볼형 단자가 돌출된 구조의 QFP 방식보다, 반도체 소자의 하면에 다수의 볼형 단자가 볼(Ball) 형상으로 구비된 B.G.A(Ball Grid Array:BGA) 형태가 보편화 되는 추세이다.
이러한 반도체 패키지는 제조 후, 전기적인 시험을 통하여 특성 및 불량 상태를 검사하게 된다.
도 1에는 반도체 패키지를 검사하기 위한 장치가 도시된다. 도시된 바와 같이, 반도체 패키지 검사장치(1)는 기판(Printed Circuit Board;P.C.B;2)과; 상기 기판(2)의 상부에 배치되어 반도체 패키지(P)의 볼형 단자(T)의 접촉시 전기신호를 전달하는 소켓(Socket;3)과; 상기 소켓(3)의 상부에 배치되어 반도체 패키지(P)를 픽업하는 픽업부(Pick Up Portion;도시안됨)를 포함한다.
그리고, 상기 소켓(3)에는 다수의 홀(6)이 형성되며, 이 홀(6)들에는 포고핀 혹은 도전성 실리콘(4)이 각각 삽입된다. 이러한 포고핀(4)은 상기 반도체 패키지(P)의 볼형 단자(T)와 기판(2)의 컨텍 패드(E) 사이에 전기적인 연결이 이루어지도록 한다.
즉, 상기 포고핀(4)은 상부에 구비되어 반도체 패키지(P)의 볼형 단자(T)에 접촉되는 도전성의 상부 컨텍터(Upper Contactor;7)와; 하부에 구비되어 기판(2)의 컨텍 패드(E)에 접촉되는 도전성의 하부 컨텍터(Lower Contactor8)와; 상기 포고핀(4)이 탄력적으로 승하강 되도록 하는 스프링(9)을 포함한다.
이러한 구조를 갖는 반도체 패키지 검사장치(1)에 의하여 검사를 실시하는 경우, 인서트(Insert) 등의 픽업장치에 의하여 검사하고자 하는 반도체 패키지(P)를 소켓(3)에 안착시킴으로써 반도체 패키지(P)의 볼형 단자(T)가 포고핀(4)을 가압한다.
포고핀(4)이 하강하여 기판(2)상의 컨텍 패드(E)에 접촉함으로써 반도체 패키지(P)의 볼형 단자(T)와 컨텍 패드(E)가 전기적으로 연결된다.
이러한 상태에서, 반도체 패키지(P)에 대한 전기적인 특성을 검사할 수 있다.그러나, 이러한 구조의 반도체 패키지 검사장치는, 반도체 패키지의 하면에 밀접하게 돌출된 다수개의 볼형 단자간에 전기적인 쇼트가 발생함으로써 오작동이 발생되는 문제점이 있다.
더욱이, 볼형 단자 간의 간격이 고밀도로 밀집된 경우, 예를 들면 50㎛ 이하인 경우, 볼과 소켓상의 상부단자와 접촉이 정확하게 이루어지지 않아 접촉저항이 발생하거나, 삽입 통전시 볼형 단자간에 전기적인 쇼트가 발생할 수 있는 빈도가 더 높아질 수 있다.
또한, 반도체 패키지를 픽업하는 인서트의 래치가 고장 등으로 인하여 반도체 패키지를 지지하지 못하는 경우, 반도체 패키지가 낙하함으로써 파손될 수 있는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 일실시예에 따른 과제는 반도체 패키지의 볼형 단자들을 서로 절연시킴으로써 통전시에도 전기적인 쇼트의 발생이 방지될 수 있는 반도체 패키지 검사장치를 제공하는 것이다.
본 발명의 다른 실시예에 따른 과제는 컨텍 가이드에 의하여 볼형 단자들을 안내함으로써 소켓의 상부단자와 접촉이 잘 이루어질 수 있는 반도체 패키지 검사장치를 제공하는 것이다.
본 발명의 또 다른 실시예에 따른 과제는 픽업부에 오작동이 발생되는 경우에도 반도체칩이 낙하하는 것을 방지함으로써 안정적인 검사가 가능한 반도체 패키지 검사장치를 제공하는 것이다.
따라서, 상기한 본 발명의 과제를 달성하기 위하여, 본 발명은 적어도 하나 이상의 접촉단자가 배치되는 기판과;
상기 기판의 상부에 배치되며, 상면 및 하면에는 반도체 패키지의 볼형 단자와 대응되는 위치에 상부 및 하부 전극단자가 각각 배치되는 소켓부와;
상기 소켓부의 상부에 배치되며, 반도체 패키지가 삽입되어 고정되는 픽업부와 그리고
상기 픽업부의 하부에 고정되며, 다수의 통과공이 형성되어 상기 반도체 패키지의 다수 볼형 단자가 삽입됨으로써 상기 소켓부의 상부 전극단자와의 접촉위치로 안내되며, 상기 다수 볼형 단자간의 전기적인 쇼트가 방지될 수 있는 컨텍 가이드를 포함하는 반도체 패키지의 검사장치를 제공한다.
또한, 본 발명의 다른 목적은 SUS 재질의 필름층을 형성하는 단계와;
상기 필름층의 상면 및 하면과, 홀내부에 절연물을 도포함으로써 제 1절연층을 형성하는 단계와; 그리고
상기 제 1절연층의 외부에 산화물을 도포함으로써 제 2절연층을 형성하는 단계를 포함하는 반도체 패키지 검사장치의 컨텍 가이드 제조방법을 제공한다.
본 발명에 따른 반도체 패키지의 검사장치는 다음과 같은 장점이 있다
첫째, 컨텍 가이드에 소켓부의 전극단자와 대응되는 위치에 다수의 통과공을 천공함으로써, 반도체 패키지의 다수개의 볼형 단자가 이 통과공을 통과하는 경우, 볼형 단자가 전극단자로 안내되어 정확한 위치에 접촉함으로써 검사의 정밀성을 높일 수 있는 장점이 있다.
둘째, 컨텍 가이드의 외부면 및 홀내부에 절연층을 형성함으로써 다수의 볼형 단자가 통과공을 관통하는 경우에도, 각 볼형 단자간에 전기적인 쇼트가 발생되는 것을 방지할 수 있는 장점이 있다.
셋째, 컨텍 가이드의 외부면 및 홀내부에 적층된 절연층에 안티몬을 첨가함으로써 반도체 패키지의 검사시 발생될 수 있는 정전기를 방지할 수 있는 장점이 있다.
넷째, 컨텍 가이드가 픽업부의 하부에 고정되어 픽업부의 내부에 삽입되는 반도체 패키지를 지지함으로써 반도체 패키지가 낙하하는 것을 방지할 수 있는 장점이 있다.
다섯째, 컨텍 가이드는 SUS 재질이므로 일정한 강도를 유지할 수 있어서 다수의 통과홀들을 미세 간격을 유지하여 천공하는 경우에도 쉽게 찢어지는 것이 방지될 수 있어서 가공이 쉽고 수명이 긴 장점이 있다.
도 1은 종래의 반도체 검사장치의 구조를 보여주는 도면이다.
도 2는 본 발명의 실시예에 따른 반도체 패키지 검사장치를 보여주는 사시도이다.
도 3은 도 2에 도시된 반도체 패키지 검사장치의 컨텍 가이드를 보여주는 측단면도이다.
도 4는 도 3에 도시된 컨텍 가이드의 평면도이다.
도 5는 도 2에 도시된 컨텍 가이드에 의하여 반도체 패키지의 볼형 단자가 가이드 된 상태를 보여주는 단면도이다.
도 6은 본 발명의 실시예에 따른 반도체 검사장치의 컨텍 가이드를 제조하는 과정을 보여주는 순서도이다.
이하, 본 발명의 실시예에 따른 반도체 패키지의 검사장치를 상세하게 설명한다.
도 2 내지 도 5에 도시된 바와 같이, 본 발명이 제안하는 반도체 패키지(P) 검사장치는 적어도 하나 이상의 접촉단자(18)가 배치되는 기판(10)과;
상기 기판(10)의 상부에 배치되며, 상면 및 하면에는 반도체 패키지(P)의 볼형 단자(T)와 대응되는 위치에 상부 및 하부 전극단자(22,24)가 각각 배치되는 소켓부(12)와;
상기 소켓부(12)의 상부에 배치되며, 반도체 패키지(P)가 삽입되어 고정되는 픽업부(16)와; 그리고
상기 픽업부(16)의 하부에 고정되며, 다수의 통과공(h)이 형성되어 상기 반도체 패키지(P)의 다수 볼형 단자(T)가 삽입됨으로써 상기 소켓부(12)의 상부 전극단자(22)와의 접촉위치로 안내하며, 다수 볼형 단자(T)간의 전기적인 쇼트를 방지할 수 있는 컨텍 가이드(14)를 포함한다.
이러한 구조를 갖는 반도체 패키지(P)의 검사장치에 있어서, 상기 기판(10)은 그 상부에 적어도 하나 이상의 접촉단자(18)가 배치된다. 그리고, 이 접촉단자(18)는 소켓부(12)의 하부 전극단자(24)에 대응된다.
따라서, 상기 반도체 패키지(P)의 하강에 의하여 볼형 단자(T)가 소켓부(12)를 가압하는 경우, 상기 소켓부(12)의 하부 전극단자(24)가 접촉단자(18)에 접촉함으로써 인가된 전기에 의하여 반도체 패키지(P)에 대한 전기적인 특성을 검사할 수 있다.
상기 소켓부(12)는 바람직하게는 경질의 절연성 재질의 필름(20)으로 형성되는 것이 바람직하다. 그리고, 상기 필름(20)의 상면 및 하면에는 적어도 하나 이상의 상부 및 하부 전극단자(22,24)가 배치된다. 이때, 상부 전극단자(22)와 하부 전극단자(24)는 서로 전기적으로 연결된 상태이다.
그리고, 상기 상부 전극단자(22)는 반도체 패키지(P)의 볼형 단자(T)에 일대일로 대응되도록 배치되며, 하부 전극단자(24)는 상기 기판(10)의 접촉단자(18)에 일대일로 대응된다.
따라서, 반도체 패키지(P)가 가압되어 볼형 단자(T)가 하강하는 경우, 이 볼형 단자(T)는 소켓부(12)의 상부전극(22)에 접촉하며, 상부전극(22)이 가압됨으로써 필름재질의 소켓부(12)가 하부로 휘어서 하부전극(24)이 기판(10)의 접촉단자(18)에 접촉하게 된다.
결과적으로, 반도체 패키지(P)의 볼형 단자(T)가 소켓부(12)를 통하여 기판(10)의 접촉단자(18)에 전기적으로 연결될 수 있다.
이때, 상기 상부 및 하부 전극단자(22,24)는 반도체 패키지(P)의 볼형 단자(T)의 배열에 따라 그 크기 및 개수, 그리고 배열 형태가 결정된다.
상기 픽업부(16)는 인서트 등의 장치를 의미하며 반도체 패키지(P)를 고정하여 승하강함으로써 반도체 패키지(P)를 소켓부(12)에 공급하거나 분리할 수 있다.
상기 픽업부(16)는 반도체 패키지(P)가 삽입되어 안착되는 공간(S)이 형성되는 인서트(17)와; 인서트(17)의 내부에 구비되어 반도체 패키지(P)를 고정시키는 인서트 래치(Insert Latch;19)를 포함한다.
이러한 구조를 갖는 픽업부(16)에 있어서, 반도체 패키지(P)는 인서트(17)의 상부로부터 공간(S)으로 삽입되어 안착되며, 인서트 래치(19)에 의하여 고정된다.
그리고, 다수의 통과공(h)이 형성된 상기 컨텍 가이드(14)가 인서트(17)의 하부에 고정된다.
따라서, 인서트(17)의 내부에 고정된 반도체 패키지(P)의 볼형 단자(T)들이 상기 컨텍 가이드(14)의 통과공(h)을 통하여 하부로 돌출된다.
결국, 반도체 패키지(P)를 고정하는 인서트 래치(19)가 오작동으로 인하여 반도체 패키지(P)를 고정시키지 못하여도, 반도체 패키지(P)는 컨텍 가이드(14)에 의하여 하부가 지지되고 있는 상태이므로 하부로 낙하되는 것이 방지될 수 있다.
한편, 상기 컨텍 가이드(14)는 전술한 바와 같이 인서트(17)의 하부에 나사 등의 체결부재에 의하여 고정된다. 그리고, 이러한 컨텍 가이드(14)에는 다수개의 통과공(h)이 천공되며, 이 다수의 통과공(h)에는 반도체 패키지(P)의 다수 볼형 단자(T)들이 각각 삽입된다.
따라서, 반도체 패키지(P)의 볼형 단자(T)들이 이 통과공(h)을 통하여 소켓부(12)의 상부전극(22)단자에 접촉하게 되므로 이 볼형 단자(T)들은 컨텍 가이드(14)의 통과공(h)에 의하여 정확한 위치로 안내될 수 있다.
보다 상세하게 설명하면, 상기 컨텍 가이드(14)는 필름층(film layer;30)과; 상기 필름층(30)의 상면 및 하면과, 통과공(h)의 내주면에 각각 도포되는 제 1절연층(32,34)과; 제 1절연층(32,34)의 외측에 각각 도포되어 적층되는 제 2절연층(36,38)을 포함한다.
이러한 구조를 갖는 컨텍 가이드(14)에 있어서, 상기 필름층(30)은 바람직하게는 SUS 재질의 필름을 의미한다. 그리고, 상기 필름층(30)에는 다수의 통과공(h)이 형성됨으로써 볼형 단자(T)들이 각각 삽입될 수 있다.
이때, 다수개의 통과공(h)은 바람직하게는 에칭방법(Etching method)에 의하여 천공될 수 있다. 즉, 볼형 단자(T)의 크기와 위치에 대응되는 패턴(Pattern)을 SUS 필름의 상면에 배치하고, 에칭액을 도포함으로써 천공할 수 있다.
이와 같이, 적어도 하나 이상의 통과공(h)이 형성된 필름층(30)의 상면 및 하면과 통과공(h)의 내주면에 제 1절연층(32,34)이 각각 적층된다.
상기 제 1절연층(32,34)은 절연성 재질, 바람직하게는 세라믹(SiOx) 재질에 의하여 도포될 수 있다.
즉, 세라믹액을 분사기 등의 수단에 의하여 필름층(30)의 표면에 도포함으로써 제 1절연층(32,34)을 형성할 수 있다.
이때, 제 1절연층(32,34)의 두께는 볼형 단자(T)의 규격에 따라 적절하게 조절될 수 있지만, 바람직하게는 2㎛이하이다.
그리고, 상기 제 2절연층(36,38)은 산화물, 바람직하게는 이산화규소(SiO2), 산화알루미늄(Al2O3), 이산화티타늄(TiO2)등으로 형성된다. 그리고, 이러한 산화물들은 바람직하게는 진공증착법에 의하여 제 1절연층(32,34)의 외면에 적층될 수 있다.이와 같이, 필름층(30)의 표면에 제 1 및 제 2절연층(32,34,36,38)이 적층됨으로써 다수개의 볼형 단자(T)가 컨텍 가이드(14)의 통과공(h)에 삽입된 후, 통전상태가 되어도 볼형 단자(T)간에 전기적인 쇼트가 발생되는 것이 방지될 수 있다.한편, 상기 제 2절연층(36,38)의 다른 실시예로서, 산화 실리콘(SiOx)에 안티몬을 혼합함으로써 정전기 방지기능을 추가할 수 있다.이러한 산화 실리콘은 바람직하게는 sol-gel법에 의하여 제조할 수 있다. 즉, 알콕사이드를 가수분해/중.축합밥응을 시켜 1㎛크기 이하인 콜로이드 입자가 분산되어 있는 sol상태의 화합물로 만든 후, 이 입자들이 3차원적으로 결합된 망목구조를 갖는 gel을 형성시킨 다음, 하소 공정(calcination) 또는 열분해(pyrolysis) 공정을 통하여 산화 실리콘을 제조할 수 있다.그리고, 상기 안티몬(antimony;Sb)은 원자번호 51의 준금속원소로서 정전기 방지작용을 할 수 있다. 이러한 안티몬을 분산하여 15 ~ 35중량%의 혼합용액으로 만든 다음, 스프레이(Spray) 방법으로 제 1절연층(32,34)의 외부면에 도포함으로써 정전기 방지기능을 갖는 제 2절연층(36,38)을 적층할 수 있다. 이때, 상기 제 2절연층(36,38)은 바람직하게는 5㎛이하의 두께를 갖는다.이와 같이, SUS 재질의 필름층(30)에 다수개의 통과공(h)을 천공하고, 외부면에 제 1 및 제 2절연층(32,34,36,38)을 형성함으로써, 이 통과공(h)들에 삽입된 반도체 패키지(P)의 볼형 단자(T)들이 정확한 위치로 안내될 수 있는 동시에, 각 볼형 단자(T)들간의 전기적인 쇼트가 발생되는 것을 방지할 수 있다.한편, 도 6에는 상기 컨텍 가이드(14)를 제조하는 공정이 도시된다. 도시된 바와 같이, 상기 컨텍 가이드(14) 제조방법은 필름층(30)을 형성하는 단계(S100)와; 상기 필름층(30)의 상면 및 하면과 통과공(h)의 내주면에 절연물을 도포함으로써 제 1절연층(32,34)을 형성하는 단계(S120)와; 그리고 제 1절연층(32,34)의 외부에 산화물을 도포함으로써 제 2절연층(36,38)을 형성하는 단계(S130)를 포함한다. 이러한 컨텍 가이드(14) 제조방법에 있어서, 상기 필름층 형성단계(S100)에서는 SUS 필름을 마련하고, 이 필름에 통과공(h)을 형성한다.즉, 볼형 단자(T)의 크기와 위치에 대응되는 패턴(Pattern)을 SUS 필름의 상면에 배치한다. 그리고, 이 패턴에 에칭액을 도포함으로써 에치액이 SUS 필름의 표면에 침투함으로써 천공할 수 있다.이와 같이, 필름층(30)을 형성한 후 제 1절연층(32,34)을 형성하는 단계(S120)가 진행된다.즉, 절연성 재질, 바람직하게는 세라믹(SiOx)액을 분사기 등의 수단에 의하여 필름층(30)의 표면에 도포함으로써 제 1절연층(32,34)을 형성할 수 있다.
이때, 제 1절연층(32,34)의 두께는 볼형 단자(T)의 규격에 따라 적절하게 조절될 수 있지만, 바람직하게는 2㎛이하이다.제 1절연층(32,34)을 형성한 후, 제 2절연층(36,38)을 형성하는 단계(S130)가 진행된다. 상기 단계(S130)에서는, 산화물, 바람직하게는 이산화규소(SiO2), 산화알루미늄(Al2O3), 이산화티타늄(TiO2)등으로 제 2절연층(36,38)을 형성한다. 즉, 상기 산화물을 진공 증착기에 의하여 진공 증착시킴으로써 제 1절연층(32,34)의 표면에 박막을 형성함으로써 제 2절연층(36,38)을 형성할 수 있다.
이와 같이, 필름층(30)의 표면에 제 1 및 제 2절연층(36,38)이 형성됨으로써 통과공(h)에 볼형 단자(T)가 삽입되는 경우, 이 볼형 단자(T)들은 서로 전기적으로 절연상태를 유지할 수 있음으로, 통전시 전기적인 쇼트가 방지될 수 있다.
상기한 공정에 의하여 절연성이 향상된 컨텍 가이드(14)가 제조될 수 있다.
10: 기판
12: 소켓부
14: 컨텍 가이드
16: 픽업부

Claims (10)

  1. 적어도 하나 이상의 접촉단자가 배치되는 기판과;
    상기 기판의 상부에 배치되며, 상면 및 하면에는 반도체 패키지의 볼형 단자와 대응되는 위치에 상부 및 하부 전극단자가 각각 배치되는 소켓부와;
    상기 소켓부의 상부에 배치되며, 반도체 패키지가 삽입되어 고정되는 픽업부와; 그리고
    상기 픽업부의 하부에 고정되며, 다수의 통과공이 형성되어 상기 반도체 패키지의 다수개의 볼형 단자가 삽입됨으로써 상기 소켓부의 상부 전극단자와의 접촉위치로 안내되며, 상기 다수 볼형 단자간에 발생될 수 있는 전기적인 쇼트가 방지될 수 있는 컨텍 가이드를 포함하는 반도체 패키지의 검사장치.
  2. 제 1항에 있어서,
    상기 컨텍 가이드는 필름층과; 상기 필름층의 상면 및 하면과 통과공의 내주면에 각각 도포되는 제 1절연층과; 제 1절연층의 외측에 각각 도포되어 적층되는 제 2절연층을 포함하는 반도체 패키지의 검사장치.
  3. 제 2항에 있어서,
    상기 필름층은 SUS 재질로 형성되는 것을 특징으로 하는 반도체 패키지의 검사장치.
  4. 제 2항에 있어서,
    상기 제 1절연층은 세라믹 재질로 형성되며, 두께는 2㎛이하인 것을 특징으로 하는 반도체 패키지의 검사장치.
  5. 제 2항에 있어서,
    상기 제 2절연층은 이산화규소(SiO2), 산화알루미늄(Al2O3), 이산화티타늄(TiO2) 중 어느 하나로 형성된 것을 특징으로 하는 반도체 패키지의 검사장치.
  6. 제 5항에 있어서,
    상기 제 2절연층에 안티몬을 추가로 첨가함으로써 정전기 방지가 가능한 반도체 패키지의 검사장치.
  7. (1) SUS 재질의 필름층을 형성하는 단계와;
    (2) 상기 필름층의 상면 및 하면과 통과공의 내주면에 절연물을 도포함으로써 제 1절연층을 형성하는 단계와; 그리고
    (3) 상기 제 1절연층의 외부에 산화물을 도포함으로써 제 2절연층을 형성하는 단계를 포함하는 반도체 패키지 검사장치의 컨텍 가이드 제조방법.
  8. 제 7항에 있어서,
    상기 제 1절연층 형성단계에서는 세라믹 성분을 분사 혹은 진공증착법에 의하여 2㎛이하의 두께로 형성하는 것을 특징으로 하는 반도체 패키지 검사장치의 컨텍 가이드 제조방법.
  9. 제 7항에 있어서,
    상기 제 2절연층 형성단계에서는 이산화규소(SiO2), 산화알루미늄(Al2O3), 이산화티타늄(TiO2) 중 어느 하나의 성분을 진공증착법에 의하여 형성하는 것을 특징으로 하는 반도체 패키지 검사장치의 컨텍 가이드 제조방법.
  10. 제 9항에 있어서,
    상기 제 2절연층 형성단계에서는 안티몬을 추가로 첨가함으로써 정전기의 방지가 가능한 것을 특징으로 하는 반도체 패키지 검사장치의 컨텍 가이드 제조방법.
KR1020120001474A 2012-01-05 2012-01-05 반도체 패키지의 검사장치 KR101345628B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120001474A KR101345628B1 (ko) 2012-01-05 2012-01-05 반도체 패키지의 검사장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120001474A KR101345628B1 (ko) 2012-01-05 2012-01-05 반도체 패키지의 검사장치

Publications (2)

Publication Number Publication Date
KR20130080593A true KR20130080593A (ko) 2013-07-15
KR101345628B1 KR101345628B1 (ko) 2013-12-27

Family

ID=48992652

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120001474A KR101345628B1 (ko) 2012-01-05 2012-01-05 반도체 패키지의 검사장치

Country Status (1)

Country Link
KR (1) KR101345628B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024840A (ko) * 2016-08-31 2018-03-08 세메스 주식회사 반도체 소자 테스트 장치
KR20190055556A (ko) * 2017-11-15 2019-05-23 주식회사 오킨스전자 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555714B1 (ko) * 2004-09-09 2006-03-03 정운영 반도체 패키지 검사용 소켓의 컨택가이드 필름 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180024840A (ko) * 2016-08-31 2018-03-08 세메스 주식회사 반도체 소자 테스트 장치
KR20190055556A (ko) * 2017-11-15 2019-05-23 주식회사 오킨스전자 반도체 패키지용 어댑터 및 인서트와, 그 제조 방법

Also Published As

Publication number Publication date
KR101345628B1 (ko) 2013-12-27

Similar Documents

Publication Publication Date Title
US8691601B2 (en) Semiconductor device and penetrating electrode testing method
JP4920769B2 (ja) 導電性接触子用ホルダ
US6922069B2 (en) Needle assembly of probe card
KR101045671B1 (ko) 공간 변환기를 포함하는 프로브 카드
US11402408B2 (en) Electrical characteristics inspection tool
KR20180052314A (ko) 스크럽 현상이 저감된 수직형 프로브 카드용 니들유닛 및 이를 이용한 프로브 카드
US7956633B2 (en) Stacked guard structures
JP5276895B2 (ja) プローブカード及びその製造方法
KR20160148097A (ko) Ｐｃｒ 디바이스 및 그 제조 방법
JPWO2004072661A1 (ja) 電気的接続装置
JP5408602B2 (ja) 多層配線基板
KR101345628B1 (ko) 반도체 패키지의 검사장치
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
KR101391799B1 (ko) 반도체 테스트용 도전성 콘택터
KR20120076266A (ko) 프로브 카드용 세라믹 기판 및 그 제조방법
TW201415040A (zh) 電力檢測用治具之製造方法
KR20210151669A (ko) 전기 장치 검사용 프로브 헤드의 제조 방법
KR20100060272A (ko) 단방향 도전성 시트 및 그 제조 방법
KR101495046B1 (ko) 미세 범프 탐침을 위한 수직형 프로브 카드
JP6110117B2 (ja) プローブ組立体及びプローブ基板
TWI798027B (zh) 探針卡裝置
KR101366670B1 (ko) 인터포저조립체와 이를 포함한 프로브 카드
KR101363368B1 (ko) 인쇄회로기판 검사장치
JP2003084040A (ja) 半導体検査装置の製造方法および半導体検査装置
JP3215473U (ja) プローブシートをテストするプローブ構造改良

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee