JP3215473U - プローブシートをテストするプローブ構造改良 - Google Patents
プローブシートをテストするプローブ構造改良 Download PDFInfo
- Publication number
- JP3215473U JP3215473U JP2018000050U JP2018000050U JP3215473U JP 3215473 U JP3215473 U JP 3215473U JP 2018000050 U JP2018000050 U JP 2018000050U JP 2018000050 U JP2018000050 U JP 2018000050U JP 3215473 U JP3215473 U JP 3215473U
- Authority
- JP
- Japan
- Prior art keywords
- probe
- holes
- probes
- base material
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Measuring Leads Or Probes (AREA)
Abstract
【課題】プローブシートをテストするプローブ構造改良を提供する。【解決手段】プローブシート1をテストするプローブ構造改良は、プローブシートの収容空間10の二側がそれぞれ複数の第1貫通孔111および複数の第2貫通孔121を設け、且つ複数の第1貫通孔および複数の第2貫通孔中に複数のプローブ2を挿入し、各プローブの一端は、第1貫通孔の外周縁に係止させる係止部21を設け、プローブの係止部に相対する他端に複数の第2貫通孔箇所を通過させるドッキング部22を設け、係止部により第1貫通孔外周縁に係止し、係止部を利用して複数のプローブのドッキング部の第2貫通孔外部に露出する長さを有効に制御することができ、複数のプローブの取り付け時間を節約し、且つ同時に複数のプローブの送入の精度を高め、これにより、複数のプローブに外部の被検体と確実に電気接触を形成させることができ、検出作業の精度を向上する効果を達成する。【選択図】図1
Description
本考案は、プローブシートをテストするプローブ構造改良に関し、特に、プローブの一端にプローブシートの第1貫通孔の外周縁に係止させる係止部を設け、係止部が複数のプローブのドッキング部の第2貫通孔外部に露出する長さを有効に制御することによって、複数のプローブ取り付け時間を節減し、複数のプローブ挿入の精度を向上し、これにより、検出作業時の精度を向上する。
現在の印刷回路板(PCB)、ウエハ、液晶表示器(LCD)または集積回路チップ(IC)等の電子素子のパッケージング前に、通常検出機台の複数のプローブ(Probe)を利用して電気的パフォーマンスまたは信頼性等の性能検測作業を行い、電子素子に欠陥があるかどうかを確認し、事前に不良品を篩にかけ、後続のプロセスの製造歩留まりを向上でき、これにより、材料、時間の浪費を回避し、生産コストを低減する効果を有することができる。
また、図5を参照し、それは、従来技術の側面断面図であり、図から明確に分かるように、該検出装置Aは、回路板A1の一側にプローブシートBを設け、プローブシートBの二側表面は、それぞれ複数の上通孔B1および複数の下通孔B2を貫通設置し、且つ複数の上通孔B1および複数の下通孔B2は、複数のプローブCを設け、複数のプローブCを利用して予め設ける被検体(例えば、印刷回路板、ウエハ、液晶表示器または集積回路チップ等の電子素子)に対して検出作業を行い、しかしながら、複数のプローブCは、一本一本プローブシートBに挿入され、従って、複数のプローブCがプローブシートBに挿入する時、誤差を生じ、複数のプローブCの複数の下通孔B2における挿入長さを精確に制御することができず、挿入する長さを更に調整する必要があり、そうしてようやく複数のプローブCに検出作業を精確に行わせ、多くの時間、および組み立て上のコストを浪費する。
従って、上記従来の欠陥及び不便を如何に解決するかは、関連業者が改善を欲する方向となっている。
故に、考案者は、上記欠陥に鑑み、関連資料を収集し、多方面の評価、考量を経て、当業界に長年従事した経験により、絶えず試作及び修正を経て、このようなプローブシートをテストするプローブ構造改良を設計している。
本考案の目的は、該プローブシートの収容空間の二側がそれぞれ複数の第1貫通孔および複数の第2貫通孔を設け、且つ複数の第1貫通孔および複数の第2貫通孔中に複数のプローブを挿入し、各プローブの一端は、第1貫通孔の外周縁に係止させる係止部を設け、プローブの係止部に相対する他端に複数の第2貫通孔箇所を通過させるドッキング部を設け、係止部により第1貫通孔外周縁に係止し、係止部を利用して複数のプローブのドッキング部の第2貫通孔外部に露出する長さを有効に制御することができ、複数のプローブの取り付け時間を節約し、且つ同時に複数のプローブの送入の精度を高め、これにより、複数のプローブに外部の被検体と確実に電気接触を形成させることができ、検出作業の精度を向上する目的を達成することにある。
本考案のもう1つの目的は、該プローブは、外径が比較的大きな係止部によって確かに検出装置の回路板底面の接点と電気接触を形成し、電気接触の安定性を向上する目的を達成することにある。
本考案のもう1つの目的は、該プローブシート内の少なくとも一つのパッドに複数のプローブを貫通設置し、複数のプローブの検出作業時に少なくとも1つのパッドにより安定性を増加し、複数のプローブの検出作業中に発生する揺動を低減し、複数のプローブに外部の被検体表面の複数の検出点と精確に電気接触を形成させ、これによりテストの精度を維持する目的を達成することにある。
本考案のもう1つの目的は、該プローブシートが、少なくとも1つのパッドを取り出す方式によって、複数のプローブのドッキング部の第2基材外部に露出する長さを維持し、複数のプローブの使用寿命を向上させ、挿入量を調整し、材料コスト節減の目的を達成することにある。
本考案のプローブシートをテストするプローブ構造改良は、プローブシート及び複数のプローブを含み、該プローブシート内部に収容空間を形成し、プローブシートの二側表面にそれぞれ収容空間内に連通する複数の第1貫通孔および複数の第2貫通孔を設け、該複数のプローブは、複数の第1貫通孔および複数の第2貫通孔中に挿入設置され、且つ各プローブの一端に第1貫通孔外周縁箇所に係止させ且つ予め設ける検出設備と電気接触を形成する係止部を設け、プローブの係止部に相対する他端は、複数の第2貫通孔を貫通させ、予め設ける被検体と電気接触を形成するドッキング部を設ける。
本考案のプローブシートをテストするプローブ構造改良は、プローブシートの収容空間の二側がそれぞれ複数の第1貫通孔および複数の第2貫通孔を設け、且つ複数の第1貫通孔および複数の第2貫通孔中に複数のプローブを挿入し、各プローブの一端は、第1貫通孔の外周縁に係止させる係止部を設け、プローブの係止部に相対する他端に複数の第2貫通孔箇所を通過させるドッキング部を設け、係止部により第1貫通孔外周縁に係止し、係止部を利用して複数のプローブのドッキング部の第2貫通孔外部に露出する長さを有効に制御することができ、複数のプローブの取り付け時間を節約し、且つ同時に複数のプローブの送入の精度を高め、これにより、複数のプローブに外部の被検体と確実に電気接触を形成させることができ、検出作業の精度を向上する効果を達成する。
上記目的及び効果を達成する為、本考案が採用する技術手段及びその構造について分かり易くする為、図面を合わせ、本考案の好適実施例を挙げ、その特徴及び機能を詳細に説明する。
図1、図2、図3、図4を参照し、それは、本考案の側面断面図、図1のa部分の拡大図、パッドの取り出し時の側面断面図、パッド取り出し後の側面断面図であり、図から明確に分かるように、本考案は、プローブシート1および複数のプローブ2を含む。
該プローブシート1は、第1基材11および第2基材12を含み、第1基材11および第2基材の間に収容空間10を形成し、且つ第1基材11及び第2基材12表面にそれぞれ複数の第1貫通孔111及び複数の第2貫通孔121を設け、第1基材11および第2基材12の間に少なくとも1つの絶縁材質で形成され、収容空間10中に位置するパッド13を結合し、且つパッド13上の複数の第1貫通孔111に位置合わせされる箇所に複数の通孔131を設け、第1基材11外表面に絶縁材質で形成されるチップ体14を設け、チップ体14上の複数の第1貫通孔111に位置合わせされる個所に収容孔131を設け、且つ収容孔131の孔径は、第1貫通孔111の孔径よりも大きい。
該プローブ2は、導電材質で形成され、プローブ2の一端に係止部21を設け、且つ係止部21にT字型のストッパ211を設け、プローブ2の係止部21に相対する他端にドッキング部22を設け、且つプローブ2の係止部21およびドッキング部22の間に位置する表面にバリア層23を設ける。
上記プローブ2の一端は、電鋳または電気めっき等の成形方式によって係止部21に形成できるストッパ211であるが、プローブ2が係止部21に成形される方式は、多く、その他の本考案の開示する技術精神を離脱せずに完成される等価の変化及び修飾変更は、いずれも本考案が含む保護範囲に含まれるべきである。
また、上記プローブ2のバリア層23は、電磁信号を阻隔させることができる材質、例えば、ポリテトラフルオロエチレン(Polytetrafluoroethene)、俗称テフロンで形成される。
本考案の組み立て時、先ず複数のプローブ2のドッキング部22をプローブシート1の第1基材11の複数の第1貫通孔111中に挿入し、複数のプローブ2を持続的にプローブシート1の第2基材12方向へ挿入し、且つ少なくとも1つのパッド13の通孔131を介して、第2基材12の第2貫通孔121から出て、この時、該プローブ2の係止部21は、第1基材11の第1貫通孔111外周縁に係止して位置決めし、且つ係止部21のストッパ211は、チップ体14の収容孔141に位置して限位し、これにより本考案の組み立てを完成する。
本考案の実際の使用時、半導体ウエハ、印刷回路板(PCB)または液晶表示器に応用でき、且つ複数のプローブ2は、係止部21によって検出装置3の回路板31底面の複数の接点311と電気接続を形成でき、該回路板31は、複数のはんだボール312を利用して検出回路板32と電気接続を形成でき、且つ検出回路板32は、周囲上面の複数の金属接点321によって外部検出計器(図示せず)と電気接続を形成し、外部検出計器の起動時、複数のプローブ2のドッキング部22を外部被検体(例えば、ウエハ、印刷回路板または液晶表示器等、図示せず)表面の複数の検出点に接触させ、電気接触を形成させ、検出作業を行い、複数のプローブ2は、電気的テスト信号および電源信号を得て、検出装置3の回路板31に伝送し、検出回路板32によって外部検出計器に伝送し、外部被検体に欠陥を有するか否かを確認する。
複数のプローブ2が長時間検出作業を行い、ドッキング部22が摩耗して短縮される時、プローブシート1の第2基材12を取り外し、少なくとも1つのパッド13を外向きに取り出し、第2基材12を戻し、複数のプローブ2のドッキング部22の第2基材12外部に露出する長さを増加させることができ、複数のプローブ2に再度検出作業を行わせることができる。
本考案は、以下の利点を有することができる。
(一)該複数のプローブ2がプローブシート1に結合する時、その各プローブ2は、外径が比較的大きな係止部21によって第1基材11の第1貫通孔111外周縁に係止でき、係止部21を利用して複数のプローブ2のドッキング部22の第2基材12外部に露出する長さを有効に制御でき、複数のプローブ2の取り付け時間を節減し、且つ同時に複数のプローブ2の挿入の精度を高め、これにより、複数のプローブ2を外部の被検体と確実に電気的接触を形成させ、検出作業の精度の効果を達成する。
(二)該プローブ2の係止部21の外径が大きく、従って、検出装置3の回路板31底面の接点311と確かに電気接触を形成でき、電気接触の安定性を向上する効果を達成する。
(三)該複数のプローブ2は、プローブシート1の少なくとも1つのパッド13に貫通設置され、従って、複数のプローブ2の検出作業時、少なくとも1つのパッド13によって安定性を高め、複数のプローブ2の検出作業に生じる揺動を低減し、複数のプローブ2に外部被検体の複数の検出点と精確に電気接触を形成させ、これにより試験の精度を維持する。
(四)該プローブシート1は、少なくとも1つのパッド13を取り出すことによって複数のプローブ2のドッキング部22の第2基材12外部に露出する長さを維持し、複数のプローブ2の使用寿命を高め、挿入量を調整し、材料コストを節減する効果を達成する。
(五)該複数のプローブ2表面にバリア層23を設け、そのバリア層23は、複数のプローブ2の伝送の過程で発生する電磁波、静電またはノイズ等を有効に防止でき、構成素子間の相互干渉の発生を防止し、これにより、信号伝送全体の安定性と信頼性を確保し、安定使用および損壊し難い効果を達成する。
(一)該複数のプローブ2がプローブシート1に結合する時、その各プローブ2は、外径が比較的大きな係止部21によって第1基材11の第1貫通孔111外周縁に係止でき、係止部21を利用して複数のプローブ2のドッキング部22の第2基材12外部に露出する長さを有効に制御でき、複数のプローブ2の取り付け時間を節減し、且つ同時に複数のプローブ2の挿入の精度を高め、これにより、複数のプローブ2を外部の被検体と確実に電気的接触を形成させ、検出作業の精度の効果を達成する。
(二)該プローブ2の係止部21の外径が大きく、従って、検出装置3の回路板31底面の接点311と確かに電気接触を形成でき、電気接触の安定性を向上する効果を達成する。
(三)該複数のプローブ2は、プローブシート1の少なくとも1つのパッド13に貫通設置され、従って、複数のプローブ2の検出作業時、少なくとも1つのパッド13によって安定性を高め、複数のプローブ2の検出作業に生じる揺動を低減し、複数のプローブ2に外部被検体の複数の検出点と精確に電気接触を形成させ、これにより試験の精度を維持する。
(四)該プローブシート1は、少なくとも1つのパッド13を取り出すことによって複数のプローブ2のドッキング部22の第2基材12外部に露出する長さを維持し、複数のプローブ2の使用寿命を高め、挿入量を調整し、材料コストを節減する効果を達成する。
(五)該複数のプローブ2表面にバリア層23を設け、そのバリア層23は、複数のプローブ2の伝送の過程で発生する電磁波、静電またはノイズ等を有効に防止でき、構成素子間の相互干渉の発生を防止し、これにより、信号伝送全体の安定性と信頼性を確保し、安定使用および損壊し難い効果を達成する。
なお、本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない均等の範囲内で各種の変動や潤色を加えることができることは勿論である。
上記のように、本考案のプローブシートをテストするプローブ構造改良の使用時、確かにその効果および目的を達成でき、故に本考案は、実用性に優れた考案であり、実用新案の出願要件に符合する。
1 プローブシート
10 収容空間
11 第1基材
111 第1貫通孔
12 第2基材
121 第2貫通孔
13 パッド
131 通孔
14 チップ体
141 収容孔
2 プローブ
21 係止部
211 ストッパ
22 ドッキング部
23 バリア層
3 検出装置
31 回路板
311 接点
312 はんだボール
32 検出回路板
321 金属接点
A 検出装置
A1 回路板
B プローブシート
B1 上通孔
B2 下通孔
C プローブ
10 収容空間
11 第1基材
111 第1貫通孔
12 第2基材
121 第2貫通孔
13 パッド
131 通孔
14 チップ体
141 収容孔
2 プローブ
21 係止部
211 ストッパ
22 ドッキング部
23 バリア層
3 検出装置
31 回路板
311 接点
312 はんだボール
32 検出回路板
321 金属接点
A 検出装置
A1 回路板
B プローブシート
B1 上通孔
B2 下通孔
C プローブ
Claims (3)
- プローブシート及び複数のプローブを含み、
該プローブシート内部に収容空間を形成し、プローブシートの二側表面にそれぞれ収容空間内に連通する複数の第1貫通孔および複数の第2貫通孔を設け、
該複数のプローブは、複数の第1貫通孔および複数の第2貫通孔中に挿入設置され、且つ各プローブの一端に第1貫通孔外周縁箇所に係止させ且つ予め設ける検出設備と電気接触を形成する係止部を設け、プローブの係止部に相対する他端は、複数の第2貫通孔を貫通させ、予め設ける被検体と電気接触を形成するドッキング部を設ける、プローブシートをテストするプローブ構造改良。 - 前記プローブシートは、第1基材および第2基材を含み、第1基材と第2基材の間に収容空間を形成し、且つ第1基材と第2基材の表面上にそれぞれ複数の第1貫通孔および複数の第2貫通孔を設け、第1基材および第2基材の間にすくなくとも1つの絶縁材質で形成され、収容空間中に位置するパッドを結合し、且つパッド上の複数の第1貫通孔に位置合わせられる箇所に複数の通孔を設け、第1基材外表面上に絶縁材質で形成されるチップ体を設け、チップ体の複数の第1貫通孔に位置合わせられる箇所に孔径が第1貫通孔の孔径よりも大きく且つ係止部を挿入させる収容孔を設ける、請求項1に記載のプローブシートをテストするプローブ構造改良。
- 前記プローブの係止部は、電鋳または電気めっきの方式で形成されるT字型係止ブロックを有し、且つプローブは、係止部とドッキング部の間の表面上に電磁信号を阻隔させるバリア層を設ける、請求項1に記載のプローブシートをテストするプローブ構造改良。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018000050U JP3215473U (ja) | 2018-01-10 | 2018-01-10 | プローブシートをテストするプローブ構造改良 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018000050U JP3215473U (ja) | 2018-01-10 | 2018-01-10 | プローブシートをテストするプローブ構造改良 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3215473U true JP3215473U (ja) | 2018-03-22 |
Family
ID=61685003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018000050U Active JP3215473U (ja) | 2018-01-10 | 2018-01-10 | プローブシートをテストするプローブ構造改良 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3215473U (ja) |
-
2018
- 2018-01-10 JP JP2018000050U patent/JP3215473U/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100415245B1 (ko) | 프로브 카드, 그에 사용되는 프로브 기판 및 스페이스 트랜스포머, 이들의 제조 방법 | |
KR20060044321A (ko) | 전자 부품 장착용 프린트 배선판의 전기 검사 방법 및 전기검사 장치와, 컴퓨터로 판독 가능한 기록 매체 | |
TWI821332B (zh) | 檢查工具及檢查裝置 | |
TWI687693B (zh) | 電連接裝置 | |
US20060021453A1 (en) | Embedded strain gauge in printed circuit boards | |
KR101110002B1 (ko) | 반도체 소자 테스트용 탄성 콘택터 및 그 제조방법 | |
KR20210126717A (ko) | 전기적 접속장치 | |
JP2011086453A (ja) | 高周波検査ソケット | |
JP3215473U (ja) | プローブシートをテストするプローブ構造改良 | |
US6710610B1 (en) | Socket for testing of semiconductor device, and semiconductor device and method of manufacturing the semiconductor device | |
JP2001015882A (ja) | 歪みゲージ内蔵回路基板およびその製造方法 | |
KR20110093242A (ko) | 프로브 블록 조립체 | |
KR20200068002A (ko) | 웨이퍼 레벨 다중 사이트 테스트 구조 | |
JP2007322180A (ja) | 基板検査治具 | |
TWM547673U (zh) | 晶圓測試針座結構改良 | |
JP2003084040A (ja) | 半導体検査装置の製造方法および半導体検査装置 | |
TWM558359U (zh) | 測試針座之探針結構改良 | |
KR20090079271A (ko) | 프로브 카드 | |
JP4264310B2 (ja) | 基板検査装置 | |
TW202035990A (zh) | 檢測裝置及其製法 | |
KR101109401B1 (ko) | 기판의 코이닝-전기검사 장치 | |
WO2024018535A1 (ja) | 異方導電性コネクタ、フレーム付き異方導電性コネクタ及び検査装置 | |
KR101363368B1 (ko) | 인쇄회로기판 검사장치 | |
KR20090058862A (ko) | 반도체 패키지 테스트 보드 | |
KR20160095392A (ko) | 공간 변환기 및 그 제조 방법, 및 공간 변환기를 포함하는 프로브 카드 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3215473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |