KR20130072855A - 안티 퓨즈 회로 및 그 퓨즈 럽처 방법 - Google Patents

안티 퓨즈 회로 및 그 퓨즈 럽처 방법 Download PDF

Info

Publication number
KR20130072855A
KR20130072855A KR1020110140460A KR20110140460A KR20130072855A KR 20130072855 A KR20130072855 A KR 20130072855A KR 1020110140460 A KR1020110140460 A KR 1020110140460A KR 20110140460 A KR20110140460 A KR 20110140460A KR 20130072855 A KR20130072855 A KR 20130072855A
Authority
KR
South Korea
Prior art keywords
fuse
rupture
signal
cell
response
Prior art date
Application number
KR1020110140460A
Other languages
English (en)
Inventor
정회권
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110140460A priority Critical patent/KR20130072855A/ko
Priority to US13/602,236 priority patent/US20130162329A1/en
Publication of KR20130072855A publication Critical patent/KR20130072855A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

본 기술은 신뢰성있는 럽처 동작이 가능하도록 한 안티 퓨즈 회로에 관한 것으로서, 제 1 테스트 신호 및 제 2 테스트 신호에 응답하여 제 1 제어 신호 및 제 2 제어 신호를 생성하도록 구성된 제어 블록; 및 상기 제 1 제어 신호에 응답하여 1차 퓨즈 럽처(Rupture) 동작을 수행하고, 상기 제 2 제어 신호에 응답하여 2차 퓨즈 럽처 동작을 수행하며, 상기 1차 퓨즈 럽처 동작과 상기 2차 퓨즈 럽처 동작 중에서 하나라도 성공하면 퓨즈 신호를 활성화시키도록 구성된 퓨즈 셋 블록을 포함할 수 있다.

Description

안티 퓨즈 회로 및 그 퓨즈 럽처 방법{ANTI-FUSE CIRCUIT AND FUSE RUPTURE METHOD OF THE SAME}
본 발명은 반도체 회로에 관한 것으로서, 특히 안티 퓨즈 회로 및 그 퓨즈 럽처 방법에 관한 것이다.
안티 퓨즈(Anti-fuse)는 트랜지스터 구조를 이용한 퓨즈로서, 게이트와 소스(또는 드레인)에 고전압을 인가하여 게이트 산화물질을 럽처(Rupture) 즉, 파괴함으로써 트랜지스터가 도체 성능을 가지도록 하는 방식으로 사용되는 퓨즈이다.
즉, 안티 퓨즈는 럽처가 이루어지기 전에는 전기를 통과시키지 않고, 럽처가 이루어진 후에는 전기를 통과시키도록 한 것이다.
일반적인 퓨즈의 경우, 그 상태를 변화시키는 퓨즈 컷 동작 예를 들어, 퓨즈에 레이저를 인가하는 작업 등은 해당 퓨즈가 노출된 상태에서만 가능하므로 패키징 이전에만 퓨즈 컷이 가능하였다.
그러나 안티 퓨즈는 퓨즈가 노출되지 않은 상태에서도 고전압만 인가해주면 럽처가 가능하므로 그 활용범위가 넓은 장점이 있다.
본 발명의 실시예는 신뢰성있는 럽처 동작이 가능하도록 한 안티 퓨즈 회로 및 그 퓨즈 럽처 방법을 제공하고자 한다.
본 발명의 실시예는 제 1 테스트 신호 및 제 2 테스트 신호에 응답하여 제 1 제어 신호 및 제 2 제어 신호를 생성하도록 구성된 제어 블록; 및 상기 제 1 제어 신호에 응답하여 1차 퓨즈 럽처(Rupture) 동작을 수행하고, 상기 제 2 제어 신호에 응답하여 2차 퓨즈 럽처 동작을 수행하며, 상기 1차 퓨즈 럽처 동작과 상기 2차 퓨즈 럽처 동작 중에서 하나라도 성공하면 퓨즈 신호를 활성화시키도록 구성된 퓨즈 셋 블록을 포함할 수 있다.
본 발명의 실시예는 하나의 퓨즈 신호에 대하여 할당된 제 1 안티 퓨즈 셀 및 제 2 안티 퓨즈 셀을 갖는 안티 퓨즈 회로의 퓨즈 럽처 방법으로서, 제 1 구간 동안 상기 제 1 안티 퓨즈 셀에 고전압 펄스를 인가하는 단계; 제 2 구간 동안 상기 제 2 안티 퓨즈 셀에 고전압 펄스를 인가하는 단계; 및 상기 제 1 구간과 상기 제 2 구간 중에서 어느 한 구간에서라도 럽처가 성공하면 상기 퓨즈 신호를 활성화시키는 단계를 포함할 수 있다.
본 발명의 실시예는 안정적인 럽처 동작을 통해 럽처 동작의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 안티 퓨즈 회로(100)의 회로도,
도 2는 본 발명의 실시예에 따른 안티 퓨즈 회로(100)의 동작 타이밍도,
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 안티 퓨즈 회로(200)의 회로도이고,
도 4는 본 발명의 다른 실시예에 따른 안티 퓨즈 회로(200)의 동작 타이밍도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 안티 퓨즈 회로(100)는 제어 블록(110) 및 퓨즈 셋 블록(120)을 포함한다.
제어 블록(110)은 테스트 신호(TM_RUPTURE<1>)에 응답하여 제어 신호(PASS<1>, PASSB<1>)를 생성하도록 구성된다.
제어 블록(110)은 복수의 인버터(IV11 ~ IV13)를 포함한다.
제어 블록(110)은 테스트 신호(TM_RUPTURE<1>)가 활성화되면 제어 신호(PASS<1>, PASSB<1>)를 활성화시킨다.
퓨즈 셋 블록(120)은 제어 신호(PASS<1>, PASSB<1>) 및 럽처 어드레스 신호(RUP_ADD<1:3>)에 응답하여 퓨즈 럽처 동작을 수행하고, 퓨즈 럽처 동작에 따른 퓨즈 신호(RUP_OUT<1:3>)를 생성하도록 구성된다.
퓨즈 셋 블록(120)은 복수의 퓨즈 셋 예를 들어, 제 1 내지 제 3 퓨즈 셋(121 ~ 123)을 포함한다.
제 1 퓨즈 셋(121)은 패스 게이트(PG11) 및 안티 퓨즈 셀(122)을 포함한다.
패스 게이트(PG11)는 제어 신호(PASS<1>, PASSB<1>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<1>)를 안티 퓨즈 셀(122)에 제공한다.
이때 럽처 어드레스 신호(RUP_ADD<1>)는 고전압 펄스 신호로서, 이때 고전압이란 반도체 회로 예를 들어, 반도체 메모리에서 사용되는 펌핑 전압 VPP 등이 될 수 있다.
안티 퓨즈 셀(122)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<1>)가 정상적으로 안티 퓨즈 셀(122)에 제공된다면, 안티 퓨즈 셀(122)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이다.
제 2 퓨즈 셋(131)은 패스 게이트(PG12) 및 안티 퓨즈 셀(132)을 포함한다.
패스 게이트(PG12)는 제어 신호(PASS<1>, PASSB<1>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<2>)를 안티 퓨즈 셀(132)에 제공한다.
안티 퓨즈 셀(132)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<2>)가 정상적으로 안티 퓨즈 셀(132)에 제공된다면, 안티 퓨즈 셀(132)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이다.
제 3 퓨즈 셋(141)은 패스 게이트(PG13) 및 안티 퓨즈 셀(142)을 포함한다.
패스 게이트(PG13)는 제어 신호(PASS<1>, PASSB<1>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<3>)를 안티 퓨즈 셀(142)에 제공한다.
안티 퓨즈 셀(142)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<3>)가 정상적으로 안티 퓨즈 셀(122)에 제공된다면, 안티 퓨즈 셀(122)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이다.
이와 같이 구성된 본 발명의 실시예의 안티 퓨즈 회로(100)의 동작을 도 2를 참조하여 설명하면 다음과 같다.
이때 럽처 어드레스 신호(RUP_ADD<1:3>)가 로직 로우, 하이, 하이 즉, '0, 1, 1'이라고 가정한다. 럽처 어드레스 신호(RUP_ADD<1:3>)는 럽처 여부를 결정하는 정보로서, '0' 또는 '1'의 값을 가지며, '1'이 럽쳐를 하는 것을 정의한다.
퓨즈 럽처 동작을 수행하기 위해 설정 구간 동안 활성화되는 테스트 신호(TM_RUPTURE<1>)가 활성화된다.
테스트 신호(TM_RUPTURE<1>)에 응답하여 제어 신호(PASS<1>, PASSB<1>)가 활성화된다.
럽처 어드레스 신호(RUP_ADD<1>)가 로직 로우이므로 제 1 퓨즈 셋(121)의 안티 퓨즈 셀(122)은 럽처가 이루어지지 않고, 그에 따라 퓨즈 신호(RUP_OUT<1>)가 로직 로우로 출력된다.
한편, 럽처 어드레스 신호(RUP_ADD<2>)는 로직 하이이므로 제 2 퓨즈 셋(131)의 안티 퓨즈 셀(132)은 럽처가 이루어지고, 그에 따라 퓨즈 신호(RUP_OUT<2>)가 로직 하이로 출력된다.
럽처 어드레스 신호(RUP_ADD<3>)는 로직 하이이므로 제 3 퓨즈 셋(141)의 안티 퓨즈 셀(142)은 럽처가 이루어지고, 그에 따라 퓨즈 신호(RUP_OUT<2>)가 로직 하이로 출력되어야 한다. 그러나 내부 사정으로 럽처가 실패하는 경우가 발생할 수도 있다.
이하에서는 도 3a 내지 도 4를 참조하여 본 발명의 다른 실시예에 따른 안티 퓨즈 회로(200)를 보다 상세히 설명하기로 한다.
먼저, 본 발명의 다른 실시예는 추가의 안티 퓨즈 셀을 구비하고, 1차 퓨즈 럽처 동작이 실패할 경우, 추가적인 퓨즈 럽처 동작이 가능하도록 한 것이다.
도 3a 및 도 3b에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 안티 퓨즈 회로(200)는 제어 블록(210) 및 퓨즈 셋 블록(220)을 포함한다.
도 3a에 도시된 바와 같이, 제어 블록(210)은 제 1 테스트 신호(TM_RUPTURE<1>) 및 제 2 테스트 신호(TM_RUPTURE<2>)에 응답하여 제 1 제어 신호(PASS<1>, PASSB<1>) 및 제 2 제어 신호(PASS<2>, PASSB<2>)를 생성하도록 구성된다.
제어 블록(210)은 제 1 제어부(211) 및 제 2 제어부(212)를 포함한다.
제 1 제어부(211)는 제 1 테스트 신호(TM_RUPTURE<1>)에 응답하여 제 1 제어 신호(PASS<1>, PASSB<1>)를 생성하도록 구성된다.
제 1 제어부(211)는 복수의 인버터(IV21 ~ IV23)를 포함한다.
제 1 제어부(211)는 제 1 테스트 신호(TM_RUPTURE<1>)가 활성화되면 제 1 제어 신호(PASS<1>, PASSB<1>)를 활성화시킨다.
제 2 제어부(212)는 제 2 테스트 신호(TM_RUPTURE<2>)에 응답하여 제 2 제어 신호(PASS<2>, PASSB<2>)를 생성하도록 구성된다.
제 2 제어부(212)는 복수의 인버터(IV24 ~ IV26)를 포함한다.
제 2 제어부(212)는 제 2 테스트 신호(TM_RUPTURE<2>)가 활성화되면 제 2 제어 신호(PASS<2>, PASSB<2>)를 활성화시킨다.
퓨즈 셋 블록(220)은 제 1 제어 신호(PASS<1>, PASSB<1>) 및 럽처 어드레스 신호(RUP_ADD<1:3>)에 응답하여 1차 퓨즈 럽처 동작을 수행하고, 제 2 제어 신호(PASS<2>, PASSB<2>) 및 럽처 어드레스 신호(RUP_ADD<1:3>)에 응답하여 2차 퓨즈 럽처 동작을 수행하며, 1차 퓨즈 럽처 동작과 2차 퓨즈 럽처 동작 중에서 하나라도 성공하면 퓨즈 신호(RUP_OUT<1:3>)를 활성화시키도록 구성된다.
도 3a 및 도 3b에 도시된 바와 같이, 퓨즈 셋 블록(220)은 복수의 퓨즈 셋 예를 들어, 제 1 내지 제 3 퓨즈 셋(221 ~ 241)을 포함한다.
제 1 퓨즈 셋(221)은 메인 퓨즈 셋(222), 보조 퓨즈 셋(224) 및 신호 조합부(226)를 포함한다.
메인 퓨즈 셋(222)은 제 1 제어 신호(PASS<1>, PASSB<1>) 및 럽처 어드레스 신호(RUP_ADD<1>)에 응답하여 1차 퓨즈 럽처 동작을 수행하고, 1차 퓨즈 럽처 동작에 따른 제 1 예비 퓨즈 신호(RUPON<1>)를 생성하도록 구성된다.
메인 퓨즈 셋(222)은 패스 게이트(PG21) 및 안티 퓨즈 셀(223)을 포함한다.
패스 게이트(PG21)는 제어 신호(PASS<1>, PASSB<1>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<1>)를 안티 퓨즈 셀(223)에 제공한다.
이때 럽처 어드레스 신호(RUP_ADD<1>)는 고전압 신호로서, 이때 고전압이란 반도체 회로 예를 들어, 반도체 메모리에서 사용되는 펌핑 전압 VPP 등이 될 수 있다.
안티 퓨즈 셀(223)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<1>)가 정상적으로 안티 퓨즈 셀(223)에 제공된다면, 안티 퓨즈 셀(223)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이며, 그에 따라 제 1 예비 퓨즈 신호(RUPON<1>)가 활성화될 것이다.
보조 퓨즈 셋(224) 은 제 2 제어 신호(PASS<2>, PASSB<2>) 및 럽처 어드레스 신호(RUP_ADD<1>)에 응답하여 2차 퓨즈 럽처 동작을 수행하고, 2차 퓨즈 럽처 동작에 따른 제 2 예비 퓨즈 신호(RUPONR<1>)를 생성하도록 구성된다.
보조 퓨즈 셋(224)은 패스 게이트(PG22) 및 안티 퓨즈 셀(225)을 포함한다.
패스 게이트(PG22)는 제 2 제어 신호(PASS<2>, PASSB<2>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<1>)를 안티 퓨즈 셀(225)에 제공한다.
안티 퓨즈 셀(225)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<1>)가 정상적으로 안티 퓨즈 셀(225)에 제공된다면, 안티 퓨즈 셀(225)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이며, 그에 따라 제 2 예비 퓨즈 신호(RUPONR<1>)가 활성화될 것이다.
이때 안티 퓨즈 셀(223)은 메인 퓨즈, 안티 퓨즈 셀(225)은 보조 퓨즈라 칭할 수 있다.
신호 조합부(226)는 제 1 예비 퓨즈 신호(RUPON<1>)와 제 2 예비 퓨즈 신호(RUPONR<1>) 중에서 어느 하나라도 활성화되면 퓨즈 신호(RUP_OUT<1>)를 활성화시킨다.
신호 조합부(226)는 낸드 게이트(NR21) 및 인버터(IV27)를 포함한다.
도 3b에 도시된 바와 같이, 제 2 퓨즈 셋(231)은 메인 퓨즈 셋(232), 보조 퓨즈 셋(234) 및 신호 조합부(236)를 포함한다.
메인 퓨즈 셋(232)은 제 1 제어 신호(PASS<1>, PASSB<1>) 및 럽처 어드레스 신호(RUP_ADD<1>)에 응답하여 1차 퓨즈 럽처 동작을 수행하고, 1차 퓨즈 럽처 동작에 따른 제 1 예비 퓨즈 신호(RUPON<2>)를 생성하도록 구성된다.
메인 퓨즈 셋(232)은 패스 게이트(PG23) 및 안티 퓨즈 셀(235)을 포함한다.
패스 게이트(PG23)는 제어 신호(PASS<1>, PASSB<1>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<2>)를 안티 퓨즈 셀(233)에 제공한다.
이때 럽처 어드레스 신호(RUP_ADD<2>)는 고전압 신호로서, 이때 고전압이란 반도체 회로 예를 들어, 반도체 메모리에서 사용되는 펌핑 전압 VPP 등이 될 수 있다.
안티 퓨즈 셀(233)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<2>)가 정상적으로 안티 퓨즈 셀(233)에 제공된다면, 안티 퓨즈 셀(233)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이며, 그에 따라 제 1 예비 퓨즈 신호(RUPON<2>)가 활성화될 것이다.
보조 퓨즈 셋(234) 은 제 2 제어 신호(PASS<2>, PASSB<2>) 및 럽처 어드레스 신호(RUP_ADD<2>)에 응답하여 2차 퓨즈 럽처 동작을 수행하고, 2차 퓨즈 럽처 동작에 따른 제 2 예비 퓨즈 신호(RUPONR<2>)를 생성하도록 구성된다.
보조 퓨즈 셋(234)은 패스 게이트(PG24) 및 안티 퓨즈 셀(235)을 포함한다.
패스 게이트(PG24)는 제 2 제어 신호(PASS<2>, PASSB<2>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<2>)를 안티 퓨즈 셀(235)에 제공한다.
안티 퓨즈 셀(235)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<2>)가 정상적으로 안티 퓨즈 셀(235)에 제공된다면, 안티 퓨즈 셀(235)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이며, 그에 따라 제 2 예비 퓨즈 신호(RUPONR<2>)가 활성화될 것이다.
신호 조합부(236)는 제 1 예비 퓨즈 신호(RUPON<2>)와 제 2 예비 퓨즈 신호(RUPONR<2>) 중에서 어느 하나라도 활성화되면 퓨즈 신호(RUP_OUT<2>)를 활성화시킨다.
신호 조합부(236)는 낸드 게이트(NR22) 및 인버터(IV28)를 포함한다.
도 3b에 도시된 바와 같이, 제 3 퓨즈 셋(241)은 메인 퓨즈 셋(242), 보조 퓨즈 셋(244) 및 신호 조합부(246)를 포함한다.
메인 퓨즈 셋(242)은 제 1 제어 신호(PASS<1>, PASSB<1>) 및 럽처 어드레스 신호(RUP_ADD<3>)에 응답하여 1차 퓨즈 럽처 동작을 수행하고, 1차 퓨즈 럽처 동작에 따른 제 1 예비 퓨즈 신호(RUPON<3>)를 생성하도록 구성된다.
메인 퓨즈 셋(242)은 패스 게이트(PG25) 및 안티 퓨즈 셀(243)을 포함한다.
패스 게이트(PG25)는 제어 신호(PASS<1>, PASSB<1>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<3>)를 안티 퓨즈 셀(243)에 제공한다.
이때 럽처 어드레스 신호(RUP_ADD<3>)는 고전압 신호로서, 이때 고전압이란 반도체 회로 예를 들어, 반도체 메모리에서 사용되는 펌핑 전압 VPP 등이 될 수 있다.
안티 퓨즈 셀(243)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<3>)가 정상적으로 안티 퓨즈 셀(243)에 제공된다면, 안티 퓨즈 셀(243)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이며, 그에 따라 제 1 예비 퓨즈 신호(RUPON<3>)가 활성화될 것이다.
보조 퓨즈 셋(244) 은 제 2 제어 신호(PASS<2>, PASSB<2>) 및 럽처 어드레스 신호(RUP_ADD<3>)에 응답하여 2차 퓨즈 럽처 동작을 수행하고, 2차 퓨즈 럽처 동작에 따른 제 2 예비 퓨즈 신호(RUPONR<3>)를 생성하도록 구성된다.
보조 퓨즈 셋(244)은 패스 게이트(PG26) 및 안티 퓨즈 셀(245)을 포함한다.
패스 게이트(PG26)는 제 2 제어 신호(PASS<2>, PASSB<2>)의 활성화에 응답하여 럽처 어드레스 신호(RUP_ADD<3>)를 안티 퓨즈 셀(245)에 제공한다.
안티 퓨즈 셀(245)이 정상이고, 활성화된 럽처 어드레스 신호(RUP_ADD<2>)가 정상적으로 안티 퓨즈 셀(245)에 제공된다면, 안티 퓨즈 셀(245)의 게이트 산화막을 파괴하는 럽처 동작이 정상적으로 이루어질 것이며, 그에 따라 제 2 예비 퓨즈 신호(RUPONR<3>)가 활성화될 것이다.
신호 조합부(246)는 제 1 예비 퓨즈 신호(RUPON<3>)와 제 2 예비 퓨즈 신호(RUPONR<3>) 중에서 어느 하나라도 활성화되면 퓨즈 신호(RUP_OUT<3>)를 활성화시킨다.
신호 조합부(246)는 낸드 게이트(NR23) 및 인버터(IV29)를 포함한다.
이와 같이 구성된 본 발명의 다른 실시예의 안티 퓨즈 회로(200)의 동작을 도 4를 참조하여 설명하면 다음과 같다.
이때 럽처 어드레스 신호(RUP_ADD<1:3>)가 로직 로우, 하이, 하이 즉, '0, 1, 1'이라고 가정한다.
퓨즈 럽처 동작을 수행하기 위해 설정 구간 동안 활성화되는 제 1 테스트 신호(TM_RUPTURE<1>)가 활성화된다.
제 1 테스트 신호(TM_RUPTURE<1>)에 응답하여 제 1 제어 신호(PASS<1>, PASSB<1>)가 활성화된다.
제 1 테스트 신호(TM_RUPTURE<1>)의 활성화 구간 동안 1차 퓨즈 럽처가 이루어진다.
럽처 어드레스 신호(RUP_ADD<1>)가 로직 로우이므로 제 1 퓨즈 셋(221)의 안티 퓨즈 셀(223)은 럽처가 이루어지지 않고, 그에 따라 제 1 예비 퓨즈 신호(RUP0N<1>)가 비 활성화되고, 그에 따라 퓨즈 신호(RUP_OUT<1>)가 비 활성화 레벨 즉, 로직 로우로 출력된다.
한편, 제 2 테스트 신호(TM_RUPTURE<2>)는 비 활성화 상태이므로 럽처 어드레스 신호(RUP_ADD<1>)와 상관없이 안티 퓨즈 셀(225)은 럽처가 이루어지지 않고, 그에 따라 퓨즈 신호(RUP_OUT<1>)가 로직 로우로 유지된다.
럽처 어드레스 신호(RUP_ADD<2>)는 로직 하이이므로 제 2 퓨즈 셋(231)의 안티 퓨즈 셀(233)은 럽처가 이루어져 제 1 예비 퓨즈 신호(RUP0N<2>)가 활성화되고, 그에 따라 퓨즈 신호(RUP_OUT<2>)가 로직 하이로 출력된다.
한편, 제 2 테스트 신호(TM_RUPTURE<2>)는 비 활성화 상태이므로 럽처 어드레스 신호(RUP_ADD<2>)와 상관없이 안티 퓨즈 셀(235)은 럽처가 이루어지지 않고, 그에 따라 제 2 예비 퓨즈 신호(RUP0NR<2>)는 비 활성화 상태를 유지한다.
럽처 어드레스 신호(RUP_ADD<3>)는 로직 하이이므로 제 3 퓨즈 셋(241)의 안티 퓨즈 셀(243)은 럽처가 이루어져야 한다.
그러나 물리적 또는 전기적 문제 등으로 안티 퓨즈 셀(243)의 럽처가 실패할 수 있다. 이와 같이, 럽처가 실패할 경우, 제 1 예비 퓨즈 신호(RUP0N<3>)가 비 활성화되고, 그에 따라 퓨즈 신호(RUP_OUT<3>)가 로직 로우로 출력된다.
한편, 제 2 테스트 신호(TM_RUPTURE<2>)는 비 활성화 상태이므로 럽처 어드레스 신호(RUP_ADD<3>)와 상관없이 안티 퓨즈 셀(245)은 럽처가 이루어지지 않고, 그에 따라 제 2 예비 퓨즈 신호(RUP0NR<3>) 또한 비 활성화 상태를 유지한다.
본 발명의 다른 실시예는 상술한 럽처 실패에 대비하여 2차 퓨즈 럽처 동작을 수행할 수 있도록 한 것이다.
즉, 제 1 테스트 신호(TM_RUPTURE<1>)의 비 활성화 이후, 설정된 타이밍 이후에 제 2 테스트 신호(TM_RUPTURE<2>)가 활성화된다.
제 2 테스트 신호(TM_RUPTURE<2>)에 응답하여 제 2 제어 신호(PASS<2>, PASSB<2>)가 활성화된다.
제 2 테스트 신호(TM_RUPTURE<2>)의 활성화 구간 동안 2차 퓨즈 럽처가 이루어진다.
럽처 어드레스 신호(RUP_ADD<1>)가 로직 로우이므로 제 2 테스트 신호(TM_RUPTURE<2>)가 활성화되더라도 제 1 퓨즈 셋(221)의 안티 퓨즈 셀(225)은 럽처가 이루어지지 않고, 그에 따라 제 2 예비 퓨즈 신호(RUP0NR<1>)가 비 활성화되고, 그에 따라 퓨즈 신호(RUP_OUT<1>)가 비 활성화 레벨 즉, 로직 로우로 유지된다.
럽처 어드레스 신호(RUP_ADD<2>)는 로직 하이이므로 제 2 퓨즈 셋(231)의 안티 퓨즈 셀(235)은 럽처가 이루어지고, 그에 따라 제 2 예비 퓨즈 신호(RUP0NR<2>)는 활성화된다.
럽처 어드레스 신호(RUP_ADD<3>)는 로직 하이이므로 제 3 퓨즈 셋(241)의 안티 퓨즈 셀(245)은 럽처가 이루어지고, 그에 따라 제 2 예비 퓨즈 신호(RUP0NR<3>)가 활성화된다.
이때 1차 퓨즈 럽처 동작시 안티 퓨즈 셀(243)의 럽처 실패로 제 1 및 제 2 예비 퓨즈 신호(RUPON<3>, RUP0NR<3>)가 모두 비 활성화됨에 따라 퓨즈 신호(RUP_OUT<3>)가 활성화되지 못하였다.
그러나 2차 퓨즈 럽처 동작으로 제 2 예비 퓨즈 신호(RUP0NR<3>)가 활성화됨에 따라 퓨즈 신호(RUP_OUT<3>)가 활성화된다.
상술한 바와 같이, 본 발명은 내부의 어떤 문제로 인하여 퓨즈 럽처가 실패하더라도 추가적인 럽처 동작을 통해 정상적인 퓨즈 럽처가 이루어지도록 한 것이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (6)

  1. 제 1 테스트 신호 및 제 2 테스트 신호에 응답하여 제 1 제어 신호 및 제 2 제어 신호를 생성하도록 구성된 제어 블록; 및
    상기 제 1 제어 신호에 응답하여 1차 퓨즈 럽처(Rupture) 동작을 수행하고, 상기 제 2 제어 신호에 응답하여 2차 퓨즈 럽처 동작을 수행하며, 상기 1차 퓨즈 럽처 동작과 상기 2차 퓨즈 럽처 동작 중에서 하나라도 성공하면 퓨즈 신호를 활성화시키도록 구성된 퓨즈 셋 블록을 포함하는 안티 퓨즈 회로.
  2. 제 1 항에 있어서,
    상기 퓨즈 셋 블록은
    상기 제 1 제어 신호 및 럽처 어드레스 신호에 응답하여 상기 1차 퓨즈 럽처 동작을 수행하고, 상기 1차 퓨즈 럽처 동작에 따른 제 1 예비 퓨즈 신호를 생성하도록 구성된 메인 퓨즈 셋,
    상기 제 2 제어 신호 및 상기 럽처 어드레스 신호에 응답하여 상기 2차 퓨즈 럽처 동작을 수행하고, 상기 2차 퓨즈 럽처 동작에 따른 제 2 예비 퓨즈 신호를 생성하도록 구성된 보조 퓨즈 셋, 및
    상기 제 1 예비 퓨즈 신호와 상기 제 2 예비 퓨즈 신호 중에서 어느 하나라도 활성화되면 상기 퓨즈 신호를 활성화시키도록 구성된 신호 조합부를 포함하는 안티 퓨즈 회로.
  3. 제 2 항에 있어서,
    상기 메인 퓨즈 셋은
    안티 퓨즈 셀, 및
    상기 제 1 제어 신호의 활성화에 응답하여 상기 럽처 어드레스 신호를 상기 안티 퓨즈 셀에 제공하도록 구성된 패스 게이트를 포함하는 안티 퓨즈 회로.
  4. 제 2 항에 있어서,
    상기 보조 퓨즈 셋은
    안티 퓨즈 셀, 및
    상기 제 2 제어 신호의 활성화에 응답하여 상기 럽처 어드레스 신호를 상기 안티 퓨즈 셀에 제공하도록 구성된 패스 게이트를 포함하는 안티 퓨즈 회로.
  5. 제 2 항에 있어서,
    상기 럽처 어드레스 신호는
    고전압 펄스 신호인 안티 퓨즈 회로.
  6. 하나의 퓨즈 신호에 대하여 할당된 제 1 안티 퓨즈 셀 및 제 2 안티 퓨즈 셀을 갖는 안티 퓨즈 회로의 퓨즈 럽처 방법으로서,
    제 1 구간 동안 상기 제 1 안티 퓨즈 셀에 고전압 펄스를 인가하는 단계;
    제 2 구간 동안 상기 제 2 안티 퓨즈 셀에 고전압 펄스를 인가하는 단계; 및
    상기 제 1 구간과 상기 제 2 구간 중에서 어느 한 구간에서라도 럽처가 성공하면 상기 퓨즈 신호를 활성화시키는 단계를 포함하는 안티 퓨즈 회로의 퓨즈 럽처 방법.
KR1020110140460A 2011-12-22 2011-12-22 안티 퓨즈 회로 및 그 퓨즈 럽처 방법 KR20130072855A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110140460A KR20130072855A (ko) 2011-12-22 2011-12-22 안티 퓨즈 회로 및 그 퓨즈 럽처 방법
US13/602,236 US20130162329A1 (en) 2011-12-22 2012-09-03 Anti-fuse circuit and fuse repture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110140460A KR20130072855A (ko) 2011-12-22 2011-12-22 안티 퓨즈 회로 및 그 퓨즈 럽처 방법

Publications (1)

Publication Number Publication Date
KR20130072855A true KR20130072855A (ko) 2013-07-02

Family

ID=48653919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110140460A KR20130072855A (ko) 2011-12-22 2011-12-22 안티 퓨즈 회로 및 그 퓨즈 럽처 방법

Country Status (2)

Country Link
US (1) US20130162329A1 (ko)
KR (1) KR20130072855A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008112A (ko) 2015-07-13 2017-01-23 김준기 엘이디(led)를 부착한 애완용 신발
KR20200098773A (ko) 2019-02-12 2020-08-21 동명대학교산학협력단 Led를 부착한 애완용 신발

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7254078B1 (en) * 2006-02-22 2007-08-07 International Business Machines Corporation System and method for increasing reliability of electrical fuse programming
US7567449B2 (en) * 2006-10-27 2009-07-28 Xilinx, Inc. One-time-programmable logic bit with multiple logic elements
TWI393145B (zh) * 2007-10-29 2013-04-11 Elpida Memory Inc 具有反熔絲電路之半導體裝置及將位址寫入至反熔絲電路的方法
KR101127446B1 (ko) * 2009-06-05 2012-03-23 매그나칩 반도체 유한회사 비휘발성 메모리 장치의 단위 셀 및 이를 구비한 비휘발성 메모리 장치
KR101131557B1 (ko) * 2010-04-30 2012-04-04 주식회사 하이닉스반도체 반도체 메모리 장치의 리페어 회로 및 리페어 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008112A (ko) 2015-07-13 2017-01-23 김준기 엘이디(led)를 부착한 애완용 신발
KR20200098773A (ko) 2019-02-12 2020-08-21 동명대학교산학협력단 Led를 부착한 애완용 신발

Also Published As

Publication number Publication date
US20130162329A1 (en) 2013-06-27

Similar Documents

Publication Publication Date Title
US9401219B2 (en) Electronic fuse semiconductor device for selecting failed redundancy word lines
TW434548B (en) Fuse circuit and redundant decoder
EP1895543B1 (en) Electric fuse circuit and electronic component
JP2007116045A (ja) 半導体装置
KR20080016443A (ko) 전기 퓨즈 회로, 메모리 장치 및 전자 부품
US9142319B2 (en) Semiconductor device employing fuse programming
US9466391B2 (en) Semiconductor device having fuse array with disconnectable voltage generator and method of operating the same
US9373385B2 (en) Semiconductor memory and method for operating the same
KR20130072855A (ko) 안티 퓨즈 회로 및 그 퓨즈 럽처 방법
KR20130110977A (ko) 반도체 장치 및 그의 구동 방법
US8767490B2 (en) Electrical fuse rupture circuit
KR101156030B1 (ko) 안티퓨즈 회로 및 그를 포함하는 반도체 집적회로
US7940115B2 (en) Fuse circuit for semiconductor integrated circuit and control method of the same
KR101240256B1 (ko) 반도체 집적회로
US20140184239A1 (en) Semiconductor device with fuse sensing circuit
US9196376B2 (en) Semiconductor devices and semiconductor systems including the same
KR101842143B1 (ko) 안티퓨즈 제어 회로
US9165674B1 (en) Semiconductor devices and semiconductor systems
US9520866B2 (en) Delay adjusting apparatus and operating apparatus including the same
KR101226271B1 (ko) 안티퓨즈를 이용한 프로그래밍회로
US9384851B2 (en) Semiconductor devices and semiconductor systems including the same
US9036403B2 (en) Semiconductor memory devices
KR100780640B1 (ko) 반도체 메모리 장치
KR20130097922A (ko) 펄스 쉬프팅 회로 및 이를 이용한 반도체 집적 회로
KR101122757B1 (ko) 반도체 집적회로의 퓨즈 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid