KR20130068112A - 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법 - Google Patents

어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20130068112A
KR20130068112A KR1020110135579A KR20110135579A KR20130068112A KR 20130068112 A KR20130068112 A KR 20130068112A KR 1020110135579 A KR1020110135579 A KR 1020110135579A KR 20110135579 A KR20110135579 A KR 20110135579A KR 20130068112 A KR20130068112 A KR 20130068112A
Authority
KR
South Korea
Prior art keywords
metal
array substrate
conductive film
film
copper
Prior art date
Application number
KR1020110135579A
Other languages
English (en)
Inventor
진영준
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020110135579A priority Critical patent/KR20130068112A/ko
Publication of KR20130068112A publication Critical patent/KR20130068112A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Abstract

본 발명은 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법에 관한 것으로서, 보다 상세하게는 과산화수소(H2O2) 5 내지 25 중량%, 함불소 화합물 0.01 내지 1.0 중량%, 아졸계 화합물 0.1 내지 5 중량%, 무기산 0.1 내지 5.0 중량% 및 잔량의 물을 포함함으로써, 순수 금속물질을 구리 배선구조의 배리어 금속층으로 사용하면서도 구리와의 갈바닉 부식현상을 방지할 수 있는 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법에 관한 것이다.

Description

어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법 {Etching solution for array substrate And Method of manufacturing array substrate using the same}
본 발명은 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법에 관한 것이다. 보다 상세하게는 반도체 및 디스플레이 소자에 적용되는 구리를 포함하는 저저항 배선구조를 갖는 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법에 관한 것이다.
구리를 포함하는 저저항 배선이 적용되는 대표적인 반도체 관련 기기로는 액정표시장치(Liquid Crystal Display; LCD)를 들 수 있다.
기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)인 상기 액정표시장치는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.
상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.
상기 액정표시장치에 주로 사용되는 구동 방식인 능동 매트릭스(Active Matrix; AM) 방식은 비정질 실리콘 박막 트랜지스터(Amorphous Silicon Thin Film Transistor; a-Si TFT)를 스위칭소자로 사용하여 화소부의 액정을 구동하는 방식이다.
이러한 액정표시장치에서 신호 중개 역할을 하는 게이트라인이나 데이터라인과 같은 금속배선을 이루는 물질은 비저항 값이 낮고 내식성이 강한 금속에서 선택할수록 제품의 신뢰성 및 가격 경쟁력을 높일 수 있다. 이러한 금속배선 물질로는 알루미늄(Al) 또는 알루미늄 합금(Al alloy)이 주로 이용되고 있었다.
그러나, 점차 대면적화 및 SVGA, XGA, SXGA, VXGA 등으로 해상도가 높아지게 됨에 따라, 주사시간이 짧아지며 신호처리 속도가 빨라지게 되므로 이에 대응할 수 있도록 저저항 금속물질로 금속배선을 형성하는 것이 불가피해졌다.
이에 따라 최근에는 기존의 금속배선 물질보다 우수한 비저항 특성 및 전자이동(electromigration) 특성을 가지는 구리로의 대체가 적극적으로 제안되고 있다.
그러나, 구리는 유리기판과의 접착력이 약하고, 비교적 저온(~ 200℃)에서도 절연층이나 반도체층으로의 확산이 강하게 작용하여 단일 금속배선 물질로 적용하기에는 실질적으로 어렵다.
이러한 문제점을 개선하기 위하여, 유리기판과 게이트 배선 사이 및 반도체층과 데이터 배선 사이에 배리어 금속층(barrier metal layer)을 추가로 형성함으로써 접착특성을 향상시키는 동시에 반도체층으로 확산을 방지할 수 있는 구리 배선구조가 제안되었다.
다만, 반도체 및 디스플레이 소자 제작에 있어서 상기의 배리어 금속층으로 순수(pure) 몰리브덴을 사용하는 경우에는 습식식각(wet etching)시 Mo/Cu의 계면에서 갈바닉 부식(galvanic corrosion) 현상(C)이 발생하는 문제가 있다. 따라서, 순수 금속물질 대신에 몰리브덴 합금과 같은 금속 합금이 사용되고 있다.
그러나, 순수 금속물질 대비 금속 합금은 타겟(target) 제작방식 때문에 순도가 낮아 이물질을 많이 포함하게 되어 이물불량을 유발하는 한편 타겟 제작에 드는 비용이 증가하게 되는 문제점이 있다.
이에, 대한민국 공개공보 10-2009-0113689호에서는 몰리브덴(Mo)과 구리(Cu) 사이에 전자의 이동을 차단하는 몰리브덴 산화막(MoOx)을 형성함으로써 Mo/Cu 배선구조에서 발생하는 갈바닉 부식(galvanic corrosion)을 방지하는 것이 기술되어 있다.
그러나, 상기 배선구조를 효과적으로 구현할 수 있는 별도의 식각액에 대해서는 연구된 바가 없어, 상기 배선구조를 산업에 실제 적용하기에는 문제가 있다.
특허문헌 1: 대한민국공개특허 제10-2009-0113689호
본 발명은 어레이 기판의 배선구조를 효과적으로 구현할 수 있는 식각액을 제공하는 것을 목적으로 한다.
또한, 본 발명은 본 발명의 식각액을 사용한 어레이 기판의 제조방법을 제공하는 것을 목적으로 한다.
1. 배리어 금속으로 이루어진 제 1 도전막, 상기 제1 도전막 위에 배리어 금속의 산화물로 이루어진 금속 산화막 및 상기 금속 산화막 위에 구리로 이루어진 제2 도전막의 삼중막을 식각하는 식각액으로서, 과산화수소(H2O2) 5 내지 25 중량%; 함불소 화합물 0.01 내지 1.0 중량%; 아졸계 화합물 0.1 내지 5 중량%; 무기산 0.1 내지 5.0 중량%; 및 잔량의 물;을 포함하는 어레이 기판용 식각액.
2. 위 1에 있어서, 상기 함불소 화합물은 NH4FHF, KFHF, NaFHF, NH4F, KF 및 NaF으로 이루어진 군으로부터 선택되는 1종 이상의 것인 어레이 기판용 식각액.
3. 위 1에 있어서, 상기 아졸계 화합물은 아미노테트라졸(aminotetrazole), 벤조트리아졸(benzotriazole), 톨릴트리아졸(tolyltriazole), 피라졸(pyrazole), 피롤(pyrrole), 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-프로필이미다졸, 2-아미노이미다졸, 4-메틸이미다졸, 4-에틸이미다졸 및 4-프로필이미다졸로 이루어진 군으로부터 선택되는 1종 이상의 것인 어레이 기판용 식각액.
4. 위 1에 있어서, 상기 무기산은 인산, 질산, 황산 및 염산으로 이루어진 군으로부터 선택되는 1종 이상의 것인 어레이 기판용 식각액.
5. 위 1에 있어서, 상기 배리어 금속은 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os) 크롬(Cr), 탄탈럼(Ta) 및 니켈(Ni)로 이루어진 군에서 선택되는 1종 이상의 금속, 이들의 질화물 또는 이들의 합금을 포함하는 것인 어레이 기판용 식각액.
6. (S1) 기판 위에 배리어 금속으로 이루어진 제1 도전막, 상기 제1 도전막 위에 배리어 금속의 산화물로 이루어진 금속 산화막 및 상기 금속 산화막 위에 구리로 이루어진 제2 도전막을 포함하는 삼중막인 금속막을 형성하는 단계; (S2) 상기 금속막 상에 감광막 패턴을 형성하는 단계; 및 (S3) 위 1 내지 5 중 어느 한 항의 식각액 조성물을 사용하여 마스크 패턴이 형성된 금속막을 식각하는 단계;를 포함하는 금속막의 식각방법.
7. (a) 기판 위에 배리어 금속으로 이루어진 제1 도전막, 상기 제1 도전막 위에 배리어 금속의 산화물로 이루어진 금속 산화막 및 상기 금속 산화막 위에 구리로 이루어진 제2 도전막을 형성하는 단계; 및 (b) 상기 제2 도전막 상에 감광막 패턴을 형성하는 단계; 및 (c) 제1 도전막, 금속 산화막 및 제 2 도전막을 위 1 내지 5 중 어느 한 항의 식각액으로 식각하여 상기 기판 위에 게이트 배선 및 데이터 배선 중 적어도 하나의 배선을 형성하는 단계를 포함하는 어레이 기판의 제조방법.
본 발명에 따른 어레이 기판용 식각액은 순수 금속물질을 구리 배선구조의 배리어 금속층으로 사용하면서도 구리와의 갈바닉 부식현상을 방지할 수 있는 3층 구조의 금속막을 식각하여 배선구조를 효과적으로 형성할 수 있다.
본 발명에 따른 어레이 기판의 제조방법에 따라 제조된 어레이 기판은 순수 금속을 배리어 금속으로 사용하며 구리와의 갈바닉 부식 현상을 방지할 수 있으므로, 반도체 및 디스플레이 소자의 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 제1 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도 2 내지 도 5는 도 4a에 도시된 제1 마스크공정을 구체적으로 나타내는 단면도이다.
도 6 내지 도 10은 도 1에 도시된 어레이 기판의 III-III'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
도 11은 본 발명의 제 2 실시예에 따른 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도이다.
도 12 내지 도 15는 도 11에 도시된 어레이 기판의 VI-VI'선에 따른 제조공정을 순차적으로 나타내는 단면도이다.
본 발명은, 과산화수소(H2O2) 5 내지 25 중량%, 함불소 화합물 0.01 내지 1.0 중량%, 아졸계 화합물 0.1 내지 5 중량%, 무기산 0.1 내지 5.0 중량% 및 잔량의 물을 포함함으로써, 순수 금속물질을 구리 배선구조의 배리어 금속층으로 사용하면서도 구리와의 갈바닉 부식현상을 방지할 수 있는 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법에 관한 것이다.
이하 본 발명을 상세하게 설명하도록 한다.
도 1은 제1 실시예의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 저저항 배선구조가 적용되는 액정표시장치의 어레이 기판을 예를 들어 나타내고 있다. 다만, 이러한 저저항 배선구조는 상기 액정표시장치에만 적용되는 것은 아니며 반도체 및 다른 디스플레이 소자의 배선에 적용될 수 있다.
또한, 실제의 액정표시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 M×N개의 화소가 존재하지만 설명을 간단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.
도면에 도시된 바와 같이, 상기 제1 실시예의 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 상기 박막 트랜지스터에 연결되어 컬러필터 기판(미도시)의 공통전극과 함께 액정(미도시)을 구동시키는 화소전극(118)이 형성되어 있다.
이때, 도면에는 도시하지 않았지만, 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이 터라인(117)에 각각 전기적으로 접속하는 게이트패드전극과 데이터패드전극이 형성되어 있으며, 외부의 구동회로부(driving circuit unit)로부터 인가받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.
즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인과 데이터패드라인에 연결되며, 상기 게이트패드라인과 데이터패드라인은 상기 게이트패드라인과 데이터패드라인에 각각 전기적으로 접속된 게이트패드전극과 데이터패드전극을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가받게 된다.
상기 박막 트랜지스터는 게이트라인(116)에 연결된 게이트전극(121), 데이터라인(117)에 연결된 소오스전극 (122) 및 콘택홀(140)을 통해 화소전극(118)에 전기적으로 접속한 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인 전극(123) 간에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다. 이때, 전단에 위치한 게이트라인(116)의 일부는 제1 절연막(미도시)을 사이에 두고 그 상부의 화소전극(118)의 일부와 중첩하여 스토리지 커패시터(storage capacitor)(Cst)를 형성하게 된다. 상기 스토리지 커패시터(Cst)는 액정 커패시터에 인가된 전압을 다음 신호가 들어올 때까지 일정하게 유지시키는 역할을 한다. 즉, 상기 어레이 기판(110)의 화소전극(118)은 컬러필터 기판의 공통전극과 함께 액정 커패시터를 이루는데, 일반적으로 상기 액정 커패시터에 인가된 전압은 다음 신호가 들어올 때까지 유지되지 못하고 누설되어 사라진다. 따라서, 인가된 전압을 유지하기 위해서는 스토리지 커패시터(Cst)를 액정 커패시터에 연결해서 사용해야 한다.
이러한 스토리지 커패시터(Cst)는 신호 유지 이외에도 계조(gray scale) 표시의 안정과 플리커(flicker) 및 잔상(afterimage) 감소 등의 효과를 가진다.
이와 같이 구성된 액정표시장치의 어레이 기판은 게이트전극과 게이트라인 및 게이트패드라인과 같은 게이트 배선 및 소오스/드레인전극과 데이터라인 및 데이터패드라인과 같은 데이터 배선을 형성하는데 있어 구리와 배리어 금속층으로 구성되는 구리 배선구조에 전자의 이동을 차단하는 금속 산화막을 상기 구리와 배리어 금속층 사이에 형성하도록 함으로써 갈바닉 부식이 방지된 저저항 배선구조를 적용할 수 있게 되는데, 이를 다음의 어레이 기판의 제조방법을 통해 상세히 설명한다.
도 2 내지 도 6은 어레이 기판의 제조공정을 순차적으로 나타내는 단면도로써, 전술한 본 발명의 구리 배선구조를 어레이 기판의 게이트 배선에 적용한 경우를 예를 들어 나타내고 있다.
도 2에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110) 위에 제1 도전막(130)과 금속 산화막(140) 및 제2 도전막(150)을 차례대로 형성한다.
이때, 상기 제1 도전막(130)은 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os) 크롬(Cr), 탄탈럼(Ta) 및 니켈(Ni)과 같은 금속, 이들의 질화물 또는 이들의 합금을 포함할 수 있으며, 상기 제2 도전막(150)은 비저항 특성 및 우수한 전자이동 특성을 가진 구리(Cu)를 사용할 수 있다.
또한, 상기 금속 산화막(140)은 상기 제1 도전막(130)을 구성하는 금속의 산화물로 이루어질 수 있으며, 예를 들어 몰리브덴으로 상기 제1 도전막(130)을 형성하는 경우에는 상기 금속 산화막(140)은 몰리브덴 산화물(MoOx)로 이루어질 수 있다.
특히, 상기 금속 산화막(140)은 배리어 금속층으로 금속 합금 대신에 순수 금속물질을 사용하는 경우에 구리와의 전위 차에 의해 발생하는 갈바닉 부식을 억제하기 위한 것으로 상기 제1 도전막(130)과 제2 도전막(150)을 형성하기 위한 스퍼터링(sputtering) 방법을 이용하여 형성할 수 있다. 이와 같이 상기 제1 도전막(130)과 제2 도전막(150) 사이에 증착된 금속 산화막(140)은 부식 환경에 노출될 경우 구리와 배리어 금속 사이의 전위 차에 의한 전자의 이동을 억제함으로써 갈바닉 부식을 방지할 수 있게 된다.
여기서, 상기 제1 도전막(130)과 금속 산화막(140)은 10-500Å 정도의 두께로 형성할 수 있으며, 상기 제2 도전막(150)은 형성할 배선의 종류에 따라 그 두께가 다르지만, 예를 들어 게이트전극을 형성하는 경우는 1000-5000Å 정도의 두께로 형성할 수 있다.
또한, 상기 금속 산화막(140)은 Ar/O2의 유량 비를 0.01-50%로 하고 압력을 0.01-50Pa로 한 상태에서 스퍼터링을 이용하여 증착하거나 Ar가스는 주입하지 않고 O2가스만을 주입한 상태에서 증착할 수도 있다.
다음으로, 도 3에 도시된 바와 같이, 상기 제1 도전막(130)과 금속 산화막(140) 및 제2 도전막(150)이 증착된 어레이 기판(110) 위에 포토레지스트와 같은 감광성 물질로 이루어진 감광막(170)을 형성한 후, 소정의 투과영역(I)과 차단영역(II)으로 이루어진 마스크(180)를 적용하여 상기 감광막(170)에 선택적으로 광을 조사한다.
이때, 상기 마스크(180)에는 조사된 광을 모두 투과시키는 투과영역(I) 및 조사된 모든 광을 차단하는 차단영역(II)이 마련되어 있으며, 상기 마스크(180)를 투과한 광만이 상기 감광막(170)에 조사되게 된다.
이어서, 상기 마스크(180)를 통해 노광된 상기 감광막(170)을 현상하고 나면, 도 4에 도시된 바와 같이, 상기 차단영역(II)을 통해 광이 모두 차단된 영역에는 소정 두께의 감광막패턴(170')이 남아있게 되고, 모든 광이 투과된 투과영역(I)에는 상기 감광막이 완전히 제거되어 상기 제2 도전막(150) 표면이 노출되게 된다.
이와 같이 상기 투과영역(I)을 통해 광이 모두 투과된 영역에는 상기 감광막이 완전히 제거되는데, 이것은 포지티브 타입의 포토레지스트를 사용했기 때문이며, 본 발명이 이에 한정되는 것은 아니며 네거티브 타입의 포토레지스트를 사용하여도 무방하다.
다음으로, 도 5에 도시된 바와 같이, 상기와 같이 형성된 감광막패턴(170')을 마스크로 하여, 그 하부에 형성된 제1 도전막과 금속 산화막 및 제2 도전막을 본 발명의 식각액을 사용하여 습식식각을 함으로써 선택적으로 제거하게 되면, 도 6에 도시된 바와 같이 상기 어레이 기판(110)에 상기 배리어 금속과 금속 산화막 및 구리의 삼중막으로 이루어진 게이트전극(121) 및 게이트라인(미도시)이 형성되게 된다.
이때, 상기 게이트전극(121)은 상기 제2 도전막인 구리로 이루어진 제1 게이트전극(121a)과 상기 제1 도전막인 배리어 금속로 이루어진 제2 게이트전극(121b) 및 상기 배리어 금속의 산화막으로 이루어진 금속 산화막패턴(121c)으로 이루어지게 된다.
상기 식각액으로서 본 발명의 식각액은, 조성물 총 중량에 대하여 과산화수소(H2O2) 5 내지 25 중량%; 함불소 화합물 0.01 내지 1.0 중량%; 아졸계 화합물 0.1 내지 5 중량%; 무기산 0.1 내지 5.0 중량%; 및 잔량의 물을 포함하는 것을 특징으로 한다.
본 발명의 식각액에 포함되는 과산화수소(H2O2)는 구리계 금속막을 식각하는 주성분이며, 함량은 조성물 총 중량에 대하여 5 내지 25 중량%이다. 상기 과산화수소의 함량이 5 중량% 미만이면, 구리계 금속의 식각이 되지 않거나 식각속도가 아주 느려지며, 25 중량%를 초과하면 식각속도가 전체적으로 빨라지기 때문에 공정의 제어가 어렵게 된다.
본 발명의 식각액에 포함되는 함불소 화합물은 물에 해리되어 플루오르 이온을 낼 수 있는 화합물을 의미한다. 상기 함불소 화합물은 구리막과 몰리브덴막을 동시에 식각하는 용액에서 필연적으로 발생하는 잔사를 제거하여 주는 역할을 한다. 상기 함불소 화합물은 이 분야에서 사용되는 물질로서 용액 내에서 플루오르 이온 혹은 다원자 플루오르 이온으로 해리될 수 있는 것이라면 특별히 한정되지 않으나, 불화암모늄(ammonium fluoride: NH4F), 불화나트륨(sodium fluoride: NaF), 불화칼륨(potassium fluoride: KF), 중불화암모늄(ammonium bifluoride: NH4FHF), 중불화나트륨(sodium bifluoride: NaFHF) 및 중불화칼륨(potassium bifluoride: KFHF) 등으로 이루어진 군으로부터 선택되는 1종 또는 2종 이상인 것이 바람직하다.
상기 함불소 화합물의 함량은 조성물 총 중량에 대하여 0.01 내지 1.0 중량%이다. 상기 함불소 화합물의 함량이 0.01 중량% 미만인 경우, 식각 잔사가 발생될 수 있으며, 1.0 중량%를 초과하는 경우에는 유리 기판 식각율이 크게 발생 되는 문제가 있다.
본 발명의 식각액 조성물에 포함되는 아졸계 화합물은 구리계 금속의 식각 속도를 조절하며 패턴의 시디 로스(CD Loss)를 줄여주어 공정상의 마진을 높이는 역할을 한다. 상기 아졸계 화합물로는 예컨대, 아미노테트라졸(aminotetrazole), 벤조트리아졸(benzotriazole), 톨릴트리아졸(tolyltriazole), 피라졸(pyrazole), 피롤(pyrrole), 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-프로필이미다졸, 2-아미노이미다졸, 4-메틸이미다졸, 4-에틸이미다졸, 4-프로필이미다졸 등을 들 수 있으며, 이들은 1종 단독으로 또는 2종 이상이 함께 사용될 수 있다.
상기 아졸계 화합물의 함량은 조성물 총 중량에 대하여, 0.1 내지 5 중량%이다. 상기 아졸계 화합물의 함량이 0.1 중량% 미만인 경우, 식각 속도가 빠르게 되어 시디로스가 너무 크게 발생될 수 있으며, 5 중량%를 초과하는 경우, 구리의 식각속도가 느려지고 몰리브덴 또는 몰리브덴 합금의 식각 속도가 빨라지기 때문에 몰리브덴 또는 몰리브덴 합금이 과식각되어 언더컷이 발생될 수 있다.
본 발명의 식각액 조성물에 포함되는 무기산은 금속 산화막을 식각하는 주성분이며, 함량은 조성물 총 중량에 대하여 0.1 내지 5.0 중량%이다. 상기 무기산의 함량이 0.1 중량% 미만이면, 금속 산화막이 식각되지 않거나 식각속도가 느려지므로 인해 식각면의 테이퍼가 형성되기 어렵고, 5.0 중량%를 초과하면 식각속도가 전체적으로 빨라지기 때문에 공정 컨트롤이 어렵다. 상기 무기산의 대표적인 예로는 인산, 질산, 황산 및 염산을 들 수 있다.
본 발명의 식각액 조성물에 포함되는 잔량의 물은 특별히 한정되는 것은 아니나, 탈이온수가 바람직하다. 더욱 바람직하게는 물의 비저항 값(즉, 물속에 이온이 제거된 정도)이 18 ㏁/㎝이상인 탈이온수를 사용하는 것이 좋다.
또한, 본 발명의 식각액 조성물은 계면활성제를 더 포함할 수 있다. 상기 계면활성제는 표면장력을 저하시켜 식각의 균일성을 증가시키는 역할을 한다. 상기 계면활성제는 본 발명의 식각액 조성물에 견딜 수 있고, 상용성이 있는 것이라면 특별히 한정되지 않으나, 음이온성 계면활성제, 양이온성 계면활성제, 양쪽 이온성 계면활성제, 비이온성 계면활성제 및 다가알코올형 계면활성제로 이루어진 군에서 선택되는 1종 또는 2종 이상인 것이 바람직하다.
또한, 본 발명의 식각액 조성물은 전술한 성분 이외에 통상의 첨가제를 더 첨가할 수 있으며, 첨가제로는 금속 이온 봉쇄제, 및 부식 방지제 등을 들 수 있다.
본 발명에서 사용되는 과산화수소(H2O2), 함불소 화합물, 아졸계 화합물, 무기산 및 잔량의 물을 포함하는 식각액은 통상적으로 공지된 방법에 의해서 제조가 가능하며, 반도체 공정용의 순도를 가지는 것이 바람직하다.
상기 제1 도전막과 금속 산화막 및 제2 도전막은 본 발명의 식각액을 이용한 일괄식각 공정에 의해 식각 처리될 수 있으며, 이때, 상기 금속 산화막은 습식식각의 에천트에 의해 부식 환경에 노출된 구리와 배리어 금속의 저저항 구리 배선구조에 있어서 상기 구리와 배리어 금속의 전위 차에 의한 전자의 이동을 억제하는 역할을 하게 된다. 그 결과 갈바닉 부식이 억제되어 소자의 신뢰성이 향상되는 효과를 얻게 된다.
참고로, 상기 갈바닉 부식은 서로 다른 금속이 접촉하여 한쪽 금속의 산화를 촉진시킴으로써 일어나는 부식을 의미하며, 즉 다른 종류의 두 금속이 가까이 있을 때 그 두 금속의 전위 차로 인해 전압이 발생하여 전류가 흐르게 된다. 이와 같이 전기적으로 접촉하고 있는 서로 다른 금속은 계면에서의 일함수의 차이에 의해 활성이 큰 (낮은 전위의) 금속이 양극으로 작용하고, 상대적으로 활성이 낮은(높은 전위의) 금속이 음극으로 작용하게 된 다. 이때, 상기 두 금속이 부식성 용액에 노출될 때 상기 금속간의 전위 차로 인해 양극의 금속에서 부식이 발 생하게 되면 이를 갈바닉 부식이라고 하며, 활성이 큰 양극은 단독으로 존재할 때보다 빠른 속도로 부식되고 활성이 낮은 음극은 느린 속도로 부식이 진행되게 된다.
본 발명의 식각액을 사용하여 도 6과 같은 구조를 형성한 후에는 이후 당분야에 알려진 추가적인 공정을 통해 어레이 기판을 제조할 수 있다.
도 6 내지 도 10은 도 1에 도시된 어레이 기판의 III-III'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 전술한 본 발명의 구리 배선구조를 어레이 기판의 게이트 배선에 적용한 경우를 예를 들어 나타내고 있다.
이때, 본 발명의 제1 실시예에 따른 상기 게이트전극(121) 및 게이트라인은 상기 어레이 기판(110) 전면에 제1 도전막과 금속 산화막 및 제2 도전막을 차례대로 증착한 후 포토리소그래피공정(제1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
다음으로, 도 7에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(110)에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성한다.
이때, 상기 액티브패턴(124)의 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(125)이 남아있게 된다.
다음으로, 도 8에 도시된 바와 같이, 상기 액티브패턴(124)이 형성된 어레이 기판(110) 전면에 제3 도전막을 형성한 후, 포토리소그래피공정(제3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(124) 상부에 상기 제3 도전막으로 이루어진 소오스전극(122)과 드레인전극(123) 및 데이터라인(미도시)을 형성한다. 이때, 상기 액티브패턴(124) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(125n)을 형성하게 된다. 이때, 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 크롬(Cr), 몰리브덴(Mo) 등과 같은 도전물질을 이용하여 단일층으로 형성할 수도 있으며, 전술한 게이트 배선과 동일하게 구리와 배리어 금속 및 배리어 금속 산화막으로 이루어진 다층구조로 형성할 수도 있다.
또한, 상기 본 발명의 제1 실시예는 상기 액티브패턴(124)과 소오스전극(122) 및 드레인전극(123)을 두 번의 마스크공정을 통해 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 액티브패턴(124)과 소오스전극(122) 및 드레인전극(123)은 한번의 마스크공정을 통해 형성할 수도 있다.
다음으로, 도 9에 도시된 바와 같이, 상기 소오스전극(122)과 드레인전극(123) 및 데이터라인이 형성된 어레이 기판(110) 전면에 제2 절연막(115b)을 증착한 후, 포토리소그래피공정(제4 마스크공정)을 통해 상기 제2 절 연막(115b)의 일부 영역을 제거하여 상기 드레인전극(123)의 일부를 노출시키는 콘택홀(140)을 형성한다.
그리고, 도 10에 도시된 바와 같이, 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드 (Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전성 금속물질을 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 콘택홀(140)을 통해 드레 인전극(123)과 전기적으로 접속하는 화소전극(118)을 형성한다.
여기서, 본 발명의 제1 실시예는 설명의 편의상 총 5번의 마스크공정을 통해 액정표시장치의 어레이 기판을 제작하는 경우를 예를 들어 설명하고 있지만, 본 발명이 상기 마스크공정의 수에 한정되는 것은 아니며, 게이트 배선이나 데이터 배선을 구리와 배리어 금속 및 배리어 금속 산화막으로 이루어진 저저항 구리배선으로 형성하는 한 어떠한 공정에도 적용 가능하다.
또한, 상기 본 발명의 제1 실시예의 박막 트랜지스터는 게이트전극이 하부에 위치하는 하부 게이트방식의 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 게이트전극이 상부에 위치하는 상부 게이트방식의 박막 트랜지스터는 물론이고 에치 스타퍼(etch stopper) 구조 및 코플라나 (coplanar) 구조에도 적용 가능하다.
한편, 전술한 액정표시장치는 네마틱상의 액정분자를 기판에 대해 수직한 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식의 액정표시장치를 나타내며, 상기 방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.
이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이때 전수한 본 발명의 저저항 구리 배선구조는 상기 횡전계방식 액정표시장치에도 적용 가능한데, 이하 도면을 참조하여 상기 횡전계방식 액정표시장치에 대해 상세히 설명한다.
도 11은 본 발명의 제2 실시예에 따른 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 실제의 액정표 시장치에서는 N개의 게이트라인과 M개의 데이터라인이 교차하여 M×N개의 화소가 존재하지만 설명을 간단하게 하 기 위해 도면에는 한 화소만을 나타내었다.
도면에 도시된 바와 같이, 투명한 어레이 기판(210)에는 상기 어레이 기판(210) 위에 종횡으로 배열되어 화소영 역을 정의하는 게이트라인(216)과 데이터라인(217)이 형성되어 있으며, 상기 게이트라인(216)과 데이터라인 (217)의 교차영역에는 스위칭소자인 박막 트랜지스터(T)가 형성되어 있다.
이때, 상기 박막 트랜지스터(T)는 상기 게이트라인(216)에 연결된 게이트전극(221), 상기 데이터라인(217)에 연결된 소오스전극(222) 및 화소전극라인(218l)을 통해 화소전극(218)과 연결된 드레인전극(223)으로 구성된다. 또한, 상기 박막 트랜지스터(T)는 상기 게이트전극(221)과 소오스/드레인전극(222, 223)의 절연을 위한 제1 절 연막(미도시) 및 상기 게이트전극(221)에 공급되는 게이트전압에 의해 상기 소오스전극(222)과 드레인전극(223) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.
이때, 상기 화소영역 내에는 상기 게이트라인(216)에 대해 평행한 방향으로 공통라인(2081)과 스토리지전극(218s)이 배열되고, 상기 화소영역 내에 수평전계를 발생시켜 액정분자(미도시)를 스위칭(switching)하는 복수 개의 공통전극(208)과 화소전극(218)이 상기 데이터라인(217)에 대해 평행한 방향으로 배열되어 있다. 상기 복수개의 공통전극(208)은 상기 게이트라인(216)과 동시에 형성되어 상기 공통라인(208l)에 연결되며, 상기 복수개의 화소전극(218)은 상기 데이터라인(217)과 동시에 형성되어 상기 화소전극라인(218l)과 스토리지전 극(218s)에 연결된다.
이때, 상기 화소전극라인(218l)과 연결된 상기 화소전극(218)은 상기 화소전극라인(218l)을 통해 박막 트랜지스터(T)의 드레인전극(223)에 전기적으로 접속되게 된다.
또한, 상기 스토리지전극(218s)은 상기 제1 절연막을 사이에 두고 그 하부의 공통라인(208l)의 일부와 중첩되어 스토리지 커패시터(Cst)를 형성한다.
상기와 같은 구조를 갖는 횡전계방식 액정표시장치는 공통전극과 화소전극이 동일한 어레이 기판에 배치되어 횡 전계를 발생시키기 때문에 시야각을 향상시킬 수 있는 장점을 가진다.
이때, 전술한 본 발명의 제2 실시예에 따른 횡전계방식 액정표시장치는 공통전극과 화소전극 모두 불투명한 도전물질로 이루어진 2금속 구조를 예를 들고 있으나 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 공통 전극과 화소전극 중 하나는 불투명한 도전물질로 이루어지고 다른 하나는 투명한 도전물질로 이루어진 1금속 1ITO 구조의 횡전계방식 액정표시장치 및 상기 공통전극과 화소전극 모두 투명한 도전물질로 이루어진 2ITO 구 조의 횡전계방식 액정표시장치에도 적용 가능하다.
이하, 상기 제2 실시예에 따른 횡전계방식 액정표시장치의 어레이 기판 제조방법을 도면을 참조하여 상세히 설명한다.
도 12 내지 도 15는 도 11에 도시된 어레이 기판의 VI-VI'선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 전술한 제1 실시예와 동일하게 본 발명에 따른 구리 배선구조를 어레이 기판의 게이트 배선에 적용한 경우를 예를 들어 나타내고 있다.
도 12에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(210)에 배리어 금속과 금속 산화막 및 구리의 삼중막으로 이루어진 게이트전극(221)과 게이트라인(미도시) 및 공통전극(208)을 형성한다.
이때, 본 발명의 제2 실시예에 따른 상기 게이트전극(221)과 게이트라인 및 공통전극(208)은 상기 어레이 기판 (210) 전면에 제1 도전막과 금속 산화막 및 제2 도전막을 차례대로 증착한 후 포토리소그래피공정(제1 마스 크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.
여기서, 상기 제1 도전막은 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os) 크롬(Cr), 탄탈럼(Ta) 및 니켈(Ni)과 같은 금속, 이들의 질화물 또는 이들의 합금을 포함할 수 있다. 또한, 상기 제2 도전막은 비저항 특성 및 우수한 전자이동 특성을 가진 구리(Cu)를 사용할 수 있으며, 상기 제1 도전막은 제2 도전막인 구리가 절연층 이나 반도체층으로 확산하는 것을 방지하며 유리기판과의 접착특성을 향상시키기 위한 배리어 금속의 역할을 하게 된다.
그리고, 상기 금속 산화막은 상기 제1 도전막과 제2 도전막 사이에 위치하여 상기 구리와 배리어 금속의 전위 차에 의한 전자의 이동을 억제함으로써 갈바닉 부식을 방지하는 역할을 하게 된다.
또한, 상기 금속 산화막은 상기 제1 도전막을 구성하는 금속의 산화물로 이루어질 수 있으며, 예를 들어 몰리브덴으로 상기 제1 도전막을 형성하는 경우에는 상기 금속 산화막은 몰리브덴 산화물(MoOx)로 이루어질 수 있다.
특히, 상기 금속 산화막은 배리어 금속층으로 금속 합금 대신에 순수 금속물질을 사용하는 경우에 구리와의 전위 차에 의해 발생하는 갈바닉 부식을 억제하기 위한 것으로 상기 제1 도전막과 제2 도전막을 형성하기 위한 스퍼터링 방법을 이용하여 형성할 수 있다.
여기서, 상기 제1 도전막과 금속 산화막은 10~500Å 정도의 두께로 형성할 수 있으며, 상기 제2 도전막은 형성할 배선의 종류에 따라 그 두께가 다르지만, 예를 들어 게이트전극(221)을 형성하는 경우는 1000~5000Å 정도 의 두께로 형성할 수 있다.
또한, 상기 금속 산화막은 Ar/O2의 유량 비를 0~50%로 하고 압력을 5Pa 이하로 한 상태에서 스퍼터링을 이용하여 증착할 수 있다.
이와 같이 상기 제1 도전막과 금속 산화막 및 제2 도전막을 습식식각을 이용하여 선택적으로 제거하게 되면, 상기 어레이 기판(210)에 상기 배리어 금속과 금속 산화막 및 구리의 삼중막으로 이루어진 게이트전극(221)과 게이트라인 및 공통전극(208)이 형성되게 된다. 이때, 상기 게이트전극(221)은 상기 제2 도전막인 구리로 이루어진 제1 게이트전극(221a)과 상기 제1 도전막 인 배리어 금속로 이루어진 제2 게이트전극(221b) 및 상기 배리어 금속의 산화막으로 이루어진 제 1 금속 산화 막패턴(221c)으로 이루어지게 된다.
또한, 상기 공통전극(208)은 상기 제 2 도전막인 구리로 이루어진 제 1 공통전극(208a)과 상기 제 1 도전막인 배리어 금속로 이루어진 제 2 공통전극(208b) 및 상기 배리어 금속의 산화막으로 이루어진 제 2 금속 산화막패 턴(208c)으로 이루어지게 된다.
여기서, 상기 제1 도전막과 금속 산화막 및 제2 도전막은 상기 제1 실시예에서 전술한 본 발명의 식각액을 동일하게 이용하여 일괄식각 공정에 의해 식각 처리될 수 있으며, 이때, 상기 금속 산화막은 습식식각의 식각액에 의해 부식 환경에 노출된 구리와 배리어 금속의 저저항 구리 배선구조에 있어서 상기 구리와 배리어 금속의 전위 차에 의한 전자의 이동을 억제하는 역할을 하게 된다. 그 결과 갈바닉 부식이 억제되어 소자의 신뢰성이 향상되는 효과를 얻게 된다.
다음으로, 도 13에 도시된 바와 같이, 상기 게이트전극(221)과 게이트라인 및 공통전극(208)이 형성된 어레이 기판(210) 전면에 제1 절연막(215a)과 비정질 실리콘 박막 및 n+ 비정질 실리콘 박막을 증착한 후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막을 선택적으로 제거함으로써 상기 어레이 기판(210)에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(224)을 형성한다.
이때, 상기 액티브패턴(224)의 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(224)과 동일한 형태로 패터닝된 n+ 비정질 실리콘 박막패턴(225)이 남아있게 된다.
다음으로, 도 14에 도시된 바와 같이, 상기 액티브패턴(224)이 형성된 어레이 기판(210) 전면에 제3 도전막을 형성한 후, 포토리소그래피공정(제3 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 액티브패턴(224) 상부에 상기 제3 도전막으로 이루어진 소오스전극(222)과 드레인전극(223) 및 데이터라인(217)을 형성한다. 또한, 상기 제3 마스크공정을 통해 상기 제3 도전막을 선택적으로 패터닝함으로써 상기 화소영역에 상기 제3 도전막으로 이루어진 화소전극(218) 및 화소전극라인(218l)이 형성되게 된다.
이때, 상기 액티브패턴(224) 위에 형성되어 있는 n+ 비정질 실리콘 박막패턴은 상기 제3 마스크공정을 통해 소정영역이 제거되어 상기 액티브패턴(224)과 소오스/드레인전극(222, 223) 사이를 오믹-콘택시키는 오믹-콘택층(225n)을 형성하게 된다. 또한, 상기 드레인전극(223)의 일부는 화소영역 쪽으로 연장되어 상기 화소전극라인 (218l)을 구성하게 된다.
이때, 상기 소오스전극(222), 드레인전극(223), 데이터라인(217), 화소전극(218) 및 화소전극라인(218l)은 알루 미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 크롬(Cr), 몰리브덴(Mo) 등과 같은 도전물질을 이용하여 단일층으로 형성할 수도 있으며, 전술한 게이트 배선과 동일하게 구리와 배리어 금속 및 배리어 금속 산화 막으로 이루어진 다층구조로 형성할 수도 있다.
또한, 상기 본 발명의 제2 실시예는 상기 액티브패턴(224)과 소오스전극(222) 및 드레인전극(223)을 두 번의 마스크공정을 통해 형성한 경우를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 상기 액티 브패턴(224)과 소오스전극(222) 및 드레인전극(223)은 한번의 마스크공정을 통해 형성할 수도 있다.
다음으로, 도 15에 도시된 바와 같이, 상기 소오스전극(222), 드레인전극(223), 데이터라인(217), 화소전극 (218) 및 화소전극라인(218l)이 형성된 어레이 기판(210) 전면에 보호막인 제2 절연막(215b)을 형성한다.
여기서, 본 발명의 제2 실시예는 설명의 편의상 총 4번의 마스크공정을 통해 액정표시장치의 어레이 기판을 제작하는 경우를 예를 들어 설명하고 있지만, 전술한 바와 같이 본 발명이 상기 마스크공정의 수에 한정되는 것은 아니며, 게이트 배선이나 데이터 배선을 구리와 배리어 금속 및 배리어 금속 산화막으로 이루어진 저저항 구리 배선으로 형성하는 한 어떠한 공정에도 적용 가능하다.
또한, 상기 본 발명의 제2 실시예의 박막 트랜지스터는 게이트전극이 하부에 위치하는 하부 게이트방식의 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며, 본 발명은 상기 게이트전극이 상부에 위치하는 상부 게이트방식의 박막 트랜지스터는 물론이고 에치스타퍼 구조 및 코플라나 구조에도 적용 가능하다.
또한, 상기 본 발명의 제2 실시예의 횡전계방식은 공통전극과 화소전극 모두 불투명한 도전물질로 이루어진 2 금속 구조를 예를 들고 있으나 본 발명이 이에 한정되는 것은 아니며, 전술한 바와 같이 본 발명은 1금속 1ITO 구조의 횡전계방식 액정표시장치 및 2ITO 구조의 횡전계방식 액정표시장치에도 적용 가능하다. 또한, 상기 제1 실시예 및 제2 실시예는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.
이와 같이 구성된 상기 제1 실시예 및 제2 실시예의 어레이 기판은 화상표시 영역의 외곽에 형성된 실런트에 의해 컬러필터 기판과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판에는 상기 박막 트랜지스터와 게이트 라인 및 데이터라인으로 빛이 새는 것을 방지하는 블랙매트릭스와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러 필터가 형성되어 있다.
이때, 상기 컬러필터 기판과 어레이 기판의 합착은 상기 컬러필터 기판 또는 어레이 기판에 형성된 합착키를 통해 이루어진다.
본 발명이 식각액이 사용되는 어레이 기판은 전술한 실시예의 액정표시상지 외에도, 반도체나 다른 화상표시장치에 사용될 수 있다. 이러한 화상표시장치로는 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 표시 장치 등을 예시할 수 있다..
상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.
110,210 : 어레이 기판 116,216 : 게이트라인
117,217 : 데이터라인 118,218 : 화소전극
121,221 : 게이트전극 121a,221a : 제1 게이트전극
121b,221b : 제2 게이트전극 121c,221c : 금속 산화막패턴
122,222 : 소오스전극 123,223 : 드레인전극
124,224 : 액티브패턴 208 : 공통전극
208l : 공통전극라인 218l : 화소전극라인

Claims (7)

  1. 배리어 금속으로 이루어진 제 1 도전막, 상기 제1 도전막 위에 배리어 금속의 산화물로 이루어진 금속 산화막 및 상기 금속 산화막 위에 구리로 이루어진 제2 도전막의 삼중막을 식각하는 식각액으로서,
    과산화수소(H2O2) 5 내지 25 중량%;
    함불소 화합물 0.01 내지 1.0 중량%;
    아졸계 화합물 0.1 내지 5 중량%;
    무기산 0.1 내지 5.0 중량%; 및
    잔량의 물;을 포함하는 어레이 기판용 식각액.
  2. 청구항 1에 있어서, 상기 함불소 화합물은 NH4FHF, KFHF, NaFHF, NH4F, KF 및 NaF으로 이루어진 군으로부터 선택되는 1종 이상의 것인 어레이 기판용 식각액.
  3. 청구항 1에 있어서, 상기 아졸계 화합물은 아미노테트라졸(aminotetrazole), 벤조트리아졸(benzotriazole), 톨릴트리아졸(tolyltriazole), 피라졸(pyrazole), 피롤(pyrrole), 이미다졸, 2-메틸이미다졸, 2-에틸이미다졸, 2-프로필이미다졸, 2-아미노이미다졸, 4-메틸이미다졸, 4-에틸이미다졸 및 4-프로필이미다졸로 이루어진 군으로부터 선택되는 1종 이상의 것인 어레이 기판용 식각액.
  4. 청구항 1에 있어서, 상기 무기산은 인산, 질산, 황산 및 염산으로 이루어진 군으로부터 선택되는 1종 이상의 것인 어레이 기판용 식각액.
  5. 청구항 1에 있어서, 상기 배리어 금속은 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 테크네튬(Tc), 레늄(Re), 철(Fe), 루테늄(Ru), 오스뮴(Os) 크롬(Cr), 탄탈럼(Ta) 및 니켈(Ni)로 이루어진 군에서 선택되는 1종 이상의 금속, 이들의 질화물 또는 이들의 합금을 포함하는 것인 어레이 기판용 식각액.
  6. (S1) 기판 위에 배리어 금속으로 이루어진 제1 도전막, 상기 제1 도전막 위에 배리어 금속의 산화물로 이루어진 금속 산화막 및 상기 금속 산화막 위에 구리로 이루어진 제2 도전막을 포함하는 삼중막인 금속막을 형성하는 단계;
    (S2) 상기 금속막 상에 감광막 패턴을 형성하는 단계; 및
    (S3) 청구항 1 내지 5 중 어느 한 항의 식각액 조성물을 사용하여 마스크 패턴이 형성된 금속막을 식각하는 단계
    를 포함하는 금속막의 식각방법.
  7. (a) 기판 위에 배리어 금속으로 이루어진 제1 도전막, 상기 제1 도전막 위에 배리어 금속의 산화물로 이루어진 금속 산화막 및 상기 금속 산화막 위에 구리로 이루어진 제2 도전막을 형성하는 단계; 및
    (b) 상기 제2 도전막 상에 감광막 패턴을 형성하는 단계; 및
    (c) 제1 도전막, 금속 산화막 및 제 2 도전막을 청구항 1 내지 5 중 어느 한 항의 식각액으로 식각하여 상기 기판 위에 게이트 배선 및 데이터 배선 중 적어도 하나의 배선을 형성하는 단계를 포함하는 어레이 기판의 제조방법.
KR1020110135579A 2011-12-15 2011-12-15 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법 KR20130068112A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110135579A KR20130068112A (ko) 2011-12-15 2011-12-15 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110135579A KR20130068112A (ko) 2011-12-15 2011-12-15 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR20130068112A true KR20130068112A (ko) 2013-06-25

Family

ID=48863810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135579A KR20130068112A (ko) 2011-12-15 2011-12-15 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR20130068112A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109423648A (zh) * 2017-09-04 2019-03-05 三星显示有限公司 蚀刻剂组合物及使用其制造金属图案和薄膜晶体管衬底的方法
CN111363551A (zh) * 2020-03-19 2020-07-03 常州星海电子股份有限公司 超大功率光阻玻璃芯片刻蚀用腐蚀液及腐蚀工艺
US11441071B2 (en) 2018-12-04 2022-09-13 Samsung Display Co., Ltd. Etchant composition and methods for manufacturing metal pattern and array substrate using the same
WO2023159405A1 (zh) * 2022-02-24 2023-08-31 京东方科技集团股份有限公司 线路板及其制造方法、功能背板、背光模组、显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109423648A (zh) * 2017-09-04 2019-03-05 三星显示有限公司 蚀刻剂组合物及使用其制造金属图案和薄膜晶体管衬底的方法
CN109423648B (zh) * 2017-09-04 2022-06-17 三星显示有限公司 蚀刻剂组合物及使用其制造金属图案和薄膜晶体管衬底的方法
US11441071B2 (en) 2018-12-04 2022-09-13 Samsung Display Co., Ltd. Etchant composition and methods for manufacturing metal pattern and array substrate using the same
CN111363551A (zh) * 2020-03-19 2020-07-03 常州星海电子股份有限公司 超大功率光阻玻璃芯片刻蚀用腐蚀液及腐蚀工艺
WO2023159405A1 (zh) * 2022-02-24 2023-08-31 京东方科技集团股份有限公司 线路板及其制造方法、功能背板、背光模组、显示装置

Similar Documents

Publication Publication Date Title
KR101338115B1 (ko) 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
US7977677B2 (en) Thin-film transistor substrate, method of manufacturing the same and display apparatus having the same
US6624864B1 (en) Liquid crystal display device, matrix array substrate, and method for manufacturing matrix array substrate
US8507916B2 (en) Thin film transistor substrate, LCD device including the same, and method for manufacturing thin film transistor substrate
US7951631B2 (en) Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same
US6707512B2 (en) Liquid crystal display units with data line being formed of molybdenum alloy having chromium content
US20090108264A1 (en) Laminated conductive film, electro-optical display device and production method of same
US10825840B2 (en) Thin-film transistor panel
US9911765B2 (en) Thin film transistor substrate including thin film transistor formed of oxide semiconductor and method for manufacturing the same
JP2008003319A (ja) Ｔｆｔアレイ基板及びその製造方法
JP2010165732A (ja) エッチング液及びこれを用いたパターン形成方法並びに液晶表示装置の製造方法
JP2006119564A (ja) 金属配線とその製造方法、金属配線を具備したアレイ基板及びその製造方法、並びにアレイ基板を具備した表示パネル
KR20130068112A (ko) 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법
US6930749B2 (en) Method for forming metal line of liquid crystal display device
KR101850066B1 (ko) 횡전계방식 액정표시장치용 어레이기판의 제조방법
JP4763568B2 (ja) トランジスタ基板
KR20130068116A (ko) 어레이 기판용 식각액 및 이를 이용한 어레이 기판의 제조방법
JP5667424B2 (ja) 薄膜トランジスタ、アクティブマトリクス基板、およびそれらの製造方法
KR102123038B1 (ko) 구리 합금층의 표면 안정화 방법
TWI462190B (zh) Liquid crystal display device
KR101329824B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR101356907B1 (ko) 평판표시장치의 제조방법, 및 상기 방법에 이용되는 식각액조성물
KR100590917B1 (ko) 액정표시소자의 제조방법
KR20160102662A (ko) 인듐산화막 식각액 조성물 및 이를 이용한 액정 표시 장치용 어레이 기판의 제조방법
KR101449749B1 (ko) 액정표시장치용 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application