KR20130067302A - Method of manufacturing printed circuit board, and printed circuit board obtained using method of manufacturing printed circuit board - Google Patents

Method of manufacturing printed circuit board, and printed circuit board obtained using method of manufacturing printed circuit board Download PDF

Info

Publication number
KR20130067302A
KR20130067302A KR1020137008689A KR20137008689A KR20130067302A KR 20130067302 A KR20130067302 A KR 20130067302A KR 1020137008689 A KR1020137008689 A KR 1020137008689A KR 20137008689 A KR20137008689 A KR 20137008689A KR 20130067302 A KR20130067302 A KR 20130067302A
Authority
KR
South Korea
Prior art keywords
printed wiring
wiring board
manufacturing
copper foil
etching
Prior art date
Application number
KR1020137008689A
Other languages
Korean (ko)
Other versions
KR101553635B1 (en
Inventor
카즈히로 요시카와
Original Assignee
미쓰이금속광업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰이금속광업주식회사 filed Critical 미쓰이금속광업주식회사
Publication of KR20130067302A publication Critical patent/KR20130067302A/en
Application granted granted Critical
Publication of KR101553635B1 publication Critical patent/KR101553635B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789Aqueous acid solution, e.g. for cleaning or etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

회로 사이에 노출된 절연 수지층의 표면 조도가 작아도, 절연 수지층면과 솔더 레지스트층의 양호한 밀착성을 갖는 프린트 배선판의 제조 방법을 제공하는 것을 목적으로 한다. 이 목적을 달성하기 위해, 무조화(無粗化) 동박을 접합한 동박 적층판(copper-clad laminate)을 이용해 프린트 배선판을 제조하는 방법으로서, 당해 무조화 동박을 동에칭액으로 에칭해 회로를 형성한 후에, 회로 사이에 노출된 절연 수지 표면에 정화 처리를 실시하고, 정화 처리를 실시한 당해 절연 수지 표면에 잔류하는 당해 무조화 동박의 표면 처리 금속 성분을, XPS 분석 장치(X선원: Al(Kα), 가속 전압: 15㎸, 빔 직경: 50㎛)로 반정량 분석했을 때 각 표면 처리 금속 성분을 검출 한계 이하로 하는 것을 특징으로 하는 프린트 배선판의 제조 방법 등을 채용한다.Even if the surface roughness of the insulated resin layer exposed between circuits is small, it aims at providing the manufacturing method of the printed wiring board which has favorable adhesiveness of the insulated resin layer surface and a soldering resist layer. In order to achieve this object, a method of manufacturing a printed wiring board using a copper-clad laminate in which an uncoated copper foil is bonded, in which a circuit is formed by etching the uncoated copper foil with a copper etching solution. Subsequently, the surface treatment metal component of the said non-harmonized copper foil which remains on the surface of the said insulated resin which performed the purification process by performing the purification process on the surface of the insulated resin exposed between circuits, and XPS analyzer (X-ray source: Al (K ( alpha)) And acceleration voltage: 15 kW, beam diameter: 50 µm), a method for producing a printed wiring board, or the like, wherein each surface-treated metal component is below a detection limit is employed.

Description

프린트 배선판의 제조 방법 및 그 프린트 배선판의 제조 방법을 이용해 얻어진 프린트 배선판{METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD, AND PRINTED CIRCUIT BOARD OBTAINED USING METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD}The printed wiring board obtained using the manufacturing method of a printed wiring board, and the manufacturing method of the printed wiring board {METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD, AND PRINTED CIRCUIT BOARD OBTAINED USING METHOD OF MANUFACTURING PRINTED CIRCUIT BOARD}

본 발명은 프린트 배선판의 제조 방법 및 그 프린트 배선판의 제조 방법을 이용해 얻어진 프린트 배선판에 관한 것이다. 특히, 솔더 레지스트층과 회로 사이에 노출된 절연 수지층 표면과의 밀착성이 뛰어난 프린트 배선판에 관한 것이다.This invention relates to the printed wiring board obtained using the manufacturing method of a printed wiring board, and the manufacturing method of the printed wiring board. In particular, it is related with the printed wiring board excellent in adhesiveness with the surface of the insulated resin layer exposed between a soldering resist layer and a circuit.

종래, 동박 적층판(copper-clad laminate)의 제조에 이용하는 동박은, 당해 동박의 절연 수지층과의 접합면에 조화 처리를 실시해, 이 조화 처리의 요철 형상이 절연 수지층의 표면에 파고든 상태가 되도록 함으로써, 물리적인 앵커 효과를 얻어 절연 수지층을 접합하였다. 따라서, 동박 적층판을 에칭법으로 회로 형성하고 동박층을 제거한 부위에서는, 조화 처리 형상이 전사된 요철이 있는 절연 수지층이 노출되었다. 이와 같은 요철이 있는 절연 수지층의 경우에는, 이 표면에 사후적으로 마련되는 솔더 레지스트층, 다층화할 때 사후적으로 적층되는 수지층과의 밀착성도 양호한 것이었다.Conventionally, the copper foil used for manufacture of a copper-clad laminate performs a roughening process on the bonding surface with the insulated resin layer of the said copper foil, so that the uneven | corrugated shape of this roughening process may be dug into the surface of the insulated resin layer. This obtained the physical anchor effect and bonded the insulated resin layer. Therefore, in the site | part which formed the copper foil laminated board by the etching method and removed the copper foil layer, the insulated resin layer with the unevenness | corrugation to which roughening process shape was transferred was exposed. In the case of such an uneven insulating resin layer, the adhesiveness with the soldering resist layer provided after this on the surface and the resin layer laminated | stacked later at the time of multilayering was also favorable.

그런데, 최근, 주요 휴대용 전자 기기인 휴대 전화, 모바일 컴퓨터, 휴대형 음악 플레이어, 디지털 카메라 등에 경박단소(輕薄短小)화와 함께 다기능화가 요구되게 되어, 내장하는 프린트 배선판에는 경박단소화와 함께, 배선 밀도를 향상시켜 다기능화에 대응할 수 있는 회로 형성이 요구되고 있다. 이와 같은 프린트 배선판을 제조하는데 있어서는, 동박 적층판이 구비하는 동박을 가능한 얇게 하고, 또한, 동박과 절연층의 접착면을 평탄하게 함으로써 양호한 에칭 팩터를 구비하는 미세 배선을 형성할 것이 요구되어, 무조화(無粗化) 동박을 사용하는 일도 많아지고 있다. 여기에서 말하는 무조화 동박은, 동박의 절연 수지층과의 접합면에 조화 처리를 실시하지 않는다. 따라서, 절연 수지층의 표면에 파고드는 상태가 되는 요철 형상의 조화 처리가 형성되지 않아, 동박과 절연 수지층 사이에 물리적인 앵커 효과를 얻을 수 없다.In recent years, however, multifunctionalization is required along with light and small and small, such as mobile phones, mobile computers, portable music players, and digital cameras, which are major portable electronic devices. There is a demand for circuit formation that can improve the performance and cope with multifunctionality. In manufacturing such a printed wiring board, it is required to form a fine wiring having a good etching factor by making the copper foil included in the copper foil laminated plate as thin as possible and flattening the contact surface between the copper foil and the insulating layer. Increasingly, copper foil is used. The non-harmonized copper foil here does not perform a roughening process on the bonding surface with the insulated resin layer of copper foil. Therefore, the roughening process of the uneven | corrugated shape which becomes the state which penetrates into the surface of the insulated resin layer is not formed, and a physical anchor effect cannot be obtained between copper foil and an insulated resin layer.

그 결과, 무조화 동박을 접합한 동박 적층판을 이용해 프린트 배선판을 제조하면, 에칭법으로 회로 형성해 동박층을 제거한 부위는 요철 형상이 없는 평탄한 절연 수지층이 노출되기 때문에 앵커 효과가 발휘되지 않아, 그 외층에 형성하는 솔더 레지스트층이나 절연 수지층과의 밀착성이 떨어지게 된다. 따라서, 흡습한 상태에서 퓨징(fusing) 등의 가열 공정을 실시하면, 솔더 레지스트층이 절연 수지층으로부터 박리하는 현상(디라미네이션)이 발생하는 문제가 생기는 경우가 있었다. 디라미네이션이 발생한 프린트 배선판의 단면을 도 6에 나타낸다. 도 6에서는, 절연 수지 기재(BM)와 솔더 레지스트(PSR)의 사이에, 동회로(CC)의 바로 옆까지 공간(디라미네이션(DL))이 존재하고 있는 것을 분명하게 관찰할 수 있다.As a result, when a printed wiring board is manufactured using the copper foil laminated board which bonded the uncoated copper foil, the anchoring effect is not exhibited because the flat insulating resin layer which does not have an uneven shape exposes the site | part which formed the circuit by the etching method and removed the copper foil layer, Adhesiveness with the soldering resist layer and insulating resin layer formed in an outer layer will fall. Therefore, when a heating process such as fusing is performed in a hygroscopic state, a problem may occur in which a phenomenon (delamination) of the solder resist layer peels off from the insulating resin layer occurs. 6 shows a cross section of a printed wiring board on which delamination has occurred. In FIG. 6, it can be clearly observed that the space (delamination DL) exists between the insulating resin base material BM and the soldering resist PSR to the immediate side of the copper circuit CC.

또한, 디라미네이션이 발생한 부위에서는, 회로에의 통전에 의한 표층 마이그레이션(migration)이 발생하기 쉬워져, 프린트 배선판으로서의 장기 신뢰성을 보장하기 힘들다. 이와 같은 솔더 레지스트층과 절연 수지층의 흡습·내열 밀착성을 향상시키는 기술로서, 이하의 특허 문헌 1 및 특허 문헌 2에 개시된 기술이 있다.In addition, in the site where the delamination has occurred, surface layer migration due to energization to the circuit easily occurs, and it is difficult to ensure long-term reliability as a printed wiring board. As a technique of improving the moisture absorption and heat resistance adhesiveness of such a soldering resist layer and an insulated resin layer, the technique disclosed by the following patent documents 1 and patent documents 2 is mentioned.

특허 문헌 1은, 미세 배선 형성이나 전기 특성, 제조 비용면에서 유리하고, 또한 신뢰성이 높은 프린트 배선판의 제조 방법을 제공하는 것을 목적으로 하여, 표면의 10점 평균 조도(Rz)가 2.0㎛ 이하의 금속박을 이용하는 프린트 배선판의 제조 방법에 있어서, 솔더 레지스트를 도포 또는 적층할 때의 전처리로서 솔더 레지스트층과의 접착계면이 되는 수지 표면에 조화 처리를 실시하는 공정을 갖는 프린트 배선판의 제조 방법을 개시하고 있다.Patent Document 1 provides a method for producing a printed wiring board that is advantageous in terms of fine wiring formation, electrical characteristics, and manufacturing cost, and has a high reliability, and has a 10-point average roughness Rz of the surface of 2.0 µm or less. In the manufacturing method of the printed wiring board using metal foil, it discloses the manufacturing method of the printed wiring board which has the process of roughening on the resin surface used as an adhesive interface with a soldering resist layer as a pretreatment at the time of apply | coating or laminating | stacking a soldering resist, have.

그리고, 이 특허 문헌 1의 실시예에는, 전해 동박(F0-WS-18, 후루카와서킷포일 주식회사 제품, 18㎛ 두께, Rz=1.8㎛)의 실란 커플링제 처리된 피접착면에 수지 조성물을 두께가 3.0㎛가 되도록 도포하고, 잔류 용제가 5 중량% 이하가 되도록 160℃에서 10분 정도 건조한 수지 부착 동박을, 4매 겹친 히타치 화성공업 주식회사 제품 글라스 클로스(Glass-cloth) 절연층 고Tg 에폭시 수지 프리프레그 GEA-679F(두께 0.1㎜)의 상하에 배치하고, 180℃, 2.5 ㎫의 조건으로 1시간 프레스 성형해 제조한 동박 적층판을 이용해, 불필요한 부분의 동박을 염화철계 에칭액 등에 의해 제거한 프린트 배선판을, 3% 수산화 나트륨+6% 과망간산 칼륨 수용액으로 처리해 화학 조화한 절연 수지 기판상에 히타치 화성공업 주식회사 제품 SR-7200G(솔더 레지스트)를 적층해, 121℃, 습도 100%, 2 기압의 조건으로 2시간 처리한 후, 260℃의 땜납욕에 20초 침지, 또는, 121℃, 습도 100%, 2 기압의 조건으로 196시간 처리해도 솔더 레지스트에 부풀음(swelling) 등이 발생하지 않는다는 기재가 있다.And in the Example of this patent document 1, the thickness of a resin composition was made to the to-be-adhered surface treated with the silane coupling agent of the electrolytic copper foil (F0-WS-18, the product made from Furukawa Circuit Foil, 18 micrometers thickness, Rz = 1.8 micrometers). Glass-cloth insulation layer high Tg epoxy resin prep made of Hitachi Chemicals Co., Ltd. which laminated | stacked 4 sheets of copper foil with resin dried at 160 degreeC for 10 minutes so that it might become 3.0 micrometers, and the residual solvent became 5 weight% or less. Using the copper foil laminated board which was arrange | positioned above and below leg GEA-679F (thickness 0.1mm), and press-molded on 180 degreeC and 2.5 MPa conditions for 1 hour, the copper foil of the unnecessary part was removed by the iron chloride type etching liquid etc., Hitachi Chemical Co., Ltd. SR-7200G (solder resist) is laminated on the insulation resin board which we treated with 3% sodium hydroxide + 6% potassium permanganate aqueous solution, and chemically harmonized, and is 121 degrees Celsius, 100% of humidity, 2 standard atmosphere After treatment for 2 hours with a gun, there is a description that 20 seconds immersion in a solder bath at 260 ° C, or 196 hours at 121 ° C, 100% humidity and 2 atmospheres does not cause swelling or the like in the solder resist. .

또한, 특허 문헌 2는, 절연층과 밀착하는 면의 표면 조도가 작은 금속박을 사용한 경우라도, 금속박 제거 후의 절연층상의 솔더 레지스트의 밀착을 확보할 수 있어, PCT에 대한 신뢰성이 뛰어나면서 또한 미세 배선을 갖고, 고주파 신호의 전송 손실이 적은 회로 기판을 제공하는 것을 목적으로 하여, 절연층상에 금속박을 접합한 금속박 부착 적층판의 금속박을 제거해 형성한 도체 패턴을 갖는 회로 기판에 있어서, 금속박을 제거한 후에 노출된 절연층 표면에 조면 형상을 형성한 회로 기판 및 그 제조 방법을 개시하고 있다.Moreover, even when the metal foil with the small surface roughness of the surface which contact | connects an insulating layer is used, patent document 2 can ensure the contact | adherence of the soldering resist on the insulating layer after metal foil removal, and it is excellent in reliability with respect to PCT, and fine wiring A circuit board having a conductor pattern formed by removing a metal foil of a laminated sheet with a metal foil in which a metal foil is bonded onto an insulating layer, for the purpose of providing a circuit board having a low transmission loss of a high frequency signal. The circuit board which provided the rough surface shape on the surface of the insulating layer which were made, and its manufacturing method are disclosed.

그리고, 이 특허 문헌 2의 실시예에는, 흑화 처리를 실시한 내층 코어재의 양면에, 절연층으로서 히타치 화성공업 주식회사 제품 GEA-679FG를 개재하여 히타치 화성공업 주식회사 제품 프로파일프리 동박 PF-E-3을 핫 프레스를 이용해 접합하고, 세미 애디티브법(semi-addtive method)에 의해 도체 패턴을 형성한 프린트 배선판에, 플라즈마 가스로서 산소를 이용해 출력 1000W, 분위기 압력 100㎩로 5분간 산소 플라즈마 처리를 실시한 후, 화학 에칭 처리(멕(MEC) 주식회사 제품, CZ-8100)로 도체 패턴 표면의 조화 처리를 행하고, 다음으로, 드라이 필름 타입의 솔더 레지스트인 타이요 잉크 제조 주식회사 제품 PFR-800 AUS402를 진공 라미네이트해 제작한 프린트 배선판을, 프레셔 쿠커 테스트(Pressure Cooker Test(PCT): 121℃, 100 %RH, 2 atm에서 96시간 연속 보관) 후, 실체 현미경으로 관찰해, 절연층과 솔더 레지스트 사이에 박리가 없었다고 하는 기재가 있다.And in the Example of this patent document 2, the Hitachi Chemicals Co., Ltd. product profile free copper foil PF-E-3 was hot-pressed through the Hitachi Chemicals Co., Ltd. product GEA-679FG as an insulation layer on both surfaces of the inner-layer core material which performed blackening process. After bonding to the printed circuit board by bonding using a press and forming a conductor pattern by a semi-additive method, oxygen plasma treatment was performed for 5 minutes at an output 1000 W and an atmospheric pressure of 100 kPa using oxygen as a plasma gas. The roughening process of the conductor pattern surface is performed by the chemical etching process (CZ-8100 by MEC Co., Ltd.), and vacuum-laminated PFR-800 AUS402 by Taiyo Ink Manufacturing Co., Ltd. which is a dry film type soldering resist was produced. Printed wiring boards were subjected to a pressure cooker test (PCT): 121 ° C., 100% RH, 96 hours continuous at 2 atm), followed by a stereo microscope. Chalhae, a base material eopeotdago the peeling between the insulating layer and the solder resist.

즉, 특허 문헌 1과 특허 문헌 2에 기재된 기술은, 표면 조도가 작은 금속박을 이용한 금속박 접합 적층판의 금속박을 에칭하여, 노출된 절연층의 표면을 가공함으로써, 조화 처리가 행해진 동박을 이용한 경우의 요철을 구비한 절연 수지층의 노출면과 동등 레벨의 표면 조도를 갖는 상태를 얻는 것으로, 절연 수지층과 솔더 레지스트 사이의 양호한 흡습·내열 밀착성을 확보하고 있다.That is, the technique of patent document 1 and patent document 2 has the unevenness | corrugation at the time of using the copper foil with which roughening process was performed by etching the metal foil of the metal foil bonding laminated board which used the metal foil with small surface roughness, and processing the surface of the exposed insulating layer. By obtaining the state which has the surface roughness of the level equivalent to the exposed surface of the insulated resin layer provided with, the favorable moisture absorption and heat resistant adhesiveness between an insulated resin layer and a soldering resist is ensured.

분명히, 특허 문헌 1 및 특허 문헌 2에 개시된 발명과 같이, 표면 조도가 작은 동박을 이용한 동박 적층판의 동박층을 에칭 가공해 회로 형상을 형성하고, 회로 사이에 노출된 절연 수지층의 표면을 가공해, 조화 처리가 행해진 동박을 이용한 경우의 요철을 구비한 절연 수지층의 노출면과 동등 레벨의 표면 조도를 갖는 상태를 얻은 다음, 특허 문헌 1에 기재된 프레셔 쿠커 테스트(121℃, 습도 100%, 2 기압의 조건으로 2시간 처리) 후, 260℃의 땜납욕에 20초간 침지해도, 절연층과 솔더 레지스트층 사이에 직경 20㎛ 이상의 스팟 형상 디라미네이션의 발생은 보이지 않는다.Obviously, as in the inventions disclosed in Patent Documents 1 and 2, the copper foil layer of the copper foil laminated plate using the copper foil having a small surface roughness is etched to form a circuit shape, and the surface of the insulating resin layer exposed between the circuits is processed. After obtaining the state which has the surface roughness of the level equivalent to the exposed surface of the insulated resin layer provided with the unevenness | corrugation in the case of using the copper foil to which the roughening process was performed, the pressure cooker test (121 degreeC, 100% of humidity, 2) described in patent document 1 Even after immersing in a 260 degreeC solder bath for 20 second after 2 hours of conditions on atmospheric pressure, generation | occurrence | production of spot shape lamination of 20 micrometers or more in diameter between an insulation layer and a soldering resist layer is not seen.

특허 문헌 1: 일본 특허공개 2008-16794호 공보Patent Document 1: Japanese Patent Application Laid-Open No. 2008-16794 특허 문헌 2: 일본 특허공개 2010-103153호 공보Patent Document 2: Japanese Patent Application Laid-Open No. 2010-103153

그러나, 특허 문헌 1 및 특허 문헌 2에 기재된 바와 같이, 노출된 매끄러운 절연층의 표면을 가공함으로써, 조화 처리가 행해진 동박을 이용했을 경우의 요철을 갖는 절연 수지층의 노출면과 동등 레벨의 표면 조도까지 가공을 행하는 것은, 프린트 배선판의 제조 비용의 상승을 초래하고, 동일면 내에서의 균일한 조화 처리를 행한다는 관점에서도 제조 조건의 관리 비용이 증가하기 때문에 바람직하지 않다.However, as described in Patent Literature 1 and Patent Literature 2, the surface roughness at the level equivalent to that of the exposed surface of the insulating resin layer having irregularities when the copper foil subjected to the roughening treatment was used by processing the exposed smooth insulating layer surface. It is not preferable to carry out processing until the manufacturing cost of a printed wiring board increases and the management cost of manufacturing conditions increases from a viewpoint of performing uniform roughening process in the same plane.

따라서, 시장에서는, 프린트 배선판의 제조 비용 및 관리 비용을 삭감하기 위해, 회로 사이에 노출된 절연 수지층의 표면을 조화하지 않고 평탄한 채로 특허 문헌 1 및 특허 문헌 2에 기재된 발명과 동등한 절연 수지층과 솔더 레지스트층의 양호한 밀착성을 갖는 프린트 배선판의 안정적인 공급이 요구되고 있었다.Therefore, in the market, in order to reduce the manufacturing cost and the management cost of a printed wiring board, the insulating resin layer equivalent to the invention of patent document 1 and patent document 2 and the flat surface without roughening the surface of the insulating resin layer exposed between circuits, The stable supply of the printed wiring board which has favorable adhesiveness of a soldering resist layer was calculated | required.

따라서, 예의 연구한 결과, 본 발명자는 동박을 동에칭액으로 에칭한 후의 회로 사이에 노출된 절연 수지층 표면에 잔류하는 동박의 녹방지 성분에 착안해, 솔더 레지스트층과 절연 수지 표면의 흡습·내열 밀착성을 안정화시키는 방법을 발명하기에 이르렀다.Therefore, as a result of earnest research, the present inventors pay attention to the rust-preventing component of the copper foil remaining on the surface of the insulating resin layer exposed between the circuits after the copper foil is etched with the copper etching solution, and the moisture absorption and heat resistance of the solder resist layer and the insulating resin surface. It came to invent the method of stabilizing adhesiveness.

본 발명에 따른 프린트 배선판의 제조 방법: 본 발명에 따른 프린트 배선판의 제조 방법은, 무조화 동박을 접합한 동박 적층판을 이용해 프린트 배선판을 제조하는 방법으로서, 무조화 동박을 동에칭액으로 에칭해 회로를 형성한 후에, 회로 사이에 노출된 절연 수지 표면에 정화 처리를 실시해, 정화 처리를 실시한 당해 절연 수지 표면에 잔류하는 당해 무조화 동박의 표면 처리 금속 성분을, XPS 분석 장치(X선원: Al(Kα), 가속 전압: 15㎸, 빔 직경: 50㎛)로 반정량 분석했을 때 각 표면 처리 금속 성분을 검출 한계 이하로 하는 것을 특징으로 한다.The manufacturing method of the printed wiring board which concerns on this invention: The manufacturing method of the printed wiring board which concerns on this invention is a method of manufacturing a printed wiring board using the copper foil laminated board which bonded uncoated copper foil, Comprising: A circuit is etched by etching an uncoated copper foil with copper etching liquid. After formation, the surface treatment metal component of the said uncoated copper foil which remained in the surface of the said insulated resin which performed the purification process by performing the purification process on the surface of the insulated resin exposed between circuits, and XPS analyzer (X-ray source: Al (Kα) And acceleration voltage: 15 mA, beam diameter: 50 µm), characterized in that each surface-treated metal component is below the detection limit.

본 발명에 따른 솔더 레지스트층 형성 후의 프린트 배선판의 제조 방법: 본 발명에 따른 솔더 레지스트층 형성 후의 프린트 배선판의 제조 방법은, 전술한 프린트 배선판의 제조 방법에서 설명한 정화 처리를 행한 후에, 솔더 레지스트층을 형성하는 것을 특징으로 한다.Manufacturing method of printed wiring board after soldering resist layer formation which concerns on this invention: The manufacturing method of the printed wiring board after formation of the soldering resist layer which concerns on this invention performs a soldering resist layer after performing the purification process demonstrated by the manufacturing method of the above-mentioned printed wiring board. It is characterized by forming.

본 발명에 따른 프린트 배선판: 본 발명에 따른 프린트 배선판은, 본 발명에 따른 프린트 배선판의 제조 방법에서 얻어진 솔더 레지스트층 형성 후의 프린트 배선판으로서, 121℃, 습도 100%, 2 기압의 조건에서 5시간 처리 후, 260℃의 땜납욕에 60초 침지했을 때, 솔더 레지스트층과 절연 수지 표면의 사이에 직경 20㎛ 이상의 스팟 형상의 디라미네이션이 발생하지 않는 것을 특징으로 한다.Printed wiring board which concerns on this invention: The printed wiring board which concerns on this invention is a printed wiring board after formation of the soldering resist layer obtained by the manufacturing method of the printed wiring board which concerns on this invention, and it processes for 5 hours on condition of 121 degreeC, 100% of humidity, and 2 atmospheres. Subsequently, when immersed in a 260 degreeC solder bath for 60 second, spot delamination of 20 micrometers or more in diameter does not generate | occur | produce between a soldering resist layer and the insulating resin surface.

본 발명에 따른 프린트 배선판의 제조 방법을 이용함으로써, 회로 에칭을 행한 후에, 회로 사이에 노출된 절연 수지 표면을 조화하지 않고서도, 프레셔 쿠커 테스트(121℃, 습도 100%, 2 기압의 조건에서 5시간 처리) 후, 260℃의 땜납욕에 60초간 이상 침지해도, 직경 20㎛ 이상의 스팟 형상의 디라미네이션이 발생하지 않는 프린트 배선판을 안정적으로 공급할 수 있다.By using the manufacturing method of the printed wiring board which concerns on this invention, after carrying out a circuit etching, the pressure cooker test (121 degreeC, 100% of humidity, 5 atmospheres) on condition of 5 atmospheres, without harmonizing the surface of the insulating resin exposed between circuits. After time processing), even if it is immersed in a 260 degreeC solder bath for 60 second or more, the printed wiring board which does not produce the spot lamination of 20 micrometers or more in diameter can be stably supplied.

이 제조 방법으로 얻어진 프린트 배선판은, 회로 사이에 노출된 절연 수지층의 표면이 평탄하면서, 극히 가혹한 프레셔 쿠커 테스트 후에도, 실용상 문제가 되는 절연 수지층과 솔더 레지스트 사이의 직경 20㎛ 이상의 스팟 형상의 디라미네이션이 발생하지 않는다는 특성을 보여, 내(耐)마이그레이션 성능에도 뛰어나기 때문에, 장기간의 사용 안정성이 뛰어난 고품질의 제품이 된다.In the printed wiring board obtained by this manufacturing method, the surface of the insulated resin layer exposed between circuits is flat, and even after an extremely harsh pressure cooker test, a spot shape having a diameter of 20 µm or more between the insulated resin layer and the solder resist which becomes a practical problem. It exhibits the property that no delamination occurs and is also excellent in migration performance, resulting in a high quality product with excellent long-term stability of use.

도 1은 실시예 3에서의 마이크로 에칭 직후에, 프린트 배선판의 회로 사이에 노출된 절연 수지층 표면의 주사형 전자현미경 관찰상이다.
도 2는 실시예 3에서의 플라즈마 에칭 직후에, 프린트 배선판의 회로 사이에 노출된 절연 수지층 표면의 주사형 전자현미경 관찰상이다.
도 3은 실시예 3에서의 회로 형성 직후에, 프린트 배선판의 회로 사이에 노출된 절연 수지층 표면의 주사형 전자현미경 관찰상이다.
도 4는 비교예 1에서 발생한 디라미네이션을, 투과광을 이용해 솔더 레지스트층측에서 관찰한 표면 관찰상이다.
도 5는 비교예 2에서 발생한 디라미네이션을, 투과광을 이용해 솔더 레지스트층측에서 관찰한 표면 관찰상이다.
도 6은 디라미네이션이 발생한 프린트 배선판의 단면 관찰상이다.
1 is a scanning electron microscope observation image of the surface of an insulating resin layer exposed between circuits of a printed wiring board immediately after the micro etching in Example 3. FIG.
FIG. 2 is a scanning electron microscope observation image of the surface of the insulating resin layer exposed between the circuits of the printed wiring board immediately after the plasma etching in Example 3. FIG.
3 is a scanning electron microscope observation image of the surface of the insulating resin layer exposed between the circuits of the printed wiring board immediately after the circuit formation in Example 3. FIG.
4 is a surface observation image of the delamination generated in Comparative Example 1 observed from the solder resist layer side using transmitted light.
5 is a surface observation image of the delamination generated in Comparative Example 2 observed from the solder resist layer side using transmitted light.
6 is a cross-sectional observation image of a printed wiring board on which delamination has occurred.

본 발명에 따른 프린트 배선판의 제조 형태: 본 발명에 따른 프린트 배선판의 제조 방법은, 무조화 동박을 접합한 동박 적층판을 이용해 프린트 배선판을 제조하는 방법으로서, 무조화 동박을 동에칭액으로 에칭해 회로를 형성한 후에, 회로 사이에 노출된 절연 수지 표면에 정화 처리를 실시해, 정화 처리를 실시한 당해 절연 수지 표면에 잔류하는 당해 무조화 동박의 표면 처리 금속 성분을, XPS 분석 장치(X선원: Al(Kα), 가속 전압: 15㎸, 빔 직경: 50㎛)로 반정량 분석했을 때 각 표면 처리 금속 성분을 검출 한계 이하로 하는 것을 특징으로 한다. 즉, 본 발명에 따른 프린트 배선판의 특징은, 에칭해 회로를 형성한 후에, 회로 사이에 노출된 절연 수지 표면에 잔류하는 무조화 동박의 표면 처리 금속 성분을 가능한 한 제거한다는 점에 있다. 회로 사이에 노출된 절연 수지층 표면에 당해 금속 성분이 잔류하면, 솔더 레지스트층과 절연 수지층 사이의 밀착성에 악영향을 주어, 통전시의 내마이그레이션성을 열화시키기 때문이다. 또한, 이와 같이 회로 사이에 노출된 절연 수지층 표면의 잔류 금속 성분을 제거함으로써, 종래의 방법에서 채용하는 당해 절연 수지 표면의 조화 수준까지 과도한 조화 처리를 하지 않아도, 그 표면에 마련하는 솔더 레지스트층이나 외층에 마련하는 절연 수지층 사이의 흡습·내열 밀착성을 양호하게 유지할 수 있다. 한편, 본 발명에서의 흡습·내열 밀착성은 소정의 프레셔 쿠커 테스트와 땜납 내열 시험을 조합하여 판단한 것이다.Manufacture form of printed wiring board which concerns on this invention: The manufacturing method of the printed wiring board which concerns on this invention is a method of manufacturing a printed wiring board using the copper foil laminated board which bonded uncoated copper foil, Comprising: A circuit is etched by etching an uncoated copper foil with copper etching liquid. After formation, the surface treatment metal component of the said uncoated copper foil which remained in the surface of the said insulated resin which performed the purification process by performing the purification process on the surface of the insulated resin exposed between circuits, and XPS analyzer (X-ray source: Al (Kα) And acceleration voltage: 15 mA, beam diameter: 50 µm), characterized in that each surface-treated metal component is below the detection limit. That is, the characteristic of the printed wiring board which concerns on this invention is to remove as much as possible the surface-treated metal component of the uncoated copper foil which remain | survives on the insulating resin surface exposed between circuits after etching and forming a circuit. This is because if the metal component remains on the surface of the insulating resin layer exposed between the circuits, the adhesiveness between the solder resist layer and the insulating resin layer is adversely affected and the migration resistance at the time of energization is deteriorated. In addition, by removing the residual metal component of the surface of the insulating resin layer exposed between the circuits in this way, a soldering resist layer provided on the surface of the insulating resin layer is provided on the surface even without excessive roughening treatment up to the roughness level of the surface of the insulating resin employed in the conventional method. In addition, the moisture absorption and heat resistance adhesiveness between the insulating resin layers provided in the outer layer can be maintained satisfactorily. In addition, the moisture absorption and heat resistant adhesiveness in this invention are judged combining the predetermined pressure cooker test and the solder heat test.

먼저, 본 발명에서 이용하는 '무조화 동박을 접합한 동박 적층판'에 관해 설명한다. 여기에서 말하는 '무조화 동박을 접합한 동박 적층판'이란, 최외층의 동박으로서 무조화 동박을 사용하고 있는 동박 적층판의 총칭이며, 소위, 편면 동박 적층판, 양면 동박 적층판, 내층 코어 기재를 내포한 다층 동박 적층판의 모든 개념을 포함하는 것이다. 또한, 무조화 동박으로는 전해 동박, 압연 동박 및 캐리어 부착 극박동박을 사용할 수 있고, 두께에 있어서도 특별한 한정은 없다.First, the "copper foil laminated board which bonded the uncoated copper foil" used by this invention is demonstrated. The "copper laminated board which bonded the uncoated copper foil" here is a generic term of the copper foil laminated board which uses the uncoated copper foil as the outermost copper foil, and is what is called the single-sided copper foil laminated board, the double-sided copper foil laminated board, and the multilayer core containing the inner core base material. It is to include all the concepts of copper clad laminate. As the non-harmonized copper foil, an electrolytic copper foil, a rolled copper foil, and an ultrathin copper foil with a carrier can be used, and the thickness is not particularly limited.

또한, 당해 동박의 표면 처리에 관해서도 특별한 한정은 없고, 녹방지 성분으로는 니켈-아연 합금, 니켈-코발트 합금, 니켈-아연-몰리브덴 합금, 니켈-코발트-몰리브덴 합금, 아연-주석 합금, 크로메이트 처리 등의 각종 합금을 이용하는 것도 가능하다. 또한, 동박의 절연 수지층과의 접촉면에는, 에폭시계 실란 커플링제, 아미노계 실란 커플링제, 메르캅토계 실란 커플링제 등의 실란 커플링제 처리층을 마련하는 것도 밀착성 향상의 관점에서 바람직하다.Moreover, there is no special limitation also regarding the surface treatment of the said copper foil, As a rust prevention component, a nickel- zinc alloy, nickel- cobalt alloy, nickel- zinc- molybdenum alloy, nickel- cobalt- molybdenum alloy, zinc- tin alloy, chromate treatment It is also possible to use various alloys such as these. Moreover, it is also preferable from a viewpoint of adhesive improvement to provide silane coupling agent process layers, such as an epoxy silane coupling agent, an amino silane coupling agent, and a mercapto silane coupling agent, in the contact surface with the insulated resin layer of copper foil.

그리고, 동박 적층판의 제조에 이용하는 절연 수지층은, 그 수지 성분, 수지 내에 배치하는 글라스 클로스나 유리 부직포 등의 골격재에 관해서도, 특별한 한정은 없다. 또한, 당해 절연 수지층은 필러 입자를 함유할 수도 있다.And the insulating resin layer used for manufacture of a copper foil laminated board does not have a restriction | limiting in particular also about the skeleton component, such as a glass cloth and a glass nonwoven fabric arrange | positioned in the resin component and resin. In addition, the said insulated resin layer may contain filler particle.

그러나, 무조화 동박과 절연 수지층의 밀착성을 고려하면, 당해 동박 적층판의 최외층에 무조화 동박을 마련하는데 있어서, 프라이머 수지층 부착 무조화 동박을 이용하는 것이 바람직하다. 프라이머 수지층 부착 무조화 동박이란, 조화 처리를 실시하지 않은 동박의 편면에 수지 기재와의 양호한 밀착성을 확보하기 위한 극박 프라이머 수지층을 마련한 동박이다. 이와 같은 프라이머 수지층 부착 무조화 동박으로는, 예를 들면, 미쓰이 금속 광업 주식회사 제품 'Multi Foil G: 약칭 MFG'나, 히타치 화성 공업 주식회사 제품 'PF-E' 등을 이용할 수 있다. 이때의 프라이머 수지층은 동박과 절연 수지의 쌍방에 대해 접착력을 발휘하는 것으로서, 무조화 동박과 절연 수지층의 양호한 밀착성을 확보하는 것이 쉬워진다.However, in consideration of the adhesiveness between the uncoated copper foil and the insulated resin layer, in order to provide an uncoated copper foil in the outermost layer of the copper foil laminate, it is preferable to use an uncoated copper foil with a primer resin layer. Unharmonized copper foil with a primer resin layer is copper foil which provided the ultra-thin primer resin layer for ensuring favorable adhesiveness with a resin base material on the single side | surface of the copper foil which has not performed the roughening process. As such an uncoated copper foil with a primer resin layer, Mitsui Metal Mining Co., Ltd. product "Multi Foil G: abbreviation MFG", Hitachi Chemical Co., Ltd. "PF-E", etc. can be used, for example. At this time, the primer resin layer exhibits adhesive force to both the copper foil and the insulating resin, and it becomes easy to ensure good adhesion between the uncoated copper foil and the insulating resin layer.

본 발명에 따른 프린트 배선판의 제조 방법에 있어서는, 서브트랙티브법(subtractive method)이나 세미 애디티브법(semi-addtive method)을 이용해 회로를 형성할 수 있다. 서브트랙티브법이라면, 먼저 당해 동박 적층판의 최외층에 있는 무조화 동박을 동에칭액으로 에칭해 불필요한 동박 부위를 제거해 회로를 형성한다. 이때의 회로 형성 방법은, 외층 동박의 표면에 에칭 레지스트층을 형성하고, 에칭 레지스트 패턴을 노광, 현상한 후, 동에칭액을 이용해 회로 패턴을 형성하고, 최종적으로 에칭 레지스트를 제거해 프린트 배선의 회로를 형성된다. 또한, 세미 애디티브법이라면, 무조화 동박을 접합한 동박 적층판의 비어 홀을 형성하는 위치에 구멍을 뚫는다. 그 후, 무전해 동도금을 실시하고, 형성한 무전해 동도금층의 표면에 도금 레지스트층을 형성해, 도금 레지스트 패턴을 노광, 현상한다. 그 후, 동을 전기 도금해 회로 패턴을 형성하고, 도금 레지스트를 제거하고 나서 동에칭액으로 무조화 동박을 에칭 제거함으로써 프린트 배선판의 회로를 형성한다.In the manufacturing method of the printed wiring board which concerns on this invention, a circuit can be formed using a subtractive method or a semi-additive method. In the subtractive method, first, an uncoated copper foil in the outermost layer of the copper foil laminate is etched with a copper etching solution to remove unnecessary copper foil portions to form a circuit. The circuit formation method at this time forms an etching resist layer on the surface of an outer layer copper foil, exposes and develops an etching resist pattern, forms a circuit pattern using the copper etching liquid, finally removes an etching resist, and forms the circuit of a printed wiring. Is formed. Moreover, if it is a semiadditive process, a hole is made in the position which forms the via hole of the copper foil laminated board which bonded uncoated copper foil. Then, electroless copper plating is performed, a plating resist layer is formed on the surface of the formed electroless copper plating layer, and a plating resist pattern is exposed and developed. Thereafter, copper is electroplated to form a circuit pattern, and after removing the plating resist, the circuit of the printed wiring board is formed by etching away the uncoated copper foil with the copper etching solution.

본 발명에 따른 프린트 배선판의 제조 방법은, 통상적으로, 염화동 에칭액, 염화철 에칭액, 황산-과산화수소계 에칭액 등의 동에칭액의 종류에 관해 특별한 한정이 없이 모두 사용할 수 있다. 그러나, 동에칭액으로 황산-과산화수소계 에칭액을 이용한 경우에 적용하는 것이 가장 바람직하다. 현재로는, 동에칭액 중에서도 '황산-과산화수소계 에칭액'은 미세 피치 회로의 형성에 매우 적합한 것으로부터, 세미 애디티브법에서 일반적으로 이용되는 에칭액이다. 그러나, '황산-과산화수소계 에칭액'을 이용하면, 동을 에칭해 회로를 형성한 후에 회로 사이에 노출된 절연 수지 표면에, 무조화 동박의 표면 처리 금속 성분으로서 비교적 에칭 제거가 곤란하다고 여겨지는 니켈, 몰리브덴, 코발트, 주석 등의 성분이 잔류하기 쉬운 경향이 있다. 따라서, 본 발명에 따른 프린트 배선판의 제조 방법은, 회로를 형성할 때 동에칭액으로서 '황산-과산화수소계 에칭액'을 이용하는 경우를 상정한 프린트 배선판의 제조 방법에 적합하다고 할 수 있다.The manufacturing method of the printed wiring board which concerns on this invention can be normally used without a restriction | limiting in particular about the kind of copper etching liquid, such as a copper chloride etching liquid, an iron chloride etching liquid, and a sulfuric acid-hydrogen peroxide type etching liquid. However, it is most preferable to apply when the sulfuric acid-hydrogen peroxide type etching liquid is used as the copper etching solution. Currently, the "sulfuric acid-hydrogen peroxide type etching liquid" is an etching solution generally used by the semiadditive process because it is very suitable for formation of a fine pitch circuit among copper etching solutions. However, when the sulfuric acid-hydrogen peroxide-based etching solution is used, nickel is considered to be relatively difficult to remove as a surface-treated metal component of an uncoated copper foil on the surface of the insulating resin exposed between the circuits after etching copper. , Components such as molybdenum, cobalt and tin tend to remain. Therefore, it can be said that the manufacturing method of the printed wiring board which concerns on this invention is suitable for the manufacturing method of the printed wiring board which assumed the case of using a "sulfuric acid-hydrogen peroxide type etching liquid" as a copper etching liquid when forming a circuit.

이상과 같이 하여 회로 형성이 종료하면, 그 후, 회로 사이에 노출된 절연 수지 표면에 잔류하는 무조화 동박의 표면 처리 금속 성분을 제거한다. 이 조작을 '정화 처리'라고 칭한다. 정화 처리의 달성도는 절연 수지 표면에 잔류하는 무조화 동박의 표면 처리 금속 성분을, XPS 분석 장치(X선원: Al(Kα), 가속 전압: 15㎸, 빔 직경: 50㎛)로 반정량 분석하여 판단한다. 이와 같은 방법을 이용하는 이유는 다음과 같다. 예를 들면, 정화한 후의 노출된 절연 수지층을 진한 황산 등으로 용해하고, ICP 분석법이나 원자 흡광 분석법 등의 고감도의 직접 분석 방법을 이용해, 잔류하는 금속 원소량을 확인하는 것이 이상적이다. 그러나, 이러한 화학적 분석 방법은 순서가 번잡해 시간이 걸리기 때문에, 제조 공정에서 실시할 수 있는 방법이 아니다. 이에 대해, XPS 분석 장치를 이용하는 방법이라면, 간단하게 측정이 가능하기 때문에, 제조 공정에서 실시할 수 있다.When circuit formation is complete | finished as mentioned above, the surface-treated metal component of the uncoated copper foil which remain | survives on the insulating resin surface exposed between circuits is removed after that. This operation is called "purification process." Achievement of the purification process semi-quantitatively analyzes the surface-treated metal component of the uncoated copper foil which remain | survives on the insulating resin surface by XPS analyzer (X-ray source: Al (Kα), acceleration voltage: 15 mA, beam diameter: 50 micrometers). To judge. The reason for using such a method is as follows. For example, it is ideal to dissolve the exposed insulating resin layer after purification with concentrated sulfuric acid or the like and to confirm the amount of remaining metal elements by using a high sensitivity direct analysis method such as ICP analysis or atomic absorption spectrometry. However, such a chemical analysis method is not a method which can be performed in a manufacturing process, because order is complicated and time-consuming. On the other hand, if it is a method using an XPS analysis apparatus, since it can measure easily, it can implement in a manufacturing process.

XPS 분석 장치를 이용한 반정량 분석에 있어서, 절연 수지 표면에 검출되는 동박의 표면 처리 금속 성분이 검출 한계 이하가 될 때까지 청정화가 필요하다. 즉, 이 방법에 의해 검출 가능한 수준으로 동박의 표면 처리 금속 성분이 잔류하고 있지 않다면, 회로 사이에 노출된 절연 수지 표면을 조화하지 않아도, 프레셔 쿠커 테스트(121℃, 습도 100%, 2 기압의 조건에서 5시간 처리) 후, 260℃의 땜납욕에 60초간 이상 침지해도, 절연 수지층과 솔더 레지스트 사이에서 직경 20㎛ 이상의 스팟 형상의 디라미네이션이 발생하지 않는다는 효과를 안정적으로 얻을 수 있기 때문이다.In semiquantitative analysis using an XPS analyzer, cleaning is necessary until the surface-treated metal component of the copper foil detected on the surface of the insulating resin falls below the detection limit. That is, if the surface-treated metal component of copper foil does not remain in the level which can be detected by this method, even if it does not harmonize the insulating resin surface exposed between circuits, the pressure cooker test (121 degreeC, 100% of humidity, 2 atmospheres) conditions This is because, even after being immersed in the solder bath at 260 ° C. for 60 seconds or more after 5 hours), the effect that spot delamination having a diameter of 20 μm or more does not occur between the insulating resin layer and the solder resist can be obtained stably.

또한, 본 발명에 따른 프린트 배선판의 제조 방법에 있어서는, 회로 사이에 노출된 절연 수지 표면은, 상기 정화 처리 전의 노출된 절연 수지 표면의 표면 조도(10점 평균 조도 Rzjis)의 값을 Rz(S), 당해 정화 처리 후의 노출된 절연 수지 표면의 표면 조도(10점 평균 조도 Rzjis)의 값을 Rz(C)라고 했을 때, [Rz(C)/Rz(S)]의 값을 1.2 이하로 하는 것이 바람직하다. 한편, Rz(C) 및 Rz(S)는 JIS 규격(JIS B 06012001)에서 정하는 '10점 평균 조도(Rzjis)'를 레이저 비접촉식 조도계를 이용해 측정한 경우의 값이며, 검출 하한은 0.02㎛ 정도이다.Moreover, in the manufacturing method of the printed wiring board which concerns on this invention, the surface of the insulation resin exposed between circuits has the value of the surface roughness (10-point average roughness Rzjis) of the exposed insulation resin surface before the said purification process, Rz (S). When the value of the surface roughness (10-point average roughness Rzjis) of the exposed insulating resin surface after the purifying treatment is Rz (C), the value of [Rz (C) / Rz (S)] is set to 1.2 or less. desirable. On the other hand, Rz (C) and Rz (S) are values when '10 -point average roughness (Rzjis) 'determined by JIS standard (JIS B 0601 2001 ) is measured using a laser non-contact illuminometer, and the lower limit of detection is about 0.02 μm. to be.

본 출원에 따른 발명에서는, 정화 처리에서 이용하는 방법에 따라서는, 회로 사이에 노출된 절연 수지 표면의 표면 조도가 증가하는 경우가 있어, 이 표면 조도의 증가의 정도를 나타내는 것이 [Rz(C)/Rz(S)]의 값이다. 이 [Rz(C)/Rz(S)]의 값이 1.2를 넘는 수준으로 표면 상태가 변화하면, 예를 들면, 플라즈마 처리를 채용한 경우에는, 회로를 지지하는 절연 수지층에 언더컷이 발생한다. 그 결과, 미세 회로에서는 회로와 절연 수지의 밀착성이 저하하기 때문에 바람직하지 않다.In the invention according to the present application, depending on the method used in the purification process, the surface roughness of the surface of the insulating resin exposed between circuits may increase, indicating that the degree of increase of the surface roughness is [Rz (C) / Rz (S)]. When the surface state changes to the level of this [Rz (C) / Rz (S)] exceeding 1.2, for example, when a plasma process is employ | adopted, undercut will generate | occur | produce in the insulating resin layer which supports a circuit. . As a result, since the adhesiveness of a circuit and an insulating resin falls in a fine circuit, it is unpreferable.

또한, 이때, Rz(C)가 1.8㎛ 이하가 되도록 정화 처리하는 것이 바람직하다. Rz(C)가 1.8㎛를 넘으면, 전술한 세미 애디티브법에서는 오버 에칭 시간을 길게 설정해야만 하기 때문에 바람직하지 않다. 한편, 보다 미세한 회로를 형성하기 위해서는, Rz(C)는 1.0㎛ 이하인 것이 보다 바람직하다.In addition, it is preferable at this time to purify so that Rz (C) may be 1.8 micrometers or less. When Rz (C) exceeds 1.8 micrometers, since the over etching time must be set long by the above-mentioned semiadditive method, it is not preferable. On the other hand, in order to form a finer circuit, it is more preferable that Rz (C) is 1.0 micrometer or less.

여기에서, 본 발명에 따른 프린트 배선판의 제조 방법에서, 정화 처리에서의 정화 방법에 관해 설명한다. 여기에서 말하는 '정화 처리'란, 회로 사이에 노출된 절연 수지 표면에 잔류하는 금속 성분의 제거를 목적으로 하는 것이다. 따라서, 통상적으로는 물리적인 처리나 화학적인 처리에서 적절하게 선택해 실시할 수 있다. 구체적으로는, 이온빔법, RF빔법, 플라즈마 에칭, 반응성 이온 에칭, 반응성 이온빔 에칭 등의 플라즈마 처리, 진한 염산 용액 에칭법이나 과망간산을 이용한 디스미어(desmear)법 등으로부터 적절하게 선택하는 것이 가능하다. 그러나, 미세 회로가 형성된 프린트 배선판의 표면을, 회로에 손상을 주지 않고, 균일하게 처리할 수 있는 방법을 선택하는 것이 필요하다. 이러한 관점에서, 회로 사이에 노출된 절연 수지 표면에 잔류하는 금속 성분을, XPS 분석 장치를 이용한 반정량 분석으로 각 표면 처리 금속 성분을 검출 한계 이하로 하고, 또한, 전술한 정화 처리 후의 표면 조도를 얻기 위해서는, '플라즈마 처리' 또는 '가능한 한 동을 용해하지 않는 용액 처리'를 이용하는 것이 바람직하다.Here, in the manufacturing method of the printed wiring board which concerns on this invention, the purification method in the purification process is demonstrated. The term "purification treatment" as used herein is intended to remove metal components remaining on the surface of the insulating resin exposed between circuits. Therefore, in general, it can be appropriately selected from physical treatment and chemical treatment. Specifically, it is possible to appropriately select from plasma processing such as ion beam method, RF beam method, plasma etching, reactive ion etching, reactive ion beam etching, concentrated hydrochloric acid solution etching method, desmear method using permanganic acid, and the like. However, it is necessary to select a method capable of uniformly treating the surface of the printed wiring board on which the fine circuit is formed, without damaging the circuit. From this point of view, the metal component remaining on the surface of the insulating resin exposed between the circuits is determined by the semi-quantitative analysis using the XPS analysis device to make each surface treated metal component below the detection limit, and the surface roughness after the above-described purification treatment In order to obtain, it is preferable to use 'plasma treatment' or 'solution treatment which does not dissolve copper as much as possible'.

전술한 플라즈마 처리의 경우에는, 챔버 내의 분위기 가스의 선택 자유도나 정화 처리 능력을 우선하면, 반응성 이온 에칭법을 채용하는 것이 바람직하다. 그러나, 반응성 이온 에칭을 채용하면, 정화 대상으로 하는 프린트 배선판을 한 면씩 처리할 필요가 있다. 그 결과, 정화 처리 공정 전체적으로는 생산 효율이 저하할 뿐만 아니라, 분위기 가스의 소비량도 많아진다. 이 때문에, 투입 에너지를 10 J/㎠ 내지 120 J/㎠로 하는 조건으로 플라즈마 에칭을 행해, 프린트 배선판의 양면을 동시에 정화 처리하는 것이 바람직하다. 투입 에너지를 10 J/㎠ 미만으로 하면, 에칭량이 적어, 회로 사이에 노출된 절연 수지 표면에 잔류하는 금속 성분을 충분히 제거할 수 없는 경우가 있기 때문에 바람직하지 않다. 한편, 투입 에너지를 120 J/㎠를 넘게 하면, 회로를 지지하는 절연 수지층에 언더컷이 발생한다. 그 결과, 미세 회로에서는 회로와 절연 수지의 밀착성이 저하하기 때문에 바람직하지 않다. 또한, 이와 같은 경우, 절연 수지층 표면에 표면 조도의 편차도 발생하기 쉬워져 바람직하지 않다.In the case of the above-mentioned plasma treatment, it is preferable to adopt the reactive ion etching method if priority is given to the freedom of selection and the purification treatment ability of the atmosphere gas in the chamber. However, if reactive ion etching is employed, it is necessary to process the printed wiring board to be purified one by one. As a result, not only the production efficiency falls but the consumption amount of atmospheric gas also increases as a whole purification process. For this reason, it is preferable to carry out plasma etching on the conditions which make input energy 10J / cm <2> -120J / cm <2>, and to purify both surfaces of a printed wiring board simultaneously. When the input energy is less than 10 J / cm 2, the amount of etching is small, which is not preferable because the metal components remaining on the surface of the insulating resin exposed between the circuits cannot be sufficiently removed. On the other hand, when input energy exceeds 120 J / cm <2>, undercut will generate | occur | produce in the insulated resin layer which supports a circuit. As a result, since the adhesiveness of a circuit and an insulating resin falls in a fine circuit, it is unpreferable. In addition, in such a case, the variation of the surface roughness also tends to occur on the surface of the insulating resin layer, which is not preferable.

본 발명에 따른 프린트 배선판의 제조 방법에서 플라즈마 에칭을 행하는데 있어서, 에칭 챔버 내의 분위기 가스로서 'O2와 CF4의 혼합 가스'를 이용하는 것이 바람직하다. 전술한 바와 같이, 반응성 이온 에칭법이면, 챔버 내의 분위기 가스의 종류를 특정하지 않아도 표면 처리 금속 성분을 제거할 수 있다. 그러나, 플라즈마 에칭에서는, 분위기 가스의 종류에 따라 에칭성이 크게 변동한다. 그런데, 'O2와 CF4의 혼합 가스'를 채용하면, 혼합 가스 중 CF4는 금속과 반응하는 기능을 발휘하고, O2는 수지 표면에 친수성을 부여하는 기능을 발휘하기 때문에, 양호한 에칭 상태를 달성할 수 있다.According to line the plasma etching in the manufacturing method of the printed wiring board according to the present invention, it is preferable as the atmosphere gas in the etch chamber using the 'O 2 and a mixed gas of CF 4'. As described above, in the reactive ion etching method, the surface-treated metal component can be removed without specifying the kind of the atmospheric gas in the chamber. However, in plasma etching, the etching property varies greatly depending on the type of the atmospheric gas. However, when employing the 'O gas mixture of 2 and CF 4', the gas mixture CF 4 will demonstrate the ability to react with the metal and, O 2 are due to exhibit a function to impart hydrophilicity to the resin surface, good etching conditions Can be achieved.

물론, 먼저 CF4 가스를 이용해 플라즈마 에칭을 실시하고, 그 후, 에칭 챔버 내의 분위기 가스로서 O2 가스를 이용해 플라즈마 에칭하는 방법을 채용하는 것도 가능하다. 그러나, 'O2와 CF4의 혼합 가스'를 에칭 챔버 내의 분위기 가스로서 이용하면, 1회의 플라즈마 에칭으로 전술한 기능이 발휘되게 되기 때문에, 공정 및 설비 단순화의 관점에서 바람직하다.Of course, it is also possible to employ a method of first performing plasma etching using CF 4 gas, and then plasma etching using O 2 gas as an atmosphere gas in the etching chamber. However, with the 'O 2 and a mixed gas of CF 4' as the atmosphere gas in the etch chamber, since the above-mentioned functions to be exerted by a single plasma etching, it is preferred in terms of process and equipment simplified.

그리고, CF4와 O2의 가스 분압의 비[(CF4 분압)/(O2 분압)]의 값이 0.2 내지 5.0인 것이 바람직하다. 이 가스 분압의 비[(CF4 분압)/(O2 분압)]의 값이 0.2 미만의 경우에는, 금속과 반응하는 기능을 발휘할 수 없기 때문에 바람직하지 않다. 한편, CF4와 O2의 가스 분압의 비[(CF4 분압)/(O2 분압)]의 값이 5.0을 넘으면, 금속과 반응하는 기능은 포화에 달하고, O2 분압이 낮기 때문에 수지 표면에 친수성을 부여하는 기능을 발휘할 수 없어 바람직하지 않다.And it is preferable that the value of ratio [(CF 4 partial pressure) / (O 2 partial pressure)] of the gas partial pressure of CF 4 and O 2 is 0.2 to 5.0. When the value of the ratio ((CF 4 partial pressure) / (O 2 partial pressure)) of the gas partial pressure is less than 0.2, since the function of reacting with the metal cannot be exhibited, it is not preferable. On the other hand, when the ratio of the gas partial pressure of CF 4 and O 2 ((CF 4 partial pressure) / (O 2 partial pressure)) exceeds 5.0, the reaction with metals reaches saturation, and the O 2 partial pressure is low. It is not preferable because it can not exert a function of imparting hydrophilicity to.

그리고, 에칭 챔버 내의 기압은 5.0㎩ 내지 200㎩의 범위에서 플라즈마 에칭을 행하는 것이 바람직하다. 에칭 챔버 내의 기압이 5.0㎩ 미만의 경우에는, 반응 가스가 적기 때문에 에칭 속도가 늦어, 프린트 배선판의 생산성이 극단적으로 저하하기 때문에 바람직하지 않다. 한편, 에칭 챔버 내의 기압이 200㎩를 넘으면, 플라즈마의 공급이 곤란하게 되기 때문에 바람직하지 않다.In addition, it is preferable to perform plasma etching in the range of 5.0 kPa-200 kPa of the atmospheric pressure in an etching chamber. When the atmospheric pressure in the etching chamber is less than 5.0 kPa, since the reaction gas is small, the etching rate is slow, and the productivity of the printed wiring board is extremely reduced, which is not preferable. On the other hand, if the air pressure in the etching chamber exceeds 200 kPa, the supply of plasma becomes difficult, which is not preferable.

본 발명에 따른 프린트 배선판의 제조 방법에 있어서, 정화 처리로서 플라즈마 처리를 채용한 경우에는, 플라즈마 처리 후에, 습식 세정을 행하는 것이 바람직하다. 여기에서 말하는 플라즈마 에칭의 후에는, 회로 사이에 노출된 절연 수지 표면에 플라즈마 처리에 의해 생긴 절연 수지 잔사가 잔류하기 때문에, 습식 세정으로 당해 절연 수지 잔사를 제거하는 것이다. 이때의 습식 세정은, 플라즈마 처리에 의해 생긴 절연 수지 잔사의 제거를 목적으로 하기 때문에, 절연 수지 표면에 잔류하는 금속 성분을 용해해 제거하는 능력을 필수로 하는 것은 아니며, 고압 제트 수세 등의 물리 세정이나 약품 처리 등의 화학 세정으로부터, 최적의 효과가 얻어지는 방법을 선택해 실시하면 된다. 그 중에서도, 본 발명에서의 습식 세정에는 '계면활성제를 함유한 산세 용액' 및/또는 '동의 마이크로 에칭액'을 이용한 세정을 선택하는 것이 바람직하다.In the manufacturing method of the printed wiring board which concerns on this invention, when plasma processing is employ | adopted as a purification process, it is preferable to perform wet cleaning after a plasma processing. After the plasma etching here, since the insulating resin residue produced by the plasma treatment remains on the surface of the insulating resin exposed between the circuits, the insulating resin residue is removed by wet cleaning. Since wet cleaning at this time aims at the removal of the insulated resin residue produced by the plasma process, it does not necessarily require the ability to dissolve and remove the metal component remaining on the surface of the insulated resin. What is necessary is just to select and implement the method of obtaining an optimal effect from chemical cleaning, such as chemical treatment. Especially, it is preferable to select the washing | cleaning using a "acid pickling solution containing surfactant" and / or the "micro etching solution" for the wet washing in this invention.

이 습식 세정에서는 '계면활성제를 함유한 산세 용액'에서의 세정에 이어, '동의 마이크로 에칭액'에서의 세정의 순서로 행하는 것이 바람직하다. 이와 같이 '계면활성제를 함유한 산세 용액'으로 미리 세정함으로써, 플라즈마 처리 후의 프린트 배선판 표면에 있는 잔사를 제거함과 동시에, 프린트 배선판 표면과 용액의 젖음성(wettability)을 개선해, 이후에 사용하는 '동의 마이크로 에칭액'이 프린트 배선판의 회로간 갭의 구석구석까지 넓게 퍼져 잔사를 확실하게 제거할 수 있기 때문이다.In this wet washing, it is preferable to carry out washing in the "acid pickling solution containing surfactant" and then washing in the "copper micro etching liquid." By washing in advance with a pickling solution containing a surfactant as described above, the residue on the surface of the printed wiring board after plasma treatment is removed, and the wettability of the surface of the printed wiring board and the solution is improved, and the microneedle used later is used. This is because the etchant 'spreads to every corner of the inter-circuit gap of the printed wiring board so that the residue can be reliably removed.

이상에서 말하는 '계면활성제를 함유한 산세 용액'에 사용할 수 있는 '계면활성제'로는, 비이온 계면활성제, 양이온 계면활성제, 양성 계면활성제의 어느 하나를 선택적으로 사용할 수 있고, 이들을 혼합해 이용하는 것도 가능하다.As the "surfactant" which can be used for the "acid pickling solution containing surfactant" mentioned above, any of a nonionic surfactant, a cationic surfactant, and an amphoteric surfactant can be selectively used, and these can also be mixed and used. Do.

여기에서 말하는 비이온 계면활성제란, 수중에서 이온화하지 않는 친수기를 갖고 있는 것으로서, 에스테르형, 에테르형, 에스테르·에테르형 및 그 외로 분류되는 것이다. 구체적으로는, 고급 알코올, 알킬페놀, 지방산, 아민류, 알킬렌디아민, 지방산 아미드, 술폰아미드, 다가 알코올, 글루코시드 유도체 등이다.The nonionic surfactant here has a hydrophilic group which does not ionize in water, and is classified into ester type, ether type, ester ether type, and others. Specific examples include higher alcohols, alkylphenols, fatty acids, amines, alkylenediamines, fatty acid amides, sulfonamides, polyhydric alcohols, and glucoside derivatives.

그리고, 양이온 계면활성제란, 용액 중에서 소수기가 붙어 있는 부분이 양이온으로 전리하는 성질의 계면활성제이다. 보다 구체적으로 말하면, 라우릴 트리메틸 암모늄염, 세틸 트리메틸 암모늄염, 스테아릴 트리메틸 암모늄염, 라우릴 디메틸 에틸 암모늄염, 라우릴 디메틸 암모늄 베타인, 스테아릴 디메틸 암모늄 베타인, 디메틸-벤질 라우릴 암모늄염, 옥타데실 디메틸 벤질 암모늄염, 트리메틸 벤질 암모늄염, 트리에틸 벤질 암모늄염, 라우릴 피리디늄염, 라우릴 이미다졸리늄염, 스테아릴 아민 아세테이트, 라우릴 아민 아세테이트 등이다.And a cationic surfactant is surfactant of the property in which the part with a hydrophobic group in a solution ionizes with a cation. More specifically, lauryl trimethyl ammonium salt, cetyl trimethyl ammonium salt, stearyl trimethyl ammonium salt, lauryl dimethyl ethyl ammonium salt, lauryl dimethyl ammonium betaine, stearyl dimethyl ammonium betaine, dimethyl-benzyl lauryl ammonium salt, octadecyl dimethyl benzyl Ammonium salt, trimethyl benzyl ammonium salt, triethyl benzyl ammonium salt, lauryl pyridinium salt, lauryl imidazolinium salt, stearyl amine acetate, lauryl amine acetate and the like.

다음으로, 양성 계면활성제란, 물에 녹았을 때, 알칼리성 영역에서는 음이온 계면활성제의 성질을, 산성 영역에서는 양이온 계면활성제의 성질을 나타내는 것이다. 구체적으로 말하면, 알킬 카복시 베타인형, 알킬 아미노 카복실산형, 알킬 이미다졸린형 등이다.Next, when it is dissolved in water, an amphoteric surfactant shows the property of an anionic surfactant in an alkaline region, and the property of a cationic surfactant in an acidic region. Specifically, alkyl carboxy betaine type, alkyl amino carboxylic acid type, alkyl imidazoline type and the like.

이상 설명한 계면활성제를, 황산, 염산, 황산-과산화수소 수용액 등의 프린트 배선판 표면을 청정화 가능한 용액 중에 함유시켜, 계면활성제 농도가 0.1 g/L 내지 20 g/L의 농도가 되도록 첨가해, 세정에 이용하는 산성 용액이 얻어진다. 이때 계면활성제 농도가 0.1 g/L 미만의 경우에는, 전술한 어떠한 계면활성제를 이용해도 플라즈마 처리 후의 프린트 배선판 표면과 용액의 젖음성을 개선하는 효과는 얻을 수 없다. 한편, 계면활성제 농도가 20 g/L를 넘는다고 해도, 플라즈마 처리 후의 프린트 배선판 표면과 용액의 젖음성을 향상시키는 효과는 포화하여 자원의 낭비에 지나지 않게 된다. 이 산성 용액을 이용한 플라즈마 처리 후의 프린트 배선판의 세정 시간은 15초 내지 7분인 것이 바람직하다. 세정 시간이 15초 미만의 경우에는, 플라즈마 처리 후의 프린트 배선판 표면과 용액의 젖음성을 개선하는 효과는 얻을 수 없다. 한편, 세정 시간이 7분을 넘으면, 플라즈마 처리 후의 프린트 배선판의 회로부의 침식이 시작되기 때문에 바람직하지 않다.The above-mentioned surfactant is contained in a solution which can clean the printed wiring board surfaces, such as a sulfuric acid, hydrochloric acid, and a sulfuric acid-hydrogen peroxide aqueous solution, and it is added so that surfactant concentration may be 0.1 g / L-20 g / L, and it uses for washing | cleaning. An acidic solution is obtained. At this time, when the surfactant concentration is less than 0.1 g / L, the effect of improving the wettability of the printed wiring board surface and the solution after the plasma treatment cannot be obtained by using any of the surfactants described above. On the other hand, even if the concentration of the surfactant exceeds 20 g / L, the effect of improving the wettability of the printed wiring board surface and the solution after the plasma treatment is saturated and only a waste of resources. It is preferable that the cleaning time of the printed wiring board after plasma processing using this acidic solution is 15 second-7 minutes. When the cleaning time is less than 15 seconds, the effect of improving the wettability of the printed wiring board surface and the solution after the plasma treatment cannot be obtained. On the other hand, if the cleaning time exceeds 7 minutes, the erosion of the circuit portion of the printed wiring board after the plasma treatment starts, which is not preferable.

전술한 동의 마이크로 에칭액을 이용하는 습식 세정에서는, 동회로를 질량 환산 두께로 0.5㎛ 이상 에칭해 조화한다. 동회로를 질량 환산 두께로 0.5㎛ 이상 에칭하면, 동회로의 표면은 솔더 레지스트층이나 다층화할 때의 절연 수지층과 충분한 접착력을 발휘한다. 한편, 이러한 에칭 조건이면, 회로 표면에 잔류하는 오염 물질, 에칭 잔사, 회로 사이에 노출된 절연 수지 표면의 청정화 처리에 의한 잔사 등의 제거도 가능해진다. 이 결과, 솔더 레지스트층과 회로 표면의 밀착성 및 절연 수지 성분과 회로 표면의 밀착성이 동시에 향상된다.In the wet washing | cleaning using the above-mentioned copper micro etching liquid, the said circuit is etched and matched 0.5 micrometer or more by mass conversion thickness. When the copper circuit is etched at a thickness of 0.5 µm or more, the surface of the circuit exhibits sufficient adhesive strength with a solder resist layer or an insulating resin layer when multilayered. On the other hand, if it is such an etching condition, removal of the contaminant which remains on a circuit surface, an etching residue, the residue by the cleaning process of the surface of the insulating resin exposed between circuits, etc. can also be carried out. As a result, the adhesiveness of a soldering resist layer and a circuit surface and the adhesiveness of an insulating resin component and a circuit surface improve simultaneously.

솔더 레지스트층 형성 후의 프린트 배선판의 제조 형태: 본 발명에 따른 솔더 레지스트층 형성 후의 프린트 배선판의 제조 방법은, 전술한 정화 처리를 실시하는 방법으로 제조한 프린트 배선판을 이용해, 필요한 개소에 솔더 레지스트층을 형성하는 것을 특징으로 한다. 이와 같이, 전술한 정화 처리를 실시하는 방법으로 제조한 프린트 배선판을 이용하면, 회로 사이에 노출된 절연 수지 표면에 잔류하는 금속 성분이 XPS 장치를 이용한 반정량 분석의 검출 한계 이하이기 때문에, 솔더 레지스트층과 절연 수지층의 밀착성, 솔더 레지스트층과 회로 표면의 밀착성, 절연 수지 성분과 회로 표면의 밀착성 전부가 양호한 솔더 레지스트층 형성 후의 프린트 배선판을 얻을 수 있다.Manufacturing form of printed wiring board after soldering resist layer formation: The manufacturing method of the printed wiring board after soldering resist layer formation which concerns on this invention uses the printed wiring board manufactured by the method of performing the above-mentioned purification process, and places a soldering resist layer in a required place. It is characterized by forming. Thus, when the printed wiring board manufactured by the method of performing the above-mentioned purification process is used, since the metal component which remains on the surface of the insulating resin exposed between circuits is below the detection limit of the semi-quantitative analysis using XPS apparatus, soldering resist The printed wiring board after formation of the soldering resist layer with favorable adhesiveness of a layer and an insulating resin layer, adhesiveness of a soldering resist layer and a circuit surface, and adhesiveness of an insulating resin component and a circuit surface can be obtained.

솔더 레지스트층 형성 후의 프린트 배선판의 형태: 솔더 레지스트층 형성 후의 프린트 배선판은, 2 기압의 프레셔 쿠커 내에서 5시간 보관한 후, 260℃의 땜납욕에 60초간 침지했을 때, 솔더 레지스트층과 절연 수지 표면의 사이에 직경 20㎛ 이상의 스팟 형상의 디라미네이션이 발생하지 않는 것이 특징이다. 따라서, 121℃, 습도 100%, 2 기압의 조건에서 196시간 처리한 경우에도, 솔더 레지스트층과 절연 수지 표면의 사이에 직경 20㎛ 이상의 스팟 형상의 디라미네이션이 발생하지 않는다. 이하, 실시예와 비교예를 이용해 본 발명의 내용에 관해 보다 구체적으로 설명한다.Form of printed wiring board after solder resist layer formation: The printed wiring board after solder resist layer formation was stored in a pressure cooker at 2 atmospheres for 5 hours, and then immersed in a solder bath at 260 ° C. for 60 seconds. The spot lamination of the diameter of 20 micrometers or more does not arise between surfaces. Therefore, even when it is processed for 196 hours under conditions of 121 degreeC, 100% of humidity, and 2 atmospheres, the spot lamination of 20 micrometers or more in diameter does not generate | occur | produce between a soldering resist layer and the insulating resin surface. EMBODIMENT OF THE INVENTION Hereinafter, the content of this invention is demonstrated more concretely using an Example and a comparative example.

실시예 1Example 1

[동박 적층판의 제작][Production of Copper Clad Laminates]

두께 0.1㎜의 프리프레그(GHPL830-NS: 미쓰비시 가스화학 주식회사 제품)를 3매 겹친 양면에, 표면 조도(10점 평균 조도 Rzjis)가 0.37㎛인 무조화 동박에 프라이머 수지를 도포한 프라이머 수지층 부착 무조화 동박(MFG-DMT3F: 미쓰이 금속 광업 주식회사 제품)을 겹쳐 온도 220℃, 압력 4.0MP로 한 진공 프레스 장치에서 90분간 성형해, 두께 0.3㎜의 동박 적층판을 제작했다.With primer resin layer which applied primer resin to uncoated copper foil whose surface roughness (10-point average roughness Rzjis) is 0.37 micrometer on both surfaces which laminated | stacked three sheets of prepreg (GHPL830-NS: Mitsubishi Gas Chemical Co., Ltd.) of thickness 0.1mm. The uncoated copper foil (MFG-DMT3F: manufactured by Mitsui Metal Mining Co., Ltd.) was overlapped and molded for 90 minutes in a vacuum press apparatus having a temperature of 220 ° C. and a pressure of 4.0 MP, thereby producing a copper foil laminate having a thickness of 0.3 mm.

[프린트 배선판의 제작][Production of printed wiring board]

프린트 배선판은 세미 애디티브법을 이용해 제작하는 것으로 했다. 프린트 배선판의 제작 순서에 관해서는, 실시예와 비교예 모두 공통이다. 상기 동박 적층판의 외층 동박의 표면에 도금 레지스트층을 형성하고, 라인폭/스페이스폭이 500㎛/1200㎛의 격자상 배선을 형성하기 위한 레지스트 패턴용 노광 필름을 이용해 노광, 현상해, 총 두께가 15㎛가 되도록 전기 동도금했다. 그리고, 도금 레지스트를 박리한 후, 황산-과산화수소계 에칭액(CPE800: 미쓰비시 가스화학 주식회사 제품)을 이용해 노출된 무조화 동박을 에칭 제거해 회로를 형성했다. 이와 같이 해 제작한 프린트 배선판을 분할해, 실시예 1에서 이용하는 프린트 배선판 시료로 했다.A printed wiring board shall be manufactured using the semiadditive process. Regarding the manufacturing procedure of a printed wiring board, both an Example and a comparative example are common. The plating resist layer is formed on the surface of the outer layer copper foil of the said copper foil laminated board, and it exposes and develops using the exposure film for resist patterns for forming the lattice wiring of 500 micrometers / 1200 micrometers of line width / space width, and total thickness is It electroplated copper so that it might be set to 15 micrometers. Then, after the plating resist was peeled off, the exposed uncoated copper foil was etched away using a sulfuric acid-hydrogen peroxide-based etching solution (CPE800: manufactured by Mitsubishi Gas Chemical Co., Ltd.) to form a circuit. The printed wiring board produced in this way was divided, and it was set as the printed wiring board sample used in Example 1.

[정화 처리][Cleaning Process]

실시예 1의 정화 처리에서는, 전술한 프린트 배선판 시료를 60℃의 4 ㏖/L 염산에 60분간 침지하고, 수세 후 건조해, 정화 처리 시료를 제작했다.In the purification process of Example 1, the above-mentioned printed wiring board sample was immersed in 60 mol of 4 mol / L hydrochloric acid for 60 minutes, and after washing with water, it dried and produced the purification process sample.

[회로 사이에 노출된 절연 수지층 표면의 평가][Evaluation of Insulation Resin Layer Surface Exposed Between Circuits]

정화 처리 시료의 회로 사이에 노출된 절연 수지층의, 정화 처리 전과 정화 처리 후의 표면을 XPS 분석 장치(X선원: Al(Kα), 가속 전압: 15㎸, 빔 직경: 50㎛)로 잔류 금속 성분량을 반정량 분석해 다시 표면 조도(Rzjis)를 측정했다. 절연 수지층의 표면 상태를 하기 표 1에 나타낸다.The surface of the insulating resin layer exposed between the circuits of the purification sample and the surface after the purification treatment and after the purification treatment is subjected to an XPS analysis device (X-ray source: Al (Kα), acceleration voltage: 15 Hz, beam diameter: 50 µm) and the residual metal component amount. Was analyzed semi-quantitatively to determine the surface roughness (Rzjis). The surface state of the insulated resin layer is shown in following Table 1.

[솔더 레지스트층의 형성과 디라미네이션의 평가][Formation of Solder Resist Layer and Evaluation of Delamination]

전술한 정화 처리 시료는, 동 배선과 솔더 레지스트의 밀착성을 부여하기 위해, 마이크로 에칭액(CZ8101B: 멕(MEC) 주식회사 제품)을 30초간 스프레이하고, 수세해 건조했다. 이 정화 처리 시료에, 솔더 레지스트(AUS308: 타이요 잉크 주식회사 제품)를 형성하고, 121℃×5시간의 PCT 처리 후에, 260℃의 땜납욕에 60초간 침지했다(이하, 이 조작을 'PCT 땜납 시험'이라고 칭한다). 이 PCT 땜납 시험 후의 정화 처리 시료에 대해, 디라미네이션의 발생을 광학 현미경으로 관찰해 평가했다. 디라미네이션의 평가 결과와 정화 처리 조건을 하기 표 2에 나타낸다.The above-mentioned purification process sample sprayed the micro etching liquid (CZ8101B: MEC Co., Ltd. product) for 30 second, and washed with water and dried in order to provide the adhesiveness of copper wiring and a soldering resist. A soldering resist (AUS308: manufactured by Taiyo Ink Co., Ltd.) was formed on this purification sample, and after 121 ° C x 5 hours of PCT treatment, it was immersed in a 260 ° C solder bath for 60 seconds (hereinafter, this operation was referred to as a 'PCT solder test' Is called). About the purification process sample after this PCT solder test, generation | occurrence | production of the delamination was observed and evaluated by the optical microscope. The evaluation results of the delamination and the purification treatment conditions are shown in Table 2 below.

실시예 2Example 2

실시예 2에서는, 실시예 1에서 이용한 프라이머 수지층 부착 무조화 동박을, 미쓰이 금속 광업 주식회사 제품 MFG-DMT3F을 대신해 히타치 화성공업 주식회사 제품의 PF-E-3을 이용한 외에는, 실시예 1과 마찬가지로 하여 프린트 배선판 시료를 제작했다.In Example 2, the uncoated copper foil with a primer resin layer used in Example 1 was used in the same manner as in Example 1 except that PF-E-3, manufactured by Hitachi Chemical Co., Ltd., was used in place of Mitsui Metal Mining Co., Ltd. MFG-DMT3F. The printed wiring board sample was produced.

전술한 프린트 배선판 시료에, 실시예 1과 마찬가지로 하여 정화 처리를 실시해 정화 처리 시료를 제작하고, 정화 처리 시료의 회로 사이에 노출된 절연 수지층 표면의 잔류 금속 성분량을 반정량 분석해 다시 표면 조도(Rzjis)를 측정했다. 또한, 디라미네이션의 발생을 실시예 1과 마찬가지로 하여 평가했다. 회로 사이에 노출된 절연 수지층의 표면 상태를 하기 표 1에, 디라미네이션의 평가 결과와 정화 처리 조건을 하기 표 2에 나타낸다.Purification treatment was performed on the printed wiring board sample described above in the same manner as in Example 1 to prepare a purification treatment sample, and semi-quantitative analysis of the residual metal component amount on the surface of the insulating resin layer exposed between the circuits of the purification treatment sample was performed to determine the surface roughness (Rzjis). ) Was measured. In addition, the occurrence of delamination was evaluated in the same manner as in Example 1. The surface state of the insulated resin layer exposed between circuits is shown in following Table 1, and the evaluation result of a lamination and the purification process conditions are shown in following Table 2.

실시예 3Example 3

실시예 3에서는, 실시예 1에서 제작한 프린트 배선판의 시료를 이용해 정화 처리 조건만을 변경했다.In Example 3, only the purification process conditions were changed using the sample of the printed wiring board produced in Example 1.

정화 처리에서는, 전술한 프린트 배선판의 시료를 [(CF4 분압)/(O2 분압)]=0.33, 기압 15㎩로 한 챔버 내에서, 투입 에너지를 40 J/㎠로 한 조건의 플라즈마 에칭을 행하고, 다음으로, 산 성분으로서의 황산과 계면활성제로서의 에틸렌글리콜을 함유한 멜플레이트 PC-316(멜텍스(Meltex) 주식회사 제품)의 10 질량% 용액에 5분간 침지해 세정한 후, 마이크로 에칭액(CZ8101B: 멕 주식회사 제품)을 30초간 스프레이하고, 수세해 건조하여 정화 처리 시료를 제작했다. 도 3에 회로 형성 직후의 회로 사이에 노출된 절연 수지층 표면의 주사형 전자현미경 관찰상을, 도 2에 플라즈마 에칭 직후의 회로 사이에 노출된 절연 수지층 표면의 주사형 전자현미경 관찰상을, 도 1에 마이크로 에칭 직후의 회로 사이에 노출된 절연 수지층 표면의 주사형 전자현미경 관찰상을 나타내었다.In the purification process, plasma etching was performed under the condition that the input energy was 40 J / cm 2 in a chamber in which the sample of the above-described printed wiring board was set to [(CF 4 partial pressure) / (O 2 partial pressure)] = 0.33 and atmospheric pressure of 15 kPa. Next, after immersing in a 10 mass% solution of Melplate PC-316 (Meltex Co., Ltd.) containing sulfuric acid as an acid component and ethylene glycol as a surfactant for 5 minutes, the micro-etching solution (CZ8101B : MK Corporation) was sprayed for 30 seconds, washed with water and dried to prepare a purification sample. The scanning electron microscope observation image of the surface of the insulated resin layer exposed between the circuits immediately after circuit formation in FIG. 3, and the scanning electron microscope observation image of the surface of the insulated resin layer exposed between the circuits immediately after plasma etching are shown in FIG. The scanning electron microscope observation image of the surface of the insulated resin layer exposed between the circuits immediately after micro etching is shown in FIG.

그 후, 실시예 1과 마찬가지로 하여, 정화 처리 시료의 회로 사이에 노출된 절연 수지층 표면의 잔류 금속 성분량을 반정량 분석하고, 다시 표면 조도(Rzjis)를 측정했다. 또한, 디라미네이션의 발생을 실시예 1과 마찬가지로 하여 평가했다. 정화 처리 시료의 회로 사이에 노출된 절연 수지층의 표면 상태를 하기 표 1에, 디라미네이션의 평가 결과와 정화 처리 조건을 하기 표 2에 나타낸다.Thereafter, in the same manner as in Example 1, the amount of residual metal component on the surface of the insulating resin layer exposed between the circuits of the purification sample was semi-quantitatively analyzed, and the surface roughness Rzjis was again measured. In addition, the occurrence of delamination was evaluated in the same manner as in Example 1. The surface state of the insulating resin layer exposed between the circuits of the purification process sample is shown in Table 1 below, and the evaluation results of the delamination and the purification process conditions are shown in Table 2 below.

실시예 4Example 4

실시예 3에서는, 실시예 1에서 제작한 프린트 배선판의 시료를 이용하고 정화 처리 조건만을 변경했다.In Example 3, only the purification process conditions were changed using the sample of the printed wiring board produced in Example 1.

정화 처리에서는, 전술한 프린트 배선판의 시료를 액온 80℃의 과망간산 칼륨(KMnO4) 용액(롬·앤드·하스(Rohm and Haas) 전자재료 주식회사 제품)에 1분간 침지한 후, 액온 45℃의 중화액(롬·앤드·하스 전자재료 주식회사 제품)에 5분간 침지하고, 수세 후 건조해 정화 처리 시료를 제작했다.In the purification process, the sample of the above-described printed wiring board was immersed in a potassium permanganate (KMnO 4 ) solution (manufactured by Rohm and Haas Electronic Materials Co., Ltd.) at a liquid temperature of 80 ° C. for 1 minute, and then neutralized at a liquid temperature of 45 ° C. It was immersed in liquid (Rom and Haas Electronic Materials Co., Ltd.) for 5 minutes, and it washed with water, dried, and produced the purification process sample.

그 후, 실시예 1과 마찬가지로 하여, 정화 처리 시료의 회로 사이에 노출된 절연 수지층 표면의 잔류 금속 성분량을 반정량 분석하고, 다시 표면 조도(Rzjis)를 측정했다. 또한, 디라미네이션의 발생을 실시예 1과 마찬가지로 하여 평가했다. 정화 처리 시료의 회로 사이에 노출된 절연 수지층의 표면 상태를 하기 표 1에, 디라미네이션의 평가 결과와 정화 처리 조건을 하기 표 2에 나타낸다.Thereafter, in the same manner as in Example 1, the amount of residual metal component on the surface of the insulating resin layer exposed between the circuits of the purification sample was semi-quantitatively analyzed, and the surface roughness Rzjis was again measured. In addition, the occurrence of delamination was evaluated in the same manner as in Example 1. The surface state of the insulating resin layer exposed between the circuits of the purification process sample is shown in Table 1 below, and the evaluation results of the delamination and the purification process conditions are shown in Table 2 below.

비교예Comparative example

[비교예 1]Comparative Example 1

비교예 1에서는, 실시예 1에서 실시한 정화 처리를 행하지 않았다. 그리고, 디라미네이션의 발생을 실시예 1과 마찬가지로 하여 평가했다. 발생한 디라미네이션을, 투과광을 이용해 솔더 레지스트측에서 관찰한 표면 관찰상을 도 4에 나타내었다. 회로 사이에 노출된 절연 수지층의 표면 상태를 하기 표 1에, 디라미네이션의 평가 결과와 정화 처리 조건을 하기 표 2에 나타낸다.In Comparative Example 1, the purification treatment performed in Example 1 was not performed. And generation | occurrence | production of delamination was evaluated similarly to Example 1. The surface observation image which observed the generated delamination from the soldering resist side using transmitted light is shown in FIG. The surface state of the insulated resin layer exposed between circuits is shown in following Table 1, and the evaluation result of a lamination and the purification process conditions are shown in following Table 2.

[비교예 2]Comparative Example 2

비교예 2에서는, 실시예 1에서 실시한 정화 처리 시간 60분간을 10분간으로 변경한 정화 처리 시료를 제작했다. 그 후, 실시예 1과 마찬가지로 하여 정화 처리 시료의 회로 사이에 노출된 절연 수지층 표면의 잔류 금속 성분량을 반정량 분석하고, 다시 표면 조도를 측정했다. 또한, 디라미네이션의 발생을 실시예 1과 마찬가지로 하여 평가했다. 발생한 디라미네이션을, 투과광을 이용해 솔더 레지스트층측에서 관찰한 표면 관찰상을 도 5에 나타낸다. 회로 사이에 노출된 절연 수지층의 표면 상태를 하기 표 1에, 디라미네이션의 평가 결과와 정화 처리 조건을 하기 표 2에 나타낸다.In the comparative example 2, the purification process sample which changed the purification process time 60 minutes performed in Example 1 to 10 minutes was produced. Thereafter, in the same manner as in Example 1, the amount of residual metal component on the surface of the insulating resin layer exposed between the circuits of the purification sample was semi-quantitatively analyzed, and the surface roughness was again measured. In addition, the occurrence of delamination was evaluated in the same manner as in Example 1. The surface observation image which observed the generated delamination from the soldering resist layer side using transmitted light is shown in FIG. The surface state of the insulated resin layer exposed between circuits is shown in following Table 1, and the evaluation result of a lamination and the purification process conditions are shown in following Table 2.

[비교예 3][Comparative Example 3]

비교예 3에서는, 실시예 3에서 실시한 정화 처리에서 마이크로 에칭을 생략한 정화 처리 시료를 제작했다. 그 후, 실시예 1과 마찬가지로 하여 정화 처리 시료의 회로 사이에 노출된 절연 수지층 표면의 잔류 금속 성분량을 반정량 분석하고, 다시 표면 조도를 측정했다. 또한, 디라미네이션의 발생을 실시예 1과 마찬가지로 하여 평가했다. 회로 사이에 노출된 절연 수지층의 표면 상태를 하기 표 1에, 디라미네이션의 평가 결과와 정화 처리 조건을 하기 표 2에 나타낸다.In the comparative example 3, the purification process sample which abbreviate | omitted micro-etching in the purification process performed in Example 3 was produced. Thereafter, in the same manner as in Example 1, the amount of residual metal component on the surface of the insulating resin layer exposed between the circuits of the purification sample was semi-quantitatively analyzed, and the surface roughness was again measured. In addition, the occurrence of delamination was evaluated in the same manner as in Example 1. The surface state of the insulated resin layer exposed between circuits is shown in following Table 1, and the evaluation result of a lamination and the purification process conditions are shown in following Table 2.

[비교예 4][Comparative Example 4]

비교예 4에서는, 실시예 3에서 실시한 정화 처리에서 플라즈마 에칭을 생략한 정화 처리 시료를 제작했다. 그 후, 실시예 1과 마찬가지로 하여 정화 처리 시료의 회로 사이에 노출된 절연 수지층 표면의 잔류 금속 성분량을 반정량 분석하고, 다시 표면 조도를 측정했다. 또한, 디라미네이션의 발생을 실시예 1과 마찬가지로 하여 평가했다. 회로 사이에 노출된 절연 수지층의 표면 상태를 하기 표 1에, 디라미네이션의 평가 결과와 정화 처리 조건을 하기 표 2에 나타낸다.In the comparative example 4, the purification process sample which abbreviate | omitted plasma etching by the purification process performed in Example 3 was produced. Thereafter, in the same manner as in Example 1, the amount of residual metal component on the surface of the insulating resin layer exposed between the circuits of the purification sample was semi-quantitatively analyzed, and the surface roughness was again measured. In addition, the occurrence of delamination was evaluated in the same manner as in Example 1. The surface state of the insulated resin layer exposed between circuits is shown in following Table 1, and the evaluation result of a lamination and the purification process conditions are shown in following Table 2.

Figure pct00001
Figure pct00001

Figure pct00002
Figure pct00002

[실시예와 비교예와의 대비][Contrast with Example and Comparative Example]

표 1에 나타내는 회로 사이에 노출된 절연 수지층의 표면 상태와, 표 2에 나타내는 디라미네이션의 평가 결과와 정화 처리 조건으로부터, 실시예와 비교예를 대비한다.An Example and a comparative example are compared with the surface state of the insulated resin layer exposed between the circuits shown in Table 1, the evaluation result of the delamination shown in Table 2, and purification process conditions.

디라미네이션 발생의 유무와 정화 처리 조건을 대비한다. 이 실시예의 정화 처리 후의 절연 수지층 표면으로부터는, 잔류 금속 성분이 검출되지 않은 것을 알 수 있다. 그리고, 실시예에 관해서는, 실용상 문제가 되는 수준의 디라미네이션의 발생이 관찰되지 않는다. 한편, 비교예의 경우에는, 정화 처리 후의 잔류 금속 성분량이 0.1 atom%로 가장 낮은 비교예 2의 경우에서도 직경 50㎛ 이상의 스팟 형상의 디라미네이션이 관찰되고 있다. 그리고, 정화 처리 후의 잔류 금속 성분량이 5.4 atom%의 비교예 3에서는 직경 300㎛ 수준으로 스팟 형상의 디라미네이션이 관찰되고, 정화 처리 후의 잔류 금속 성분량이 8.0 atom%의 비교예 4와 정화 처리를 행하지 않은 잔류 금속 성분량이 8.4 atom%의 비교예 1에서는 1.0㎜를 넘는 스팟 형상의 디라미네이션이 관찰되고 있다. 즉, 정화 처리 후의 절연 수지 표면에서 검출되는 잔류 금속 성분량이 많을수록, 디라미네이션의 스팟 직경이 커지는 경향이 보여진다.Prepare for the presence of delamination and the purification treatment conditions. From the surface of the insulated resin layer after the purification process of this example, it can be seen that no residual metal component was detected. In addition, with respect to the embodiment, no occurrence of delamination at a level that is problematic in practical use is observed. On the other hand, in the comparative example, spot delamination of 50 micrometers or more in diameter was observed also in the case of the comparative example 2 in which residual metal component amount after a purification process is the lowest as 0.1 atom%. In Comparative Example 3 in which the residual metal component amount after the purification treatment was 5.4 atom%, spot delamination was observed at a level of 300 µm in diameter, and the purification treatment was not performed with Comparative Example 4 in which the residual metal component amount after the purification treatment was 8.0 atom%. In Comparative Example 1 in which the amount of the residual metal component not present was 8.4 atom%, spot-shaped delamination exceeding 1.0 mm was observed. That is, the larger the amount of residual metal components detected on the surface of the insulating resin after the purification treatment, the larger the spot diameter of the delamination is seen.

한편, Rz(C)와 Rz(S)의 비인 [Rz(C)/Rz(S)]의 값을 고찰하면, 실시예에서 1.00 내지 1.11의 범위, 비교예에서는 1.00 내지 1.05의 범위이다. 따라서, [Rz(C)/Rz(S)]의 값이 1.00의 시료와 1.00을 넘는 시료에 대해 정화 처리 조건을 대비하면, 플라즈마 에칭을 실시한 시료가 1.00을 넘고 있다.On the other hand, considering the value of [Rz (C) / Rz (S)] which is the ratio of Rz (C) and Rz (S), it is the range of 1.00-1.11 in an Example, and the range of 1.00-1.05 in a comparative example. Therefore, when the value of [Rz (C) / Rz (S)] is 1.00 and the sample more than 1.00 is compared with the purification process conditions, the plasma-etched sample exceeds 1.00.

전술한 실시예와 비교예의 대비로부터, '솔더 레지스트'와 '회로 사이에 노출된 절연 수지층 표면'의 밀착성은, 회로 사이에 노출된 절연 수지층 표면에 잔류하는 금속 성분의 영향을 크게 받고 있다. 한편, 절연 수지 표면에, 플라즈마 에칭을 실시해도 [Rz(C)/Rz(S)]의 값이 1.2를 밑도는 범위에서는, 마이크로적인 형상이 변화하고 있지만, 솔더 레지스트와의 밀착성에는 거의 영향을 주지 않는다고 할 수 있다. 따라서, 회로 사이에 노출된 절연 수지층 표면에 잔류하는 금속 성분이, XPS의 반정량 분석에서 검출되는 경우에는, '솔더 레지스트'와 '회로 사이에 노출된 절연 수지층 표면'의 밀착성이 나빠지는 것을 확인할 수 있었다.From the contrast of the above-described examples and comparative examples, the adhesion between the 'solder resist' and the 'surface of the insulating resin layer exposed between the circuits' is greatly influenced by the metal component remaining on the surface of the insulating resin layer exposed between the circuits. . On the other hand, even if plasma etching is performed on the surface of the insulating resin, the micro-shape is changed in the range where the value of [Rz (C) / Rz (S)] is less than 1.2, but hardly affects the adhesion with the solder resist. It can be said. Therefore, when the metal component remaining on the surface of the insulating resin layer exposed between the circuits is detected by XPS semiquantitative analysis, the adhesion between the 'solder resist' and the 'surface of the insulating resin layer exposed between the circuits' becomes poor. I could confirm that.

〈산업상의 이용 가능성〉&Lt; Industrial Availability &gt;

본 발명에 따른 프린트 배선판의 제조 방법은, 절연 수지 노출면에 금속 원소가 잔류하는 프린트 배선판에 정화 처리를 실시해, 잔류하는 금속 성분량을 XPS 장치를 이용한 반정량 분석으로 정량 한계 이하로 함으로써, 절연 수지층 표면을 조화하지 않고도, 프린트 배선판의 표면에 사후적으로 마련되는 '솔더 레지스트층'과의 양호한 밀착성을 얻을 수 있다. 따라서, 프린트 배선판의 표면에 사후적으로 마련되는 '다층화할 때에 사후적으로 적층되는 수지층'과도 양호한 밀착성을 얻을 수 있어, 고품질의 프린트 배선판을 제공할 수 있다.In the method for manufacturing a printed wiring board according to the present invention, the number of insulated water is reduced by subjecting the printed wiring board to which the metal element remains on the exposed surface of the insulating resin to be below the quantitative limit by semi-quantitative analysis using the XPS apparatus. It is possible to obtain good adhesion with the 'solder resist layer' provided after the surface of the printed wiring board without roughening the ground layer surface. Therefore, good adhesiveness can also be obtained with the "resin layer laminated | stacked later in the case of multilayering" provided after the surface of a printed wiring board, and a high quality printed wiring board can be provided.

BM 절연 수지 기재
CC 동회로
PSR 솔더 레지스트
DL 디라미네이션
BM Insulation Resin Base
CC copper circuit
PSR Solder Resist
DL Delamination

Claims (14)

무조화(無粗化) 동박을 접합한 동박 적층판(copper-clad laminate)을 이용해 프린트 배선판을 제조하는 방법으로서,
상기 무조화 동박을 동에칭액으로 에칭해 회로를 형성한 후에, 회로 사이에 노출된 절연 수지 표면에 정화 처리를 실시하고,
정화 처리를 실시한 상기 절연 수지 표면에 잔류하는 상기 무조화 동박의 표면 처리 금속 성분을, XPS 분석 장치(X선원: Al(Kα), 가속 전압: 15㎸, 빔 직경: 50㎛)로 반정량 분석했을 때 각 표면 처리 금속 성분을 검출 한계 이하로 하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
As a method of manufacturing a printed wiring board using a copper-clad laminate bonded to an unharmonized copper foil,
After etching the said non-harmonized copper foil with copper etching liquid, and forming a circuit, the purification process is given to the surface of the insulated resin exposed between circuits,
Semi-quantitative analysis of the surface-treated metal component of the non-harmonized copper foil remaining on the surface of the insulated resin subjected to the purification treatment with an XPS analyzer (X-ray source: Al (Kα), acceleration voltage: 15 Hz, beam diameter: 50 µm) When it does, each surface treatment metal component is below a detection limit, The manufacturing method of the printed wiring board characterized by the above-mentioned.
제1항에 있어서,
상기 동에칭액으로는 황산-과산화수소계 에칭액을 이용하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
The method of claim 1,
A sulfuric acid-hydrogen peroxide-based etching solution is used as the copper etching solution.
제1항 또는 제2항에 있어서,
상기 회로 사이에 노출된 절연 수지 표면은, 상기 정화 처리 전의 노출된 절연 수지 표면의 표면 조도(10점 평균 조도 Rzjis)의 값을 Rz(S), 당해 정화 처리 후의 노출된 절연 수지 표면의 표면 조도(10점 평균 조도 Rzjis)의 값을 Rz(C)로 했을 때, Rz(C)와 Rz(S)의 비인 [Rz(C)/Rz(S)]의 값을 1.2 이하로 하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
The method according to claim 1 or 2,
The surface of the insulated resin surface exposed between the circuits has a surface roughness (10-point average roughness Rzjis) of the exposed insulated resin surface before the purification treatment as Rz (S), and the surface roughness of the exposed insulated resin surface after the purification treatment. When the value of (10-point average roughness Rzjis) is set to Rz (C), the value of [Rz (C) / Rz (S)], which is the ratio of Rz (C) and Rz (S), is set to 1.2 or less. The manufacturing method of the printed wiring board to say.
제3항에 있어서,
상기 Rz(C)가 1.8㎛ 이하가 되도록 정화 처리하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
The method of claim 3,
The purification process is carried out so that said Rz (C) may be 1.8 micrometers or less.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 정화 처리는, 플라즈마 처리인 것을 특징으로 하는 프린트 배선판의 제조 방법.
5. The method according to any one of claims 1 to 4,
The said purification process is a plasma process, The manufacturing method of the printed wiring board characterized by the above-mentioned.
제5항에 있어서,
상기 플라즈마 처리는, 투입 에너지를 10 내지 120 J/㎠로 한 조건으로 플라즈마 에칭을 행하는 것인 프린트 배선판의 제조 방법.
The method of claim 5,
The said plasma processing is a manufacturing method of the printed wiring board which carries out plasma etching on the conditions which made input energy 10-120 J / cm <2>.
제5항 또는 제6항에 있어서,
상기 플라즈마 처리는, CF4와 O2의 가스 분압의 비[(CF4 분압)/(O2 분압)]의 값이 0.2 내지 5.0, 기압이 5.0㎩ 내지 200㎩의 CF4/O2 가스 분위기 중에서 행하는 플라즈마 에칭인 것을 특징으로 하는 프린트 배선판의 제조 방법.
The method according to claim 5 or 6,
The plasma treatment is a CF 4 / O 2 gas atmosphere having a ratio of the gas partial pressure of CF 4 and O 2 ((CF 4 partial pressure) / (O 2 partial pressure)) of 0.2 to 5.0 and atmospheric pressure of 5.0 kPa to 200 kPa. It is plasma etching performed in the middle, The manufacturing method of the printed wiring board characterized by the above-mentioned.
제5항 내지 제7항 중 어느 한 항에 있어서,
상기 정화 처리는, 플라즈마 처리 후에, 습식 세정을 행하는 것인 프린트 배선판의 제조 방법.
8. The method according to any one of claims 5 to 7,
The said purification process is a manufacturing method of the printed wiring board which performs a wet cleaning after a plasma process.
제8항에 있어서,
상기 습식 세정은, 계면활성제를 함유한 산성 용액을 이용한 세정인 것을 특징으로 하는 프린트 배선판의 제조 방법.
9. The method of claim 8,
The said wet washing | cleaning is washing | cleaning using the acidic solution containing surfactant, The manufacturing method of the printed wiring board characterized by the above-mentioned.
제8항에 있어서,
상기 습식 세정은, 상기 계면활성제를 함유한 산성 용액을 이용한 세정과, 동의 마이크로 에칭액을 이용한 세정을 조합한 것인 프린트 배선판의 제조 방법.
9. The method of claim 8,
The said wet washing | cleaning is a manufacturing method of the printed wiring board which combines the washing | cleaning using the acidic solution containing the said surfactant, and the washing | cleaning using the copper micro etching liquid.
제10항에 있어서,
상기 습식 세정은, 동회로를 질량 환산 두께로 0.5㎛ 이상 에칭해 조화하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
The method of claim 10,
The wet cleaning is a method for manufacturing a printed wiring board, wherein the copper circuit is etched and roughened by a thickness of 0.5 µm or more in terms of mass conversion thickness.
제1항 내지 제11항 중 어느 한 항에 있어서,
상기 동박 적층판은, 프라이머 수지층 부착 무조화 동박을 이용해 얻어진 것을 이용하는 프린트 배선판의 제조 방법.
12. The method according to any one of claims 1 to 11,
The said copper foil laminated board is a manufacturing method of the printed wiring board using what was obtained using the non-harmonic copper foil with a primer resin layer.
제1항 내지 제12항 중 어느 한 항에 기재된 프린트 배선판의 제조 방법에 있어서,
상기 정화 처리를 행한 후에, 솔더 레지스트층을 형성하는 것을 특징으로 하는 솔더 레지스트층 형성 후의 프린트 배선판의 제조 방법.
In the manufacturing method of the printed wiring board of any one of Claims 1-12,
A soldering resist layer is formed after performing the said purification process, The manufacturing method of the printed wiring board after soldering resist layer formation.
제13항에 기재된 프린트 배선판의 제조 방법에서 얻어진 솔더 레지스트층 형성 후의 프린트 배선판으로서,
2 기압의 프레셔 쿠커 내에서 5시간 보관한 후, 260℃의 땜납욕에 60초간 침지했을 때, 솔더 레지스트층과 절연 수지 표면의 사이에, 직경 20㎛ 이상의 스팟 형상의 디라미네이션이 발생하지 않는 것을 특징으로 하는 프린트 배선판.
As a printed wiring board after the soldering resist layer formation obtained by the manufacturing method of the printed wiring board of Claim 13,
After 5 hours of storage in a pressure cooker at 2 atmospheres, when immersed in a 260 ° C. solder bath for 60 seconds, no spot delamination with a diameter of 20 μm or more occurred between the solder resist layer and the insulating resin surface. The printed wiring board characterized by the above-mentioned.
KR1020137008689A 2010-10-08 2011-10-07 Method of manufacturing printed circuit board, and printed circuit board obtained using method of manufacturing printed circuit board KR101553635B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-229128 2010-10-08
JP2010229128 2010-10-08
PCT/JP2011/073218 WO2012046841A1 (en) 2010-10-08 2011-10-07 Method of manufacturing printed circuit board, and printed circuit board obtained using method of manufacturing printed circuit board

Publications (2)

Publication Number Publication Date
KR20130067302A true KR20130067302A (en) 2013-06-21
KR101553635B1 KR101553635B1 (en) 2015-09-16

Family

ID=45927833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137008689A KR101553635B1 (en) 2010-10-08 2011-10-07 Method of manufacturing printed circuit board, and printed circuit board obtained using method of manufacturing printed circuit board

Country Status (5)

Country Link
JP (1) JP5794740B2 (en)
KR (1) KR101553635B1 (en)
CN (1) CN103155724B (en)
TW (1) TWI524823B (en)
WO (1) WO2012046841A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5470493B1 (en) * 2013-07-23 2014-04-16 Jx日鉱日石金属株式会社 Resin base material, printed wiring board, printed circuit board, copper-clad laminate, and printed wiring board manufacturing method
WO2022014648A1 (en) * 2020-07-16 2022-01-20 三井金属鉱業株式会社 Copper-clad laminate plate and printed wiring board
CN114143982A (en) * 2022-02-08 2022-03-04 江油星联电子科技有限公司 Production method of multilayer printed circuit board
CN115023058B (en) * 2022-06-20 2023-04-18 清华大学深圳国际研究生院 Method for transferring high-precision circuit to flexible stretchable substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2808504B2 (en) * 1990-09-12 1998-10-08 加古川プラスチックス 株式会社 Film-shaped copper-deposited substrate
JPH0629647A (en) * 1992-07-08 1994-02-04 Hitachi Ltd Peeling method of photo resist
JP4583939B2 (en) * 2005-01-14 2010-11-17 日東電工株式会社 Method for manufacturing printed circuit board
JP2006287099A (en) * 2005-04-04 2006-10-19 Fujikura Ltd Manufacturing method of printed circuit board with resist
CN101024800A (en) * 2006-02-21 2007-08-29 联华电子股份有限公司 Detergent and method for removing residue after plasma process
JPWO2007148666A1 (en) * 2006-06-20 2009-11-19 日本化薬株式会社 Copper foil with primer resin layer and laminate using the same
JP4923903B2 (en) * 2006-09-20 2012-04-25 住友金属鉱山株式会社 Copper-coated polyimide substrate with high heat-resistant adhesion
WO2009084533A1 (en) * 2007-12-28 2009-07-09 Mitsui Mining & Smelting Co., Ltd. Copper foil with resin and process for producing copper foil with resin

Also Published As

Publication number Publication date
CN103155724A (en) 2013-06-12
CN103155724B (en) 2016-01-13
TWI524823B (en) 2016-03-01
JPWO2012046841A1 (en) 2014-02-24
JP5794740B2 (en) 2015-10-14
KR101553635B1 (en) 2015-09-16
TW201223365A (en) 2012-06-01
WO2012046841A1 (en) 2012-04-12

Similar Documents

Publication Publication Date Title
US5800859A (en) Copper coating of printed circuit boards
TWI544115B (en) Roughened copper foil, its manufacturing method, copper clad laminate and printed circuit board
TWI452953B (en) Copper cladding for printed circuit boards and copper clad laminates for printed circuit boards
KR102490491B1 (en) Roughened copper foil, copper-clad laminate, and printed wiring board
JP4831783B2 (en) Conductive layer, laminate using the same, and production method thereof
WO2018211951A1 (en) Roughened copper foil, carrier-attached copper foil, copper clad laminate, and printed wiring board
JP7166335B2 (en) Roughened copper foil, copper foil with carrier, copper clad laminate and printed wiring board
KR101422262B1 (en) Fabrication method for substrate having copper thin layer and printed circuit board
KR20130067302A (en) Method of manufacturing printed circuit board, and printed circuit board obtained using method of manufacturing printed circuit board
JP2014156629A (en) Etchant for copper or copper alloy, and method for etching copper or copper alloy using the same
KR20060048413A (en) Resin surface treating agent and resin surface treatment
JP2002060967A (en) Surface treating method for copper or copper alloy
JP5575320B2 (en) Copper foil with carrier
JP3928392B2 (en) Method for manufacturing printed wiring board
JP5851552B2 (en) Substrate having copper foil layer and manufacturing method thereof
JP5481586B1 (en) Copper foil with carrier, method for producing copper foil with carrier, printed wiring board, printed circuit board, copper-clad laminate, and method for producing printed wiring board
JP2005064110A (en) Member for electronic component and electronic component using the same
JP2002266087A (en) Etchant for copper and method for manufacturing printed circuit board using the same
JP2006082510A (en) Copper clad laminate and its manufacturing method
KR101400778B1 (en) Copper foil for laser hole drilling, copper-clad laminate and preparation method of the foil
TW201448685A (en) Copper foil for laser processing, copper foil with carrier foil for laser processing, copper clad laminate and method for manufacturing printed wiring board
JPH06173015A (en) Production of copper-lined laminate
JP2007129264A (en) Printed wiring board
JP2012235061A (en) Laminate and printed wiring board using the same
JP2012235062A (en) Laminate and printed wiring board using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180620

Year of fee payment: 4