KR20130066106A - 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판 - Google Patents

광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판 Download PDF

Info

Publication number
KR20130066106A
KR20130066106A KR1020110132795A KR20110132795A KR20130066106A KR 20130066106 A KR20130066106 A KR 20130066106A KR 1020110132795 A KR1020110132795 A KR 1020110132795A KR 20110132795 A KR20110132795 A KR 20110132795A KR 20130066106 A KR20130066106 A KR 20130066106A
Authority
KR
South Korea
Prior art keywords
substrate
optical device
manufacturing
concave
insulating layer
Prior art date
Application number
KR1020110132795A
Other languages
English (en)
Other versions
KR101308090B1 (ko
Inventor
안범모
박승호
Original Assignee
(주)포인트엔지니어링
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)포인트엔지니어링 filed Critical (주)포인트엔지니어링
Priority to KR1020110132795A priority Critical patent/KR101308090B1/ko
Publication of KR20130066106A publication Critical patent/KR20130066106A/ko
Application granted granted Critical
Publication of KR101308090B1 publication Critical patent/KR101308090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

본 발명은 하부에 히트싱크가 일체로 형성되어 있는 복수의 요(凹)형 블록의 측면을 절연을 유지시킨 채로 나란히 접합하여 수직 절연층을 갖는 광 디바이스용 기판을 제조함으로써 공정을 단순화시킬 뿐만 아니라 열전달 성능을 향상시킨 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판에 관한 것이다.
본 발명의 일 특징에 따른 광 디바이스용 기판 제조 방법은 요홈이 형성된 복수의 요형 블록을 준비하는 (a) 단계 및 상기 (a) 단계에서 준비된 상기 복수의 요형 블록의 측면을 전기적인 절연이 유지되도록 접합하여 수직 절연층을 갖는 기판을 제조하는 (b) 단계를 포함하여 이루어진다
전술한 구성에서, 상기 (b) 단계는 상기 요형 블록의 각 요홈에 상기 요홈에 형합되는 철형 지그를 삽입한 채로 가압하여 접합하는 것을 특징으로 한다.
한편, 상기 (b) 단계에서 제조된 기판의 상면에 상기 수직 절연층을 내포하는 캐비티를 상면에서 소정 깊이까지 형성하는 (c) 단계를 포함할 수 있다.
상기 전기적인 절연은 상기 요형 블록을 아노다이징 처리하여 달성되는 것을 특징으로 한다.
상기 전기적인 절연은 상기 요형 블록 사이에 절연 필름을 개재하여 달성되는 것을 특징으로 한다.

Description

광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판{method for manufacturing substrate for light emitting device and the substrate thereby}
본 발명은 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판에 관한 것으로, 특히 하부에 히트싱크가 일체로 형성되어 있는 복수의 요(凹)형 블록의 측면을 절연을 유지시킨 채로 나란히 접합하여 수직 절연층을 갖는 광 디바이스용 기판을 제조함으로써 공정을 단순화시킬 뿐만 아니라 열전달 성능을 향상시킨 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판에 관한 것이다.
일반적으로, 반도체 발광다이오드인 LED(Light Emitting Diode)는 공해를 유발하지 않는 친환경성 광원으로 다양한 분야에서 주목받고 있다. 최근 들어, LED의 사용범위가 실내외 조명, 자동차 헤드라이트, 디스플레이 장치의 백라이트 유닛(Back-Light Unit:BLU) 등 다양한 분야로 확대됨에 따라 LED의 고효율 및 우수한 열 방출 특성이 필요하게 되었다. 고효율의 LED를 얻기 위해서는 일차적으로 LED의 재료 또는 구조를 개선해야되지만 이외에도 LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다.
이와 같은 고효율의 LED에서는 고열이 발생되기 때문에 이를 효과적으로 방출하지 못하면 LED의 온도가 높아져서 그 특성이 열화되고, 이에 따라 수명이 줄어들게 된다. 따라서, 고효율의 LED 패키지에 있어서 LED로부터 발생되는 열을 효과적으로 방출시키고자 하는 노력이 진행되고 있다.
이하 LED를 포함하여 광을 방출하는 각종 소자를 총칭하여 '광소자"라 하고 이를 하나 이상 포함하여 이루어진 각종 제품을 '광 디바이스'라 한다.
도 1a 내지 도 1d는 종래 광 디바이스 제조 방법을 설명하기 위한 각 공정별 사시도이다. 먼저 도 1a에 도시한 바와 같이, 종래 광소자가 탑재되는 기판(10)을 형성하기 위해, 예를 들어 소정 두께로 이루어진 동 등의 도전성 판재(11)와 예를 들어 유리 에폭시 등의 절연성 판재(12)를 면 방향에서 교대로 접합하여 블록체(13, 도 1b 참조)를 형성한다. 여기에서, 도전성 판재(11)와 절연성 판재(12)와의 접합은 접착제에 의하거나 열압착 등에 의할 수도 있다.
계속해서 도 1b에 도시한 바와 같이, 도 1a에 의해 제조된 블록체(13)를 적절한 폭만큼 도전성 판재(11)의 면과 직교하는 방향, 즉 상하로 절단하면 도 1c에 도시한 바와 같이 띠 모양의 도전부(10a)와 절연부(10b)가 교대로 배치되어 이루어진 기판(10)이 얻어진다.
다음으로, 도 1d에 도시한 바와 같이 소자 기판(10)의 각 도전부(10a-①, 10a-②, 10a-③)에 LED칩(2)을 적당한 간격을 갖는 행렬 형태로 배치하여 실장하고 도전부(10a-①, 10a-②, 10a-③)의 각 열의 LED칩(2)에서 와이어(3)를 인출하여 다음 열의 도전부에 연결하고, 이렇게 해서 얻어진 LED 어레이에 다시 투명한 몰딩 수지로 몰딩함으로써 판상체의 형태의 LED 어레이가 제조된다.
한편, 이렇게 제조된 판상체 형태의 LED 어레이에서 각 열은 전기적으로 병렬연결되어 있고, 각 행은 직렬연결되어 있는데, 이를 그대로 제품화하거나 적절한 열 단위 또는 행 단위로 분리하거나 또는 낱개 단위로 분리하여 제품화한다. 더욱이 판상체 형태의 LED 어레이를 그대로 사용하는 경우에는 이를 금속 PCB에 탑재하거나 하부에 별도의 히트싱크를 부착하게 된다.
그러나 전술한 바와 같은 종래의 광 디바이스용 기판에 따르면, 도 1a에 도시한 바와 같은 블록체(13)를 도전성 판재(11)의 면과 직교하는 방향으로 상하로 정교하게 절단하는 공정이 요구되기 때문에 값비싼 소잉 머신(sawing machine)이 필요할 뿐만 아니라 많은 시간이 소요되며, 전체 기판 제조 공정이 복잡해지는 문제점이 있었다.
더욱이 방열 특성을 향상시키기 위해서는 기판의 하부에 기판과는 딴 몸으로 이루어진 히트싱크를 접착제 등을 사용하여 부착해야 하는데, 이 경우에 접착제의 개재로 인하여 기판으로부터 히트싱크로의 열전달 성능이 저하될 뿐만 아니라 히트싱크 접합 공정이 추가됨으로써 전체적인 공정이 복잡해지는 문제점이 있었다.
본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 하부에 히트싱크가 일체로 형성되어 있는 복수의 요(凹)형 블록의 측면을 절연을 유지시킨 채로 나란히 접합하여 수직 절연층을 갖는 광 디바이스용 기판을 제조함으로써 공정을 단순화시킬 뿐만 아니라 열전달 성능을 향상시킨 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판을 제공함을 목적으로 한다.
본 발명의 일 특징에 따른 광 디바이스용 기판 제조 방법은 요홈이 형성된 복수의 요형 블록을 준비하는 (a) 단계 및 상기 (a) 단계에서 준비된 상기 복수의 요형 블록의 측면을 전기적인 절연이 유지되도록 접합하여 수직 절연층을 갖는 기판을 제조하는 (b) 단계를 포함하여 이루어진다
전술한 구성에서, 상기 (b) 단계는 상기 요형 블록의 각 요홈에 상기 요홈에 형합되는 철형 지그를 삽입한 채로 가압하여 접합하는 것을 특징으로 한다.
상기 (b) 단계 이후에 상기 기판의 표면에 백색 도료를 도포하는 (c) 단계를 더 구비한 것을 특징으로 한다.
한편, 상기 (c) 단계에서 제조된 기판의 상면에 상기 수직 절연층을 내포하는 캐비티를 상면에서 소정 깊이까지 형성하는 (d) 단계를 포함할 수 있다.
상기 전기적인 절연은 상기 요형 블록을 아노다이징 처리하여 달성되는 것을 특징으로 한다.
상기 전기적인 절연은 상기 요형 블록 사이에 절연 필름을 개재하여 달성되는 것을 특징으로 한다.
본 발명의 다른 특징에 따르면, 전술한 본 발명의 제1 특징에 따른 제조 방법에 의해 제조된 광 디바이스용 기판이 제공된다.
본 발명의 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판에 따르면, 정교한 절단 공정이 필요하지 않기 때문에 제조 단가와 제조에 소요되는 시간이 단축되며, 이외에도 히트싱크가 기판과 일체로 형성되기 때문에 방열 특성이 향상된다.
아울러 요형 블록 사이의 본딩 면적이 커져서 기판의 내구성이 종래에 비해 현저하게 향상되게 된다.
도 1a 내지 도 1d는 종래 광 디바이스 제조 방법을 설명하기 위한 각 공정별 사시도.
도 2는 본 발명의 광 디바이스용 기판 제조 방법을 설명하기 위한 흐름도.
도 3은 본 발명에서 사용되는 복수의 요형 블록을 보인 사시도.
도 4는 본 발명에서 사용되는 복수의 철형 지그를 보인 사시도.
도 5 및 도 6은 각각 본 발명의 광 디바이스용 기판 제조 방법에서 접합 공정을 설명하기 위한 사시도와 단면도.
도 7a 내지 도 7e는 각각 본 발명의 광 디바이스용 기판 제조 방법에서 접합 공정 이후 공정을 설명하기 위한 공정 단면도.
도 8은 본 발명의 일 실시예에 따른 방법에 의해 제조된 광 디바이스의 평면도.
도 9a 및 도 9b는 각각 본 발명의 다른 실시예에 따른 방법에 의해 제조된 광 디바이스의 측면도 및 평면도.
이하에는 첨부한 도면을 참조하여 본 발명의 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판의 바람직한 실시예에 대해 상세하게 설명한다.
도 2는 본 발명의 광 디바이스용 기판 제조 방법을 설명하기 위한 흐름도이다. 도 2에 도시한 바와 같이, 본 발명의 광 디바이스용 기판 제조 방법에 따르면, 먼저 단계 S10에서는 복수의 요(凹)형 블록, 즉 기판 구성부와 히트싱크가 일체로 형성되어 있는 요형 블록을 준비한다.
도 3은 도 2에서 복수의 요형 블록을 보인 사시도이다. 도 3에 도시한 바와 같이, 요형 블록(100)은 열전도도 및 전기전도도가 좋은 알루미늄이나 구리 또는 이들을 하나 이상 포함하는 합금 재료를 압출 성형하여 이루어질 수 있는데, 그 요홈(102)의 형상은 적절히 변형될 수 있을 것이다. 다음으로 이렇게 제작된 긴 길이의 요형 블록에 대해 전기적인 절연을 위해 전체 표면을 아노다이징 처리(104)한 후에 같은 길이로 절단하여 최종적으로 기판 구성부로 사용될 요형 블록(100)이 제작될 수 있을 것이다.
다음으로 단계 S20에서는 요형 블록(100)의 요홈(102)에 정합, 즉 꼭 끼워지는 복수의 철(凸)형 지그(200)를 준비하는데, 이러한 철형 지그(200)는 금속재, 예를 들어 강재 등으로 이루어질 수 있을 것이다. 도 4는 본 발명의 제조 방법에 사용되는 복수의 철형 지그를 보인 사시도이다.
다시 도 2로 돌아가서, 단계 S30에서는 복수의 요형 블록(100)을 도치시킨 상태에서 철형 지그(200)를 각 요형 블록(100)의 요홈(102)에 삽입한 채로 복수의 요형 블록의 측면을 접합하여 기판을 형성하는데, 도 5 및 도 6a는 단계 S30의 공정을 설명하기 위한 사시도와 단면도이다.
도 5 및 도 6a에 도시한 바와 같이, 도치된 상태의 복수의 요형 블록(100)의 측면을 접합함에 있어서 인접한 요형 블록(100) 사이의 접합을 확실하게 하기 위해 접합 지그(300)를 통해 요형 블록(100)의 상면과 측면에 열을 가하면서 최외각의 요형 블록(100)의 측면을 가압한다. 그리고, 이 과정에서 요형 블록(100)에 압력이 불균일하게 전달되어 요형 블록(100)이 변형 또는 파괴되거나 접합이 불균일하게 이루어지는 것을 방지하기 위해 철형 지그(200)를 요형 블록(100)의 요홈(102)에 삽입한 상태에서 접합하게 된다. 물론 단계 S30은 요형 블록(100)을 도치시키지 않은 상태, 즉 요홈(102)이 위를 향한 상태에서 요홈(102)에 철형 지그(200)를 삽입하여 수행될 수도 있을 것이다.
한편, 단계 S30을 수행함에 있어서 접합 또는 전기적인 절연 성능을 보다 확실하게 하기 위해 합성수지 재질의 절연 필름(110)을 요형 블록(100)의 사이에 개재시킨 상태에서 액상 접합제를 사용하여 접합할 수도 있을 것이고, 접합이 보다 견고하게 이루어지도록 요형 블록(100)의 측면에 기계적 또는 화학적인 방법으로 거칠기를 부여할 수도 있을 것이다. 이하 각 요형 블록(100) 사이의 접합층을 '수직 절연층'이라 한다. 다음으로 이렇게 접합이 완료되면 중간 제조물을 냉각한 이후에 블록 표면에 남아 있는 잔여물을 가공 공정 등에 의해 제거한다.
도 2로 돌아가서, 단계 S35에서는 이렇게 형성된 기판(400)의 상면에 백색 도료(405), 예를 들어 백색 솔더 레지스트(Solder Resist)를 도포하는데, 이에 의해 이후 공정인 캐비티 가공 후 도금 공정에서 캐비티에만 도금층이 형성됨으로써 도금 면적, 즉 도금 비용을 절감할 수가 있고, 향후 패키징 완료 후에 광소자에서 발생된 빛이 백색 도료에 의해 흡수되지 않고 반사됨으로써 광효율을 증가시킬 수가 있다. 도 7a는 백색 도료 도포 공종이 완료된 상태의 기판의 단면도이다.
다음으로, 이렇게 형성된 기판(400)의 상면에서 소정 깊이(두께)에 이르는 요홈으로 이루어진 캐비티(410)를 형성하는데, 도 7b는 캐비티 형성 공정이 완료된 상태의 기판의 단면도이다. 도 7b 및 후술하는 도 8a에 도시한 바와 같이 캐비티(410)는 수직 절연층(110)을 내포하고 있으며, 광의 반사 성능을 향상시키기 위해 상광하협(上廣下峽) 형상의 원형 요홈으로 이루어지는 것이 바람직하다. 나아가 수직절연층(110)을 중심으로 광소자가 안착될 부위가 단순히 와이어만 연결될 부위보다 상대적으로 넓은 면적(이하 와이어 연결 영역을 '상대적 소면적부'(414)라 하고 광소자 안착 영역을 '상대적 대면적부'(412)라 한다)을 차지하도록 형성되는 것이 바람직하다. 캐비티(400)는 절삭 가공과 같은 기계 공정 또는 식각과 같은 화학 공정에 의해 형성될 수 있을 것이다.
다음으로 단계 S50에서는 광소자에서 생성된 광의 반사 성능이나 본딩 성능을 향상시키기 위해 캐비티(400)의 바닥면과 주벽면에 금속 도금, 예를 들어 은(Ag) 도금(420)을 수행하는데, 이러한 금속 도금층(420)은 전해 도금 방식 등에 의해 형성될 수 있을 것이다. 이 경우에 수직 절연층(110)에는 도시한 바와 같이 금속 도금층(420)이 형성되지 않음으로써 수직 절연층(110)을 중심으로 상대적 소면적부(414)와 상대적 대면적부(412)가 전기적으로 절연되게 된다. 도 7c는 도금 공정이 완료된 상태의 기판의 단면도이다.
다음으로 단계 S60에서는 캐비티(400)의 상대적 대면적부(412)에 광소자(500)를 부착함과 함께 광소자(500)의 두 전극, 즉 캐소드와 애노드 전극 중 하나의 전극, 예를 들어 애노드 전극은 와이어(510)를 통해 상대적 대면적부(412)에 연결하고 캐소드 전극은 와이어(510)를 통해 상대적 소면적부(414)에 연결한다. 물론 광소자(500)의 애노드 단자(또는 캐소드 단자)를 광소자(500)의 하면에 노출되도록 형성한 상태에서 도전성을 유지하는 접합 방식, 예를 들어 솔더링 등에 의해 광소자(500)와 상대적 대면적부(412)를 접합하는 경우에는 하나의 와이어, 예를 들어 광소자(500)의 캐소드 전극과 상대적 소면적부(414)를 연결하는 와이어만 필요하게 될 것이다. 도 7d는 광소자 탑재 공정이 완료된 상태의 기판의 단면도이다.
다음으로 단계 S70에서는 캐비티(410)에 봉지재(600)를 봉입하는데, 이러한 봉지재(600)에는 형광 물질이 포함될 수도 있다. 도 7e는 봉지재 봉입 공정이 완료된 상태의 기판의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 방법에 의해 제조된 광 디바이스의 평면도이다. 도 8에 도시한 바와 같이, 본 실시예에 따르면, 가로 3열 및 세로 5열의 매트릭스 형태로 배열된 복수의 광소자를 갖는 광 디바이스의 평면도인바, 세로 열에 배치된 5개의 광소자들끼리는 병렬 연결되고, 가로 열(행)에 배치된 3개의 광소자들끼리는 직렬 연결되게 된다.
도 9a 및 도 9b는 각각 본 발명의 다른 실시예에 따른 방법에 의해 제조된 광 디바이스의 측면도 및 평면도이다. 도 9의 실시예에서는 광소자 당 하나의 캐비티를 형성한 앞선 실시예와는 달리 가로 열에 배치된 3개의 광소자(500)를 모두 하나의 캐비티(410')에 수용하고 있다. 이를 위해 본 실시예에서는 캐비티(410')를 상광하협 형상의 장방형 홈으로 형성하고 있다.
본 발명의 제너 다이오드를 갖는 광 디바이스용 기판은 전술한 실시예에 국한되지 않고 본 발명의 기술 사상이 허용하는 범위 내에서 다양하게 변형하여 실시할 수 있다. 예를 들어 전술한 실시예에서는 요형 블록에 하나의 요홈만 형성된 것으로 설명을 진행하였으나 2개 이상의 요홈이 형성될 수도 있을 것이고, 이 경우에 철형 지그도 상기 요홈에 형합되는 2개 이상의 철부를 구비해야 할 것이다.
100: 요형 블록, 102: 요홈,
104: 아노다이징층, 110: 수직 절연층,
200: 철형 지그, 300: 접합 지그,
400: 기판, 410, 410': 캐비티,
412: 상대적 대면적부, 414: 상대적 소면적부,
420: 금속 도금층, 500: 광소자,
510: 와이어, 600: 봉지재

Claims (7)

  1. 요홈이 형성된 복수의 요형 블록을 준비하는 (a) 단계 및
    상기 (a) 단계에서 준비된 상기 복수의 요형 블록의 측면을 전기적인 절연이 유지되도록 접합하여 수직 절연층을 갖는 기판을 제조하는 (b) 단계를 포함하여 이루어진 광 디바이스용 기판 제조 방법.
  2. 제 1 항에 있어서,
    상기 (b) 단계는 상기 요형 블록의 각 요홈에 상기 요홈에 형합되는 철형 지그를 삽입한 채로 가압하여 접합하는 것을 특징으로 하는 광 디바이스용 기판 제조 방법.
  3. 제 2 항에 있어서,
    상기 (b) 단계 이후에 상기 기판의 표면에 백색 도료를 도포하는 (c) 단계를 더 구비한 것을 특징으로 하는 광 디바이스용 기판 제조 방법.
  4. 제 3 항에 있어서,
    상기 (c) 단계에서 제조된 기판의 상면에 상기 수직 절연층을 내포하는 캐비티를 상면에서 소정 깊이까지 형성하는 (d) 단계를 포함하여 이루어진 광 디바이스용 기판 제조 방법.
  5. 제 2 항에 있어서,
    상기 전기적인 절연은 상기 요형 블록을 아노다이징 처리하여 달성되는 것을 특징으로 하는 광 디바이스용 기판 제조 방법.
  6. 제 2 항에 있어서,
    상기 전기적인 절연은 상기 요형 블록 사이에 절연 필름을 개재하여 달성되는 것을 특징으로 하는 광 디바이스용 기판 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항의 제조 방법에 의해 제조된 광 디바이스용 기판.
KR1020110132795A 2011-12-12 2011-12-12 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판 KR101308090B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110132795A KR101308090B1 (ko) 2011-12-12 2011-12-12 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110132795A KR101308090B1 (ko) 2011-12-12 2011-12-12 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판

Publications (2)

Publication Number Publication Date
KR20130066106A true KR20130066106A (ko) 2013-06-20
KR101308090B1 KR101308090B1 (ko) 2013-09-12

Family

ID=48862476

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110132795A KR101308090B1 (ko) 2011-12-12 2011-12-12 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판

Country Status (1)

Country Link
KR (1) KR101308090B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1890343A4 (en) * 2005-06-07 2014-04-23 Fujikura Ltd SUBSTRATE ON ILLUMINATING ELEMENT INSTALLATION, ILLUMINATING ELEMENT MODULE, ILLUMINATION DEVICE, DISPLAY AND TRAFFIC SIGNALING DEVICE
KR101055383B1 (ko) 2010-03-15 2011-08-08 (주)포인트엔지니어링 광소자 디바이스 및 그 제조 방법
KR101121745B1 (ko) 2010-03-31 2012-03-22 (주)포인트엔지니어링 광소자 디바이스 및 그 제조 방법
KR101086014B1 (ko) * 2011-06-27 2011-11-22 (주)포인트엔지니어링 고방열성 광소자용 기판 및 그 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate

Also Published As

Publication number Publication date
KR101308090B1 (ko) 2013-09-12

Similar Documents

Publication Publication Date Title
KR101284796B1 (ko) 캔 패지키 타입의 광 디바이스 제조 방법 및 이에 의해 제조된 광 디바이스
KR100729439B1 (ko) 발광소자 패키지 구조체와 그 제조방법 및 이를 적용한발광소자의 제조방법
CN107689408B (zh) 发光二极管覆晶晶粒及显示器
CN101714597A (zh) 用于制造发光二极管封装的方法
KR101400271B1 (ko) 광디바이스 제조 방법 및 이에 의해 제조된 광디바이스
KR101373710B1 (ko) 엘이디 금속기판 패키지 및 그 제조방법
US20170250333A1 (en) Substrate for Optical Device
KR101233121B1 (ko) 판상체 형태의 ｌｅｄ 어레이 기판 제조 방법 및 이에 의해 제조된 ｌｅｄ 어레이 기판
KR20130079632A (ko) 통합된 전자 소자를 구비한 라미네이트
KR101321812B1 (ko) 구동회로 및 전원회로 일체형 광 디바이스 및 이에 사용되는 광 디바이스 기판 제조 방법과 그 기판
KR101308090B1 (ko) 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판
KR101347454B1 (ko) 발광 다이오드 패키지 및 그 제조 방법
CN103822143A (zh) 硅基led路灯光源模块
TW201407748A (zh) 發光二極體燈條
US9666558B2 (en) Substrate for mounting a chip and chip package using the substrate
KR101764344B1 (ko) 구동회로 및 전원회로 일체형 광 디바이스 기판
CN109698263B (zh) 一种封装基板、半导体器件及其制作方法
JP2017118056A (ja) 発光装置
KR101394478B1 (ko) 광 디바이스용 기판과 광 디바이스
KR100878398B1 (ko) 고출력 ｌｅｄ 패키지 및 그 제조방법
KR101582494B1 (ko) 칩 실장용 기판 및 칩이 실장된 칩 패키지
US9887179B2 (en) Light emitting diode device and light emitting device using the same
TW201403888A (zh) 發光二極體的製造方法
KR101956128B1 (ko) 테이프 타입의 광소자 패키지 및 그 제조 방법
KR100822340B1 (ko) 전기적으로 격리된 금속 포스트를 갖춘 금속판을 이용하는반도체 발광장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190702

Year of fee payment: 7