KR20130060232A - 능동형 유기 발광 다이오드 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드 디스플레이 소자 - Google Patents

능동형 유기 발광 다이오드 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드 디스플레이 소자 Download PDF

Info

Publication number
KR20130060232A
KR20130060232A KR1020127032551A KR20127032551A KR20130060232A KR 20130060232 A KR20130060232 A KR 20130060232A KR 1020127032551 A KR1020127032551 A KR 1020127032551A KR 20127032551 A KR20127032551 A KR 20127032551A KR 20130060232 A KR20130060232 A KR 20130060232A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
driving
circuit
output terminal
Prior art date
Application number
KR1020127032551A
Other languages
English (en)
Inventor
샤오징 치
티안마 리
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20130060232A publication Critical patent/KR20130060232A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본원의 개시내용에는 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드(AMOLED) 디스플레이 소자가 개시되어 있다. 상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는, 다수의 능동형 유기 발광 다이오드(AMOLED)들을 구동하기 위해 사용되는 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들; 상기 구동 박막 트랜지스터들을 통과하는 구동 전류들에 대한 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들에 있는 구동 박막 트랜지스터들의 임계 전압의 효과를 제거하는 데 사용되는 상기 픽셀 영역들 외부에 배치된 외부 보상 회로;를 포함한다. 상기 구동 및 보상 방법은, 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 저장하는 단계; 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 그레이스케일 전압을 저장하는 단계; 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 구동 박막 트랜지스터의 게이트 전압이 상기 구동 회로의 그레이스케일 전압 및 상기 임계 전압의 합으로 점프하는 단계;를 포함한다. 상기 디스플레이 소자는 상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로를 포함한다.

Description

능동형 유기 발광 다이오드 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드 디스플레이 소자{AMOLED driving and compensating circuit and method, and AMOLED display device}
본원의 개시내용은 능동형 유기 발광 다이오드 분야에 관한 것으로, 특히 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드(AMOLED) 디스플레이 소자에 관한 것이다.
능동형 유기 발광 다이오드(Active Matrix Organic Light Emitting Diode; AMOLED)는 구동 회로에 있는 구동 박막 트랜지스터로부터 생성된 구동 전류에 의해 상기 능동형 유기 발광 다이오드(AMOLED)가 구동될 경우에 발광하는 것이 가능하다. 그러나, 시간의 변화에 따라, 상기 구동 박막 트랜지스터의 임계 전압이 변할 수 있다. 그 결과로, 동일한 그레이스케일 전압이 입력될 경우에, 구동된 능동형 유기 발광 다이오드(AMOLED)의 휘도가 상이할 정도로 생성되는 구동 전류가 일관되지 않게 된다. 현재, 상기 문제를 해결하기 위한 대부분의 방법은 일관된 구동 전류를 이루면서 상기 능동형 유기 발광 다이오드(AMOLED)의 휘도 균일도를 개선하기 위해 임계 전압의 효과를 제거하도록 하는 보상 회로를 추가하는 것이다.
본원의 개시내용을 구현하는 프로세스에서, 본 발명자는 선행기술에 적어도 아래와 같은 문제가 있음을 알아내었다.
기존의 능동형 유기 발광 다이오드(AMOLED) 보상 회로는 종종 5 또는 6개의 박막 트랜지스터들이 동일한 픽셀 영역 내부에 배치되어야 하는데, 이는 결과적으로 개구율(aperture ratio)을 감소시킬 수 있다.
본원의 개시내용에서 해결하려는 과제는 개구율(aperture ratio)을 증가시키는 것이 가능한 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드(AMOLED) 디스플레이 소자를 제공하는 것이다.
본원의 개시내용의 한 실시예에서는 개구율(aperture ratio)을 증가시키는 것이 가능한 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드(AMOLED) 디스플레이 소자가 제공된다.
본원의 개시내용의 그러한 실시예에 의하면, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로가 제공되며, 상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는,
다수의 능동형 유기 발광 다이오드(AMOLED)들을 구동하기 위해 사용되는 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들로서, 하나의 능동형 유기 발광 다이오드(AMOLED) 및 하나의 해당하는 구동 회로가 픽셀 영역들의 각각의 픽셀 영역 내부에 배치되고, 하나의 구동 회로는 하나의 해당하는 능동형 유기 발광 다이오드(AMOLED)를 구동하는데 사용되는, 다수의 구동 회로들;
상기 구동 박막 트랜지스터들을 통과하는 구동 전류들에 대한 상기 다수의 픽셀 영역들에 있는 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압의 효과를 제거하는 데 사용되는 상기 픽셀 영역들 외부에 배치된 외부 보상 회로;
를 포함한다.
일례에서, 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들 각각은 제1 박막 트랜지스터, 구동 커패시터 및 구동 박막 트랜지스터를 포함하며,
상기 제1 박막 트랜지스터는 데이터 라인에 접속된 소스를 지니고,
상기 구동 커패시터는 상기 제1 박막 트랜지스터의 드레인에 접속된 제1 단자를 지니며,
상기 구동 박막 트랜지스터는 상기 제1 박막 트랜지스터의 드레인에 접속된 게이트를 지니고,
상기 구동 회로에 해당하는 능동형 유기 발광 다이오드(AMOLED)의 입력 단자는 동작 전압의 출력 단자에 접속되며, 상기 구동 회로에 해당하는 능동형 유기 발광 다이오드(AMOLED)의 출력 단자는 상기 구동 박막 트랜지스터의 드레인에 접속되고,
상기 제1 박막 트랜지스터 및 상기 구동 박막 트랜지스터는 n-채널 박막 트랜지스터들이다.
일례에서, 상기 픽셀 영역들 외부에 배치된 외부 보상 회로는, 제2 박막 트랜지스터, 제3 박막 트랜지스터, 보상 커패시터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제6 박막 트랜지스터 및 제7 박막 트랜지스터를 포함하며,
상기 제2 박막 트랜지스터는 접지에 접속된 소스, 제2 클록 신호 출력 단자에 접속된 게이트, 및 상기 구동 커패시터의 제2 단자에 접속된 드레인을 지니며,
상기 제3 박막 트랜지스터는 상기 제2 박막 트랜지스터의 드레인에 접속된 소스, 및 상기 제2 클록 신호 출력 단자에 접속된 게이트를 지니고,
상기 보상 커패시터는 상기 제3 박막 트랜지스터의 드레인에 접속된 제1 단자를 지니며,
상기 제4 박막 트랜지스터는 상기 보상 커패시터의 제2 단자에 접속된 소스, 상기 제2 클록 신호 출력 단자에 접속된 게이트, 및 상기 구동 박막 트랜지스터의 소스에 접속된 드레인을 지니고,
상기 제5 박막 트랜지스터는 접지에 접속된 소스, 제1 클록 신호 출력 단자에 접속된 게이트, 및 상기 제4 박막 트랜지스터의 소스에 접속된 드레인을 지니며,
상기 제6 박막 트랜지스터는 기준 전압 출력 단자에 접속된 소스, 상기 제1 클록 신호 출력 단자에 접속된 게이트, 및 상기 제2 박막 트랜지스터의 드레인에 접속된 드레인을 지니며,
상기 제7 박막 트랜지스터는 상기 기준 전압 출력 단자에 접속된 소스, 상기 제1 클록 신호 출력 단자에 접속된 게이트, 및 상기 구동 박막 트랜지스터의 게이트에 접속된 드레인을 지니고,
상기 제1 박막 트랜지스터의 게이트는 상기 제2 클록 신호 출력 단자에 접속되고,
상기 제2 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터는 n-채널 박막 트랜지스터들이며,
상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터 및 상기 제5 박막 트랜지스터는 p-채널 박막 트랜지스터들이다.
일례에서, 상기 제1 클록 신호 출력 단자에 걸린 제1 클록 신호 및 상기 제2 클록 신호 출력 단자에 걸린 제2 클록 신호 양자 모두는 제1 위상, 제2 위상 및 제3 위상을 포함하며,
상기 제1 위상에서는, 상기 제1 클록 신호 출력 단자가 고레벨에 있으며, 상기 제2 클록 신호 출력 단자가 저레벨에 있고,
상기 제2 위상에서는, 상기 제1 클록 신호 출력 단자가 저레벨에 있으며, 상기 제2 클록 신호 출력 단자가 고레벨에 있으며,
상기 제3 위상에서는, 상기 제1 클록 신호 출력 단자가 저레벨에 있고, 상기 제2 클록 신호 출력 단자가 저레벨에 있다.
일례에서, 상기 제1 위상에서는, 상기 외부 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴온되고, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 외부 보상 회로에 있는, 상기 제2 박막 트랜지스터 및 상기 제5 박막 트랜지스터가 턴오프됨으로써, 상기 보상 커패시터에 걸친 전압차가 상기 구동 박막 트랜지스터의 임계 전압이게 되며,
상기 제2 위상에서는, 상기 외부 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴오프되고, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 외부 보상 회로에 있는, 상기 제2 박막 트랜지스터 및 상기 제5 박막 트랜지스터가 턴온됨으로써, 상기 구동 회로들의 각각의 구동 회로에 있는 구동 커패시터에 걸친 전압차가 상기 구동 회로에 해당하는 데이터 라인으로부터 입력된 그레이스케일 전압이게 되며,
상기 제3 위상에서는, 상기 외부 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 및 상기 제5 박막 트랜지스터가 턴온되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 외부 보상 회로에 있는, 상기 제2 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴오프됨으로써, 상기 구동 회로에 있는 구동 박막 트랜지스터의 게이트 전압이 상기 구동 회로에 해당하는 데이터 라인으로부터 입력된 그레이스케일 전압 및 상기 구동 박막 트랜지스터의 임계 전압의 합으로 점프하게 된다.
본원의 개시내용의 한 실시예에 의하면, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법이 또한 제공되는데, 상기 방법은,
다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 저장하는 제1 단계;
상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 그레이스케일 전압을 저장하는 제2 단계;
상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 구동 박막 트랜지스터의 게이트 전압이 상기 구동 회로의 그레이스케일 전압 및 상기 임계 전압의 합으로 점프하는 제3 단계;
를 포함한다.
일례에서는, 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 저장하는 제1 단계에서,
제1 클록 신호 출력 단자가 고레벨에 있으며, 제2 클록 신호 출력 단자가 저레벨에 있고, 보상 회로에 있는, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제6 박막 트랜지스터 및 제7 박막 트랜지스터가 턴온되며, 상기 구동 회로들의 각각의 구동 회로에 있는 제1 박막 트랜지스터 및 상기 보상 회로에 있는, 제2 박막 트랜지스터 및 제5 박막 트랜지스터가 턴오프되고, 보상 커패시터에 걸친 전압차가 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압이게 되며,
상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 그레이스케일 전압을 저장하는 제2 단계에서는,
상기 제1 클록 신호 출력 단자가 저레벨에 있으며, 상기 제2 클록 신호 출력 단자가 고레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴오프되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터 및 상기 제5 박막 트랜지스터가 턴온되고, 상기 구동 회로들의 각각의 구동 회로에 있는 보상 커패시터에 걸친 전압차가 상기 구동 회로에 해당하는 데이터 라인으로부터 입력된 그레이스케일 전압이게 되며,
상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 구동 박막 트랜지스터의 게이트 전압이 상기 구동 회로의 그레이스케일 전압 및 임계 전압의 합으로 점프하는 제3 단계에서는,
상기 제1 클록 신호 출력 단자가 저레벨에 있으며, 상기 제2 클록 신호 출력 단자가 저레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터 및 상기 제5 박막 트랜지스터가 턴온되고, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴오프되며, 상기 다수의 픽셀 영역들 내부에 배치된 상기 다수의 구동 회로들의 각각의 구동 회로에 있는 구동 박막 트랜지스터의 게이터 전압이 상기 구동 회로의 그레이스케일 전압 및 임계 전압의 합으로 점프하게 된다.
디스플레이 소자는 상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로를 포함한다.
본원의 개시내용의 상기 실시예에서 제공되는 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로 및 방법은, 픽셀 영역들 외부에 배치된 외부 보상 회로로 인해, 상기 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 동시에 보상할 수 있으며, 단지 상기 픽셀 영역들의 각각의 픽셀 영역에 있는 능동형 유기 발광 다이오드(AMOLED)를 구동하기 위해 사용되는 구동 회로만이 존재함으로써, 개구율(aperture ratio)이 증가되게 한다.
선행기술 또는 본원의 개시내용의 상기 실시예에서의 기술적 해결수단을 좀더 명확하게 구체적으로 보여주기 위해, 이하에서는 선행기술 또는 상기 실시예의 설명들에서 사용될 필요가 있는 도면들이 간략하게 소개될 것이다. 분명한 점으로는, 이하의 설명들에서 나타내는 도면들이 단지 본원의 개시내용의 일부 실시예들일 뿐이라는 점이다. 당업자라면 이러한 도면들에 비추어 볼 때, 어떠한 창의적인 노력 없이도 다른 도면들을 획득할 수 있을 것이다.
도 1은 본원의 개시내용의 실시예들에서 제공되는 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로의 회로 다이어그램이다.
도 2는 도 1에 도시된 회로의 클록 신호의 타이밍 시퀀스 다이어그램이다.
도 3은 제1 위상에서의 도 1의 회로의 등가 회로 다이어그램이다.
도 4는 제2 위상에서의 도 1의 회로의 등가 회로 다이어그램이다.
도 5는 제3 위상에서의 도 1의 회로의 등가 회로 다이어그램이다.
도 6은 본원의 개시내용의 실시예들에서 제공되는 다른 한 AMOLED 구동 및 보상 회로의 회로 다이어그램이다.
도 7은 본원의 개시내용의 실시예들에서 제공되는 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법의 플로차트이다.
본원의 개시내용의 실시예들에서의 기술적 해결수단들은 본원의 개시내용의 실시예들에서 첨부도면들과 결합해서 명확하고도 완전하게 설명될 것이다. 분명한 점으로는, 설명되는 실시예들이 모든 실시예들이라기 보다는 오히려 단지 본원의 개시내용의 실시예들의 일부일 뿐이라는 점이다. 본원의 개시내용의 실시예들을 기반으로 하면, 당업자에 의해 획득되는 다른 모든 실시예들은 어떠한 창의적인 노력 없이도 본원의 개시내용에서 보호받고자 하는 범위에 속하는 것이다.
본원의 개시내용의 한 실시예에서는 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로가 제공되며, 상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는,
다수의 능동형 유기 발광 다이오드(AMOLED)들을 구동하기 위해 사용되는 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들로서, 하나의 능동형 유기 발광 다이오드(AMOLED) 및 하나의 해당하는 구동 회로가 상기 픽셀 영역들의 각각의 픽셀 영역 내부에 배치되며, 하나의 구동 회로가 하나의 해당하는 능동형 유기 발광 다이오드(AMOLED)를 구동하기 위해 사용되는, 다수의 구동 회로들;
를 포함하며,
전형적인 2T1C(2개의 박막 트랜지스터들 및 하나의 커패시터)와 같은 구동 회로들 각각은 제1 박막 트랜지스터, 구동 박막 트랜지스터 및 구동 커패시터를 포함하고, 상기 구동 박막 트랜지스터를 통과하는 구동 전류는 발광하도록 상기 능동형 유기 발광 다이오드(AMOLED)를 구동시키며;
상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는,
상기 구동 박막 트랜지스터들을 통과하는 구동 전류들에 대한 상기 픽셀 영역들 내부에 배치된 다수의 구동 회로들에 있는 구동 박막 트랜지스터들의 임계 전압의 효과를 제거함으로써, 상기 구동 박막 트랜지스터를 통과하는 구동 전류가 상기 구동 박막 트랜지스터의 임계 전압과 무관하게 하여 상기 구동 전류의 일관성을 개선하기 위해 사용되는, 상기 픽셀 영역들 외부에 배치된 외부 보상 회로;
를 포함한다.
상기 구동 회로 외에도, 선행기술은 상기 픽셀 영역들 각각에 5 내지 6개의 박막 트랜지스터들로 이루어진 보상 회로를 부가적으로 배치해야 하지만, 본원의 개시내용의 실시예에서 제공되는 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는 상기 픽셀 영역들 외부에 배치된 외부 보상 회로로 인해, 상기 픽셀 영역들 내부에 배치되는 다수의 구동 회로의 구동 박막 트랜지스터들의 임계 전압을 동시에 보상하는 것이 가능하며, 단지 상기 픽셀 영역들 각각에서 상기 능동형 유기 발광 다이오드(AMOLED)를 구동하기 위한 구동 회로만이 존재함으로써, 개구율(aperture ratio)이 증가되게 한다.
특히, 도 1에 도시된 바와 같이, 한 행(row)의 픽셀 영역들은 N개의 픽셀 영역들(Pixel_1, Pixel_2, ..., Pixel_N)을 포함하며, 이 경우에 N은 1보다 큰 자연수이다. 하나의 능동형 유기 발광 다이오드(AMOLED) 및 하나의 해당하는 구동 회로는 상기 픽셀 영역들의 각각의 픽셀 영역 내에 각각 배치된다.
상기 픽셀 영역들의 각각의 픽셀 영역에서는, 상기 구동 회로가 제1 박막 트랜지스터(T1), 구동 커패시터(Cst) 및 구동 박막 트랜지스터(T8)를 포함하며, 상기 제1 박막 트랜지스터(T1)는 데이터 라인에 접속된 소스를 지니고, 상기 구동 커패시터(Cst)가 상기 제1 박막 트랜지스터(T1)의 드레인에 접속된 제1 단자를 지니며, 상기 구동 박막 트랜지스터(T8)가 상기 제1 박막 트랜지스터(T1)의 드레인에 접속된 게이트를 지닌다. 그 외에도, 상기 픽셀 영역들의 각각의 픽셀 영역에서는, 상기 능동형 유기 발광 다이오드(AMOLED)의 애노드가 동작 전압, 특히 전압 소스(VDD)의 출력 단자에 접속되며, 상기 능동형 유기 발광 다이오드(AMOLED)의 캐소드가 상기 픽셀 영역 내부에 배치된 구동 회로의 구동 박막 트랜지스터(T8)의 드레인에 접속된다. 상기 제1 박막 트랜지스터 및 상기 구동 박막 트랜지스터는 n-채널 박막 트랜지스터들이다.
그 외에도, N개의 픽셀 영역들 내부에 배치된 N개의 제1 박막 트랜지스터들(T1)의 소스들은 N개의 데이터 라인들(Data1, Data2, ..., DataN)에 각각 접속되어 있다.
상기 픽셀 영역들 외부에 배치된 외부 보상 회로는, 제2 박막 트랜지스터(T2), 제3 박막 트랜지스터(T3), 보상 커패시터(Cth), 제4 박막 트랜지스터(T4), 제5 박막 트랜지스터(T5), 제6 박막 트랜지스터(T6) 및 제7 박막 트랜지스터(T7)를 포함하는데, 이 경우에 상기 제2 박막 트랜지스터(T2)는 접지에 접속된 소스, 제2 클록 신호 출력 단자(C1)에 접속된 게이트, 및 상기 구동 커패시터(Cst)의 제2 단자에 접속된 드레인을 지니며, 상기 제3 박막 트랜지스터(T3)는 상기 제2 박막 트랜지스터(T2)의 드레인에 접속된 소스, 및 상기 제2 클록 신호 출력 단자(C1)에 접속된 게이트를 지니고, 상기 보상 커패시터(Cth)는 상기 제3 박막 트랜지스터(T3)의 드레인에 접속된 제1 단자를 지니며, 상기 제4 박막 트랜지스터(T4)는 상기 보상 커패시터(Cth)의 제2 단자에 접속된 소스, 상기 제2 클록 신호 출력 단자(C1)에 접속된 게이트, 및 상기 구동 박막 트랜지스터(T8)의 소스에 접속된 드레인을 지니고, 상기 제5 박막 트랜지스터(T5)는 접지에 접속된 소스, 제1 클록 신호 출력 단자(G1)에 접속된 게이트, 및 상기 제4 박막 트랜지스터(T4)의 소스에 접속된 드레인을 지니며, 상기 제6 박막 트랜지스터(T6)는 기준 전압 출력 단자(VREF)에 접속된 소스, 상기 제1 클록 신호 출력 단자(G1)에 접속된 게이트, 및 상기 제2 박막 트랜지스터(T2)의 드레인에 접속된 드레인을 지니고, 상기 제7 박막 트랜지스터(T7)는 기준 전압 출력 단자(VREF)에 접속된 소스, 상기 제1 클록 신호 출력 단자(G1)에 접속된 게이트 및 상기 구동 박막 트랜지스터(T8)의 게이트에 접속된 드레인을 지니며, 상기 제1 박막 트랜지스터(T1)의 게이트는 상기 제2 클록 신호 출력 단자(C1)에 접속된다. 상기 제2 박막 트랜지스터(T2), 상기 제6 박막 트랜지스터(T6) 및 상기 제7 박막 트랜지스터(T7)는 n-채널 박막 트랜지스터들이고, 상기 제3 박막 트랜지스터(T3), 상기 제4 박막 트랜지스터(T4) 및 상기 제5 박막 트랜지스터(T5)는 p-채널 박막 트랜지스터들이다.
더욱이, 도 2에 도시된 바와 같이, 상기 제1 클록 신호 출력 단자(G1)에 걸린 제1 클록 신호(g1) 및 상기 제2 클록 신호 출력 단자(C1)에 걸린 제2 클록 신호(c1)는 제1 위상(H1), 제2 위상(H2) 및 제3 위상(H3)을 포함하며, 상기 제1 위상(H1)에서는, 상기 제1 클록 신호 출력 단자(G1)가 고레벨에 있고, 상기 제2 클록 신호 출력 단자(C1)가 저레벨에 있으며, 상기 제2 위상(H2)에서는, 상기 제1 클록 신호 출력 단자(G1)가 저레벨에 있고, 상기 제2 클록 신호 출력 단자(C1)가 고레벨에 있으며, 상기 제3 위상(H3)에서는, 상기 제1 클록 신호 출력 단자(G1)가 저레벨에 있고, 상기 제2 클록 신호 출력 단자(C1)는 저레벨에 있다.
이하에서는 한 행의 픽셀들의 충전 프로세스를 참조하여 본원의 개시내용의 해결수단에 대한 상세한 설명이 제공될 것이다. 도 1에 도시된 바와 같이, 제3 박막 트랜지스터(T3)에 접속된 보상 커패시터(Cth)의 제1 단자가 제1 노드(A)이며, 상기 제4 박막 트랜지스터(T4)에 접속된 보상 커패시터(Cth)의 제2 단자가 제2 노드(B)이고, 상기 제1 박막 트랜지스터(T1)에 접속된 구동 커패시터(Cst)의 제1 단자가 제3 노드(C)이며, 상기 제2 박막 트랜지스터(T2)에 접속된 구동 커패시터(Cst)의 제2 단자가 제4 노드(D)인 것으로 규정되어 있다.
상기 제1 위상(H1)은 사전충전 위상이다. 이때, 상기 제1 클록 신호 출력 단자(G1)는 고레벨에 있으며, 상기 제2 클록 신호 출력 단자(C1)는 저레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터(T3), 상기 제4 박막 트랜지스터(T4), 상기 제6 박막 트랜지스터(T6) 및 상기 제7 박막 트랜지스터(T7)는 턴온되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터(T1) 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터(T2) 및 상기 제5 박막 트랜지스터(T5)는 턴오프된다. 이때, 상기 회로는 도 3에 도시된 바와 같은 회로와 등가이다. 상기 기준 전압 출력 단자(VREF)는 보상 커패시터(Cth)를 충전함으로써, 상기 제1 노드(A)의 전압이 상기 기준 전압 출력 단자(VREF)에 걸린 기준 전압(Vref)이게 되며, 상기 제2 노드(B)의 전압이 상기 구동 박막 트랜지스터(T8)의 임계 전압(Vth) 및 기준 전압(Vref)의 차, 즉 Vref-Vth이게 된다. 다시 말하면, 상기 보상 커패시터(Cth)에 걸친 전압차는 상기 구동 박막 트랜지스터(T8)의 임계 전압(Vth)이다. 여기서 유념해야 할 점은 상기 행의 픽셀 영역들 내부에 있는 구동 박막 트랜지스터들(T8)의 각각의 구동 박막 트랜지스터의 임계 전압이 동일한 전압이고 Vth와 동일하게 하도록 상기 행의 픽셀 영역들 내부에 배치된 구동 박막 트랜지스터들(T8)이 동일한 기법을 채택하여 제작되는 것이 필요하다는 점이다.
상기 제2 위상(H2)은 그레이스케일 전압 입력 위상이다. 이때, 상기 제1 클록 출력 단자(G1)는 저레벨에 있으며, 상기 제2 클록 신호 출력 단자(C1)는 고레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터(T3), 상기 제4 박막 트랜지스터(T4), 상기 제6 박막 트랜지스터(T6) 및 상기 제7 박막 트랜지스터(T7)는 턴오프되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터(T1) 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터(T2) 및 상기 제5 박막 트랜지스터(T5)는 턴온된다. 이때, 상기 회로는 도 4에 도시된 바와 같은 회로와 등가이다. 이하에서는 일례로서 하나의 픽셀 영역(Pixel_1) 내부에 있는 구동 회로의 동작 원리를 취함으로써 본원의 개시내용의 해결수단이 상세하게 설명될 것이다. 상기 데이터 라인(Data1)은 구동 커패시터(Cst)를 충전함으로써, 제3 노드(C)의 전압이 상기 데이터 라인(Data1)으로부터 입력된 그레이스케일 전압(Vdata1)이게 되며, 제4 노드(D)의 전압이 제로(zero)이게 된다. 다시 말하면, 상기 구동 커패시터(Cst)에 걸친 전압차는 상기 데이터 라인(Data1)으로부터 입력된 그레이스케일 전압(Vdata1)이다.
상기 제3 위상(H3)은 발광 위상이다. 이때, 상기 제1 클록 출력 단자(G1)는 저레벨에 있으며, 상기 제2 클록 신호 출력 단자(C1)는 저레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터(T3), 상기 제4 박막 트랜지스터(T4), 및 상기 제5 박막 트랜지스터(T5)는 턴온되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터(T1) 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터(T2), 상기 제6 박막 트랜지스터(T6) 및 상기 제7 박막 트랜지스터(T7)는 턴오프된다. 이때, 상기 회로는 도 5에 도시된 바와 같은 회로와 등가이다. 상기 제2 노드(B)는 접지에 접속되어 있으며 그의 전압은 제로이다. 상기 제1 위상(H1)에서, 상기 보상 커패시터(Cth) 상에 저장된 전압차가 상기 구동 박막 트랜지스터(T8)의 임계 전압(Vth)이므로, 결과적으로는 상기 제3 위상(H3)에서, 상기 제1 노드(A), 즉 상기 제4 노드(D)의 전압은 상기 구동 박막 트랜지스터(T8)의 임계 전압(Vth)이며, 일례로서 상기 픽셀 영역(Pixel_1) 내부에 상기 구동 회로를 취하는 제2 위상(H2)에서, 상기 구동 커패시터(Cst)에 걸친 전압차가 상기 데이터 라인(Data1)으로부터 입력된 그레이스케일 전압(Vdata1)이므로, 결과적으로는 일례로서 상기 픽셀 영역(Pixel_1) 내부에 상기 구동 회로를 여전히 취하는 제3 위상(H3)에서, 상기 제3 노드(C)의 전압은 상기 데이터 라인(Data1)으로부터 입력된 그레이스케일 전압(Vdata1) 및 상기 구동 박막 트랜지스터(T8)의 임계 전압(Vth)의 합, Vth+Vdata1로 점프하는데, 다시 말하면 상기 구동 박막 트랜지스터(T8)의 게이트 전압(Vgs)은 Vth+Vdata1이며, 상기 구동 박막 트랜지스터(T8)를 통과하는 구동 전류는,
I=k(Vgs-Vth)2=k(Vdata1+Vth-Vth)2=k(Vdata1)2
이며, 상기 식 중, k=μeff X Cox X (W/L)/2이고, μeff는 구동 박막 트랜지스터(T8)의 효율적인 캐리어 이동도를 나타내며, Cox는 구동 박막 트랜지스터(T8)의 게이트 절연 유전체 상수를 나타내고, W/L은 구동 박막 트랜지스터(T8)의 채널 폭 대 길이 비율을 나타낸다.
위에서 설명한 수학식에 의하면, 상기 구동 박막 트랜지스터(T8)를 통과하는 구동 전류(I)는 그의 임계 전압(Vth)과 무관하고, 상기 구동 박막 트랜지스터(T8)를 통과하는 구동 전류(I)에 대한 상기 구동 박막 트랜지스터(T8)의 임계 전압(Vth)의 효과가 제거된다.
상기 기준 전압 출력 단자는 전력 공급 단자(VDD)일 수 있다. 상기 제1 위상(H1) 및 상기 제2 위상(H2)에 대한 시간은 비교적 짧지만, 상기 제3 위상(H3)에 대한 시간은 디스플레이될 광을 능동형 유기 발광 다이오드(AMOLED)가 방출하게 하는데 비교적 길다.
선행기술에서의 구동 전류의 수학식은 통상적으로 상기 전력 공급 단자(VDD)의 전력 공급 전압(Vdd)을 포함한다. 전압 강하(IR 강하)로 인한 전원 공급 전압(Vdd)의 변화는 능동형 유기 발광 다이오드(AMOLED)의 디스플레이 효과를 부가적으로 좌우하게 되지만, 본원의 개시내용의 실시예에서의 구동 전류의 수학식은 전력 공급 단자(VDD)의 전력 공급 전압(Vdd)을 포함하지 않음으로써, IR 강하의 효과를 제거하여 상기 구동 전류의 일관성을 부가적으로 개선한다.
한 행으로 이루어진 픽셀 영역들의 각각의 픽셀 영역 내부에 있는 구동 회로들의 동작 원리는 하나의 픽셀 영역(Pixel_1) 내부에 배치된 구동 회로의 동작 원리와 동일한 것이므로, 세부사항들이 생략되어 있다.
요약하면, 상기 N개의 픽셀 영역들(Pixel_1, Pixel_2, ..., Pixel_N)에서의 i번째 픽셀 영역(Pixel_i)(i는 1보다 크고 N 이하인 자연수임) 내부에 있는 구동 회로에 대해, 제2 위상(H2)에서, 상기 구동 커패시터(Cst)에 걸치 전압차가 상기 데이터 라인(Datai)로부터 입력된 그레이스케일 전압(Vdatai)이며, 상기 제3 위상(H3)에서, 상기 제3 노드(C)의 전압이 상기 데이터 라인(Datai)으로부터 입력된 그레이스케일 전압(Vdatai) 및 구동 박막 트랜지스터(T8)의 임계 전압(Vth)의 합, 즉 Vth+Vdatai로 점프하는데, 다시 말하면 상기 구동 박막 트랜지스터(T8)의 게이트 전압(Vgs)은 Vth+Vdatai이며, 상기 구동 박막 트랜지스터(T8)를 통과하는 구동 전류는,
I=K(Vgs-Vth)2=k(Vdata1+Vth-Vth)2=k(Vdata1)2
이다.
위에서는 단지 한 행의 픽셀 영역들의 충전 프로세스에서만 본원의 개시내용의 해결수단이 상세하게 설명되어 있다. 도 6에 도시된 바와 같이, m 행들의 픽셀 영역들에 대해, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는 대응하는 m 행들의 픽셀 영역들 외부에 그에 해당하는 m개의 외부 보상 회로들을 배치함으로써 형성될 수 있다. 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는 m개의 제1 클록 신호 단자들(G1, G2, ..., Gm); m개의 제2 클록 신호 출력 단자들(C1, C2, ..., Cm)을 포함하며, 이 경우에 m은 1보다 큰 자연수이다. 상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로의 접속 관계 및 동작 원리는 위에서 설명한 실시예와 동일한 것이므로, 세부사항들이 생략되어 있다.
본원의 개시내용의 실시예에서 제공된 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는 한 행의 픽셀 영역 외부에 있는 외부 보상 회로가 상기 행의 픽셀 영역들 내부에 있는 다수의 구동 회로의 구동 박막 트랜지스터들의 임계 전압을 동시에 보상하게 하고, 개구율을 증가시키도록 단지 상기 픽셀 영역들의 각각의 픽셀 영역 내부에 있는 능동형 유기 발광 다이오드(AMOLED)를 구동하기 위한 구동 회로만이 존재한다.
본원의 개시내용의 실시예는 도 7에 도시된 바와 같이, 위의 실시예에서 제공되는 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로에 적용되는 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법을 부가적으로 제공하며, 상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법은,
단계 101: 제1 위상에서, 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 저장하는 것;
단계 102: 제2 위상에서, 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 그레이스케일 전압을 저장하는 것;
단계 103: 제3 위상에서, 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 구동 박막 트랜지스터의 게이트 전압은 상기 구동 회로의 그레이스케일 전압 및 상기 임계 전압의 합으로 점프하는 것;
을 포함한다.
본원의 개시내용의 실시예에 제공된 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법은, 상기 픽셀 영역 외부에 배치된 외부 보상 회로로 인해, 상기 픽셀 영역들 내부에 배치된 다수의 구동 회로의 구동 박막 트랜지스터들의 임계 전압을 동시에 보상하고, 단지 상기 픽셀 영역들의 각각의 픽셀 영역에 있는 능동형 유기 발광 다이오드(AMOLED)를 구동하기 위한 구동 회로만이 존재함으로써, 개구율을 증가시킨다.
특히 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 저장하는 제1 위상에서,
상기 제1 클록 신호 출력 단자는 고레벨에 있으며, 상기 제2 클록 출력 단자 신호는 저레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터는 턴온되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터 및 상기 제5 박막 트랜지스터는 턴오프되고, 상기 보상 커패시터에 걸친 전압차는 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압이고,
특히 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 그레이스케일 전압을 저장하는 제2 위상에서,
상기 제1 클록 신호 출력 단자는 저레벨에 있으며, 상기 제2 클록 신호 출력 단자는 고레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터는 턴오프되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 보상 회로에 있는 상기 제2 박막 트랜지스터 및 상기 제5 박막 트랜지스터는 턴온되고, 상기 구동 회로들의 각각의 구동 회로에 있는 보상 커패시터에 걸친 전압차는 상기 구동 회로에 해당하는 데이터 라인으로부터 입력된 그레이스케일 전압이며,
특히 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 구동 박막 트랜지스터의 게이터 전압이 상기 구동 회로의 그레이스케일 전압 및 상기 임계 전압의 합으로 점프하는 제3 위상에서,
상기 제1 클록 신호 출력 단자는 저레벨에 있으며, 상기 제2 클록 신호 출력 단자는 저레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터 및 상기 제5 박막 트랜지스터는 턴온되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터는 턴오프되고, 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로에 있는 구동 박막 트랜지스터의 게이트 전압은 상기 구동 회로의 그레이스케일 전압 및 상기 임계 전압의 합으로 점프한다.
본 발명의 실시예에서 제공된 상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법의 특정한 동작 원리는 위에서 설명한 실시예와 동일한 것이므로, 세부사항들이 생략되어 있다.
상기 픽셀 영역들 외부에 배치된 외부 보상 회로는 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 동시에 보상하며, 단지 상기 픽셀 영역들의 각각의 픽셀 영역에 있는 능동형 유기 발광 다이오드(AMOLED)를 구동하기 위한 구동 회로만이 존재하므로 개구율을 증가시킨다.
본원의 개시내용의 실시예는 위에서 설명한 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로를 포함하는 디스플레이 소자를 부가적으로 제공한다. 해당하는 구동 및 보상 방법 및 동작 원리는 위에서 설명한 실시예와 동일한 것이므로, 세부사항들은 생략되어 있다.
상기 픽셀 영역 외부에 배치된 외부 보상 회로는 상기 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 동시에 보상하며, 단지 상기 펙셀 영역들의 각각의 픽셀 영역에 있는 능동형 유기 발광 다이오드(AMOLED)를 구동하기 위한 구동 회로만이 존재함으로써, 개구율을 증가시킨다.
위에서는 본원의 개시내용의 실시예가 상세하게 설명되어 있지만, 본원의 개시내용에서 보호받고자 하는 범위가 그에 국한되지 않는다. 당업자에 의해 용이하게 착안하게 되는 본원의 개시내용에 개시된 기술적 범위에 속하는 수정 또는 대체는 본원의 개시내용의 보호범위에 속하는 것으로 고려되어야 한다. 그러므로, 본원의 개시내용에서 보호받고자 하는 범위는 첨부된 청구항들에서 보호받고자 하는 범위에 따라야 한다.

Claims (8)

  1. 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로로서,
    상기 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로는,
    다수의 능동형 유기 발광 다이오드(AMOLED)들을 구동하기 위해 사용되는 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들로서, 하나의 능동형 유기 발광 다이오드(AMOLED) 및 하나의 해당하는 구동 회로가 상기 픽셀 영역들의 각각의 픽셀 영역 내부에 배치되고, 하나의 구동 회로는 하나의 해당하는 능동형 유기 발광 다이오드(AMOLED)를 구동하는데 사용되는, 다수의 구동 회로들; 및
    상기 구동 박막 트랜지스터들을 통과하는 구동 전류들에 대한 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들에 있는 구동 박막 트랜지스터들의 임계 전압의 효과를 제거하는 데 사용되는 상기 픽셀 영역들 외부에 배치된 외부 보상 회로;
    를 포함하는, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로.
  2. 제1항에 있어서,
    상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들 각각은 제1 박막 트랜지스터, 구동 커패시터 및 구동 박막 트랜지스터를 포함하며,
    상기 제1 박막 트랜지스터는 데이터 라인에 접속된 소스를 지니고,
    상기 구동 커패시터는 상기 제1 박막 트랜지스터의 드레인에 접속된 제1 단자를 지니며,
    상기 구동 박막 트랜지스터는 상기 제1 박막 트랜지스터의 드레인에 접속된 게이트를 지니고,
    상기 구동 회로에 해당하는 능동형 유기 발광 다이오드(AMOLED)의 입력 단자는 동작 전압의 출력 단자에 접속되며, 상기 구동 회로에 해당하는 능동형 유기 발광 다이오드(AMOLED)의 출력 단자는 상기 구동 박막 트랜지스터의 드레인에 접속되고,
    상기 제1 박막 트랜지스터 및 상기 구동 박막 트랜지스터는 n-채널 박막 트랜지스터들인, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 픽셀 영역들 외부에 배치된 외부 보상 회로는,
    제2 박막 트랜지스터, 제3 박막 트랜지스터, 보상 커패시터, 제4 박막 트랜지스터, 제5 박막 트랜지스터, 제6 박막 트랜지스터 및 제7 박막 트랜지스터를 포함하며,
    상기 제2 박막 트랜지스터는 접지에 접속된 소스, 제2 클록 신호 출력 단자에 접속된 게이트, 및 상기 구동 커패시터의 제2 단자에 접속된 드레인을 지니며,
    상기 제3 박막 트랜지스터는 상기 제2 박막 트랜지스터의 드레인에 접속된 소스, 및 상기 제2 클록 신호 출력 단자에 접속된 게이트를 지니고,
    상기 보상 커패시터는 상기 제3 박막 트랜지스터의 드레인에 접속된 제1 단자를 지니며,
    상기 제4 박막 트랜지스터는 상기 보상 커패시터의 제2 단자에 접속된 소스, 상기 제2 클록 신호 출력 단자에 접속된 게이트, 및 상기 구동 박막 트랜지스터의 소스에 접속된 드레인을 지니고,
    상기 제5 박막 트랜지스터는 접지에 접속된 소스, 제1 클록 신호 출력 단자에 접속된 게이트, 및 상기 제4 박막 트랜지스터의 소스에 접속된 드레인을 지니며,
    상기 제6 박막 트랜지스터는 기준 전압 출력 단자에 접속된 소스, 상기 제1 클록 신호 출력 단자에 접속된 게이트, 및 상기 제2 박막 트랜지스터의 드레인에 접속된 드레인을 지니며,
    상기 제7 박막 트랜지스터는 상기 기준 전압 출력 단자에 접속된 소스, 상기 제1 클록 신호 출력 단자에 접속된 게이트, 및 상기 구동 박막 트랜지스터의 게이트에 접속된 드레인을 지니고,
    상기 제1 박막 트랜지스터의 게이트는 상기 제2 클록 신호 출력 단자에 접속되고,
    상기 제2 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터는 n-채널 박막 트랜지스터들이며,
    상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터 및 상기 제5 박막 트랜지스터는 p-채널 박막 트랜지스터들인, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로.
  4. 제3항에 있어서,
    상기 제1 클록 신호 출력 단자에 걸린 제1 클록 신호 및 상기 제2 클록 신호 출력 단자에 걸린 제2 클록 신호 양자 모두는 제1 위상, 제2 위상 및 제3 위상을 포함하며,
    상기 제1 위상에서는, 상기 제1 클록 신호 출력 단자가 고레벨에 있으며, 상기 제2 클록 신호 출력 단자가 저레벨에 있고,
    상기 제2 위상에서는, 상기 제1 클록 신호 출력 단자가 저레벨에 있으며, 상기 제2 클록 신호 출력 단자가 고레벨에 있으며,
    상기 제3 위상에서는, 상기 제1 클록 신호 출력 단자가 저레벨에 있고, 상기 제2 클록 신호 출력 단자가 저레벨에 있는, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로.
  5. 제4항에 있어서,
    상기 제1 위상에서는, 상기 외부 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴온되고, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 외부 보상 회로에 있는, 상기 제2 박막 트랜지스터 및 상기 제5 박막 트랜지스터가 턴오프됨으로써, 상기 보상 커패시터에 걸친 전압차가 상기 구동 박막 트랜지스터의 임계 전압이게 되며,
    상기 제2 위상에서는, 상기 외부 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴오프되고, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 외부 보상 회로에 있는, 상기 제2 박막 트랜지스터 및 상기 제5 박막 트랜지스터가 턴온됨으로써, 상기 구동 회로들의 각각의 구동 회로에 있는 구동 커패시터에 걸친 전압차가 상기 구동 회로에 해당하는 데이터 라인으로부터 입력된 그레이스케일 전압이게 되며,
    상기 제3 위상에서는, 상기 외부 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 및 상기 제5 박막 트랜지스터가 턴온되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 외부 보상 회로에 있는, 상기 제2 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴오프됨으로써, 상기 구동 회로에 있는 구동 박막 트랜지스터의 게이트 전압이 상기 구동 회로에 해당하는 데이터 라인으로부터 입력된 그레이스케일 전압 및 상기 구동 박막 트랜지스터의 임계 전압의 합으로 점프하게 되는, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로.
  6. 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법으로서,
    상기 방법은,
    다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 저장하는 제1 단계;
    상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 그레이스케일 전압을 저장하는 제2 단계;
    상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 구동 박막 트랜지스터의 게이트 전압이 상기 구동 회로의 그레이스케일 전압 및 상기 임계 전압의 합으로 점프하는 제3 단계;
    를 포함하는, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법.
  7. 제6항에 있어서,
    상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압을 저장하는 제1 단계에서,
    제1 클록 신호 출력 단자가 고레벨에 있으며, 제2 클록 신호 출력 단자가 저레벨에 있고, 보상 회로에 있는, 제3 박막 트랜지스터, 제4 박막 트랜지스터, 제6 박막 트랜지스터 및 제7 박막 트랜지스터가 턴온되며, 상기 구동 회로들의 각각의 구동 회로에 있는 제1 박막 트랜지스터 및 상기 보상 회로에 있는, 제2 박막 트랜지스터 및 제5 박막 트랜지스터가 턴오프되고, 보상 커패시터에 걸친 전압차가 상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 구동 박막 트랜지스터들의 임계 전압이게 되며,
    상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 그레이스케일 전압을 저장하는 제2 단계에서는,
    상기 제1 클록 신호 출력 단자가 저레벨에 있으며, 상기 제2 클록 신호 출력 단자가 고레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴오프되며, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터 및 상기 제5 박막 트랜지스터가 턴온되고, 상기 구동 회로들의 각각의 구동 회로에 있는 보상 커패시터에 걸친 전압차가 상기 구동 회로에 해당하는 데이터 라인으로부터 입력된 그레이스케일 전압이게 되며,
    상기 다수의 픽셀 영역들 내부에 배치된 다수의 구동 회로들의 각각의 구동 회로의 구동 박막 트랜지스터의 게이트 전압이 상기 구동 회로의 그레이스케일 전압 및 임계 전압의 합으로 점프하는 제3 단계에서는,
    상기 제1 클록 신호 출력 단자가 저레벨에 있으며, 상기 제2 클록 신호 출력 단자가 저레벨에 있고, 상기 보상 회로에 있는, 상기 제3 박막 트랜지스터, 상기 제4 박막 트랜지스터 및 상기 제5 박막 트랜지스터가 턴온되고, 상기 구동 회로들의 각각의 구동 회로에 있는 상기 제1 박막 트랜지스터 및 상기 보상 회로에 있는, 상기 제2 박막 트랜지스터, 상기 제6 박막 트랜지스터 및 상기 제7 박막 트랜지스터가 턴오프되며, 상기 다수의 픽셀 영역들 내부에 배치된 상기 다수의 구동 회로들의 각각의 구동 회로에 있는 구동 박막 트랜지스터의 게이터 전압이 상기 구동 회로의 그레이스케일 전압 및 임계 전압의 합으로 점프하게 되는, 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 방법.
  8. 제1항 내지 제5항 중 어느 한 항에 기재된 능동형 유기 발광 다이오드(AMOLED) 구동 및 보상 회로를 포함하는 디스플레이 소자.
KR1020127032551A 2011-11-01 2012-09-26 능동형 유기 발광 다이오드 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드 디스플레이 소자 KR20130060232A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201110340564.6 2011-11-01
CN201110340564.6A CN102654975B (zh) 2011-11-01 2011-11-01 Amoled驱动补偿电路、方法及其显示装置
PCT/CN2012/082032 WO2013063991A1 (zh) 2011-11-01 2012-09-26 Amoled驱动补偿电路、方法及其显示装置

Publications (1)

Publication Number Publication Date
KR20130060232A true KR20130060232A (ko) 2013-06-07

Family

ID=46730596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127032551A KR20130060232A (ko) 2011-11-01 2012-09-26 능동형 유기 발광 다이오드 구동 및 보상 회로 및 방법, 및 능동형 유기 발광 다이오드 디스플레이 소자

Country Status (6)

Country Link
US (1) US8970644B2 (ko)
EP (1) EP2775474B1 (ko)
JP (1) JP6037477B2 (ko)
KR (1) KR20130060232A (ko)
CN (1) CN102654975B (ko)
WO (1) WO2013063991A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654975B (zh) * 2011-11-01 2014-08-20 京东方科技集团股份有限公司 Amoled驱动补偿电路、方法及其显示装置
CN104036724B (zh) * 2014-05-26 2016-11-02 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法和显示装置
CN104021757A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN104036726B (zh) 2014-05-30 2015-10-14 京东方科技集团股份有限公司 像素电路及其驱动方法、oled显示面板和装置
JP2016001266A (ja) * 2014-06-12 2016-01-07 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示回路、および表示装置
CN104123912B (zh) * 2014-07-03 2016-10-19 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN104269134B (zh) 2014-09-28 2016-05-04 京东方科技集团股份有限公司 一种栅极驱动器、显示装置及栅极驱动方法
CN105243996B (zh) * 2015-11-09 2018-01-30 深圳市华星光电技术有限公司 采用外部补偿的amoled驱动电路架构
CN106920510B (zh) * 2015-12-25 2019-05-03 昆山工研院新型平板显示技术中心有限公司 有机发光显示器及其驱动方法
CN105405395B (zh) * 2016-01-04 2017-11-17 京东方科技集团股份有限公司 一种像素结构、其驱动方法及相关显示装置
CN106097963B (zh) * 2016-08-19 2018-07-06 京东方科技集团股份有限公司 电路结构、显示设备及驱动方法
CN106128363A (zh) * 2016-08-31 2016-11-16 深圳市华星光电技术有限公司 一种用于驱动amoled像素的电路和方法
KR102577246B1 (ko) * 2016-11-11 2023-09-12 삼성디스플레이 주식회사 표시 장치
CN107516484B (zh) * 2017-10-18 2019-10-11 深圳市华星光电半导体显示技术有限公司 Amoled外部电学补偿侦测方法
RU183028U1 (ru) * 2018-05-07 2018-09-07 Владимир Филиппович Ермаков Светодиодный индикатор
TWI708230B (zh) * 2018-11-20 2020-10-21 友達光電股份有限公司 顯示面板
CN111583864B (zh) * 2020-06-11 2021-09-03 京东方科技集团股份有限公司 显示驱动电路及其驱动方法、显示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4378087B2 (ja) * 2003-02-19 2009-12-02 奇美電子股▲ふん▼有限公司 画像表示装置
KR100560780B1 (ko) * 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
CN100373435C (zh) * 2003-09-22 2008-03-05 统宝光电股份有限公司 有源阵列有机发光二极管像素驱动电路及其驱动方法
US7193588B2 (en) 2003-09-29 2007-03-20 Wintek Corporation Active matrix organic electroluminescence display driving circuit
US7196682B2 (en) * 2003-09-29 2007-03-27 Wintek Corporation Driving apparatus and method for active matrix organic light emitting display
US7446742B2 (en) * 2004-01-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100568596B1 (ko) * 2004-03-25 2006-04-07 엘지.필립스 엘시디 주식회사 일렉트로-루미네센스 표시장치와 그의 구동방법
KR101080351B1 (ko) * 2004-06-22 2011-11-04 삼성전자주식회사 표시 장치 및 그 구동 방법
KR100604066B1 (ko) * 2004-12-24 2006-07-24 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
US8044891B2 (en) * 2005-08-05 2011-10-25 Chimei Innolux Corporation Systems and methods for providing threshold voltage compensation of pixels
TWI343042B (en) * 2006-07-24 2011-06-01 Au Optronics Corp Light-emitting diode (led) panel and driving method thereof
CN100573641C (zh) 2006-09-12 2009-12-23 友达光电股份有限公司 发光二极管面板及其驱动方法
CN101192374B (zh) * 2006-11-27 2012-01-11 奇美电子股份有限公司 有机发光显示面板及其电压驱动有机发光像素
KR100873074B1 (ko) * 2007-03-02 2008-12-09 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치 및 그의구동방법
JP2009008799A (ja) 2007-06-27 2009-01-15 Sharp Corp 表示装置およびその駆動方法
US8264428B2 (en) * 2007-09-20 2012-09-11 Lg Display Co., Ltd. Pixel driving method and apparatus for organic light emitting device
JP5015267B2 (ja) * 2007-12-11 2012-08-29 シャープ株式会社 表示装置およびその製造方法
CN100541586C (zh) 2008-05-23 2009-09-16 上海广电光电子有限公司 有机发光显示器的像素电路及其驱动方法
KR101058107B1 (ko) * 2009-09-14 2011-08-24 삼성모바일디스플레이주식회사 화소 회로 및 이를 이용한 유기 발광 표시장치
CN101814268A (zh) 2009-12-24 2010-08-25 江苏华创光电科技有限公司 一种改善有源矩阵有机发光显示器寿命的像素电路
CN101763807A (zh) * 2010-01-14 2010-06-30 友达光电股份有限公司 发光元件的驱动装置
CN102654975B (zh) * 2011-11-01 2014-08-20 京东方科技集团股份有限公司 Amoled驱动补偿电路、方法及其显示装置

Also Published As

Publication number Publication date
EP2775474A4 (en) 2015-05-06
JP6037477B2 (ja) 2016-12-07
CN102654975B (zh) 2014-08-20
JP2014532896A (ja) 2014-12-08
US8970644B2 (en) 2015-03-03
EP2775474A1 (en) 2014-09-10
US20140049568A1 (en) 2014-02-20
WO2013063991A1 (zh) 2013-05-10
EP2775474B1 (en) 2017-09-13
CN102654975A (zh) 2012-09-05

Similar Documents

Publication Publication Date Title
US8970644B2 (en) AMOLED driving and compensating circuit and method, and AMOLED display device
US11393397B2 (en) Pixel driving circuit, pixel unit and driving method, array substrate, and display device
US9583041B2 (en) Pixel circuit and driving method thereof, display panel, and display device
US9881550B2 (en) Pixel circuit, driving method thereof, and display apparatus
US9666131B2 (en) Pixel circuit and display
US10403201B2 (en) Pixel driving circuit, pixel driving method, display panel and display device
US9691327B2 (en) Pixel driving circuit, driving method thereof and display apparatus
EP2804170B1 (en) Pixel circuit and drive method therefor
KR101453964B1 (ko) 픽셀 단위 구동 회로와 구동 방법 및 디스플레이 장치
US20160365032A1 (en) Pixel circuit, method for driving the same and display apparatus
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
US20150213761A1 (en) Pixel circuit and display
CN109754757B (zh) 像素驱动电路、显示装置及像素驱动方法
US20190228708A1 (en) Pixel circuit, pixel driving method and display device
US9552765B2 (en) Pixel, pixel driving method, and display device including the pixel
CN111508426A (zh) 像素电路及其驱动方法、显示面板
CN107369412B (zh) 一种像素电路及其驱动方法、显示装置
US10074309B2 (en) AMOLED pixel driving circuit and AMOLED pixel driving method
US11514844B2 (en) Pixel drive circuit, pixel unit, driving method, array substrate, and display apparatus
CN107945740B (zh) 像素电路的驱动方法
KR20190025812A (ko) 픽셀 회로 및 구동 방법, 디스플레이 패널, 디스플레이 디바이스
WO2018225203A1 (ja) 表示装置およびその駆動方法
US11315488B2 (en) Pixel compensation circuit, driving method, and display device
CN114792511A (zh) 像素驱动电路、驱动控制方法和显示面板
CN110322835B (zh) 像素驱动电路及显示面板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application