KR20130044694A - 메모리 시스템 및 그 데이터 기록 재생 방법 - Google Patents

메모리 시스템 및 그 데이터 기록 재생 방법 Download PDF

Info

Publication number
KR20130044694A
KR20130044694A KR1020110108886A KR20110108886A KR20130044694A KR 20130044694 A KR20130044694 A KR 20130044694A KR 1020110108886 A KR1020110108886 A KR 1020110108886A KR 20110108886 A KR20110108886 A KR 20110108886A KR 20130044694 A KR20130044694 A KR 20130044694A
Authority
KR
South Korea
Prior art keywords
ecc
data
flash memory
read
memory
Prior art date
Application number
KR1020110108886A
Other languages
English (en)
Inventor
조동석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110108886A priority Critical patent/KR20130044694A/ko
Priority to US13/649,337 priority patent/US20130104003A1/en
Priority to EP12188823.4A priority patent/EP2587377A3/en
Priority to CN2012104085724A priority patent/CN103065683A/zh
Publication of KR20130044694A publication Critical patent/KR20130044694A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

플래시 메모리; 플래시 메모리에 데이터를 기록하거나 플래시 메모리로부터 기록된 데이터를 재생하는 동작을 제어하는 메모리 컨트롤러를 포함하되, 메모리 컨트롤러는: 플래시 메모리에 기록될 데이터로부터 에러 정정 코드(ECC)를 생성하고, 특정 ECC를 이용하여 생성 ECC를 변환하는 인코더; 데이터 및 상기 변환 ECC를 플래시 메모리에 기록하는 메모리 인터페이스; 및 특정 ECC를 이용하여 플래시 메모리로부터 판독된 변환 ECC를 복원하고, 복원 ECC를 이용하여 플래시 메모리로부터 판독된 데이터의 에러를 검출 및 정정하는 디코더를 포함하고, 이 때, 특정 ECC는 0xff 데이터에 대한 ECC인 메모리 시스템에 관한 발명으로, 플래시 메모리에 대한 삭제 동작 횟수를 줄임으로써, 플래시 메모리의 수명을 연장시키고, 플래시 메모리의 기록 성능을 향상시킬 수 있다.

Description

메모리 시스템 및 그 데이터 기록 재생 방법{MEMORY SYSTEM AND METHOD FOR RECORDING/REPRODUCING DATA THEREOF}
본 발명은 플래시 메모리에 저장된 데이터의 에러를 검출 및 정정하는 메모리 시스템 및 그 데이터 기록 재생 방법에 관한 것이다.
플래시 메모리(Flash Memory)는 메모리 칩 안에 정보를 유지하기 위해 전력이 필요없는 비휘발성 메모리(Non Volatile Memory)이다. 게다가, 비록 PC에서 메인 메모리로 사용되는 DRAM만큼 빠르지는 않지만, 플래시 메모리는 읽기 속도가 빠르며 하드 디스크보다 충격에 강하다. 이러한 특징으로 인해 배터리로 동작하는 디바이스에서 저장 장치로서 많이 사용되고 있다. 플래시 메모리 장치의 또 다른 매력은 강한 압력이나 끊는 물에 견딜 만큼, 물리적 수단으로 거의 파괴되지 않는다는 점이다.
플래시 메모리는 전기적으로 데이터를 지우고 재기록이 가능한 비휘발성 컴퓨터 기억 장치를 말한다. EEPROM(Electrically Erasable & Programmable ROM)과 다르게, 플래시 메모리 장치는 블록 단위로 지우고 쓰기가 가능하다. 플래시 메모리 장치는 EEPROM보다 비용이 덜 들기 때문에 대용량의 비휘발성, 고체상태(solid-state) 스토리지가 필요한 경우 주로 사용된다.
대표적인 활용 예로 디지털 음악 재생기, 디지털 카메라, 핸드폰을 들 수 있다. 일반적인 데이터를 저장과 컴퓨터 간에 데이터를 옮기는 용도로 USB 드라이브를 많이 사용하는데, 이 때에도 플래시 메모리 장치가 사용되고 있다.
또한, 플래시 메모리는 (메인) 데이터가 저장되는 데이터 영역과 보조적인 기본 정보가 저장되는 스페어 영역으로 구분된다. 스페어 영역은 일반적으로 에러 정정 코드(Error Correction Code, 이하 ECC라 함), 불량 블록에 관한 정보, 파일 시스템과 관련된 데이터 등이 기본 정보로 저장된다.
도 1a 내지 도 1c는 플래시 메모리의 동작을 설명하기 위한 도면이다.
일반적으로 플래시 메모리의 동작은 삭제(erase), 쓰기 또는 프로그램(write or program), 읽기(read)의 세 가지 연산으로 이루어진다.
플래시 메모리의 삭제 동작은 블록(block) 단위로 수행되며 셀(cell)을 0에서 1로 바꾸는 것을 의미한다. 도 1a에 도시된 바와 같이, 삭제 동작을 수행하기 위해서, 서브스트레이트(substrate)에서 20V(볼트)(12)를 가해주면 플로팅(floating) 게이트에 있는 전자들이 아래 방향으로 F-N 튜넬링(Tunneling) 효과에 의해 이동하게 된다(14).
플래시 메모리의 쓰기(프로그램) 동작은 바이트(byte) 또는 페이지(page) 단위로 수행하며 셀을 1에서 0으로 바꾸는 것을 의미한다. 도 1b에 도시된 바와 같이, 각 셀의 게이트에 19V(16)를 가해주면 전자들이 플로팅 게이트 방향으로 이동하게 된다(18). 이 때, 셀의 상태가 OFF Tr 상태가 되어 Vt 값(+) 상태가 된다. 쓰기 동작은 한 번으로 끝내는 것이 아니라 복수 개의 단계에 걸쳐 전압 값을 올려주면서 원하는 데이터의 프로그램을 수행한다.
플래시 메모리의 읽기 동작은 도 1c에 도시된 바와 같이, 셀의 상태가 On Tr 또는 Off Tr 상태인가를 확인하여 데이터를 1 또는 0으로 출력시키는 동작(20)이다. 플래시 메모리에서 셀은 삭제, 쓰기 및 읽기의 순으로 스트레스를 받으며, 일정 수준의 스트레스 이후에는 더 이상 사용할 수 없는 수준에 이르게 되며 이를 웨어 아웃(wear-out) 되었다고 한다.
한편, 플래시 메모리는 그 특성상 비트 에러가 발생할 수 있기 때문에 에러(오류)를 검출하고 정정하는 것이 필요하다. 이를 위해 사용되는 것이 에러 정정 코드(ECC)이다. 플래시 메모리에 데이터를 기록하거나, 플래시 메모리로부터 데이터를 판독(재생)하는 경우에는 특정 ECC 알고리즘을 이용하여 기록될 데이터 또는 판독된 데이터에 대한 ECC를 생성하고, 생성된 ECC를 이용하여 플래시 메모리의 쓰기(기록) 및 읽기(재생) 동작을 수행하게 된다.
여기서, 플래시 메모리의 데이터 영역에 0xff 데이터가 기록되어 있는 경우, 플래시 메모리의 특성상 기록된 0xff 데이터를 삭제할 필요 없이 플래시 메모리에 대한 다시 쓰기(재기록)가 가능함에도 불구하고, 0xff 데이터에 대해 생성된 ECC가 0xff가 아닌 경우에는 플래시 메모리에 대한 재기록을 수행하기 위해 해당 블록을 삭제해야 한다. 하지만, 플래시 메모리에 대한 잦은 삭제 동작은 플래시 메모리의 수명을 단축시키고 플래시 메모리의 기록 성능을 저하시키는 문제가 있다.
플래시 메모리에 대한 삭제 동작 횟수를 줄임으로써, 플래시 메모리의 수명을 연장시키고, 플래시 메모리의 기록 성능을 향상시킬 수 있는 메모리 시스템 및 그 데이터 기록 재생 방법을 제안하고자 한다.
또한 ECC 알고리즘의 종류에 관계없이 비교적 간단한 연산 과정의 추가만으로 0xff 데이터에 대해 0xff의 ECC를 생성할 수 있는 메모리 시스템 및 그 데이터 기록 재생 방법을 제안하고자 한다.
이를 위해 본 발명의 일 측면에 따른 메모리 시스템은 플래시 메모리; 플래시 메모리에 데이터를 기록하거나 플래시 메모리로부터 기록된 데이터를 재생하는 동작을 제어하는 메모리 컨트롤러를 포함하되, 메모리 컨트롤러는: 플래시 메모리에 기록될 데이터로부터 에러 정정 코드(Error Correction Code, 이하 ECC라 함)를 생성하고, 특정 ECC를 이용하여 상기 생성 ECC를 변환하는 인코더; 데이터 및 변환 ECC를 플래시 메모리에 기록하는 메모리 인터페이스; 및 특정 ECC를 이용하여 플래시 메모리로부터 판독된 변환 ECC를 복원하고, 복원 ECC를 이용하여 플래시 메모리로부터 판독된 상기 데이터의 에러를 검출 및 정정하는 디코더를 포함하고, 특정 ECC는 0xff 데이터에 대한 ECC이다.
또한 인코더는: 플래시 메모리에 기록될 입력 데이터로부터 ECC를 생성하는 ECC 생성부; 및 특정 ECC를 이용하여 생성 ECC를 변환하는 ECC 변환부를 포함한다.
또한 디코더는: 특정 ECC를 이용하여 플래시 메모리로부터 판독된 변환 ECC를 복원하는 ECC 복원부; 및 복원 ECC를 이용하여 플래시 메모리로부터 판독된 데이터의 에러를 검출 및 정정하는 에러 검출/정정부를 포함한다.
또한 인코더는 아래의 [수학식 1]을 이용하여 생성 ECC를 변환한다.
[수학식 1]
변환 ECC=[생성 ECC] XOR [0xff 데이터에 대한 ECC]
또한 디코더는 아래의 [수학식 2]를 이용하여 플래시 메모리로부터 판독된 변환 ECC를 복원한다.
[수학식 2]
복원 ECC=[변환 ECC] XOR [0xff 데이터에 대한 ECC]
또한 디코더는: 플래시 메모리로부터 판독된 기록 데이터로부터 ECC를 생성하는 ECC 생성부; 기록 데이터로부터의 생성 ECC와 복원 ECC를 비교하는 비교부를 더 포함한다.
또한 에러 검출/정정부는 비교부의 비교 결과 기록 데이터로부터의 생성 ECC와 복원 ECC가 동일하지 않을 때 기록 데이터로부터의 생성 ECC와 복원 ECC를 이용하여 플래시 메모리로부터 판독된 데이터의 에러를 검출 및 정정한다.
또한 플래시 메모리는 낸드 플래시 메모리, 노어 플래시 메모리 및 MRAM(Magnetic Random Access Memory) 중 어느 하나이다.
이를 위해 본 발명의 일 측면에 따른 메모리 시스템은 플래시 메모리; 플래시 메모리에 데이터를 기록하거나 플래시 메모리로부터 기록된 데이터를 재생하는 동작을 제어하는 메모리 컨트롤러를 포함하되, 메모리 컨트롤러는: 플래시 메모리에 기록될 데이터로부터 에러 정정 코드(Error Correction Code, 이하 ECC라 함)를 생성하고, 특정 ECC를 이용하여 생성 ECC를 변환하는 인코더; 데이터 및 변환 ECC를 플래시 메모리에 기록하는 메모리 인터페이스; 및 특정 ECC를 이용하여 플래시 메모리로부터 판독된 변환 ECC를 복원하고, 복원 ECC를 이용하여 플래시 메모리로부터 판독된 데이터의 에러를 검출 및 정정하는 디코더를 포함하고, 플래시 메모리는 데이터 영역 및 스페어 영역을 포함하며, 데이터는 데이터 영역에 저장되고, 변환 ECC는 스페어 영역에 저장된다.
또한 특정 ECC는 0xff 데이터에 대한 ECC이다.
본 발명의 일 측면에 따른 메모리 시스템의 데이터 기록 재생 방법은 플래시 메모리를 포함하는 메모리 시스템의 데이터 기록 재생 방법에 있어서, 데이터를 플래시 메모리에 기록하고; 기록 데이터로부터 ECC를 생성하고; 특정 ECC를 이용하여 생성 ECC를 변환하고; 변환 ECC를 플래시 메모리에 기록하고; 플래시 메모리로부터 기록 데이터를 판독하고; 판독된 기록 데이터로부터 ECC를 생성하고; 플래시 메모리로부터 변환 ECC를 판독하고; 특정 ECC를 이용하여 판독된 변환 ECC를 복원하고; 복원 ECC를 이용하여 판독된 기록 데이터의 에러를 검출 및 정정하되, 특정 ECC는 0xff 데이터에 대한 ECC이다.
또한 생성 ECC의 변환은 아래의 [수학식 1]을 이용하여 변환한다.
[수학식 1]
변환 ECC=[생성 ECC] XOR [0xff 데이터에 대한 ECC]
또한 변환 ECC의 복원은 아래의 [수학식 2]를 이용하여 복원한다.
[수학식 2]
복원 ECC=[변환 ECC] XOR [0xff 데이터에 대한 ECC]
또한 기록 데이터로부터의 생성 ECC와 복원 ECC를 비교하는 것을 더 포함하고, 판독된 기록 데이터의 에러를 검출 및 정정은 비교 결과 기록 데이터로부터의 생성 ECC와 복원 ECC가 동일하지 않을 때 수행한다.
또한 플래시 메모리는 낸드 플래시 메모리, 노어 플래시 메모리 및 MRAM(Magnetic Random Access Memory) 중 어느 하나이다.
또한 플래시 메모리는 데이터 영역 및 스페어 영역을 포함하며, 데이터는 데이터 영역에 기록되고, 변환 ECC는 스페어 영역에 기록된다.
본 발명의 일 측면에 따른 메모리 시스템의 데이터 기록 재생 방법은 플래시 메모리를 포함하는 메모리 시스템의 데이터 기록 재생 방법에 있어서, 데이터를 플래시 메모리에 기록하고; 기록 데이터로부터 ECC를 생성하고; 특정 ECC를 이용하여 생성 ECC를 변환하고; 변환 ECC를 플래시 메모리에 기록하되, 특정 ECC는 0xff 데이터에 대한 ECC이다.
또한 생성 ECC의 변환은 아래의 [수학식 1]을 이용하여 변환한다.
[수학식 1]
변환 ECC=[생성 ECC] XOR [0xff 데이터에 대한 ECC]
또한 플래시 메모리는 데이터 영역 및 스페어 영역을 포함하며, 데이터는 데이터 영역에 기록되고, 변환 ECC는 스페어 영역에 기록된다.
본 발명의 일 측면에 따른 메모리 시스템의 데이터 기록 재생 방법은 플래시 메모리를 포함하는 메모리 시스템의 데이터 기록 재생 방법에 있어서, 플래시 메모리로부터 기록 데이터를 판독하고; 판독된 기록 데이터로부터 ECC를 생성하고; 플래시 메모리로부터 변환 ECC를 판독하고; 특정 ECC를 이용하여 판독된 변환 ECC를 복원하고; 복원 ECC를 이용하여 판독된 기록 데이터의 에러를 검출 및 정정한다
또한 특정 ECC는 0xff 데이터에 대한 ECC이다.
또한 변환 ECC의 복원은 아래의 [수학식 2]를 이용하여 복원한다.
[수학식 2]
복원 ECC=[변환 ECC] XOR [0xff 데이터에 대한 ECC]
또한 기록 데이터로부터의 생성 ECC와 복원 ECC를 비교하는 것을 더 포함하고, 판독된 기록 데이터의 에러를 검출 및 정정은 비교 결과 기록 데이터로부터의 생성 ECC와 복원 ECC가 동일하지 않을 때 수행한다.
제안된 메모리 시스템 및 그 데이터 기록 재생 방법에 의하면, 플래시 메모리에 대한 삭제 동작 횟수를 줄임으로써, 플래시 메모리의 수명을 연장시키고, 플래시 메모리의 기록 성능을 향상시킬 수 있다.
또한 제안된 메모리 시스템 및 그 데이터 기록 재생 방법에 의하면, ECC 알고리즘의 종류에 관계없이 비교적 간단한 연산 과정의 추가만으로 0xff 데이터에 대해 0xff의 ECC를 생성할 수 있다.
도 1a 내지 도 1c는 플래시 메모리의 동작을 설명하기 위한 도면이다.
도 2는 본 발명의 실시예에 따른 메모리 시스템의 제어 블록도이다.
도 3은 도 2에 도시된 ECC 제어기의 구성을 나타낸 도면이다.
도 4는 플래시 메모리에 기록된 데이터 및 플래시 메모리로부터 판독된 데이터의 포맷을 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 데이터 기록 방법을 도시한 흐름도이다.
도 6은 본 발명의 실시예에 따른 메모리 시스템의 데이터 재생 방법을 도시한 흐름도이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 메모리 시스템의 제어 블록도이다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 메모리 시스템은 메모리 컨트롤러(200)와 플래시 메모리(300)를 포함한다. 플래시 메모리(300)는 메모리 컨트롤러(200)의 제어에 따라 동작하며, 셀 당 M-비트 데이터 정보를 저장하도록 구성된다. 여기서, M-비트 데이터 정보는 2-비트 데이터, 3-비트 데이터, 4-비트 데이터 등을 포함한다. 플래시 메모리(300)는 낸드(NAND) 플래시 메모리, 노어(NOR) 플래시 메모리, PRAM(Phase Change Random Access Memory), MRAM(Magnetic Random Access Memory) 또는 그와 같은 비휘발성 메모리로 구현된다.
메모리 컨트롤러(200)는 호스트(100)의 요청에 따라 플래시 메모리 장치(100) 를 제어한다. 메모리 컨트롤러(200)는 호스트 인터페이스(210), 메모리 인터페이스(220), 컨트롤러(230), 그리고 ECC 제어기(240)를 포함한다. 호스트 인터페이스(210)는 호스트(100)와의 인터페이스를 제공하고, 메모리 인터페이스(220)는 플래시 메모리(300)와의 인터페이스를 제공한다. 컨트롤러(230)는 메모리 컨트롤러(200)의 전반적인 동작을 제어하는 프로세서로 구성될 수 있다. 호스트(100)와 메모리 컨트롤러(200)는 PCI(Peripheral Component Interconnect), USB(Universal Serial Bus) 등과 같은 다양한 통신 인터페이스를 통하여 통신하도록 구성된다.
메모리 컨트롤러(200)와 플래시 메모리(300)는 잘 알려진 낸드/노어 인터페이스 방식을 통해 통신하도록 구성된다. 메모리 컨트롤러(200)와 플래시 메모리(300)를 포함하는 메모리 시스템은 플래시 메모리 카드, 스마트 카드 등과 같은 메모리 카드일 수 있다.
ECC 제어기(240)는 특정 ECC 알고리즘을 이용하여 플래시 메모리(300)에 저장될 데이터에 대한 에러 정정 코드(Error Correction Code, 이하 ECC라 함)를 생성한다. ECC는 에러 검출 및/또는 정정을 위해서 사용된다. ECC 제어기(240)는 플래시 메모리 장치(300)로부터 읽혀진 데이터에 대한 에러 검출 및 정정을 수행한다. 특히, 본 발명의 실시예에 따른 메모리 시스템 내의 ECC 제어기(240)는 플래시 메모리(300)에 기록될 데이터로부터 ECC를 생성하고, 특정 ECC를 이용하여 생성된 ECC를 변환한다. 사용자가 저장하고자 하는 데이터 및 변환된 ECC는 플래시 메모리(300)에 저장된다. 그리고, ECC 제어기(240)는 특정 ECC를 이용하여 플래시 메모리(300)로부터 판독된 변환된 ECC를 복원하고, 복원된 ECC를 이용하여 플래시 메모리(300)로부터 판독된 데이터의 에러를 검출 및 정정한다.
본 발명의 실시예에 따른 메모리 시스템 내의 ECC 제어기(240)는 기록될 데이터로부터 ECC를 생성하고, 특정 ECC를 이용하여 생성된 ECC를 변환하기 위한 ECC 인코더(250) 및 특정 ECC를 이용하여 플래시 메모리(300)로부터 판독된 변환된 ECC를 복원하고, 복원된 ECC를 이용하여 플래시 메모리(300)로부터 판독된 데이터의 에러를 검출 및 정정하기 위한 ECC 디코더(260)를 포함한다. 여기서, 특정 ECC는 0xff 데이터에 대한 ECC를 의미한다.
ECC 제어기(240)는 플래시 메모리(300)에 기록될 데이터로부터 ECC를 생성하고, 생성된 ECC와 메모리 시스템에서 사용 중인 ECC 알고리즘을 이용하여 생성된 0xff 데이터에 대한 ECC의 배타적 논리합(exclusive OR; XOR)을 통해 기록될 데이터로부터 생성된 ECC를 변환한다. 그리고, ECC 제어기(240)는 데이터의 기록 과정에서 변환되어 저장된 ECC(변환 ECC)와 메모리 시스템에서 사용 중인 ECC 알고리즘을 이용하여 생성된 0xff 데이터에 대한 ECC의 배타적 논리합(exclusive OR; XOR)을 통해 데이터의 기록 과정 변환된 ECC를 복원하고, 복원된 ECC를 이용하여 플래시 메모리(300)로부터 판독된 데이터의 에러를 검출 및 정정한다.
상술한 바와 같이, 본 발명의 실시예에 따른 메모리 시스템 내의 ECC 제어기(240)는 기록될 데이터에 대해 생성된 ECC와 0xff 데이터에 대한 ECC의 배타적 논리합(XOR)을 통해 생성된 ECC를 변환하고, 변환된 ECC와 0xff 데이터에 대한 ECC의 배타적 논리합(XOR)을 통해 변환된 ECC를 복원하도록 구성된다. 이러한 에러 정정 스킴(scheme)을 통해 비교적 간단한 연산 과정(XOR)의 추가만으로 0xff 데이터에 대해 0xff의 ECC를 생성하여 플래시 메모리에 대한 삭제 동작 횟수를 줄임으로써, 플래시 메모리의 수명을 연장시키고, 플래시 메모리의 기록 성능을 향상시키는 것이 가능하다.
도 3은 도 2에 도시된 ECC 제어기의 구성을 나타낸 도면이다.
도 3에 도시된 바와 같이, ECC 제어기(240)는 ECC 인코더(250)와 ECC 디코더(260)를 포함한다. ECC 인코더(250)는 플래시 메모리(300)에 저장될 데이터에 대한 ECC를 생성하는 ECC 생성부(252) 및 ECC 생성부(252)를 통해 생성된 ECC를 특정 ECC(0xff 데이터에 대한 ECC)를 이용하여 변환하는 ECC 변환부(254)를 포함한다.
ECC 생성부(252)는 프로그램 데이터(IN_DATA)를 입력받고 특정 ECC 알고리즘을 이용하여 기록될 데이터에 대한 ECC를 생성한다. ECC 생성부(252)는 ECC로서 리니어 코드를 생성하도록 구성되며, 리니어 코드의 몇몇 예들은 반복 코드(Repetition codes), 패리티 코드(Parity codes), 순환 코드(Cyclic codes), 해밍 코드(Hamming code), 고레이 코드(Golay code), RS 코드(Reed-Solomoncodes), BCH(Bose, Ray-Chaudhuri, Hocquenghem) code 및RM 코드(Reed-Muller codes) 등을 포함할 수 있다.
ECC 변환부(254)는 ECC 생성부(252)로부터 생성된 ECC를 입력받고 아래의 [수학식 1]을 이용하여 생성된 ECC를 변환한다.
[수학식 1]
변환 ECC=[생성 ECC] XOR [0xff 데이터에 대한 ECC]
ECC 변환부(254)로부터 출력되는 변환된 ECC는 호스트(100)로부터 입력된 프로그램 데이터(IN_DATA)에 부가되어서 메모리 인터페이스(220)를 통해 플래시 메모리(300)에 저장된다.
한편, 도 3에 도시된 바와 같이, ECC 디코더(260)는 플래시 메모리(300)로부터 판독된 기록 데이터로부터 ECC를 생성하는 ECC 생성부(262), 기록 과정에서 변환되어 저장된 ECC(변환 ECC)를 특정 ECC(0xff 데이터에 대한 ECC)를 이용하여 복원하는 ECC 복원부(264), ECC 생성부(262)를 통해 생성된 ECC와 ECC 복원부(264)를 통해 복원된 ECC를 비교하는 비교부(266) 및 비교부(266)의 비교 결과에 따라 ECC 생성부(262)를 통해 생성된 ECC와 복원된 ECC를 이용하여 플래시 메모리(300)로부터 판독된 데이터의 에러를 검출 및 정정하는 에러 검출/정정부(268)를 포함한다.
ECC 생성부(262)는 판독 데이터(R_DATA, 여기서, 판독 데이터는 메인 데이터와 변환된 ECC로 이루어짐) 중 (메인) 데이터를 입력받고 데이터의 기록 과정에서 사용되었던 ECC 알고리즘과 동일한 알고리즘을 이용하여 재생될 데이터에 대한 ECC를 생성한다.
ECC 복원부(264)는 판독 데이터(R_DATA) 중 변환된 ECC를 입력받고 아래의 [수학식 2]를 이용하여 변환된 ECC를 복원한다.
[수학식 2]
복원 ECC=[변환 ECC] XOR [0xff 데이터에 대한 ECC]
비교부(266)는 ECC 생성부(262)를 통해 생성된 ECC와 ECC 복원부(264)를 통해 복원된 ECC가 동일한지 여부를 판단하고, 그 판단 결과를 에러 검출/정정부(268)에 출력한다.
에러 검출/정정부(268)는 비교부(266)의 비교 결과 판독 데이터로부터 생성된 ECC와 복원된 ECC가 동일하지 않을 때 ECC 생성부(262)를 통해 생성된 ECC와 복원된 ECC를 이용하여 플래시 메모리(300)로부터 판독된 데이터의 에러를 검출 및 정정한다.
도 4는 플래시 메모리에 기록된 데이터 및 플래시 메모리로부터 판독된 데이터의 포맷을 설명하기 위한 도면이다.
도 4는 도 3에 도시된 플래시 메모리(300)에 저장되는 기록 데이터(W_DATA)와 플래시 메모리(300)로부터 읽혀진 판독 데이터(R_DATA)의 형식(format)을 보여준다.
플래시 메모리(300)는 적어도 두 개의 저장 영역들로 구성된 메모리 셀 어레이를 포함한다. 첫 번째 저장 영역은 호스트(210)로부터 전송된 (메인) 데이터가 저장되는 데이터 영역(410)이고, 두 번째 저장 영역은 데이터 영역(410)에 저장된 데이터와 관련된 보조적인 기본 정보(예: ECC)가 저장되는 스페어 영역(420)이다. 도 4에 도시된 바와 같이, 호스트(210)로부터 전송된 (메인) 데이터는 데이터 영역(410)에 저장되고, (메인) 데이터에 대한 ECC(좀 더 자세하게는 변환된 ECC)는 스페어 영역(420)에 저장된다.
도 5는 본 발명의 실시예에 따른 메모리 시스템의 데이터 기록 방법을 도시한 흐름도이다.
프로그램 데이터(IN_DATA)가 입력되면 메모리 인터페이스(220)는 데이터를 플래시 메모리(300)의 데이터 영역(410)에 기록한다(510).
다음으로, ECC 인코더(250) 내 ECC 생성부(252)는 특정 알고리즘을 이용하여 플래시 메모리(300)에 기록되고 있는 데이터에 대한 ECC를 생성한다(520).
이후, ECC 인코더(250) 내 ECC 변환부(254)는 특정 ECC(0xff 데이터에 대한 ECC)를 이용하여 ECC 생성부(252)를 통해 생성된 ECC를 변환한다(530). 변환 ECC는 아래의 [수학식 1]을 이용하여 산출된다.
[수학식 1]
변환 ECC=[생성 ECC] XOR [0xff 데이터에 대한 ECC]
ECC 변환부(254)를 통해 변환 ECC가 산출되면 메모리 인터페이스(220)는 변환된 ECC를 플래시 메모리(300)의 스페어 영역(420)에 기록한다(540).
전술한 과정을 통해 플래시 메모리(300)에 대한 기록 동작은 완료되며, 플래시 메모리(300)에는 프로그램 데이터와 ECC 변환부(254)에 의해 생성된 변환 ECC를 포함하는 기입 데이터(W_DATA)가 기록된다.
도 6은 본 발명의 실시예에 따른 메모리 시스템의 데이터 재생 방법을 도시한 흐름도이다.
ECC 디코더(260)는 플래시 메모리(300)로부터 기록된 데이터를 판독한다(610). 이 때, 판독 데이터(R_DATA)는 프로그램 데이터와 기록 동작 시 ECC 변환부(254)를 통해 생성된 변환 ECC를 포함한다.
다음으로, ECC 디코더(260) 내 ECC 생성부(262)는 판독 데이터(R_DATA) 중 (메인) 데이터를 입력받고 데이터의 기록 과정에서 사용되었던 ECC 알고리즘과 동일한 알고리즘을 이용하여 재생될 데이터에 대한 ECC를 생성한다(620).
이후, ECC 디코더(260)는 플래시 메모리(300)로부터 기록 과정에서 변환되어 저장된 ECC(변환 ECC)를 판독한다(630).
다음으로, ECC 디코더(260) 내 ECC 복원부(264)는 특정 ECC(0xff 데이터에 대한 ECC)를 이용하여 기록 과정에서 변환된 ECC를 복원한다(640). 복원 ECC는 아래의 [수학식 2]를 이용하여 산출된다.
[수학식 2]
복원 ECC=[변환 ECC] XOR [0xff 데이터에 대한 ECC]
이후, ECC 디코더(260) 내 비교부(266)는 ECC 생성부(262)를 통해 생성된 ECC와 ECC 복원부(264)를 통해 복원된 ECC가 동일한지 여부를 판단한다(650). 생성된 ECC와 복원된 ECC가 동일하지 않으면(650에서의 '아니오') 에러 검출/정정부(268)는 ECC 생성부(262)를 통해 생성된 ECC와 복원된 ECC를 이용하여 플래시 메모리(300)로부터 판독된 데이터의 에러를 검출 및 정정한다(660). 에러 검출/정정부(268)를 통해 에러가 정정된 데이터는 호스트 인터페이스(210)를 통해 호스트(100)로 전송된다.
한편, 생성된 ECC와 복원된 ECC가 동일하면(650에서의 '예') ECC 디코더(260)는 플래시 메모리(300)로부터 판독된 데이터를 호스트 인터페이스(210)를 통해 호스트(100)로 전송한다.
200 : 메모리 컨트롤러 210 : 호스트 인터페이스
220 : 메모리 인터페이스 230 : 컨트롤러
240 : ECC 제어기 250 : ECC 인코더
260 : ECC 디코더

Claims (23)

  1. 플래시 메모리;
    상기 플래시 메모리에 데이터를 기록하거나 상기 플래시 메모리로부터 상기 기록된 데이터를 재생하는 동작을 제어하는 메모리 컨트롤러를 포함하되,
    상기 메모리 컨트롤러는:
    상기 플래시 메모리에 기록될 데이터로부터 에러 정정 코드(Error Correction Code, 이하 ECC라 함)를 생성하고, 특정 ECC를 이용하여 상기 생성 ECC를 변환하는 인코더;
    상기 데이터 및 상기 변환 ECC를 상기 플래시 메모리에 기록하는 메모리 인터페이스; 및
    상기 특정 ECC를 이용하여 상기 플래시 메모리로부터 판독된 상기 변환 ECC를 복원하고, 상기 복원 ECC를 이용하여 상기 플래시 메모리로부터 판독된 상기 데이터의 에러를 검출 및 정정하는 디코더를 포함하고,
    상기 특정 ECC는 0xff 데이터에 대한 ECC인 메모리 시스템.
  2. 제 1 항에 있어서, 상기 인코더는:
    상기 플래시 메모리에 기록될 입력 데이터로부터 ECC를 생성하는 ECC 생성부; 및
    상기 특정 ECC를 이용하여 상기 생성 ECC를 변환하는 ECC 변환부를 포함하는 메모리 시스템.
  3. 제 1 항에 있어서, 상기 디코더는:
    상기 특정 ECC를 이용하여 상기 플래시 메모리로부터 판독된 상기 변환 ECC를 복원하는 ECC 복원부; 및
    상기 복원 ECC를 이용하여 상기 플래시 메모리로부터 판독된 상기 데이터의 에러를 검출 및 정정하는 에러 검출/정정부를 포함하는 메모리 시스템.
  4. 제 1 항에 있어서,
    상기 인코더는 아래의 [수학식 1]을 이용하여 상기 생성 ECC를 변환하는 메모리 시스템.
    [수학식 1]
    변환 ECC=[생성 ECC] XOR [0xff 데이터에 대한 ECC]
  5. 제 1 항에 있어서,
    상기 디코더는 아래의 [수학식 2]를 이용하여 상기 플래시 메모리로부터 판독된 상기 변환 ECC를 복원하는 메모리 시스템.
    [수학식 2]
    복원 ECC=[변환 ECC] XOR [0xff 데이터에 대한 ECC]
  6. 제 3 항에 있어서, 상기 디코더는:
    상기 플래시 메모리로부터 판독된 기록 데이터로부터 ECC를 생성하는 ECC 생성부;
    상기 기록 데이터로부터의 생성 ECC와 상기 복원 ECC를 비교하는 비교부를 더 포함하는 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 에러 검출/정정부는 상기 비교부의 비교 결과 상기 기록 데이터로부터의 생성 ECC와 상기 복원 ECC가 동일하지 않을 때 상기 기록 데이터로부터의 생성 ECC와 상기 복원 ECC를 이용하여 상기 플래시 메모리로부터 판독된 상기 데이터의 에러를 검출 및 정정하는 메모리 시스템.
  8. 제 1 항에 있어서,
    상기 플래시 메모리는 낸드 플래시 메모리, 노어 플래시 메모리 및 MRAM(Magnetic Random Access Memory) 중 어느 하나인 메모리 시스템.
  9. 플래시 메모리;
    상기 플래시 메모리에 데이터를 기록하거나 상기 플래시 메모리로부터 상기 기록된 데이터를 재생하는 동작을 제어하는 메모리 컨트롤러를 포함하되,
    상기 메모리 컨트롤러는:
    상기 플래시 메모리에 기록될 데이터로부터 에러 정정 코드(Error Correction Code, 이하 ECC라 함)를 생성하고, 특정 ECC를 이용하여 상기 생성 ECC를 변환하는 인코더;
    상기 데이터 및 상기 변환 ECC를 상기 플래시 메모리에 기록하는 메모리 인터페이스; 및
    상기 특정 ECC를 이용하여 상기 플래시 메모리로부터 판독된 상기 변환 ECC를 복원하고, 상기 복원 ECC를 이용하여 상기 플래시 메모리로부터 판독된 상기 데이터의 에러를 검출 및 정정하는 디코더를 포함하고,
    상기 플래시 메모리는 데이터 영역 및 스페어 영역을 포함하며,
    상기 데이터는 상기 데이터 영역에 저장되고, 상기 변환 ECC는 상기 스페어 영역에 저장되는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 특정 ECC는 0xff 데이터에 대한 ECC인 메모리 시스템.
  11. 플래시 메모리를 포함하는 메모리 시스템의 데이터 기록 재생 방법에 있어서,
    데이터를 상기 플래시 메모리에 기록하고;
    상기 기록 데이터로부터 ECC를 생성하고;
    특정 ECC를 이용하여 상기 생성 ECC를 변환하고;
    상기 변환 ECC를 상기 플래시 메모리에 기록하고;
    상기 플래시 메모리로부터 상기 기록 데이터를 판독하고;
    상기 판독된 기록 데이터로부터 ECC를 생성하고;
    상기 플래시 메모리로부터 상기 변환 ECC를 판독하고;
    상기 특정 ECC를 이용하여 상기 판독된 변환 ECC를 복원하고;
    상기 복원 ECC를 이용하여 상기 판독된 기록 데이터의 에러를 검출 및 정정하되,
    상기 특정 ECC는 0xff 데이터에 대한 ECC인 메모리 시스템의 데이터 기록 재생 방법.
  12. 제 11 항에 있어서,
    상기 생성 ECC의 변환은 아래의 [수학식 1]을 이용하여 변환하는 메모리 시스템의 데이터 기록 재생 방법.
    [수학식 1]
    변환 ECC=[생성 ECC] XOR [0xff 데이터에 대한 ECC]
  13. 제 11 항에 있어서,
    상기 변환 ECC의 복원은 아래의 [수학식 2]를 이용하여 복원하는 메모리 시스템의 데이터 기록 재생 방법.
    [수학식 2]
    복원 ECC=[변환 ECC] XOR [0xff 데이터에 대한 ECC]
  14. 제 11 항에 있어서,
    상기 기록 데이터로부터의 생성 ECC와 상기 복원 ECC를 비교하는 것을 더 포함하고,
    상기 판독된 기록 데이터의 에러를 검출 및 정정은 상기 비교 결과 상기 기록 데이터로부터의 생성 ECC와 상기 복원 ECC가 동일하지 않을 때 수행하는 메모리 시스템의 데이터 기록 재생 방법.
  15. 제 11 항에 있어서,
    상기 플래시 메모리는 낸드 플래시 메모리, 노어 플래시 메모리 및 MRAM(Magnetic Random Access Memory) 중 어느 하나인 메모리 시스템의 데이터 기록 재생 방법.
  16. 제 11 항에 있어서,
    상기 플래시 메모리는 데이터 영역 및 스페어 영역을 포함하며,
    상기 데이터는 상기 데이터 영역에 기록되고, 상기 변환 ECC는 상기 스페어 영역에 기록되는 메모리 시스템의 데이터 기록 재생 방법.
  17. 플래시 메모리를 포함하는 메모리 시스템의 데이터 기록 재생 방법에 있어서,
    데이터를 상기 플래시 메모리에 기록하고;
    상기 기록 데이터로부터 ECC를 생성하고;
    특정 ECC를 이용하여 상기 생성 ECC를 변환하고;
    상기 변환 ECC를 상기 플래시 메모리에 기록하되,
    상기 특정 ECC는 0xff 데이터에 대한 ECC인 메모리 시스템의 데이터 기록 재생 방법.
  18. 제 17 항에 있어서,
    상기 생성 ECC의 변환은 아래의 [수학식 1]을 이용하여 변환하는 메모리 시스템의 데이터 기록 재생 방법.
    [수학식 1]
    변환 ECC=[생성 ECC] XOR [0xff 데이터에 대한 ECC]
  19. 제 17 항에 있어서,
    상기 플래시 메모리는 데이터 영역 및 스페어 영역을 포함하며,
    상기 데이터는 상기 데이터 영역에 기록되고, 상기 변환 ECC는 상기 스페어 영역에 기록되는 메모리 시스템의 데이터 기록 재생 방법.
  20. 플래시 메모리를 포함하는 메모리 시스템의 데이터 기록 재생 방법에 있어서,
    상기 플래시 메모리로부터 기록 데이터를 판독하고;
    상기 판독된 기록 데이터로부터 ECC를 생성하고;
    상기 플래시 메모리로부터 상기 변환 ECC를 판독하고;
    상기 특정 ECC를 이용하여 상기 판독된 변환 ECC를 복원하고;
    상기 복원 ECC를 이용하여 상기 판독된 기록 데이터의 에러를 검출 및 정정하는 메모리 시스템의 데이터 기록 재생 방법.
  21. 제 20 항에 있어서,
    상기 특정 ECC는 0xff 데이터에 대한 ECC인 메모리 시스템의 데이터 기록 재생 방법.
  22. 제 21 항에 있어서,
    상기 변환 ECC의 복원은 아래의 [수학식 2]를 이용하여 복원하는 메모리 시스템의 데이터 기록 재생 방법.
    [수학식 2]
    복원 ECC=[변환 ECC] XOR [0xff 데이터에 대한 ECC]
  23. 제 20 항에 있어서,
    상기 기록 데이터로부터의 생성 ECC와 상기 복원 ECC를 비교하는 것을 더 포함하고,
    상기 판독된 기록 데이터의 에러를 검출 및 정정은 상기 비교 결과 상기 기록 데이터로부터의 생성 ECC와 상기 복원 ECC가 동일하지 않을 때 수행하는 메모리 시스템의 데이터 기록 재생 방법.
KR1020110108886A 2011-10-24 2011-10-24 메모리 시스템 및 그 데이터 기록 재생 방법 KR20130044694A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110108886A KR20130044694A (ko) 2011-10-24 2011-10-24 메모리 시스템 및 그 데이터 기록 재생 방법
US13/649,337 US20130104003A1 (en) 2011-10-24 2012-10-11 Memory system and method for recording/reproducing data thereof
EP12188823.4A EP2587377A3 (en) 2011-10-24 2012-10-17 Memory system and method for recording/reproducing data thereof
CN2012104085724A CN103065683A (zh) 2011-10-24 2012-10-24 存储器系统和用于记录/再现其数据的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110108886A KR20130044694A (ko) 2011-10-24 2011-10-24 메모리 시스템 및 그 데이터 기록 재생 방법

Publications (1)

Publication Number Publication Date
KR20130044694A true KR20130044694A (ko) 2013-05-03

Family

ID=47522237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110108886A KR20130044694A (ko) 2011-10-24 2011-10-24 메모리 시스템 및 그 데이터 기록 재생 방법

Country Status (4)

Country Link
US (1) US20130104003A1 (ko)
EP (1) EP2587377A3 (ko)
KR (1) KR20130044694A (ko)
CN (1) CN103065683A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096564A (ko) * 2016-02-16 2017-08-24 삼성전자주식회사 메모리의 특성을 이용한 키 생성 방법 및 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9274882B2 (en) * 2013-12-04 2016-03-01 International Business Machines Corporation Page retirement in a NAND flash memory system
KR102324769B1 (ko) 2015-06-29 2021-11-10 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
CN108564983A (zh) * 2018-04-10 2018-09-21 南京扬贺扬微电子科技有限公司 一种用于nand flash的ldpc测试平台
WO2022120586A1 (zh) * 2020-12-08 2022-06-16 华为技术有限公司 一种存储装置、存储控制装置及片上系统

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002175090A (ja) * 2000-12-07 2002-06-21 Sony Corp 再生装置および再生方法
US20030135798A1 (en) * 2001-12-13 2003-07-17 Yukari Katayama Optical disk device and data randomizing method for optical disk device
KR100643288B1 (ko) * 2004-11-16 2006-11-10 삼성전자주식회사 플래시 메모리의 데이터 처리 장치 및 방법
KR100842680B1 (ko) * 2007-01-08 2008-07-01 삼성전자주식회사 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
TWI332611B (en) * 2007-05-24 2010-11-01 Realtek Semiconductor Corp Method for writing data in flash memory and error correction coding/decoding method thereof
WO2009051917A1 (en) * 2007-10-15 2009-04-23 Joseph Schweiray Lee Providing error correction to unwritten pages and for identifying unwritten pages in flash memory
US8555143B2 (en) * 2008-12-22 2013-10-08 Industrial Technology Research Institute Flash memory controller and the method thereof
TWI465898B (zh) * 2009-07-13 2014-12-21 Silicon Motion Inc 避免資料儲存裝置之資料發生移位錯誤的方法及控制器
US20110040924A1 (en) * 2009-08-11 2011-02-17 Selinger Robert D Controller and Method for Detecting a Transmission Error Over a NAND Interface Using Error Detection Code
TWI438777B (zh) * 2010-06-10 2014-05-21 Global Unichip Corp 一種快閃記憶體控制器之資料傳輸保護裝置
JP5269936B2 (ja) * 2011-03-17 2013-08-21 株式会社東芝 符号化器及び記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170096564A (ko) * 2016-02-16 2017-08-24 삼성전자주식회사 메모리의 특성을 이용한 키 생성 방법 및 장치

Also Published As

Publication number Publication date
EP2587377A3 (en) 2015-02-25
EP2587377A2 (en) 2013-05-01
CN103065683A (zh) 2013-04-24
US20130104003A1 (en) 2013-04-25

Similar Documents

Publication Publication Date Title
US10459794B2 (en) Memory systems having extended product lifetime and methods of operating the same
KR100842680B1 (ko) 플래시 메모리 장치의 오류 정정 컨트롤러 및 그것을포함하는 메모리 시스템
US8732553B2 (en) Memory system and control method thereof
KR100845529B1 (ko) 플래시 메모리 장치의 이씨씨 제어기 및 그것을 포함한메모리 시스템
KR101616100B1 (ko) 메모리 시스템 및 그것의 동작 방법
JP5675954B2 (ja) メタデータタグを介した不規則なパリティ分布の検出
TWI498724B (zh) 保護資料免於記憶體器件中之寫入失敗的裝置及方法
US9037951B2 (en) Data management in solid state storage systems
KR102081980B1 (ko) 메모리 시스템에서의 라이트 동작 또는 리드 동작 수행 방법
JP5166074B2 (ja) 半導体記憶装置、その制御方法、および誤り訂正システム
US20190252035A1 (en) Decoding method, memory storage device and memory control circuit unit
US8055942B2 (en) Data storage devices and methods for power-on initialization
KR20130044694A (ko) 메모리 시스템 및 그 데이터 기록 재생 방법
US11177012B1 (en) Fast copy through controller
KR20170012006A (ko) 메모리 컨트롤러와 이를 포함하는 메모리 시스템
JP7177338B2 (ja) メモリコントローラ装置、メモリコントローラ装置を有するメモリ装置及びメモリコントロール方法
US11995224B2 (en) Data storage device and data processing method
CN112799874B (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
US10922025B2 (en) Nonvolatile memory bad row management
KR20140104829A (ko) 멀티 레벨 셀 비휘발성 메모리 시스템
TWI763310B (zh) 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
KR20230020744A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
TW202336756A (zh) 編碼控制方法、記憶體儲存裝置及記憶體控制電路單元
CN114613420A (zh) 编码控制方法、存储器存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid