KR20170012006A - 메모리 컨트롤러와 이를 포함하는 메모리 시스템 - Google Patents

메모리 컨트롤러와 이를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20170012006A
KR20170012006A KR1020160058363A KR20160058363A KR20170012006A KR 20170012006 A KR20170012006 A KR 20170012006A KR 1020160058363 A KR1020160058363 A KR 1020160058363A KR 20160058363 A KR20160058363 A KR 20160058363A KR 20170012006 A KR20170012006 A KR 20170012006A
Authority
KR
South Korea
Prior art keywords
data
memory
page
stuck
memory page
Prior art date
Application number
KR1020160058363A
Other languages
English (en)
Inventor
모셰 트위토
공준진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20170012006A publication Critical patent/KR20170012006A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/401—Compressed data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명에 따른 메모리 컨트롤러와 메모리 장치를 포함하는 메모리 시스템의 상기 메모리 컨트롤러는, 라이트 데이터를 수신하고 상기 메모리 컨트롤러를 제어하기 위한 프로세서; 및 인코더를 포함하고, 상기 프로세서는 상기 라이트 데이터를 수신하고, 상기 메모리 장치의 메모리 셀 어레이에 포함된 제1메모리 페이지로부터 이전에 프로그램된 데이터를 리드하고, 상기 리드된 이전에 프로그램된 데이터에 기초하여 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 인코딩된 데이터를 생성하도록 상기 인코더를 제어하고, 상기 이전에 프로그램된 데이터는 상기 메모리 셀 어레이에 포함된 상기 제1메모리 페이지에 프로그램되고 이레이즈되지 않은 데이터이고, 상기 프로세서는 상기 제1메모리 페이지를 이레이즈하지 않고, 상기 제1메모리 페이지에 상기 인코딩된 데이터를 라이트할 수 있다.

Description

메모리 컨트롤러와 이를 포함하는 메모리 시스템{MEMORY CONTROLLER AND MEMORY SYSTEM INCLUDING THE SAME}
본 발명의 개념에 따른 실시 예는 데이터를 인코딩하고 디코딩하는 메모리 컨트롤러와 이를 포함한 메모리 시스템에 관한 것이다.
낸드 플래시 메모리는 블록들(blocks)로 구성된다. 각각의 블록은 복수의 페이지들(pages)로 구성된다. 일부 메모리 장치에서 각각의 페이지는 수 개의 섹터(sector)들을 포함할 수 있다. 어떤 섹터가 더 이상 쓸모없는 무효(invalid) 섹터가 되었을 때, 상기 섹터에 상응하는 자원들(resources)은 소위 가비지 컬렉션(garbage collection)이라 불리는 프로세스를 거치게 된다. 상기 가비지 컬렉션 프로세스에서, 가장 적은 수의 유효(valid) 섹터들을 갖는 블록이 선택되고, 상기 선택된 블록의 유효 섹터들은 하나 또는 그 이상의 다른 블록들로 카피되고, 상기 선택된 블록은 이레이즈된다.
낸드 플래시 메모리 장치에서 일반적인 플래시 유지 보수 작동이 수행되는 동안, 섹터는 몇 개의 다른 위치들에 라이트될 수 있다. 이와 같이 섹터가 몇 개의 다른 위치에 라이트될 수 있기 때문에, 필수 이레이즈 작동의 횟수는 증가될 수 있다. 하나의 논리 라이트 작동에 대한 물리 라이트 작동들의 평균 횟수는 라이트 증폭(write amplification)이라 불린다.
본 발명이 이루고자 하는 기술적 과제는 데이터를 인코딩하고, 이미 프로그램된 메모리 페이지를 이레이즈하지 않고 상기 메모리 페이지에 상기 인코딩된 데이터를 프로그램하고, 상기 인코딩되고 프로그램된 데이터를 디코딩하는 메모리 컨트롤러와 이를 포함하는 메모리 시스템을 제공하는데 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러와 메모리 장치를 포함하는 메모리 시스템의 상기 메모리 컨트롤러는, 라이트 데이터를 수신하고 상기 메모리 컨트롤러를 제어하기 위한 프로세서; 및 인코더를 포함하고, 상기 프로세서는 상기 라이트 데이터를 수신하고, 상기 메모리 장치의 메모리 셀 어레이에 포함된 제1메모리 페이지로부터 이전에 프로그램된 데이터를 리드하고, 상기 리드된 이전에 프로그램된 데이터에 기초하여 스턱 비트 코드(stuck bit code(SBC))를 이용하여 상기 라이트 데이터를 인코딩함으로써 인코딩된 데이터를 생성하도록 상기 인코더를 제어하고, 상기 이전에 프로그램된 데이터는 상기 메모리 셀 어레이에 포함된 상기 제1메모리 페이지에 프로그램되고 이레이즈되지 않은 데이터이고, 상기 프로세서는 상기 제1메모리 페이지를 이레이즈하지 않고, 상기 제1메모리 페이지에 상기 인코딩된 데이터를 라이트할 수 있다.
상기 프로세서는 상기 이전 프로그램된 데이터가 리드된 상기 제1메모리 페이지는 상기 메모리 셀 어레이의 무효 메모리 페이지가 되도록 할 수 있고, 상기 수신된 라이트 데이터에 대한 데이터 압축 작동을 수행할 수 있다.
상기 프로세서는 원본 크기를 저장하고, 압축된 크기와 저장된 원본 크기에 기초하여 비교 작동을 수행하고, 상기 인코딩된 데이터를 생성하고, 상기 비교 작동 결과 압축된 크기가 문턱 크기보다 더 작음을 가리킬 때 상기 인코딩된 데이터를 상기 제1메모리 페이지에 라이트하도록 상기 인코더를 제어할 수 있다.
상기 원본 크기는 상기 라이트 데이터에 대한 상기 데이터 압축 작동이 수행되기 이전의 상기 수신된 라이트 데이터의 크기이고, 상기 압축된 크기는 상기 라이트 데이터에 대한 상기 데이터 압축 작동이 수행되된 이후의 상기 수신된 라이트 데이터의 크기일 수 있다.
상기 프로세서는, 상기 비교 작동 결과 상기 압축된 크기가 상기 문턱 크기보다 작지 않음을 가리킬 때, 상기 수신된 라이트 데이터를 상기 메모리 셀 어레이의 프리 페이지에 라이트할 수 있고, 상기 프리 페이지는 최근 이레이즈 작동이 수행된 이후로 어떠한 데이터도 라이트되지 않은 메모리 셀 어레이의 메모리 페이지일 수 있다.
상기 프로세서는 상기 인코딩된 데이터가 상기 수신된 라이트 데이터와 다르고, 상기 리드된 이전에 프로그램된 데이터와 다르도록 인코더를 제어할 수 있다.
상기 메모리 컨트롤러는 디코더를 더 포함하고, 상기 프로세서는, 상기 인코딩된 데이터가 상기 제1메모리 페이지에 라이트된 후, 제1메모리 페이지에 저장된 데이터를 리드함으로써 리드 데이터를 생성할 수 있고, 스턱 비트 코드를 이용하여 상기 리드 데이터를 디코딩함으로써 디코딩된 데이터를 생성하도록 상기 디코더를 제어할 수 있다.
상기 디코더는 스턱 비트 코드와 에러 정정 코드를 이용하여 상기 디코딩된 데이터를 생성하는 에러 정정 코드 디코더일 수 있고, 상기 인코더는 스턱 비트 코드와 에러 정정 코드를 이용하여 상기 디코딩된 데이터를 생성하는 에러 정정 코드 인코더일 수 있다.
상기 프로세서는 싱글 레벨 셀 데이터로써 상기 제1메모리 페이지로부터 상기 이전에 프로그램된 데이터를 리드하고, 상기 프로세서는 상기 리드된 싱글 레벨 셀 데이터에 기초하여, 상기 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 상기 인코딩된 데이터를 생성하도록 상기 인코더를 제어할 수 있다.
상기 프로세서는 멀티 레벨 셀 데이터로써 상기 제1메모리 페이지로부터 상기 이전에 프로그램된 데이터를 리드하고, 상기 프로세서는 상기 리드된 멀티 레벨 셀 데이터에 기초하여, 상기 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 상기 인코딩된 데이터를 생성하도록 상기 인코더를 제어할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은, 메모리 컨트롤러; 및 메모리 장치를 포함하고, 상기 메모리 컨트롤러는 라이트 데이터를 수신하고, 상기 메모리 장치의 메모리 셀 어레이에 포함된 제1메모리 페이지로부터 이전에 프로그램된 데이터를 리드하고, 상기 리드된 이전에 프로그램된 데이터에 기초하여 상기 라이트 데이터를 스턱 비트 코드를 이용하여 인코딩함으로써 인코딩된 데이터를 생성하고, 상기 제1메모리 페이지를 이레이즈하지 않고 상기 인코딩된 데이터를 상기 제1메모리 페이지에 라이트하고, 상기 이전에 프로그램된 데이터는 상기 메모리 셀 어레이에 포함된 상기 제1메모리 페이지에 프로그램되고 이레이즈되지 않은 데이터일 수 있다.
상기 프로세서는 상기 이전에 프로그램된 데이터가 리드된 상기 제1메모리 페이지가 상기 메모리 셀 어레이의 무효 메모리 페이지가 되도록 하고, 상기 메모리 컨트롤러는 상기 수신된 라이트 데이터에 대한 데이터 압축 작동을 수행할 수 있다.
상기 메모리 컨트롤러는, 원본 크기를 저장하고, 압축된 크기와 저장된 원본 크기에 기초하여 비교 작동을 수행하고, 상기 인코딩된 데이터를 생성하고, 상기 비교 작동 결과 압축된 크기가 문턱 크기보다 더 작음을 가리킬 때 상기 인코딩된 데이터를 상기 제1메모리 페이지에 라이트하도록 상기 인코더를 제어할 수 있다.
상기 원본 크기는 상기 라이트 데이터에 대한 상기 데이터 압축 작동이 수행되기 이전의 상기 수신된 라이트 데이터의 크기이고, 상기 압축된 크기는 상기 라이트 데이터에 대한 상기 데이터 압축 작동이 수행된 이후의 상기 수신된 라이트 데이터의 크기일 수 있다.
상기 메모리 컨트롤러는, 상기 비교 작동 결과 상기 압축된 크기가 상기 문턱 크기보다 작지 않음을 가리킬 때, 상기 수신된 라이트 데이터를 상기 메모리 셀 어레이의 프리 페이지에 라이트할 수 있고, 상기 프리 페이지는 최근 이레이즈 작동이 수행된 이후로 어떠한 데이터도 라이트되지 않은 메모리 셀 어레이의 메모리 페이지일 수 있다.
상기 메모리 컨트롤러는 상기 인코딩된 데이터가 상기 수신된 라이트 데이터와 다르고, 상기 리드된 이전에 프로그램된 데이터와 다르도록 인코더를 제어할 수 있다.
상기 메모리 컨트롤러는, 상기 인코딩된 데이터가 상기 제1메모리 페이지에 라이트된 후 상기 제1메모리 페이지에 저장된 데이터를 리드함으로써 리드 데이터를 생성하고, 상기 스턱 비트 코드를 이용하여 상기 리드 데이터를 디코딩함으로써 디코딩된 데이터를 생성할 수 있다.
상기 디코더는 스턱 비트 코드와 에러 정정 코드를 이용하여 상기 디코딩된 데이터를 생성하는 에러 정정 코드 디코더일 수 있고, 상기 인코더는 스턱 비트 코드와 에러 정정 코드를 이용하여 상기 디코딩된 데이터를 생성하는 에러 정정 코드 인코더일 수 있다.
상기 메모리 컨트롤러는, 싱글 레벨 셀 데이터로써 상기 제1메모리 페이지로부터 상기 이전에 프로그램된 데이터를 리드하고, 상기 리드된 싱글 레벨 셀 데이터에 기초하여, 상기 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 상기 인코딩된 데이터를 생성할 수 있다.
상기 메모리 컨트롤러는, 멀티 레벨 셀 데이터로써 상기 제1메모리 페이지로부터 상기 이전에 프로그램된 데이터를 리드하고, 상기 리드된 멀티 레벨 셀 데이터에 기초하여, 상기 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 상기 인코딩된 데이터를 생성할 수 있다.
본 발명의 실시 예에 따른 메모리 컨트롤러는 이미 프로그램된 메모리 페이지를 이레이즈하지 않고 상기 메모리 페이지에 상기 인코딩된 데이터를 프로그램함으로써, 저장 공간을 늘리는 한편 이레이즈 작동 횟수를 감소시켜 메모리 장치의 신뢰도를 제고할 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1a는 본 발명의 실시 예에 따른 메모리 시스템을 나타내는 도면이다.
도 1b는 본 발명의 실시 예에 따른 도 1a의 메모리 시스템에 관한 스턱 비트 (stuck bits)를 설명하기 위한 도면이다.
도 1c는 본 발명의 실시 예에 따른 이미 프로그램된 메모리 페이지에 데이터를 프로그램하는 방법을 나타내는 플로우차트이다.
도 2는 본 발명의 실시 예에 따른 스턱 셀 정보 저장 유닛의 일례를 나타내는 도면이다.
도 3은 본 발명의 실시 예에 따른 인코더의 개략적인 구성을 나타내는 블록도이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 5는 본 발명의 실시 예에 따른 메모리 카드를 나타내는 블록도이다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 나타내는 블록도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하의 설명에서, 예시적인 실시 예들은 특정 태스크를 수행하거나 특정 추상 데이터 유형을 구현하고, 루틴(routines), 프로그램, 객체들, 컴포넌트, 데이터 구조 등을 포함하는 프로그램 모듈들 또는 기능적인 프로세스들로 구현될 수 있는 작동들의 역할 및 상징적 표현(예컨대, 플로우 차트, 플로우 다이어그램, 데이터 플로우 다이어그램, 구조 다이어그램, 블록 다이어그램 등)을 참조하여 설명될 것이고, 기존의 전자 시스템들(예컨대, 불휘발성 메모리, 범용 플래시 메모리(universal flash memories), 범용 플래시 메모리 컨트롤러, 불휘발성 메모리 및 메모리 컨트롤러, 스토리지 시스템, 디지털 카메라, PDA(personal digital assistants), 스마트폰, 테블릿 PC, 랩탑 컴퓨터 등)에서 기존의 하드웨어를 이용하여 구현될 수 있다. 이러한 기존의 하드웨어는 하나 이상의 CPU(central processing unit), 디지털 신호 프로세서(digital signal processor), ASIC(application-specific-integrated-circuit), FPGA(field programmable gate arrays), 및 컴퓨터 등을 포함할 수 있다.
비록 플로우 차트는 순차적인 프로세스로서 동작들을 설명하더라도, 여러 동작들이 병렬로 또는 동시에 병렬로 수행될 수 있다. 또한, 동작의 순서는 재배열될 수 있다. 프로세스는 그 동작들이 완료될 때 종료될 수 있으나, 또한 도면에 포함되지 않은 추가 단계를 가질 수 있다. 프로세스는 방법, 함수, 절차, 서브 루틴(subroutine), 서브 프로그램(subprogram) 등에 대응될 수 있다. 프로세스가 함수에 대응하는 경우, 그것의 종료는 호출 함수 또는 메인 함수에 대한 함수의 리턴(return)에 대응할 수 있다.
본 명세서에 개시된 바와 같이, "저장 매체", "컴퓨터 판독 가능 저장 매체", 또는 "비일시적 컴퓨터 판독 가능 저장 매체"는 ROM(read only memory), RAM(random access memory), MRAM(magnetic RAM), 코어 메모리(core memory), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리(flash memory) 장치 및/또는 정보를 저장하기 위한 다른 유형의 기계 판독 매체를 포함하는 데이터를 저장하기 위한 하나 이상의 장치를 나타낼 수 있다. "컴퓨터 판독 가능 매체"는 휴대용 또는 고정용 저장 장치들, 광학 저장 장치들, 및 명령(들) 및/또는 데이터를 저장, 포함, 운반할 수 있는 다른 다양한 매체들을 포함할 수 있다.
또한, 예시적인 실시 예들은 하드웨어, 소프트웨어, 펌웨어(firmware), 미들웨어(middleware), 마이크로 코드(micro code), 하드웨어 기술 언어들(hardware description languages), 또는 이들의 임의 조합에 의해 구현될 수 있다. 소프트웨어, 펌웨어, 미들웨어, 또는 마이크로 코드에서 구현될 때, 필요한 태스크를 수행하기 위한 프로그램 코드 또는 코드 세그먼트(code segment)들은 컴퓨터로 판독 가능한 기억 매체와 같은 기계 또는 컴퓨터 판독 가능 매체에 저장될 수 있다. 소프트웨어에서 구현될 때, 프로세서(들), 프로세서 회로(들) 또는 프로세싱 유닛(들)은 필요한 태스크들을 수행하도록 프로그램될 수 있고, 이에 따라 특수 목적 프로세서 또는 컴퓨터로 변환될 수 있다.
코드 세그먼트는 절차, 함수, 서브 프로그램, 프로그램, 루틴, 서브 루틴, 모듈, 소프트웨어 패키지, 클래스(class), 또는 명령, 데이터 구조 또는 프로그램 명령문의 임의의 조합을 나타낼 수 있다. 코드 세그먼트는 정보, 데이터, 인수(arguments), 파라미터 또는 메모리 콘텐츠를 전달 및/또는 수신함으로써 다른 코드 세그먼트 또는 하드웨어 회로에 결합될 수 있다. 정보, 인수, 파라미터, 데이터 등은 메모리 공유(memory sharing), 메시지 통과(message passing), 토큰 통과(token passing), 네트워크 전송 등을 포함하는 임의의 적절한 수단을 통해 통과, 전달, 및 전송될 수 있다.
이하에서. 항목(entry)는 매트릭스 또는 벡터의 성분을 의미할 수 있고, 매트릭스 또는 벡터의 항목과 성분은 동일한 의미를 갖는다. 나아가, A∈FN ×N, B∈FN ×M , C∈FM×N, and D∈FM×M 일 때, 아래의 수학식 1이 성립될 수 있다.
[수학식 1]
U =
Figure pat00001
=[A, B; C, D]
이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
도 1a는 본 발명의 실시 예에 따른 메모리가 적용된 메모리 시스템을 나타내는 블록도이다. 도 1a를 참조하면, 메모리 시스템(900)은 메모리 컨트롤러(1000)와 불휘발성 메모리 장치(2000)를 포함한다.
불휘발성 메모리 장치(2000)는 플래시 메모리(flash memory) 장치, 낸드 플래시 메모리(NAND flash memory) 장치, PRAM(phase change RAM), FRAM(ferroelectric RAM), MRAM(magnetic RAM) 등일 수 있으나, 불휘발성 메모리 장치(2000)가 이에 한정되는 것은 아니다. 본 발명의 실시 예에 따라, 불휘발성 메모리 장치(2000)는 복수의 낸드 플래시 메모리 장치들을 포함할 수 있다. 불휘발성 메모리 장치(2000)는 평면 구조 또는 메모리 셀들을 쌓은 3차원 메모리 셀 구조를 가질 수 있다.
불휘발성 메모리 장치(2000)는 메모리 셀 어레이(2100), X-디코더(121), 입출력 패드(127), 입출력 버퍼(124), 페이지 버퍼(123), 및 컨트롤 로직(126)을 포함할 수 있다.
메모리 셀 어레이(2100)는 복수의 워드 라인(W/L)과 복수의 비트 라인(B/L)을 포함한다. 각 메모리 셀은 전하를 가둬두기 위한 플로팅 게이트 또는 전하 저장 레이어를 갖는 메모리 셀로 구현될 수 있다.
메모리 셀 어레이(2100)는 복수의 블록들과 복수의 페이지들을 포함한다. 하나의 블록은 복수의 페이지들을 포함한다. 페이지는 프로그램(program) 작동과 리드(read) 작동의 기본 단위일 수 있고, 블록은 이레이즈(erase) 작동의 기본 단위일 수 있다. 예컨대, 메모리 셀 어레이(2100)는 제1블록(2120)과 제2블록(2130)을 포함한다. 도 1에 도시된 바와 같이, 제1블록(2120)은 페이지들(1~N)을 포함하고, 제2블록(2130)은 페이지들(1~N)을 포함한다. 여기서 N은 1보다 큰 양의 정수이다.
컨트롤 로직(126)은 불휘발성 메모리 장치(2000)의 전반적인 작동을 제어한다. 메모리 컨트롤러(1000)로부터 명령(CMD)이 수신될 때, 컨트롤 로직(126)은 명령(CMD)을 해석하고 해석된 명령에 따라 불휘발성 메모리 장치(2000)가 작동(예컨대, 프로그램 작동, 리드 작동, 리드 재시도(read retry) 작동, 또는 이레이즈 작동)을 수행하도록 제어한다.
X-디코더(121)는 컨트롤 로직(126)에 의하여 제어되고, 로우(row) 어드레스에 따라 메모리 셀 어레이(2100)에 포함된 적어도 하나의 워드 라인(W/L)을 구동한다.
전압 생성기(125)는, 컨트롤 로직(126)의 제어에 따라, 프로그램 작동, 리드 작동, 또는 이레이즈 작동을 위해 요구되는 하나 또는 그 이상의 전압을 생성하고, 생성된 전압을 X-디코더(121)에 의해 선택된 적어도 하나의 로우들(rows)로 제공한다.
레지스터(128)는 메모리 컨트롤러(1000)로부터 입력된 정보가 저장되는 공간이고, 복수의 래치(latch)들을 포함할 수 있다. 예컨대, 레지스터(128)는 리드 전압 정보를 그룹화할 수 있고, 상기 리드 전압 정보를 테이블 형태로 저장할 수 있다.
페이지 버퍼(123)는 컨트롤 로직(126)에 의해 제어되고, 작동 모드(예컨대, 리드 작동 또는 프로그램 작동)에 따라 감지 증폭기(sense amplifier) 또는 라이트 구동기(write driver)로 작동할 수 있다.
입출력 패드(127)와 입출력 버퍼(124)는 외부 장치(예컨대, 메모리 컨트롤러(1000) 또는 호스트)와 불휘발성 메모리 장치(2000) 사이에서 교환되는 데이터의 입출력 경로를 제공할 수 있다.
메모리 컨트롤러(1000)는 마이크로프로세서(111), ROM(read-only memory, 113), RAM(random access memory, 112), 인코더(1100), 디코더(1200), 메모리 인터페이스(116), 및 버스(118)를 포함할 수 있다. 메모리 컨트롤러(1000)의 구성들(111, 112, 113, 116, 1100, 및 1200)은 버스(118)를 통해 서로 전기적으로 연결될 수 있다.
마이크로프로세서(111)는 메모리 컨트롤러(1000)를 포함하는 메모리 시스템(900)의 전반적인 작동을 제어한다. 메모리 시스템(900)에 파워가 공급될 때, 마이크로프로세서(111)는 메모리 시스템(900)을 작동시키기 위해 ROM(113)에 저장된 펌웨어를 RAM(112) 상에서 구동한다. 이에 따라 메모리 시스템(900)의 전반적인 작동이 제어될 수 있다.
메모리 시스템(900)의 구동 펌웨어 코드(driving firmware code)는 ROM(113)에 저장될 수 있으나, 본 발명의 실시 예가 이에 한정되는 것은 아니다. 상기 구동 펌웨어 코드는 불휘발성 메모리 장치(2000)의 일부 영역에 저장될 수도 있다. 따라서, 마이크로프로세서(111)의 제어 또는 간섭(intervention)은 마이크로프로세서(111)의 직접적인 제어뿐만 아니라 마이크로프로세서(111)에 의해 구동되는 소프트웨어 즉, 펌웨어에 대한 간섭을 포함할 수 있다.
RAM(112)은 버퍼로 사용되는 메모리로써, 호스트로부터 입력되는 초기 명령, 데이터, 및 다양한 변수 또는 불휘발성 메모리 장치(2000)로부터 출력된 데이터를 저장할 수 있다. RAM(112)은 불휘발성 메모리 장치(2000)로 입력되거나 불휘발성 메모리 장치(2000)로부터 출력되는 데이터 및 다양한 파라미터들과 변수들을 저장할 수 있다.
메모리 인터페이스(116)는 메모리 컨트롤러(1000)와 불휘발성 메모리 장치(2000) 사이의 인터페이스를 제공할 수 있다. 메모리 인터페이스(116)는 불휘발성 메모리 장치(2000)의 입출력 패드(127)와 연결되고, 입출력 패드(127)로부터 데이터를 수신하거나 입출력 패드(127)로 데이터를 전송할 수 있다. 또한, 메모리 인터페이스(116)는 불휘발성 메모리 장치(2000)에 적합한 명령을 생성할 수 있고, 생성된 명령을 불휘발성 메모리 장치(2000)의 입출력 장치(127)로 제공할 수 있다. 메모리 인터페이스(116)는 불휘발성 메모리 장치(2000)에 의해 실행될 명령과 불휘발성 메모리 장치(2000)의 어드레스(ADD)를 제공한다.
도 1b 내지 도 3을 참조하여 아래에서 보다 상세하게 설명된 것과 같이, 인코더(1100)는 스턱 비트 코드(stuck bit code(SBC)) 인코딩을 수행할 수 있고, 디코더(1200)는 SBC 디코딩을 수행할 수 있다. 또한, 본 발명의 실시 예에 따라, 인코더(1100)는 에러 정정 코드(error correcting code(ECC)) 인코더일 수 있고, 디코더(1200)는 ECC 디코더일 수 있다. 본 발명의 실시 예에 따라, 인코더(1100)와 디코더(1200)는 에러 비트 정정을 수행할 수 있다. 인코더(1100)는 불휘발성 메모리 장치(2000)로 제공된 데이터에 대하여 에러 정정 인코딩을 수행함으로써 패리티 비트(parity bit)가 추가된 데이터를 생성할 수 있다. 패리티 비트는 불휘발성 메모리 장치(200)에 저장될 수 있다.
디코더(1200)는 출력 데이터에 대하여 에러 정정 디코딩을 수행하고, 상기 에러 정정 디코딩 결과에 기초하여 에러 정정 디코딩이 성공적인지 여부를 판단하고, 판단 결과에 기초하여 지시 신호를 출력할 수 있다. 리드 데이터는 디코더로 전송될 수 있고, 디코더(1200)는 패리티 비트를 이용하여 데이터에 포함된 에러 비트들을 정정할 수 있다. 에러 비트들의 수가 정정될 수 있는 에러 비트들의 한계 를 초과할 때, 디코더(1200)는 에러 비트들을 정정하지 못할 수 있고 그 결과 에러 정정 실패를 초래할 수 있다. 인코더(1100)와 디코더(1200)는 예컨대, LDPC(low density parity check) 코드, BCH 코드, 터보(turbo) 코드, 리드-솔로몬(reed-solomon) 코드, 컨볼루션(convolution) 코드, RSC(recursive systematic code), 또는 TMC(trellis-coded modulation)이나 BCM(block coded modulation)과 같은 부호 변조(coded modulation)를 이용하여 에러 정정을 수행할 수 있다.
인코더(1100)와 디코더(1200) 각각은 에러 정정 회로, 시스템 또는 장치를 포함할 수 있다.
낸드 플래시 메모리의 페이지가 쓸모 없는 무효 페이지가 될 때, 상기 무효 페이지는 잘 알려진 가비지 컬렉션 프로세스들을 거치게 된다. 블록이 이레이즈되고 나면, 이전에 쓸모 없었던 무효 페이지에 새로운 데이터가 프로그램될 수 있다. 그러나, 낸드 플래시 메모리의 블록을 이레이즈하는 프로세스는 이레이즈될 블록의 셀들을 손상시킬 수 있다. 예컨대, 이레이즈 작동은 이레이즈될 블록 내의 플래시 메모리 셀들의 채널들의 산화물 층(oxide layer)들에 대한 손상을 유발할 수 있고, 그로 인해 이레이즈된 블록의 신뢰성을 저하시킬 수 있다. 이레이즈 작동의 횟수는 라이트 증폭(write amplification)의 결과로서 증가할 수 있다. 라이트 증폭의 효과를 줄이기 위한 하나의 방법은 데이터가 낸드 플래시 메모리 셀에 프로그램되기 전에 데이터 압축을 사용하는 것이다. 데이터 압축 결과로서, 낸드 플래시 메모리의 블록 당 라이트되는 섹터들의 수는 압축되지 않은 데이터와 비교할 때 증가될 수 있다. 따라서, 데이터 압축 결과로서, 섹터들이 무효로 될 때, 더 적은 블록들이 이레이즈된다.
본 발명의 실시 예에 따라, 메모리 페이지들을 이레이즈하지 않고 이미 프로그램된 메모리 페이지들을 재사용함으로써 낸드 플래시 메모리 장치에서 수행되는 이레이즈 작동의 횟수는 더욱 감소될 수 있다. 상기 이미 프로그램된 메모리 페이지들 중에서 프로그램된 메모리 셀들을 스턱 비트(stuck bit)들로 취급하고 SBC 인코딩을 이용하여 라이트 데이터를 인코딩함으로써, 상기 이미 프로그램된 메모리 페이지들은 재사용될 수 있다.
도 1b는 본 발명의 실시 예에 따른 메모리 시스템(900)에 관한 스턱 비트를 설명하기 위한 도면이다.
도 1b를 참조하면, 메모리 시스템(900)은 프로토콜에 따라 호스트와 통신할 수 있다. 예컨대, 메모리 시스템(900)은 ATA(advanced technology attachment) 인터페이스, SATA(serial advanced technology attachment) 인터페이스, PATA(parallel advanced technology attachment) 인터페이스, USB(universal serial bus) 또는 SAS(serial attached small computer system) 인터페이스, SCSI(small computer system interface) 인터페이스, EMMC(embedded multimedia card) 인터페이스, 및 UFS(universal flash storage) 인터페이스 포함하는 프로토콜을 지원할 수 있다. 그러나 상기 열거된 인터페이스들은 단지 예시적인 것에 불과하며, 본 발명의 실시 예가 이에 한정되는 것은 아니다.
메모리 컨트롤러(1000)는 메모리 시스템(900) 외부의 호스트(800)로부터 요청을 수신할 수 있고, 상기 요청에 대한 응답을 호스트로 전송할 수 있다.
도 1b에 도시된 바와 같이, 제1메모리 블록(2120)은 배열 형태로 정렬된 복수의 메모리 셀들(2110)을 포함할 수 있다. 메모리 셀들(2110) 각각은 메모리 장치(2000)에 저장되는 가장 작은 단위의 데이터를 저장할 수 있고, 그 안에 저장된 데이터에 따라 서로 다른 상태들을 가질 수 있다. 메모리 장치(2000)는 메모리 셀들(2110)의 상태를 변화시킴으로써 데이터를 라이트할 수 있고, 메모리 셀들(2110)의 상태에 따라 데이터를 출력할 수 있다. 메모리 셀들(2110) 중에서 어느 하나의 상태에 해당하는 데이터는 메모리 셀의 값을 의미할 수 있다.
메모리 셀들(2110) 각각은 둘 또는 그 이상의 다른 상태를 가질 수 있고, 메모리 셀들(2110) 각각에 저장될 수 있는 데이터의 비트 수는 메모리 셀들(2110) 각각이 가질 수 있는 상태들의 수에 기초하여 결정될 수 있다. 예컨대, 플래시 메모리의 경우, 메모리 셀(2110)은 메모리 셀(2110)에 포함된 트랜지스터의 문턱 전압들의 분포에 따라, 1 비트의 데이터를 저장할 수 있는 싱글 레벨 셀(single level cell(SLC)) 또는 2 비트(또는 그 이상)의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell(MLC))을 포함할 수 있다. 이하에서는 메모리 셀(2110)이 '0' 또는 '1'의 값을 가질 수 있고, 하나의 비트를 저장할 수 있는 것으로 가정한다. 그러나 본 발명의 실시 예가 이에 한정되는 것은 아니다.
도 1b에 도시된 제1블록(2120)의 제1페이지(PAGE 1)를 참조하면, 셀 어레이(2100)는 스턱 셀들(stuck cells, 2112)을 포함할 수 있다. 스턱 셀들(2112)의 상태들은 추가적인 프로그램 작동을 통해 변화시킬 수 없다. 예컨대, SLC 플래시 메모리 셀들의 경우, 프로그램된 상태(예컨대, '0'의 값에 해당하는 상태)의 메모리 셀은 스턱 셀로 고려된다. 왜냐하면, 이와 같이 프로그램된 상태의 메모리 셀은 가장 높은 문턱 전압 상태로 현재 프로그램되어 있고, 그로 인해 메모리 블록의 이레이즈 작동 없이는 일반적으로 다른 상태로 변화될 수 없기 때문이다. 도 1b에 도시된 바와 같이, 셀 어레이(2100)는 비-스턱 셀들(non-stuck cells, 2111)을 포함할 수 있다. 비-스턱 셀들(2111)의 상태들은 프로그램 작동에 따라 변화될 수 있다. 예컨대, SLC 플래시 메모리 셀들의 경우, 이레이즈 상태(예컨대, '1'의 값에 해당하는 상태)의 메모리 셀은 비-스턱 셀로 고려된다. 왜냐하면, 이레이즈 상태의 메모리 셀은 가장 높은 문턱 전압 상태로 현재 프로그램되어 있지 않으며, 그에 따라 추가적인 프로그램 작동을 통해 일반적으로 다른 상태로 변화될 수 있기 때문이다.
메모리 셀들(2110)은 프로그램 및/또는 이레이즈 작동 결과에 따라 비-스턱 셀들(2111) 또는 스턱 셀들(2112)이 될 수 있다. 예컨대, 도 1b에 도시된 예에서, 제1블록(2120)의 제1페이지(PAGE 1)는 프로그램 작동이 수행된 결과로써, 현재 데이터를 저장하고 있는 메모리 페이지를 나타낸다. 예컨대, 제1페이지(PAGE 1)가 SLC 메모리 셀들을 포함할 때, 제1페이지(PAGE 1)에 프로그램된 데이터는 각각 '0' 또는 '1'을 갖는 일련의 값들을 포함할 수 있다. 따라서, 제1블록(2120)의 제1페이지(PAGE 1)에 저장된 데이터는 제1페이지(PAGE 1)의 스턱 셀들(2112)에 저장되는 '0' 값과 제1페이지(PAGE 1)의 비-스턱 셀들(2111)에 저장되는 '1' 값을 포함한다.
프로그램 작동 결과로써 형성되는 것 이외에, 스턱 셀(2112)이 형성될 수 있는 다른 방법들은 메모리 장치(200)의 제조 공정, 외부로부터 인가된 비정상적인 전기 신호들, 또는 메모리 셀(2100)의 수명 만료에 의해 생성된 결함들을 포함한다.
도 1b에 도시된 바와 같이, 인코더(1100)와 디코더(1200)에 더하여, 메모리 컨트롤러(1000)는 스턱 셀 정보 저장 유닛(1300)을 포함할 수 있다. 스턱 셀 정보 저장 유닛(1300)은 메모리 컨트롤러(100) 내에서 저장 회로에 의해 구현될 수 있다. 예컨대, 스턱 셀 정보 저장 유닛(1300)은 도 1a에 도시된 RAM(112)의 일부로써 구현될 수 있다. 본 발명의 실시 예에 따라, 스턱 셀 저장 유닛(1300)은 메모리 장치(2000)의 메모리 셀 어레이(2100)에 포함된 스턱 셀(2112)에 관한 정보를 저장할 수 있다. 예컨대, 스턱 셀 정보 저장 유닛(1300)은 메모리 셀 어레이(2100)에 포함된 스턱 셀(2112)의 좌표와 값을 저장할 수 있다. 이하에서는 이에 대한 상세한 설명이 제공된다.
인코더(1100)는 스턱 셀 정보 저장 유닛(1300)으로부터 스턱 셀 정보를 수신하고, 수신된 스턱 셀 정보에 기초하여 데이터를 인코딩함으로써 코드 워드(code word)를 생성할 수 있다. 본 발명의 실시 예에 따라, 인코더(1100)와 디코더(1200)는 상기 데이터를 인코딩하기 위해 사용된 인코딩 정보(예컨대, 인코딩 매트릭스 G)를 공유할 수 있다. 즉, 인코더(1100)는 인코딩 정보를 코드 워드의 헤더에 추가시킬 수 있고, 디코더(1200)는 상기 헤더에 추가된 상기 인코딩 정보를 이용하여 상기 코드 워드를 디코딩할 수 있다.
인코더(1100)와 디코더(1200)는 메모리 컨트롤러(1000)에 포함된 하드웨어, 펌웨어, 소프트웨어를 실행하는 하드웨어 또는 이들의 조합으로 구현될 수 있다.
인코더(1100)와 디코더(1200)가 하드웨어일 때, 상기 하드웨어는 하나 또는 그 이상의 CPUs(Central Processing Units), DSPs(digital signal processors), ASICs(application-specific-integrated-circuits), FPGAs(field programmable gate arrays) 컴퓨터들, 또는 인코더(1100)와 디코더(1200)의 기능을 수행하기 위한 특수 목적 장치들로써 구현된 것들을 포함할 수 있다. CPU, DSP, ASIC, 및 FPGA 는 일반적으로 프로세서 및/또는 마이크로프로세서로 불릴 수 있다.
인코더(1100)와 디코더(1200)가 소프트웨어를 실행하는 하나 또는 그 이상의 프로세서들에 의해 구현되는 경우, 상기 하나 또는 그 이상의 프로세서들은 인코더(1100)와 디코더(1200)에 관한 본 명세서에 기재된 기능을 수행하도록 소프트웨어를 실행하는 특수 목적 장치로써 구현될 수 있다.
본 발명의 실시 예에서, 메모리 컨트롤러(1000)는 하나 또는 그 이상의 CPUs(Central Processing Units), DSPs(digital signal processors), ASICs(application-specific-integrated-circuits), FPGAs(field programmable gate arrays) 컴퓨터들을 포함할 수 있다.
비록 도 1a와 도 1b에서는 메모리 컨트롤러(1000)가 독립적인 인코더(1100)와 독립적인 디코더(1200)를 포함하는 것을 개시하고 있으나, 인코더(1100)와 디코더(1200)는 하나의 구성으로 구현될 수 있다.
본 발명의 실시 예에 따라, 새로운 라이트 데이터는, 프로그램 작동을 통해 그 상태들(예컨대, 값들)이 변화될 수 없는 스턱 셀(2112)이 존재함에도 불구하고, 이레이즈 작동을 수행함이 없이 이미 프로그램된 메모리 페이지(예컨대, 제1블록(2120)의 제1페이지(PAGE 1))에 프로그램될 수 있다.
예컨대, 본 발명의 실시 예에 따라, 원래의 크기보다 더 작게(예컨대, 40%) 압축된 페이지 데이터가 이미 프로그램된 물리 메모리 페이지에 라이트될 수 있다. 상기 이미 프로그램된 메모리 페이지 내에 저장된 '1' 값을 갖는 데이터 값들의 개수는 대략 메모리 페이지의 절반일 수 있다. 이미 프로그램된 물리 메모리 페이지에 데이터를 라이트할 수 있는 수단은 스턱 셀들에 대한 코딩(즉, SBC)이다. SLC 낸드 플래시 메모리 셀들을 예로써 사용할 때, 하나의 셀은 더 높은 상태로만 프로그램될 수 있고, N의 크기를 갖는 랜덤 페이지 데이터의 값들은 대략 N/2 개의 '1' 값을 포함하고(이 경우, 나머지 N/2개의 페이지 데이터는 '0' 값일 수 있다), 여기서 N은 1보다 큰 양의 정수이다. 하나의 비트는 오직 '1'에서 '0'으로만 변화될 수 있는 것으로 가정한다. 이 경우, 만약 N/2 개의 비트들의 위치가 인코더와 디코더 모두에게 알려진다면, 평균적으로 N/2 개의 비트들이 정보를 전달할 수 있다. 예컨대, 인코더는 '0' 값을 갖는 셀들(즉, 스턱 셀들)을 스킵하고, 오직 '1' 값을 갖는 셀들(즉, 비-스턱 셀들)을 프로그램할 수 있다. 그리고 만약 디코더가 이전에 프로그램된 페이지에서 '0'의 위치를 알고 있다면, 디코더는 동일한 방식으로 따를 수 있다.
코딩 이론의 결과는 비록 디코더가 스턱 셀들의 위치를 알고 있지 못할 때에도 낮은 인코딩 실패율로 채널을 통해 N/2 개의 정보 비트들을 전송할 수 있는 코딩 스키마(scheme)가 존재함을 보여준다.
단순화를 위해 블록 당 64개의 페이지를 갖는 SLC 낸드 플래시를 가정한다. 미국 출원(출원번호:14/542,828, 명칭: "Method and Apparatus for Encoding and Decoding Data in Memory System")의 명세서에 기재된 전체 내용을 본 명세서의 레퍼런스로 포함한다. 상기 미국 출원 명세서에서는 스턱 비트 채널의 성능을 점근적으로 접근하는 효율적인 인코딩과 디코딩 스키마를 개시한다.
예컨대, 하나의 로우에 3개를 갖는 싱글 정규 코드를 이용할 때, 0.43 의 점근적인 스틱율(stick rate)이 달성될 수 있다. 마찬가지로, 50%의 스틱율(본 명세서의 실시예와 같이 페이지에 50%의 '0'이 있는 경우)에 대해 0.42 의 정보율(information rate)이 저장될 수 있다. 의 경우, N = 216일 때, 40%의 비율(원래 크기의 40% 보다 작거나 같도록 압축된 데이터)은 이러한 간단한 코드를 이용하여 지원될 수 있고, 더 높은 비율은(원래 크기의 45% 보다 작거나 같도록 압축된 데이터)은 매우 복잡한 코드들을 이용함으로써 지원될 수 있다. 그러므로 소스 인코더가 60% 이상으로 페이지를 압축하면, 압축된 페이지는 비율 0.4의 스턱 비트 코드를 이용하여 이미 프로그램된 페이지에 저장될 수 있다. 본 발명의 실시 예에 따른 이미 프로그램된 메모리 페이지에 데이터를 프로그램하는 방법은 도 1c를 참조하여 이하에서 보다 상세하게 설명될 것이다. 상기 스틱율은 비트들의 그룹에서 전체 비트 수에 대한 스틱 비트들의 평균 비를 의미할 수 있다. 상기 스틱율은 SBC가 사용된 채널을 모델링한 유저(user)일 수 있다. 예컨대, 모든 비트가 스턱일 가능성(Ps)을 갖는 어떠한 채널의 경우, 스턱 비트들의 평균 비율은 Ps 가 될 것이다. 점근적으로, 블록 길이가 무한대인 경향에 따라, 스턱 비트들의 실제 비율은 평균 값 Ps 로부터 크게 벗어나지 않을 것이다. 비율 0.4 코드는 전체 코드 크기에 대한 정보 비트들의 비가 0.4 이라는 것을 의미한다.
도 1c는 본 발명의 실시 예에 따른 이미 프로그램된 메모리 페이지에 데이터를 프로그램하는 방법을 나타내는 플로우 차트이다.
도 1c를 참조하면, 단계 S10에서 메모리 컨트롤러(1000)는 페이지 데이터를 수신한다. 예컨대, 단계 S10에서 메모리 컨트롤러(1000)는 메모리 장치(2000)에서 라이트될 페이지 데이터를 호스트(800)로부터 수신한다. 본 발명의 실시 예에 따라, 메모리 컨트롤러(1000)는 단계 S10에서 수신된 페이지 데이터의 크기를 저장할 수 있다. 본 명세서에서 메모리 컨트롤러(1000)에 의해 수행되는 것으로 기재된 작동들은 예컨대, 도 1a에 도시된 마이크로프로세서(111)에 의해 제어될 수 있다.
단계 S20에서, 메모리 컨트롤러(1000)는 페이지 데이터를 압축할 수 있다. 예컨대, 본 발명의 실시 예에 따라, 메모리 컨트롤러(1000)는 단계 S10에서 수신된 페이지 데이터의 크기를 줄이기 위해 상기 페이지 데이터에 대하여 알려진 방법에 따라 압축 작동을 수행하고, 압축된 페이지 데이터를 생성할 수 있다. 본 발명의 실시 예에 따라, 상기 압축 작동은 인코더(1100)에 의해 수행될 수 있다. 본 발명의 실시 예에 따라, 메모리 컨트롤러(1000)는 단계 S20에서 생성된 압축된 페이지 데이터의 크기를 저장할 수 있다.
단계 S30에서, 메모리 컨트롤러(1000)는 단계 S20에서 생성된 압축된 페이지 데이터의 크기가 단계 S10에서 수신된 페이지 데이터의 크기의 40%보다 작은지 여부를 판단할 수 있다. 예컨대, 마이크로프로세서(111)는 단계 S20에서 생성된 압축된 페이지 데이터를 단계 S10에서 수신된 페이지 데이터의 원래 크기와 비교하고, 단계 S20에서 수행된 압축 작동이 60% 이상 원래 크기를 감소시켰는지 여부를 판단할 수 있다. 비록 예시적인 크기 문턱 값으로써 40%가 사용되었으나, 상기 크기 문턱 값은 40%와 다른 값을 가질 수 있다. 예컨대, 단계 S30에서 사용되는 상기 크기 문턱 값은 메모리 컨트롤러(100) 및/또는 메모리 시스템(900)의 제조업자 또는 조작자의 선호도에 따라 선택될 수 있다.
단계 S30에서 판단한 결과, 단계 S20에서 생성된 상기 압축된 페이지 데이터의 크기가 단계 S10에서 수신된 페이지 데이터의 크기의 40% 보다 작지 않을 때, 메모리 컨트롤러(1000)는 단계 S40을 진행한다.
단계 S40에서, 메모리 컨트롤러(1000)는 페이지 데이터를 메모리 셀 어레이(2100)의 프리(free) 메모리 페이지에 라이트한다. 예컨대, 마이크로프로세서(111)는 메모리 장치(200)가 페이지 데이터를 메모리 셀 어레이(2100)의 프리 메모리 페이지에 라이트하도록 제어하기 위한 라이트 명령을 생성하고, 생성된 라이트 명령을 메모리 인터페이스(116)를 통해 메모리 장치(2000)로 전송할 수 있다. 이에 따라 마이크로프로세서(111)는 메모리 장치(200)가 페이지 데이터를 메모리 셀 어레이(2100)의 프리 메모리 페이지에 라이트하도록 제어할 수 있다. 본 발명의 실시 예에 따라, 상기 프리 메모리 페이지는 어떠한 데이터도 라이트되지 않은 페이지이거나 현재 이레이즈 상태의 메모리 셀들을 갖는 페이지(예컨대, SLC의 경우, '1'의 값을 저장하는 메모리 셀들을 갖는 페이지)일 수 있다. 본 발명의 실시 예에 따라, 단계 S40에서 메모리 셀 어레이(2100)에 라이트되는 페이지 데이터는 단계 S10에서 수신된 압축되지 않은 상태의 페이지 데이터이거나 단계 S20에서 생성된 압축된 상태의 페이지 데이터일 수 있다.
단계 S30에서 판단한 결과, 단계 S20에서 생성된 압축된 페이지 데이터의 크기가 단계 S10에서 수신된 페이지 데이터의 크기의 40% 보다 작을 때, 메모리 컨트롤러(1000)는 단계 S50을 진행한다.
단계 S50에서, 메모리 컨트롤러(1000)는 메모리 셀 어레이(2100)의 프로그램된 메모리 페이지에 저장된 값들을 리드한다. 예컨대, 마이크로프로세서(111)는 메모리 장치가 메모리 셀 어레이(2100)의 프로그램된 메모리 페이지에 저장된 값들을 출력하도록 제어하기 위한 리드 명령을 생성하고, 생성된 리드 명령을 메모리 인터페이스(116)를 통해 메모리 장치(2000)로 전송하고, 메모리 장치(200)로부터 프로그램된 메모리 페이지에 저장된 데이터를 수신할 수 있다. 본 발명의 실시 예에 따라, 프로그램된 메모리 페이지는 라이트된 데이터가 아직 이레이즈되지 않은 메모리 셀 어레이(2100)의 메모리 페이지일 수 있다. 일례로써, 프로그램된 메모리 페이지는 무효 페이지일 수 있다. 무효 페이지는 데이터가 라이트되었으나, 이후의 라이트 작동 결과에 따라 라이트된 데이터가 더 이상 쓸모 없게 된 물리적 메모리 페이지이다. 예컨대, 논리적 메모리 페이지에 라이트된 이전의 데이터를 새로운 데이터로 고쳐씀에 따라, 상기 논리적 메모리 페이지에 대응하는 물리적 메모리 페이지가 제1물리적 메모리 페이지에서 제2물리적 메모리 페이지로 변경될 때, 상기 새로운 데이터는 제2물리적 메모리 페이지로 라이트된다. 새로운 데이터가 제2물리 메모리 페이지에 라이트됨으로써, 현재 제1물리 메모리 페이지에 저장된 상기 이전의 데이터는 더 이상 쓸모가 없게 되고, 이에 따라 제1물리 메모리 페이지는 무효가 된다. 본 발명의 실시 예에 따라, 도 1a와 도 1b에 도시된 제1블록(2120)의 이미 프로그램된 제1페이지(PAGE 1)는 무효인 물리 메모리 페이지이고, 단계 S50에서 메모리 컨트롤러(1000)는 무효인 물리 메모리 페이지(예컨대, 도 1a와 도 1b에 도시된 제1블록(2120)의 제1페이지(PAGE 1))에 저장된 값들을 리드한다.
도 2를 참조하여 아래에서 더욱 상세하게 설명되는 것과 같이, 본 발명의 실시 예에 따라, 단계 S50에서, 메모리 컨트롤러(1000)는 스턱 셀들의 좌표에 관한 정보와 스턱 셀들의 값에 관한 정보를 포함하는 SC_INFO를 생성할 수 있다.
도 2는 본 발명의 실시 예에 따른 스턱 셀 정보 저장 유닛(1300)의 일례를 나타내는 도면이다. 도 2는 메모레 셀 어레이(2100)의 제1블록(2120)에 포함된 제1페이지(PAGE 1)의 일부를 도시하고 있다. 스턱 셀 정보 저장 유닛(1300)은 메모리 셀 어레이(2100)에 포함된 스턱 셀들에 관한 정보를 저장할 수 있다. 예컨대, 도 2에 도시된 바와 같이, 메모리 셀 어레이(2100)에 포함된 제1블록(2120)의 제1페이지(PAGE 1)는 8개의 메모리 셀들(2110)을 포함할 수 있고, 8개의 메모리 셀들(2110) 중에서 두 개는 스턱 셀들일 수 있다. 8개의 메모리 셀들(2110)은 각각 1부터 8까지 좌표가 매겨지고, 메모리 셀들(2110)의 좌표들은 메모리 셀들(2110)의 어드레스들(addresses)일 수 있다.
도 2에 도시된 바와 같이, 8개의 메모리 셀들(2110)이 v1 부터 v8까지의 값을 각각 가질 때, 메모리 셀 어레이(2100)에 저장된 데이터는 컬럼 벡터 v=[v1 v2 v3 v4 v5 v6 v7 v8]T 로 표현될 수 있다. 그러나 도 2에 도시된 것처럼, 좌표 2와 좌표 5에 각각 해당하는 메모리 셀들이 스턱 셀들이고, 둘 다 고정된 0의 값을 가질 때, 메모리 셀 어레이(2100)에 저장된 데이터는 컬럼 벡터 v=[v1 1 v3 v4 1 v6 v7 v8]T 로 표현될 수 있다.
본 발명의 실시 예에 따라, 단계 S50에서, 스턱 셀 정보 저장 유닛(1300)는 메모리 셀 어레이(2100)에 포함된 스턱 셀들의 좌표들에 관한 보조 정보 α와 스턱 셀들의 값들에 관한 보조 정보 μ를 저장할 수 있다. 예컨대, 도 2에 도시된 메모리 셀 어레이(2100)의 경우, 스턱 셀 정보 저장 유닛(1300)은 스턱 셀들의 좌표들을 나타내는 보조 정보 α={2, 5}를 저장할 수 있고, 상기 좌표들에 해당하는 스턱 셀들의 값들을 나타내는 보조 정보 μ={0, 0}를 저장할 수 있다. 또한, 스턱 셀 정보 저장 유닛(1300)은 보조 정보 α와 μ에 기초하여, 스턱 셀들의 좌표들에 관한 정보와 스턱 셀들의 값들에 관한 정보를 포함하는 스턱 셀 정보(SC_INFO)를 생성할 수 있다.
단계 S60에서, 메모리 컨트롤러(1000)는 SBC를 이용하여 단계 S20에서 생성된 압축된 페이지 데이터를 인코딩한다. 예컨대, 마이크로프로세서(111)로부터 수신된 제어 신호들에 따라, 인코더(1100)는 스턱 셀 정보 저장 유닛(1300)으로부터 스턱 셀 정보(SC_INFO)를 수신하고, 스턱 셀 정보(SC_INFO)에 기초하여 압축된 페이지 데이터를 인코딩하여 코드 워드(DATA_CW)를 생성할 수 있다. 예컨대, 단계 S60에서, 도 1a와 도 1b의 인코더(1100)는 스턱 셀 정보 저장 유닛(1300)으로부터 보조 정보 α와 μ를 포함하는 스턱 셀 정보(SC_INFO)를 수신하고, 보조 정보 α와 μ에 기초하여 압축된 페이지 데이터를 인코딩하고, 메모리 셀 어레이(2100)에 저장된 데이터에 상응하는 컬럼 벡터 v를 생성할 수 있다. 인코더(1100)에 의해 생성된 컬럼 벡터 v는 벡터 항목들(entries) v2=0, v5=0을 포함할 수 있다.
도 1과 도 2를 참조하면, 메모리 셀 어레이(2100)가 n개의 메모리 셀들(2110)을 포함하고, n개의 메모리 셀들 중에서 t개의 메모리 셀들이 스턱 셀(2112)일 때(n>t≥0), 스턱 셀들(2112)의 좌표에 관한 보조 정보 α, 스턱 셀들(2112)의 값들에 관한 보조 정보 μ, 및 메모리 셀 어레이(2100)에 저장된 데이터에 상응하는 컬럼 벡터 v는 아래의 수학식 2와 같이 표현될 수 있다.
[수학식 2]
V = [v1 ... vn]T∈Fn (F=GF(2))
α= {α(1), ..., α(t)} (α(1)< ... <α(t))
μ= {μ(1), ..., μ(t)}
vα (j) = μ(j) (1≤j≤t)
여기서, G는 인코더(1100)에 의해 생성된 인코딩 매트릭스(matrix)이다. 인코더(1100)의 구성은 도 3을 참조하여 이하에서 보다 상세하게 설명된다.
도 3은 본 발명의 실시 예에 따른 인코더(1100)의 개략적인 구성을 나타내는 블록도이다. 본 발명의 실시 예에 따라, 인코더(1100)는 제1벡터 생성 유닛, 제2벡터 생성 유닛, 제3벡터 생성 유닛, 매트릭스 생성 유닛, 및 헤더 생성 유닛을 포함할 수 있다. 예컨대, 도 3의 실시 예에서, 제1벡터 생성 유닛은 u 생성 유닛(1111)이고, 제2벡터 생성 유닛은 w 생성 유닛(1112)이고, 제3벡터 생성 유닛은 v 생성 유닛(1114)이고, 매트릭스 생성 유닛은 G 생성 유닛(1113)이다.
인코더(1100)는 입력 데이터(DATA_IN)와 스턱 셀 정보(SC_INFO)를 수신할 수 있고, 워드 코드(DATA_CW)와 헤더(DATA_HD)를 생성하여 출력할 수 있다. 입력 데이터(DATA_IN)는 호스트(800)가 메모리 시스템(900)에 요청한 라이트 데이터, 즉 메모리 장치(2000)를 관리하기 위해 메모리 컨트롤(1000)에 의해 생성된 사용자 데이터 및 메타데이터(metadata)를 포함할 수 있다. 본 발명의 실시 예에 따라, 도 3에 도시된 입력 데이터(DATA_IN)는 도 1c의 단계 S20에서 압축되지 않거나 압축된 형태로 수신된 데이터이다. 또한, 스턱 셀 정보 저장 유닛(1300)으로부터 인코더(1100)에 의해 수신된 스턱 셀 정보(SC_INFO)는 스턱 셀들의 좌표에 관한 보조 정보 α와 스턱 셀들의 값들에 관한 보조 정보 μ를 포함할 수 있다.
인코더(1100)는 코드 워드(DATA_CW)를 생성할 수 있고, 코드 워드(DATA_CW)는 스턱 셀들(2112)의 좌표들에 해당하는 어드레스에서 스턱 셀들(2112)의 값들을 포함할 수 있다. 또한, 인코더(1100)는 코드 워드(DATA_CW)에 관한 인코딩 정보를 포함하는 헤더(DATA_HD)를 생성할 수 있고, 헤더(DATA_HD)는 코드 워드(DATA_CW)에서 분리되어 메모리 컨트롤러(1000)나 메모리 장치(2000)에 저장될 수 있다.
본 발명의 실시 예에 따라, 도 3에 도시된 것처럼, 인코더(1100)는 u 생성 유닛(1111), w 생성 유닛(1112), G 생성 유닛(1113), v 생성 유닛(1114), 및 헤더 생성 유닛(1115)을 포함할 수 있다. u 생성 유닛(1111)은 입력 데이터(DATA_IN)를 수신하고, 컬럼 벡터 u=[u1 ... un -s]T(0≤t≤s<n)를 생성한다. u 생성 유닛(1111)은 n개의 메모리 셀들(2110)을 포함하는 메모리 셀 어레이(2100)에 저장될 데이터를 입력 데이터(DATA_IN) 중에서 선택하고, 컬럼 벡터 u를 생성할 수 있다. 메모리 셀 어레이(2100)가 t 개의 스턱 셀들을 포함할 때, u 생성 유닛(1111)은 n 개의 메모리 셀들(2110) 모두에 데이터를 저장할 수 없다. 그러므로 u 생성 유닛(1111)은 (n-s)개의 항목들을 포함하는 컬럼 벡터 u 를 생성할 수 있다(s≥t). 예컨대, 도 2에 도시된 실시 예에서, u 생성 유닛(1111)은 입력 데이터(DATA_IN) 중에서 다섯 개의 항목들을 포함하는 컬럼 벡터 u=[u1 u2 u3 u4 u5]T 에 상응하는 데이터를 선택하고, 컬럼 벡터 u(s=3) 를 출력할 수 있다.
G 생성 유닛(1113)은 인코딩 매트릭스 G 를 생성할 수 있다. 인코딩 매트릭스 G는 n개의 로우들과 n개의 컬럼들을 포함하는 n×n 매트릭스이고, 컬럼 벡터 v를 생성하기 위해 사용될 수 있다. G 생성 유닛(1113)은 w 생성 유닛(1112)으로부터 신호들을 수신하고, 상기 신호들에 기초하여 새로운 인코딩 매트릭스 G를 생성하고, 상기 새로운 인코딩 매트릭스 G를 출력할 수 있다. G 생성 유닛(1113)은 랜덤하게(randomly) 또는 의사 랜덤하게(pseudo-randomly) 인코딩 매트릭스 G 를 생성할 수 있다. 예컨대, G 생성 유닛(1113)은 랜덤하게(randomly) 또는 의사 랜덤하게(pseudo-randomly) 메모리에 저장된 매트릭스들 중에서 적어도 하나를 조합함으로써 인코딩 매트릭스 G를 생성할 수 있다. 이하에서는 이에 대한 보다 상세한 설명이 제공된다.
w 생성 유닛(1112)은 스턱 셀 정보 저장 유닛(1300)으로부터 스턱 셀 정보(SC_INFO)를 수신할 수 있고, G 생성 유닛(1113)으로부터 인코딩 매트릭스 G를 수신할 수 있다. w 생성 유닛(1112)에 의해 생성된 컬럼 벡터 w 는 메모리 셀 어레이(2100)에 포함된 스턱 셀들에 기초한 보조 데이터이다. 여기서, 컬럼 벡터 w는 u 생성 유닛(1111)에 의해 생성된 컬럼 벡터 u에 더해질 수 있고, 컬럼 벡터 v를 생성하기 위해 사용될 수 있다. w 생성 유닛(1112)에 의해 생성된 컬럼 벡터 w는 w=[w1 ... ws]T로 표현될 수 있다. 컬럼 벡터 w 에 포함된 s 항목들 w1 부터 ws 는 w 생성 유닛(1112)에 의해 수신된 컬럼 벡터 u, 보조 정보 α, 보조 정보 μ, 및 인코딩 매트릭스 G에 기초하여 결정될 수 있다. w 생성 유닛(1112)이 컬럼 벡터 u, 보조 정보 α, 보조 정보 μ, 및 인코딩 매트릭스 G에 기초하여 s 항목들 w1 부터 ws 을 결정할 수 없을 때, w 생성 유닛(1112)은 G 생성 유닛(1113)으로부터 새로운 인코딩 매트릭스 G 를 수신하고, 새로운 매트릭스 G를 이용하여 s 항목들 w1 부터 ws 을 결정할 수 있다. 또한, w 생성 유닛(1112)은 컬럼 벡터 w 를 생성하는데 사용되는 인코딩 매트릭스 G에 대한 라벨(label)을 생성하고 출력할 수 있다. 상기 라벨은 디코더(1200)가 인코더(1100)에 의해 사용된 인코딩 매트릭스 G를 알 수 있도록 한 것이다.
v 생성 유닛(1114)은 u 생성 유닛(1111)으로부터 컬럼 벡터 u를 수신할 수 있고, w 생성 유닛(1112)으로부터 w 벡터를 수신할 수 있다. 또한, v 생성 유닛(1114)은 컬럼 벡터 w를 생성하기 위해 w 생성 유닛(1112)에 의해 사용된 인코딩 매트릭스 G를 w 생성 유닛으로부터 수신할 수 있다. v 생성 유닛은 컬럼 벡터 u와 w, 및 인코딩 매트릭스 G를 이용하여 코드 워드(DATA_CW)를 생성할 수 있다. 코드 워드(DATA_CW)는 컬럼 벡터 v=[v1 ... vn]T 로 표현될 수 있다. 구체적으로, v 생성 유닛(1114)은 컬럼 벡터 w를 컬럼 벡터 u와 연결(concatenating)함으로써 컬럼 벡터 x를 생성할 수 있고, 컬럼 벡터 x와 인코딩 매트릭스 G를 곱하여 컬럼 벡터 v를 생성할 수 있다.
헤더 생성 유닛(1115)은 인코딩 매트릭스 G의 라벨과 s를 w 생성 유닛(1112)으로부터 수신할 수 있고, 헤더(DATA_HD)를 생성할 수 있다. 헤더 생성 유닛(1115)에 의해 생성된 헤더(DATA_HD)는 디코더(1200)가 코딩 워드(DATA_CW)를 디코딩하기 위해 사용할 수 있는 정보를 포함할 수 있고, 디코더(1200)는 헤더(DATA_HD)에 포함된 정보를 이용하여 코드 워드(DATA_CW)를 디코딩할 수 있다. 예컨대, 디코더(1200)는 헤더(DATA_HD)에 포함된 인코딩 매트릭스 G의 라벨에 기초하여, 코드 워드(DATA_CW)를 인코딩하기 위해 사용된 인코딩 매트릭스 G 를 인식할 수 있고, 인코딩 매트릭스 G의 인버스(inverse) 매트릭스와 코드 워드(DATA_CW)를 곱하여 컬럼 벡터 x'을 생성할 수 있다. 또한, 디코더(1200)는 s를 이용하여 벡터 x'에 포함된 컬럼 벡터 u'을 생성할 수 있고, 컬럼 벡터 u'에 기초하여 데이터를 복원(restore)할 수 있다.
다시 도 1c를 참조하면, 단계 S70에서 메모리 컨트롤러(1000)는 인코딩된 페이지 데이터를 이미 프로그램된 메모리 페이지에 라이트한다. 예컨대, 본 발명의 실시 예에 따라, 단계 S70에서, 메모리 컨트롤러(1000)는 단계 S60에서 인코더(1100)에 의해 생성된 코드 워드(DATA_CW)를 메모리 셀 어레이(2100)에 포함된 제1메모리 블록(2120)의 제1페이지(PAGE 1)에 라이트한다. 예컨대, 마이크로프로세서(111)는 메모리 장치(2000)가 코드 워드(DATA_CW)를 제1메모리 블록(2120)의 제1페이지(PAGE 1)에 라이트하도록 제어하기 위한 라이트 명령을 생성할 수 있고, 생성된 라이트 명령을 메모리 인터페이스(116)를 통해 메모리 장치(200)로 전송함으로써, 코드 워드(DATA_CW)를 제1메모리 블록(2120)의 제1페이지(PAGE 1)에 라이트하도록 메모리 장치(2000)를 제어한다. 본 발명의 실시 예에 따라, 단계 S70에서, 메모리 컨트롤러(1000)는 헤더 생성 유닛(1115)에 의해 단계 S60에서 생성된 헤더(DATA_HD)를 저장할 수 있다. 예컨대, 헤더 생성 유닛(1115)에 의해 생성된 헤더(DATA_HD)는 코드 워드(DATA_CW)와 분리되어 인코더(1100)와 디코더(1200)가 엑세스할 수 있는 저장 공간에 저장될 수 있다. 예컨대, 헤더(DATA_HD)는 메모리 컨트롤러(1000)에 포함된 저장 공간 또는 메모리 장치(2000)에 포함된 메모리 셀 어레이에 저장될 수 있다. 본 발명의 실시 예에 따라, 헤더의 생성(DATA_HD)은 단계 S60에서 생략될 수 있고, 헤더(DATA_HD)는 메모리 컨트롤러(1000)에 의해 또는 메모리 컨트롤러(1000) 내에 저장되지 않을 수 있다.
비록 도 1c에서는 이미 프로그램된 데이터에 오버 라이트(over write)되는 데이터의 단위를 페이지로 설명하고 있으나, 이미 프로그램된 데이터에 오버 라이트되는 데이터의 단위는 메모리 시스템(900)의 제조업자 및/또는 조작자의 선호에 따라 다양한 크기(예컨대, 하나 또는 그 이상의 섹터들, 페이지들, 워드 라인들, 또는 블록들)를 가질 수 있다.
도 1a와 도 1b의 인코더(1100)와 디코더(1200)의 추가적인 구성과 SBC를 이용하여 정보를 인코딩하고 디코딩하는 작동을 포함한 작동 예는 미국 출원(출원번호: 14/542,828, 명칭: "Method and Apparatus for Encoding and Decoding Data in Memory System")에서 더욱 상세히 설명된다. 상기 미국 출원은 본 명세서의 레퍼런스로 포함한다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 컴퓨팅 시스템을 나타내는 블록도이다. 모바일 장치, 데스트탑 컴퓨터, 및 서버와 같은 컴퓨팅 시스템(3000)은 본 발명의 실시 예에 따른 메모리 시스템(3400)을 사용할 수 있다.
컴퓨팅 시스템(3000)은 버스들(3500)과 전기적으로 연결된 중앙 처리 유닛(3100), RAM(3200), 유저 인터페이스(3300), 및 메모리 시스템(3400)을 포함할 수 있다. 호스트는 앞서 설명된 것처럼 컴퓨팅 시스템(300)에서 중앙 처리 유닛(3100), RAM(3200), 및 유저 인터페이스(3300)를 포함할 수 있다. 중앙 처리 유닛(3100)은 전체 컴퓨팅 시스템(3000)을 제어할 수 있고, 유저 인터페이스를 통해 입력된 사용자 명령들에 상응하는 계산들을 수행할 수 있다. RAM(3200)은 중앙 처리 유닛(3100)에 대한 데이터 메모리로써 기능할 수 있고, 중앙 처리 유닛(3100)은 메모리 시스템(3400)으로부터 데이터를 리드하거나 메모리 시스템(3400)으로 데이터를 라이트할 수 있다.
상술된 본 발명의 실시 예에와 같이, 메모리 시스템(3400)은 메모리 컨트롤러(3410)와 메모리 장치(3420)를 포함할 수 있다. 메모리 컨트롤러(3410)는 인코더, 디코더, 및 스턱 셀 정보 저장 유닛을 포함할 수 있다. 메모리 장치(3420)는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이를 포함할 수 있다. 메모리 셀 어레이는 스턱 셀들을 포함할 수 있다. 인코더는 스턱 셀 정보 저장 유닛으로부터 스턱 셀들에 관한 정보를 수신할 수 있고, 메모리 셀 어레이에 저장된 데이터를 인코딩할 수 있고, 코드 워드를 생성할 수 있고, 상기 코드 워드에 상응하는 헤더를 생성할 수 있다. 인코더에 의해 생성된 상기 코드 워드는 메모리 셀 어레이에 포함된 스턱 셀들의 값들을 포함할 수 있다. 디코더는 상기 헤더로부터 인코딩 정보를 추출할 수 있고, 상기 인코딩 정보에 기초하여 메모리 셀 어레이에 저장된 데이터를 디코딩할 수 있다.
본 발명의 실시 예에 따라, 메모리 컨트롤러(3410)와 메모리 장치(3420)는 도 1a 부터 도 3을 참조하여 설명된 메모리 컨트롤러(1000)와 메모리 장치(2000)로 각각 구현될 수 있다.
도 5는 본 발명의 실시 예에 따른 메모리 카드를 나타내는 블록도이다. 상술된 본 발명의 실시 예에 따른 메모리 시스템은 메모리 카드(4000)일 수 있다. 예컨대, 메모리 카드(4000)는 eMMC(embedded multimedia card) 또는 SD(secure digital) 카드를 포함할 수 있다. 도 5에 도시된 것처럼, 메모리 카드(4000)는 메모리 컨트롤러(4100), 불휘발성 메모리(4200), 및 포트 영역(4300)을 포함할 수 있다. 본 발명의 실시 예에 따른 메모리 장치는 도 5에 도시된 불휘발성 메모리 장치(4200)일 수 있다.
메모리 컨트롤러(4100)는 상술된 본 발명의 실시 예에 따른 인코더, 디코더, 및 스턱 셀 정보 저장 유닛을 포함할 수 있다. 인코더와 디코더는 본 발명의 실시 예에 따른 인코딩 방법과 디코딩 방법을 수행할 수 있다. 스턱 셀 정보 저장 유닛은 불휘발성 메모리(4200)에 포함된 스턱 셀들에 관한 정보를 저장할 수 있다. 메모리 컨트롤러(4100)는 미리 설정된 프로토콜을 준수하여 포트 영역(4300)을 통해 외부 호스트와 통신할 수 있다. 프로토콜은 eMMC 프로토콜, SD 프로토콜, SATA 프로토콜, SAS 프로토콜, or USB 프로토콜일 수 있다. 불휘발성 메모리(4200)는 공급된 전원이 차단되더라도 그 안에 저장된 데이터를 유지할 수 있는 메모리 셀들을 포함할 수 있다. 예컨대, 불휘발성 메모리(4200)는 플래시 메모리, MRAM(magnetic random access memory), RRAM(resistance RAM), FRAM(ferroelectric RAM), 또는 PCM(phase change memory).
본 발명의 실시 예에 따라, 메모리 컨트롤러(4100)와 메모리 장치(4200)는 도 1a 부터 도 3을 참조하여 설명된 메모리 컨트롤러(1000)와 메모리 장치(2000)로 각각 구현될 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 네트워크 시스템을 나타내는 블록도이다. 도 6에 도시된 바와 같이, 네트워크 시스템(5000)은 네트워크를 통해 연결된 서버 시스템(5100)과 복수의 터미널들(5300, 5400, 및 5500)을 포함할 수 있다. 서버 시스템(5100)은 복수의 터미널들(5300, 5400, 및 5500)로부터 수신된 요청들을 처리하기 위한 서버(5110)와 복수의 터미널들(5300, 5400, 및 5500)로부터 수신된 요청들에 상응하는 데이터를 저장하기 위한 SSD(5120)를 포함할 수 있다. 여기서, SSD(5120)는 본 발명의 실시 예에 따른 메모리 시스템일 수 있다.
본 발명의 실시 예에 따라, SSD(5120)는 도 1a부터 도 3을 참조하여 설명된 메모리 시트템(900)으로 구현될 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 다양한 패키지들 중 어느 하나를 통해 마운트(mount)될 수 있다. 예컨대, 본 발명의 실시 예에 따른 메모리 시스템은 PoP(package on package), BGAs(ball grid arrays), CSPs(chip scale packages), PLCC(plastic leaded chip Carrier), PDIP(plastic dual in-line package), DIWP(die in waffle pack), DIWF(die in wafer form), COB(chip on board), CERDIP(ceramic dual in-line package), MQFP(plastic metricquad flat pack), TQFP(thin quad flatpack), SOIC(small outline), SSOP(shrink small outline package), TSOP(thin small outline), TQFP(thin quad flatpack), SIP(system in package), MCP(multi chip package), WFP(wafer-level fabricated package), WSP(wafer-level processed stack package) 등을 포함하는 패키지들 중에서 어느 하나를 통해 마운트될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
118 : 버스
900 : 메모리 시스템
1000 : 메모리 컨트롤러
1111 : u 생성 유닛
1112 : w 생성 유닛
1113 : G 생성 유닛
1114 : v 생성 유닛
1115 : 헤더 생성 유닛
2000 : 메모리 장치
2100 : 메모리 셀 어레이
2110 : 메모리 셀들
2111 : 비-스턱(non-stuck) 셀들
2112 : 스턱(stuck) 셀들
2120 : 제1블록
2130 : 제2블록

Claims (10)

  1. 메모리 컨트롤러와 메모리 장치를 포함하는 메모리 시스템의 상기 메모리 컨트롤러에 있어서,
    라이트 데이터를 수신하고 상기 메모리 컨트롤러를 제어하기 위한 프로세서; 및
    인코더를 포함하고,
    상기 프로세서는 상기 라이트 데이터를 수신하고, 상기 메모리 장치의 메모리 셀 어레이에 포함된 제1메모리 페이지로부터 이전에 프로그램된 데이터를 리드하고, 상기 리드된 이전에 프로그램된 데이터에 기초하여 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 인코딩된 데이터를 생성하도록 상기 인코더를 제어하고,
    상기 이전에 프로그램된 데이터는 상기 메모리 셀 어레이에 포함된 상기 제1메모리 페이지에 프로그램되고 이레이즈되지 않은 데이터이고,
    상기 프로세서는 상기 제1메모리 페이지를 이레이즈하지 않고, 상기 제1메모리 페이지에 상기 인코딩된 데이터를 라이트하는 메모리 컨트롤러.
  2. 제1항에 있어서,
    상기 이전에 프로그램된 데이터가 리드되는 상기 제1메모리 페이지는 상기 메모리 셀 어레이의 무효 메모리 페이지인 메모리 컨트롤러.
  3. 제1항에 있어서, 상기 프로세서는,
    상기 수신된 라이트 데이터에 대한 데이터 압축 작동을 수행하는 메모리 컨트롤러.
  4. 제1항에 있어서, 상기 프로세서는,
    상기 제1메모리 페이지로부터 상기 이전에 프로그램된 데이터를 싱글 레벨 셀 데이터로써 리드하고,
    상기 리드된 싱글 레벨 셀 데이터에 기초하여, 상기 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 상기 인코딩된 데이터를 생성하도록 상기 인코더를 제어하는 메모리 컨트롤러.
  5. 제1항에 있어서, 상기 프로세서는,
    상기 제1메모리 페이지로부터 상기 이전에 프로그램된 데이터를 멀티 레벨 셀 데이터로써 리드하고,
    상기 리드된 멀티 레벨 셀 데이터에 기초하여, 상기 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 상기 인코딩된 데이터를 생성하도록 상기 인코더를 제어하는 메모리 컨트롤러.
  6. 메모리 컨트롤러; 및
    메모리 장치를 포함하고,
    상기 메모리 컨트롤러는 라이트 데이터를 수신하고, 상기 메모리 장치의 메모리 셀 어레이에 포함된 제1메모리 페이지로부터 이전에 프로그램된 데이터를 리드하고, 상기 리드된 이전에 프로그램된 데이터에 기초하여 상기 라이트 데이터를 스턱 비트 코드를 이용하여 인코딩함으로써 인코딩된 데이터를 생성하고, 상기 제1메모리 페이지를 이레이즈하지 않고 상기 인코딩된 데이터를 상기 제1메모리 페이지에 라이트하고,
    상기 이전에 프로그램된 데이터는 상기 메모리 셀 어레이에 포함된 상기 제1메모리 페이지에 프로그램되고 이레이즈되지 않은 데이터인 메모리 시스템.
  7. 제6항에 있어서,
    상기 이전에 프로그램된 데이터가 리드되는 상기 제1메모리 페이지는 상기 메모리 셀 어레이의 무효 메모리 페이지이고,
    상기 메모리 컨트롤러는 상기 수신된 라이트 데이터에 대한 데이터 압축 작동을 수행하는 메모리 시스템.
  8. 제6항에 있어서, 상기 메모리 컨트롤러는,
    상기 인코딩된 데이터가 상기 제1메모리 페이지에 라이트된 후 상기 제1메모리 페이지에 저장된 데이터를 리드함으로써 리드 데이터를 생성하고,
    상기 스턱 비트 코드를 이용하여 상기 리드 데이터를 디코딩함으로써 디코딩된 데이터를 생성하는 메모리 시스템.
  9. 제6항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1메모리 페이지로부터 상기 이전에 프로그램된 데이터를 싱글 레벨 셀 데이터로써 리드하고,
    상기 리드된 싱글 레벨 셀 데이터에 기초하여, 상기 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 상기 인코딩된 데이터를 생성하는 메모리 시스템.
  10. 제6항에 있어서, 상기 메모리 컨트롤러는,
    상기 제1메모리 페이지로부터 상기 이전에 프로그램된 데이터를 멀티 레벨 셀 데이터로써 리드하고,
    상기 리드된 멀티 레벨 셀 데이터에 기초하여, 상기 스턱 비트 코드를 이용하여 상기 라이트 데이터를 인코딩함으로써 상기 인코딩된 데이터를 생성하는 메모리 시스템.
KR1020160058363A 2015-07-24 2016-05-12 메모리 컨트롤러와 이를 포함하는 메모리 시스템 KR20170012006A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/808,505 2015-07-24
US14/808,505 US20170024278A1 (en) 2015-07-24 2015-07-24 Method and apparatus for encoding and decoding data in memory system

Publications (1)

Publication Number Publication Date
KR20170012006A true KR20170012006A (ko) 2017-02-02

Family

ID=57837255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160058363A KR20170012006A (ko) 2015-07-24 2016-05-12 메모리 컨트롤러와 이를 포함하는 메모리 시스템

Country Status (2)

Country Link
US (1) US20170024278A1 (ko)
KR (1) KR20170012006A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019057052A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 メモリシステム
JP7187809B2 (ja) * 2018-04-13 2022-12-13 富士通株式会社 情報処理装置、情報処理方法、およびプログラム
KR20200073604A (ko) * 2018-12-14 2020-06-24 에스케이하이닉스 주식회사 컨트롤러 및 그 동작 방법
KR20200142219A (ko) 2019-06-12 2020-12-22 삼성전자주식회사 전자 장치 및 그의 저장 공간 이용 방법
JP7358279B2 (ja) * 2020-03-18 2023-10-10 キオクシア株式会社 メモリシステム

Also Published As

Publication number Publication date
US20170024278A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
KR101801147B1 (ko) 데이터 신뢰성을 개선하는 데이터 관리 방법 및 그에 따른 데이터 저장 장치
KR102081588B1 (ko) Ecc 디코더의 동작 방법 및 그것을 포함하는 메모리 컨트롤러
CN108268212B (zh) 控制器及操作方法
US10761953B2 (en) Memory system and method for operating the same
KR20130060791A (ko) 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브
US11676679B2 (en) Two-layer code with low parity cost for memory sub-systems
US20180373629A1 (en) Memory system and operating method thereof
KR20180087496A (ko) 메모리 시스템
KR20170012006A (ko) 메모리 컨트롤러와 이를 포함하는 메모리 시스템
CN113342566A (zh) 存储器控制器及其操作方法
US11373709B2 (en) Memory system for performing a read operation and an operating method thereof
US9858994B2 (en) Memory system with MLC memory cells and partial page compression or reduction
US20220171564A1 (en) Apparatus and method for maintaining data stored in a memory system
CN109918315B (zh) 存储器系统及存储器系统的操作方法
US10720943B2 (en) Data storage device, operation method thereof and storage system having the same
JP7177338B2 (ja) メモリコントローラ装置、メモリコントローラ装置を有するメモリ装置及びメモリコントロール方法
CN116775368A (zh) 用于以不同码率在分区之间回拷的多层码率架构
TW202318211A (zh) 用於編程資料的記憶體裝置和記憶體系統
US20220130464A1 (en) Memory device supporting interleaved operations and memory system including the same
CN112711377B (zh) 分布式存储系统的存储节点及其操作方法
KR102529710B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
US20230402071A1 (en) Apparatus and method for reading data based on a program status of a non-volatile memory device
US11854657B2 (en) Memory device and memory system supporting interleaving operation and operation method thereof
US20230162806A1 (en) Apparatus and method for reducing signal interference in a semiconductor device
US11157210B2 (en) Memory system performing dummy program operation during normal program operation