KR20130033184A - 인쇄회로기판 및 인쇄회로기판 제조 방법 - Google Patents

인쇄회로기판 및 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR20130033184A
KR20130033184A KR1020110097113A KR20110097113A KR20130033184A KR 20130033184 A KR20130033184 A KR 20130033184A KR 1020110097113 A KR1020110097113 A KR 1020110097113A KR 20110097113 A KR20110097113 A KR 20110097113A KR 20130033184 A KR20130033184 A KR 20130033184A
Authority
KR
South Korea
Prior art keywords
conductive post
circuit board
printed circuit
resist layer
solder resist
Prior art date
Application number
KR1020110097113A
Other languages
English (en)
Other versions
KR101476772B1 (ko
Inventor
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110097113A priority Critical patent/KR101476772B1/ko
Publication of KR20130033184A publication Critical patent/KR20130033184A/ko
Application granted granted Critical
Publication of KR101476772B1 publication Critical patent/KR101476772B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

인쇄회로기판 및 인쇄회로기판 제조 방법이 개시된다. 본 발명의 일 측면에 따르면, 패드가 형성되는 기판을 제공하는 단계, 패드에 도전성 포스트를 형성하는 단계, 기판에 도전성 포스트가 노출되도록 도전성 포스트보다 낮은 높이로 제1 솔더레지스트층을 형성하는 단계, 도전성 포스트에 표면처리층을 형성하는 단계 및 제1 솔더레지스트층에 도전성 포스트가 노출되도록 도전성 포스트보다 큰 직경의 관통홀을 갖는 제2 솔더레지스트층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법이 제공된다.

Description

인쇄회로기판 및 인쇄회로기판 제조 방법 {printed circuit board and a manufacturing method for the same}
본 발명은 인쇄회로기판 및 인쇄회로기판 제조 방법에 관한 것이다.
전자제품의 다기능화 및 소형화가 이루어지면서, 전자제품의 내부에 들어가는 전자부품에 대한 고집적화가 필요하게 되었다. 이를 위해 종래에 하나의 칩을 하나의 패키지로 만들었으나, 최근에는 다수개의 칩을 하나의 패키지로 하는 멀티칩 패키지(Multi Chip Package)와 칩이 실장된 인쇄회로기판을 다수개 적층하는 멀티스택 패키지가 많이 사용되고 있다. 그 중에서도 특히, CSP(Chip Scale Package)나 BGA(Ball Grid Array) 패키지는 패키지의 무게나 크기를 획기적으로 줄일 수 있다는 장점과 반도체 패키지가 낮은 인덕턴스(Low Inductance) 값을 얻을 수 있기 때문에 반도체 소자의 고속 동작(High Speed Operation)에 적합하다는 장점으로 인하여 그 개발 및 보급이 급진전되고 있다.
그 중, BGA 패키지 기판의 제조에 있어서, 반도체 칩과의 연결을 위하여 사용하는 솔더범프의 적용에 있어서, 보다 미세한 범프 피치의 대응을 위하여 솔더범프 대신에 금속 포스트를 적용하고 있다. 하지만 미세한 범프 피치를 가지는 금속 포스트를 사용한다 하더라도 금속 포스트에 형성되는 솔더레지스트의 개구부를 미세하게 형성하는 문제점이 발생한다.
이에 관한 기술로는 공개특허 제2006-0105382호가 있다.
본 발명의 실시예는, 반도체 칩과의 연결 면적이 충분히 확보되는 금속 포스트가 형성된 인쇄회로기판 및 인쇄회로기판 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 패드가 형성되는 기판을 제공하는 단계, 패드에 도전성 포스트를 형성하는 단계, 기판에 도전성 포스트가 노출되도록 도전성 포스트보다 낮은 높이로 제1 솔더레지스트층을 형성하는 단계, 도전성 포스트에 표면처리층을 형성하는 단계 및 제1 솔더레지스트층에 도전성 포스트가 노출되도록 도전성 포스트보다 큰 직경의 관통홀을 갖는 제2 솔더레지스트층을 형성하는 단계를 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법이 제공된다.
표면처리층은 상기 관통홀에 의해 외부로 노출될 수 있다.
제1 솔더레지스트층의 높이는 패드의 높이와 동일할 수 있다.
제1 솔더레지스트층에는 도전성 포스트 및 패드의 일부를 노출시키는 개구부가 형성될 수 있다.
개구부는 표면처리층에 의해 충전될 수 있다.
제2 솔더레지스트층을 형성하는 단계 이후에, 도전성 포스트와 전기적으로 연결되는 솔더볼을 형성하는 단계가 더 포함될 수 있다.
이때, 관통홀은 솔더볼에 의해 충전될 수 있다.
본 발명의 다른 실시예에 따라 패드가 형성되는 기판, 패드에 형성되는 도전성 포스트, 기판에 형성되며, 도전성 포스트가 노출되도록 도전성 포스트 보다 낮은 높이로 형성되는 제1 솔더레지스트층, 제1 솔더레지스트층에 형성되며, 도전성 포스트가 노출되도록 도전성 포스트 보다 큰 직경의 관통홀이 형성된 제2 솔더레지스트층 및 도전성 포스트에 형성되는 표면처리층을 포함하는 것을 특징으로 하는 인쇄회로기판이 제공된다.
표면처리층은 관통홀에 의해 외부로 노출될 수 있다.
제1 솔더레지스트층의 높이는 패드의 높이와 동일할 수 있다.
제1 솔더레지스트층에는 도전성 포스트 및 패드의 일부를 노출시키는 개구부가 형성될 수 있다.
개구부는 표면처리층에 의해 충전될 수 있다.
도전성 포스트와 전기적으로 연결되는 솔더볼이 더 포함될 수 있으며, 관통홀은 솔더볼에 의해 충전될 수 있다.
본 발명의 실시예에 따르면, 솔더볼과의 결합 면적이 충분히 확보되어 반도체 칩과의 연결에 대한 신뢰성이 증대되는 도전성 포스트를 포함하는 인쇄회로기판 및 인쇄회로기판 제조 방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조 방법을 나타낸 순서도.
도 2 내지 도 8은 본 발명의 다른 실시예에 따른 인쇄회로기판을 제조하는 순서대로 도시한 도면.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 인쇄회로기판 및 인쇄회로기판의 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따라 제조되는 인쇄회로기판의 제조 방법이 순서대로 도시되는 순서도이며, 도 2 내지 도 8은 본 발명의 일 실시예에 따라 제조되는 인쇄회로기판을 순서대로 도시한 도면이다.
도 1과 같이 본 발명의 일 실시예에 따라, 패드(112)가 형성되는 기판(110)을 제공하는 단계(s10), 패드(112)에 도전성 포스트(114)를 형성하는 단계(s20), 도전성 포스트(114)보다 낮은 높이로 제1 솔더레지스트층(120)을 형성하는 단계(s30), 도전성 포스트(114)에 표면처리층(130)을 형성하는 단계(s40), 도전성 포스트(114)보다 큰 직경의 관통홀을 갖는 제2 솔더레지스트층(140)을 형성하는 단계(s50)를 포함하는 인쇄회로기판 제조 방법이 제공된다.
도 2와 같이, 본 실시예에 따라 패드(112)가 형성되는 기판(110)이 제공된다(s10). 기판(110)에는 회로 패턴이 형성되며, 회로 패턴과 전기적으로 연결되는 패드(112)가 외부로 노출되어 형성될 수 있다.
패드(112)는 도전성 물질로 이루어지며, 본 실시예에 따라, 도 2에 도시된 것과 같이 기판(110)의 표면에 부착되어 외부로 돌출되어 노출될 수 있다.
패드(112)에는 도전성 포스트(114)가 형성될 수 있다(s20).
도전성 포스트(114)는 이후 진행되는 공정에 의하여 솔더볼(150) 및 반도체 칩(10)과 전기적으로 연결되기 위해 형성되는 것으로, 솔더범프에 비하여 보다 미세한 피치의 구현이 가능하다.
도 3에 도시된 것과 같이, 패드(112)의 직경보다 작은 직경을 가지거나, 혹은 도시되지는 않았으나 동일한 직경을 가지는 도전성 포스트(114)가 패드(112)의 상부에 형성된다.
도전성 포스트(114)는 도전성 재질을 포함하여 형성되며, 일 예로 구리를 포함하는 재질로 형성될 수 있다.
본 실시예에 따라, 도전성 포스트(114)가 형성된 이후에 도 4에 도시된 것과 같이, 도전성 포스트(114)보다 낮은 높이를 가지는 동시에 도전성 포스트(114)를 노출시키는 제1 솔더레지스트층(120)이 기판(110)에 형성된다(s30).
여기서 '높이'라 함은 기판(110)의 상면이 기준으로서, 기판(110)으로부터 측정 대상의 상단부까지의 거리를 나타내기 위하여 사용된다.
이때, 제1 솔더레지스트층(120)에는 도전성 포스트(114) 및 패드(112)의 일부를 노출시키는 개구부가 형성될 수 있다. 개구부는 도전성 포스트(114) 및 패드(112)의 일부를 노출시키므로, 제1 솔더레지스트층(120)은 도전성 포스트(114)로부터 이격되어 형성될 수 있다.
형성되는 개구부의 직경은 도전성 포스트(114)의 직경보다 큰 동시에, 패드(112)의 직경보다 작을 수 있다.
개구부의 직경이 도전성 포스트(114)의 직경보다 작으면 이후 진행되는 솔더볼(150)과 의 결합 공정에서 솔더볼(150)과 결합하는 결합 면적이 작아 결합의 신뢰도를 확보하기 어렵다. 반대로, 개구부의 직경이 패드(112)의 직경보다 크면, 이후 진행되는 표면처리 공정에서 표면처리액이 제1 솔더레지스트층(120) 및 기판(110)의 상면 사이에 스며들어 불량이 발생할 수 있다.
이때, 도시되지는 않았으나 본 발명의 다른 실시예에 따라, 제1 솔더레지스트층(120)은 패드(112)와 동일한 높이로 형성될 수 있다. 제1 솔더레지스트층(120)이 패드(112)와 동일한 높이로 형성되면, 개구부를 형성할 필요 없이 곧바로 표면처리 공정을 진행할 수 있다.
도전성 포스트(114)가 형성된 이후에, 도 5에 도시된 것과 같이 도전성 포스트(114)에 표면처리층(130)을 형성하는 단계(s40)인 표면처리 공정이 진행될 수 있다. 본 실시예에 따라 표면처리층(130)은 도금 공정에 의하여 형성될 수 있으나, 이에 한정되는 것은 아니다.
표면처리층(130)이 형성된 도전성 포스트(114)는, 이후 공정에 의하여 실장되는 솔더볼(150) 및 반도체 칩(10)과 전기적으로 연결되어야 하므로, 표면처리층(130)은 도전성 재질을 포함하는 재질로 형성될 수 있다.
도 5와 같이 본 발명의 일 실시예에 따라 제1 솔더레지스트층(120)에 도전성 포스트(114) 및 패드(112)의 일부를 노출시키는 개구부가 형성된 경우, 도전성 포스트(114)의 표면에 형성되는 표면처리층(130)이 개구부를 충전시킬 수 있다.
본 실시예에 따라, 도 6에서와 같이 제1 솔더레지스트층(120)에 제2 솔더레지스트층(140)이 형성될 수 있다(s50).
제2 솔더레지스트층(140)은 도전성 포스트(114)가 노출되도록 도전성 포스트(114)보다 큰 직경의 관통홀을 포함할 수 있다.
관통홀의 직경은 표면처리층(130)이 형성된 도전성 포스트(114)의 직경보다 더 클 수 있다. 이때, 제2 솔더레지스트층(140)에 형성된 관통홀 내부에는 공간이 형성되며, 이후 솔더볼(150)이 형성되는 단계(s60)에서 솔더볼(150)에 의하여 충전된다. 이에 관하여는 이하에서 자세히 설명하도록 한다.
본 발명의 일 실시예에 따른 인쇄회로기판 제조 방법은 도전성 포스트(114)와 전기적으로 연결되는 솔더볼(150)을 형성하는 단계(s60)를 더 포함할 수 있다.
본 실시예에 따라 형성되는 솔더볼(150)은 상술한 것과 같이, 제2 솔더레지스트층(140)에 형성된 관통홀 내부를 충전할 수 있다.
관통홀 내부가 솔더볼(150)에 의하여 충전되면, 솔더볼(150)은 도전성 포스트(114)의 상면 및 측면과 결합하게 됨으로써 보다 넓은 결합 면적을 가질 수 있다. 그러므로 도전성 포스트(114) 및 솔더볼(150)의 결합에 관한 신뢰도가 증가하게 된다.
이상에서는 본 발명의 일 실시예에 따라 인쇄회로기판 제조 방법에 관하여 설명하였으며, 이하에서는 본 발명의 또 다른 실시예에 따른 인쇄회로기판에 대하여 도 7 및 도 8 참고하여 설명하도록 한다.
도 7에 도시된 것과 같이, 본 발명의 또 다른 실시예에 따라, 기판(110), 도전성 포스트(114), 제1 솔더레지스트층(120), 제2 솔더레지스트층(140), 표면처리층(130)을 포함하는 인쇄회로기판이 제공된다.
기판(110)에는 회로 패턴이 형성되며, 회로 패턴과 전기적으로 연결되는 패드(112)가 형성될 수 있다.
패드(112)에는 도전성 포스트(114)가 형성될 수 있다. 도전성 포스트(114)는 이후 결합되는 솔더볼(150) 및 반도체 칩(10)과 기판(110)을 전기적으로 연결하기 위하여 형성되며, 솔더범프에 비하여 미세한 피치로 구현될 수 있다.
기판(110)에는 도전성 포스트(114)가 노출될 수 있도록 도전성 포스트(114)보다 낮은 높이를 가지는 제1 솔더레지스트층(120)이 형성될 수 있으며, 본 발명의 또 다른 실시예에 따라 기판(110)에 형성된 패드(112)와 동일한 높이를 가지는 제1 솔더레지스트층(120)이 형성될 수도 있다.
도전성 포스트(114)의 표면에는 표면처리층(130)이 형성된다. 도 8에 도시된 것과 같이, 표면처리층(130)은 이후 솔더볼(150) 및 반도체 칩(10)과의 전기적 연결을 위하여 도전성 재질을 포함하여 형성될 수 있다.
제1 솔더레지스트층(120)에는 도전성 포스트(114) 및 패드(112)의 일부를 노출시키는 개구부가 형성될 수 있으며, 이때 개구부는 도전성 포스트(114)의 표면에 형성되는 표면처리층(130)에 의하여 충전될 수 있다.
또한 제1 솔더레지스트층(120)에는 제2 솔더레지스트층(140)이 형성될 수 있다. 제2 솔더레지스트층(140)은 도전성 포스트(114)를 노출시키기 위하여 도전성 포스트(114)의 직경보다 더 큰 직경을 가지는 관통홀을 포함할 수 있다.
본 실시예에 따른 인쇄회로기판은 도전성 포스트(114)와 전기적으로 연결되는 솔더볼(150)을 더 포함할 수 있다.
이때, 제2 솔더레지스트층(140)에 형성된 관통홀은, 표면처리층(130)이 형성된 도전성 포스트(114)의 직경보다 더 큰 직경을 가질 수 있다.
제2 솔더레지스트층(140)에 형성된 관통홀 내부가 솔더볼(150)에 의하여 충전되면, 인쇄회로기판과 이후 실장되는 반도체 칩(10)은 도 8에 도시된 것과 같이 도전성 포스트(114)의 상면 및 측면과 결합하게 되므로, 보다 넓은 결합 면적을 가질 수 있다. 따라서 도전성 포스트(114) 및 솔더볼(150)의 결합에 관한 신뢰도가 증가하게 된다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
10: 반도체 칩
110: 기판
112: 패드
114: 도전성 포스트
120: 제1 솔더레지스트층
130: 표면처리층
140: 제2 솔더레지스트층
150: 솔더볼

Claims (14)

  1. 패드가 형성되는 기판을 제공하는 단계;
    상기 패드에 도전성 포스트를 형성하는 단계;
    상기 기판에 상기 도전성 포스트가 노출되도록 상기 도전성 포스트보다 낮은 높이로 제1 솔더레지스트층을 형성하는 단계;
    상기 도전성 포스트에 표면처리층을 형성하는 단계; 및
    상기 제1 솔더레지스트층에 상기 도전성 포스트가 노출되도록 상기 도전성 포스트보다 큰 직경의 관통홀을 갖는 제2 솔더레지스트층을 형성하는 단계를 포함하는 인쇄회로기판 제조 방법.
  2. 제1항에 있어서,
    상기 표면처리층은 상기 관통홀에 의해 외부로 노출되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  3. 제1항에 있어서,
    상기 제1 솔더레지스트층의 높이는 상기 패드의 높이와 동일한 것을 특징으로 하는 인쇄회로기판 제조 방법.
  4. 제1항에 있어서,
    상기 제1 솔더레지스트층에는 상기 도전성 포스트 및 상기 패드의 일부를 노출시키는 개구부가 형성되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  5. 제4항에 있어서,
    상기 개구부는 상기 표면처리층에 의해 충전되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  6. 제1항에 있어서,
    상기 제2 솔더레지스트층을 형성하는 단계 이후에,
    상기 도전성 포스트와 전기적으로 연결되는 솔더볼을 형성하는 단계를 더 포함하는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  7. 제6항에 있어서,
    상기 관통홀은 상기 솔더볼에 의해 충전되는 것을 특징으로 하는 인쇄회로기판 제조 방법.
  8. 패드가 형성되는 기판;
    상기 패드에 형성되는 도전성 포스트;
    상기 기판에 형성되며, 상기 도전성 포스트가 노출되도록 상기 도전성 포스트 보다 낮은 높이로 형성되는 제1 솔더레지스트층;
    상기 제1 솔더레지스트층에 형성되며, 상기 도전성 포스트가 노출되도록 상기 도전성 포스트 보다 큰 직경의 관통홀이 형성된 제2 솔더레지스트층; 및
    상기 도전성 포스트에 형성되는 표면처리층을 포함하는 것을 특징으로 하는 인쇄회로기판.
  9. 제8항에 있어서,
    상기 표면처리층은 상기 관통홀에 의해 외부로 노출되는 것을 특징으로 하는 인쇄회로기판.
  10. 제8항에 있어서,
    상기 제1 솔더레지스트층의 높이는 상기 패드의 높이와 동일한 것을 특징으로 하는 인쇄회로기판.
  11. 제8항에 있어서,
    상기 제1 솔더레지스트층에는 상기 도전성 포스트 및 상기 패드의 일부를 노출시키는 개구부가 형성되는 것을 특징으로 하는 인쇄회로기판.
  12. 제11항에 있어서,
    상기 개구부는 상기 표면처리층에 의해 충전되는 것을 특징으로 하는 인쇄회로기판.
  13. 제8항에 있어서,
    상기 도전성 포스트와 전기적으로 연결되는 솔더볼을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  14. 제13항에 있어서,
    상기 관통홀은 상기 솔더볼에 의해 충전되는 것을 특징으로 하는 인쇄회로기판.
KR1020110097113A 2011-09-26 2011-09-26 인쇄회로기판 및 인쇄회로기판 제조 방법 KR101476772B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110097113A KR101476772B1 (ko) 2011-09-26 2011-09-26 인쇄회로기판 및 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097113A KR101476772B1 (ko) 2011-09-26 2011-09-26 인쇄회로기판 및 인쇄회로기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20130033184A true KR20130033184A (ko) 2013-04-03
KR101476772B1 KR101476772B1 (ko) 2014-12-29

Family

ID=48435745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097113A KR101476772B1 (ko) 2011-09-26 2011-09-26 인쇄회로기판 및 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101476772B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530130B1 (ko) * 2013-11-28 2015-06-18 주식회사 심텍 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283520A (ja) * 1994-04-15 1995-10-27 Mitsubishi Electric Corp プリント配線板及びその製造方法
KR20070010916A (ko) * 2005-07-20 2007-01-24 삼성전자주식회사 복합형 볼 랜드 구조를 갖는 ｂｇａ 패키지 제조용배선기판 및 그의 제조방법
KR101019642B1 (ko) * 2009-04-27 2011-03-07 삼성전기주식회사 인쇄회로기판 제조 방법
KR20110028838A (ko) * 2009-09-14 2011-03-22 삼성전기주식회사 포스트 형성방법, 이를 이용한 인쇄회로기판 제조방법 및 전자소자 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101530130B1 (ko) * 2013-11-28 2015-06-18 주식회사 심텍 접속용 플러그를 부분적으로 노출시키는 솔더 레지스트층을 구비하는 인쇄회로기판의 제조 방법

Also Published As

Publication number Publication date
KR101476772B1 (ko) 2014-12-29

Similar Documents

Publication Publication Date Title
US8800142B2 (en) Package substrate unit and method for manufacturing package substrate unit
US10964659B2 (en) Semiconductor device
US7586188B2 (en) Chip package and coreless package substrate thereof
US20070241463A1 (en) Electrode, manufacturing method of the same, and semiconductor device having the same
KR20130006260A (ko) 혁신적인 범프-온-트레이스 패키지-온-패키지
US8847369B2 (en) Packaging structures and methods for semiconductor devices
JP2008166752A (ja) マルチチップ構造体およびその形成方法
JP2006186321A (ja) 回路基板の製造方法及び電子部品実装構造体の製造方法
US20140117538A1 (en) Package structure and fabrication method thereof
US6537857B2 (en) Enhanced BGA grounded heatsink
US8138594B2 (en) Semiconductor device and manufacturing method of a semiconductor device
US8970036B2 (en) Stress relieving second level interconnect structures and methods of making the same
KR101211724B1 (ko) 반도체 패키지 및 그 제조방법
JP2010232616A (ja) 半導体装置及び配線基板
TWI555101B (zh) 封裝結構及其製法
US8278145B2 (en) Method for packaging semiconductor device
KR20130033184A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR100959859B1 (ko) 전자부품 내장 기판 형성방법
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP2016111350A (ja) 電子パッケージとその作製方法および使用方法
US20220328394A1 (en) Three-dimensional pad structure and interconnection structure for electronic devices
US11908810B2 (en) Hybrid semiconductor device and electronic device
US20180047664A1 (en) Method of manufacturing semiconductor device
KR20140047877A (ko) 인쇄회로기판 및 그 제조방법
TWM511729U (zh) 線路板結構

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee