KR20130029303A

KR20130029303A - Ｐｌｃ 제어 방법

Info

Publication number: KR20130029303A
Application number: KR1020110092680A
Authority: KR
Inventors: 박조동
Original assignee: 엘에스산전 주식회사
Priority date: 2011-09-14
Filing date: 2011-09-14
Publication date: 2013-03-22
Anticipated expiration: 2031-09-14
Also published as: US20130066441A1; CN102999002A; CN102999002B; KR101878388B1; US9488973B2

Abstract

본 발명은 복수의 연산 과정을 포함하는 시퀀스 프로그램 수행 중에도 수행 결과를 출력할 수 있는 PLC 장치 및 제어 방법에 관한 것으로서, 종래의 PLC 시퀀스 프로그램과 달리 연산 결과를 출력하기 위해 메모리에 액세스하는 것이 아니라, ASIC 회로에 직접 액세스하여 연산 결과를 출력하도록 함으로써 시퀀스 프로그램 수행 중에도 연산 결과를 확인할 수 있는 방법에 관한 것이다.

Description

ＰＬＣ 제어 방법{METHOD FOR CONTROLLING OF A PROGRAMMABLE LOGIC CONTROLLER DEVICE}

본 발명은 PLC 제어 방법에 관한 것이다.

PLC는 종래에 사용하던 제어반 내의 릴레이 타이머, 카운터 등의 릴레이제어반 기능을 LSI, 트랜스터 등의 반도체 소자로 대체시켜, 기본적인 시퀀스 제어 기능에 수치 연산 기능을 추가하여 프로그램 제어가 가능하도록 하며 메모리에 있는 프로그램의 시작과 끝을 순환(SCAN)하면서 로직을 수행하면서 자율성이 높은 제어 장치이다.

도 1 및 도 2는 종래의 PLC(Programmable Logic Controller) 장치의 구성을 나타낸다.

도 1 및 도 2에 도시된 바와 같이, 종래의 PLC 장치는 입력 회로(200), 제어부(100), 출력 회로(300)를 포함한다.

상기 입력 회로(200)는 외부로부터 입력 신호 또는 입력 데이터를 수신한다. 입력회로(200)는 직병렬로 연결된 저항 소자(R1,R2)와 입력 신호를 제어부(100)로 전달하는 데이터 입력부(220)와, 제1 포토커플러(210)를 포함할 수 있다. 제1 포토 커플러(210)는 입력 회로(200)와 출력 회로(300)을 완전히 절연하여 입력 신호는 전달하되 외부의 교란 신호등이 제어부(100)로 전달되는 것을 막아줄 수 있다.

상기 출력회로(300)는 상기 입력 데이터에 대한 연산 결과인 출력 데이터를 출력한다. 출력 회로(300)는 제2 포토 커플러(310)와 저항 소자(R3) 및 스위칭 소자(320), 데이터 출력부(330)를 포함할 수 있다.

상기 제어부(100)는 상기 입력 데이터에 대한 연산을 수행하고, 기타 데이터 입출력을 제어할 수 있다. 제어부(100)는 상기 데이터 입력부(220) 및 데이터 출력부(330)를 제어하는 콘트롤러(110) 및 입출력 데이터를 저장하는 메모리(120)를 포함할 수 있다.

상기 데이터 입력부(220) 및 데이터 출력부(330)는 ASIC 또는 FPGA를 사용할 수 있다.

ASIC을 사용하는 경우를 예로 들면, ASIC은 내부에 처리할 데이터를 일시적으로 저장하는 저장 영역이 존재한다. 또한, 상기 저장 영역에는 액세스를 위한 어드레스가 할당되어 있다. 콘트롤러(110)가 데이터 입력부(220)에 액세스할 때는 데이터 입력부(220)내의 특정 영역에 대한 어드레스를 가지고 액세스하게 된다. 마찬가지로, 콘트롤러(110)가 데이터 출력부(330)에 액세스할 때는 데이터 출력부(330)내의 특정 영역에 대한 어드레스를 가지고 액세스하게 된다.

도 1과 같이 종래에는 콘트롤러(110)가 입력 데이터를 읽어들이기 위해서 먼저 메모리(130)에 입력 데이터를 저장한 다음, CS(Chip Selection) 명령 및 RD(Read) 명령을 데이터 입력부(220)에 전달하고, 데이터 입력부가 메모리(120)로부터 읽어들였다.

또한, 도 2와 같이 종래에는 외부로 데이터를 출력할 때는, 데이터 출력부(330)에 WR(Writing) 명령을 전달하여 메모리에 기록한 다음, 출력할 데이터의 어드레스와 RD(Read) 명령을 데이터 출력부(330)에 전달하면, 데이터 출력부(330)가 메모리에 출력할 데이터를 읽어서 외부로 전달한다.

즉, 종래의 PLC 제어장치는 메모리가 낭비되는 문제가 있다.

그리고, 종래의 PLC에서는 입출력 포트에 프로그램 연산 중에는 일반적으로 데이터를 송수신 하지 않는다. 프로그램 연산이 모두 완료되어야 출력을 하게 되고, 연산 결과를 확인할 수 있기 때문에 입출력 데이터의 손실이 발생한다.

예를 들어, 프로그램 연산에서 i번지의 출력 이미지 영역에 두 번 이상 데이터를 저장할 경우 마지막에 저장한 데이터가 출력 포트로 출력된다. 따라서, 프로그램 수행 중 i번지의 출력을 N번 변경하고자 하면 프로그램을 N번 이상 수행하도록 프로그램 해야 한다.

N번째 프로그램 연산 중에 j번지의 입력 데이터가 바뀔 경우 N+1번째 프로그램 연산 전에 j번지의 입력 이미지 영역이 업데이트되기 때문에 N번째 연산에서는 바뀐 데이터를 사용할 수 없다.

N번째 프로그램 연산 중 변경된 데이터가 N번째 프로그램 연산이 끝나기 전에 다시 바뀌면 프로그램 수행 중에는 입력이 바뀐 것을 인식하지 못한다.

본 발명은 연산 수행 중에도 연산 결과를 확인할 수 있고, 메모리가 필요 없는 PLC 제어 방법을 제공하는 것을 목적으로 한다.

본 발명의 일 실시 예에 따른 PLC 제어 방법은, 외부로부터 입력 데이터를 수신하는 단계; 데이터 입력부의 입력 영역에 상기 입력 데이터를 저장하는 단계; 상기 입력 영역으로부터 상기 입력 데이터를 읽어 연산을 수행하는 단계; 상기 연산 수행 결과를 상기 데이터 출력부의 출력 영역에 저장하는 단계; 및 상기 데이터 출력부의 출력 영역에 있는 출력 데이터를 출력 회로로 전송하는 단계를 포함한다.

본 발명에 따른 PLC 장치의 동작은 입출력 포트 제어에 사용하는 데이터 입출력부에 직접 데이터를 읽고 씀으로써 연산 수행 중에 입출력 데이터가 업데이트가 되도록 하여 입출력 데이터의 손실을 막고, 입출력 이미지 영역으로 사용하는 메모리의 낭비를 막을 수 있다.

도 1 및 도 2는 종래기술에 따른 PLC(Programmable Logic Controller) 장치의 구성을 나타낸다.
도 3은 본 발명의 일 실시예에 따른 PLC(Programmable Logic Controller) 장치의 구성을 나타낸다.
도 4는 본 발명의 일 실시예에 따른 제어부(10)와 입력 회로(20)의 구성 및 동작을 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 제어부(10)와 출력 회로(30)의 구성 및 동작을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 PLC 장치의 동작을 나타내는 순서도이다.
도 7은 본 발명의 일 실시예에 따른 PLC 장치의 동작을 구현하기 위한 소스 코드의 예시이다.

이하 도면을 참조하여 본 발명의 실시예들을 보다 상세히 설명한다.

도 3은 본 발명의 일 실시예에 따른 PLC(Programmable Logic Controller) 장치의 구성을 나타낸다.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 PLC 장치는 입력 신호 또는 입력 데이터를 수신하는 입력 회로(20), 상기 입력 데이터에 대한 연산을 수행하고, 기타 데이터 입출력을 제어하는 제어부(10), 및 상기 입력 데이터에 대한 연산 결과인 출력 데이터를 출력하는 출력 회로(30)로 구성된다.

입력 회로(20)는 PLC 장치가 처리할 데이터를 수신하는 회로로서, 처리할 데이터를 수신하여 제어부(10)로 전달한다. 입력 데이터는 PLC 장치가 적용되는 응용 분야에 따라 달라질 수 있는데, 예를 들어 공장의 온도, 공장에 설치된 로봇팔의 높이, 제품을 운송하는 컨베이어 벨트의 속도 등이 될 수 있다.

출력 회로(30)는 제어부(10)에 의해 처리된 처리 결과를 출력하는 회로로서, 제어부(10)로부터 데이터에 대한 처리 결과를 수신하여 외부로 출력한다. 입력 데이터에 대한 처리 결과도 PLC 장치의 응용분야에 따라 달라질 수 있는데, 예컨대, 온도를 제어하는 PLC 장치라면, 측정된 주위의 온도에 따라 에어컨 작동, 히터 작동 등이 연산 결과가 될 수 있다. 또한, 로봇팔의 높이를 제어하기 위한 PLC 장치의 경우에는 로봇팔을 높이는 명령, 또는 내리는 명령 등이 연산 결과로서 출력될 수 있다.

도 4는 본 발명의 일 실시예에 따른 제어부(10)와 입력 회로(20)의 구성 및 동작을 설명하기 위한 도면이다.

외부에 처리할 데이터를 수신하면, 종래에는 수신된 데이터를 먼저 메모리에 기록하였으나, 본 발명에 따르면 메모리를 사용하는 절차가 생략된다. 즉, 본 발명에 따른 PLC 장치에서는 메모리에 데이터를 저장하는 과정이 생략되고, 따라서 데이터 처리를 위한 메모리는 필요치 않는다. 다른 용도, 예컨대 제어부(10)의 동작을 제어하기 위한 명령어 코드를 저장하는 등의 용도로는 메모리가 사용될 수도 있다.

도 4에 도시된 바와 같이, 본 발명의 일 실시예에 따른 입력 회로(20)는 직병렬로 연결된 저항 소자(R1,R2)와 제1 포토 커플러(21) 및 데이터 입력부(22)로 구성될 수 있다. 제1 포토 커플러(21)는 신호는 전달하되 외부의 교란 신호등이 제어부(10)로 전달되는 것을 막아준다.

데이터 입력부(22)는 ASIC 또는 FPGA를 사용할 수 있다. ASIC으로는 주문형(custom), 게이트 어레이(gate array)형, 그리고 카운터, 타이머, 플립플롭 등 기본적인 부품을 칩에 미리 구성해 놓은 반제품으로부터 이들을 칩 내에서 연결하여 원하는 회로를 만드는 표준 셀(standard cell) 방식 등의 반주문형 IC 등 임의의 종류의 ASIC을 사용할 수 있다.

ASIC을 사용하는 경우를 예로 들면, ASIC은 내부에 처리할 데이터를 일시적으로 저장하는 저장 영역이 존재한다. 또한, 상기 저장 영역에는 액세스를 위한 어드레스가 할당되어 있다. 제어부(10)가 데이터 입력부(22)에 액세스할 때는 데이터 입력부(22)내의 입력 영역에 대한 어드레스를 가지고 액세스하게 된다.

예컨대, 도 4에서 입력 데이터를 읽어들일 때 제어부(10)는 데이터 입력부(22) 에 어드레스와 함께 CS(Chip Selection) 및 RD(Read) 명령을 사용하여 데이터 입력부(22)로부터 직접 입력 데이터를 읽어들인다. 종래에는 제어부(10)가 입력 데이터를 읽어들이기 위해서는 먼저 메모리에 저장한 다음, CS 명령 및 RD 명령을 ASIC에 전달하고, ASIC이 메모리로부터 읽어들였으나, 본 발명에 따르면 데이터 입력부(22)의 입력 영역에 입력 데이터를 임시저장하고, 데이터 입력부(22)내의 입력 영역에 대한 어드레스를 통해 입력 데이터를 직접 읽어들이게 되는 것이다.

도 5는 본 발명의 일 실시예에 따른 제어부(10)와 출력 회로(30)의 구성 및 동작을 설명하기 위한 도면이다.

입력 데이터를 수신하는 과정과 유사하게, 처리된 데이터를 외부로 출력하는 과정에서도 메모리를 사용하는 절차가 생략된다. 종래에는 외부로 데이터를 출력할 때, 데이터 출력부(33)에 WR(Write) 명령을 전달하여 메모리에 기록한 다음, 출력할 데이터의 어드레스와 RD(Read) 명령을 데이터 출력부(33)에 전달하면, 데이터 출력부(33)가 메모리에 출력할 데이터를 읽어서 외부로 전달하였으나, 본 발명에 따르면 메모리를 사용하는 절차가 생략된다. 즉, 본 발명에 따른 PLC 장치에서는 메모리에서 출력할 데이터를 읽어들이는 데이터를 저장하는 과정이 생략되고, 데이터 출력부(33)에 직접 액세스하여 출력할 데이터를 데이터 출력부(33)의 출력 영역에 기록(저장)한다. 데이터 출력부(33)에 기록된 데이터는 데이터 출력부(33)에 의해 출력된다. 따라서 데이터 처리를 위한 메모리는 필요치 않는다.

도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 출력 회로(30)는 제2 포토 커플러(31)와 저항 소자(R3) 및 스위칭 소자(32)로 구성될 수 있다.

본 발명의 일 실시예에서는 데이터 입력부(22)와 데이터 출력부(33)가 나누어져 구성되나, 데이터 입력부(22) 및 데이터 출력부(33)가 하나로 구성될 수 있다.

도 6는 본 발명의 일 실시예에 따른 PLC 장치의 동작을 나타내는 순서도이다. 본 발명에 따른 PLC 장치의 동작은 PLC 시퀀스 명령어 내에 복수개의 연산이 포함되어 있는 경우, 또는 하나의 시퀀스 수행 중에 입력 데이터가 변경되는 경우에, 복수개 연산 각각의 출력 결과 또는 변경된 입력 데이터에 대한 연산 결과를 출력할 수 있다.

입력 회로(20)는 외부로부터 입력 데이터를 수신한다(S11). 수신된 입력 데이터는 제어부(10)의 데이터 입력부(22)의 입력 영역, 즉 입력 데이터가 저장되는 영역에 일시 저장된다(S12).

상기 제어부(10)는 데이터 입력부(22)의 입력 영역에 제어명령을 전송하여 데이터 입력부(22)의 입력 영역을 판독하는 과정을 거쳐 입력 데이터를 읽어들인다.

상기 데이터 입력부(22)로는 ASIC 또는 FPGA를 사용할 수 있다. ASIC으로는 주문형(custom), 게이트 어레이(gate array)형, 그리고 카운터, 타이머, 플립플롭 등 기본적인 부품을 칩에 미리 구성해 놓은 반제품으로부터 이들을 칩 내에서 연결하여 원하는 회로를 만드는 표준 셀(standard cell) 방식 등의 반주문형 IC 등 임의의 종류의 ASIC을 사용할 수 있다.

ASIC을 사용하는 경우를 예로 들면, ASIC은 연산 처리를 수행하는 회로이지만, 내부에 처리할 데이터를 일시적으로 저장하는 저장 영역이 존재한다. 또한, 상기 저장 영역에는 액세스를 위한 어드레스가 할당되어 있다. 제어부(10)는 데이터 입력부(22)에 액세스할 때는 데이터 입력부(22) 내의 입력 영역에 대한 어드레스를 가지고 액세스하게 된다.

상기 제어 명령은 읽어들일 데이터의 어드레스 명령, CS(Chip Selection)명령 및 RD(Read)명령을 포함한다.

제어부(10)는 읽어들인 입력 데이터에 대해 연산을 수행한다(S13). 수행된 결과는 데이터 출력부(33)의 출력 영역에 저장된다.

상기 제어부(10)는 데이터 출력부(33)에 제어명령을 전송하여 데이터 출력부(33)의 출력 영역에 상기 연산 수행 결과인 출력 데이터를 저장한다(S14).

상기 제어 명령은 출력할 데이터의 어드레스 명령, CS(Chip Selection)명령 및 WR(Writing) 명령을 포함한다.

상기 제어부(10)는 상기 데이터 출력부(33)의 출력 영역에 기록된 출력 데이터를 출력 회로(30)로 전송한다(S15). 상기 출력 회로(30)는 수신한 출력 데이터를 이용하여 외부 연결장치가 입력 데이터에 대응되는 동작을 수행할 수 있게 한다.

상기와 같은 PLC 장치의 제어방법은 제어부(10)를 통해 입출력 포트 제어에 사용하는 데이터 입력부(22) 및 데이터 출력부(33)에 직접 데이터를 읽고 씀으로써 프로그램 수행 중에 입출력 데이터가 업데이트가 되기 때문에 입출력 데이터의 손실을 막고, 입출력 이미지 영역으로 사용하는 메모리의 낭비를 막을 수 있다.

도 7은 본 발명의 일 실시예에 따른 PLC 장치의 동작을 구현하기 위한 소스 코드의 예시이다.

도 7에서 입력 ASIC 주소는 데이터 입력부(22)의 입력 영역을 나타내고, 출력 ASIC 주소는, 데이터 출력부(33)의 출력 영역을 나타낸다.

명령어(41)는 입력 데이터를 읽는 프로그램을 수행할 때 종래와 달리 메모리의 입력 이미지 영역을 읽는 것이 아니라 직접 ASIC의 입력 영역의 주소인 0xA00000을 읽는다.

명령어(42)는 데이터 출력 프로그램을 수행할 때 ASIC의 출력 영역인 0xB00000에 데이터를 쓰는 구조이다.

이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

10 : 제어부
20 : 입력 회로
21 : 제1 포토 커플러
22 : 데이터 입력부
30 : 출력 회로
31 : 제2 포토 커플러
32 : 스위칭 소자
33 : 데이터 출력부

Claims

외부로부터 입력 데이터를 수신하는 단계;
상기 수신된 입력 데이터가 데이터 입출력부의 입력 영역에 저장되는 단계;
상기 데이터 입출력부의 입력 영역으로부터 상기 입력 데이터를 읽어 연산을 수행하는 단계;
상기 연산 수행 결과인 출력 데이터를 상기 데이터 입출력부의 출력 영역에 저장하는 단계; 및
상기 데이터 입출력부의 출력 영역에 있는 출력 데이터가 출력 회로로 전송되는 단계를 포함하는 PLC 제어 방법.
제1항에 있어서,
상기 출력 데이터가 출력 회로로 전송되는 단계는,
상기 연산 수행에 따라 상기 출력 데이터가 출력 영역에 저장되는 시점에 수행되는 단계인 것을 특징으로 하는 PLC 제어 방법.
제1항에 있어서,
상기 데이터 입출력부는 ASIC(Application Specific Integrated Circuit)인 PLC 제어 방법.
제1항에 있어서,
상기 입력 영역은 상기 데이터 입출력부의 입력 어드레스에 해당하는 영역인 PLC 제어 방법.
제1항에 있어서,
상기 출력 영역은 상기 데이터 입출력부의 출력 어드레스에 해당하는 영역인 PLC 제어 방법.