KR102437737B1 - 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법 - Google Patents

타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법 Download PDF

Info

Publication number
KR102437737B1
KR102437737B1 KR1020150143065A KR20150143065A KR102437737B1 KR 102437737 B1 KR102437737 B1 KR 102437737B1 KR 1020150143065 A KR1020150143065 A KR 1020150143065A KR 20150143065 A KR20150143065 A KR 20150143065A KR 102437737 B1 KR102437737 B1 KR 102437737B1
Authority
KR
South Korea
Prior art keywords
command
aux
data
data area
timing controller
Prior art date
Application number
KR1020150143065A
Other languages
English (en)
Other versions
KR20170043375A (ko
Inventor
이상민
안효배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150143065A priority Critical patent/KR102437737B1/ko
Priority to US15/288,736 priority patent/US10496589B2/en
Publication of KR20170043375A publication Critical patent/KR20170043375A/ko
Application granted granted Critical
Publication of KR102437737B1 publication Critical patent/KR102437737B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/404—Coupling between buses using bus bridges with address mapping
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

타이밍 컨트롤러의 내부 레지스터를 관리하는 방법이 개시된다. 상기 타이밍 컨트롤러의 상기 내부 레지스터를 관리하는 방법은, 명령을 수신하고 분석하는 단계, 상기 명령이 native-AUX 명령일 때, AUX 채널을 통해 디스플레이 포트 구성 데이터를 저장하는 제1데이터 영역만을 액세스하는 단계와, 상기 명령이 I2C-over-AUX 명령일 때, I2C-over-AUX 채널을 통해 상기 타이밍 컨트롤러의 작동에 관련된 제1데이터와 상기 타이밍 컨트롤러에 의해 구동되는 디스플레이에 관련된 제2데이터 중에서 어느 하나를 저장하는 제2데이터 영역을 액세스하는 단계를 포함한다.

Description

타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법{METHOD OF MANAGING INTERNAL REGISTER OF TIMING CONTROLLER AND METHOD OF OPERATING TEST DEVICE USING THE SAME}
본 발명의 개념에 따른 실시 예는 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법에 관한 것으로서, 보다 상세하게는 디스플레이 포트의 AUX 채널을 이용해 상기 타이밍 컨트롤러에 포함된 내부 레지스터를 관리하는 방법에 관한 것이다.
타이밍 컨트롤러(timing controller)는 시스템 인터페이스로부터 디스플레이 데이터를 수신하고, TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 모듈의 TFT-LCD 패널에 적합하도록 상기 디스플레이 데이터를 처리하고, 상기 TFT-LCD 모듈에 포함된 소스 드라이버와 게이트 드라이버를 제어하는 제어 신호를 생성하는 반도체 장치이다.
타이밍 컨트롤러에는 타이밍 컨트롤러의 작동 및 디스플레이 패널의 특성에 대한 데이터가 저장되어 있고, 상기 데이터를 업데이트하기 위해서 상기 타이밍 컨트롤러의 내부 레지스터에 접속해야 할 필요가 있다. 그러나 상기 타이밍 컨트롤러가 TFT-LCD 모듈에 포함되어 있을 때, 내부 레지스터에 저장된 데이터를 업데이트하기 위해, 상기 타이밍 컨트롤러는 상기 TFT-LCD 모듈로부터 분리되어야 한다. 또한, 내부 레지스터에 저장된 데이터에 대한 업데이트 작동이 완료되면, 상기 타이밍 컨트롤러는 상기 TFT-LCD 모듈로 다시 조립되어야 한다.
본 발명이 이루고자 하는 기술적인 과제는 타이밍 컨트롤러의 내부 레지스터에 저장된 데이터를 업데이트하는 과정에서 TFT-LCD 모듈로부터 상기 타이밍 컨트롤러를 분리하고 상기 타이밍 컨트롤러를 상기 TFT-LCD 모듈로 다시 조립해야 하는 문제를 해결하기 위해 디스플레이 포트의 auxiliary(AUX) 채널을 통해 상기 타이밍 컨트롤러의 상기 내부 레지스터를 관리하는 방법과 상기 방법을 사용할 수 있는 테스트 장치의 작동 방법을 제공하는 것이다.
본 발명의 실시 예에 따른 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법은, 명령을 수신하고 분석하는 단계, 상기 명령이 native-AUX 명령일 때, AUX 채널을 통해 디스플레이 포트 구성 데이터를 저장하는 제1데이터 영역만을 액세스하는 단계, 및 상기 명령이 I2C-over-AUX 명령일 때, I2C-over-AUX 채널을 통해 상기 타이밍 컨트롤러의 작동에 관련된 제1데이터와 상기 타이밍 컨트롤러에 의해 구동되는 디스플레이에 관련된 제2데이터 중에서 어느 하나를 저장하는 제2데이터 영역을 액세스하는 단계를 포함한다.
상기 명령은 디스플레이 포트에 포함된 상기 AUX 채널을 통해 상기 타이밍 컨트롤러로 전송된다.
상기 명령이 상기 I2C-over-AUX 명령일 때, 상기 I2C-over-AUX 채널을 통해 상기 제1데이터와 상기 제2데이터 중에서 다른 하나를 저장하는 제3데이터 영역을 액세스하는 단계를 포함한다.
상기 명령은 상기 제2데이터 영역과 상기 제3데이터 영역을 구분하는 어드레스 비트들을 포함한다.
상기 제2데이터 영역과 상기 제3데이터 영역 각각은 서로 다른 메모리 장치들 각각에 포함된다.
상기 어드레스 비트들 중에서 일부 비트들은 상기 제2데이터 영역과 상기 제3데이터 영역 중에서 액세스하려는 데이터 영역의 시작 어드레스를 나타낸다.
상기 제2데이터 영역과 상기 제3데이터 영역은 동일한 메모리 장치에 포함된다.
상기 명령이 상기 I2C-over-AUX 명령일 때, 명령 분석기가 상기 명령을 AUX-I2C 변환기로 전송하는 단계, 및 상기 AUX-I2C 변환기가 상기 명령을 AUX 포맷에서 I2C 포맷으로 변환하고, 상기 명령을 액세스하려는 데이터 영역으로 전송하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 내부 레지스터를 포함하는 타이밍 컨트롤러의 작동을 제어하는 테스트 장치의 작동 방법은, 상기 테스트 장치에서 실행되는 운영 체제(OS)를 이용하여 I2C-over-AUX 명령을 실행하기 위한 GUI를 활성화시키는 단계, 상기 OS가 상기 GUI를 통해 입력 데이터를 수신하는 단계, 및 상기 OS가 I2C-over-AUX 채널을 통해 상기 타이밍 컨트롤러의 작동에 관련된 제1데이터와 상기 타이밍 컨트롤러에 의해 구동되는 디스플레이에 관련된 제2데이터 중에서 어느 하나를 업데이트하는 단계를 포함한다.
상기 제1데이터를 저장하는 제1데이터 영역과 상기 제2데이터를 저장하는 제2데이터 영역 각각은 서로 다른 메모리 장치에 포함된다.
상기 입력 데이터는 어드레스들 및 데이터를 포함하고, 상기 어드레스들은 상기 제1데이터 영역과 상기 제2데이터 영역을 구분한다.
상기 제1데이터를 저장하는 제1데이터 영역과 상기 제2데이터를 저장하는 제2데이터 영역은 동일한 메모리 장치에 포함된다.
상기 OS가 디스플레이 포트의 AUX 채널을 통해 상기 입력 데이터에 해당하는 명령을 상기 타이밍 컨트롤러로 전송하는 단계를 더 포함한다.
명령 분석기가 상기 입력 데이터를 분석하고 상기 입력 데이터를 AUX-I2C 변환기로 전송하는 단계, 및 상기 AUX-I2C 변환기가 상기 입력 데이터를 AUX 포맷에서 I2C 포맷으로 변환하고, 상기 입력 데이터를 업데이트 하려는 데이터를 포함하는 데이터 영역으로 전송하는 단계를 더 포함한다.
상기 OS가 상기 I2C-over-AUX 채널을 통해 상기 제1데이터와 상기 제2데이터 중에서 다른 하나를 업데이트하는 단계를 더 포함한다.
본 발명의 실시 예에 따른 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법은 상기 내부 레지스터에 저장된 데이터를 업데이트하는 과정에서 TFT-LCD 모듈로부터 상기 타이밍 컨트롤러를 분리하고 상기 타이밍 컨트롤러를 상기 TFT-LCD 모듈로 다시 조립해야 하는 과정을 제거할 수 있는 효과가 있다.
상기 방법은 별도의 장비 없이 상기 내부 레지스터에 액세스 가능하여 개발, 평가 및 양산에서의 비용과 시간을 절약하는 효과가 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명의 실시 예에 따른 디스플레이 포트 통신 시스템의 블록도이다.
도 2는 본 발명의 실시 예에 따른 디스플레이 포트의 AUX 채널을 통해 전송된 명령의 비트 구성을 나타내는 도면이다.
도 3a는 본 발명의 실시 예에 따른, 도 1에 도시된 DPCD 레지스터, 파라미터 레지스터 및 LUT의 어드레스를 나타내는 도면이다.
도 3b는 본 발명의 실시 예에 따른, 도 1에 도시된 DPCD 레지스터, 파라미터 레지스터 및 LUT의 어드레스를 나타내는 도면이다.
도 4는 도 1에 도시된 타이밍 컨트롤러에 접속하는 과정을 나타내는 플로우 차트이다.
도 5는 본 발명의 실시 예에 따른 테스트 장치의 블록도이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명은 단지 본 발명의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 발명의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에서 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 벗어나지 않은 채, 제1구성 요소는 제2구성 요소로 명명될 수 있고 유사하게 제2구성 요소는 제1구성 요소로도 명명될 수 있다.
어떤 구성 요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성 요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성 요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성 요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는 중간에 다른 구성 요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성 요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 본 명세서에 기재된 특징, 숫자, 단계, 작동, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 작동, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 나타낸다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 본 명세서에 첨부된 도면들을 참조하여 본 발명의 실시 예들을 상세히 설명한다.
본 명세서에서 auxiliary(AUX) 채널(AUX CH)이라 함은, 디스플레이 포트 (display port)에 포함된 복수의 채널들 중에서 링크 관리 및 장치 제어에 사용되는 반이중 쌍방향(half duplex bi-directional) 채널을 의미할 수 있다.
따라서, AUX 프로토콜은 상기 AUX 채널에서 사용되는 프로토콜을 의미할 수 있고, AUX 포맷은 상기 AUX 채널에서 사용되는 비트(들)의 구성을 의미할 수 있다.
본 명세서에서 inter integrated circuit(I2C) 버스(bus)라 함은, SCL (serial clock) 라인과 SDA(serial data) 라인을 포함하고, 마이크로프로세서와 저속 주변 장치 사이의 통신에 이용되는 통신 규격을 의미할 수 있다. 본 명세서에서 I2C 버스는 I2C 버스를 의미할 수도 있다.
또한, 본 명세서에서 I2C 프로토콜은 상기 I2C 버스에서 사용되는 프로토콜을 의미할 수 있고, I2C 포맷은 상기 I2C 버스에서 사용되는 비트 구성을 의미할 수 있다.
본 명세서에서 I2C-over-AUX 채널이라 함은, 상기 AUX 채널로 전송된 데이터를 상기 I2C 버스를 통해 목적지까지 전송하는 데이터 이동 경로를 의미할 수 있다.
도 1은 본 발명의 실시 예에 따른 디스플레이 포트 전송 시스템의 블록도이다. 도 1을 참조하면, 디스플레이 포트 전송 시스템(100)은 디스플레이 포트 소스 (display port source; 110), 타이밍 컨트롤러(200), 제1메모리(320), 제2메모리 (340) 및 장치 블록(360)을 포함할 수 있다.
디스플레이 포트 소스(110)는 AUX 채널(AUX CH)을 통해 타이밍 컨트롤러 (200)와 연결될 수 있다. 디스플레이 포트 소스(110)는 AUX 채널(AUX CH)을 통해 명령(CMD)을 타이밍 컨트롤러(200)로 전송할 수 있다. 디스플레이 포트 소스(110)는 테스트 장치로 구현될 수 있다.
타이밍 컨트롤러(200)는 명령 분석기(220), AUX-I2C 변환기(240), 디스플레이 포트 구성 데이터 레지스터(display port configuration data(DPCD) register; 260), 파라미터 레지스터(280), 및 룩업 테이블(look up table(LUT))을 포함할 수 있다.
명령 분석기(220)는 AUX 채널(AUX CH)을 통해 디스플레이 포트 소스(110)로부터 전송된 명령(CMD)을 수신하고, 수신된 명령(CMD)을 분석할 수 있다. 명령 분석기(220)는 DPCD 레지스터(260)와 직접 연결될 수 있고, AUX-I2C 변환기(240)를 통해 DPCD 레지스터(260), 파라미터 레지스터(280), 또는 LUT(300)와 연결될 수 있다.
명령 분석기(220)는 분석 결과에 따라 명령(CMD)을 서로 다른 경로(PATH1 또는 PATH2)로 전송할 수 있다. 실시 예들에 따라, 명령(CMD)이 native-AUX 명령일 때 명령 분석기(220)는 명령(CMD)을 제1경로(PATH1)를 통해 DPCD 레지스터(260)로 전송할 수 있고, 명령(CMD)이 I2C-over-AUX 명령일 때 명령 분석기(220)는 명령 (CMD)을 제2경로(PATH2)를 통해 DPCD 레지스터(260), 파라미터 레지스터(280) 및 LUT(300) 중에서 어느 하나로 전송할 수 있다.
제1경로(PATH1)는 디스플레이 포트의 AUX 채널(AUX CH)을 통해 전송된 명령 (CMD)이 명령 분석기(220)를 통해 DPCD 레지스터(260)로 직접 전송되는 경로를 의미할 수 있다.
제2경로(PATH2)는 상기 디스플레이 포트의 AUX 채널(AUX CH)을 통해 전송된 명령(CMD)이 명령 분석기(220)와 AUX-I2C 변환기(240)를 통해 DPCD 레지스터(260), 파라미터 레지스터(280) 또는 LUT(300)로 전송되는 경로를 의미할 수 있다.
AUX-I2C 변환기(240)는 명령 분석기(220)로부터 수신한 명령(CMD)의 포맷을 AUX 포맷에서 I2C 포맷으로 변환할 수 있다. AUX-I2C 변환기(240)는, 명령(CMD)에 포함된 어드레스 비트들에 따라, DPCD 레지스터(260), 파라미터 레지스터(280) 또는 LUT(300)로 명령(CMD)을 출력할 수 있다.
DPCD 레지스터(260)는 디스플레이 포트 구성 데이터를 저장할 수 있다.
파라미터 레지스터(280)는 타이밍 컨트롤러(200)의 작동들에 필요한 데이터를 저장할 수 있다.
LUT(300)는, 디스플레이의 RGB 특성에 따라, 입력되는 디스플레이 신호에 대응하는 출력 값들을 저장할 수 있다.
제1메모리(320)는 디스플레이의 해상도에 대한 정보를 저장할 수 있다. 제1메모리(320)는 EEPROM(electrically erasable programmable read-only memory)으로 구현될 수 있다.
제2메모리(340)는 파라미터 레지스터(280)에 저장되는 데이터와 LUT(300)에 저장되는 데이터를 저장할 수 있다. 제2메모리(340)는 EEPROM으로 구현될 수 있다. 타이밍 컨트롤러(200)는 디스플레이되는 프레임에 따라 제2메모리(330)에 저장된 데이터 중에서 일부를 제2메모리(330)로부터 로드(load)할 수 있다.
장치 블록(360)은 복수의 장치들을 포함할 수 있다. 상기 복수의 장치들은 모션 센서 장치, 온도 센서 장치, 및/또는 터치 센서 장치를 포함할 수 있다. 상기 복수의 장치들은 I2C 버스를 통해 타이밍 컨트롤러(200)로부터 제어 신호를 수신할 수 있다.
도 2는 본 발명의 실시 예에 따라 디스플레이 포트의 AUX 채널을 통해 전송된 명령의 비트 구성을 나타내는 도면이다. 도 1 및 도 2를 참조하면, 프로토콜의 종류에 따라 명령(CMD)에 포함된 비트들의 구성이 변경될 수 있다.
명령(400)이 AUX 프로토콜을 이용하는 AUX 채널(AUX CH)을 통해 전송되는 경우, 명령(400)은 명령 비트들(410), 어드레스 비트들(420) 및 데이터 비트들(430)을 포함할 수 있다. 실시 예들에 따라, 명령 비트들(410)의 크기는 4비트일 수 있고, 어드레스 비트들(420)의 크기는 20비트일 수 있고, 데이터 비트들(430)은 1바이트(8비트)이거나 그 이상일 수 있다.
명령(400)이 AUX 프로토콜을 이용하는 AUX 채널을 통해 전송되는 경우, 명령 비트들(410)은 식별 비트(identification bit(IB))를 포함할 수 있다. 식별 비트 (IB)의 크기는 1비트일 수 있다. 실시 예들에 따라, 식별 비트(IB)가 로직 0인 경우 명령(CMD)은 I2C-over-AUX 명령을 나타내고, 식별 비트(IB)가 로직 1인 경우 명령(CMD)은 native-AUX 명령을 나타낼 수 있다.
명령(CMD)이 상기 I2C-over-AUX 명령인 경우, 명령 비트들(410)은 1비트 크기의 MOT(middle-of-transaction) 비트(MOT)와, 2비트 크기의 리드/라이트 비트들 (RW)을 포함할 수 있다. MOT 비트(MOT)는 명령(CMD)이 현재 계속 전송 중인지 여부를 나타낼 수 있다.
명령(CMD)이 상기 native-AUX 명령인 경우, 명령 비트들(410)은 3비트 크기의 리드/라이트 비트들(RW)을 포함할 수 있다.
어드레스 비트들(420)은 DPCD 레지스터(260), 파라미터 레지스터(280), LUT(300), 제1메모리(320), 제2메모리(340) 및 장치 블록(360) 중에서 리드 작동 또는 라이트 작동이 수행될 장치의 어드레스를 나타낼 수 있다.
상기 리드 작동이 수행될 때, 데이터 비트들(430)은 리드 명령이 수행될 어드레스의 길이(LEN)를 나타낼 수 있다. 데이터 비트들(430)의 크기는 1바이트일 수 있으나 이에 한정되는 것은 아니다.
상기 라이트 작동이 수행될 때, 데이터 비트들(430)은 라이트 명령이 수행될 어드레스의 길이(LEN) 및 라이트 데이터를 포함할 수 있다. 상기 어드레스의 길이 (LEN)의 크기는 1바이트일 수 있고 상기 라이트 데이터의 크기는 n 바이트(n은 자연수)일 수 있다.
또한 명령(500)이 I2C 프로토콜을 이용하는 I2C 버스를 통해 전송되는 경우, 명령(CMD)은 어드레스 비트들(510), 리드/라이트 비트(들)(520) 및 데이터 비트들 (530)을 포함할 수 있다.
어드레스 비트들(510)은 장치 어드레스(511)와 물리 어드레스(513)를 포함할 수 있다. 장치 어드레스(511)는 DPCD 레지스터(260), 파라미터 레지스터(280), LUT (300), 제1메모리(320), 제2메모리(340) 및 장치 블록(360) 중에서 어느 하나를 지정하는 어드레스를 의미할 수 있다.
실시 예들에 따라, DPCD 레지스터(260), 파라미터 레지스터(280), LUT(300), 제1메모리(320), 제2메모리(340) 및 장치 블록(360) 중에서 2 이상이 동일한 장치에 포함될 경우, 장치 어드레스(511)는 상기 장치를 지정하는 어드레스일 수 있다.
물리 어드레스(513)는 장치 어드레스(511)에 의해 지정된 장치 중에서 라이트 작동 또는 리드 작동이 수행되는 부분의 어드레스를 의미할 수 있다.
실시 예들에 따라, 어드레스 비트들(510)은 하나의 종류의 어드레스를 나타낼 수 있다. 상기와 같은 경우, 어드레스 비트들(510)은 DPCD 레지스터(260), 파라미터 레지스터(280), LUT(300), 제1메모리(320), 제2메모리(340) 및 장치 블록 (360) 중에서 어느 하나의 내부 어드레스를 나타낼 수 있다. 실시 예들에 따라, 어드레스 비트들(510)의 크기는 7비트일 수 있으나 이에 한정되는 것은 아니다.
리드/라이트 비트(들)(520)는 리드 작동을 수행할 것인지, 라이트 작동을 수행할 것인지 여부를 나타낼 수 있다. 리드/라이트 비트(들)(520)의 크기는 1비트일 수 있고, 그 이상일 수 있다.
데이터 비트들(530)은 2개 이상의 ACK 비트(531), 1개 이상의 데이터 비트들 (532)과, 1개의 정지 비트를 포함할 수 있다. ACK 비트(531)의 크기는 1비트일 수 있다. 데이터 비트들(532)의 크기는 1바이트일 수 있다. 정지 비트(533)의 크기는 1비트일 수 있다.
ACK 비트(531)는 송신 또는 수신이 제대로 이루어지고 있는지 여부를 확인하는 비트를 포함할 수 있다. 정지 비트(533)는 송신 또는 수신이 끝났음을 나타내는 비트를 포함할 수 있다.
도 3a는 본 발명의 실시 예에 따른 도 1에 도시된 DPCD 레지스터, 파라미터 레지스터 및 LUT의 어드레스를 나타내는 도면이고, 도 3b는 본 발명의 실시 예에 따른 도 1에 도시된 DPCD 레지스터, 파라미터 레지스터 및 LUT의 어드레스를 나타내는 도면이다.
도 3a를 참조하면, DPCD(260), 파라미터 레지스터(280) 및 LUT(300) 각각은 서로 다른 장치에 포함될 수 있다. DPCD(260)의 장치 어드레스(511)는 0X05이고, 파라미터 레지스터(280)의 장치 어드레스(511)는 0X06이고, LUT(300)의 장치 어드레스(511)는 0X07이라고 가정한다. 또한, 액세스하려는 물리 어드레스(513)는 0X100부터 0X200이라고 가정한다.
액세스되는 장치가 LUT(300)인 경우, 어드레스 비트들(510) 중에서 장치 어드레스(511)는 0X07에 대응되는 어드레스일 수 있다. 또한, 어드레스 비트들(510) 중에서 물리 어드레스(513)는 0X100부터 0X200에 대응되는 어드레스일 수 있다. 물리 어드레스(513)는 0X100과 0X200을 포함할 수 있고, 0X100 및 액세스하려는 어드레스의 길이인 100(또는 0X100)을 포함할 수도 있다.
도 3b를 참조하면, 파라미터 레지스터(280)와 LUT(300)는 동일한 장치에 포함될 수 있다. DPCD(260)의 장치 어드레스는 0X05이고, 파라미터 레지스터(280)와 LUT(300)를 포함하는 장치(320)의 장치 어드레스(511)는 0X06이라고 가정한다. 또한, 액세스되는 물리 어드레서(513)는 0X400부터 0X500이라고 가정한다.
액세스되는 장치가 LUT(300)인 경우, 어드레스 비트들(510) 중에서 장치 어드레스(511)는 파라미터 레지스터(280)와 LUT(300)를 포함하는 장치(320)의 장치 어드레스(511)인 0X06에 대응되는 어드레스일 수 있다. 또한, 어드레스 비트들 (510) 중에서 물리 어드레스(513)는 0X400부터 0X500에 대응되는 어드레스일 수 있다. 물리 어드레스(513)는 0X400과 0X500을 포함할 수 있고, 0X400 및 액세스하려는 어드레스의 길이인 100(또는 0X100)을 포함할 수도 있다.
도 3a와 도 3b를 참조하면, LUT(300) 내에서 액세스하려는 부분이 동일하다고 하더라도, 상기 액세스하려는 부분의 물리 어드레스는 LUT(300)가 다른 레지스터들과 동일한 장치에 포함되어 있는지여부에 따라 다를 수 있다.
도 4는 본 발명의 실시 예에 따른 도 1에 도시된 타이밍 컨트롤러에 접속하는 과정을 나타내는 플로우 차트이다. 도 4를 참조하면, 타이밍 컨트롤러(200)는 AUX 채널(AUX CH)을 통해 명령(CMD)을 수신할 수 있다(S100). 명령 분석기(220)는 수신한 명령(CMD)을 분석하고, 분석 결과에 따라 전송 경로는 결정될 수 있다 (S110).
명령(CMD)이 natice-AUX 명령인 경우, 타이밍 컨트롤러(200)는 AUX 채널(AUX CH)을 통해 DPCD 레지스터(260)에 액세스할 수 있다(S120).
명령(CMD)이 I2C-over-AUX 명령인 경우, 명령 분석기(220)는 수신한 명령 (CMD)을 AUX-I2C 변환기(240)로 전송하고, AUX-I2C 변환기(240)는 명령(CMD)을 AUX 포맷에서 I2C 포맷으로 변환할 수 있다(S130). AUX-I2C 변환기(240)는 I2C 포맷으로 변환된 명령(CMD)을 액세스하고자 하는 장치의 해당 어드레스로 전송할 수 있다(S140).
도 5는 본 발명의 실시 예에 따른 테스트 장치의 블록도이다. 도 5를 참조하면, 테스트 장치(110A)는 중앙 처리 장치(central processing unit(CPU); 120), 인터페이스(interface; 130)를 포함할 수 있다.
CPU(120)는 테스트 장치(110A)의 작동을 전반적으로 제어할 수 있다. CPU (120)는 프로세서를 의미할 수 있다. CPU(120)는 인터페이스(130)를 통해 타이밍 컨트롤러(200)로 명령을 전송할 수 있다.
CPU(120)는 장치 드라이버(140), 운영체제(operating system(OS); 150) 및 애플리케이션 레이어(application layer; 140)를 포함할 수 있다.
장치 드라이버(140)는 OS(150)의 구동에 필요한 데이터를 OS(150)로 전송할 수 있다. OS(150)는 애플리케이션 레이어(160)로 로드된 프로그램(600)의 실행을 제어할 수 있다.
애플리케이션 레이어(160)는 프로그램(600)이 실행될 수 있도록 프로그램 (600)을 로드하고, 프로그램(600)을 실행할 수 있다. 프로그램(600)은 제1GUI (graphic user interface, 610)와 제2GUI를 포함할 수 있다. 제1GUI(610)는 장치 어드레스 입력 블록(620), 물리 어드레스 입력 블록(630), 제1데이터 입력 블록 (660), 라이트 버튼(650) 및 리드 버튼(660)을 포함할 수 있다.
장치 어드레스 입력 블록(620)으로 입력된 데이터(DADD)는 장치 어드레스 (511)에 대응되는 데이터일 수 있다. 물리 어드레스 입력 블록(640)으로 입력된 데이터(PADD)는 물리 어드레스(513)에 대응되는 데이터일 수 있다.
제1데이터 입력 블록(630)을 통해 입력된 데이터(IDATA)는 데이터 비트들 (530)에 대응되는 데이터일 수 있다. 라이트 버튼(650)이 선택되면, 데이터(IDATA)를 데이터(DADD)와 데이터(PADD)에 따라 결정된 메모리 영역(260, 280, 또는 300)에 라이트하는 라이트 작동이 실행될 수 있고, 리드 버튼(660)이 선택되면 데이터(DADD)와 데이터(PADD)에 따라 결정된 메모리 영역(260, 280, 또는 300)으로부터 데이터를 리드하는 리드 작동이 실행될 수 있다.
제2GUI(700)는 어드레스 입력 블록(710), 제2데이터 입력 블록(720), 라이트 버튼(730) 및 리드 버튼(740)을 포함할 수 있다.
어드레스 입력 블록(710)로 입력된 데이터(AADD)는 어드레스 비트들(420)에 대응되는 데이터일 수 있다. 제2데이터 입력 블록(720)을 통해 입력된 데이터 (ADATA)는 데이터 비트들(430)에 대응되는 데이터일 수 있다. 라이트 버튼(730)이 선택되면 라이트 작동이 실행될 수 있고, 리드 버튼(740)이 선택되면 리드 작동이 실행될 수 있다.
본 발명은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 디스플레이 포트 전송 시스템
150: 디스플레이 포트 소스
200: 타이밍 컨트롤러
220: 명령 분석기
240: AUX-I2C 변환기
260: DPCD
280: 레지스터
300: LUT
320: 제1메모리
340: 제2메모리
360: 장치 블록

Claims (10)

  1. 내부 레지스터를 포함하는 타이밍 컨트롤러의 작동 방법에 있어서,
    상기 내부 레지스터는 디스플레이 포트 구성 데이터를 저장하는 제1데이터 영역, 상기 타이밍 컨트롤러의 작동과 관련된 파라미터들을 저장하는 제2데이터 영역, 및 상기 타이밍 컨트롤러에 의해 구동되는 디스플레이의 RGB 특성에 따라, 입력되는 디스플레이 신호에 대응되는 출력 값들을 저장하는 제3데이터 영역을 포함하고,
    상기 작동 방법은:
    명령을 수신하고 수신된 상기 명령을 분석하는 단계;
    상기 명령이 native-AUX 명령으로 분석된 것에 응답하여, I2C(inter integrated circuit) 버스를 이용하지 않는 제1 채널을 통해, 상기 제1데이터 영역에 액세스하여 상기 디스플레이 포트 구성 데이터를 저장하는 단계; 및
    상기 명령이 I2C-over-AUX 명령인으로 분석된 것에 응답하여, 상기 I2C 버스를 이용하는 제2 채널을 통해, 상기 제2데이터 영역 또는 상기 제3데이터 영역에 액세스하는 단계를 포함하고,
    상기 제2 채널을 통해 상기 제2데이터 영역 또는 상기 제3데이터 영역에 액세스하는 단계는:
    상기 I2C-over-AUX 명령을 AUX 포맷에서 I2C 포맷으로 변환하는 단계;
    상기 I2C 포맷으로 변환된 상기 I2C-over-AUX 명령을 상기 I2C 버스를 통해 상기 제2데이터 영역 또는 상기 제3데이터 영역에 전송하는 단계; 및
    상기 I2C 포맷으로 변환된 상기 I2C-over-AUX 명령에 응답하여 상기 파라미터들 또는 상기 출력 값들을 저장하는 단계를 포함하는 타이밍 컨트롤러의 작동 방법.
  2. 제1 항에 있어서, 상기 명령은 디스플레이 포트에 포함된 상기 제1 채널을 통해 상기 타이밍 컨트롤러로 전송되는 타이밍 컨트롤러의 작동 방법.
  3. 삭제
  4. 제1 항에 있어서,
    상기 명령은 상기 제2데이터 영역과 상기 제3데이터 영역을 구분하는 어드레스 비트들을 포함하는 타이밍 컨트롤러의 작동 방법.
  5. 제4 항에 있어서,
    상기 제2데이터 영역과 상기 제3데이터 영역 각각은 서로 다른 메모리 장치들 각각에 포함되는 타이밍 컨트롤러의 작동 방법.
  6. 제5 항에 있어서, 상기 어드레스 비트들 중에서 일부 비트들은 상기 제2데이터 영역과 상기 제3데이터 영역 중에서 액세스하려는 데이터 영역의 시작 어드레스를 나타내는 작동 방법.
  7. 제1 항에 있어서,
    상기 제2데이터 영역과 상기 제3데이터 영역은 동일한 메모리 장치에 포함되는 타이밍 컨트롤러의 작동 방법.
  8. 제1 항에 있어서,
    상기 제2채널을 통해 상기 제2데이터 영역 또는 상기 제3데이터 영역에 액세스하는 단계는:
    명령 분석기가 상기 명령을 AUX-I2C 변환기로 전송하는 단계;
    상기 AUX-I2C 변환기가 상기 명령을 상기 AUX 포맷에서 상기 I2C 포맷으로 변환하는 단계; 및
    상기 I2C 버스를 통해, 상기 명령을 상기 AUX-I2C 변환기로부터 상기 제2데이터 영역 또는 상기 제3데이터 영역으로 전송하는 단계를 더 포함하는 타이밍 컨트롤러의 작동 방법.
  9. 제8 항에 있어서,
    상기 제1데이터 영역은 DPCD(display port configuration data) 레지스터를 포함하고; 및
    상기 제2데이터 영역 및 상기 제3데이터 영역은 비-DPCD 레지스터를 포함하고,
    상기 비-DPCD 레지스터는 상기 명령 분석기에 의해 직접 액세스할 수 없고,
    상기 명령을 상기 AUX-I2C 변환기로부터 전송하는 단계는 상기 명령에 포함된 어드레스 비트에 따라 상기 명령을 상기 AUX-I2C 변환기로부터 상기 제2데이터 영역 또는 상기 제3데이터 영역으로 출력하는 단계를 포함하는 타이밍 컨트롤러의 작동 방법.
  10. 타이밍 컨트롤러의 작동을 제어하는 테스트 장치의 작동 방법에 있어서,
    상기 테스트 장치의 운영 체제(OS)를 이용하여 I2C-over-AUX 명령을 실행하도록 구성된 GUI(graphical user interface)를 활성화시키는 단계;
    상기 OS가 상기 GUI를 통해 입력 데이터를 수신하는 단계;
    명령 분석기가 상기 입력 데이터를 분석하고 상기 입력 데이터를 상기 명령 분석기에서 AUX-I2C 변환기로 전송하는 단계;
    상기 AUX-I2C 변환기가, 상기 입력 데이터를 AUX 포맷에서 I2C 포맷으로 변환하는 단계 및 상기 I2C 포맷의 상기 입력 데이터를 상기 AUX-I2C 변환기에서 업데이트할 데이터를 포함하는 상기 타이밍 컨트롤러의 데이터 영역으로 전송하는 단계; 및
    상기 OS가 I2C-over-AUX 채널을 통해 상기 타이밍 컨트롤러의 작동에 관련된 제1데이터와 상기 타이밍 컨트롤러에 의해 구동되는 디스플레이에 관련된 제2데이터 중에서 어느 하나를 업데이트하는 단계를 포함하는 테스트 장치의 작동 방법.
KR1020150143065A 2015-10-13 2015-10-13 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법 KR102437737B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150143065A KR102437737B1 (ko) 2015-10-13 2015-10-13 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법
US15/288,736 US10496589B2 (en) 2015-10-13 2016-10-07 Methods of managing internal register of timing controller and methods of operating test device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150143065A KR102437737B1 (ko) 2015-10-13 2015-10-13 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법

Publications (2)

Publication Number Publication Date
KR20170043375A KR20170043375A (ko) 2017-04-21
KR102437737B1 true KR102437737B1 (ko) 2022-08-29

Family

ID=58499537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150143065A KR102437737B1 (ko) 2015-10-13 2015-10-13 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법

Country Status (2)

Country Link
US (1) US10496589B2 (ko)
KR (1) KR102437737B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108597426B (zh) * 2018-03-26 2021-03-09 武汉精测电子集团股份有限公司 Dp接口中aux通道幅值调节装置及方法
US10997687B1 (en) * 2019-11-18 2021-05-04 Dell Products L.P. Systems and methods for providing universal support for multiple types of graphics processing units

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US8121392B2 (en) * 2004-10-25 2012-02-21 Parata Systems, Llc Embedded imaging and control system
US8723756B2 (en) 2008-01-15 2014-05-13 Synaptics Incorporated System having capability for daisy-chained serial distribution of video display data
US8275232B2 (en) * 2008-06-23 2012-09-25 Mediatek Inc. Apparatus and method of transmitting / receiving multimedia playback enhancement information, VBI data, or auxiliary data through digital transmission means specified for multimedia data transmission
US8380912B2 (en) * 2010-09-24 2013-02-19 Nxp B.V. Transparent repeater device for handling displayport configuration data (DPCD)
US20120133659A1 (en) 2010-11-30 2012-05-31 Ati Technologies Ulc Method and apparatus for providing static frame
CN102543023B (zh) 2012-01-10 2014-04-02 硅谷数模半导体（北京）有限公司 接收设备、视频刷新频率的控制方法、装置及系统
US9224340B2 (en) 2012-05-23 2015-12-29 Dialog Semiconductor Inc. Predictive power control in a flat panel display
US8797340B2 (en) 2012-10-02 2014-08-05 Nvidia Corporation System, method, and computer program product for modifying a pixel value as a function of a display duration estimate
KR101414447B1 (ko) 2013-07-02 2014-07-08 옵티시스 주식회사 이중 모드 디스플레이-포트 커넥터
US9418607B2 (en) 2013-08-07 2016-08-16 Parade Technologies, Ltd. Utilizing gray code to reduce power consumption in display system
KR102106005B1 (ko) 2013-08-22 2020-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US10089962B2 (en) 2013-09-27 2018-10-02 Intel Corporation Display interface partitioning
US20150091837A1 (en) 2013-09-27 2015-04-02 Raman M. Srinivasan Providing Touch Engine Processing Remotely from a Touch Screen
US20150187300A1 (en) 2013-12-31 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Driving circuit of lcd panel, the lcd panel, and lcd device

Also Published As

Publication number Publication date
US20170103037A1 (en) 2017-04-13
US10496589B2 (en) 2019-12-03
KR20170043375A (ko) 2017-04-21

Similar Documents

Publication Publication Date Title
US10043491B2 (en) Semiconductor device and data processing system selectively operating as one of a big endian or little endian system
CN107403601B (zh) 一种显示驱动芯片和终端设备
US7640375B2 (en) DMA controller, method, information processing system, and program for transferring information blocks comprising data and descriptors
US10133497B1 (en) SPI command censoring method and apparatus
US9870725B2 (en) Transmission interface, transmission method, and driving circuit thereof, and display device and electronic device
US9323700B2 (en) Semiconductor integrated circuit and DMA control method of the same
KR102437737B1 (ko) 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법
JP2008293076A (ja) エラー判定プログラム、エラー判定方法、及び、電子機器
KR20070060854A (ko) 멀티 채널 직접 메모리 접근 제어기
WO2022086732A1 (en) Static identifiers for a synchronous interface
KR100595632B1 (ko) 휴대용 단말기의 디스플레이 제어 방법
KR100602278B1 (ko) 플래쉬 메모리
US20090046081A1 (en) Modification device and method for selectively modifying transmission performance of image frame data
KR20070081981A (ko) 중앙처리 장치가 없는 시스템에서의 인터페이스 방법 및장치
US20210056049A1 (en) Communication interface control system
US7882401B2 (en) Chip for use with both high-speed bus and low-speed bus and operation method thereof
KR20070063125A (ko) 데이타 엑세스 장치 및 방법
CN104008010A (zh) 片上系统及其操作方法、及包括片上系统的移动设备
CN116157800A (zh) 数据校准方法和驱动器
CN104217667A (zh) 实现command模式的mipi模组测试方法和测试系统
JP2010025683A (ja) 電子機器
JP2008256527A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant