KR100602278B1 - 플래쉬 메모리 - Google Patents

플래쉬 메모리 Download PDF

Info

Publication number
KR100602278B1
KR100602278B1 KR1020040114231A KR20040114231A KR100602278B1 KR 100602278 B1 KR100602278 B1 KR 100602278B1 KR 1020040114231 A KR1020040114231 A KR 1020040114231A KR 20040114231 A KR20040114231 A KR 20040114231A KR 100602278 B1 KR100602278 B1 KR 100602278B1
Authority
KR
South Korea
Prior art keywords
flash memory
data
input
control logic
output control
Prior art date
Application number
KR1020040114231A
Other languages
English (en)
Other versions
KR20060075446A (ko
Inventor
한창우
이수웅
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040114231A priority Critical patent/KR100602278B1/ko
Publication of KR20060075446A publication Critical patent/KR20060075446A/ko
Application granted granted Critical
Publication of KR100602278B1 publication Critical patent/KR100602278B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리에 관한 것으로서, 특히 외부 컴퓨터에서 씨피유(CPU)를 통하지 않고 직접 데이터를 판독하고 기록할 수 있는 입출력 제어로직이 구비된 플래쉬 메모리에 관한 것이다.
본 발명에 따른 플래쉬 메모리는 씨피유와 데이터 통신을 위한 어드레스 버퍼 및 데이터 버퍼와, 컴퓨터와 직접 연결되어 데이터를 송수신하는 입출력 제어로직과, 상기 입출력 제어로직과 연결되어 제어신호에 따라 데이터를 판독 또는 기록하는 메모리 제어블럭이 포함되어 구성되는 것을 특징으로 한다.
본 발명에 따른 플래쉬 메모리는 플래쉬 메모리 내부에 시리얼 통신방식 또는 패럴렐 통신방식을 수행할 수 있는 입출력 제어로직을 구비하여 외부의 컴퓨터를 통해 직접 플래쉬 메모리의 프로그램을 판독/기록 할 수 있다.
따라서, 씨피유의 제작업체가 다른 경우에도 동일한 컴퓨터 프로그램을 사용하여 플래쉬 메모리에 데이터를 기록하거나 플래쉬 메모리에 기록된 데이터를 판독할 수 있다.
플래쉬 메모리

Description

플래쉬 메모리{FLASH MEMORY}
도 1은 종래의 전자기기에서 ISP 방법을 설명하기 위한 도면.
도 2는 본 발명에 따른 플래쉬 메모리의 구성을 설명하는 도면.
도 3과 도 4는 플래쉬 메모리의 상세 구성을 블럭도로 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10 ; 컴퓨터 20 ; 전자기기
21 ; 플래쉬 메모리 22 ; 어드레스 버퍼
23 ; 데이터 버퍼 24 ; 메모리 제어블럭
25 ; 씨피유 26 ; 통신부
40 ; 전자기기 41 ; 플래쉬 메모리
42 ; 어드레스 버퍼 43 ; 데이터 버퍼
44 ; 메모리 제어블럭 45 ; 씨피유
46 ; 통신부 47 ; 입출력 제어로직
50 ; 플래쉬 메모리 60 ; 플래쉬 메모리
본 발명은 플래쉬 메모리에 관한 것으로서, 특히 외부 컴퓨터에서 씨피유(CPU)를 통하지 않고 직접 데이터를 판독하고 기록할 수 있는 입출력 제어로직이 구비된 플래쉬 메모리에 관한 것이다.
ISP(In System Programming)란 시스템이 동작 중인 상태에서 I2C 통신을 이용하여 플래쉬 메모리(EEPROM 또는 NVRAM)에 데이터(프로그램 코드)를 판독(Read)하거나 기록(Write)하는 것을 말한다.
도 1은 종래의 전자기기에서 ISP 방법을 설명하기 위한 도면이다.
종래의 전자기기(20)는 플래쉬 메모리(Flash Memory)(21)와 씨피유(CPU)(25)가 어드레스 버스(Address Bus)와 데이터 버스(Data Bus)로 연결된다.
상기 플래쉬 메모리(21)는 어드레스 버퍼(Address Buffer)(22)와, 데이터 버퍼(Data Buffer)(23)가 구비되어 상기 어드레스 버스와 데이터 버스를 통해 입력된 신호가 임시로 저장되고, 메모리 제어블럭(Memory Control Block)(24)에 기록된 데이터를 판독하거나 입력된 데이터를 기록할 수 있도록 구성된다.
상기 씨피유(25)는 통신부(26)가 구비되어 외부의 컴퓨터(PC)(10)와 데이터를 송수신한다.
상기와 같은 전자기기(20)는 플래쉬 메모리(21)에 ISP를 하기 위해서는 씨피유(25)가 동작하는 경우에만 DDC 또는 Serial 통신을 통하여 플래쉬 메모리(21)에 데이터를 기록하거나 판독할 수 있도록 구성된다.
즉, 도시된 바와 같이 외부의 컴퓨터(10)는 SCL(Serial-CLock)과 SDA(Serial_DAta)로 씨피유(25)와 연결되고, 상기 씨피유(25)는 플래쉬 메모리(21)와 연결되기 때문에 ISP를 하기 위해서는 반드시 씨피유(25)가 동작하여야 한다.
그러나, 상기와 같은 ISP 방법은 많은 문제점을 가지고 있다.
먼저, 씨피유와 컴퓨터 사이의 통신용 프로그램을 사용하여 ISP를 하여야 하기 때문에 씨피유 제작업체가 다른 경우 각각 다른 프로그램을 사용하여야 하는 문제점이 있다.
그리고, 직렬 통신의 방식에 따라 인터페이스 하드웨어(Interface Hardware)가 달라지기 때문에 ISP 방식도 달라지는 문제가 있다.
또한, 하나의 전자기기에 다양한 씨피유가 존재하는 경우 전자기기의 ISP를 위해서는 다수의 통신용 프로그램을 사용하여야 하는 문제가 있다.
본 발명은 씨피유를 거치지 않고 외부의 컴퓨터와 통신을 할 수 있는 입출력 제어로직이 구비된 플래쉬 메모리를 제공하는 것을 목적으로 한다.
본 발명에 따른 플래쉬 메모리는 씨피유와 데이터 통신을 위한 어드레스 버퍼 및 데이터 버퍼와, 컴퓨터와 직접 연결되어 데이터를 송수신하는 입출력 제어로직과, 상기 입출력 제어로직과 연결되어 제어신호에 따라 데이터를 판독 또는 기록하는 메모리 제어블럭이 포함되어 구성되는 것을 특징으로 한다.
보다 바람직하게, 상기 입출력 제어로직은 상기 컴퓨터와 시리얼 통신방식으로 데이터를 송수신하는 것을 특징으로 한다.
보다 바람직하게, 상기 입출력 제어로직은 상기 컴퓨터와 패럴렐 통신방식으로 데이터를 송수신하는 것을 특징으로 한다.
보다 바람직하게, 상기 컴퓨터와 입출력 제어로직의 통신은 상기 씨피유의 동작 여부와 관계없이 수행되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플래쉬 메모리에 대해 상세히 설명하도록 한다.
도 2는 본 발명에 따른 플래쉬 메모리의 구성을 설명하는 도면이다.
도 2에 도시된 전자기기(40)는 플래쉬 메모리(Flash Memory)(41)와 씨피유(CPU)(45)가 어드레스 버스(Address Bus)와 데이터 버스(Data Bus)로 연결되고, 상기 씨피유(45)는 통신부(46)가 구비되어 외부의 컴퓨터(PC)(10)와 데이터 송수신을 수행한다.
한편, 상기 플래쉬 메모리(41)는 어드레스 버퍼(Address Buffer)(42)와, 데이터 버퍼(Data Buffer)(43)가 구비되어 상기 어드레스 버스와 데이터 버스를 통해 상기 씨피유(45)와 데이터 통신이 가능하도록 구비된다.
따라서, 상기 씨피유(45)를 통하여 메모리 제어블럭(Memory Control Block)(44)에 기록된 데이터를 판독하거나 입력된 데이터를 기록할 수 있도록 구성된다.
또한, 상기 플래쉬 메모리(41)는 외부의 컴퓨터(10)와 직접적인 데이터 통신을 위해 입출력 제어로직(I/O Control Logic)(47)이 구비되고, 상기 입출력 제어로직(47)은 컴퓨터(10)와 SCL(Serial-CLock)과 SDA(Serial_DAta)로 연결된다.
즉, 도 2에 도시된 예는 상기 입출력 제어로직(47)이 상기 컴퓨터(10)와 I2C 방식으로 연결된 것이 보여지고 있다.
상기 컴퓨터(10)와 상기 플래쉬 메모리(41)는 I2C 방식이나 RS232C 방식 등으로 통해 데이터 통신을 할 수 있도록 구비된다.
도 3과 도 4에는 플래쉬 메모리의 상세 구성이 블럭도로 도시되어 있다.
도 3은 시리얼(Serial) 통신방식이 적용된 플래쉬 메모리(50)의 상세 구성이 도시되어 있으며, 도 4에는 패럴렐(Parallel) 통신방식이 적용된 플래쉬 메모리(60)의 상세 구성이 도시되어 있다.
즉, 플래쉬 메모리(40)에 구비된 입출력 제어로직(47)을 통하여 시리얼/패럴렐 통신이 모두 가능하다.
따라서, 상기 컴퓨터(10)는 상기 입출력 제어로직(47)을 통해 상기 메모리 제어블럭(44)에 데이터를 기록하거나 상기 메모리 제어블럭(44)에 기록된 데이터를 판독할 수 있다.
이와 같이, 본 발명에 따른 플래쉬 메모리(41)는 씨피유(45)를 통하여 ISP를 할 수 있으며, 씨피유(45)를 거치지 않고 플래쉬 메모리(41)에 구비된 입출력 제어로직(47)을 통하여 직접 ISP를 수행할 수도 있다.
본 발명에 따른 플래쉬 메모리는 플래쉬 메모리 내부에 시리얼 통신방식 또는 패럴렐 통신방식을 수행할 수 있는 입출력 제어로직을 구비하여 외부의 컴퓨터 를 통해 직접 플래쉬 메모리의 프로그램을 판독/기록 할 수 있다.
따라서, 씨피유의 제작업체가 다른 경우에도 동일한 컴퓨터 프로그램을 사용하여 플래쉬 메모리에 데이터를 기록하거나 플래쉬 메모리에 기록된 데이터를 판독할 수 있다.

Claims (4)

  1. 씨피유와 데이터 통신을 위한 어드레스 버퍼 및 데이터 버퍼와,
    컴퓨터와 직접 연결되어 데이터를 송수신하는 입출력 제어로직과,
    상기 입출력 제어로직과 연결되어 제어신호에 따라 데이터를 판독 또는 기록하는 메모리 제어블럭이 포함되어 구성되는 것을 특징으로 하는 플래쉬 메모리.
  2. 제 1항에 있어서,
    상기 입출력 제어로직은 상기 컴퓨터와 시리얼 통신방식으로 데이터를 송수신하는 것을 특징으로 하는 플래쉬 메모리.
  3. 제 1항에 있어서,
    상기 입출력 제어로직은 상기 컴퓨터와 패럴렐 통신방식으로 데이터를 송수신하는 것을 특징으로 하는 플래쉬 메모리.
  4. 제 1항에 있어서,
    상기 컴퓨터와 입출력 제어로직의 통신은 상기 씨피유의 동작 여부와 관계없이 수행되는 것을 특징으로 하는 플래쉬 메모리.
KR1020040114231A 2004-12-28 2004-12-28 플래쉬 메모리 KR100602278B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114231A KR100602278B1 (ko) 2004-12-28 2004-12-28 플래쉬 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114231A KR100602278B1 (ko) 2004-12-28 2004-12-28 플래쉬 메모리

Publications (2)

Publication Number Publication Date
KR20060075446A KR20060075446A (ko) 2006-07-04
KR100602278B1 true KR100602278B1 (ko) 2006-07-18

Family

ID=37167983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114231A KR100602278B1 (ko) 2004-12-28 2004-12-28 플래쉬 메모리

Country Status (1)

Country Link
KR (1) KR100602278B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100745034B1 (ko) * 2006-06-19 2007-08-01 이우철 근육기능의 통합 진단분석장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003103A (ko) * 1995-06-30 1997-01-28 김주용 디지탈 비데오 디스크용 데이터 디코더 장치 및 방법
WO2004049177A2 (en) 2002-11-21 2004-06-10 Sandisk Corporation Combination non-volatile memory and input-output card with direct memory access
KR20040098625A (ko) * 2002-05-13 2004-11-20 트렉 2000 인터네셔널 엘티디. 휴대용 데이타 저장 장치에 저장되는 데이타를 압축 및압축 해제하기 위한 시스템 및 장치
KR20050003960A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003103A (ko) * 1995-06-30 1997-01-28 김주용 디지탈 비데오 디스크용 데이터 디코더 장치 및 방법
KR20040098625A (ko) * 2002-05-13 2004-11-20 트렉 2000 인터네셔널 엘티디. 휴대용 데이타 저장 장치에 저장되는 데이타를 압축 및압축 해제하기 위한 시스템 및 장치
WO2004049177A2 (en) 2002-11-21 2004-06-10 Sandisk Corporation Combination non-volatile memory and input-output card with direct memory access
KR20050003960A (ko) * 2003-07-04 2005-01-12 삼성전자주식회사 다중 호스트 인터페이스를 지원하는 스마트 카드 겸용이동형 저장 장치 및 이에 대한 인터페이스 방법

Also Published As

Publication number Publication date
KR20060075446A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
CN100454257C (zh) 嵌入式系统
US20070005829A1 (en) Memory card having memory element and card controller thereof
TWI692689B (zh) 記憶卡控制器、記憶卡、使用於記憶卡控制器的方法以及連接至記憶卡的電子裝置
US7739435B2 (en) System and method for enhancing I2C bus data rate
JP2010262698A (ja) 不揮発性半導体記憶装置
US5922055A (en) Method for determining a type of a serial EEPROM and plug and play controller
KR20080080799A (ko) 메모리의 직렬 인터페이스 방법 및 장치
CN110795373B (zh) 一种i2c总线到并行总线的转换方法、终端及存储介质
KR970071302A (ko) 프로세서로부터의 프로그램가능한 판독/기록 억세스 신호 및 이 신호의 형성 방법
US20060143319A1 (en) Method of establishing communication between a usb device and a host
KR100602278B1 (ko) 플래쉬 메모리
US7685343B2 (en) Data access method for serial bus
US20080288674A1 (en) Storage system and storage device
KR102437737B1 (ko) 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법
CN109783407B (zh) 一种基于fpga实现pc与显卡桥接的装置及方法
KR20070102823A (ko) Ｉ２ｃ 프로토콜에서의 어드레스 제어 장치
US5823871A (en) Interface control device for use with TV game equipment
JP4236539B2 (ja) 不揮発性メモリ装置
US20100023668A1 (en) Computer system having multi-function card reader module with pci express interface
US11593284B2 (en) Method for managing an operation for modifying the stored content of a memory device, and corresponding memory device
US9367506B2 (en) Executive device and control method and electronic system thereof
US7714871B2 (en) System and method for controlling display of mobile terminal
KR0136262Y1 (ko) 스마트 카드 리더용 인터페이스 장치
JP2008123450A (ja) 記録媒体及びメモリアクセス可能な電子機器
KR101665667B1 (ko) 낸드 플래시 메모리 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090619

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee