KR101414447B1 - 이중 모드 디스플레이-포트 커넥터 - Google Patents

이중 모드 디스플레이-포트 커넥터 Download PDF

Info

Publication number
KR101414447B1
KR101414447B1 KR1020130077288A KR20130077288A KR101414447B1 KR 101414447 B1 KR101414447 B1 KR 101414447B1 KR 1020130077288 A KR1020130077288 A KR 1020130077288A KR 20130077288 A KR20130077288 A KR 20130077288A KR 101414447 B1 KR101414447 B1 KR 101414447B1
Authority
KR
South Korea
Prior art keywords
signal
auxiliary
display
host
signals
Prior art date
Application number
KR1020130077288A
Other languages
English (en)
Inventor
양동평
정원석
변원길
Original Assignee
옵티시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 옵티시스 주식회사 filed Critical 옵티시스 주식회사
Priority to KR1020130077288A priority Critical patent/KR101414447B1/ko
Priority to JP2014135341A priority patent/JP5784191B2/ja
Priority to EP14175158.6A priority patent/EP2824658A3/en
Priority to US14/322,789 priority patent/US9612990B2/en
Priority to CN201410312178.XA priority patent/CN104282290A/zh
Application granted granted Critical
Publication of KR101414447B1 publication Critical patent/KR101414447B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/18—Use of optical transmission of display information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Bidirectional Digital Transmission (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

본 발명에 따른 이중 모드 디스플레이-포트 커넥터는, VESA(Video Electronics Standards Association)의 디스플레이-포트(Display-Port) 통신 규정에 따라, 호스트 장치와 디스플레이 장치를 서로 연결하는 것으로서, 호스트측 보조 연결부, 디스플레이측 보조 연결부, 및 케이블을 포함한다. 호스트측 보조 연결부와 디스플레이측 보조 연결부 각각은 양방향 변환부 및 직류 균형(balancing)용 코덱(Codec)을 포함한다. 양방향 변환부는, 일측으로부터의 차동 보조 신호들을 단일 보조 신호로 변환하고, 타측으로부터의 단일 보조 신호를 차동 보조 신호들로 변환한다. 직류 균형용 코덱(Codec)은, 일측으로부터의 단일 보조 신호에 대하여 직류 균형용 부호화를 수행하고, 타측으로부터의 부호화 결과의 단일 보조 신호를 복호화한다.

Description

이중 모드 디스플레이-포트 커넥터{Dual mode Display-Port connector}
본 발명은, 이중 모드 디스플레이-포트 커넥터에 관한 것으로서, 보다 상세하게는, VESA(Video Electronics Standards Association)의 디스플레이-포트(Display-Port) 통신 규정에 따라, 호스트 장치와 디스플레이 장치를 서로 연결하는 이중 모드 디스플레이-포트 커넥터에 관한 것이다.
도 1은 VESA의 디스플레이-포트(Display-Port) 통신 규정에 따른 통상적인 디스플레이-포트(Display-Port) 시스템을 보여준다. 도 1에서 참조 부호 112는 호스트측 디스플레이-포트 인터페이스를, 그리고 122는 디스플레이측 디스플레이-포트 인터페이스를 각각 가리킨다. 도 1을 참조하여, 통상적인 디스플레이-포트(Display-Port) 시스템을 설명하면 다음과 같다.
디스플레이 장치(12) 내의 제어부(121)에는, 디스플레이 장치(12)의 구성 정보 및 제어 정보인 EDID(Extended Display Identification Data) 및 디스플레이 장치(12)의 수신-조건 정보인 DPCD(Display-Port Configuration Data)가 기록되어 있다.
호스트 장치(11) 내의 제어부(111)는, 디스플레이-포트(Display-Port) 통신 규정에 따라 디스플레이 장치(12) 내의 직렬 EEPROM에 저장되어 있는 EDID 및 DPCD를 수신한 후, 수신된 EDID 및 DPCD에 따라 주 데이터를 디스플레이 장치(12) 내의 제어부(121)에 전송한다. 여기에서, 주 데이터란 클럭 신호들이 내장된 영상 신호들을 의미한다.
이와 같은 송신 과정에서 호스트 장치(11) 내의 제어부(111)는, VESA(Video Electronics Standards Association)의 디스플레이-포트(Display-Port) 통신 규정에 따라, 디스플레이 장치(12) 내의 제어부(121)와 DPCD의 통신을 수행한다. 이 DPCD의 통신("링크 트레이닝(link training)"을 위한 통신이라 불리움)을 요약하면 다음과 같다.
첫째, 호스트 장치(11) 내의 제어부(111)는, 수신된 DPCD에 따라 호스트 장치(11)의 예정된 전송-조건 정보를 디스플레이 장치(12) 내의 제어부(121)에 전송한다.
둘째, 디스플레이 장치(12) 내의 제어부(121)는 수신된 전송-조건 정보에 따라 주 데이터를 수신한다.
셋째, 디스플레이 장치(12) 내의 제어부(121)는 주 데이터를 수신하는 과정에서 오류가 발생되면, 전송 조건이 자신에 적합하지 않다는 신호를 접속 신호(HPD)를 통하여 호스트 장치(11) 내의 제어부(111)에 전송한다. 예를 들어, 디스플레이 장치(12) 내의 제어부(121)는 논리 1과 0을 반복하는 펄스 열의 접속 신호(HPD)를 호스트 장치(11) 내의 제어부(111)에 전송한다. 참고로, 디스플레이 장치(12)가 정상적으로 동작하는 동안에, 디스플레이 장치(12) 내의 제어부(121)는 논리 1의 접속 신호(HPD : Hot Plug Detection)를 호스트 장치(11) 내의 제어부(111)에 전송한다.
넷째, 전송 조건이 자신에 적합하지 않다는 신호를 접속 신호(HPD)를 통하여 발생되면, 호스트 장치(11) 내의 제어부(111)는 호스트 장치(11)의 예정된 전송-조건 정보를 변경하고, 변경된 전송-조건 정보를 디스플레이 장치(12) 내의 제어부(121)에 전송한다.
그리고 다섯째, 상기 둘째 내지 넷째 단계들이 반복적으로 수행된다.
한편, 호스트 장치(11) 내의 디스플레이-포트(Display-Port) 인터페이스(112)는 주 데이터 송신부(112m) 및 보조 데이터 송수신부(112s)를 포함한다.
주 데이터 송신부(112m)는 제어부(111)로부터의 병렬 주 데이터를 차동 보조 신호들로 변환하고, 8 라인들로 이루어진 4 쌍들의 차동 보조 신호들(L1+L1-, L2+L2-, L3+L3-, L4+L4-)로 전송한다.
보조 데이터 송수신부(112s)는, 2 라인들로 이루어진 1 쌍의 차동 보조 신호들(AUX+, AUX-)을 디스플레이 장치(12)로부터 수신하고, 이를 디스플레이-포트(Display-Port) 통신 규정에 따라 병렬 입력 신호로 변환하여 제어부(111)에 입력한다. 또한 반대로, 보조 데이터 송수신부(112s)는, 제어부(111)로부터의 병렬 출력 신호를 디스플레이-포트(Display-Port) 통신 규정에 따라 차동 보조 신호들로 변환하여, 2 라인들로 이루어진 1 쌍의 차동 보조 신호들(AUX+, AUX-)을 디스플레이 장치(12)에 전송한다.
상기와 같은 보조 데이터 통신에 있어서, 일반적인 단일 모드 디스플레이-포트(Display-Port) 시스템에서는 상기와 같이 차동 보조 신호들에 의한 보조 통신만이 수행된다.
하지만, 이중 모드 디스플레이-포트(Display-Port) 시스템에서는, 사용자의 선택에 따라 차동 보조 신호들에 의한 보조 통신, 또는 I2C(Inter-Integrated Circuit) 신호들에 의한 보조 통신이 수행된다.
호스트 장치(11)의 구성(Configuration) 단자(CNF) 및 디스플레이 장치(12)의 구성(Configuration) 단자(CNF)의 전압 레벨이 낮은 상태인 경우, 차동 보조 신호들에 의한 보조 통신이 수행된다. 호스트 장치(11)의 구성(Configuration) 단자(CNF) 및 디스플레이 장치(12)의 구성(Configuration) 단자(CNF)의 전압 레벨이 높은 상태인 경우, I2C(Inter-Integrated Circuit) 신호들에 의한 보조 통신이 수행된다.
호스트 장치(11)의 구성(Configuration) 단자(CNF)의 전압 레벨이 높은 상태임에 따라 I2C(Inter-Integrated Circuit) 신호들이 선택되어 있는 경우, 보조 데이터 송수신부(112s)는, 직렬 데이터 신호(SDA)를 디스플레이 장치(12)로부터 수신하고, 이를 디스플레이-포트(Display-Port) 통신 규정에 따라 병렬 입력 신호로 변환하여 제어부(111)에 입력한다. 또한 반대로, 보조 데이터 송수신부(112s)는, 제어부(111)로부터의 병렬 출력 신호를 직렬 데이터 신호(SDA)로 변환하고, 변환 결과의 직렬 데이터 신호(SDA)를 클럭 신호(SCL)와 함께 디스플레이 장치(12)에 전송한다.
참고로, I2C(Inter-Integrated Circuit) 신호들에 의한 보조 통신은, 디스플레이-포트(Display-Port) 인터페이스를 DVI(Digital Visual Interface) 또는 HDMI(High-Definition Multimedia Interface)로 전환하는 경우에 필요하다.
도 1에서 참조 부호 HPD는 디스플레이 장치(12)로부터의 접속 신호를 가리킨다. 디스플레이 장치(12)가 동작중인 경우에 접속 신호(HPD)가 논리 "1" 상태이므로, 호스트 장치(11) 내의 제어부(111)는 디스플레이 장치(22)와의 접속 여부를 판단할 수 있다.
디스플레이 장치(12) 내의 제어부(121)는, 디스플레이-포트(Display-Port) 통신 규정에 따라 기록되어 있는 EDID와 DPCD를 호스트 장치(11) 내의 제어부(111)에 전송하고, 호스트 장치(11) 내의 제어부(111)로부터의 주 데이터를 수신한다.
디스플레이 장치(12) 내의 디스플레이-포트(Display-Port) 인터페이스(122)는 주 데이터 수신부(122m) 및 보조 데이터 송수신부(122s)를 포함한다.
주 데이터 수신부(122m)는 8 라인들로 이루어진 4 쌍들의 차동 보조 신호들(L1+L1-, L2+L2-, L3+L3-, L4+L4-)을 디스플레이-포트(Display-Port) 통신 규정에 따라 병렬 입력 신호로 변환하여 제어부(121)에 입력한다.
이중 모드 디스플레이-포트(Display-Port) 시스템에 있어서, 디스플레이 장치(12)의 구성(Configuration) 단자(CNF)의 전압 레벨이 낮은 상태임에 따라 차동 보조 신호들이 선택되어 있는 경우, 보조 데이터 송수신부(122s)는, 제어부(121)로부터의 병렬 출력 신호를 디스플레이-포트(Display-Port) 통신 규정에 따라 차동 보조 신호들로 변환하여, 2 라인들로 이루어진 1 쌍의 차동 보조 신호들(AUX+, AUX-)을 호스트 장치(11)에 전송한다. 또한 반대로, 보조 데이터 송수신부(122s)는, 2 라인들로 이루어진 1 쌍의 차동 보조 신호들(AUX+, AUX-)을 호스트 장치(11)로부터 수신하고, 이를 디스플레이-포트(Display-Port) 통신 규정에 따라 병렬 입력 신호로 변환하여 제어부(121)에 입력한다.
디스플레이 장치(12)의 구성(Configuration) 단자(CNF)의 전압 레벨이 높은 상태임에 따라 I2C(Inter-Integrated Circuit) 신호들이 선택되어 있는 경우, 보조 데이터 송수신부(122s)는, 제어부(121)로부터의 병렬 출력 신호를 I2C(Inter-Integrated Circuit) 신호들에 따른 직렬 데이터 신호(SDA)로 변환하여, 변환 결과의 직렬 데이터 신호(SDA)를 호스트 장치(11)에 전송한다. 또한 반대로, 보조 데이터 송수신부(122s)는, 클럭 신호(SCL) 및 직렬 데이터 신호(SDA)를 호스트 장치(11)로부터 수신하고, 이를 디스플레이-포트(Display-Port) 통신 규정에 따라 병렬 입력 신호로 변환하여 제어부(121)에 입력한다.
이상 도 1을 참조하여 설명되었던 통상적인 이중 모드 디스플레이-포트(Display-Port) 시스템에 의하면, EDID(Extended Display Identification Data) 및 DPCD(Display-Port Configuration Data)가 1 쌍의 차동 보조 신호들(AUX+, AUX-) 또는 I2C(Inter-Integrated Circuit) 신호들로서 장거리로 전송되거나, DPCD의 장거리 통신이 수행될 경우, 노이즈 발생 및 신호 감쇄의 문제점이 발생되고 있다.
본 발명의 실시예는, EDID(Extended Display Identification Data) 및 DPCD(Display-Port Configuration Data)가 차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들로서 장거리로 전송되거나, DPCD의 장거리 통신이 수행될 경우에 발생되는 노이즈 및 신호 감쇄의 문제점을 광 통신에 의하여 해소할 수 있는 이중 모드 디스플레이-포트 커넥터를 제공하고자 한다.
본 발명의 일 측면에 의한 이중 모드 디스플레이-포트 커넥터는, VESA(Video Electronics Standards Association)의 디스플레이-포트(Display-Port) 통신 규정에 따라, 호스트 장치와 디스플레이 장치를 서로 연결하는 이중 모드 디스플레이-포트 커넥터에 있어서, 호스트측 보조 연결부, 디스플레이측 보조 연결부, 및 케이블을 포함한다.
상기 호스트측 보조 연결부는 상기 호스트 장치의 보조(auxiliary) 신호 단자들에 접속된다. 상기 디스플레이측 보조 연결부는 상기 디스플레이 장치의 보조(auxiliary) 신호 단자들에 접속된다. 상기 케이블은 상기 호스트측 보조 연결부와 상기 디스플레이측 보조 연결부 사이를 연결한다.
여기에서, 상기 호스트측 보조 연결부는 양방향 변환부, 직류 균형용 코덱(Codec), 및 버스 스위치를 포함한다.
상기 양방향 변환부는, 일측으로부터의 차동 보조 신호들을 단일 보조 신호로 변환하고, 타측으로부터의 단일 보조 신호를 차동 보조 신호들로 변환한다.
상기 직류 균형용 코덱(Codec)은, 일측으로부터의 단일 보조 신호에 대하여 직류 균형용 부호화를 수행하고, 타측으로부터의 부호화 결과의 단일 보조 신호를 복호화한다.
상기 버스 스위치는, 차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들이 인가되는 공통 신호 라인들을 차동 보조 신호용 라인들 또는 I2C(Inter-Integrated Circuit) 신호용 라인들에 연결한다.
바람직하게는, 상기 호스트측 보조 연결부에 있어서, 상기 호스트 장치의 보조(auxiliary) 신호 단자들로부터 상기 공통 신호 라인들이 도출되어 상기 버스 스위치에 연결된다.
바람직하게는, 상기 호스트측 보조 연결부는, 상기 호스트 장치의 보조(auxiliary) 신호 단자들 중에서 구성(Configuration) 단자의 전압 레벨에 따라 상기 버스 스위치의 스위칭 동작을 제어하는 호스트측 제어부를 더 포함한다.
바람직하게는, 상기 호스트측 보조 연결부는 제1 전-광 변환부, 광-전 변환부 및 제2 전-광 변환부를 더 포함한다.
여기에서, 상기 호스트 장치의 구성(Configuration) 단자의 전압 레벨에 따라 상기 I2C(Inter-Integrated Circuit) 신호들이 선택되어 있는 경우, 상기 제1 전-광 변환부로부터의 클럭 신호는 상기 디스플레이측 보조 연결부에 광 신호로써 전송되고, 상기 디스플레이측 보조 연결부로부터의 직렬 데이터 신호는 상기 광-전 변환부에 광 신호로써 전송되며, 상기 제2 전-광 변환부로부터의 직렬 데이터 신호는 상기 디스플레이측 보조 연결부에 광 신호로써 전송된다.
바람직하게는, 상기 호스트 장치의 구성(Configuration) 단자의 전압 레벨에 따라 상기 차동 보조 신호들이 선택되어 있는 경우, 상기 제1 전-광 변환부로부터의 부호화 결과의 단일 보조 신호는 상기 디스플레이측 보조 연결부에 광 신호로써 전송되고, 상기 디스플레이측 보조 연결부로부터의 부호화 결과의 단일 보조 신호는 상기 광-전 변환부에 광 신호로써 전송된다.
바람직하게는, 상기 양방향 변환부는,
상기 버스 스위치로부터 상기 차동 보조 신호용 라인들을 통하여 입력되는 차동 보조 신호들(AUX+, AUX-)을 단일 보조 신호(Auxhm)로 변환하고, 변환 결과의 단일 보조 신호(Auxhm)를 상기 직류 균형용 코덱(Codec)에 출력하며,
상기 직류 균형용 코덱(Codec)으로부터의 복호화 신호(Auxmh)를 차동 보조 신호들(AUX+, AUX-)로 변환하고, 변환된 차동 보조 신호들(AUX+, AUX-)을 상기 차동 보조 신호용 라인들을 통하여 상기 버스 스위치에 출력한다.
바람직하게는, 상기 직류 균형용 코덱(Codec)은 직류 균형용 부호화부 및 복호화부를 포함한다.
상기 직류 균형용 코덱(Codec)은, 상기 양방향 변환부로부터의 단일 보조 신호(Auxhm)에 대하여 직류 균형용 부호화를 수행하고, 부호화 결과의 단일 보조 신호(Auxhmc)를 상기 제1 전-광 변환부에 출력한다.
상기 복호화부는, 상기 광-전 변환부로부터의 부호화 결과의 단일 보조 신호(Auxmhc)를 복호화하고, 복호화 결과의 단일 보조 신호(Auxmh)를 상기 양방향 변환부에 출력한다.
바람직하게는, 상기 호스트측 보조 연결부를 포함한 호스트측 연결부는 호스트측 주 연결부 및 호스트측 접속신호-단자 연결부를 더 포함한다.
상기 호스트측 주 연결부는 상기 호스트 장치의 주 신호 단자들에 접속된다. 상기 호스트측 접속신호-단자 연결부는 상기 호스트 장치의 접속 신호(HPD : Hot Plug Detection) 단자에 접속된다.
바람직하게는, 상기 디스플레이측 보조 연결부를 포함한 디스플레이측 연결부는 주 연결부 및 디스플레이측 접속신호-단자 연결부를 더 포함한다.
상기 디스플레이측 주 연결부는 상기 디스플레이 장치의 주 신호 단자들에 접속된다. 상기 디스플레이측 접속신호-단자 연결부는 상기 디스플레이 장치의 접속 신호(HPD : Hot Plug Detection) 단자에 접속된다.
바람직하게는, 상기 호스트측 주 연결부로부터 상기 디스플레이측 주 연결부에 전송될 주 데이터가 광 신호로써 전송되고, 상기 디스플레이측 접속신호-단자 연결부로부터 상기 호스트측 접속신호-단자 연결부에 전송될 접속 신호(HPD)가 광 신호로써 전송된다.
바람직하게는, 상기 호스트측 주 연결부는 복수의 감산부들 및 복수의 전-광 변환부들을 포함한다.
상기 복수의 감산부들은 상기 호스트 장치의 주 신호 단자들로부터의 차동 주 신호들(L1+ 내지 L4-)을 각각의 단일 주 신호(L1 내지 L4)로 변환한다.
상기 복수의 전-광 변환부들은, 상기 복수의 감산부들로부터의 각각의 단일 주 신호(L1 내지 L4)를 각각의 광 신호(L1l 내지 L4l)로 변환하고, 변환된 각각의 광 신호(L1l 내지 L4l)를 각각의 광섬유 라인을 통하여 상기 디스플레이측 주 연결부에 전송한다.
바람직하게는, 상기 디스플레이측 주 연결부는 복수의 광-전 변환부들 및 복수의 차동 신호 발생부들을 포함한다.
상기 복수의 광-전 변환부들은, 상기 호스트측 주 연결부로부터 각각의 광섬유 라인을 통하여 입력된 각각의 광 신호(L1l 내지 L4l)를 주 데이터 신호(L1 내지 L4)로 변환한다.
상기 복수의 차동 신호 발생부들은, 상기 복수의 광-전 변환부들 각각으로부터의 주 데이터 신호(L1l 내지 L4l)를 차동 주-데이터 신호(L1+ 내지 L4-)로 변환한다.
본 발명의 일 측면에 의한 이중 모드 디스플레이-포트 커넥터는, VESA(Video Electronics Standards Association)의 디스플레이-포트(Display-Port) 통신 규정에 따라, 호스트 장치와 디스플레이 장치를 서로 연결하는 이중 모드 디스플레이-포트 커넥터에 있어서, 호스트측 보조 연결부, 디스플레이측 보조 연결부, 및 케이블을 포함한다.
상기 호스트측 보조 연결부는 상기 호스트 장치의 보조(auxiliary) 신호 단자들에 접속된다. 상기 디스플레이측 보조 연결부는 상기 디스플레이 장치의 보조(auxiliary) 신호 단자들에 접속된다. 상기 케이블은 상기 호스트측 보조 연결부와 상기 디스플레이측 보조 연결부 사이를 연결한다.
여기에서, 상기 디스플레이측 보조 연결부는 양방향 변환부, 직류 균형용 코덱(Codec), 및 버스 스위치를 포함한다.
상기 양방향 변환부는, 일측으로부터의 차동 보조 신호들을 단일 보조 신호로 변환하고, 타측으로부터의 단일 보조 신호를 차동 보조 신호들로 변환한다.
상기 직류 균형용 코덱(Codec)은, 일측으로부터의 단일 보조 신호에 대하여 직류 균형용 부호화를 수행하고, 타측으로부터의 부호화 결과의 단일 보조 신호를 복호화한다.
상기 버스 스위치는, 차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들이 인가되는 공통 신호 라인들을 차동 보조 신호용 라인들 또는 I2C(Inter-Integrated Circuit) 신호용 라인들에 연결한다.
바람직하게는, 상기 디스플레이측 보조 연결부에 있어서, 상기 디스플레이 장치의 보조(auxiliary) 신호 단자들로부터 상기 공통 신호 라인들이 도출되어 상기 버스 스위치에 연결된다.
바람직하게는, 상기 디스플레이측 보조 연결부는, 상기 호스트 장치의 보조(auxiliary) 신호 단자들 중에서 구성(Configuration) 단자의 전압 레벨에 따라 상기 버스 스위치의 스위칭 동작을 제어하는 디스플레이측 제어부를 더 포함한다.
바람직하게는, 상기 디스플레이측 보조 연결부는 제1 광-전 변환부, 전-광 변환부 및 제2 광-전 변환부를 더 포함한다.
여기에서, 상기 디스플레이 장치의 구성(Configuration) 단자의 전압 레벨에 따라 상기 I2C(Inter-Integrated Circuit) 신호들이 선택되어 있는 경우, 상기 호스트측 보조 연결부로부터의 클럭 신호는 상기 제1 광-전 변환부에 광 신호로써 전송되고, 상기 전-광 변환부로부터의 직렬 데이터 신호는 상기 호스트측 보조 연결부에 광 신호로써 전송되며, 상기 호스트측 보조 연결부로부터의 직렬 데이터 신호는 상기 제2 광-전 변환부에 광 신호로써 전송된다.
바람직하게는, 상기 디스플레이 장치의 구성(Configuration) 단자의 전압 레벨에 따라 상기 차동 보조 신호들이 선택되어 있는 경우, 상기 호스트측 보조 연결부로부터의 부호화 결과의 단일 보조 신호는 상기 제1 광-전 변환부에 광 신호로써 전송되고, 상기 전-광 변환부로부터의 부호화 결과의 단일 보조 신호는 상기 호스트측 보조 연결부에 광 신호로써 전송된다.
바람직하게는, 상기 디스플레이측 보조 연결부의 양방향 변환부는,
상기 디스플레이측 보조 연결부의 버스 스위치로부터 상기 차동 보조 신호용 라인들을 통하여 입력되는 차동 보조 신호들(AUX+, AUX-)을 단일 보조 신호(Auxmh)로 변환하고, 변환 결과의 단일 보조 신호(Auxmh)를 상기 직류 균형용 코덱(Codec)에 출력하며,
상기 직류 균형용 코덱(Codec)으로부터의 복호화 신호(Auxhm)를 차동 보조 신호들(AUX+, AUX-)로 변환하고, 변환 결과의 차동 보조 신호들(AUX+, AUX-)을 상기 차동 보조 신호용 라인들을 통하여 상기 버스 스위치에 출력한다.
바람직하게는, 상기 직류 균형용 코덱(Codec)은 직류 균형용 부호화부 및 복호화부를 포함한다.
상기 직류 균형용 부호화부는, 상기 양방향 변환부로부터의 단일 보조 신호(Auxmh)에 대하여 직류 균형용 부호화를 수행하고, 부호화 결과의 단일 보조 신호(Auxmhc)를 상기 전-광 변환부에 출력한다.
상기 복호화부는, 상기 제1 광-전 변환부로부터의 부호화 결과의 단일 보조 신호(Auxhmc)를 복호화하고, 복호화 결과의 단일 보조 신호(Auxhm)를 상기 양방향 변환부에 출력한다.
본 발명의 일 실시예의 상기 이중 모드 디스플레이-포트 커넥터에 의하면, 양방향의 차동 보조 신호들이 광 신호로써 송수신될 수 없는 난제가 상기 호스트측 보조 연결부 또는 상기 디스플레이측 보조 연결부의 상기 양방향 변환부에 의하여 해소될 수 있다.
또한, EDID(Extended Display Identification Data), DPCD(Display-Port Configuration Data), 및 DPCD의 "링크 트레이닝(link training)"을 위한 통신 데이터가 직류 불균형(DC unbalance)을 이루는데, 이로 인하여 광 신호로써 송수신될 수 없는 난제가 상기 호스트측 보조 연결부 또는 상기 디스플레이측 보조 연결부의 상기 직류 균형용 코덱(Codec)에 의하여 해소될 수 있다.
더 나아가, 이중 모드임에 따라 차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들이 광 신호로써 송수신될 수 없는 난제가 상기 호스트측 보조 연결부 또는 상기 디스플레이측 보조 연결부의 버스 스위치에 의하여 해소될 수 있다.
따라서, 본 실시예의 상기 이중 모드 디스플레이-포트 커넥터에 의하면, 상기 호스트측 보조 연결부와 상기 디스플레이측 보조 연결부 사이에서 광 통신이 실현될 수 있다.
이에 따라, EDID(Extended Display Identification Data) 및 DPCD(Display-Port Configuration Data)가 차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들로서 장거리로 전송되거나, DPCD의 장거리 통신이 수행될 경우에 발생되는 노이즈 및 신호 감쇄의 문제점이 해소될 수 있다.
도 1은 통상적인 디스플레이-포트(Display-Port) 시스템을 보여주는 블록도이다.
도 2는 본 발명의 일 실시예에 의한 이중 모드 디스플레이-포트 커넥터가 사용된 이중 모드 디스플레이-포트(Display-Port) 시스템을 보여주는 블록도이다.
도 3은 도 2의 이중 모드 디스플레이-포트 커넥터의 호스트측 보조 연결부의 내부 구성을 보여주는 블록도이다.
도 4는 도 3의 양방향 변환부의 내부 구성을 보여주는 블록도이다.
도 5는 도 2의 이중 모드 디스플레이-포트 커넥터의 디스플레이측 보조 연결부의 내부 구성을 보여주는 블록도이다.
도 6은 도 5의 양방향 변환부의 내부 구성을 보여주는 블록도이다.
도 7은 도 6에서 차동 보조 신호들과 단일 보조 신호들의 관계를 보여주는 파형도이다.
도 8은 본 발명의 또다른 실시예에 의한 이중 모드 디스플레이-포트 커넥터가 사용된 이중 모드 디스플레이-포트(Display-Port) 시스템을 보여주는 블록도이다.
도 9는 도 8의 이중 모드 디스플레이-포트 커넥터의 호스트측 주 연결부의 내부 구성을 보여주는 블록도이다.
도 10은 도 8의 이중 모드 디스플레이-포트 커넥터의 디스플레이측 주 연결부의 내부 구성을 보여주는 블록도이다.
하기의 설명 및 첨부된 도면은 본 발명에 따른 동작을 이해하기 위한 것이며, 본 기술 분야의 통상의 기술자가 용이하게 구현할 수 있는 부분은 생략될 수 있다.
또한 본 명세서 및 도면은 본 발명을 제한하기 위한 목적으로 제공된 것은 아니고, 본 발명의 범위는 청구의 범위에 의하여 정해져야 한다. 본 명세서에서 사용된 용어들은 본 발명을 가장 적절하게 표현할 수 있도록 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 2는 본 발명의 일 실시예에 의한 이중 모드 디스플레이-포트 커넥터(21 내지 23)가 사용된 이중 모드 디스플레이-포트(Display-Port) 시스템을 보여준다. 도 2에서 도 1과 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 즉, 이중 모드 디스플레이-포트(Display-Port) 시스템에 대해서는 도 1을 참조하여 설명된 바와 같으므로, 본 발명의 일 실시예에 의한 이중 모드 디스플레이-포트 커넥터(21 내지 23) 및 이와 관련된 사항에 대해서만 설명하기로 한다.
도 2를 참조하면, 본 발명의 일 실시예에 의한 이중 모드 디스플레이-포트 커넥터(21 내지 23)는, VESA(Video Electronics Standards Association)의 디스플레이-포트(Display-Port) 통신 규정에 따라, 호스트 장치(11)와 디스플레이 장치(12)를 서로 연결하는 것으로서, 호스트측 보조 연결부(21a), 디스플레이측 보조 연결부(22a), 및 케이블(23)을 포함한다.
호스트측 보조 연결부(21a)는 호스트측 연결부(21)에 포함되고, 디스플레이측 보조 연결부(22a)는 디스플레이측 연결부(22)에 포함된다.
호스트측 보조 연결부(21a)는 호스트 장치(11)의 보조(auxiliary) 신호 단자들에 접속된다. 디스플레이측 보조 연결부(21b)는 디스플레이 장치(12)의 보조(auxiliary) 신호 단자들에 접속된다.
호스트측 보조 연결부(21a)와 디스플레이측 보조 연결부(21b) 사이의 통신 모드는 호스트 장치(11)의 구성(Configuration) 단자(CNF) 및 디스플레이 장치(12)의 구성(Configuration) 단자(CNF)의 전압 레벨에 따라 결정된다.
호스트 장치(11)의 구성(Configuration) 단자(CNF) 및 디스플레이 장치(12)의 구성(Configuration) 단자(CNF)의 전압 레벨이 낮은 상태인 경우, 차동 보조 신호들에 의한 보조 통신이 수행된다. 호스트 장치(11)의 구성(Configuration) 단자(CNF) 및 디스플레이 장치(12)의 구성(Configuration) 단자(CNF)의 전압 레벨이 높은 상태인 경우, I2C(Inter-Integrated Circuit) 신호들에 의한 보조 통신이 수행된다.
케이블(23)에 있어서, 호스트측 보조 연결부(21a)로부터 디스플레이측 보조 연결부(22a)에 전송될 단일 보조 신호(Auxhml) 또는 I2C(Inter-Integrated Circuit) 신호들(SCL, SDAR)은 본 실시예에 의하여 광 신호로서 광 섬유 라인들을 통하여 전송된다. 디스플레이측 보조 연결부(22a)로부터 호스트측 보조 연결부(21a)에 전송될 단일 보조 신호(Auxmhl) 또는 I2C(Inter-Integrated Circuit) 신호(SDAL)는 본 실시예에 의하여 광 신호로서 광 섬유 라인들을 통하여 전송된다.
I2C(Inter-Integrated Circuit) 신호들에 의한 보조 통신이 수행될 경우, 호스트측 보조 연결부(21a)로부터 디스플레이측 보조 연결부(22a)에 전송될 단일 보조 신호(Auxhml) 또는 I2C(Inter-Integrated Circuit) 신호들(SCL, SDAR)은 클럭 신호(SCL)와 직렬 데이터 신호(SDAR)이다. 디스플레이측 보조 연결부(22a)로부터 호스트측 보조 연결부(21a)에 전송될 I2C(Inter-Integrated Circuit) 신호(SDAL)는 직렬 데이터 신호(SDAL)이다.
본 실시예의 경우, 차동 주-데이터 신호들(L1+ 내지 L4-) 및 접속 신호(HPD)는 종래의 기술처럼 전기 전송 라인들을 통하여 전송된다.
호스트측 보조 연결부(21a)와 디스플레이측 보조 연결부(22a) 각각에 대해서는 도 3 내지 7을 참조하여 상세하게 설명될 것이다.
도 3은 도 2의 이중 모드 디스플레이-포트 커넥터(21 내지 23)의 호스트측 보조 연결부(21a)의 내부 구성을 보여준다. 도 3에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
도 2 및 3을 참조하면, 호스트측 보조 연결부(21a)는 양방향 변환부(31), 직류 균형용 코덱(Codec, 32), 제1 전-광 변환부(33), 광-전 변환부(34), 제2 전-광 변환부(33), 버스 스위치(36), 및 호스트측 제어부(37)를 포함한다.
버스 스위치(36)에는 호스트 장치(11)의 보조 데이터 송수신부(112s)의 보조(auxiliary) 신호 단자들로부터 공통 신호 라인들이 도출되어 연결된다.
호스트측 제어부(37)는 호스트 장치(11)의 보조 데이터 송수신부(112s)의 보조(auxiliary) 신호 단자들 중에서 구성(Configuration) 단자(CNF)의 전압 레벨에 따라 버스 스위치(36)의 스위칭 동작을 제어한다.
호스트측 제어부(37)에 의하여 동작하는 버스 스위치(36)는, 차동 보조 신호들(AUX+, AUX-) 또는 I2C(Inter-Integrated Circuit) 신호들(SCL, SDA)이 인가되는 공통 신호 라인들을 차동 보조 신호용 라인들 또는 I2C(Inter-Integrated Circuit) 신호용 라인들에 연결한다.
따라서, 이중 모드임에 따라 차동 보조 신호들(AUX+, AUX-) 또는 I2C(Inter-Integrated Circuit) 신호들(SCL, SDA)이 광 신호로써 송수신될 수 없는 난제가 버스 스위치(36)에 의하여 해소될 수 있다.
호스트측 보조 연결부(21a)에서의 양방향 변환부(31)는, 버스 스위치(36)로부터 차동 보조 신호용 라인들을 통하여 입력되는 차동 보조 신호들(AUX+, AUX-)을 단일 보조 신호(Auxhm)로 변환하고, 변환 결과의 단일 보조 신호(Auxhm)를 직류 균형용 코덱(Codec, 32)에 출력한다.
또한, 양방향 변환부(31)는, 직류 균형용 코덱(Codec, 32)으로부터의 복호화 신호(Auxmh)를 차동 보조 신호들(AUX+, AUX-)로 변환하고, 변환 결과의 차동 보조 신호들(AUX+, AUX-)을 차동 보조 신호용 라인들을 통하여 버스 스위치(36)에 출력한다.
따라서, 양방향의 차동 보조 신호들(AUX+, AUX-)이 광 신호로써 송수신될 수 없는 난제가 양방향 변환부(31)에 의하여 해소될 수 있다.
호스트측 보조 연결부(21a)에서의 직류 균형용 코덱(Codec, 32)은 직류 균형용 부호화부(32c) 및 복호화부(32d)를 포함한다.
직류 균형용 부호화부(32c)는, 양방향 변환부(31)로부터의 단일 보조 신호(Auxhm)에 대하여 직류 균형용 부호화를 수행하고, 부호화 결과의 단일 보조 신호(Auxhmc)를 제1 전-광 변환부(33)에 출력한다.
복호화부(32d)는 광-전 변환부(34)로부터의 부호화 결과의 단일 보조 신호(Auxmhc)를 복호화하고, 복호화 결과의 단일 보조 신호(Auxmh)를 양방향 변환부(31)에 출력한다.
본 실시예의 경우, 직류 균형용 부호화를 위하여 8 비트의 보조 데이터가 10 비트로 부호화되고, 10 비트로 부호화된 데이터가 8 비트의 보조 데이터로 복호화된다.
따라서, EDID(Extended Display Identification Data), DPCD(Display-Port Configuration Data), 및 DPCD의 "링크 트레이닝(link training)"을 위한 통신 데이터가 직류 불균형(DC unbalance)을 이루는데, 이로 인하여 광 신호로써 송수신될 수 없는 난제가 직류 균형용 코덱(Codec, 32)에 의하여 해소될 수 있다.
호스트측 보조 연결부(21a)에서의 제1 전-광 변환부(33)는, 직류 균형용 부호화부(32c)로부터의 부호화 결과의 단일 보조 신호(Auxhmc) 또는 버스 스위치(36)로부터의 I2C(Inter-Integrated Circuit)의 클럭 신호(SCL)를 광 신호(Auxhml 또는 SCL)로 변환하고, 변환 결과의 광 신호(Auxhml 또는 SCL)를 케이블(23) 내의 제1 광 섬유 라인을 통하여 디스플레이측 보조 연결부(22a)에 전송한다.
호스트측 보조 연결부(21a)에서의 광-전 변환부(34)는, 디스플레이측 보조 연결부(122s)로부터 케이블(23) 내의 제2 광 섬유 라인을 통하여 입력되는 광 신호(Auxmhl 또는 SDAL)를 단일 보조 신호(Auxmhc) 또는 I2C(Inter-Integrated Circuit)의 클럭 신호(SCL)로 변환한다. 변환 결과의 단일 보조 신호(Auxmhc)는 복호화부(32d)에 입력되고, I2C(Inter-Integrated Circuit)의 클럭 신호(SCL)는 버스 스위치(36)에 입력된다.
호스트측 보조 연결부(21a)에서의 제2 전-광 변환부(33)는, 버스 스위치(36)로부터의 I2C(Inter-Integrated Circuit)의 직렬 데이터 신호(SDA)를 광 신호(SDAR)로 변환하고, 변환 결과의 광 신호(SDAR)를 케이블(23) 내의 제3 광 섬유 라인을 통하여 디스플레이측 보조 연결부(22a)에 전송한다.
도 4는 도 3의 양방향 변환부(31)의 내부 구성을 보여준다.
도 2 내지 4를 참조하면, 호스트측 보조 연결부(21a)에서의 양방향 변환부(31)는 감산부(41) 및 차동 신호 발생부(42)를 포함한다.
감산부(41)는 버스 스위치(36)의 차동 보조 신호용 라인들로부터의 차동 보조+ 신호(AUX+)에서 차동 보조- 신호(AUX-)가 감산된 결과인 단일 보조 신호(Auxhm)를 발생시킨다. 이 경우, 양방향 제어부(43)가 높은 논리의 인에이블(enable) 제어 신호를 발생시키므로, 감산부(41)의 인에이블 단자(EN)에 높은 논리의 인에이블 제어 신호가 입력되어 감산부(41)가 인에이블(enable)되고, 인버터(44)로부터 낮은 논리의 인에이블 제어 신호가 차동 신호 발생부(42)의 인에이블 단자(EN)에 입력되어 차동 신호 발생부(42)가 디스에이블(disable)된다.
차동 신호 발생부(42)는 복호화부(32d)로부터의 단일 보조 신호(Auxmh)를 차동 보조 신호들(AUX+, AUX-)로 변환하고, 변환 결과의 차동 보조 신호들(AUX+, AUX-)을 차동 보조 신호용 라인들을 통하여 버스 스위치(36)에 출력한다. 이 경우, 양방향 제어부(43)가 낮은 논리의 인에이블(enable) 제어 신호를 발생시키므로, 감산부(41)의 인에이블 단자(EN)에 낮은 논리의 인에이블 제어 신호가 입력되어 감산부(41)가 디스에이블(disable)되고, 인버터(44)로부터 높은 논리의 인에이블 제어 신호가 차동 신호 발생부(42)의 인에이블 단자(EN)에 입력되어 차동 신호 발생부(42)가 인에이블(enable)된다.
도 5는 도 2의 이중 모드 디스플레이-포트 커넥터(21 내지 23)의 디스플레이측 보조 연결부(22a)의 내부 구성을 보여준다. 도 2 및 5를 참조하면, 디스플레이측 보조 연결부(22a)는 양방향 변환부(51), 직류 균형용 코덱(Codec, 52), 전-광 변환부(53), 제1 광-전 변환부(54), 제2 광-전 변환부(55), 버스 스위치(56), 및 디스플레이측 제어부(57)를 포함한다.
버스 스위치(56)에는 디스플레이 장치(12)의 보조 데이터 송수신부(122s)의 보조 신호 단자들로부터 공통 신호 라인들이 도출되어 연결된다.
디스플레이측 제어부(57)는 디스플레이 장치(12)의 보조 데이터 송수신부(122s)의 보조(auxiliary) 신호 단자들 중에서 구성(Configuration) 단자(CNF)의 전압 레벨에 따라 버스 스위치(56)의 스위칭 동작을 제어한다.
디스플레이측 제어부(57)에 의하여 동작하는 버스 스위치(56)는, 차동 보조 신호들(AUX+, AUX-) 또는 I2C(Inter-Integrated Circuit) 신호들(SCL, SDA)이 인가되는 공통 신호 라인들을 차동 보조 신호용 라인들 또는 I2C(Inter-Integrated Circuit) 신호용 라인들에 연결한다.
따라서, 이중 모드임에 따라 차동 보조 신호들(AUX+, AUX-) 또는 I2C(Inter-Integrated Circuit) 신호들(SCL, SDA)이 광 신호로써 송수신될 수 없는 난제가 버스 스위치(56)에 의하여 해소될 수 있다.
디스플레이측 보조 연결부(22a)에서의 양방향 변환부(51)는, 버스 스위치(56)로부터 차동 보조 신호용 라인들을 통하여 입력되는 차동 보조 신호들(AUX+, AUX-)을 단일 보조 신호(Auxmh)로 변환하고, 변환 결과의 단일 보조 신호(Auxmh)를 직류 균형용 코덱(Codec, 52)에 출력한다.
또한, 양방향 변환부(51)는, 직류 균형용 코덱(Codec, 52)으로부터의 복호화 신호(Auxhm)를 차동 보조 신호들(AUX+, AUX-)로 변환하고, 변환 결과의 차동 보조 신호들(AUX+, AUX-)을 차동 보조 신호용 라인들을 통하여 버스 스위치(56)에 출력하다.
따라서, 양방향의 차동 보조 신호들(AUX+, AUX-)이 광 신호로써 송수신될 수 없는 난제가 양방향 변환부(51)에 의하여 해소될 수 있다.
디스플레이측 보조 연결부(22a)에서의 직류 균형용 코덱(Codec, 52)은 직류 균형용 부호화부(52c) 및 복호화부(52d)를 포함한다.
직류 균형용 부호화부(52c)는, 양방향 변환부(51)로부터의 단일 보조 신호(Auxmh)에 대하여 직류 균형용 부호화를 수행하고, 부호화 결과의 단일 보조 신호(Auxmhc)를 전-광 변환부(53)에 출력한다.
복호화부(52d)는, 제1 광-전 변환부(54)로부터의 부호화 결과의 단일 보조 신호(Auxhmc)를 복호화하고, 복호화 결과의 단일 보조 신호(Auxhm)를 양방향 변환부(51)에 출력한다.
상기한 바와 같이, 본 실시예의 경우, 직류 균형용 부호화를 위하여 8 비트의 보조 데이터가 10 비트로 부호화되고, 10 비트로 부호화된 데이터가 8 비트의 보조 데이터로 복호화된다.
따라서, EDID(Extended Display Identification Data), DPCD(Display-Port Configuration Data), 및 DPCD의 "링크 트레이닝(link training)"을 위한 통신 데이터가 직류 불균형(DC unbalance)을 이루는데, 이로 인하여 광 신호로써 송수신될 수 없는 난제가 직류 균형용 코덱(Codec, 52)에 의하여 해소될 수 있다.
디스플레이측 보조 연결부(22a)에서의 전-광 변환부(53)는, 직류 균형용 부호화부(52c)로부터의 부호화 결과의 단일 보조 신호(Auxmhc) 또는 버스 스위치(56)로부터의 I2C(Inter-Integrated Circuit)의 직렬 데이터 신호(SDA)를 광 신호(Auxmhl 또는 SDAL)로 변환한다. 변환 결과의 광 신호(Auxmhl 또는 SDAL)는 케이블(23) 내의 제2 광 섬유 라인을 통하여 호스트측 보조 연결부(21a)에 전송된다.
디스플레이측 보조 연결부(22a)에서의 제1 광-전 변환부(54)는, 호스트측 보조 연결부(21a)로부터 케이블(23) 내의 제1 광 섬유 라인을 통하여 입력되는 광 신호(Auxhml 또는 SCL)를 단일 보조 신호(Auxhmc) 또는 I2C(Inter-Integrated Circuit)의 클럭 신호(SCL)로 변환한다. 변환 결과의 단일 보조 신호(Auxhmc)는 복호화부(52d)에 입력되고, 변환 결과의 I2C(Inter-Integrated Circuit)의 클럭 신호(SCL)는 버스 스위치(56)에 입력된다.
디스플레이측 보조 연결부(22a)에서의 제2 광-전 변환부(55)는, 호스트측 보조 연결부(21a)로부터 케이블(23) 내의 제3 광 섬유 라인을 통하여 입력되는 광 신호(SDAR)를 I2C(Inter-Integrated Circuit)의 직렬 데이터 신호(SDA)로 변환한다. 변환 결과의 직렬 데이터 신호(SDA)는 버스 스위치(56)에 입력된다.
도 6은 도 5의 양방향 변환부(51)의 내부 구성을 보여준다.
도 2, 5 및 6을 참조하면, 디스플레이측 보조 연결부(22a)에서의 양방향 변환부(51)는 감산부(61) 및 차동 신호 발생부(62)를 포함한다.
감산부(61)는, 버스 스위치(56)로부터 차동 보조 신호용 라인들을 통하여 입력되는 차동 보조+ 신호(AUX+)에서 차동 보조- 신호(AUX-)가 감산된 결과인 단일 보조 신호(Auxmh)를 발생시킨다. 이 경우, 양방향 제어부(63)가 높은 논리의 인에이블(enable) 제어 신호를 발생시키므로, 감산부(61)의 인에이블 단자(EN)에 높은 논리의 인에이블 제어 신호가 입력되어 감산부(61)가 인에이블(enable)되고, 인버터(64)로부터 낮은 논리의 인에이블 제어 신호가 차동 신호 발생부(62)의 인에이블 단자(EN)에 입력되어 차동 신호 발생부(62)가 디스에이블(disable)된다.
차동 신호 발생부(62)는 복호화부(52d)로부터의 단일 보조 신호(Auxhm)를 차동 보조 신호들(AUX+, AUX-)로 변환한다. 변환 결과의 차동 보조 신호들(AUX+, AUX-)은 차동 보조 신호용 라인들을 통하여 버스 스위치(56)에 입력된다. 이 경우, 양방향 제어부(63)가 낮은 논리의 인에이블(enable) 제어 신호를 발생시키므로, 감산부(61)의 인에이블 단자(EN)에 낮은 논리의 인에이블 제어 신호가 입력되어 감산부(61)가 디스에이블(disable)되고, 인버터(64)로부터 높은 논리의 인에이블 제어 신호가 차동 신호 발생부(62)의 인에이블 단자(EN)에 입력되어 차동 신호 발생부(62)가 인에이블(enable)된다.
도 7은 도 6에서 차동 보조 신호들(AUX+, AUX-)과 단일 보조 신호들(AUXmh, AUXhm)의 관계를 보여준다. 도 7에서 (a)는 차동 보조 신호들(AUX+, AUX-)의 파형을, 그리고 (b)는 단일 보조 신호들(AUXmh, AUXhm)의 파형을 가리킨다.
도 6 및 7을 참조하면, 보조+ 신호 단자와 보조- 신호 단자에서 입력되거나 출력되는 차동 보조 신호들(AUX+, AUX-)은, 중간 정극성 전위(VCM)를 기준으로 하여 낮은 정극성 전위(VD -) 또는 정극성 전위(VD +)를 가지되, 서로 반전된다. 즉, 차동 보조 신호들(AUX+, AUX-)은 서로 일정한 전위차(VDIFF)를 가진다.
단일 보조 신호들(AUXmh, AUXhm)의 경우, 차동 보조 신호들(AUX+, AUX-)의 중간 정극성 전위(VCM)가 접지 전위인 0 V(볼트)로, 차동 보조 신호들(AUX+, AUX-)의 낮은 정극성 전위(VD -)가 부극성 전위로, 그리고 차동 보조 신호들(AUX+, AUX-)의 높은 정극성 전위(VD +)가 정극성 전위로 각각 대응된다.
이와 같이 대응된 상태에서, 차동 보조 신호들(AUX+, AUX-)의 보조 신호(AUX+)에서 보조 신호(AUX-)를 감산하면 단일 보조 신호(AUXmh)가 얻어진다. 따라서, 단일 보조 신호(AUXmh, AUXhm)의 펄스 높이(2VDIFF)는 차동 보조 신호들(AUX+, AUX-) 사이의 전위차(VDIFF)의 2 배이다.
예를 들어, t1 내지 t2 사이에서 논리 0의 신호가 얻어지며, t2 내지 t3 사이에서 논리 1의 신호가 얻어진다.
물론, 차동 신호 발생부(62)는 상기 과정들을 역으로 수행한다.
도 8은 본 발명의 또다른 실시예에 의한 이중 모드 디스플레이-포트 커넥터(81 내지 83)가 사용된 이중 모드 디스플레이-포트(Display-Port) 시스템을 보여준다. 도 8에서 도 2와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다.
따라서, 이하에서는 도 2의 실시예에 대한 추가적 차이점들만을 설명하기로 한다.
도 8을 참조하면, 상기 호스트측 보조 연결부(21a)를 포함한 호스트측 연결부(81)가 호스트측 주 연결부(81b) 및 호스트측 접속신호-단자 연결부(81c)를 더 포함한다.
호스트측 주 연결부(81b)는 호스트 장치(11)의 주 신호(L1+ 내지 L4-) 단자들에 접속된다.
호스트측 접속신호-단자 연결부(81c)는 호스트 장치(11)의 접속 신호(HPD : Hot Plug Detection) 단자에 접속된다.
이와 대응하여, 상기 디스플레이측 보조 연결부(22a)를 포함한 디스플레이측 연결부(82)는 디스플레이측 주 연결부(82b) 및 디스플레이측 접속신호-단자 연결부(82c)를 더 포함한다.
디스플레이측 주 연결부(82b)는 디스플레이 장치(12)의 주 신호(L1+ 내지 L4-) 단자들에 접속된다.
디스플레이측 접속신호-단자 연결부(82c)는 디스플레이 장치(12)의 접속 신호(HPD : Hot Plug Detection) 단자에 접속된다.
여기에서, 호스트측 주 연결부(81b)로부터 디스플레이측 주 연결부(82b)에 전송될 주 데이터(L1+ 내지 L4-)가 광 신호로써 전송된다. 또한, 디스플레이측 접속신호-단자 연결부(82c)로부터 호스트측 접속신호-단자 연결부(81c)에 전송될 접속 신호(HPD)가 광 신호로써 전송된다.
여기에서, 접속 신호(HPD)는 차동 신호들이 아닌 단일 신호이다.
따라서, 디스플레이측 접속신호-단자 연결부(82c)는, 디스플레이 장치(12)의 접속신호-단자로부터의 접속 신호(HPD)를 광 신호로 변환하고, 변환 결과의 광 신호를 광섬유 라인을 통하여 호스트측 접속신호-단자 연결부(81c)에 전송하는 전-광 변환부이다.
또한, 호스트측 접속신호-단자 연결부(81c)는, 디스플레이측 접속신호-단자 연결부(82c)로부터 광섬유 라인을 통하여 입력되는 접속 신호(HPD)를 전기 신호로 변환하는 광-전 변환부이다.
도 9는 도 8의 이중 모드 디스플레이-포트 커넥터(81 내지 83)의 호스트측 주 연결부(81b)의 내부 구성을 보여준다.
도 8 및 9를 참조하면, 호스트측 주 연결부(81b)는 4 개의 감산부들(901 내지 904) 및 4 개의 전-광 변환부들(911 내지 914)을 포함한다.
4 개의 감산부들(901 내지 904)은 호스트 장치(11)의 주 신호 단자들로부터의 차동 주 신호들(L1+ 내지 L4-)을 각각의 단일 주 신호(L1 내지 L4)로 변환한다.
즉, 감산부들(901 내지 904) 각각은, 호스트 장치(11)의 주+ 신호 단자로부터의 차동 주+ 신호(L1+, L2+, L3+, L4+)에서 주- 신호 단자로부터의 주- 신호(L1-, L2-, L3-, L4-)가 감산된 결과인 단일 주 신호(L1 내지 L4)를 발생시킨다.
4 개의 전-광 변환부들(911 내지 914)은, 감산부들(901 내지 904)로부터의 각각의 단일 주 신호(L1 내지 L4)를 각각의 광 신호(L1l 내지 L4l)로 변환하고, 변환된 각각의 광 신호(L1l 내지 L4l)를 각각의 광섬유 라인을 통하여 디스플레이측 주 연결부(82b)에 전송한다.
도 10은 도 8의 이중 모드 디스플레이-포트 커넥터(81 내지 83)의 디스플레이측 주 연결부(82b)의 내부 구성을 보여준다.
도 8 및 10을 참조하면, 디스플레이측 주 연결부(82b)는 4 개의 광-전 변환부들(1001 내지 1004) 및 4 개의 차동 신호 발생부들(1011 내지 1014)을 포함한다.
광-전 변환부들(1001 내지 1004)은 호스트측 주 연결부(81b)로부터 각각의 광섬유 라인을 통하여 입력된 각각의 광 신호(L1l 내지 L4l)를 주 데이터 신호(L1 내지 L4)로 변환한다.
차동 신호 발생부들(1011 내지 1014)은 광-전 변환부들(1001 내지 1004) 각각으로부터의 주 데이터 신호(L1 내지 L4)를 차동 주-데이터 신호(L1+ 내지 L4-)로 변환한다.
이상 설명된 바와 같이, 본 실시예의 이중 모드 디스플레이-포트 커넥터에 의하면, 양방향의 차동 보조 신호들이 광 신호로써 송수신될 수 없는 난제가 호스트측 보조 연결부 또는 디스플레이측 보조 연결부의 양방향 변환부에 의하여 해소될 수 있다.
또한, EDID(Extended Display Identification Data), DPCD(Display-Port Configuration Data), 및 DPCD의 "링크 트레이닝(link training)"을 위한 통신 데이터가 직류 불균형(DC unbalance)을 이루는데, 이로 인하여 광 신호로써 송수신될 수 없는 난제가 호스트측 보조 연결부 또는 디스플레이측 보조 연결부의 직류 균형용 코덱(Codec)에 의하여 해소될 수 있다.
더 나아가, 이중 모드임에 따라 차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들이 광 신호로써 송수신될 수 없는 난제가 호스트측 보조 연결부 또는 디스플레이측 보조 연결부의 버스 스위치에 의하여 해소될 수 있다.
따라서, 본 실시예의 이중 모드 디스플레이-포트 커넥터에 의하면, 호스트측 보조 연결부와 디스플레이측 보조 연결부 사이에서 광 통신이 실현될 수 있다.
이에 따라, EDID(Extended Display Identification Data) 및 DPCD(Display-Port Configuration Data)가 차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들로서 장거리로 전송되거나, DPCD의 장거리 통신이 수행될 경우에 발생되는 노이즈 및 신호 감쇄의 문제점이 해소될 수 있다.
이제까지 본 발명에 대하여 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명을 구현할 수 있음을 이해할 것이다. 그러므로 상기 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 특허청구범위에 의해 청구된 발명 및 청구된 발명과 균등한 발명들은 본 발명에 포함된 것으로 해석되어야 한다.
본 발명은 차동 신호들 및 I2C(Inter-Integrated Circuit) 신호들을 선택적으로 사용하여 장거리 통신을 하는 모든 경우에 이용될 수 있다.
11 : 호스트 장치, 111, 121 : 제어부,
112, 122 : 디스플레이-포트 인터페이스, 112m : 주 데이터 송신부,
112s : 보조 데이터 송수신부, 122m : 주 데이터 수신부,
122s : 보조 데이터 송수신부,
21 내지 23, 81 내지 83 : 이중 모드 디스플레이-포트 커넥터,
21, 81 : 호스트측 연결부, 22, 82 : 디스플레이측 연결부,
23, 83 : 케이블, 21a : 호스트측 보조 연결부,
22a : 호스트측 보조 연결부, 31, 51 : 양방향 변환부,
32, 52 : 직류 균형용 코덱(Codec),
32c, 52c : 직류 균형용 부호화부, 32d, 52d : 복호화부,
33, 35, 53, 82c, 911 내지 914 : 전-광 변환부,
34, 54, 55, 81c, 1001 내지 1004 : 광-전 변환부,
36, 56 : 버스 스위치, 37 : 호스트측 제어부,
41, 61, 901 내지 904 : 감산부,
42, 62, 1011 내지 1014 : 차동 신호 발생부,
57 : 디스플레이측 제어부, 81b : 호스트측 주 연결부,
82b : 호스트측 주 연결부.

Claims (19)

  1. VESA(Video Electronics Standards Association)의 디스플레이-포트(Display-Port) 통신 규정에 따라, 호스트 장치와 디스플레이 장치를 서로 연결하는 이중 모드 디스플레이-포트 커넥터에 있어서,
    상기 호스트 장치의 보조(auxiliary) 신호 단자들에 접속되는 호스트측 보조 연결부;
    상기 디스플레이 장치의 보조(auxiliary) 신호 단자들에 접속되는 디스플레이측 보조 연결부; 및
    상기 호스트측 보조 연결부와 상기 디스플레이측 보조 연결부 사이를 연결하는 케이블을 포함하고,
    상기 호스트측 보조 연결부는,
    일측으로부터의 차동 보조 신호들을 단일 보조 신호로 변환하고, 타측으로부터의 단일 보조 신호를 차동 보조 신호들로 변환하는 양방향 변환부;
    일측으로부터의 단일 보조 신호에 대하여 직류 균형용 부호화를 수행하고, 타측으로부터의 부호화 결과의 단일 보조 신호를 복호화하는 직류 균형용 코덱(Codec); 및
    차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들이 인가되는 공통 신호 라인들을 차동 보조 신호용 라인들 또는 I2C(Inter-Integrated Circuit) 신호용 라인들에 연결하는 버스 스위치;를 포함한 이중 모드 디스플레이-포트 커넥터.
  2. 제1항에 있어서, 상기 호스트측 보조 연결부에 있어서,
    상기 호스트 장치의 보조(auxiliary) 신호 단자들로부터 상기 공통 신호 라인들이 도출되어 상기 버스 스위치에 연결되는, 이중 모드 디스플레이-포트 커넥터.
  3. 제2항에 있어서, 상기 호스트측 보조 연결부는,
    상기 호스트 장치의 보조(auxiliary) 신호 단자들 중에서 구성(Configuration) 단자의 전압 레벨에 따라 상기 버스 스위치의 스위칭 동작을 제어하는 호스트측 제어부를 더 포함한, 이중 모드 디스플레이-포트 커넥터.
  4. 제2항에 있어서,
    상기 호스트측 보조 연결부는 제1 전-광 변환부, 광-전 변환부 및 제2 전-광 변환부를 더 포함하고,
    상기 호스트 장치의 구성(Configuration) 단자의 전압 레벨에 따라 상기 I2C(Inter-Integrated Circuit) 신호들이 선택되어 있는 경우,
    상기 제1 전-광 변환부로부터의 클럭 신호는 상기 디스플레이측 보조 연결부에 광 신호로써 전송되고,
    상기 디스플레이측 보조 연결부로부터의 직렬 데이터 신호는 상기 광-전 변환부에 광 신호로써 전송되며,
    상기 제2 전-광 변환부로부터의 직렬 데이터 신호는 상기 디스플레이측 보조 연결부에 광 신호로써 전송되는, 이중 모드 디스플레이-포트 커넥터.
  5. 제4항에 있어서,
    상기 호스트 장치의 구성(Configuration) 단자의 전압 레벨에 따라 상기 차동 보조 신호들이 선택되어 있는 경우,
    상기 제1 전-광 변환부로부터의 부호화 결과의 단일 보조 신호는 상기 디스플레이측 보조 연결부에 광 신호로써 전송되고,
    상기 디스플레이측 보조 연결부로부터의 부호화 결과의 단일 보조 신호는 상기 광-전 변환부에 광 신호로써 전송되는, 이중 모드 디스플레이-포트 커넥터.
  6. 제5항에 있어서, 상기 양방향 변환부는,
    상기 버스 스위치로부터 상기 차동 보조 신호용 라인들을 통하여 입력되는 차동 보조 신호들(AUX+, AUX-)을 단일 보조 신호(Auxhm)로 변환하고, 변환 결과의 단일 보조 신호(Auxhm)를 상기 직류 균형용 코덱(Codec)에 출력하며,
    상기 직류 균형용 코덱(Codec)으로부터의 복호화 신호(Auxmh)를 차동 보조 신호들(AUX+, AUX-)로 변환하고, 변환된 차동 보조 신호들(AUX+, AUX-)을 상기 차동 보조 신호용 라인들을 통하여 상기 버스 스위치에 출력하는, 이중 모드 디스플레이-포트 커넥터.
  7. 제6항에 있어서, 상기 직류 균형용 코덱(Codec)은,
    상기 양방향 변환부로부터의 단일 보조 신호(Auxhm)에 대하여 직류 균형용 부호화를 수행하고, 부호화 결과의 단일 보조 신호(Auxhmc)를 상기 제1 전-광 변환부에 출력하는 직류 균형용 부호화부; 및
    상기 광-전 변환부로부터의 부호화 결과의 단일 보조 신호(Auxmhc)를 복호화하고, 복호화 결과의 단일 보조 신호(Auxmh)를 상기 양방향 변환부에 출력하는 복호화부를 포함한, 이중 모드 디스플레이-포트 커넥터.
  8. 제1항에 있어서, 상기 호스트측 보조 연결부를 포함한 호스트측 연결부가,
    상기 호스트 장치의 주 신호 단자들에 접속되는 호스트측 주 연결부, 및
    상기 호스트 장치의 접속 신호(HPD : Hot Plug Detection) 단자에 접속되는 호스트측 접속신호-단자 연결부를 더 포함한 이중 모드 디스플레이-포트 커넥터.
  9. 제8항에 있어서, 상기 디스플레이측 보조 연결부를 포함한 디스플레이측 연결부가,
    상기 디스플레이 장치의 주 신호 단자들에 접속되는 디스플레이측 주 연결부, 및
    상기 디스플레이 장치의 접속 신호(HPD : Hot Plug Detection) 단자에 접속되는 디스플레이측 접속신호-단자 연결부를 더 포함한 이중 모드 디스플레이-포트 커넥터.
  10. 제9항에 있어서,
    상기 호스트측 주 연결부로부터 상기 디스플레이측 주 연결부에 전송될 주 데이터가 광 신호로써 전송되고,
    상기 디스플레이측 접속신호-단자 연결부로부터 상기 호스트측 접속신호-단자 연결부에 전송될 접속 신호(HPD)가 광 신호로써 전송되는 이중 모드 디스플레이-포트 커넥터.
  11. 제10항에 있어서, 상기 호스트측 주 연결부가,
    상기 호스트 장치의 주 신호 단자들로부터의 차동 주 신호들(L1+ 내지 L4-)을 각각의 단일 주 신호(L1 내지 L4)로 변환하는 복수의 감산부들; 및
    상기 복수의 감산부들로부터의 각각의 단일 주 신호(L1 내지 L4)를 각각의 광 신호(L1l 내지 L4l)로 변환하고, 변환된 각각의 광 신호(L1l 내지 L4l)를 각각의 광섬유 라인을 통하여 상기 디스플레이측 주 연결부에 전송하는 복수의 전-광 변환부들을 포함한 이중 모드 디스플레이-포트 커넥터.
  12. 제10항에 있어서, 상기 디스플레이측 주 연결부가,
    상기 호스트측 주 연결부로부터 각각의 광섬유 라인을 통하여 입력된 각각의 광 신호(L1l 내지 L4l)를 주 데이터 신호(L1 내지 L4)로 변환하는 복수의 광-전 변환부들; 및
    상기 복수의 광-전 변환부들 각각으로부터의 주 데이터 신호(L1l 내지 L4l)를 차동 주-데이터 신호(L1+ 내지 L4-)로 변환하는 복수의 차동 신호 발생부들을 포함한 이중 모드 디스플레이-포트 커넥터.
  13. VESA(Video Electronics Standards Association)의 디스플레이-포트(Display-Port) 통신 규정에 따라, 호스트 장치와 디스플레이 장치를 서로 연결하는 이중 모드 디스플레이-포트 커넥터에 있어서,
    상기 호스트 장치의 보조(auxiliary) 신호 단자들에 접속되는 호스트측 보조 연결부;
    상기 디스플레이 장치의 보조(auxiliary) 신호 단자들에 접속되는 디스플레이측 보조 연결부; 및
    상기 호스트측 보조 연결부와 상기 디스플레이측 보조 연결부 사이를 연결하는 케이블을 포함하고,
    상기 디스플레이측 보조 연결부는,
    일측으로부터의 차동 보조 신호들을 단일 보조 신호로 변환하고, 타측으로부터의 단일 보조 신호를 차동 보조 신호들로 변환하는 양방향 변환부;
    일측으로부터의 단일 보조 신호에 대하여 직류 균형용 부호화를 수행하고, 타측으로부터의 부호화 결과의 단일 보조 신호를 복호화하는 직류 균형용 코덱(Codec); 및
    차동 보조 신호들 또는 I2C(Inter-Integrated Circuit) 신호들이 인가되는 공통 신호 라인들을 차동 보조 신호용 라인들 또는 I2C(Inter-Integrated Circuit) 신호용 라인들에 연결하는 버스 스위치;를 포함한 이중 모드 디스플레이-포트 커넥터.
  14. 제13항에 있어서, 상기 디스플레이측 보조 연결부에 있어서,
    상기 디스플레이 장치의 보조(auxiliary) 신호 단자들로부터 상기 공통 신호 라인들이 도출되어 상기 버스 스위치에 연결되는, 이중 모드 디스플레이-포트 커넥터.
  15. 제14항에 있어서, 상기 디스플레이측 보조 연결부는,
    상기 호스트 장치의 보조(auxiliary) 신호 단자들 중에서 구성(Configuration) 단자의 전압 레벨에 따라 상기 버스 스위치의 스위칭 동작을 제어하는 디스플레이측 제어부를 더 포함한, 이중 모드 디스플레이-포트 커넥터.
  16. 제14항에 있어서,
    상기 디스플레이측 보조 연결부는 제1 광-전 변환부, 전-광 변환부 및 제2 광-전 변환부를 더 포함하고,
    상기 디스플레이 장치의 구성(Configuration) 단자의 전압 레벨에 따라 상기 I2C(Inter-Integrated Circuit) 신호들이 선택되어 있는 경우,
    상기 호스트측 보조 연결부로부터의 클럭 신호는 상기 제1 광-전 변환부에 광 신호로써 전송되고,
    상기 전-광 변환부로부터의 직렬 데이터 신호는 상기 호스트측 보조 연결부에 광 신호로써 전송되며,
    상기 호스트측 보조 연결부로부터의 직렬 데이터 신호는 상기 제2 광-전 변환부에 광 신호로써 전송되는, 이중 모드 디스플레이-포트 커넥터.
  17. 제16항에 있어서,
    상기 디스플레이 장치의 구성(Configuration) 단자의 전압 레벨에 따라 상기 차동 보조 신호들이 선택되어 있는 경우,
    상기 호스트측 보조 연결부로부터의 부호화 결과의 단일 보조 신호는 상기 제1 광-전 변환부에 광 신호로써 전송되고,
    상기 전-광 변환부로부터의 부호화 결과의 단일 보조 신호는 상기 호스트측 보조 연결부에 광 신호로써 전송되는, 이중 모드 디스플레이-포트 커넥터.
  18. 제17항에 있어서, 상기 디스플레이측 보조 연결부의 양방향 변환부는,
    상기 디스플레이측 보조 연결부의 버스 스위치로부터 상기 차동 보조 신호용 라인들을 통하여 입력되는 차동 보조 신호들(AUX+, AUX-)을 단일 보조 신호(Auxmh)로 변환하고, 변환 결과의 단일 보조 신호(Auxmh)를 상기 직류 균형용 코덱(Codec)에 출력하며,
    상기 직류 균형용 코덱(Codec)으로부터의 복호화 신호(Auxhm)를 차동 보조 신호들(AUX+, AUX-)로 변환하고, 변환 결과의 차동 보조 신호들(AUX+, AUX-)을 상기 차동 보조 신호용 라인들을 통하여 상기 버스 스위치에 출력하는, 이중 모드 디스플레이-포트 커넥터.
  19. 제18항에 있어서, 상기 직류 균형용 코덱(Codec)은,
    상기 양방향 변환부로부터의 단일 보조 신호(Auxmh)에 대하여 직류 균형용 부호화를 수행하고, 부호화 결과의 단일 보조 신호(Auxmhc)를 상기 전-광 변환부에 출력하는 직류 균형용 부호화부; 및
    상기 제1 광-전 변환부로부터의 부호화 결과의 단일 보조 신호(Auxhmc)를 복호화하고, 복호화 결과의 단일 보조 신호(Auxhm)를 상기 양방향 변환부에 출력하는 복호화부를 포함한 이중 모드 디스플레이-포트 커넥터.
KR1020130077288A 2013-07-02 2013-07-02 이중 모드 디스플레이-포트 커넥터 KR101414447B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020130077288A KR101414447B1 (ko) 2013-07-02 2013-07-02 이중 모드 디스플레이-포트 커넥터
JP2014135341A JP5784191B2 (ja) 2013-07-02 2014-06-30 二重モード・ディスプレイポート・コネクタ
EP14175158.6A EP2824658A3 (en) 2013-07-02 2014-07-01 Dual mode display-port connector
US14/322,789 US9612990B2 (en) 2013-07-02 2014-07-02 Dual mode display-port connector for optical communication
CN201410312178.XA CN104282290A (zh) 2013-07-02 2014-07-02 双模式显示端口连接器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130077288A KR101414447B1 (ko) 2013-07-02 2013-07-02 이중 모드 디스플레이-포트 커넥터

Publications (1)

Publication Number Publication Date
KR101414447B1 true KR101414447B1 (ko) 2014-07-08

Family

ID=51133885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130077288A KR101414447B1 (ko) 2013-07-02 2013-07-02 이중 모드 디스플레이-포트 커넥터

Country Status (5)

Country Link
US (1) US9612990B2 (ko)
EP (1) EP2824658A3 (ko)
JP (1) JP5784191B2 (ko)
KR (1) KR101414447B1 (ko)
CN (1) CN104282290A (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9949448B2 (en) * 2015-01-14 2018-04-24 Amirim Products Development & Patents Ltd. Modular in line button drip emitter system
US10869434B2 (en) 2013-07-09 2020-12-22 Amirim Products Development & Patents Ltd. Elliptical in line button dripper with extended bonding zones
US9462760B2 (en) 2013-07-09 2016-10-11 Amirim Products Development & Patents Ltd. In line button drip emitter
TWI536820B (zh) * 2013-08-27 2016-06-01 瑞昱半導體股份有限公司 訊號轉接電路、訊號接收電路、訊號轉接方法與訊號接收方法
KR102437737B1 (ko) 2015-10-13 2022-08-29 삼성전자주식회사 타이밍 컨트롤러의 내부 레지스터를 관리하는 방법과 이를 이용한 테스트 장치의 작동 방법
KR102333724B1 (ko) * 2015-10-23 2021-12-01 삼성전자주식회사 디스플레이 장치 및 그 제어 방법
KR101754335B1 (ko) * 2016-02-03 2017-07-07 옵티시스 주식회사 의료 영상 시스템
KR101774466B1 (ko) * 2016-02-24 2017-09-05 옵티시스 주식회사 디스플레이-포트 광 커넥터
CN107258475A (zh) 2016-04-07 2017-10-20 阿米尔·科恩 内嵌式按钮滴灌灌水器
WO2021040098A1 (ko) * 2019-08-30 2021-03-04 엘지전자 주식회사 이동 단말기, 이동 단말기를 구비한 전자 장치, 및 전자 장치의 제어 방법
CN114691570B (zh) * 2020-12-25 2024-08-06 神讯电脑(昆山)有限公司 电子设备及信号的切换方法
CN114490477B (zh) * 2022-01-28 2024-05-14 重庆惠科金扬科技有限公司 接口切换电路、方法、液晶显示屏及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080100122A (ko) * 2007-05-11 2008-11-14 제네시스 마이크로칩 인코포레이티드 단일 신호 라인에 대한 콘텐츠-보호 디지털 링크
KR20110026668A (ko) * 2009-09-08 2011-03-16 옵티시스 주식회사 보조 연결 장치
KR20120010666A (ko) * 2010-07-23 2012-02-06 옵티시스 주식회사 디스플레이-포트 광 커넥터
KR20120010665A (ko) * 2010-07-23 2012-02-06 옵티시스 주식회사 디스플레이-포트 커넥터

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100586669B1 (ko) 2003-08-27 2006-06-08 닛뽕빅터 가부시키가이샤 전송 시스템
US7269673B2 (en) * 2004-02-18 2007-09-11 Silicon Image, Inc. Cable with circuitry for asserting stored cable data or other information to an external device or user
US7102380B2 (en) * 2004-07-07 2006-09-05 Kao Richard F C High speed integrated circuit
US8180932B2 (en) * 2007-05-28 2012-05-15 Realtek Semiconductor Corp. Signal receiving method for determining transmission format of input signal and related signal receiving circuit
KR100861769B1 (ko) * 2007-06-07 2008-10-06 옵티시스 주식회사 디지털 영상 데이터를 전송하는 디지털 영상 전송 시스템
TWI382394B (zh) * 2007-11-22 2013-01-11 Realtek Semiconductor Corp 韌體更新之方法與系統
US9684482B2 (en) * 2009-01-13 2017-06-20 Synaptics Incorporated Multi-monitor display system
US20110269343A1 (en) * 2010-04-29 2011-11-03 Wan-Tien Chen Display port connector
JP5655562B2 (ja) * 2010-12-28 2015-01-21 ソニー株式会社 電子機器、電子機器の制御方法、送信装置および受信装置
US20130009969A1 (en) * 2011-07-05 2013-01-10 Netanel Goldberg Methods circuits & systems for wireless transmission of a video signal from a computing platform
TWM438062U (en) * 2012-06-01 2012-09-21 Advanced Connection Tech Inc Electrical connector socket with different transmission signals
US9772965B2 (en) * 2013-03-14 2017-09-26 Texas Instruments Incorporated Multi-channel peripheral interconnect supporting simultaneous video and bus protocols

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080100122A (ko) * 2007-05-11 2008-11-14 제네시스 마이크로칩 인코포레이티드 단일 신호 라인에 대한 콘텐츠-보호 디지털 링크
KR20110026668A (ko) * 2009-09-08 2011-03-16 옵티시스 주식회사 보조 연결 장치
KR20120010666A (ko) * 2010-07-23 2012-02-06 옵티시스 주식회사 디스플레이-포트 광 커넥터
KR20120010665A (ko) * 2010-07-23 2012-02-06 옵티시스 주식회사 디스플레이-포트 커넥터

Also Published As

Publication number Publication date
US9612990B2 (en) 2017-04-04
EP2824658A3 (en) 2015-04-22
JP2015015710A (ja) 2015-01-22
CN104282290A (zh) 2015-01-14
JP5784191B2 (ja) 2015-09-24
US20150012682A1 (en) 2015-01-08
EP2824658A2 (en) 2015-01-14

Similar Documents

Publication Publication Date Title
KR101414447B1 (ko) 이중 모드 디스플레이-포트 커넥터
JP7477524B2 (ja) 光データ相互接続システムを起動する為の電池トリガ
US7706691B2 (en) Transmission device having optical fiberhigh definition digital audio-video data interface
US9361825B2 (en) Method of detecting data bit depth and interface device for display device using the same
CN101931466A (zh) 用五根光纤超长距离延长hdmi或dvi接口连接的方法
JP2022525134A (ja) シンクを動力源とする光データ相互接続システム
US10440424B2 (en) Transmission apparatus, transmission method, reception apparatus, and reception method
US20140162727A1 (en) Signal conversion device, signal conversion method and terminal device
US20180255265A1 (en) Television main board apparatus, connection apparatus, television and television system
US20170242201A1 (en) Display-port optical connector
CN104104893A (zh) 将混合信号同时通过单根光纤远程传输的设备及传输方法
CN109994281A (zh) 一种能兼容多接口的aoc线缆
CN109309820A (zh) 一种带有监测和配置功能的hdmi有源光缆连接线
WO2018074435A1 (ja) Ｈｄｍｉ光ケーブルおよびｈｄｍｉ光変換装置
KR101178037B1 (ko) 보조 연결 장치
KR101136727B1 (ko) 디스플레이-포트 광 커넥터
CN117793274A (zh) 中继器、接收端插头、有源线缆及信号传输方法
KR101147269B1 (ko) 디스플레이-포트 커넥터
KR101857980B1 (ko) 고속 능동형 광케이블
KR101236299B1 (ko) Ｕｓｂ 허브 겸용 ｈｄｍｉ 어댑터
CN205385573U (zh) 一种基于无线传输纯光hdmi光缆
KR20160032012A (ko) 비-압축된 비디오와 함께 측파대 데이터를 통신하기 위한 방법, 장치 및 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190607

Year of fee payment: 6