KR20130028889A - 용량성 통신 회로 및 이를 위한 방법 - Google Patents

용량성 통신 회로 및 이를 위한 방법 Download PDF

Info

Publication number
KR20130028889A
KR20130028889A KR1020120101262A KR20120101262A KR20130028889A KR 20130028889 A KR20130028889 A KR 20130028889A KR 1020120101262 A KR1020120101262 A KR 1020120101262A KR 20120101262 A KR20120101262 A KR 20120101262A KR 20130028889 A KR20130028889 A KR 20130028889A
Authority
KR
South Korea
Prior art keywords
signal
data signal
capacitors
inverted
circuit
Prior art date
Application number
KR1020120101262A
Other languages
English (en)
Other versions
KR101457268B1 (ko
Inventor
라메스워 쉬레스샤
패트릭 엠마뉴엘 제라르두스 스미츠
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20130028889A publication Critical patent/KR20130028889A/ko
Application granted granted Critical
Publication of KR101457268B1 publication Critical patent/KR101457268B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/20—Near-field transmission systems, e.g. inductive or capacitive transmission systems characterised by the transmission technique; characterised by the transmission medium
    • H04B5/22—Capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B5/00—Near-field transmission systems, e.g. inductive or capacitive transmission systems
    • H04B5/70—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes
    • H04B5/72—Near-field transmission systems, e.g. inductive or capacitive transmission systems specially adapted for specific purposes for local intradevice communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

데이터가 통신된다. 하나 이상의 예시의 실시예에 따라, 통신 회로는 데이터 신호의 주파수와는 상이한 주파수를 갖는 반송파 신호를 사용하여 디지털 데이터 신호를 통신한다. 통신 회로는 제 1 세트 및 제 2 세트의 캐패시터, 제 1 회로 및 제 2 회로를 포함한다. 제 1 회로는 반송파 신호 및 반전 반송파 신호와 각각 혼합된 혼합 데이터 신호를 생성하고, 반송파 신호 및 반전 반송파 신호와 각각 혼합된 혼합 반전 데이터 신호를 생성하고, 제 1 세트의 캐패시터에 혼합 데이터 신호를 제공하고, 제 2 세트의 캐패시터에 혼합 반전 데이터 신호를 제공한다. 제 2 회로는 혼합된 신호로부터 데이터 신호를 복원한다.

Description

용량성 통신 회로 및 이를 위한 방법{CAPACITIVE COMMUNICATION CIRCUIT AND METHOD THEREFOR}
본 발명은 용량성 통신 회로 및 이를 위한 방법에 관한 것이다.
많은 전자 회로 용례에서, 상이한 회로 컴포넌트는 상이한 타입의 전력을 사용한다. 예를 들어, 전기 자동차, 주전원(mains power supply), 및 모터 구동기와 같은 용례는 고전압 및 저전압 도메인을 이용하며, 저전압 도메인은 고전압 도메인의 양상을 제어하기 위해 사용될 수 있다. 이러한 용례에서, 안전성의 이유 및/또는 고전압으로부터 민감한 회로를 보호하기 위해 각각의 도메인은 서로 바람직하게 격리된다.
회로 격리의 일 예시의 타입은, 개별 접지를 갖는 전기 회로의 두 부분 또는 두 전기 회로 사이에서 전하 캐리어의 실제 흐름이 없이 정보의 교환을 가능하게 하는, 갈바닉 격리(galvanic isolation)이다. 갈바닉 격리는 하위 전압부를 보호하고, 원치않는 접지 루프 바이어스를 회피하며, 다른 바람직한 특성을 달성하기 위해 매우 상이한 전압에서 동작하는 상이한 부분을 갖는 것을 포함하는, 다양한 회로에서 사용되었다.
광커플러 회로(an optocoupler circuit)는 상이한 전압에서 동작하는 회로 사이의 통신을 용이하게 하도록 사용되는 갈바닉 격리 회로 중 하나의 타입이다. 광커플러는 전기적으로 격리된 회로에 각각 연결되고 또한 서로 전기적으로 격리되는 광 방출기 및 광 검출기(예를 들어, 발광 포토다이오드 및 포토 디텍터)를 사용한다.
광커플러 및 다른 격리 회로는 유용할 수 있지만, 이들은 상대적으로 복잡할 수 있고 추가된 복잡성/비용은 전송기 및 수신기를 인터페이싱하는 것과 연관될 수 있다. 광커플러는 또한 파라미터 변동, 고 전력 소비 및 저 대역폭에 대해 민감할 수 있다. 따라서, 전기적 및/또는 갈바닉 격리를 필요로 하는 회로의 구현은 계속해서 도전적인 것이 되고 있다.
다양한 예시적 실시예는 격리 회로 및 접근방식으로 지향되고, 상기 논의된 것을 포함하는 다양한 도전과제를 해결하는 것이다.
예시적 실시예에 따라, 용량성 신호 통신이 달성된다. 입력 신호는 반전되고, 반전 및 비 반전된 입력 신호는 양자 모두 입력 신호의 주파수와는 상이한 주파수를 갖는 반송파 신호와 각각 혼합(mixed)(예를 들어, 변조)된다. 혼합된 신호는 반송파 신호의 주파수는 통과시키는 회로를 통해 용량성으로 통신되어, 상이한 전압에서 동작하는 회로를 격리시키기 위한 것과 같이, 입력 신호 주파수의 신호의 원치 않는 커플링을 용이하게 한다.
다른 예시적 실시예는 데이터 신호의 주파수와는 상이한 주파수를 갖는 반송파 신호를 사용하여 디지털 데이터 신호를 통신하기 위한 통신 회로이고, 통신 회로는 격리 캐패시터 세트 및 데이터 신호를 통과시키기 위한 제 1 회로 및 제 2 회로를 포함한다. 제 1 회로는 데이터 신호 및 반송파 신호를 사용하고, 반송파 신호 및 반전 반송파 신호와 각각 혼합된 혼합 데이터 신호를 생성하고, 반송파 신호 및 반전 반송파 신호와 각각 혼합된 혼합 반전 데이터 신호를 발생시킨다. 혼합 데이터 신호는 제 1 세트의 격리 캐패시터에 제공되고 혼합 반전 데이터 신호는 제 2 세트의 격리 캐패시터에 제공된다. 제 2 회로는 제 1 세트 및 제 2 세트의 캐패시터를 각각 통과한 혼합 신호로부터 데이터 신호를 복원한다.
다른 예시적 실시예는 반전 회로, 제 1 세트 및 제 2 세트의 캐패시터를 포함하는 용량성 회로, 및 신호 혼합 회로를 갖는 통신 회로이다. 반전 회로 중 하나는 반전된 데이터 신호를 제공하기 위해 데이터 신호를 반전시키고, 반전 회로 중 다른 하나는 반전된 반송파 신호를 제공하기 위해 반송파 신호를 반전시키며, 반송파 신호는 데이터 신호의 주파수와는 상이한 주파수를 갖는다. 제 1 신호 혼합 회로는 데이터 신호를 적어도 하나의 반송파 신호 및 반전된 반송파 신호와 조합하여 제 1 세트의 캐패시터에 조합된 데이터 신호를 제공한다. 제 1 신호 혼합 회로는 또한 반전된 데이터 신호를 적어도 하나의 반송파 신호 및 반전된 반송파 신호와 조합하여 제 2 세트의 캐패시터에 조합된 반전 데이터 신호를 제공한다. 제 2 신호 혼합 회로는 조합된 데이터 신호로부터 데이터 신호를 복원하고 조합된 데이터 신호 및 조합된 반전 데이터 신호는 제 1 세트 및 제 2 세트의 캐패시터를 각각 통과한다.
다른 예시적 실시예는 데이터 신호의 주파수와는 상이한 주파수를 갖는 반송파 신호를 사용하여 디지털 데이터 신호를 통신하기 위한 방법이다. 디지털 데이터 신호 및 반송파 신호를 사용하여, 데이터 신호는 반송파 신호 및 반전 반송파 신호와 각각 혼합되고, 반전 데이터 신호는 반송파 신호 및 반전 반송파 신호와 각각 혼합된다. 혼합된 데이터 신호는 제 1 세트의 캐패시터에 제공되고, 혼합된 반전 데이터 신호는 제 2 세트의 캐패시터에 제공된다. 데이터 신호는 제 1 세트 및 제 2 세트의 캐패시터를 각각 통과한 혼합된 신호로부터 복원된다.
상기 논의는 본 개시의 각 실시예 또는 모든 구현을 설명하도록 의도된 것이 아니다. 도면 및 다음의 설명은 또한 다양한 실시예를 예시한다.
다양한 예시의 실시예는 첨부 도면과 함께 다음의 상세한 설명을 고려하여 더 완벽하게 이해될 수 있다.
도 1은 본 발명의 예시의 실시예에 따른 통신 회로를 도시한다.
도 2는 본 발명의 다른 예시의 실시예에 따른 용량성 통신 회로를 도시한다.
도 3은 본 발명의 다른 실시예에 따른 용량성 통신 회로의 동작에 대응하는 예시적인 신호를 도시하는 신호 다이어그램이다.
본 발명은 다양한 수정 및 대안의 형식에 대해 받아들여질 수 있지만, 이들의 상세는 도면에서 예시의 방식으로 도시되고 자세하게 설명될 것이다. 하지만 본 발명은 설명된 특정 실시예에 본 발명을 제한하는 것이 아님이 이해될 것이다. 반면, 본 발명은 청구항에서 정의된 양상을 포함하는 본 발명의 범위 내에 속하는 모든 수정, 균등물 및 대안을 커버하는 것이다.
본 발명은 용량성 격리 배리어를 거치는 통신을 위한 및/또는 포함하는 다양한 상이한 타입의 회로, 디바이스 및 시스템에 대해 적용가능한 것으로 여겨진다. 본 발명은 이 콘텍스트에 반드시 제한되는 것이 아니지만, 본 발명의 다양한 양상은 관련 예시의 논의를 통해 이해될 수 있다.
다양한 예시의 실시예에 따라, 통신 신호는 입력 신호 및 반전된 버전의 입력 신호를 사용하여, 용량성으로 영향을 받는다. 개별적인 입력 신호 및 반전된 입력 신호의 각각은 반전된 버전의 반송파 신호뿐만 아니라, 입력신호의 주파수와 상이한 주파수를 갖는 반송파 신호와 독립적으로 혼합(mixed)(예를 들어, 피변조(modulated))된다. 이들 혼합 신호는 용량성으로 통신되고 원래 입력 신호는 용량성 통신으로부터 복원된다.
이 접근방식을 사용하여, 용량성 통신의 전송측의 회로와 수신측의 회로는 서로 효과적으로 격리될 수 있으며, 예를 들어 상이한 전압(예를 들어, 배터리 회로)―여기서 이러한 회로의 하나의 전압 레벨은 다른 회로에 피해를 줄 수 있다―에서 동작하는 회로를 격리시키기에 유용할 수 있다. 또한, 이 접근방식은 하나의 회로에서 다른 회로로의 전압 과도에 면역력을 제공하도록 구현될 수 있다. 또한, 각각의 개별적인 혼합 신호에 대해 용량성 통신을 통해 수신되는 다양한 신호는 신호의 상승 및 하강 엣지의 정확한 표시를 제공하기 때문에, 이 접근방식은 정확하게 신호를 복원하는데 사용될 수 있다. 특정 실시예에서, 이 접근방식은 통신의 수신/복원측에서 아날로그 필터링을 필수적으로 이용하는 것 없이도 수행될 수 있다.
다양한 실시예에서, 용량성 통신은 캐패시터의 쌍을 사용하여 달성될 수 있다. 제 1 쌍의 캐패시터는 반송파 신호 및 반전된 버전의 반송파 신호로 변조되는 입력 신호를 통신하는데 개별적으로 사용되는 캐패시터를 포함한다. 제 2 쌍의 캐패시터는 반송파 신호 및 반전된 버전의 반송파 신호로 각각 변조되는, 반전된 버전의 입력신호를 통신하는데 각각 사용되는 캐패시터를 포함한다. 따라서, 네 개의 신호는 입력 신호를 복원하기 위해 용량성으로 통신되고 사용된다.
더 특정한 실시예에서, 네 개의 신호에 대응하는 펄스가 입력 신호를 복원하기 위해 생성되고 사용된다. 각각의 캐패시터로부터의 펄스는 신호의 활성 부분(예를 들어, 제 1 쌍의 캐패시터에 대해 신호가 포지티브일 때와, 제 2 쌍의 캐패시터에 대해 신호가 네거티브 일 때) 동안 연속적으로 이격되어 있다. 예를 들어, 제 1 세트의 캐패시터의 출력은 데이터 신호의 상승 엣지를 결정하는데 사용될 수 있고,제 2 세트의 캐패시터의 출력은 데이터 신호의 하강 엣지를 결정하는데 사용될 수 있다. 따라서, 제 1 쌍의 캐패시터로부터의 각 시리즈의 제 1 펄스는 신호의 상승 엣지의 표시로서 사용될 수 있고, 제 2 쌍의 캐패시터로부터의 각 시리즈의 제 1 펄스는 신호의 하강 엣지의 표시로서 사용될 수 있다. 각각의 개별적인 열의 마지막 펄스는 또한 신호의 상승 엣지 및 하강 엣지를 결정하는데 사용될 수 있다.
일부 구현에서, 캐패시터의 세트의 각각에서 각각의 캐패시터 사이의 차이에 기초하여 펄스가 발생된다. 예를 들어, 비교기는 반송파 신호와 혼합되는 입력 신호의 용량성 통신을, 반전된 반송파 신호와 혼합된 입력 신호의 용량성 통신과 비교하는데 사용될 수 있다. 각각의 비교기는 신호 중 상이한 것과 각각 연결되는 이의 포지티브 및 네거티브 입력을 갖고, 각 신호는 비교기 중 하나의 포지티브 입력 및 비교기 중 다른 하나의 네거티브 입력에 연결된다.
용량성 통신은, 다양한 방식으로, 신호의 원치않는 커플링으로부터 격리 또는 보호하는 것을 달성할 수 있다. 예를 들어, 상기 논의된 바와 같은 용량성 회로는 특정 용례, 입력 신호 타입 및 반송파 신호 타입에 따라, 고주파수 신호, 또는 저주파수 신호를 통과시키도록 구성될 수 있다.
일부 실시예에서, 용량성 회로는 회로의 수신기측 상의 전원에 연결되고, 캐패시터와 함께 반송파 신호 주파수의 통과에 영향을 주는 저항기를 포함한다. 저항기는 수신기 측 임피던스를 낮게 만드는데 사용된다. 양측 접지에서의 전압 과도 동안, 전류는 격리 캐패시터를 통해 흐를 것이다. 저 임피던스 종단(low impedence termination) 때문에, 수신기 측은 클리핑(clip)하지 않고 수신기는 계속해서 기능하여, 높은 공통 모드 과도 면역력을 제공한다.
다른 예시적 실시예는 데이터 신호 및 데이터 신호의 주파수와는 상이한 주파수를 갖는 반송파 신호를 각각 반전시키는 반전 회로를 갖는 통신 회로이다. 제 1 신호 혼합 회로 및 제 2 신호 혼합 회로는 용량성 회로를 사용하는 통신을 각각 전송하고 수신한다. 제 1 신호 혼합 회로는 데이터 신호 및 반전된 데이터 신호의 각각과 반송파 신호 및 반전된 반송파 신호 중 적어도 하나와 독립적으로 조합하여, 각 신호에 대응하는 출력을 제공한다. 제 2 신호 혼합 회로는 용량성 회로를 각각 통과한, 조합된 데이터 신호 및 조합된 반전 데이터 신호로부터 데이터 신호를 복원한다.
예를 들어, 제 1 신호 혼합 회로는 두 개의 혼합된 신호를 생성하기 위해 데이터 신호를 반송파 신호 및 반전된 반송파 신호의 각각과 독립적으로 조합할 수 있다. 유사하게, 제 1 신호 혼합 회로는 반전된 데이터 신호에 대응하는, 두 개의 추가적인 혼합 신호를 생성하기 위해 반전된 데이터 신호를 반송파 신호 및 반전된 반송파 신호의 각각과 독립적으로 조합할 수 있다.
통과된 신호는 예를 들어, 변조된 데이터 신호 및 반전된 변조 데이터 신호 모두에 대응하는 펄스를 생성하고 사용함으로써, 상기 논의된 바와 같은 접근방식을 사용하여 프로세싱될 수 있다. 데이터 신호는 데이터 신호의 상승 및/또는 하강 엣지의 표시로서 펄스를 사용하여 복원될 수 있다.
이제 도면으로 돌아가면, 도 1은 본 발명의 다른 예시의 실시예에 따른, 용량성 격리/통신 컴포넌트를 갖는 통신 회로(100)를 도시한다. 회로(100)는, 전송 측 상에서, 두 데이터 신호 변조기 회로(110 및 112), 오실레이터(114) 및 인버터 회로(116)를 포함한다. 용량성 격리 회로(120)는 전송 측을 수신기 측으로부터 분리하고, 그 뒤쪽에 데이터 복원 회로(130)를 포함한다. 전송 측에서 데이터 입력은 프로세싱되고 용량성 격리 회로(120)를 통해, 수신기 측으로 용량성으로 통신된다.
데이터 입력 신호는 신호 변조기 회로(110)에 직접 제공되고, 신호 변조기 회로(112)에 제공되기 이전에 인버터 회로(116)를 통해 먼저 반전된다. 오실레이터(114)는 신호 변조기 회로(110 및 112)의 각각으로 반송파 신호를 제공한다. 개별적인 신호 변조기 회로(110 및 112)의 각각은 수신된 데이터 신호 또는 반전된 데이터 신호를 오실레이터의 출력과 조합하고, 용량성 격리 회로(120)에 출력을 제공한다. 신호 변조기 회로(110 및 112)는 여기에 제공되는 데이터(또는 반전된 데이터) 신호를 오실레이터 출력 및 반전된 버전의 오실레이터 출력과 각각 조합한다. 이후의 조합에 대해, 신호 변조기 회로(110 및 112)는 오실레이터 신호 반전을 수행할 수 있고, 또는 반전이 다른 곳에서 수행될 수 있다(예를 들어, 오실레이터(114)와 신호 변조기 회로 사이의 인버터 회로를 사용).
용량성 격리 회로(120)는 신호 변조기 회로(110 및 112)로부터 수신된 출력을, 데이터 복원 회로(130)로 용량성으로 통과시킨다. 개별적인 신호는 원래 입력 신호의 재구조화를 위해 상승 및 하강 엣지를 결정하는데 사용되는 펄스를 생성하기 위해 데이터 복원 회로에서 프로세싱된다. 예를 들어, 데이터 신호 변조기(110)로부터의 연속적인 펄스의 시리즈(a series of consecutive pulses) 중 첫 번째 및 마지막 펄스는 입력 신호의 포지티브 세그먼트의 시작 및 끝의 표시로서 사용될 수 있다. 대응적으로, 데이터 신호 변조기(112)로부터의 연속적인 펄스의 시리즈 중 첫 번째 및 마지막 펄스는 입력 신호의 포지티브 세그먼트의 끝 및 시작의 표시로서 각각 사용될 수 있다.
다른 예시의 실시예에 따라, 도 2는 입력 신호를 용량성 회로를 통한 출력으로 통신하기 위한 용량성 통신 회로(200)를 도시한다. 회로(200)는 (B에서의) 입력 데이터 신호 및 오실레이터(220)로부터의 오실레이터 신호를 수신하도록 각각 연결되는 다수의 AND 게이트(210, 212, 214 및 216)를 포함한다. 인버터 회로(230 및 234)는 각각 AND 게이트(210 및 214)에 제공되는 오실레이터 신호를 반전시킨다. 인버터 회로(236)는 입력 데이터 신호를 반전시키고 반전된 입력 데이터 신호를 AND 게이트(214 및 216)에 제공한다. AND 게이트(210, 212, 214 및 216)의 출력은 격리 캐패시터(240, 242, 244 및 246)에 각각 제공된다.
회로(200)의 수신기(우측) 측 상에서, 캐패시터(240, 242, 244 및 246)는, 도시된 바와 같이 레지스터(260, 262, 264 및 266) 및 이에 연결된 Vref를 통해 발생되어 여기에 제공되는 신호를, 복수의 비교기(250, 252, 254 및 256)에 출력으로서 제공하도록 연결된다. 도시된 바와 같이 비교기(250 및 252)의 각각은 캐패시터(240 및 242)의 출력에 각각 연결된 두 개의 입력을 갖고, 이의 포지티브 및 네거티브 입력에서 교차한다. 유사하게, 도시된 바와 같이 비교기(254 및 256)의 각각은 캐패시터(244 및 246)의 출력에 각각 연결된 두 개의 입력을 갖는다. 비교기(250 및 256)의 출력은 각각 플립플롭(270)의 셋 및 리셋 입력에 각각 연결되고, 비교기(252 및 254)의 출력은 각각 플립플롭(272)의 셋 및 리셋 입력에 각각 연결된다. 따라서, 입력 신호에 대응하는 출력은 각각의 셋 입력에 제공되고, 반전된 입력 신호에 대응하는 출력은 각각의 리셋 입력에 제공된다.
회로(200)의 수신기 측은 또한 제 3 플립플롭(274), AND 게이트(280 및 282), 및 제 4 플립플롭(290)을 포함한다. 플립플롭(270)의 출력은 각각 AND 게이트(280) 및 플립플롭(274)의 리셋 입력에 제공되고, 이의 출력은 또한 AND 게이트(280)에 제공된다. 플립플롭(272)의 출력은 각각 AND 게이트(282) 및 플립플롭(274)의 셋 입력에 제공되고, 이의 출력은 AND 게이트(282)에 제공된다. AND 게이트(280 및 282)의 출력은 각각 플립플롭(290)의 리셋 및 셋 입력에 제공되고, 플립플롭(290)의 출력은 복원된 입력 신호에 대응한다.
따라서, AND 게이트(210, 212, 214 및 216)는 각각 입력 신호 및 반전된 버전의 입력 신호를 오실레이터 신호 및 반전된 버전의 오실레이터 신호와 혼합, 또는 변조한다. 입력 신호의 상승 및 하강 엣지를 표시하는 펄스의 각각의 열에 대응하는, 신호의 이 조합은 용량성 회로(240, 242, 244 및 246)에서 출력을 제공한다. 이 점에서, 회로의 수신기 측은 복원된 신호의 상승 및 하강 엣지를 (효과적으로) 식별하기 위해 펄스를 프로세싱하고, 따라서, 입력 신호에 대응하는 플립플롭(290)에서의 출력을 제공한다.
도 3은 본 발명의 다른 예시의 실시예에 따른, 용량성 격리 회로의 동작에 대응하는 예시적인 신호를 도시하는 신호 다이어그램이다. 도 3의 신호 다이어그램은 도 2에서 도시된 바와 같은 회로, 또는 여기에서 논의된 바와 같은 용량성 신호를 통신하기 위해 구성된 유사한 회로로 구현될 수 있다. 예시의 방식으로, 도 2는 도 3에서 표시된 신호에 대한 참조에 대응하는 것을 도시한다. 여기에서, 신호 A는 오실레이터(220)로부터의 출력 신호이고, 신호 B는 입력 신호이고, 신호 O는 출력 신호이다. 신호 C 및 D는 반전된 오실레이터 신호, 및 대응하는 용량성 출력으로 변조된 입력 신호에 각각 대응한다. 신호
Figure pat00001
및
Figure pat00002
는 오실레이터 신호, 및 대응하는 용량성 출력으로 변조된 입력 신호에 각각 대응한다. 신호 F 및 G는 반전된 오실레이터 신호, 및 대응하는 용량성 출력으로 변조된 반전된 입력 신호에 각각 대응한다. 신호
Figure pat00003
및
Figure pat00004
는 오실레이터 신호, 및 대응하는 용량성 출력으로 변조된 반전된 입력 신호에 각각 대응한다.
신호 E 및
Figure pat00005
는, 비교기(250 및 252)의 비반전된 입력 신호에 대한 펄스로서의 출력에 각각 대응한다. 신호 H 및
Figure pat00006
는, 비교기(254 및 256)의 반전된 입력 신호에 대한 펄스로서의 출력에 각각 대응한다. 이들 신호는 출력 신호 O를 생성하기 위해, 플립플롭(270, 272, 274 및 290) 뿐만 아니라 AND 게이트(280 및 282)에서 프로세싱된다.
제안된 실시예의 격리 캐패시터를 거친 신호의 전달은 데이터 신호의 극성에 기초한다. 예시의 방식으로, 오실레이터 주파수는 최대 데이터 레이트 보다 높고, B에서의 유입 비트 스트림은 구형파 오실레이터 신호 A로 변조되며, 피변조 신호는 격리 캐패시터(240 및 242)의 상위 차동 쌍을 거쳐 이동된다는 것을 가정한다. 유사하게 반전된 유입 비트 스트림은 오실레이터 신호 A로 변조되고 격리 캐패시터(244 및 246)의 하위 차동 쌍을 거쳐 이동된다. 수신 노드에서의 격리 캐패시터 및 종단 저항(260, 262, 264, 266)은 유입 신호 C,
Figure pat00007
, F 및
Figure pat00008
에 대한 고대역 통과 필터로서 작동한다. 도 3에서 도시된 바와 같이 수신단에서의 비교기(250, 252, 254 및 256)는 유입 신호를 출력 단펄스(short output pulses)로 변환한다.
노드 E 또는
Figure pat00009
에서, 단펄스의 시작은 데이터 신호의 상승 엣지와 일치한다. 유사하게, 노드 H 또는
Figure pat00010
에서, 단펄스의 시작은 데이터 신호의 하강 엣지와 일치한다. 이들 단펄스의 시작은 출력 신호를 복원/생성하는 것에 있어서 데이터의 상승 및 하강 엣지를 검출하는데 사용되고 낮은 전파 지연 및 펄스폭 왜곡을 용이하게 한다. 310, 320 및 330으로 나타낸 시간 구간을 참조하면, 시간 구간(310) 동안 발생하는 연속적으로 이격된 단펄스의 시리즈 중 첫 번째 펄스의 시작은 데이터 신호의 상승 엣지의 표시로서 사용될 수 있다. 시간 구간(320) 동안, 연속적으로 이격된 단펄스(노드 H 또는
Figure pat00011
에서의)의 다른 시리즈의 시작은 데이터 신호의 상승 엣지를 표시하지만 상술된 단펄스(노드 E 또는
Figure pat00012
에서의)는 나타나지 않는다. 시간 구간(330) 동안, 단펄스(노드 E 또는
Figure pat00013
에서의)의 다른 시리즈가 시작하여 데이터 신호의 상승 엣지를 다시 표시한다.
도 3은 특정 실시예를 도시하는 반면, 다른 접근방식은 반전된 신호의 대안의 조합, 상이한 주파수, 및 상이한 복원/출력 생성 접근방식과 함께 사용될 수 있다. 예를 들어, 상기 논의된 바와 같은 시간 구간(310 및 330)을 갖는 펄스(노드 E 또는
Figure pat00014
에서의) 중 마지막 것의 하강 엣지는, 시간 구간(320)에서 펄스(노드 H 또는
Figure pat00015
에서의) 중 첫 번째 것의 상승 엣지를 사용하는 것에 추가하여 및/또는 그에 대신하여, 데이터 신호의 하강 엣지의 표시로서 사용될 수 있다. 유사하게, 시간 구간(320)에서의 펄스(노드 H 또는
Figure pat00016
에서의) 중 마지막 것의 하강 엣지는 시간 구간(320)으로부터 시간 구간(330)으로의 전이시 데이터 신호의 상승 엣지의 표시로서 사용될 수 있다.
여기에서 논의된 바와 같은 다양한 접근방식은 DC 및 AC 통신 모두를 사용하고, 수신기 측에서의 아날로그 필터링 없이 수행될 수 있다. 신호 및 데이터 모두는 차동이기 때문에 신뢰할만한 데이터 전송이 용이하게 된다. 추가로, 수신기에서의 반송파의 존재는 매우 저속 데이터의 전송을 포함한 작동을 포함하는, 다양한 모드의 작동 하에서 페일세이프(failsafe) 기능에 대해 사용될 수 있다.
상기 논의 및 예시에 기초하여, 당업자는 여기에서 예시되고 설명된 예시의 실시예 및 용례를 엄격하게 따르는 것 없이 다양한 수정 및 변경이 본 발명에 대해 이루어질 수 있음을 용이하게 인식할 것이다. 예를 들어, 여기에서 논의된 바와 같이 다양한 방식은 데이터 신호를 복원하기에 효과적이 될 수 있고, 필터/용량성 타입 회로로부터 발생하는 상이한 양상의 펄스는 원래 신호의 상승 및 하강 엣지를 판정하는데 사용될 수 있다. 반송파 주파수를 포함하는 것으로서 도시되는 변조는 입력 신호 주파수보다 크고, 고주파수 신호와 관련된 통과는, 저주파수 신호의 관련된 통과를 갖는 입력 신호의 주파수보다 낮은 반송파 주파수를 사용하여 구현될 수 있다. 또한, 다양한 회로는 자동차 용례, 고출력 배터리 용례 및 상이한 전압 레벨에서 작동하는 다양한 컴포넌트를 포함하는 다른 시스템과 같이, 상이한 용례에 적합한 다양한 상이한 디바이스로 구현될 수 있다. 이러한 수정은 다음의 청구항에서 제시된 것을 포함하여, 본 발명의 참 사상 및 범위로부터 벗어나지 않는다. 또한, 본 명세서 전반에서 사용되는 "예시"라는 용어는 설명을 위한 예시로서 사용된 것이며, 제한으로서 사용된 것이 아니다.

Claims (20)

  1. 데이터 신호의 주파수와는 상이한 주파수를 갖는 반송파 신호를 사용하여 디지털 데이터 신호를 통신하기 위한 통신 회로에 있어서,
    제 1 세트의 캐패시터 및 제 2 세트의 캐패시터와,
    제 1 회로와,
    제 2 회로를 포함하되,
    상기 제 1 회로는
    상기 디지털 데이터 신호 및 상기 반송파 신호를 사용하여, 상기 반송파 신호 및 반전 반송파 신호와 각각 혼합된 혼합 데이터 신호(mixed data signals)를 생성하고 상기 반송파 신호 및 상기 반전 반송파 신호와 각각 혼합된 혼합 반전 데이터 신호(mixed inverted data signals)를 생성하고
    상기 제 1 세트의 캐패시터로 상기 혼합 데이터 신호를 제공하고 상기 제 2 세트의 캐패시터로 상기 혼합 반전 데이터 신호를 제공하도록 구성되고 배치되고,
    상기 제 2 회로는 상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터를 각각 통과한 혼합 신호로부터 상기 데이터 신호를 복원하도록 구성되고 배치되는
    통신 회로.
  2. 제 1 항에 있어서,
    상기 제 2 회로는 상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터로부터의 차동 신호(differential signals)를 각각 피변조 데이터 신호에 대응하는 펄스 및 반전 피변조 데이터 신호에 대응하는 펄스로 변환시키고 상기 펄스로부터 상기 데이터 신호를 복원함으로써 상기 혼합 신호로부터 상기 데이터 신호를 복원하도록 구성되고 배치되는
    통신 회로.
  3. 제 1 항에 있어서,
    상기 제 2 회로는,
    상기 캐패시터 각각에서의 값에 기초하여 피변조 데이터 신호에 대응하는 펄스 및 반전 피변조 데이터 신호에 대응하는 펄스를 생성하고, 상기 캐패시터의 세트의 각각으로부터의 연속적으로 이격된 펄스의 개별적인 시리즈(respective series of consecutively-spaced pulses)에서 첫 번째 펄스 및 마지막 펄스 중 적어도 하나에 기초하여 상기 데이터 신호의 상승 엣지 및 하강 엣지 중 적어도 하나를 식별하여 상기 펄스로부터 상기 데이터 신호를 복원함으로써, 상기 혼합 신호로부터 상기 데이터 신호를 복원하도록 구성되고 배치되는
    통신 회로.
  4. 제 1 항에 있어서,
    상기 제 2 회로는, 상기 데이터 신호의 상승 엣지를 결정하기 위하여 상기 제 1 세트의 캐패시터의 출력을 사용하고 상기 데이터 신호의 하강 엣지를 결정하기 위하여 상기 제 2 세트의 캐패시터의 출력을 사용하여 상기 데이터 신호를 복원함으로써, 상기 혼합 신호로부터 상기 데이터 신호를 복원하도록 구성되고 배치되는
    통신 회로.
  5. 제 1 항에 있어서,
    상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터는, 상기 제 1 회로 또는 상기 제 2 회로 중 하나에서의 과도적 전압 변동(a voltage transient)이 존재하는 동안 상기 제 2 회로의 임피던스를 낮추고 상기 제 2 회로에 대한 클리핑(clip)을 경감시키도록 구성되고 배치된 저항에 각각 연결되는
    통신 회로.
  6. 제 1 항에 있어서,
    상기 제 1 회로는 상기 반송파 신호를 반전시킴으로써 상기 반전 반송파 신호를 생성하도록 구성되고 배치되는
    통신 회로.
  7. 제 1 항에 있어서,
    상기 제 1 세트의 캐패시터는, 상기 반송파 신호와 혼합된 데이터 신호를 수신하도록 연결된 캐패시터 및 상기 반전 반송파 신호와 혼합된 데이터 신호를 수신하도록 연결된 캐패시터를 포함하고,
    상기 제 2 세트의 캐패시터는, 상기 반송파 신호와 혼합된 반전 데이터 신호를 수신하도록 연결된 캐패시터 및 상기 반전 반송파 신호와 혼합된 반전 데이터 신호를 수신하도록 연결된 캐패시터를 포함하는
    통신 회로.
  8. 제 1 항에 있어서,
    상기 제 1 세트의 캐패시터는, 상기 반송파 신호와 혼합된 데이터 신호를 수신하도록 연결된 캐패시터 및 상기 반전 반송파 신호와 혼합된 데이터 신호를 수신하도록 연결된 캐패시터를 포함하고,
    상기 제 2 세트의 캐패시터는, 상기 반송파 신호와 혼합된 반전 데이터 신호를 수신하도록 연결된 캐패시터 및, 상기 반전 반송파 신호와 혼합된 반전 데이터 신호를 수신하도록 연결된 캐패시터를 포함하고,
    상기 제 2 회로는, 상기 제 1 세트의 캐패시터의 차동 출력에 기초하여 연속적으로 이격된 펄스의 제 1 시리즈 및 제 2 시리즈를 생성하고 상기 제 2 세트의 캐패시터의 차동 출력에 기초하여 연속적으로 이격된 펄스의 제 3 시리즈 및 제 4 시리즈를 생성하고 상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터 각각에 대한 연속적으로 이격된 펄스의 상기 시리즈 중 적어도 하나의 시작 및 끝 중 적어도 하나에 기초하여 상기 복원된 신호의 상승 엣지 및 하강 엣지를 식별함으로써, 상기 데이터 신호를 복원하도록 구성되고 배치된
    통신 회로.
  9. 제 1 항에 있어서,
    상기 제 1 회로 및 상기 제 2 회로 중 적어도 하나는 고전압 회로에 연결되고,
    상기 캐패시터는 상기 제 1 회로 및 상기 제 2 회로 중 적어도 하나로부터의 고전압 신호가 상기 제 1 회로 및 상기 제 2 회로 중 다른 하나에 도달하는 것으로부터 블로킹(block)하기 위해, 상기 반송파 신호의 주파수를 갖는 신호를 통과시키고 상기 데이터 신호의 주파수를 갖는 신호를 블로킹하도록 구성되고 배치되는
    통신 회로.
  10. 제 1 항에 있어서,
    상기 제 1 회로는,
    상기 반송파 신호를 생성하도록 구성되고 배치되는 오실레이터와,
    두 개의 입력 및 하나의 출력을 각각 갖는 제 1 AND 게이트, 제 2 AND 게이트, 제 3 AND 게이트, 및 제 4 AND 게이트―상기 제 1 AND 게이트 및 상기 제 2 AND 게이트의 출력은 상기 제 1 세트의 캐패시터의 개별적인 캐패시터에 연결되고, 상기 제 3 AND 게이트 및 상기 제 4 AND 게이트의 출력은 상기 제 2 세트의 캐패시터의 개별적인 캐패시터에 연결됨―와,
    제 1 인버터 회로―상기 제 1 인버터 회로는 상기 오실레이터와 상기 제 1 AND 게이트 및 상기 제 3 AND 게이트의 입력 사이에서 연결되고 상기 오실레이터로부터의 상기 반송파 신호를 반전시키고 상기 제 1 AND 게이트 및 상기 제 3 AND 게이트로 반전 반송파 신호를 제공하도록 구성되고 배치됨―와,
    제 2 인버터 회로―상기 제 2 인버터 회로는 상기 제 3 AND 게이트 및 상기 제 4 AND 게이트의 입력에 연결되고 상기 디지털 데이터 신호를 반전시키고 상기 제 3 AND 게이트 및 상기 제 4 AND 게이트에 반전 디지털 데이터 신호를 제공하도록 구성되고 배치됨―를 포함하되,
    상기 제 1 인버터 회로 및 상기 제 2 인버터 회로는 상기 제 3 AND 게이트의 서로 다른 입력으로 연결되고,
    상기 제 1 AND 게이트는 상기 반전 반송파 신호를 상기 디지털 데이터 신호와 조합함으로써 상기 혼합 데이터 신호 중 하나를 생성하도록 구성되고 배치되며, 상기 제 2 AND 게이트는 상기 반송파 신호를 상기 디지털 데이터 신호와 조합함으로써 상기 혼합 데이터 신호 중 하나를 생성하도록 구성되고 배치되며, 상기 제 3 AND 게이트는 상기 반전 반송파 신호를 상기 반전 디지털 데이터 신호와 조합함으로써 상기 혼합 데이터 신호 중 하나를 생성하도록 구성되고 배치되며, 상기 제 4 AND 게이트는 상기 반송파 신호를 상기 반전 디지털 데이터 신호와 조합함으로써 상기 혼합 데이터 신호 중 하나를 생성하도록 구성되고 배치되는
    통신 회로.
  11. 반전 데이터 신호를 제공하기 위해 데이터 신호를 반전시키도록 구성되고 배치되는 제 1 반전 회로와,
    반전 반송파 신호를 제공하기 위해 반송파 신호를 반전시키도록 구성되고 배치되는 제 2 반전 회로―상기 반송파 신호는 상기 데이터 신호의 주파수와는 상이한 주파수를 가짐―와,
    제 1 세트의 캐패시터 및 제 2 세트의 캐패시터를 포함하는 용량성 회로와,
    제 1 신호 혼합 회로와,
    제 2 신호 혼합 회로를 포함하되,
    상기 제 1 신호 혼합 회로는
    상기 데이터 신호를 상기 반송파 신호 및 상기 반전 반송파 신호 중 적어도 하나와 조합하여 상기 제 1 세트의 캐패시터에 조합된 데이터 신호를 제공하고
    상기 반전 데이터 신호를 상기 반송파 신호 및 상기 반전 반송파 신호 중 적어도 하나와 조합함으로써 상기 제 2 세트의 캐패시터에 조합된 반전 데이터 신호를 제공하도록 구성되고 배치되고,
    상기 제 2 신호 혼합 회로는 상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터를 통해 각각 통과되는 상기 조합된 데이터 신호 및 상기 조합된 반전 데이터 신호로부터 상기 데이터 신호를 복원하도록 구성되고 배치되는
    통신 회로.
  12. 제 11 항에 있어서,
    상기 제 1 신호 혼합 회로는,
    두 개의 혼합 신호를 생성하기 위해 상기 데이터 신호를 상기 반송파 신호 및 상기 반전 반송파 신호의 각각과 조합함으로써 상기 데이터 신호를 상기 반송파 신호 및 상기 반전 반송파 신호 중 적어도 하나와 조합하고, 상기 제 1 세트의 캐패시터로 상기 두 개의 혼합 신호를 제공하며,
    두 개의 혼합 신호를 생성하기 위해 상기 반전 데이터 신호를 상기 반송파 신호 및 상기 반전 반송파 신호의 각각과 조합함으로써 상기 반전 데이터 신호를 상기 반송파 신호 및 상기 반전 반송파 신호 중 적어도 하나와 조합하고, 상기 제 2 세트의 캐패시터로 상기 두 개의 혼합 신호를 제공하도록 구성되고 배치되는
    통신 회로.
  13. 제 11 항에 있어서,
    상기 제 2 신호 혼합 회로는,
    상기 캐패시터 각각에서의 값에 기초하여 피변조 데이터 신호에 대응하는 펄스 및 반전 피변조 데이터 신호에 대응하는 펄스를 생성하고, 상기 캐패시터의 세트 각각으로부터의 연속적으로 이격된 펄스의 시리즈 각각에서의 첫 번째 및 마지막 펄스 중 적어도 하나에 기초하여 상기 데이터 신호의 상승 엣지 및 하강 엣지 중 적어도 하나를 식별하여 상기 펄스로부터 상기 데이터 신호를 복원함으로써, 상기 조합된 데이터 신호 및 상기 조합된 반전 데이터 신호로부터 상기 데이터 신호를 복원하도록 구성되고 배치되는
    통신 회로.
  14. 제 11 항에 있어서,
    상기 제 2 신호 혼합 회로는 상기 데이터 신호의 상승 엣지를 결정하는 상기 제 1 세트의 캐패시터의 출력을 사용하고 상기 데이터 신호의 하강 엣지를 결정하는 상기 제 2 세트의 캐패시터의 출력을 사용함으로써, 상기 조합된 데이터 신호 및 상기 조합된 반전 데이터 신호로부터 상기 데이터 신호를 복원하도록 구성되고 배치되는
    통신 회로.
  15. 제 11 항에 있어서,
    상기 제 1 신호 혼합 회로에 접속되고 상기 데이터 신호를 생성하도록 구성되고 배치되는 저전압 제어 회로와,
    상기 제 2 신호 혼합 회로에 접속되고 상기 복원된 데이터 신호를 수신하고 제어가능하게 응답하도록 구성되고 배치되는 고전압 회로를 더 포함하는
    통신 회로.
  16. 데이터 신호의 주파수와는 상이한 주파수를 갖는 반송파 신호를 사용하여 디지털 데이터 신호를 통신하기 위한 방법에 있어서,
    상기 디지털 데이터 신호 및 상기 반송파 신호를 사용하여, 상기 반송파 신호 및 반전 반송파 신호와 각각 혼합된 혼합 데이터 신호를 생성하고, 상기 반송파 신호 및 반전 반송파 신호와 각각 혼합된 혼합 반전 데이터 신호를 생성하는 단계와,
    제 1 세트의 캐패시터에 상기 혼합 데이터 신호를 제공하는 단계와,
    제 2 세트의 캐패시터에 상기 혼합 반전 데이터 신호를 제공하는 단계와,
    상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터를 각각 통과한 혼합 신호로부터 상기 데이터 신호를 복원하는 단계를 포함하는
    방법.
  17. 제 16 항에 있어서,
    상기 데이터 신호를 상기 혼합 신호로부터 복원하는 단계는,
    상기 제 1 세트의 캐패시터 및 상기 제 2 세트의 캐패시터로부터의 차동 신호를 각각 피변조 데이터 신호에 대응하는 펄스 및 반전 피변조 데이터 신호에 대응하는 펄스로 변환시키는 단계와,
    상기 펄스로부터 상기 데이터 신호를 복원하는 단계를 포함하는
    방법.
  18. 제 16 항에 있어서,
    상기 데이터 신호를 상기 혼합 신호로부터 복원하는 단계는,
    상기 캐패시터 각각에서의 값에 기초하여 피변조 데이터 신호에 대응하는 펄스 및 반전 피변조 데이터 신호에 대응하는 펄스를 생성하는 단계와,
    상기 캐패시터의 세트 각각으로부터의 연속적으로 이격된 펄스 시리즈의 각각에서의 첫 번째 펄스 및 마지막 펄스 중 적어도 하나에 기초하여 상기 데이터 신호의 상승 엣지 및 하강 엣지 중 적어도 하나를 식별함으로써 상기 펄스로부터 상기 데이터 신호를 복원하는 단계를 포함하는
    방법.
  19. 제 16 항에 있어서,
    상기 데이터 신호를 상기 혼합 신호로부터 복원하는 단계는, 상기 데이터 신호의 상승 엣지를 결정하는 상기 제 1 세트의 캐패시터의 출력을 사용하고 상기 데이터 신호의 하강 엣지를 결정하는 상기 제 2 세트의 캐패시터의 출력을 사용하여 상기 데이터 신호를 복원하는 단계를 포함하는
    방법.
  20. 제 16 항에 있어서,
    상기 반송파 신호 및 반전 반송파 신호와 각각 혼합된 상기 혼합 데이터 신호를 생성하는 단계는,
    상기 반송파 신호와 혼합된 데이터 신호를 생성하고 제 1 캐패시터에 제공하는 단계 및, 상기 반전 반송파 신호와 혼합된 데이터 신호를 생성하고 제 2 캐패시터에 제공하는 단계와,
    상기 반송파 신호와 혼합된 반전 데이터 신호를 생성하고 제 3 캐패시터에 제공하는 단계 및, 상기 반전 반송파 신호와 혼합된 반전 데이터 신호를 생성하고 제 4 캐패시터에 제공하는 단계를 포함하되,
    상기 제 1 캐패시터 및 상기 제 2 캐패시터는 상기 제 1 세트의 캐패시터에 위치하고, 상기 제 3 캐패시터 및 상기 제 4 캐패시터는 상기 제 2 세트의 캐패시터에 위치하는
    방법.
KR1020120101262A 2011-09-12 2012-09-12 용량성 통신 회로 및 이를 위한 방법 KR101457268B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/230,134 2011-09-12
US13/230,134 US8693554B2 (en) 2011-09-12 2011-09-12 Capacitive communication circuit and method therefor

Publications (2)

Publication Number Publication Date
KR20130028889A true KR20130028889A (ko) 2013-03-20
KR101457268B1 KR101457268B1 (ko) 2014-10-31

Family

ID=46796272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120101262A KR101457268B1 (ko) 2011-09-12 2012-09-12 용량성 통신 회로 및 이를 위한 방법

Country Status (5)

Country Link
US (1) US8693554B2 (ko)
EP (1) EP2568658A3 (ko)
JP (1) JP5518153B2 (ko)
KR (1) KR101457268B1 (ko)
CN (1) CN103001897B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018233A (ko) * 2015-08-07 2017-02-16 엠텍비젼 주식회사 커패시티브 통신에서 m-phy의 모든 신호레벨을 전달하기 위한 시스템

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9935763B2 (en) * 2016-06-17 2018-04-03 Texas Instruments Incorporated Timing correction in a communication system
CN106341164B (zh) * 2016-10-18 2018-08-17 深圳市阿美特科技有限公司 低功耗近距离无线通信电路
EP3598409B1 (en) * 2018-07-16 2021-03-10 Melexis Technologies NV Transceiver with galvanic isolation means

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3038960A (en) * 1960-06-27 1962-06-12 Peter G S Mero Recording devices
US4142205A (en) * 1976-07-21 1979-02-27 Nippon Electric Co., Ltd. Interframe CODEC for composite color TV signals comprising means for inverting the polarity of carrier chrominance signals in every other frame or line
US4245355A (en) * 1979-08-08 1981-01-13 Eaton Corporation Microwave frequency converter
US4298986A (en) * 1979-12-26 1981-11-03 General Electric Company Receiver for phase-shift modulated carrier signals
US5500895A (en) * 1994-05-24 1996-03-19 Yurgelites; Gerald J. Telephone isolation device
US5781588A (en) * 1994-11-10 1998-07-14 Matsushita Electric Industrial Co., Ltd. FSK signal receiver
US5949826A (en) * 1995-12-22 1999-09-07 Matsushita Electric Industrial Co., Ltd. Data transmission and reception system
GB9605719D0 (en) * 1996-03-19 1996-05-22 Philips Electronics Nv Integrated receiver
US6058191A (en) 1997-02-04 2000-05-02 Macrovision Corp Method and apparatus for modifying the envelope of a RF carrier signal to remove copy protection signals therefrom
US6339048B1 (en) * 1999-12-23 2002-01-15 Elementis Specialties, Inc. Oil and oil invert emulsion drilling fluids with improved anti-settling properties
US6366229B2 (en) * 1999-01-06 2002-04-02 Raytheon Company System for continuous-time modulation
FR2799912B1 (fr) * 1999-10-19 2002-02-15 St Microelectronics Sa Transmission d'une horloge par une barriere d'isolement capacitive
KR100689033B1 (ko) * 2001-02-02 2007-03-08 삼성전자주식회사 데이터 슬라이서 및 이를 적용한 알에프 수신기
MXPA06013059A (es) * 2004-05-12 2007-02-14 Korea Electronics Telecomm Aparato y metodo para sincronizacion de frecuencia correspondiente en un repetidor de canal activo.
US8198951B2 (en) * 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US7764003B2 (en) * 2006-04-04 2010-07-27 Kolo Technologies, Inc. Signal control in micromachined ultrasonic transducer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170018233A (ko) * 2015-08-07 2017-02-16 엠텍비젼 주식회사 커패시티브 통신에서 m-phy의 모든 신호레벨을 전달하기 위한 시스템

Also Published As

Publication number Publication date
EP2568658A3 (en) 2017-08-09
US20130064310A1 (en) 2013-03-14
CN103001897B (zh) 2015-04-08
JP5518153B2 (ja) 2014-06-11
KR101457268B1 (ko) 2014-10-31
CN103001897A (zh) 2013-03-27
EP2568658A2 (en) 2013-03-13
US8693554B2 (en) 2014-04-08
JP2013062797A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
US8798175B2 (en) Communicating with a self-clocking amplitude modulated signal
US8576928B2 (en) Capacitive divider transmission scheme for improved communications isolation
EP2663043B1 (en) Capacitive isolated voltage domains
CN105429624B (zh) 信号隔离器系统中的开关键调制信号的解调
KR101457268B1 (ko) 용량성 통신 회로 및 이를 위한 방법
CN109995356A (zh) 一种基于电容的信号隔离传输电路
US8817670B2 (en) Full duplex communication circuit and method therefor
CN110149113B (zh) 隔离式信号传输电路及利用其的通信装置
WO2006069353A1 (en) Mechanism to aid a phase interpolator in recovering a clock signal
US8711954B2 (en) Transfer of digital data through an isolation
US20170214431A1 (en) Communication system and method of data communications
TWI514828B (zh) 用於傳輸振幅調變信號的方法，傳輸器，菊鏈通信系統以及積體電路
CN213879630U (zh) 一种隔离驱动电路及功率管驱动系统
US20230058123A1 (en) Fast digital isolator
CN210246716U (zh) 一种隔离式信号传输电路及利用其的通信装置
US11385677B2 (en) Clock data recovery circuit
CN210380804U (zh) 一种基于电容的信号隔离传输电路
KR102028391B1 (ko) 신호절연회로
US7000040B2 (en) Apparatus and method for receiving and demodulating data modulated in pseuod-ternary form
EP4376298A1 (en) Isolated driver device, corresponding electronic system and method of transmitting a data signal across a galvanic isolation barrier
CN116743118B (zh) 信号整形电路和数字电容隔离器
US10116474B2 (en) Modulating communications between platforms onto power delivery rails
US11979122B2 (en) Isolation amplifier and anomaly state detection device
CN213990485U (zh) 一种隔离驱动电路及功率管驱动系统
Ke et al. Design of Capacitive Digital Isolation Chip

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 5