KR20170018233A

KR20170018233A - 커패시티브 통신에서 m-phy의 모든 신호레벨을 전달하기 위한 시스템

Info

Publication number: KR20170018233A
Application number: KR1020150111622A
Authority: KR
Inventors: 김민환; 이성민; 범진욱
Original assignee: 엠텍비젼 주식회사; 서강대학교산학협력단
Priority date: 2015-08-07
Filing date: 2015-08-07
Publication date: 2017-02-16
Also published as: KR102252834B1

Abstract

커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템이 개시된다. 상기 시스템은, 작은 커패시터에 의해 전기적으로 분리되어 신호를 송/수신하는 M-PHY 시스템에서 커패시터와 M-PHY RX 사이에 신호재생회로를 두어 신호를 재생하는 회로: 상기 회로의 각 차등 입력 신호와 V_CM을 저항을 이용하여 연결하고, 상기 회로의 차등 입력신호를 1차 앰프를 이용 증폭하며, 상기 1차 앰프의 출력을 Squelch Detector 회로의 입력으로 연결하고, 상기 1차 앰프의 출력을 2차 앰프로 연결하며, 상기 2차 앰프의 출력을 레벨 쉬프터(Level Shifter)로 연결하고, 상기 스퀄치 디텍터(Squelch Detector)와 레벨 쉬프터의 출력이 두 개의 AND 게이트에 입력되어 디지털 로직값으로 VMD를 컨트롤하며, 상기 VMD 는 M-PHY 의 신호 레벨을 재생하는 회로를 포함하는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템이 포함된다.

Description

커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템{System for transferring all M-PHY signals in capacitive communication}

본 발명은 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템에 관한 것이다.

CMOS 앰프(Amplifier)를 이용하여 차등 신호를 증폭 전달하는 경우, 여러 단의 앰프를 사용하면서 증폭되는 양(plus, +)/음(minus, -) 신호는 회로 설계상 완벽하게 균형(Balancing)을 맞추지 못하거나, CMOS 공정, 온도 및 파워 전압 등의 변화에 의하여 옵셋(Offset)이 발생된다. 이러한 옵셋의 발생은 최악의 경우, 회로의 오 동작을 야기하는 원인이 된다.

이를 극복하기 위하여 여러 가지 방안이 제시되고 있으며, 일반적으로 아날로그(Analog) 설계자들이 사용하는 Auto-Zeroing, Chopping, Ping-Pong, Chopper-CDS(Correlated Double Sampling), Offset-Stabilized 및 Continuous-Time Integrator 등 다양한 옵셋 제거(Cancellation) 회로를 추가하여 각 원인에 의하여 발생하는 옵셋을 줄이거나, 큰 디바이스를 사용하여 디바이스간 매칭 문제를 해결하고 있다.

그러나, 이러한 해결방법은 설계의 복잡도, 파워소모 및 설계 면적의 증가를 초래한다. 더욱이, 더욱 미세공정을 적용하는 경우 공정에 의한 변화는 더욱 심각한 수준으로 이러한 복잡도를 더욱 증가 시키는 요인이 되어 설계의 어려움이 가중된다.

관련 선행기술로서, 미국 등록특허 제6,262,625호(OPERATIONALAMPLIFIER WITH DIGITAL OFFSET CALIBRATION)는 앰프의 물리적 설계 및 공정의 변화에 의하여 발생하는 회로의 문턱값(Thresholds) 변화, 디바이스 크기의 비 매칭(Mismatching), 회로 동작 조건 등의 변화가 야기하는 아날로그 앰프의 옵셋을 제거하기 위한 기술적 사상을 개시하고 있다. 그러나, 본 선행기술은 옵셋을 제거하기 위해 복잡한 회로가 추가됨으로써 설계의 복잡도가 증가하고 설계 면적의 증가를 초래하는 문제점이 있다.

도 1에는 일반적인 MIPI M-PHY 는 라인(LINE)의 상태가 정의되어 있다. MIPI M-PHY는 내부에 전체적인 컨트롤을 하는 상태 다이어그램(State Diagram) 이 구비되기 고, 이러한 상태의 컨트롤은 내부 로직 회로에 의해 컨트롤되고 있다. 이 중에서 MIPI 의 TX와 RX는 DIF-P, DIF-N 및 DIF-Z 등을 이용하여 내부 상태가 컨트롤된다. 따라서, 커패시터로 분리된 송수신 선로에서 수신단은 제시된 모든 신호가 그대로 복원되어야 하는 제한을 가지게 된다.

이와 관련하여, 미국 공개특허 제2013/0064310호(CAPACITIVE COMMUNICATION CIRCUIT AND METHOD THEREFOR)는 커패시티브 통신 회로에 관한 발명으로서, 양과 음의 수신단에 각각 신호선과 V_REF 사이에 작은 저항을 연결하고 커패시터를 통과한 신호를 RC 시정수를 따르는 펄스 신호로 생성하며, 이를 레치(Latch)를 이용하여 원 신호로 복원하는 회로를 제시하고 있다. 그러나, 이러한 회로는 M-PHY 의 DIF-Z 와 같이 송신단이 드라이브를 하지 않는 경우 수신단에서 이를 복원하지 못하는 문제점이 있다.

또 다른 관련 기술인, 미국 등록특허 제8,531,238호(CAPACITIVE ISOLATION CIRCUITRY)는 멀티 단 앰프에 관한 발명으로서, 출력을 공통 모드 피드백(Common Mode Feedback)을 이용하여 옵셋을 보상하고 입력신호를 여러 번 증폭하여 출력하는 발명이다.

그러나 본 선행기술에서 제시하는 회로는 MIPI에서 TX가 드라이브하지 않는 경우, 비록 차등 입력신호가 동일한 전압을 가진다고 하더라도 출력은 항상 드라이브 하는 상태가 된다. 이는 추가되는 피드백 회로에 의한 면적 증가뿐만 아니라 회로가 항상 동작 상태이기 때문에 전력 소모의 원인이 된다. 또한, 공정의 변화가 심하거나 주변 환경의 변화가 심한 경우 어느 정도의 수율 감소가 발생될 수 있는 문제점도 있다.

미국 등록특허 제6,262,625호(OPERATIONALAMPLIFIER WITH DIGITAL OFFSET CALIBRATION) 미국 공개특허 제2013/0064310호(CAPACITIVE COMMUNICATION CIRCUIT AND METHOD THEREFOR) 미국 등록특허 제8,531,238호(CAPACITIVE ISOLATION CIRCUITRY)

본 발명은 M-PHY 표준과 같은 저전력 상태를 가지기 위하여 송신단이 아무런 드라이브를 하지 않는 트라이-스테이트(Tri-State)를 가지면서 데이터를 고속으로 전송하는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템을 제공하기 위한 것이다.

본 발명은 작은 커패시터를 이용하여 송신단과 수신단을 전기적으로 단절(Galvanically Isolated) 시킨 상태에서, 수신단에서 송신단이 드라이브를 하지 않는 트라이-스테이트를 포함한 신호의 재생기능을 포함하여, DC에서 고속 데이터 전송이 가능한 회로를 제공할 뿐 아니라, 기생 커패시터 및 반도체 공정에서 발생하는 변동(Variation) 등에 의하여 발생하는 CMOS 앰프(Amplifier)의 DC 옵셋(Offset) 등에 의한 회로 오동작을 간단하고 안전하게 방지할 수 있는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템을 제공하기 위한 것이다.

본 발명은 송신단이 드라이브 하지 않는 경우를 대비하여 수신단의 차등 입력 신호가 동일한 전압 레벨을 가지도록 두 신호선과 두 신호선의 공통 모드(Common Mode) 전압 사이에 저항을 배치하여 수신단의 전압이 공통모드 전압이 되도록 하고, 아나로그와 디지털 회로의 결합을 이용하여 앰프의 옵셋 보상회로가 필요 없고, 복잡한 자동전압 이득 앰프가 없이 간단한 회로에 의해서도 송신 신호와 동일한 신호를 재생할 수 있는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템을 제공하기 위한 것이다.

본 발명은 간단한 구조의 회로를 적용함으로써 설계 복잡도 증가를 방지하고, 실리콘 면적을 감소시키며, 공정의 변동에 민감하지 않은 설계를 함으로써 수율(Yield) 의 상승을 확보할 수 있는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템을 제공하기 위한 것이다.

본 발명은 시스템을 외부로부터 보호하기 위한 차폐가 용이하여 방수/방진 시스템 구성에 용이하고, 측정 시스템이 본체로부터 전기적으로 분리되어 있기 때문에 심전도 측정기 등과 같은 예민한 시스템을 만드는 경우 환자의 생체신호를 모니터링하는 동안 본체에서 예상치 못하게 발생되는 전기적 충격이 환자에게 전달되지 않아 환자의 안전을 도모할 수 있는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템을 제공하기 위한 것이다.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다.

본 발명의 일 측면에 따르면, 작은 커패시터에 의해 전기적으로 분리되어 신호를 송/수신하는 M-PHY 시스템에서 커패시터와 M-PHY RX 사이에 신호재생회로를 두어 신호를 재생하는 회로: 상기 회로의 각 차등 입력 신호와 V_CM을 저항을 이용하여 연결하고, 상기 회로의 차등 입력신호를 1차 앰프를 이용 증폭하며, 상기 1차 앰프의 출력을 Squelch Detector 회로의 입력으로 연결하고, 상기 1차 앰프의 출력을 2차 앰프로 연결하며, 상기 2차 앰프의 출력을 레벨 쉬프터(Level Shifter)로 연결하고, 상기 스퀄치 디텍터(Squelch Detector)와 레벨 쉬프터의 출력이 두 개의 AND 게이트에 입력되어 디지털 로직값으로 VMD를 컨트롤하며, 상기 VMD 는 M-PHY 의 신호 레벨을 재생하는 회로를 포함하는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템이 제공된다.

상기 시스템은, 수신된 입력신호 레벨이 낮을 경우 M-PHY TX 와 커패시터 사이에 출력전압 제어회로를 두어 신호의 레벨을 올리는 회로: 상기 회로의 각 차등 차등 입력 신호와 VCM을 저항을 이용하여 연결하고, 상기 차등 입력 신호를 스퀄치 디텍터 회로의 입력으로 연결하며, 상기 회로의 차등 입력신호를 1차 앰프를 이용하여 증폭하고, 상기 1차 앰프의 출력을 2차 앰프로 연결하며, 상기 2차 앰프의 출력을 레벨 쉬프터로 연결하고, 상기 스퀄치 디텍터와 레벨 쉬프트의 출력이 두 개의 AND 게이트에 입력되어 디지털 로직값으로 VMD를 컨트롤하며, 상기 VMD 의 전압을 컨트롤하는 LDO 회로: 및 상기 LDO의 출력 전압 레벨을 제어하는 입력신호를 구비한 회로를 포함할 수 있다.

전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.

본 발명의 실시예에 따르면, M-PHY 표준과 같은 저전력 상태를 가지기 위하여 송신단이 아무런 드라이브를 하지 않는 트라이-스테이트(Tri-State)를 가지면서 데이터를 고속으로 전송하는 효과가 있다.

또한 작은 커패시터를 이용하여 송신단과 수신단을 전기적으로 단절(Galvanically Isolated) 시킨 상태에서, 수신단에서 송신단이 드라이브를 하지 않는 트라이-스테이트를 포함한 신호의 재생기능을 포함하여, DC에서 고속 데이터 전송이 가능한 회로를 제공할 뿐 아니라, 기생 커패시터 및 반도체 공정에서 발생하는 변동(Variation) 등에 의하여 발생하는 CMOS 앰프(Amplifier)의 DC 옵셋(Offset) 등에 의한 회로 오동작을 간단하고 안전하게 방지할 수 있는 효과도 있다.

또한 송신단이 드라이브 하지 않는 경우를 대비하여 수신단의 차등 입력 신호가 동일한 전압 레벨을 가지도록 두 신호선과 두 신호선의 공통 모드(Common Mode) 전압 사이에 저항을 배치하여 수신단의 전압이 공통모드 전압이 되도록 하고, 아나로그와 디지털 회로의 결합을 이용하여 앰프의 옵셋 보상회로가 필요 없고, 복잡한 자동전압 이득 앰프가 없이 간단한 회로에 의해서도 송신 신호와 동일한 신호를 재생할 수 있는 효과도 있다.

또한 간단한 구조의 회로를 적용함으로써 설계 복잡도 증가를 방지하고, 실리콘 면적을 감소시키며, 공정의 변동에 민감하지 않은 설계를 함으로써 수율(Yield) 의 상승을 확보할 수 있는 효과도 있다.

또한 시스템을 외부로부터 보호하기 위한 차폐가 용이하여 방수/방진 시스템 구성에 용이하고, 측정 시스템이 본체로부터 전기적으로 분리되어 있기 때문에 심전도 측정기 등과 같은 예민한 시스템을 만드는 경우 환자의 생체신호를 모니터링하는 동안 본체에서 예상치 못하게 발생되는 전기적 충격이 환자에게 전달되지 않아 환자의 안전을 도모할 수 있는 효과도 있다.

또한 작은 커패시터로 분리된 송신단과 수신단을 가지는 M-PHY 시스템에 있어서, 신호를 완벽하게 재현하고, 아날로그 회로 설계를 단순화 하여 옵셋 보상회로에 의해 설계가 복잡해지고 설계 면적이 증가하는 것을 방지하며, 복잡한 아날로그 회로로 인해 발생하는 수율 감소를 최소화하고, 공정 변화 등에 강인한 회로를 제공할 뿐 아니라, 내부 디지털 컨트롤을 이용하여 전력 소모를 최소화하는 효과도 있다.

도 1에는 일반적인 MIPI M-PHY 는 라인(LINE)의 상태를 정의한 도면.
도 2는 본 발명의 일 실시예에 따른 신호 전달 시스템의 구성을 나타낸 회로도.
도 3은 본 발명의 다른 실시예에 따른 신호 전달 시스템의 구성을 나타낸 회로도.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

도 2는 본 발명의 일 실시예에 따른 신호 전달 시스템의 구성을 나타낸 회로도이다.

본 실시예에 따른 신호 전달 시스템은 MIPI M-PHY의 송신단과 수신단 사이에 커패시터를 배치하여 통신을 수행하는 시스템에서, 송신단의 DIF-P, DIF-N 및 DIF-Z 차등 신호를 수신단에서 원래의 신호 그대로 재생하기 위하여 아날로그와 디지털 회로를 조합하여 구성하였고, 송신단이 드라이브 하지 않는 상태(예를 들어 M-PHY에서의 HIBERN8 상태)인 라인이 DIF-Z 일 때 수신단의 신호 재생 회로도 저전력 상태를 가지도록 하는 특징이 있다.

도 1을 참조하면, 신호 전달 시스템(101)은 M-PHY TX(120)에서 보내주는 신호를 M-PHY RX(123)측으로 그대로 복원하여 전송하는 기능을 한다. 커패시터(119)와 기생 커패시터(122)에 의하여 구성되는 커패시티브 회로 구성은 TX(120)에서 보내주는 신호가 수신단(102)에 걸리는 신호 레벨을 결정하게 된다.

PCB 의 패턴 혹은 작은 금속 패턴을 가깝게 마주볼 때 전자기학 원리에 따라 두 패턴 사이에는 커패시터가 만들어진다. 따라서, 커패시터의 값은 패턴의 크기가 작을수록 금속패턴의 거리가 멀수록 작아지는 특징을 가진다.

전술한 커패시터에 추가로 수신단에는 기생 커패시터가 존재하여 직렬로 연결되며, 이 두 개의 커패시터 크기에 따라 송신단에서 보내주는 신호의 레벨이 수신단에서는 작아진 신호레벨로 수신된다. 수신단에는 송신단에서 보내주는 신호의 레벨과 결합하여 이 두 가지 커패시터들에 의하여 결정되는 신호레벨이 입력된다. 따라서, 수신단에는 일반적으로 자동전압 이득 앰프(Automatic Gain Control Amplifier, AGC Amp.)가 사용된다.

수신단의 차등 입력 신호선은 저항(103)에 의하여 각각 V_CM에 연결된다. 따라서, TX가 드라이브하지 않는 DIF-Z 상태에서 입력 차등 신호선 102는 모두 V_CM 레벨로 고정된다.

이때, 저항(103)은 그 값이 충분히 큰 것을 사용함으로써 큰 RC 시정수를 가지게 되어 입력에 신호가 인가되어 레벨이 상승하거나 하강한 경우 그 레벨은 시간이 지남에 따라 서서히 작아지게 된다. 이는 저속 데이터 전송시 수신 신호 레벨이 급격히 작아짐에 따른 회로 오 동작을 방지 하기 위함이다.

제1 앰프(116)는 간단한 1단 앰프를 사용하고 물리적으로 큰 디바이스를 사용하여 설계함으로써 옵셋 보상이 필요없는 특징이 있다. 제2 앰프(117)는 제1 앰프(116)에서 증폭된 신호를 받아 레벨 쉬프터(Level Shifter)(118)가 디지털 출력으로 증폭할 수 있도록 2차 증폭을 수행한다.

레벨 쉬프터(118)는 2차 증폭된 차등 신호를 받아 디지털 출력으로 출력한다.

스퀄치 디텍터(Squelch Detector)(110)는 차등 입력 신호의 차이가 일정 전압 이하이면 로직 "0"를 출력하고, 일정전압 이상이면 로직 "1"을 출력한다.

AND 게이트 112와 113은 입력 로직 신호에 의하여 TX 120 의 출력단과 동일한 구조를 가지는 VMD(Voltage Mode Driver)(115)를 드라이브한다.

VMD(115)는 입력 신호가 모두 로직 "0"이면 트라이-스테이트가 되어 TX 단과 동일한 동작을 하고, 입력이 1/0 또는 0/1 인지에 따라 출력을 M-PHY 의 TX 와 동일한 신호로 출력한다.

수신 입력은 수신단(102)을 통해 일차적으로 제1 앰프(116)로 인가되어 약간의 증폭을 하게 된다. 이는 수신 신호 레벨이 너무 낮아 차등 입력신호의 전압레벨 차이를 검출하는 스퀄치 디텍터(110)의 입력 전압 레벨 차이가 너무 작은 경우, TX 120 에서 신호를 보내도 이를 감지하지 못하고 언제나 출력을 로직 "0"으로 출력하는 걸 방지하기 위함이다.

따라서, DIF-Z 신호가 입력되면 스퀄치 디텍터(110)는 로직 "0"를 출력하고 AND 게이트 112와 113 에 인가되어 두 AND 게이트의 출력을 모두 로직 "0" 상태로 만들고 결과적으로 VMD(115)에 인가된 두 로직 "0" 신호는 TX 120 의 상태와 동일한 드라이브를 하지 않는 DIF-Z 상태가 된다.

또한, 스퀄치 디텍터(110)의 출력은 제1 앰프(116)와 레벨 쉬프터(118)에 인가되어 DIF-Z 상태일 때 이 두 회로에서 전력이 소모되지 않도록 회로를 끄는 역할을 한다.

DIF-P 혹은 DIF-N 이 인가되는 경우, 스퀄치 디텍터(110)의 출력은 로직 "1"이 되어 AND 게이트 112와 113은 레벨 쉬프터(118)의 출력 값에 따라 바뀌게 되고, 이는 VMD를 드라이브하여 TX 120 의 신호 그대로 만들게 한다. 또한, 스퀄치 디텍터(110)의 출력은 제2 앰프(117)와 레벨 쉬프터(118)이 활성화 되도록 한다.

도 3은 본 발명의 다른 실시예에 따른 신호 전달 시스템의 구성을 나타낸 회로도이다.

도 3에 도시된 신호 전달 시스템은 앞서 설명한 도 2의 구성과 달리, 입력 신호 레벨의 조정을 위하여 송신단에서 TX(120)와 커패시터(119) 사이에 출력전압 제어 회로가 배치된 구성을 나타낸다.

이 경우, 설계의 재 사용을 위하여 수신단에서 사용한 신호 재생회로, 즉 저항(203), 제1 및 제2 앰프(216, 218), 스퀄치 디텍터(210), 레벨 쉬프터(218), AND 게이트 212와 213, VMD(215)는 그대로 재 사용이 가능하다. 단, 이 경우 TX 120 의 출력은 전기적으로 제1 앰프(216)에 그대로 연결되므로 신호 레벨의 감소가 없어 스퀄치 디텍터(Squelch Detector)의 입력은 제2 앰프(217)의 출력에서 TX 의 출력 202로 직접 연결한다.

도 3에는 VMD(215)의 파워선 223이 LDO(Low-Drop Out)(221)의 출력으로 연결되고, LDO(221)은 디지털 컨트롤 신호 222에 의하여 그 레벨이 정해진다. 따라서, 앞서 도 2의 커패시터들에 의하여 결정되어지는 수신 전압 레벨을 조정하기 위하여 송신단에서의 신호 레벨을 조정하기 위한 장치가 제공된다.

상기에서는 본 발명의 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

103 : 저항 216, 218 : 앰프
210 : 스퀄치 디텍터 218 : 레벨 쉬프터

Claims

작은 커패시터에 의해 전기적으로 분리되어 신호를 송/수신하는 M-PHY 시스템에서 커패시터와 M-PHY RX 사이에 신호재생회로를 두어 신호를 재생하는 회로: 및
상기 회로의 각 차등 입력 신호와 V_CM을 저항을 이용하여 연결하고, 상기 회로의 차등 입력신호를 1차 앰프를 이용 증폭하며, 상기 1차 앰프의 출력을 Squelch Detector 회로의 입력으로 연결하고, 상기 1차 앰프의 출력을 2차 앰프로 연결하며, 상기 2차 앰프의 출력을 레벨 쉬프터(Level Shifter)로 연결하고, 상기 스퀄치 디텍터(Squelch Detector)와 레벨 쉬프터의 출력이 두 개의 AND 게이트에 입력되어 디지털 로직값으로 VMD를 컨트롤하며, 상기 VMD 는 M-PHY 의 신호 레벨을 재생하는 회로를 포함하는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템.
제1항에 있어서,
수신된 입력신호 레벨이 낮을 경우 M-PHY TX 와 커패시터 사이에 출력전압 제어회로를 두어 신호의 레벨을 올리는 회로: 상기 회로의 각 차등 차등 입력 신호와 VCM을 저항을 이용하여 연결하고, 상기 차등 입력 신호를 스퀄치 디텍터 회로의 입력으로 연결하며, 상기 회로의 차등 입력신호를 1차 앰프를 이용하여 증폭하고, 상기 1차 앰프의 출력을 2차 앰프로 연결하며, 상기 2차 앰프의 출력을 레벨 쉬프터로 연결하고, 상기 스퀄치 디텍터와 레벨 쉬프트의 출력이 두 개의 AND 게이트에 입력되어 디지털 로직값으로 VMD를 컨트롤하며, 상기 VMD 의 전압을 컨트롤하는 LDO 회로: 및
상기 LDO의 출력 전압 레벨을 제어하는 입력신호를 구비한 회로가 더 포함되는 커패시티브 통신에서 M-PHY의 모든 신호레벨을 전달하기 위한 시스템.