CN116743118B - 信号整形电路和数字电容隔离器 - Google Patents

Abstract

本发明涉及信号处理领域，具体涉及一种信号整形电路和数字电容隔离器。信号整形电路包括比较模块和包络检波器。所述比较模块包括相同的第一比较器和第二比较器，所述第一比较器的同相输入端与所述第二比较器的反相输入端连接，所述第一比较器的反相输入端与所述第二比较器的同相输入端连接，所述第一比较器的输出端以及所述第二比较器的输出端均与所述包络检波器连接。通过比较模块将输入的共模电压处理成两个相同的第一驱动信号直接传输至包络检波器，所述包络检波器将第一驱动信号解调还原成输出数据信号，解决了包络检波器数据传输时发生误判的问题，同时解决了第二级高通滤波结构占用面积较大造成的资源浪费。

Description

信号整形电路和数字电容隔离器

技术领域

本发明涉及隔离电路领域，尤其涉及一种信号整形电路和数字电容隔离器。

背景技术

为了保障人员安全，实现安全准确的测量，同时为防止损坏高压系统中昂贵的处理器、ASIC或FPGA，中断通信网络中的接地回路，以及中断与电机驱动或电源转换器系统中的高侧器件的通信，因此现代电气系统需要隔离。隔离是将低压域系统和高压域系统两端在物理层隔开，两端之间没有任何直接相连接的通路，可以阻止系统的两个部分之间产生直流电流和干扰交流电流，保证信号或能量通过耦合的方式在高压域和低压域之间无干扰地传输，保护低压域系统免受高压域的伤害。

现有技术中通过在包络检波器前设置第二级高通滤波器件，在无载波阶段，两个比较器一个输出高电平，另一个输出为低电平，但是现有技术中的包络检波器的原理是检测到有高电平时就默认有数据发送，因此在无载波时现有的检测电路会发生误判，故需要添加第二级高通滤波结构，而高通滤波电阻电容往往占用面积较大，成本较高，由于电容特性也会带来反应速度降低的问题。

上述内容仅用于辅助理解本发明的技术方案，并不代表承认上述内容是现有技术。

发明内容

本发明的主要目的在于提供一种信号整形电路和数字电容隔离器，旨在解决现有技术中数字电容隔离器第二级高通滤波结构占用面积较大的问题，同时可以用相对简单可靠的包络检波结构输出数据信号。

为实现上述目的，本发明提供了一种信号整形电路，包括：比较模块和包络检波器；

所述比较模块包括相同的第一比较器和第二比较器；

所述第一比较器的同相输入端与所述第二比较器的反相输入端连接，所述第一比较器的反相输入端与所述第二比较器的同相输入端连接，所述第一比较器的输出端以及所述第二比较器的输出端均与所述包络检波器连接；

所述比较模块，用于接收外部输入的两个共模电压，通过所述第一比较器和第二比较器将所述两个共模电压调制为两个相同的第一驱动信号，并将所述第一驱动信号传输至所述包络检波器；

所述包络检波器，用于接收所述第一驱动信号，并根据所述第一驱动信号生成输出数据信号。

可选地，所述比较模块，还用于接收外部输入的反相脉冲信号，通过所述第一比较器和第二比较器将所述反相脉冲信号调制为第二驱动信号，并将所述第二驱动信号传输至所述包络检波器，所述第二驱动信号为一对波形反相的信号；

所述包络检波器，还用于接收所述第二驱动信号，并根据所述第二驱动信号生成输出数据信号。

可选地，所述包络检波器包括：电流控制单元、开关单元和信号生成单元；

所述开关单元分别与所述电流控制单元以及所述信号生成单元连接，所述开关单元还与所述比较模块连接；

所述电流控制单元，用于设置所述开关单元和所述信号生成单元的电流大小；

所述开关单元，用于根据所述比较模块的驱动信号，产生控制电流信号并将所述控制电流信号传输至所述信号生成单元；

所述信号生成单元，用于根据所述控制电流信号生成输出数据信号。

可选地，所述电流控制单元包括：第一至第五MOS管；

所述第一MOS管、第二MOS管和第三MOS管的源极同时与供电电源连接，所述第一MOS管的栅极同时与所述第一MOS管的漏极、第二MOS管的栅极以及所述第三MOS管的栅极连接，所述第一MOS管的漏极接地，所述第二MOS管的漏极与第四MOS管的漏极连接，所述第三MOS管的漏极与所述开关单元连接；所述第四MOS管的栅极同时与所述第四MOS管的漏极以及所述第五MOS管的栅极连接，所述第四MOS管的源极接地，所述第五MOS管的漏极以及源极与所述开关单元连接。

可选地，所述开关单元包括：或门电路、第六至第八MOS管；

所述或门电路的输入端与所述比较模块连接，所述或门电路的输出端与第六MOS管的栅极连接，所述第六MOS管的源极与所述第三MOS管的漏极连接，所述第六MOS管的漏极同时与所述第五MOS管的漏极以及所述信号生成单元连接，第七MOS管的漏极同时与所述第五MOS管的源极以及所述第八MOS管的漏极连接，所述第七MOS管的栅极以及所述第八MOS管的栅极同时与所述比较模块连接，所述第七MOS管的源极以及所述第八MOS管的源极均接地。

可选地，所述信号生成单元包括：施密特触发器和第一电容；

所述施密特触发器的输入端同时与所述第六MOS管的漏极以及所述第一电容的一端连接，所述第一电容的另一端接地。

可选地，所述信号整形电路还包括：SR锁存器；

所述SR锁存器分别与所述比较模块以及所述包络检波器连接；

所述SR锁存器，用于在接收到所述比较模块发出的第一驱动信号时，将所述第一驱动信号处理得到整形信号，并将所述整形信号传输至所述包络检波器；

所述包络检波器，还用于接收所述整形信号，并将所述整形信号解调还原成输出数据信号。

可选地，所述信号整形电路还包括：高通滤波结构；

所述高通滤波结构一端与外部输入连接，另一端与所述比较模块连接；

所述高通滤波结构，用于接收外部输入的无载波信号，将所述无载波信号处理成两个共模电压，并将所述两个共模电压传输至所述比较模块；

所述高通滤波结构，还用于接收外部输入的差分载波信号，将所述差分载波信号处理成一对反相脉冲信号，并将所述反相脉冲信号传输至所述比较模块。

可选地，所述高通滤波结构包括：第二电容、第三电容、第一电阻、第二电阻和共模电平；

所述第二电容的一端与外部输入连接，另一端同时与所述第一电阻的一端、所述第一比较器的同相输入端以及所述第二比较器的反相输入端连接，所述第一电阻的另一端同时与所述第二电阻以及共模电平连接，所述第二电阻的另一端同时与所述第二电容、所述第一比较器的反相输入端以及所述第二比较器的同相输入端连接，所述第二电容的另一端与外部输入连接。

此外，为实现上述目的，本发明还提供了一种数字电容隔离器，所述数字电容隔离器包括所述的信号整形电路。

本发明技术方案通过提出一种信号整形电路和数字电容隔离器，所述信号整形电路包括：比较模块和包络检波器。所述第一比较器的同相输入端与所述第二比较器的反相输入端连接，所述第一比较器的反相输入端与所述第二比较器的同相输入端连接，所述第一比较器的输出端以及所述第二比较器的输出端均与所述包络检波器连接。所述比较模块接收外部输入的两个共模电压，通过所述第一比较器和第二比较器将所述两个共模电压调制为两个相同的第一驱动信号并传输至所述包络检波器，所述包络检波器将第一驱动信号解调还原成输出数据信号。由于本发明通过比较模块的第一比较器和第二比较器将输入的共模信号调制成相同的驱动信号直接传输至包络检波器解调，解决了现有技术中为了提高包络检波模块判断信号的可靠性而添加占用面积较大的第二级高通滤波结构的问题。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明信号整形电路第一实施例的功能模块图；

图2为现有技术中的隔离器的电路结构图；

图3为本发明信号整形电路第二实施例的功能模块图；

图4为本发明信号整形电路第二实施例的信号波形图；

图5为本发明信号整形电路第三实施例的功能模块图；

图6为本发明信号整形电路第三实施例的电路结构图；

图7为本发明信号整形电路第四实施例的电路结构图；

图8为本发明信号整形电路第五实施例的电路结构图；

图9为本发明数字电容隔离器的功能模块图；

图10为本发明数字电容隔离器的电路结构图。

附图标号说明：

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

参照图1，图1为本发明信号整形电路第一实施例的功能模块图。本发明提出信号整形电路的第一实施例。

在本实施例中，所述信号整形电路包括：比较模块10和包络检波器20；所述比较模块10包括相同的第一比较器A1和第二比较器A2；

其中，所述第一比较器A1的同相输入端与所述第二比较器A2的反相输入端连接，所述第一比较器A1的反相输入端与所述第二比较器A2的同相输入端连接，所述第一比较器A1的输出端以及所述第二比较器A2的输出端均与所述包络检波器连接。

在具体实施中，所述比较模块10接收外部输入的两个共模电压，所述第一比较器A1和第二比较器A2将两个共模电压调制为两个相同的第一驱动信号，并将所述第一驱动信号传输至所述包络检波器20，所述包络检波器20根据所述第一驱动信号生成输出数据信号。

需要说明的是，在无载波阶段时处于低压域的两个电平相反的直流电压信号，经由前置电路处理成处于高压域的两个电平相同的共模电压，输入到所述第一比较器A1和第二比较器A2，当完全相同的两个比较器同相输入端与反相输入端接收到共模电压信号时，输出的所述第一驱动信号电平也相同，所述第一驱动信号可以是高电平也可以是低电平在本实施例中不做限制。

可以理解的是，参照图2，图2为现有技术隔离器的电路结构图。现有技术中的数字电容式隔离器数据信号传输的原理为：时钟信号与数字信号经过TX模块调制为低电压域的差分载波信号，信号首先通过第一级高通滤波结构耦合到高压域的VCM共模电压上，差分耦合信号分别输入到比较器正负输入端。当信号在无载波阶段时，电压值为VCM的直流电压，经过两种比较器后，一个比较器信号输出基准为高电平，另一个比较器信号输出基准为低电平；当信号在有载波阶段时，经过两种比较器输出反相的脉冲波形。经过两种比较器的比较整形后，先将差分信号输送给SR锁存器模块，再经过第二级高通滤波结构传输给包络检波器结构，当信号为无载波的直流电压阶段时，信号经过高通滤波后都为低电平；当信号为载波阶段时，信号变为与经过第一级高通滤波后相同的反相差分脉冲波形，经过包络检波电路的差分信号解调还原成原数据信号波形。在现有结构中，在无载波阶段时，一个比较器输出为高电平，另一个比较器输出为低电平，而包络检波器的原理是检测到有高电平时就默认有数据传输，为了使数据传输不发生误判，需要在包络检波器的输入端添加一个高通滤波结构，将高电平的直流共模信号隔离，这样输送给检波器的信号均为低电平，检波器判断无数据信号发送，但高通滤波电容和电阻往往占用面积较大导致成本较高，而载波变为共模电平的速度也会对占空比产生一定影响，同时输出的电压范围受限，可靠性不强。

在本实施例中，通过比较模块10直接将第一驱动信号传输至包络检波器20，所述包络检波器20能够产生准确的输出数据信号，解决了第二级高通滤波占用面积大的问题，同时可以用相对简单可靠的结构输出数据信号。

参照图3和图4，图3为本发明信号整形电路第二实施例的功能模块图，图4为本发明信号整形电路第二实施例的信号波形图。基于上述信号整形电路的第一实施例提出本发明信号整形电路的第二实施例。

在本实施例中，所述比较模块10还接收外部输入的反相脉冲信号，通过所述第一比较器A1和第二比较器A2将所述反相脉冲信号调制为第二驱动信号，并将所述第二驱动信号传输至所述包络检波器20；所述包络检波器20还根据所述第二驱动信号生成输出数据信号。

需要说明的是，在有载波阶段时处于低压域的两个反向差分信号，经由前置电路处理成处于高压域的两个反相脉冲信号，即其中一个信号为高电平时，另一个信号为低电平；反相脉冲信号输入到所述第一比较器A1和第二比较器A2，两个比较器同相输入端与反相输入端分别接收两个反相脉冲信号时，输出的所述第二驱动信号波形反向。

可以理解的是，不论外部输入的两个信号为无载波阶段的共模信号，或者是有载波阶段的反相脉冲信号，通过所述比较模块10的所述第一比较器A1和第二比较器A2产生的第一驱动信号和第二驱动信号，所述包络检波器20都能准确的判断并产生输出数据信号；

在本实施例中，比较模块10直接将第二驱动信号传输给所述包络检波器20，所述包络检波器20也能够产生准确的输出数据信号，解决了现有技术中包络检波器无法准确判断输入信号是否有载波导致输出不准确的问题。

参照图5和图6，图5为本发明信号整形电路第三实施例的功能模块图，图6为本发明信号整形电路第三实施例的电路结构图。基于上述信号整形电路的第一实施例提出本发明信号整形电路的第三实施例。

在本实施例中，所述包络检波器20包括：电流控制单元201、开关单元202和信号生成单元203；

其中，所述开关单元202分别与所述电流控制单元201以及所述信号生成单元203连接，所述开关单元202还与所述比较模块10连接；

在具体实施中，所述开关模块202根据所述比较模块10的第一驱动信号以及第二驱动信号，导通所述电流控制单元201向所述信号生成单元203传输控制电流信号，所述信号生成单元203根据控制电流信号产生输出数据信号；

需要说明的是，当开关模块202接收到所述比较模块10的第一驱动信号时，信号生成单元203产生的输出数据信号为低电平，当开关模块202接收到所述比较模块10的第二驱动信号时，信号生成单元203产生的输出数据信号为高电压域的PWM数据信号。

进一步地，所述电流控制单元201包括：第一至第五MOS管；所述第一MOS管Q1、第二MOS管Q2和第三MOS管Q3的源极同时与供电电源VCC连接，所述第一MOS管Q1的栅极同时与所述第一MOS管Q1的漏极、第二MOS管Q2的栅极以及所述第三MOS管Q3的栅极连接，所述第一MOS管Q1的漏极接地，所述第二MOS管Q2的漏极与所述第四MOS管Q4的漏极连接，所述第三MOS管Q3的漏极与所述开关单元202连接；所述第四MOS管Q4的栅极同时与所述第四MOS管Q4的漏极以及所述第五MOS管Q5的栅极连接，所述第四MOS管Q4的源极接地，所述第五MOS管Q5的漏极以及源极与所述开关单元202连接;

需要说明的是，所述第一MOS管Q1、第二MOS管Q2和第三MOS管Q3为P型场效应管，第四MOS管Q4和第五MOS管Q5为N型场效应管；所述第二MOS管Q2可以包括若干个相同的MOS管，栅极上连接有可控开关，用于镜像复制所述第一MOS管Q1的电流，控制汇聚到所述第四MOS管Q4的电流大小，所述第五MOS管Q5镜像复制第四MOS管Q4的电流；所述第三MOS管Q3镜像复制所述第一MOS管Q1的电流；所述第三MOS管Q3和第五MOS管Q5受所述开关单元202的控制为所述信号生成单元提供电流；

应当理解的是，每一个第二MOS管Q2，都会同样镜像复制第一MOS管Q1的漏极电流并汇聚到所述第四MOS管Q4的漏极上，例如：第一MOS管漏极的电流大小为I₁，若第二MOS管Q2只有一个，那么第四MOS管Q4漏极的电流大小等于I₁，若第二MOS管Q2的数量为两个，那么第四MOS管Q4漏极的电流大小等于2I₁，依此类推，若第二MOS管Q2的数量为n个，那么第四MOS管Q4漏极的电流大小等于n*I₁。

进一步地，所述开关单元202包括：或门电路D1、第六至第八MOS管；所述或门电路D1的输入端与所述比较模块10连接，所述或门电路D1的输出端与所述第六MOS管Q6的栅极连接，所述第六MOS管Q6的源极与所述第三MOS管Q3的漏极连接，所述第六MOS管Q6的漏极同时与所述第五MOS管Q5的漏极以及所述信号生成单元203连接，所述第七MOS管Q7的漏极同时与所述第五MOS管Q5的源极以及所述第八MOS管Q8的漏极连接，所述第七MOS管Q7的栅极以及所述第八MOS管Q8的栅极同时与所述比较模块10连接，所述第七MOS管Q7的源极以及所述第八MOS管Q8的源极均接地。

需要说明的是，所述第六MOS管Q6为P型场效应管，所述第七MOS管Q7和第八MOS管Q8为N型场效应管；所述或门电路D1的输入端接收所述比较模块10的第一驱动信号和第二驱动信号；所述或门电路D1在两个输入端均为低电平时输出低电平信号，其余情况均输出高电平信号。

应当理解的是，当接收到所述比较模块10的两个第一驱动信号为相同的低电平信号时，所述或门电路D1输出低电平信号到所述第六MOS管Q6，控制所述第六MOS管Q6导通，所述第七MOS管Q7和第八MOS管Q8截止，所述第三MOS管漏极电流通过第六MOS管Q6流向所述信号生成单元203，信号生成单元203产生低电平的输出数据信号；当接收到所述比较模块10的两个第二驱动信号为波形反相的信号时，所述或门电路D1输出高电平信号到所述第六MOS管Q6，控制所述第六MOS管Q6截止，所述第七MOS管Q7和所述第八MOS管Q8根据第二驱动信号交叉导通，所述第五MOS管Q5漏极的电流通过第七MOS管Q7和第八MOS管Q8流向所述信号生成单元203，信号生成单元203产生PWM波形输出数据信号；

进一步地，所述信号生成单元包括：施密特触发器D2和第一电容C1；

所述施密特触发器D2的输入端同时与所述第六MOS管Q6的漏极以及所述第一电容C1的一端连接，所述第一电容C1的另一端接地。

需要说明的是，所述施密特触发器D2的输入端接收到的输入电压上升超过正向阈值后会输出低电平信号，当输入端接收到的输入电压下降低于负向阈值后会输出高电平信号。

应当理解的是，当比较模块10接收到无载波的共模信号发出第一驱动信号时，所述第三MOS管Q3的漏极电流通过第六MOS管Q6对所述第一电容C1充电，当所述第一电容C1电压上升到所述施密特触发器D2的正向阈值以上时，所述施密特触发器D2产生低电平的输出数据信号；当比较模块10接收到有载波的反向脉冲信号发出第二驱动信号时，所述第一电容C1的电荷通过所述第五MOS管Q5漏极的电流通过第七MOS管Q7和第八MOS管Q8交叉导通释放到地，由公式I*t=V*C可知，所述第一电容C1电压降低至所述施密特触发器D2负向阈值，产生高电平的输出数据信号时间可以由所述第二MOS管的数量控制，即所述施密特触发器D2的输出数据信号占空比在一定范围内可控。

在本实施例中，所述开关单元202根据所述比较模块10输出的第一驱动信号和第二驱动信号，导通所述电流控制单元201为所述信号生成单元203提供控制电流，所述信号生成单元203产生输出数据信号。不论外部输入的是无载的共模电压还是有载的反相脉冲信号，所述包络检波器20都能产生准确的输出数据信号。

参照图7，图7为本发明信号整形电路第四实施例的电路结构图，基于上述信号整形电路的第一实施例提出本发明信号整形电路的第四实施例。

所述信号整形电路还包括：SR锁存器30；所述SR锁存器30分别与所述比较模块10以及所述包络检波器20连接；

需要说明的是，所述SR锁存器30的两个输入端在接收到两个低电平信号时，两个输出端保持上一时刻的输出信号，第一输入端输入低电平，第二输入端输入高电平，同相输出端输出高电平，反相输出端输出低电平，第一输入端输入高电平，第二输入端输入低电平，同相输出端输出低电平，反相输出端输出高电平，当两个输入端均为高电平时，两个输出端均输出低电平；

应当理解的是，当选用的所述第一比较器A1和所述第二比较器A2接收外部输入的两个共模电压，输出相同的第一驱动信号均为低电平信号时，可以不需要SR锁存器30，当选用的所述第一比较器A1和所述第二比较器A2接收外部输入的两个共模电压，输出相同的第一驱动信号均为高电平信号时，需要添加所述SR锁存器30让输出的第一驱动信号反相成整形信号，再输出至所述包络检波器20；

在本实施例中，通过添加SR锁存器30使得第一驱动信号不论是低电平信号或者是高电平信号，均可以被所述包络检波器20判断并产生对应的输出数据信号，所述比较模块10的第一比较器A1和第二比较器A2可以采用多种结构。

参照图8，图8为本发明信号整形电路第五实施例的电路结构图，基于上述信号整形电路的第一实施例提出本发明信号整形电路的第五实施例。

所述信号整形电路还包括：高通滤波结构40；所述高通滤波结构40一端与外部输入连接，另一端与所述比较模块10连接；

在具体实施中，所述高通滤波结构40接收外部输入的无载波信号，将所述无载波信号处理成两个共模电压，并将所述两个共模电压传输至所述比较模块10；所述高通滤波结构40还会接收外部输入的差分载波信号，将所述差分载波信号处理成一对反相脉冲信号，并将所述反相脉冲信号传输至所述比较模块10；

需要说明的是，所述外部输入的无载波信号和处理后的共模电压隔离，且无载波信号处于低电压域，处理后的共模电压处于高电压域；所述外部输入的差分载波信号和处理后的反相脉冲信号隔离，且差分载波信号处于低电压域，处理后的反相脉冲信号处于高电压域。

进一步地，所述高通滤波结构40包括：第二电容C2、第三电容C3、第一电阻R1、第二电阻R2和共模电平VCM；所述第二电容C2的一端与外部输入连接，另一端同时与所述第一电阻R1的一端、所述第一比较器A1的同相输入端以及所述第二比较器A2的反相输入端连接，所述第一电阻R1的另一端同时与所述第二电阻R2以及共模电平VCM连接，所述第二电阻R2的另一端同时与所述第二电容C2、所述第一比较器A1的反相输入端以及所述第二比较器A2的同相输入端连接，所述第二电容C2的另一端与外部输入连接。

需要说明的是，外部输入经过所述第二电容C2和第三电容C3之后进入后续电路，可以阻止输入输出部分之间产生的直流电流和干扰交流电流。

在本实施例中，通过添加所述高通滤波结构40将低电压域和高电压域两部分隔离，两部分没有任何直接连接的通路，可以阻止两部分之间产生的直流电流和干扰交流电流，保证信号低电压域和高电压域之间无干扰的传输。

参照图9和图10，图9为本发明数字电容隔离器的功能模块图；图10为本发明数字电容隔离器的电路结构图；本发明还公开了一种数字电容隔离器，包括上述的信号整形电路。

由于数字电容隔离器采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (6)

1.一种信号整形电路，其特征在于，包括：比较模块和包络检波器；

所述比较模块包括相同的第一比较器和第二比较器；

所述第一比较器的同相输入端与所述第二比较器的反相输入端连接，所述第一比较器的反相输入端与所述第二比较器的同相输入端连接，所述第一比较器的输出端以及所述第二比较器的输出端均与所述包络检波器连接；

所述比较模块，用于接收外部输入的两个共模电压，通过所述第一比较器和第二比较器将所述两个共模电压调制为两个相同的第一驱动信号，并将所述第一驱动信号传输至所述包络检波器；

所述包络检波器，用于接收所述第一驱动信号，并根据所述第一驱动信号生成输出数据信号；

所述包络检波器包括：电流控制单元、开关单元和信号生成单元；

所述开关单元分别与所述电流控制单元以及所述信号生成单元连接，所述开关单元还与所述比较模块连接；

所述电流控制单元，用于设置所述开关单元和所述信号生成单元的电流大小；

所述开关单元，用于根据所述比较模块的驱动信号，产生控制电流信号并将所述控制电流信号传输至所述信号生成单元；

所述信号生成单元，用于根据所述控制电流信号生成输出数据信号；

所述电流控制单元包括：第一至第五MOS管；

所述第一MOS管、第二MOS管和第三MOS管的源极同时与供电电源连接，所述第一MOS管的栅极同时与所述第一MOS管的漏极、第二MOS管的栅极以及所述第三MOS管的栅极连接，所述第一MOS管的漏极接地，所述第二MOS管的漏极与第四MOS管的漏极连接，所述第三MOS管的漏极与所述开关单元连接；所述第四MOS管的栅极同时与所述第四MOS管的漏极以及所述第五MOS管的栅极连接，所述第四MOS管的源极接地，所述第五MOS管的漏极以及源极与所述开关单元连接；

所述开关单元包括：或门电路、第六至第八MOS管；

所述或门电路的输入端与所述比较模块连接，所述或门电路的输出端与第六MOS管的栅极连接，所述第六MOS管的源极与所述第三MOS管的漏极连接，所述第六MOS管的漏极同时与所述第五MOS管的漏极以及所述信号生成单元连接，第七MOS管的漏极同时与所述第五MOS管的源极以及所述第八MOS管的漏极连接，所述第七MOS管的栅极以及所述第八MOS管的栅极同时与所述比较模块连接，所述第七MOS管的源极以及所述第八MOS管的源极均接地；

所述信号生成单元包括：施密特触发器和第一电容；

所述施密特触发器的输入端同时与所述第六MOS管的漏极以及所述第一电容的一端连接，所述第一电容的另一端接地。

2.如权利要求1所述的信号整形电路，其特征在于，所述比较模块，还用于接收外部输入的反相脉冲信号，通过所述第一比较器和第二比较器将所述反相脉冲信号调制为第二驱动信号，并将所述第二驱动信号传输至所述包络检波器，所述第二驱动信号为一对波形反相的信号；

所述包络检波器，还用于接收所述第二驱动信号，并根据所述第二驱动信号生成输出数据信号。

3.如权利要求1所述的信号整形电路，其特征在于，所述信号整形电路还包括：SR锁存器；

所述SR锁存器分别与所述比较模块以及所述包络检波器连接；

所述SR锁存器，用于在接收到所述比较模块发出的第一驱动信号时，将所述第一驱动信号处理得到整形信号，并将所述整形信号传输至所述包络检波器；

所述包络检波器，还用于接收所述整形信号，并将所述整形信号解调还原成输出数据信号。

4.如权利要求1所述的信号整形电路，其特征在于，所述信号整形电路还包括：高通滤波结构；

所述高通滤波结构一端与外部输入连接，另一端与所述比较模块连接；

所述高通滤波结构，用于接收外部输入的无载波信号，将所述无载波信号处理成两个共模电压，并将所述两个共模电压传输至所述比较模块；

所述高通滤波结构，还用于接收外部输入的差分载波信号，将所述差分载波信号处理成一对反相脉冲信号，并将所述反相脉冲信号传输至所述比较模块。

5.如权利要求4所述的信号整形电路，其特征在于，所述高通滤波结构包括：第二电容、第三电容、第一电阻、第二电阻和共模电平；

所述第二电容的一端与外部输入连接，另一端同时与所述第一电阻的一端、所述第一比较器的同相输入端以及所述第二比较器的反相输入端连接，所述第一电阻的另一端同时与所述第二电阻以及共模电平连接，所述第二电阻的另一端同时与所述第二电容、所述第一比较器的反相输入端以及所述第二比较器的同相输入端连接，所述第二电容的另一端与外部输入连接。

6.一种数字电容隔离器，其特征在于，所述数字电容隔离器包括权利要求1至5任一项所述的信号整形电路。