CN111555739A - 一种信号隔离系统的解调方法及电路 - Google Patents

一种信号隔离系统的解调方法及电路 Download PDF

Info

Publication number
CN111555739A
CN111555739A CN202010430020.8A CN202010430020A CN111555739A CN 111555739 A CN111555739 A CN 111555739A CN 202010430020 A CN202010430020 A CN 202010430020A CN 111555739 A CN111555739 A CN 111555739A
Authority
CN
China
Prior art keywords
signal
current
mos transistor
keying
demodulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010430020.8A
Other languages
English (en)
Other versions
CN111555739B (zh
Inventor
朱智勇
许东升
马勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mornsun Guangzhou Science and Technology Ltd
Original Assignee
Mornsun Guangzhou Science and Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mornsun Guangzhou Science and Technology Ltd filed Critical Mornsun Guangzhou Science and Technology Ltd
Priority to CN202010430020.8A priority Critical patent/CN111555739B/zh
Publication of CN111555739A publication Critical patent/CN111555739A/zh
Application granted granted Critical
Publication of CN111555739B publication Critical patent/CN111555739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K9/00—Demodulating pulses which have been modulated with a continuously-variable signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种信号隔离系统的解调方法及电路，包括顺次电联接的信号转换对管、第一电流镜、第二电流镜、信号恢复电路和输出级。信号转换对管，用于差分信号的输入，将两路差分开关键控电压信号转换为两路差分开关键控电流信号；第一电流镜，对第一路差分开关键控电流信号复制并输出；第二电流镜，对第二路差分开关键控电流信号复制到并输出；信号恢复电路，将第一路差分开关键控电流信号和第二路差分开关键控电流信号耦合为解调电流信号，实现电流信号的叠加功能，并将解调电流信号转换为解调电压信号；输出级模块，将解调电压信号放大成逻辑电平信号。通过将调制电压信号转换为解调电流信号处理，不需要两个高速比较器，实现低功耗设计。

Description

一种信号隔离系统的解调方法及电路
技术领域
本发明涉及数字信号隔离器领域，具体涉及基于开关键控调制的信号隔离系统的解调方法及电路。
背景技术
电路隔离的功能分为信号隔离和功率隔离传输，在工业控制、医疗和通讯等系统中均有信号隔离接口的存在。数字隔离器可以在不同电压域的两个电路系统间交换数据信号，常见的隔离技术有光耦隔离、电容隔离和电感隔离。开关键控(“OOK”)是一种传输协议，可以根据通过隔离器件的信号的类型来识别输入信号的高或者低；比如当输入信号是高电平时，通过隔离器件传输周期信号；当输入信号是低电平时，不传输信号。
传统的基于开关键控调制的数字隔离器的解调如图1所示，采用两个比较器将载波处理成逻辑电平，通过或门和低通滤波器直接将数据恢复。由于载波信号一般较大(高达几百兆甚至千兆赫兹)，因此所需比较器的速度高(带宽大)，这将使得整体功耗大。作为其结果，难以实现低功耗设计。
发明内容
有鉴于此，本发明要解决的问题是提供一种低功耗、高速的信号隔离系统的解调方法及电路。
为解决上述问题，本发明提供一种信号隔离系统的解调方法，包括如下步骤：
输入信号转换步骤：用于差分信号的输入，将差分开关键控电压信号转换为差分开关键控电流信号；
电流复制步骤：复制差分开关键控电流信号并输出；
信号恢复步骤：对差分开关键控电流信号进行耦合叠加，生成解调电流信号，复制解调电流信号并转换为解调电压信号；
输出步骤：对解调电压信号进行放大整形，输出逻辑电平信号。
优选的，差分开关键控电压信号分别为正向开关键控电压信号VIP和负向开关键控电压信号VIN，经过所述输入信号转换步骤转换为正向开关键控电流信号INP和负向开关键控电流信号INN。
基于上述信号隔离系统的解调方法，本发明还提供了一种一种信号隔离系统的解调电路，包括信号转换对管、第一电流镜、第二电流镜、信号恢复电路、输出级；
信号转换对管，用于差分信号的输入，将差分开关键控电压信号转换为差分开关键控电流信号；
第一电流镜，具有两条电流路径，将差分开关键控电流信号的第一电流从第一条电流路径复制到第二条电流路径并输出；
第二电流镜，具有两条电流路径，将差分开关键控电流信号的第二电流从第三条电流路径复制到第四条电流路径并输出；
信号恢复电路，将差分开关键控电流信号的第一电流和差分开关键控电流信号的第二电流耦合为解调电流信号，实现电流信号的叠加功能，并将解调电流信号转换为解调电压信号；
输出级模块，将解调电压信号放大成逻辑电平信号。
优选的，差分开关键控电压信号分别为正向开关键控电压信号VIP和负向开关键控电压信号VIN，差分开关键控电流信号的第一电流为正向开关键控电流信号INP，差分开关键控电流信号的第二电流为负向开关键控电流信号INN。
作为上述信号转换对管的具体实施方式，所述的信号转换对管包括正向MOS管和反向MOS管，正向MOS管的漏极和反向MOS管的漏极电联接电源端VDD，正向MOS管的栅极电联接正向开关键控电压信号VIP，反向MOS管的栅极电联接反向开关键控电压信号VIN，正向MOS管的源极输出正向开关键控电流信号INP，反向MOS管的源极输出反向开关键控电流信号INN。
作为上述第一电流镜的具体实施方式，所述的第一电流镜为共源共栅电流镜，包括电阻R1、MOS管N3和MOS管N4组成的第一条电流路径，MOS管N5和MOS管N6组成的第二条电流路径，其中电阻R1一端输入正向开关键控电流信号INP，同时电联接MOS管N3的栅极和MOS管N5的栅极，电阻R1另一端电联接MOS管N3的漏极，同时电联接MOS管N4的栅极和MOS管N6的栅极，MOS管N3的源极电联接MOS管N4的漏极，MOS管N5的源极电联接MOS管N6的栅极，MOS管N4的源极和MOS管N6的源极电联接地端GND，MOS管N5的漏极输出复制的正向开关键控电流信号INP。
作为上述第二电流镜的具体实施方式，所述的第二电流镜为共源共栅电流镜，包括电阻R2、MOS管N9和MOS管N10组成的第三条电流路径，MOS管N7和MOS管N8组成的第四条电流路径，其中电阻R2一端输入反向开关键控电流信号INP，同时电联接到MOS管N7的栅极和MOS管N9的栅极，电阻R2另一端电联接MOS管N9的漏极，同时电联接MOS管N8的栅极和MOS管N10的栅极，MOS管N9的源极电联接MOS管N10的漏极，MOS管N7的源极电联接MOS管N8的漏极，MOS管N8的源极和MOS管N10的源极电联接地端GND，MOS管N7的漏极输出复制的反向开关键控电流信号INN。
优选的，所述第一电流镜和第二电流镜还可以采用结构更为简单的我基础电流镜。
作为上述信号恢复电路的具体实施方式，所述的信号恢复电路，包括由MOS管P1和MOS管P2组成的电流镜和一个电阻R3，MOS管P1的源极和MOS管P2的源极电联接电源端VDD，MOS管P1的栅极电联接MOS管P2的栅极，其电联接点与MOS管P1的漏极电联接，MOS管P1的漏极输入由正向开关键控电流信号INP和反向开关键控电流信号INN耦合的解调电流信号ISUM，MOS管P2的漏极通过电阻R3电联接地端GND，其电联接点输出解调电压信号，其中电流镜包括由两个MOS管构成的基础电流镜或共源共栅电流镜。
优选的，所述电阻R3为无源电阻或有源电阻。
作为上述输出级的具体实施方式，所述的输出级，包括至少一个反相放大器，反相放大器的输入端电联接MOS管P2的漏极，输入解调电压信号，反相放大器的输出端输出逻辑电平信号。
术语解释：
电联接：电联接代表的含义除了直接联接，还包括间接连接(即两个电联接对象之间还可以连接其它的元器件)，并且包括通过感应耦合等方式。
此发明的有益效果：
1、通过将调制电压信号转换为解调电流信号处理，不需要两个高速比较器，实现低功耗设计，实现结构简单；
2、本发明基于小信号电压和小信号电流进行信号解调，非传统结构对大信号进行处理，传输速率快。
附图说明
图1为传统的基于开关键控调制的数字隔离器的解调原理框图；
图2为本发明实施例的功能框图；
图3为本发明实施例的解调电路的电路原理图；
图4为本发明实施例的解调电路在典型条件下，载波频率800MHz、信号速率200Mbps时的瞬态仿真图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图2所示为本实施例的功能框图，包括顺次电联接的信号转换对管、第一电流镜、第二电流镜、信号恢复电路和输出级，信号转换对管输入正向开关键控电压信号VIP和反向开关键控电压信号VIN，并输出正向开关键控电流信号INP和反向开关键控电流信号INN，分别经第一电流镜和第二电流镜复制并输出到信号恢复电路，信号恢复电路将正向开关键控电流信号INP和反向开关键控电流信号INN耦合叠加为解调电流信号ISUM，并将解调电流信号ISUM转换为解调电压信号，输出级将解调电压信号放大为逻辑电平信号输出。
图3为本发明实施例的电路原理图，其中：
信号转换对管，包括NMOS管N1和N2，NMOS管N1的漏极和NMOS管N2的漏极电联接到电源端VDD；NMOS管N1的栅极输入正向开关键控电压信号VIP，NMOS管N2的栅极输入反向开关键控电压信号VIN，NMOS管N1的源极输出正向开关键控电流信号INP，NMOS管N2的源极输出反向开关键控电流信号INN；
第一电流镜，包括电阻R1、NMOS管N3和NMOS管N4组成的第一条电流路径以及NMOS管N5和MOS管N6组成的第二条电流路径，电阻R1的正极电联接NMOS管N1的源极输入正向开关键控电流信号INP，同时电联接到NMOS管N3的栅极和NMOS管N5的栅极，电阻R1的负极电联接NMOS管N3的漏极，同时电联接到NMOS管N4的栅极和NMOS管N6的栅极，NMOS管N3的源极电联接NMOS管N4的漏极，NMOS管N5的源极电联接NMOS管N6的漏极，NMOS管N4的源极和NMOS管N6的源极电联接地端GND，NMOS管N5的漏极输出复制的正向开关键控电流信号INP；
第二电流镜，包括电阻R2、MOS管N9和MOS管N10组成的第三条电流路径以及MOS管N7和MOS管N8组成的第四条电流路径，电阻R2的正极电联接NMOS管N2的源极输入反向开关键控电流信号INN，同时电联接到NMOS管N7的栅极和NMOS管N9的栅极，电阻R2的负极电联接NMOS管N9的漏极，同时来接到NMOS管N8的栅极和NMOS管N10的栅极，NMOS管N7的源极电联接NMOS管N8的漏极，NMOS管N9的源极电联接NMOS管N10的漏极，NMOS管N8的源极和NMOS管N10的源极电联接地端GND，MOS管N7的漏极输出复制的反向开关键控电流信号INN；
信号恢复电路，包括PMOS管P1、P2和电阻R3，PMOS管P1的源极和PMOS管P2的源极电联接电源端VDD，PMOS管P1的栅极电联接PMOS管P2的栅极，其电联接点和PMOS管P1的漏极共同电联接NMOS管N5的漏极和NMOS管N7的漏极，同时输入正向开关键控电流信号INP和反向开关键控电流信号INN，PMOS管P2的漏极电联接电阻R3的正极，其电联接点为A点，输入解调电压信号，电阻R3的负极电联接地端GND；
输出级，包括反相放大器INV1和INV2，反相放大器INV1的输入端电联接A点，输入解调电压信号，反相放大器INV1的输出端电联接反相放大器INV2的输入端，反相放大器INV2的输出端输出逻辑电平信号。
本实施例的工作原理为：
输入信号转换步骤：NMOS管N1和NMOS管N2为输入对管，具有相同的尺寸；VIP为正向开关键控电压信号，通过NMOS管N1转换为正向开关键控电流信号INP；VIN为负向开关键控电压信号，通过NMOS管N2转换为负向开关键控电流信号INN。
电流复制步骤：1、电阻R1和NMOS管N3～N6组成共源共栅电流镜结构，第一条电流路径电联接到NMOS管N1的源极，将正向开关键控电流信号INP精准复制到第二条电流路径上；2、电阻R2和NMOS管N7～N10组成共源共栅电流镜结构，第三条电流路径电联接到NMOS管N2的源极，将负向开关键控电流信号INN精准复制到第四条电流路径上。
信号恢复步骤：PMOS管P1和P2组成电流镜，第二条电流路径和第四条电流路径将转换后的正向开关键控电流信号INP和负向开关键控电流信号INN叠加到PMOS管P1上，生成解调电流信号ISUM；PMOS管P2复制解调电流信号ISUM，并利用电阻R3在A点上生成解调电压信号。
输出步骤：反相放大器INV1和INV2做为输出级电路，对A点电压放大整形，输出VOUT为解调后的逻辑电平信号。
采用DB HiTek 0.18um 30V工艺对本实施例的解调电路进行设计和仿真，图4所示为所得的仿真图，图中VIN和VIP为输入的调制信号，Isum为叠加后的解调电流信号，A为A点生成的解调电压信号，DOUT为解调后输出的方波信号，power为平均功耗，仿真结果表明，在典型条件下，此发明在载波频率800MHz，信号传输速率200Mbps时，动态功耗平均值为48uA；传统结构在相同载波，信号传输速率100Mbps时，动态功耗在200uA以上；本发明直接通过晶体管将OOK电压信号转换为电流信号处理，相比于传统的对电压处理的方法，不但降低了功耗，而且增大了速率；该结果充分说明此发明具有高速低功耗的特点。
以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干等同替换、改进和润饰，这些等同替换、改进和润饰也应视为本发明的保护范围，这里不再用实施例赘述，本发明的保护范围应当以权利要求所限定的范围为准。
另外，本专利申请文件中涉及到的所有“电联接”和“连接”等关系，均并非单指构件直接相接，而是指可根据具体实施情况，通过添加或减少联接辅件，来组成更优的联接结构，本发明中明确用“电联接”的地方只是为了强调此含义，但并不排除用“连接”等的地方也具备这样的含义。

Claims (12)

1.一种信号隔离系统的解调方法，包括如下步骤：
输入信号转换步骤：用于差分信号的输入，将差分开关键控电压信号转换为差分开关键控电流信号；
电流复制步骤：复制差分开关键控电流信号并输出；
信号恢复步骤：对差分开关键控电流信号进行耦合叠加，生成解调电流信号，复制解调电流信号并转换为解调电压信号；
输出步骤：对解调电压信号进行放大整形，输出逻辑电平信号。
2.根据权利要求1所述的信号隔离系统的解调方法，其特征在于：所述的差分开关键控电压信号分别为正向开关键控电压信号VIP和负向开关键控电压信号VIN，经过所述输入信号转换步骤转换为正向开关键控电流信号INP和负向开关键控电流信号INN。
3.一种信号隔离系统的解调电路，其特征在于：包括信号转换对管、第一电流镜、第二电流镜、信号恢复电路、输出级；
信号转换对管，用于差分信号的输入，将差分开关键控电压信号转换为差分开关键控电流信号；
第一电流镜，具有两条电流路径，将差分开关键控电流信号的第一电流从第一条电流路径复制到第二条电流路径并输出；
第二电流镜，具有两条电流路径，将差分开关键控电流信号的第二电流从第三条电流路径复制到第四条电流路径并输出；
信号恢复电路，将差分开关键控电流信号的第一电流和差分开关键控电流信号的第二电流耦合为解调电流信号，实现电流信号的叠加功能，并将解调电流信号转换为解调电压信号；
输出级模块，将解调电压信号放大成逻辑电平信号。
4.根据权利要求3所述的信号隔离系统的解调电路，其特征在于：所述的差分开关键控电压信号分别为正向开关键控电压信号VIP和负向开关键控电压信号VIN，差分开关键控电流信号的第一电流为正向开关键控电流信号INP，差分开关键控电流信号的第二电流为负向开关键控电流信号INN。
5.根据权利要求4所述的信号隔离系统的解调电路，其特征在于：所述的信号转换对管包括正向MOS管和反向MOS管，正向MOS管的漏极和反向MOS管的漏极电联接电源端VDD，正向MOS管的栅极电联接正向开关键控电压信号VIP，反向MOS管的栅极电联接反向开关键控电压信号VIN，正向MOS管的源极输出正向开关键控电流信号INP，反向MOS管的源极输出反向开关键控电流信号INN。
6.根据权利要求4所述的信号隔离系统的解调电路，其特征在于：所述的第一电流镜为共源共栅电流镜，包括电阻R1、MOS管N3和MOS管N4组成的第一条电流路径，MOS管N5和MOS管N6组成的第二条电流路径，其中电阻R1一端输入正向开关键控电流信号INP，同时电联接MOS管N3的栅极和MOS管N5的栅极，电阻R1另一端电联接MOS管N3的漏极，同时电联接MOS管N4的栅极和MOS管N6的栅极，MOS管N3的源极电联接MOS管N4的漏极，MOS管N5的源极电联接MOS管N6的栅极，MOS管N4的源极和MOS管N6的源极电联接地端GND，MOS管N5的漏极输出复制的正向开关键控电流信号INP。
7.根据权利要求4所述的信号隔离系统的解调电路，其特征在于：所述的第二电流镜为共源共栅电流镜，包括电阻R2、MOS管N9和MOS管N10组成的第三条电流路径，MOS管N7和MOS管N8组成的第四条电流路径，其中电阻R2一端输入反向开关键控电流信号INP，同时电联接到MOS管N7的栅极和MOS管N9的栅极，电阻R2另一端电联接MOS管N9的漏极，同时电联接MOS管N8的栅极和MOS管N10的栅极，MOS管N9的源极电联接MOS管N10的漏极，MOS管N7的源极电联接MOS管N8的漏极，MOS管N8的源极和MOS管N10的源极电联接地端GND，MOS管N7的漏极输出复制的反向开关键控电流信号INN。
8.根据权利要求4所述的信号隔离系统的解调电路，其特征在于：所述的第一电流镜和第二电流镜为共源共栅电流镜或基础电流镜。
9.根据权利要求4所述的信号隔离系统的解调电路，其特征在于：所述的信号恢复电路，包括由MOS管P1和MOS管P2组成的基础电流镜和一个电阻R3，MOS管P1的源极和MOS管P2的源极电联接电源端VDD，MOS管P1的栅极电联接MOS管P2的栅极，其电联接点与MOS管P1的漏极电联接，MOS管P1的漏极输入由正向开关键控电流信号INP和反向开关键控电流信号INN耦合的解调电流信号ISUM，MOS管P2的漏极通过电阻R3电联接地端GND，其电联接点输出解调电压信号。
10.根据权利要求4所述的信号隔离系统的解调电路，其特征在于：所述的信号恢复电路包括共源共栅电流镜和电阻R3。
11.根据权利要求9所述的信号隔离系统的解调电路，其特征在于：所述电阻R3为无源电阻或有源电阻。
12.根据权利要求4所述的信号隔离系统的解调电路，其特征在于：所述的输出级，包括至少一个反相放大器，反相放大器的输入端电联接MOS管P2的漏极，输入解调电压信号，反相放大器的输出端输出逻辑电平信号。
CN202010430020.8A 2020-05-20 2020-05-20 一种信号隔离系统的解调方法及电路 Active CN111555739B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010430020.8A CN111555739B (zh) 2020-05-20 2020-05-20 一种信号隔离系统的解调方法及电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010430020.8A CN111555739B (zh) 2020-05-20 2020-05-20 一种信号隔离系统的解调方法及电路

Publications (2)

Publication Number Publication Date
CN111555739A true CN111555739A (zh) 2020-08-18
CN111555739B CN111555739B (zh) 2023-10-20

Family

ID=72003637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010430020.8A Active CN111555739B (zh) 2020-05-20 2020-05-20 一种信号隔离系统的解调方法及电路

Country Status (1)

Country Link
CN (1) CN111555739B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115001478A (zh) * 2022-06-21 2022-09-02 深圳市诚芯微科技股份有限公司 隔离电路
CN116743118A (zh) * 2023-08-16 2023-09-12 灵矽微电子(深圳)有限责任公司 信号整形电路和数字电容隔离器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008667A (en) * 1997-11-19 1999-12-28 Texas Instruments Incorporated Emitter-coupled logic to CMOS logic converter and method of operation
US6278321B1 (en) * 1999-10-21 2001-08-21 Infineon Technologies Corporation Method and apparatus for an improved variable gain amplifier
US20030141935A1 (en) * 2002-01-28 2003-07-31 Yi-Huei Chen High speed differential to single-ended converter
US6967488B1 (en) * 2004-06-14 2005-11-22 Dialog Semiconductor Gmbh Double-mirror short-circuit detection
CN108111230A (zh) * 2018-01-19 2018-06-01 厦门优迅高速芯片有限公司 一种复用光通信光接收组件mon管脚的电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008667A (en) * 1997-11-19 1999-12-28 Texas Instruments Incorporated Emitter-coupled logic to CMOS logic converter and method of operation
US6278321B1 (en) * 1999-10-21 2001-08-21 Infineon Technologies Corporation Method and apparatus for an improved variable gain amplifier
US20030141935A1 (en) * 2002-01-28 2003-07-31 Yi-Huei Chen High speed differential to single-ended converter
US6967488B1 (en) * 2004-06-14 2005-11-22 Dialog Semiconductor Gmbh Double-mirror short-circuit detection
CN108111230A (zh) * 2018-01-19 2018-06-01 厦门优迅高速芯片有限公司 一种复用光通信光接收组件mon管脚的电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115001478A (zh) * 2022-06-21 2022-09-02 深圳市诚芯微科技股份有限公司 隔离电路
CN115001478B (zh) * 2022-06-21 2022-11-22 深圳市诚芯微科技股份有限公司 隔离电路
CN116743118A (zh) * 2023-08-16 2023-09-12 灵矽微电子(深圳)有限责任公司 信号整形电路和数字电容隔离器
CN116743118B (zh) * 2023-08-16 2024-04-26 灵矽微电子(深圳)有限责任公司 信号整形电路和数字电容隔离器

Also Published As

Publication number Publication date
CN111555739B (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
CN105680834A (zh) 一种高速低功耗的动态比较器
CN102638317B (zh) 一种信号丢失的检测电路、方法及放大器
CN109638642B (zh) 一种高速大电流激光器驱动电路及其电流调制方法
CN111555739B (zh) 一种信号隔离系统的解调方法及电路
CN111669170B (zh) 数字隔离器及其信号传输方法
CN217183258U (zh) 一种高线性度有源混频器
CN103391108B (zh) 功率节省驱动结构
CN103379063B (zh) 线性均衡器
CN104716948A (zh) 高速串行数据发送端tmds信号驱动器电路
CN113110188B (zh) 一种can总线接收电路
CN104617922B (zh) 高速低功耗多阈值异步置位复位d型触发器
US8798530B2 (en) Adaptive offset-compensating decision-feedback receiver
CN105760331B (zh) 一种应用于usb-pd通信中的发送器
KR20210127348A (ko) 듀얼 피드백 차동 트랜스 임피던스 증폭기
US7382197B2 (en) Adaptive tuning circuit to maximize output signal amplitude for an amplifier
CN114221641A (zh) 一种宽共模输入电压的快速比较器电路
CN107592086B (zh) 一种高增益超高工作速率放大器电路
Gimeno et al. Continuous-time linear equalizer for multigigabit transmission through SI-POF in factory area networks
CN108206676B (zh) 低电压高线性度的放大器
CN105978540B (zh) 一种连续时间信号的去加重处理电路及其方法
CN113054619A (zh) 用于高压栅驱动芯片的高精度高可靠欠压保护电路
CN118113100B (zh) 一种宽输入范围lvds电路
CN217037208U (zh) 一种适用于ook调制的解调电路
CN111682870A (zh) 一种接收器架构及接收器集成芯片
CN220139525U (zh) 一种基于电流模式的解调电路、隔离芯片及隔离器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant