CN115001478A - 隔离电路 - Google Patents
隔离电路 Download PDFInfo
- Publication number
- CN115001478A CN115001478A CN202210706316.7A CN202210706316A CN115001478A CN 115001478 A CN115001478 A CN 115001478A CN 202210706316 A CN202210706316 A CN 202210706316A CN 115001478 A CN115001478 A CN 115001478A
- Authority
- CN
- China
- Prior art keywords
- circuit
- signal
- detection circuit
- field effect
- channel field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002955 isolation Methods 0.000 title claims abstract description 21
- 230000008878 coupling Effects 0.000 claims abstract description 53
- 238000010168 coupling process Methods 0.000 claims abstract description 53
- 238000005859 coupling reaction Methods 0.000 claims abstract description 53
- 238000001514 detection method Methods 0.000 claims description 93
- 230000005669 field effect Effects 0.000 claims description 54
- 238000004804 winding Methods 0.000 claims description 36
- 230000004044 response Effects 0.000 claims description 11
- 230000003321 amplification Effects 0.000 claims description 6
- 230000000295 complement effect Effects 0.000 claims description 6
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 claims description 5
- 230000002708 enhancing effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 101150110971 CIN7 gene Proteins 0.000 description 7
- 101150110298 INV1 gene Proteins 0.000 description 7
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 101100489717 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND2 gene Proteins 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 2
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100489713 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GND1 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
Abstract
本申请涉及一种隔离电路，其包括依次级联的发送模块、耦合模块和接收模块；所述发送模块，用于接收输入信号端发送的第一信号，并将所述第一信号处理后得到的第二信号发送给耦合模块；所述耦合模块，用于将第二信号耦合得到第三信号发送给接收模块；所述接收模块，用于将耦合模块发送过来的第三信号还原为第一信号后，发送给下一级电路。本申请具有可以在不减小差模信号的情况下将变压器或耦合电感的共模噪声尽可能地降低到最小，具有很大的共模抑制能力，提高了抗干扰能力。
Description
技术领域
本申请涉及集成电路的领域，尤其是涉及一种隔离电路。
背景技术
目前，随着电力电子技术的发展，信号的隔离传输技术的应用越来越广泛。目前主要的隔离传输技术包含光耦隔离传输、磁隔离传输、电容隔离传输等技术。光耦隔离传输由于响应速度的限制，不适合高速传输要求，磁隔离传输和电容隔离传输技术在高速传输应用越来越广泛。
对于磁隔离技术，发射模块通常包含编码电路和驱动电路，将输入的高电平编码成连串的脉冲信号，再通过原边绕组传输；接收模块则需要采样次级绕组上的微弱信号，并进行解码，最终产生输出高电平。然而，由于工艺限制，寄生效应，变压器耦合等诸多因素影响，接收模块的电路设计要求极为苛刻，无法达到一定的抗干扰能力。
发明内容
为了提升了检测电路的检测能力，同时降低干扰信号导致非正常输出，本申请提供了一种隔离电路。
一种隔离电路，包括，依次级联的发送模块、耦合模块和接收模块；
所述发送模块，用于接收输入信号端发送的第一信号，并将所述第一信号处理后得到的第二信号发送给耦合模块；
所述耦合模块，用于将第二信号耦合得到第三信号发送给接收模块；
所述接收模块，用于将耦合模块发送过来的第三信号还原为第一信号后，发送给下一级电路。
优选的，所述发送模块，包括：依次级联的振荡器，与非门、驱动单元；
所述与非门的两个输入端分别连接输入信号端和振荡器的输出端；所述与非门的输出端连接驱动单元的输入端；
所述驱动单元包括：并联的N沟道场效应管N0和P沟道场效应管P0，或者，并联的第一PNP管和第一NPN管；
所述N沟道场效应管N0和P沟道场效应管P0的栅极均与所述与非门的输出端连接，所述P沟道场效应管P0的源极连接第一电源，所述N沟道场效应管N0的源极连接第一地；所述P沟道场效应管P0的漏极和N沟道场效应管N0的漏极连接在一起，并和所述耦合模块连接；
所述第一PNP管和第一NPN管的基极均和所述与非门的输出连接，所述第一PNP管的发射极连接第一电源，所述第一NPN管的发射极连接第一地；所述第一NPN管的集电极和第一PNP管的集电极连接在一起，并和所述耦合模块连接。
优选的，所述与非门和所述驱动单元之间，还设置有驱动模块；所述驱动模块用于增强电流输出，便于驱动所述驱动单元内的所述N沟道场效应管N0和P沟道场效应管P0，或者，第一NPN管和第一PNP管。
优选的，所述耦合模块为耦合电感，包括：初级绕线组和次级绕线组；
所述初级绕线组的第一端与所述N沟道场效应管N0的漏极和P沟道场效应管P0的漏极连接，所述初级绕线组的第二端和所述第一地连接；所述次级绕线组和所述接收模块连接。
优选的，所述接收模块，包括：用于接收第三信号的检测电路，接收所述检测电路输出的比较电路；所述检测电路包括第一检测电路和第二检测电路；所述比较电路的输出连接所述下一级电路；
所述次级绕线组的第一端连接所述第一检测电路的输入端，所述次级绕线组的第二端连接所述第二检测电路的输入端；
所述第一检测电路和第二检测电路结构相同，并分别用于检测次级绕线组的第一端和第二端的输出，形成互补的检测；
所述比较电路用于根据所述第一检测电路和第二检测电路的输出还原所述第一信号，并输出给所述下一级电路。
优选的，所述第一检测电路，包括：第一镜像恒流源电路；所述第二检测电路，包括：第二镜像恒流源电路；所述次级绕线组的第一端通过电阻R1连接第二地，所述次级绕线组的第二端通过电阻R2连接第二地，所述第一检测电路和第二检测电路分别连接第二地。
优选的，所述比较电路，包括恒流源差动放大电路；
所述恒流源差动放大电路，包括有源负载和差分放大器；
所述差分放大器包括三个共源极的N沟道场效应管N5、N6、N7，或者，三个共发射极的第二NPN管，还包括与所述三个共源极的N沟道场效应管N5、N6、N7的源极或三个共发射极的第二NPN管连接的偏置电流源；所述偏置电源连接第二地；
所述第一检测电路的输出端和第二检测电路的输出端分别连接两个N沟道场效应管N5、N6的栅极；或者，所述第一检测电路的输出端和第二检测电路的输出端分别连接两个第二NPN管的基极；
所述两个N沟道场效应管N5、N6的漏极连接在一起，并且和所述有源负载的第一端连接；
所述N沟道场效应管N7的漏极的输出与所述下一级电路连接，并且与所述有源负载的第二端连接；所述N沟道场效应管N7的栅极连接有参考电压。
优选的，所述有源负载，包括：两个级联的第三镜像恒流源和第四镜像恒流源。
优选的，所述比较电路的输出与所述下一级电路之间，还设置有响应速度补偿单元；
所述响应速度补偿单元，包括级联的第一反相器和第二反相器，以及并联在第一反相器上的电阻R0和电容C0。
优选的，所述第一检测电路、第二检测电路和比较电路共用第二电源。
综上所述，本申请包括以下至少一种有益技术效果：
1.可以在不减小差模信号的情况下将变压器或耦合电感的共模噪声尽可能地降低到最小，具有很大的共模抑制能力，提高了抗干扰能力。
2.采用互补检测的方式，提升了接收模块的检测能力。
附图说明
图1是隔离电路的逻辑构成图；
图2是发送模块的第一实施例构成图；
图3是发送模块的第二实施例构成图；
图4是耦合模块的构成图；
图5是接收模块和耦合模块的连接图；
图6是耦合电感的两个端的输出波形图；
图7是第一检测电路构成图；
图8是第二检测电路构成图；
图9是比较电路的构成图；
图10是响应速度补偿单元构成图；
图11是本发明技术方案的完整实施例的构成图；
图12是本发明的关键节点的输出波形图。
附图标记说明：
1、发送模块；2、耦合模块；
3、接收模块；4、响应速度补偿单元；
101、振荡器；102、与非门；
103、驱动单元；104、驱动模块；
301、第一检测电路；302、第二检测电路；
303、比较电路；3031、有源负载；
3032、差分放大器。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图1-12及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。
一种隔离电路，如图1所示，包括，依次级联的发送模块1、耦合模块2和接收模块3；
所述发送模块1，用于接收输入信号端发送的第一信号，并将所述第一信号处理后得到的第二信号发送给耦合模块2；
所述耦合模块2，用于将第二信号耦合得到第三信号发送给接收模块3；
所述接收模块3，用于将耦合模块2发送过来的第三信号还原为第一信号后，发送给下一级电路。隔离电路旨在将电路的输入部分和输出部分隔开，使其之间不存在电气连接。输入部分和输出部分的直接联系被切断，输出信号中不会有干扰混入，这就保证了有用信号能够畅通无阻。通过电气隔离能消除环境噪声对于测量电路造成的影响，能够抑制变频器、电磁阀、公共接地以及不明脉冲对设备的干扰，同时能够对下一级电路进行限压和限流，当电路中串入大脉冲电压时，隔离电路能迅速切断电气回路，避免高压使设备损毁。
优选的，如图2所示，所述发送模块1，包括：依次级联的振荡器101，与非门102、驱动单元103；振荡器101产生高频时钟信号，通常频率几十MHz以上；与非门102属于基本逻辑单元；驱动单元103用于驱动振荡器101和输入信号端输入的第一信号经过与非门102后，获得的信号。
所述与非门102的两个输入端分别连接输入信号端和振荡器101的输出端；所述与非门的输出端连接驱动单元的输入端；振荡器101产生的高频时钟与输入信号端的第一信号构成与的关系，仅在输入为高电平时允许发射高频信号。在本实施例中，第一信号为方波，并且，时间频率小于所述振荡器101产生的高频时钟信号。即，第一信号的高电平信号持续时间长度大于振荡器101产生的高频时钟信号的高电平持续时间长度。这样，与非门102的输出就是所述方波的高电平存在时间长度内的高频时钟信号。
所述驱动单元103包括：并联的N沟道场效应管N0和P沟道场效应管P0，或者，并联的第一PNP管和第一NPN管；本实施例中，即可采用场效应管用于驱动单元103，也可以采用双极结型晶体管用于驱动单元103。
所述N沟道场效应管N0和P沟道场效应管P0的栅极均与所述与非门102的输出端连接，所述P沟道场效应管 P0的源极连接第一电源VDD1，所述N沟道场效应管N0的源极连接第一地GND1；所述P沟道场效应管P0的漏极和N沟道场效应管N0的漏极连接在一起，并和所述耦合模块2连接；
所述第一PNP管和第一NPN管的基极均和所述与非门102的输出连接，所述第一PNP管的发射极连接第一电源VDD1，所述第一NPN管的发射极连接第一地GND1；所述第一NPN管的集电极和第一PNP管的集电极连接在一起，并和所述耦合模块2连接。
在本实施例中，当上述的与非门102的输出为高电平时，N沟道场效应管N0导通，为所述耦合模块2充电，当所述与非门102的输出为低电平时，P沟道场效应管P0导通，为所述耦合模块2放电。在所述输入信号端输入的第一信号为高电平时间范围内，重复上述充电、放电步骤，则所述耦合模块2收到的第二信号为时间持续长度为输入信号端输入为高电平时间范围内的，多脉冲信号。
优选的，如图3所示，所述与非门102和所述驱动单元103之间，还设置有驱动模块104；所述驱动模块104用于增强电流输出，便于驱动所述驱动单元内的所述N沟道场效应管N0和P沟道场效应管P0，或者，第一NPN管和第一PNP管。在本实施例中，驱动模块104主要作用是增强电流输出，使得最终转换的第二信号足够驱动耦合模块2。
优选的，如图3、4所示，所述耦合模块2为耦合电感，包括：初级绕线组L1和次级绕线组L2；耦合方式是很多的，比如，光耦合，电容耦合和变压器耦合。所述变压器耦合也称为磁耦合，即利用耦合电感实现电信号的传递。
所述初级绕线组L1的第一端与所述N沟道场效应管N0的漏极和P沟道场效应管P0的漏极连接，所述初级绕线组L1的第二端和所述第一地GND1连接；所述次级绕线组L1和所述接收模块3连接。
优选的，如图5所示，所述接收模块3，包括：用于接收第三信号的检测电路，接收所述检测电路输出的比较电路；所述检测电路包括第一检测电路301和第二检测电路302；所述比较电路303的输出连接所述下一级电路；
所述次级绕线组L2的第一端连接所述第一检测电路301的输入端，所述次级绕线组L2的第二端连接所述第二检测电路302的输入端；
所述第一检测电路301和第二检测电路302结构相同，并分别用于检测次级绕线组L2的第一端和第二端的输出，形成互补的检测；
所述比较电路303用于根据所述第一检测电路301和第二检测电路302的输出还原所述第一信号，并输出给所述下一级电路。在本实施例中，第一检测电路301和第二检测电路302结构是相同的，形成互补的检测效果，如图6所示，即，当第一检测电路301接收到正脉冲时，第二检测电路302接收到负脉冲；当第一检测电路301接收到负脉冲时，第二检测电路302接收到正脉冲。上述状态循环反复。第一检测电路301收到的信号来自次级绕线组L2的第一端；第二检测电路302收到的信号来自次级绕线组L2的第二端。
优选的，如图7所示，所述第一检测电路301，包括：第一镜像恒流源电路；所述第一镜像恒流源包括4个P沟道场效应管P1、P2、P3、P4构成的第一偏置负载，由2个N沟道场效应管N1、N2以及2个NPN管Q1、Q2构成的电流镜。如图8所示，所述第二检测电路302，包括：第二镜像恒流源电路；所述第二镜像恒流源包括4个P沟道场效应管P5、P6、P7、P8构成的第二偏置负载，由2个N沟道场效应管N3、N4以及2个NPN管Q3、Q4构成的电流镜。所述次级绕线组L2的第一端通过电阻R1连接第二地GND2，所述次级绕线组L2的第二端通过电阻R2连接第二地GND2，这样，次级绕线组L2的输出一分为二，且相位相反。使得第一检测电路301和第二检测电路302检测到互补的信号。所述第一检测电路301和第二检测电路302分别连接第二地GND2。第一地GND1和第二地GND2是不同的，这样，更有利于隔离，使得第一信号和第三信号互不干扰。
优选的，如图9所示，所述比较电路303，包括恒流源差动放大电路；
所述恒流源差动放大电路，包括有源负载3031和差分放大器3032；差分放大器3032，具有抑制共模信号，放大差模信号的作用。
所述差分放大器3032包括三个共源极的N沟道场效应管N5、N6、N7，或者，三个共发射极的第二NPN管，还包括与所述三个共源极的N沟道场效应管N5、N6、N7的源极或三个共发射极的第二NPN管连接的偏置电流源ibias；所述偏置电源ibias连接第二地GND2；
所述第一检测电路301的输出端和第二检测电路302的输出端分别连接两个P沟道场效应管N5、N6的栅极；或者，所述第一检测电路301的输出端和第二检测电路302的输出端分别连接两个第二NPN管的基极；
所述两个N沟道场效应管N5、N6的漏极连接在一起，并且和所述有源负载3031的第一端连接；
所述N沟道场效应管N7的漏极的输出与所述下一级电路连接，并且与所述有源负载3031的第二端连接；所述N沟道场效应管N7的栅极连接有参考电压Vref。参考电压Vref，确保比较电路303两个正输入端的电压都为低电平时，即第一检测电路301和第二检测电路302的输出端都为低电平时，比较电路303输出低电平。参考电压Vref设置偏高，比较电路303具有一定抗干扰能力，但是检测能力下降。
优选的，所述有源负载3031，包括：两个级联的第三镜像恒流源和第四镜像恒流源。所述第三镜像恒流源由P沟道场效应管P9、P11构成；所述第四镜像恒流源由P沟道场效应管P10、P12构成；
优选的，如图10所示，所述比较电路303的输出与所述下一级电路之间，还设置有响应速度补偿单元4；
所述响应速度补偿单元4，包括级联的第一反相器INV1和第二反相器INV2，以及并联在第一反相器INV1上的电阻R0和电容C0。比较电路303中，电阻R0和电容C0起响应速度补偿作用。如，当前第一检测电路301的输出端一个为高电平，第二检测电路302的输出端为低电平，则第一反相器INV1的输入端为较高电平，比较电路303输出为高电平。但是第一检测电路301与第二检测电路302的输出端都是脉冲式的，一个脉冲信号来临，可以确保比较电路303输出高电平，脉冲信号结束后，第一检测电路301与第二检测电路302的输出端都为低电平。但是，由于电阻R0和电容C0的存在，第一反相器INV1的输入端电压不会立马变低，还能持续一段时间的高电平，比较电路303输出仍为高。等到下一个脉冲来临，第一反相器INV1的输出端电压再次升高，比较电路303输出仍为高。只有当比较电路303两个输入端，第一检测电路301与第二检测电路302的输出端的脉冲结束后，过较长时间仍无脉冲，则第一反相器INV1的输入端会变低，比较电路303输出变低。
如图11、12所示，若发送模块1的输入信号端的输入信号为高电平时，经过与振荡器101的高频时钟与的关系，可在驱动单元103的输出产生连串的高频脉冲信号，每一个脉冲信号都存在上升沿和下降沿。
在脉冲信号的上升沿，由于耦合模块2的电流关系，会产生L2R1GND2R2L2的电流回路，同理，脉冲信号的下降沿时，会产生L2R2GND2R1L2的电流回路。故，在脉冲信号上升沿时，RA为正电压，RB为负电压，第一检测电路301输出高电平，第二检测电路302输出低电平，对于比较电路303，N沟道场效应管N5输入高电平，N沟道场效应管N6输入低电平，此时足以在第一反相器INV1的输入端产生较高电压，从而在第二反相器INV2输出得到高电平。同理，在脉冲信号下降沿时，接收模块3的输出的第三信号也是高电平。
但是在两个脉冲信号之间，次级绕线组L2的第一端RA和第二端RB应是电压相等，相当于耦合电感静态时的情况，N沟道场效应管N5和N沟道场效应管N6的输入都是低电平，对于比较电路303，由于设计了响应速度补偿单元4，在这短暂的耦合电感静态期间，第一反相器INV1的输入电压并未降至很低的电压，故输出的第三信号仍然为高，等待下一个脉冲，重复以上状态，各主要信号的波形参考图12。由于发送模块1的振荡器101的作用，在输入信号端的输入信号为高电平期间，输出第三信号维持高电平。
优选的，所述第一检测电路301、第二检测电路302和比较电路303共用第二电源VDD2。
以上均为本申请的较佳实施例，并非依此限制本申请的保护范围，本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
Claims (10)
1.一种隔离电路，其特征在于：包括，依次级联的发送模块（1）、耦合模块（2）和接收模块（3）；
所述发送模块（1），用于接收输入信号端发送的第一信号，并将所述第一信号处理后得到的第二信号发送给耦合模块（2）；
所述耦合模块（2），用于将第二信号耦合得到第三信号发送给接收模块（3）；
所述接收模块（3），用于将耦合模块（2）发送过来的第三信号还原为第一信号后，发送给下一级电路。
2.根据权利要求1所述的电路，其特征在于：所述发送模块（1），包括：依次级联的振荡器（101），与非门（102）、驱动单元（103）；
所述与非门（102）的两个输入端分别连接输入信号端和振荡器（101）的输出端；所述与非门（102）的输出端连接驱动单元（103）的输入端；
所述驱动单元（103）包括：并联的N沟道场效应管N0和P沟道场效应管P0，或者，并联的第一PNP管和第一NPN管；
所述N沟道场效应管N0和P沟道场效应管P0的栅极均与所述与非门（102）的输出端连接，所述P沟道场效应管P0的源极连接第一电源，所述N沟道场效应管N0的源极连接第一地；所述P沟道场效应管P0的漏极和N沟道场效应管N0的漏极连接在一起，并和所述耦合模块（2）连接；
所述第一PNP管和第一NPN管的基极均和所述与非门（102）的输出连接，所述第一PNP管的发射极连接第一电源，所述第一NPN管的发射极连接第一地；所述第一NPN管的集电极和第一PNP管的集电极连接在一起，并和所述耦合模块（2）连接。
3.根据权利要求2所述的电路，其特征在于：所述与非门（102）和所述驱动单元（103）之间，还设置有驱动模块（104）；所述驱动模块（104）用于增强电流输出，便于驱动所述驱动单元内的所述N沟道场效应管N0和P沟道场效应管P0，或者，第一NPN管和第一PNP管。
4.根据权利要求2所述的电路，其特征在于，所述耦合模块（2）为耦合电感，包括：初级绕线组和次级绕线组；
所述初级绕线组的第一端与所述N沟道场效应管N0的漏极和P沟道场效应管P0的漏极连接，所述初级绕线组的第二端和所述第一地连接；所述次级绕线组和所述接收模块（3）连接。
5.根据权利要求4所述的电路，其特征在于，所述接收模块（3），包括：用于接收第三信号的检测电路，接收所述检测电路输出的比较电路（303）；所述检测电路包括第一检测电路（301）和第二检测电路（302）；所述比较电路（303）的输出连接所述下一级电路；
所述次级绕线组的第一端连接所述第一检测电路（301）的输入端，所述次级绕线组的第二端连接所述第二检测电路（302）的输入端；
所述第一检测电路和第二检测电路结构相同，并分别用于检测次级绕线组的第一端和第二端的输出，形成互补的检测；
所述比较电路（303）用于根据所述第一检测电路（301）和第二检测电路（302）的输出还原所述第一信号，并输出给所述下一级电路。
6.根据权利要求5所述的电路，其特征在于，所述第一检测电路（301），包括：第一镜像恒流源电路；所述第二检测电路（302），包括：第二镜像恒流源电路；所述次级绕线组的第一端通过电阻R1连接第二地，所述次级绕线组的第二端通过电阻R2连接第二地，所述第一检测电路（301）和第二检测电路（302）分别连接第二地。
7.根据权利要求5所述的电路，其特征在于，所述比较电路（303），包括恒流源差动放大电路；
所述恒流源差动放大电路，包括有源负载（3031）和差分放大器（3032）；
所述差分放大器（3032）包括三个共源极的N沟道场效应管N5、N6、N7，或者，三个共发射极的第二NPN管，还包括与所述三个共源极的N沟道场效应管N5、N6、N7的源极或三个共发射极的第二NPN管连接的偏置电流源；所述偏置电源连接第二地；
所述第一检测电路（301）的输出端和第二检测电路（302）的输出端分别连接两个N沟道场效应管N5、N6的栅极；或者，所述第一检测电路（301）的输出端和第二检测电路（302）的输出端分别连接两个第二NPN管的基极；
所述两个N沟道场效应管N5、N6的漏极连接在一起，并且和所述有源负载（3031）的第一端连接；
所述N沟道场效应管N7的漏极的输出与所述下一级电路连接，并且与所述有源负载（3031）的第二端连接；所述N沟道场效应管N7的栅极连接有参考电压。
8.根据权利要求7所述的电路，其特征在于，所述有源负载（3031），包括：两个级联的第三镜像恒流源和第四镜像恒流源。
9.根据权利要求5所述的电路，其特征在于，所述比较电路（303）的输出与所述下一级电路之间，还设置有响应速度补偿单元（4）；
所述响应速度补偿单元（4），包括级联的第一反相器和第二反相器，以及并联在第一反相器上的电阻R0和电容C0。
10.根据权利要求5所述的电路，其特征在于，所述第一检测电路（301）、第二检测电路（302）和比较电路（303）共用第二电源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210706316.7A CN115001478B (zh) | 2022-06-21 | 2022-06-21 | 隔离电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210706316.7A CN115001478B (zh) | 2022-06-21 | 2022-06-21 | 隔离电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115001478A true CN115001478A (zh) | 2022-09-02 |
| CN115001478B CN115001478B (zh) | 2022-11-22 |
Family
ID=83037165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210706316.7A Active CN115001478B (zh) | 2022-06-21 | 2022-06-21 | 隔离电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115001478B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115296661A (zh) * | 2022-10-08 | 2022-11-04 | 成都市硅海武林科技有限公司 | 一种高低压隔离结构的输入端电路以及fpga芯片 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102215035A (zh) * | 2011-05-12 | 2011-10-12 | 青岛鼎信通讯有限公司 | 一种结合低压电力线载波通信信号耦合的交流市电隔离过零检测电路 |
| CN105790754A (zh) * | 2015-11-06 | 2016-07-20 | 成都芯源系统有限公司 | 一种数字隔离电路及其控制方法 |
| CN106505882A (zh) * | 2016-12-12 | 2017-03-15 | 盐城工学院 | 一种高频高压电源的高压隔离检测控制电路 |
| CN106961272A (zh) * | 2016-01-11 | 2017-07-18 | 德克萨斯仪器股份有限公司 | 用于光隔离器仿真的共模瞬态抗扰性电路 |
| CN107370340A (zh) * | 2016-03-23 | 2017-11-21 | 瑞萨电子株式会社 | 电流检测电路和包括该电流检测电路的 dcdc 转换器 |
| US20180109257A1 (en) * | 2016-10-18 | 2018-04-19 | Semiconductor Components Industries, Llc | Galvanically-isolated signaling between modules with step-up transformer |
| CN111416615A (zh) * | 2020-05-07 | 2020-07-14 | 苏州锴威特半导体股份有限公司 | 一种电容式隔离传输电路 |
| CN111521855A (zh) * | 2020-07-06 | 2020-08-11 | 浙江航芯源集成电路科技有限公司 | 一种抗干扰数字隔离器 |
| CN111555739A (zh) * | 2020-05-20 | 2020-08-18 | 广州金升阳科技有限公司 | 一种信号隔离系统的解调方法及电路 |
| US10785064B1 (en) * | 2019-08-09 | 2020-09-22 | Semiconductor Components Industries, Llc | Semiconductor device and method therefor |
| CN113452364A (zh) * | 2021-07-22 | 2021-09-28 | 苏州纳芯微电子股份有限公司 | 一种数字隔离器 |
| CN114285403A (zh) * | 2021-12-09 | 2022-04-05 | 中国电子科技集团公司第五十八研究所 | 一种应用于高速数字隔离器的发送-接收电路 |
-
2022
- 2022-06-21 CN CN202210706316.7A patent/CN115001478B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102215035A (zh) * | 2011-05-12 | 2011-10-12 | 青岛鼎信通讯有限公司 | 一种结合低压电力线载波通信信号耦合的交流市电隔离过零检测电路 |
| CN105790754A (zh) * | 2015-11-06 | 2016-07-20 | 成都芯源系统有限公司 | 一种数字隔离电路及其控制方法 |
| CN106961272A (zh) * | 2016-01-11 | 2017-07-18 | 德克萨斯仪器股份有限公司 | 用于光隔离器仿真的共模瞬态抗扰性电路 |
| CN107370340A (zh) * | 2016-03-23 | 2017-11-21 | 瑞萨电子株式会社 | 电流检测电路和包括该电流检测电路的 dcdc 转换器 |
| US20180109257A1 (en) * | 2016-10-18 | 2018-04-19 | Semiconductor Components Industries, Llc | Galvanically-isolated signaling between modules with step-up transformer |
| CN106505882A (zh) * | 2016-12-12 | 2017-03-15 | 盐城工学院 | 一种高频高压电源的高压隔离检测控制电路 |
| US10785064B1 (en) * | 2019-08-09 | 2020-09-22 | Semiconductor Components Industries, Llc | Semiconductor device and method therefor |
| CN111416615A (zh) * | 2020-05-07 | 2020-07-14 | 苏州锴威特半导体股份有限公司 | 一种电容式隔离传输电路 |
| CN111555739A (zh) * | 2020-05-20 | 2020-08-18 | 广州金升阳科技有限公司 | 一种信号隔离系统的解调方法及电路 |
| CN111521855A (zh) * | 2020-07-06 | 2020-08-11 | 浙江航芯源集成电路科技有限公司 | 一种抗干扰数字隔离器 |
| CN113452364A (zh) * | 2021-07-22 | 2021-09-28 | 苏州纳芯微电子股份有限公司 | 一种数字隔离器 |
| CN114285403A (zh) * | 2021-12-09 | 2022-04-05 | 中国电子科技集团公司第五十八研究所 | 一种应用于高速数字隔离器的发送-接收电路 |
Non-Patent Citations (2)
| Title |
|---|
| NENAD S. JOVIČIĆ;: "A Floating Linear Voltage Regulator for Powering Large-Scale Differential Communication Networks", 《IEEE ACCESS》 * |
| 罗翠: "高可靠性电容隔离电平移位电路设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115296661A (zh) * | 2022-10-08 | 2022-11-04 | 成都市硅海武林科技有限公司 | 一种高低压隔离结构的输入端电路以及fpga芯片 |
| CN115296661B (zh) * | 2022-10-08 | 2022-12-13 | 成都市硅海武林科技有限公司 | 一种高低压隔离结构的输入端电路以及fpga芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115001478B (zh) | 2022-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5491441A (en) | Method and apparatus for generating a clock signal from a continuous oscillator signal including a translator circuit | |
| JPH04345317A (ja) | ドライバ回路、低ノイズドライバ回路及び低ノイズ低電圧スイングドライバ・レシーバ回路 | |
| CN115001478B (zh) | 隔离电路 | |
| US20190319596A1 (en) | Low voltage inverter-based amplifier | |
| US11295789B2 (en) | Latching sense amplifier | |
| CN101431312A (zh) | 用来产生差分振荡信号的可控振荡系统及相关方法 | |
| CN115206365A (zh) | 一种数据处理电路、方法和半导体存储器 | |
| KR102675668B1 (ko) | 스위치 제어 회로, 멀티플렉서 스위치 회로 및 멀티플렉서 스위치 제어 회로의 제어 방법 | |
| CN101569091A (zh) | D类放大器 | |
| WO2016197111A1 (en) | Driver with transformer feedback | |
| CN109861673B (zh) | 一种电流比较器 | |
| US6753717B2 (en) | H-bridge driver | |
| WO2020144554A1 (en) | Apparatus for optimized turn-off of a cascode amplifier | |
| JPH077414A (ja) | 低電力デジタル信号バッファ回路 | |
| CN111462789A (zh) | 用于减少漏电流的装置及方法 | |
| US6239639B1 (en) | Latch circuit | |
| US11165425B2 (en) | Power supply detection circuit | |
| US20040095182A1 (en) | Switch circuit | |
| US6747503B2 (en) | CMOS transmission gate with high impedance at power off | |
| CN108400791B (zh) | 射频收发装置及其射频发射机 | |
| US6522168B2 (en) | Interface latch for data level transfer | |
| JP3146467B2 (ja) | 半導体レーザ駆動回路 | |
| JP3105435B2 (ja) | 入力回路 | |
| CN221354282U (zh) | 一种高可靠Cascode功率放大器电路 | |
| US20240243714A1 (en) | Linearity Correction in High Voltage Transmit Switches |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Isolation circuit Granted publication date: 20221122 Pledgee: Shenzhen Branch of China Merchants Bank Co.,Ltd. Pledgor: Shenzhen Chengxin Micro Technology Co.,Ltd. Registration number: Y2024980035333 |