CN111521855A - 一种抗干扰数字隔离器 - Google Patents

Abstract

本发明涉及一种抗干扰数字隔离器，包括：设于硅转接板的调制模块芯片、解调模块芯片和隔离变压器；隔离变压器包括第一无芯变压器线圈和第二无芯变压器线圈；调制模块芯片包括一个输入端和两个驱动端，输入端用于串行数据输入，两个驱动端分别连接第一无芯变压器线圈的两端；解调模块芯片包括两个接收端和一个输出端，两个接收端分别连接第二无芯变压器线圈的两端，输出端用于串行数据输出；第一无芯变压器线圈和第二无芯变压器线圈沿横向平面缠绕，纵向间隔堆叠，且间隔空间内设有隔离介质；调制模块芯片和解调模块芯片横向间隔设置，分设于隔离变压器的两侧。本发明提供的数字隔离器尺寸小、辐射低、传输速度高且抗强电磁干扰。

Description

一种抗干扰数字隔离器

技术领域

本发明涉及数字隔离器技术领域，尤其涉及一种抗干扰数字隔离器。

背景技术

数字隔离器可同时满足电气隔离和信号传输的需求，在现代电子系统中已得到广泛应用，尤其是在对电气安全特性敏感的工业控制、医疗、汽车、航空航天等应用领域中，是重要的电气安全保护接口器件。

数字隔离器多采用光电耦合、电容耦合和电磁耦合三种方式实现。传统的数字隔离器广泛采用光电耦合方案，仅需发光管和光敏管即可完成隔离信号转换传输，但因光电转换响应时间有限，数据传输速率仅为10Mbps。随着各类现代大型电子设备对电气隔离特性和数据传输速率的要求不断提升，传统的光电耦合数字隔离器已越来越无法满足需求。电容耦合数字隔离器采用电容器作为电气隔离器件，需要调制驱动和解调电路配合完成，数据传输速率可高于光电耦合数字隔离器，但因受限于电容器的击穿耐压，对于高击穿耐压和小隔离电容有要求的电气隔离系统无法使用。磁耦合数字隔离器采用电磁耦合技术，配合外围调制驱动和解调电路可实现高达100Mbps级的数据传输速率，且因变压器线圈间隔离耐压高和线间电容低的优点，可实现5kV以上的击穿耐压和极小的隔离电容，已得到越来越多先进电气系统的认可。但是由于变压器结构庞大且电磁兼容性较差，长期以来，磁耦合数字隔离器的体积和结构复杂度均最大。

另外，目前所有的磁耦合数字隔离器调制解调电路均采用射频包络调制解调或数字电路调制解调方式。射频包络调制解调方式通过控制射频信号的发射开关实现包络能量检波，存在发射电磁波干扰较大的问题，需严格控制发射电磁兼容性问题。而数字电路调制解调方式则直接利用数字电路产生脉宽调制信号并作为解调触发信号，虽然最小化了发射电磁波干扰，但也使接收信号易产生误触发，可靠性和抗干扰能力较差。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是解决现有技术中磁耦合数字隔离器体积大、抗干扰能力差的问题。

（二）技术方案

为了解决上述技术问题，本发明提供了一种抗干扰数字隔离器，包括设于硅转接板的调制模块芯片、解调模块芯片和隔离变压器；

所述隔离变压器包括第一无芯变压器线圈和第二无芯变压器线圈；所述调制模块芯片包括一个输入端和两个驱动端，所述输入端用于串行数据输入，两个所述驱动端分别连接所述第一无芯变压器线圈的两端；所述解调模块芯片包括两个接收端和一个输出端，两个所述接收端分别连接所述第二无芯变压器线圈的两端，所述输出端用于串行数据输出；

所述第一无芯变压器线圈和所述第二无芯变压器线圈沿横向平面缠绕，纵向间隔堆叠，且间隔空间内设有隔离介质；所述调制模块芯片和所述解调模块芯片横向间隔设置，分设于所述隔离变压器的两侧；所述调制模块芯片用于根据输入的串行数据电平高低，生成不同方向数字脉冲，并驱动所述隔离变压器产生双向电流；所述解调模块芯片用于根据接收到的所述隔离变压器电流方向，生成正、负脉冲检测信号，并还原输出的串行数据。

优选地，所述调制模块芯片包括上边沿检测电路、下边沿检测电路及对应的反向驱动器；

所述下边沿检测电路包括第一反相器INV1、第一RS触发器和第一数字延迟器T1，所述下边沿检测电路对应的反向驱动器由第一场效应管F1、第二场效应管F2构成，所述第一场效应管F1为PMOS管，所述第二场效应管F2为NMOS管；所述调制模块芯片的输入端DI通过所述第一反相器INV1连接所述第一RS触发器的置位端S，所述第一RS触发器的输出端Q通过所述第一数字延迟器T1连接所述第一RS触发器的复位端R，并与所述第一场效应管F1、所述第二场效应管F2的栅极连接；

所述上边沿检测电路包括第二RS触发器和第二数字延迟器T2，所述上边沿检测电路对应的反向驱动器由第三场效应管F3、第四场效应管F4构成，所述第三场效应管F3为PMOS管，所述第四场效应管F4为NMOS管；所述调制模块芯片的输入端DI连接所述第二RS触发器的置位端S，所述第二RS触发器的输出端Q通过所述第二数字延迟器T2连接所述第二RS触发器的复位端R，并与所述第三场效应管F3、所述第四场效应管F4的栅极连接；

所述第一场效应管F1、所述第三场效应管F3的源极连接工作电压VDD，所述第二场效应管F2、所述第四场效应管F4的源极连接公共接地端VSS，所述第一场效应管F1、所述第二场效应管F2的漏极连接所述调制模块芯片的一个驱动端，所述第三场效应管F3、所述第四场效应管F4的漏极连接所述调制模块芯片的另一个驱动端。

优选地，所述解调模块芯片包括滤波偏置电路、脉冲检测电路和第三RS触发器；

所述滤波偏置电路包括第一电容C1、第二电容C2、第一电阻R1、第二电阻R2和参考偏置电压源Vref，所述解调模块芯片的两个所述接收端分别通过串联的所述第一电容C1和第一电阻R1、串联的所述第二电容C2和第二电阻R2连接所述参考偏置电压源Vref正极，所述参考偏置电压源Vref负极连接公共接地端VSS；

所述脉冲检测电路包括第一脉冲检测器和第二脉冲检测器两个电路相同的单向脉冲检测器；所述第一脉冲检测器的正输入端IN+与所述第二脉冲检测器的负输入端IN-连接，并连接所述第二电容C2和第二电阻R2之间的节点，所述第二脉冲检测器的正输入端IN+与所述第一脉冲检测器的负输入端IN-连接，并连接所述第一电容C1和第一电阻R1之间的节点；所述第一脉冲检测器的输出端OUT连接所述第三RS触发器的置位端S，所述第二脉冲检测器的输出端OUT连接所述第三RS触发器的复位端R，所述第三RS触发器的输出端Q连接所述解调模块芯片的输出端。

优选地，所述单向脉冲检测器包括第一差分放大管MN1至第四差分放大管MN4、第一镜像负载管MP1至第四镜像负载管MP4、第二反相器INV2、电流源镜像Iref和信号强度电阻R_rssi；其中，所述第一差分放大管MN1至第四差分放大管MN4为NMOS管，所述第一镜像负载管MP1至第四镜像负载管MP4为PMOS管；

所述单向脉冲检测器的负输入端IN-、正输入端IN+分别连接所述第一差分放大管MN1、第二差分放大管MN2的栅极，所述第一差分放大管MN1、所述第二差分放大管MN2的源极连接第四差分放大管MN4的漏极，所述电流源镜像Iref连接第三差分放大管MN3的漏极、栅极以及第四差分放大管MN4的栅极，所述第三差分放大管MN3、所述第四差分放大管MN4的源极连接公共接地端VSS；

第一镜像负载管MP1至第四镜像负载管MP4的源极连接工作电压VDD，所述第一镜像负载管MP1的漏极和栅极，以及第二镜像负载管MP2的栅极连接所述第一差分放大管MN1的漏极，所述第二镜像负载管MP2的漏极、第三镜像负载管MP3的漏极和栅极，以及所述第四镜像负载管MP4的栅极连接所述第二差分放大管MN2的漏极，所述第四镜像负载管MP4的漏极通过所述信号强度电阻R_rssi连接公共接地端VSS，所述第四镜像负载管MP4的漏极与所述信号强度电阻R_rssi之间的节点通过所述第二反相器INV2连接所述单向脉冲检测器的输出端OUT；

其中，第一差分放大管MN1、第二差分放大管MN2的管子尺寸比例为1:3；第一镜像负载管MP1、第二镜像负载管MP2的管子尺寸比例为2:5。

优选地，所述第一无芯变压器线圈、所述第二无芯变压器线圈的线宽为10~20μm，匝数为4~8圈。

优选地，所述调制模块芯片和所述解调模块芯片均通过芯片焊球，以倒扣的形式装于硅转接板上表面，且通过硅通孔与硅转接板底部电气互联。

优选地，所述调制模块芯片和所述解调模块芯片的横向间隔为500~700μm。

优选地，所述隔离变压器通过硅金属生长工艺或金属重布线工艺嵌设于硅转接板上表面，通过线圈抽头连接所述调制模块芯片、所述解调模块芯片。

优选地，若所述隔离变压器通过硅金属生长工艺设于硅转接板上表面，所述第一无芯变压器线圈和所述第二无芯变压器线圈纵向间隔空间内隔离介质采用二氧化硅；

若所述隔离变压器通过金属重布线工艺设于硅转接板上表面，所述第一无芯变压器线圈和所述第二无芯变压器线圈纵向间隔空间内隔离介质采用聚酰亚胺。

优选地，所述第一无芯变压器线圈和所述第二无芯变压器线圈的纵向间隔为10~30μm。

（三）有益效果

本发明的上述技术方案具有如下优点：本发明提供了一种抗干扰数字隔离器，包括设于硅转接板的调制模块芯片、解调模块芯片和隔离变压器；隔离变压器采用纵向间隔堆叠设置的无芯线圈，为片上集成无芯变压器，大幅度缩小磁隔离线圈的尺寸；通过调制模块芯片以双向数字脉冲调制模式实现单个变压器线圈传送双向电流信号，并具有极低发射电磁波干扰；通过解调模块芯片检测正、负脉冲，还原串行数据，实现抗干扰解调接收。本发明提供的数字隔离器能够在小体积、小重量的条件下，具备高速数据传输和抗干扰能力。

附图说明

图1是本发明实施例中一种抗干扰数字隔离器电路原理图；

图2是本发明实施例中一种调制模块芯片电路原理图；

图3是本发明实施例中一种解调模块芯片电路原理图；

图4是本发明实施例中一种单向脉冲检测器电路原理图；

图5是本发明实施例中一种隔离变压器结构示意图；

图6是本发明实施例中一种隔离变压器爆炸图；

图7是本发明实施例中数据调制解调过程波形图；

图8是本发明实施例中一种抗干扰数字隔离器三维异构封装纵剖图；

图9是本发明实施例中一种抗干扰数字隔离器三维异构封装爆炸图。

图中：100：调制模块芯片；200：解调模块芯片；100-1：芯片焊球；300-1：顶层线圈；300-2：底层线圈；300-3：线圈连接线；300-4：线圈过孔；300-5：焊盘；400：硅转接板；400-1：硅通孔；400-2：BGA焊球。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1至图4所示，本发明实施例提供的一种抗干扰数字隔离器，包括设于硅转接板400的调制模块芯片100、解调模块芯片200和隔离变压器，其中：

设于硅转接板400的隔离变压器包括两个无芯的线圈，即第一无芯变压器线圈和第二无芯变压器线圈，隔离变压器为片上集成无芯变压器。

调制模块芯片100包括一个输入端DI和两个驱动端（即第一驱动端TX1、第二驱动端TX2），输入端DI用于串行数据输入，第一驱动端TX1、第二驱动端TX2分别连接第一无芯变压器线圈的两端，用于向隔离变压器输出变压器驱动信号。解调模块芯片200包括两个接收端（即第一接收端RX1、第二接收端RX2）和一个输出端DO，第一接收端RX1、第二接收端RX2分别连接第二无芯变压器线圈的两端，用于接收自隔离变压器输出的变压器接收信号，输出端DO用于串行数据输出。为便于表示，调制模块芯片100和解调模块芯片200中的电源、地等通用引脚未列出。

第一无芯变压器线圈和第二无芯变压器线圈沿横向平面缠绕，即第一无芯变压器线圈和第二无芯变压器线圈为平面线圈结构。第一无芯变压器线圈和第二无芯变压器线圈纵向间隔堆叠，且间隔空间内设有隔离介质，即两个线圈为上下叠层设计，采用了三维异构方式组成隔离变压器。隔离变压器通过磁耦合生成耦合电流并完成隔离信号传输，其中，隔离介质的耐压特性和两线圈的间隔决定该数字隔离器耐压高低和隔离电容大小。

调制模块芯片100和解调模块芯片200横向间隔设置，分设于隔离变压器的两侧。调制模块芯片100用于根据输入的串行数据电平高低，生成不同方向数字脉冲，并驱动隔离变压器产生双向电流（即正向、负向电流）。解调模块芯片200用于根据接收到的隔离变压器电流方向，生成正、负脉冲检测信号，并还原输出的串行数据。调制模块芯片100和解调模块芯片200均具备高速转换和抗干扰调制解调能力。

优选地，如图2所示，调制模块芯片100包括上边沿检测电路、下边沿检测电路，以及相对应的反向驱动器。其中：

下边沿检测电路包括第一反相器INV1、第一RS触发器和第一数字延迟器T1。下边沿检测电路对应的反向驱动器由第一场效应管F1、第二场效应管F2构成，其中第一场效应管F1为PMOS管，第二场效应管F2为NMOS管。调制模块芯片100的输入端DI通过第一反相器INV1连接第一RS触发器的置位端S，第一RS触发器的输出端Q通过第一数字延迟器T1连接第一RS触发器的复位端R，该第一RS触发器的输出端Q还与第一场效应管F1、第二场效应管F2的栅极连接。

上边沿检测电路包括第二RS触发器和第二数字延迟器T2。上边沿检测电路对应的反向驱动器由第三场效应管F3、第四场效应管F4构成，第三场效应管F3为PMOS管，第四场效应管F4为NMOS管。调制模块芯片100的输入端DI连接第二RS触发器的置位端S，第二RS触发器的输出端Q通过第二数字延迟器T2连接第二RS触发器的复位端R，第二RS触发器的输出端Q还与第三场效应管F3、第四场效应管F4的栅极连接。

第一场效应管F1、第三场效应管F3的源极连接工作电压VDD，第二场效应管F2、第四场效应管F4的源极连接公共接地端VSS，第一场效应管F1、第二场效应管F2的漏极连接调制模块芯片100的第一驱动端TX1，用于输出变压器驱动信号1，第三场效应管F3、第四场效应管F4的漏极连接调制模块芯片100的第二驱动端TX2，用于输出变压器驱动信号2。

如图2所示，串行数据输入后，经上、下边沿检测电路识别串行数据的上升沿和下降沿后，分别生成对应的上、下边沿窄脉冲，经由第三场效应管F3和第四场效应管F4、第一场效应管F1和第二场效应管F2构成的两个反向驱动器后，生成反向窄脉冲（即变压器驱动信号），驱动隔离变压器的线圈（即第一无芯变压器线圈）产生瞬间电流，使线圈在输入的串行数据产生上升沿或下降沿变化时，生成对应方向的驱动电流。上边沿检测电路由一个上升沿触发的第一RS触发器和一个第一数字延迟器T1构成，在第一RS触发器的置位端S被上升沿触发后，其输出端Q被设置为高，通过第一数字延迟器T1，经时长为T_delay的延迟后，回送至第一RS触发器的复位端R，又将第一RS触发器的输出端Q设置为低，从而形成一个脉宽为T_delay的正向窄脉冲。

下边沿检测电路和上边沿检测电路类似，区别仅在于，在第二RS触发器的置位端S前的串行数据输入路径上插入第一反相器INV1，即可检测下降沿。由于片上集成的变压器通常较小，尺寸一般不超过1mm²，其可耦合的交流信号频率较高，故一般设置用于驱动的窄脉冲脉宽也较小，本发明中，调制模块芯片100用于驱动的窄脉冲脉宽T_delay优选设置为1~3ns，使第一无芯变压器线圈和第二无芯变压器线圈的射频耦合频率在300MHz~1GHz之间。

优选地，如图3所示，解调模块芯片200包括滤波偏置电路、脉冲检测电路和第三RS触发器，分别完成滤波与偏置、脉冲检测生成、串行数据恢复功能，其中：

滤波偏置电路包括第一电容C1、第二电容C2、第一电阻R1、第二电阻R2和参考偏置电压源Vref，解调模块芯片200的两个接收端分别通过串联的第一电容C1和第一电阻R1、串联的第二电容C2和第二电阻R2连接参考偏置电压源Vref正极（如图3所示，用于输入变压器接收信号1的第一接收端RX1通过串联的第一电容C1和第一电阻R1连接参考偏置电压源Vref正极，用于输入变压器接收信号2的第二接收端RX2通过串联的第二电容C2和第二电阻R2连接参考偏置电压源Vref正极），参考偏置电压源Vref负极连接公共接地端VSS。

滤波偏置电路采用一阶电阻电容高通滤波器结构作为隔离变压器线圈的输入高通滤波。优选地，第一电阻R1、第二电阻R2阻值相等，第一电容C1、第二电容C2电容值相等。进一步地，由于隔离变压器线圈的传输频率较高，滤波偏置电路可设置截止频率为200MHz，使因CMTI（common mode transient immunity，共模瞬态抗扰度）等外部电气共模干扰产生的干扰被大幅抑制，同时在第一电阻R1、第二电阻R2的另一端接入参考偏置电压源，可将隔离变压器线圈输出的信号（即变压器接收信号1、变压器接收信号2）调理到适合脉冲检测电路工作的最佳状态。

脉冲检测电路包括两个电路相同的单向脉冲检测器：第一脉冲检测器和第二脉冲检测器。第一脉冲检测器的正输入端IN+与第二脉冲检测器的负输入端IN-连接，并连接第二电容C2和第二电阻R2之间的节点，第二脉冲检测器的正输入端IN+与第一脉冲检测器的负输入端IN-连接，并连接第一电容C1和第一电阻R1之间的节点。第一脉冲检测器的输出端OUT连接第三RS触发器的置位端S，第二脉冲检测器的输出端OUT连接第三RS触发器的复位端R，第三RS触发器的输出端Q连接解调模块芯片200的输出端。

脉冲检测电路由两个独立的单向脉冲检测器构成，单向脉冲检测器在正输入端IN+低于负输入端IN-一定幅度时，输出高电压，随着隔离变压器线圈输出信号的高速变化，可实现隔离变压器线圈单向电流方向到正向窄脉冲的输出变换，通过两个单向脉冲检测器正、负输入端的反向连接，可使两个单向脉冲检测器分别对隔离变压器线圈的正向、负向电流脉冲敏感，并生成正向窄脉冲信号。

第三RS触发器是串行数据的恢复器，通过将检测正向电流脉冲的单向脉冲检测器（即第一脉冲检测器）的输出端OUT接入第三RS触发器的置位端S，将检测负向电流脉冲的单向脉冲检测器（即第二脉冲检测器）的输出端OUT接入第三RS触发器的复位端R，即可实现正确的串行数据输出，串行数据输出的上升沿与下降沿分别对应隔离变压器的正向电流和负向电流。

优选地，本发明提供的一种单向脉冲检测器（第一脉冲检测器、第二脉冲检测器）的电路如图4所示，单向脉冲检测器包括第一差分放大管MN1至第四差分放大管MN4、第一镜像负载管MP1至第四镜像负载管MP4、第二反相器INV2、电流源镜像Iref和信号强度电阻R_rssi，第一差分放大管MN1至第四差分放大管MN4为NMOS管，第一镜像负载管MP1至第四镜像负载管MP4为PMOS管。其中：

单向脉冲检测器的负输入端IN-连接第一差分放大管MN1的栅极，正输入端IN+连接第二差分放大管MN2的栅极，第一差分放大管MN1、第二差分放大管MN2的源极连接第四差分放大管MN4的漏极。电流源镜像Iref连接工作电压VDD。电流源镜像Iref连接第三差分放大管MN3的漏极、栅极以及第四差分放大管MN4的栅极，第三差分放大管MN3、第四差分放大管MN4的源极连接公共接地端VSS。

第一镜像负载管MP1至第四镜像负载管MP4的源极连接工作电压VDD。第一镜像负载管MP1的漏极和栅极连接第一差分放大管MN1的漏极，第二镜像负载管MP2的栅极连接第一差分放大管MN1的漏极。第二镜像负载管MP2的漏极连接第二差分放大管MN2的漏极，第三镜像负载管MP3的漏极和栅极连接第二差分放大管MN2的漏极，第四镜像负载管MP4的栅极连接第二差分放大管MN2的漏极。第四镜像负载管MP4的漏极通过信号强度电阻R_rssi连接公共接地端VSS，第四镜像负载管MP4的漏极与信号强度电阻R_rssi之间的节点通过第二反相器INV2连接单向脉冲检测器的输出端OUT。

单向脉冲检测器的输入由两个不对称的差分放大管（第一差分放大管MN1、第二差分放大管MN2）构成，第一差分放大管MN1、第二差分放大管MN2的管子尺寸比例为1:3，第一差分放大管MN1、第二差分放大管MN2共享一个电流源镜像Iref，对应的第一镜像负载管MP1、第二镜像负载管MP2的管子尺寸比例为2:5，因为第一镜像负载管MP1、第二镜像负载管MP2的比例与第一差分放大管MN1、第二差分放大管MN2比例不相等，会产生额外1份的比例电流流经第三镜像负载管MP3，从而镜像出第四镜像负载管MP4电流，通过信号强度电阻R_rssi形成检测电压，最终通过第二反相器INV2生成单向正脉冲。当单向脉冲检测器的正输入端IN+引脚电压高于负输入端IN-引脚电压时，额外流过第三镜像负载管MP3的电流会增大，最大仅能增大到等同流过第四差分放大管MN4的电流，而当单向脉冲检测器的正输入端IN+引脚电压低于负输入端IN-引脚电压时，由于放大电路不对称性，第一镜像负载管MP1电流迅速拉升，导致第三镜像负载管MP3的漏极通过第二镜像负载管MP2拉升至工作电压VDD，进入截止区，流过信号强度电阻R_rssi的电流减小为0且恢复相对较慢，使信号强度电阻R_rssi形成一个较大的低电压脉冲，经第二反相器INV2后形成一个正电压脉冲。由于单向脉冲检测器输入端（正输入端IN+、负输入端IN-）输入为差分信号，故对外部共模干扰有很强的抑制能力，优于传统单端数字边沿触发电路的抗干扰能力。

优选地，第一无芯变压器线圈、第二无芯变压器线圈的线宽为10~20μm，匝数为4~8圈，优选5~6圈，线圈的外径优选为400~600μm。进一步地，第一无芯变压器线圈和第二无芯变压器线圈的纵向间隔为10~30μm，以满足5kV以上隔离耐压的要求。

优选地，一种片上集成无芯变压器可采用的线圈（即第一无芯变压器线圈和第二无芯变压器线圈）如图5和图6所示，第一无芯变压器线圈可设于顶层，即为顶层线圈300-1，第二无芯变压器线圈设于底层，即为底层线圈300-2，顶层线圈300-1、底层线圈300-2各有两个线圈抽头，用于连接调制模块芯片100、解调模块芯片200，从而实现电气绝缘和磁场耦合。特别地，在线圈抽头处还设有焊盘300-5、线圈过孔300-4，使线圈连接面统一位于线圈最顶端的平面，以便实现线圈抽头互联。

优选地，本发明提供的抗干扰数字隔离器在使用时，调制解调过程波形图如图7所示，串行数据输入波形为方波，经过调制模块芯片100后生成变压器驱动信号1和变压器驱动信号2，当输入的串行数据遇到上升沿，变压器驱动信号2产生低电平窄脉冲，当输入的串行数据遇到下降沿，变压器驱动信号1产生低电平窄脉冲。随后在隔离变压器第二无芯变压器线圈的两端会耦合出变压器接收信号1和变压器接收信号2，变压器接收信号1和变压器接收信号2互为反向差分，根据变压器驱动信号（变压器驱动信号1、变压器驱动信号2）对顶层线圈300-1产生的正向或负向电流脉冲，耦合出两个反向差分脉冲的变压器接收信号（变压器接收信号1、变压器接收信号2）。后经解调模块芯片200进行单向脉冲检测解调和信号还原后，生成串行数据输出。最终实现输入、输出的串行数据时延在1~3ns，最大数据传输速率可达300Mbps。

进一步地，如图8和图9所示，为尽可能实现该抗干扰数字隔离器的封装小型化和轻量化，调制模块芯片100和解调模块芯片200均通过芯片焊球100-1，以倒扣的形式装于硅转接板400上表面。调制模块芯片100、解调模块芯片200均通过硅通孔400-1与硅转接板400底部的BGA（球栅阵列封装）焊球电气互联，以引出电气连接线至下表面，方便与PCB等电路板进行焊接。考虑到隔离耐压和避免空气击穿放电，调制模块芯片100和解调模块芯片200的横向间隔优选为500~700μm（调制模块芯片100和解调模块芯片200过近会影响隔离绝缘耐压效果，过远则会导致数字隔离器尺寸过大），且在倒扣面优选采用聚酰亚胺进行芯片焊球100-1和线圈表面的绝缘填充。

优选地，隔离变压器可通过硅金属生长工艺或金属重布线工艺嵌设于硅转接板400上表面，以实现隔离变压器的顶层线圈300-1和底层线圈300-2的生长，并通过线圈连接线300-3、线圈过孔300-4、焊盘300-5将隔离变压器线圈抽头均引出至硅转接板400上表面。

进一步地，若隔离变压器通过硅金属生长工艺设于硅转接板400上表面，第一无芯变压器线圈和第二无芯变压器线圈纵向间隔空间内隔离介质采用二氧化硅；若隔离变压器通过金属重布线工艺设于硅转接板400上表面，第一无芯变压器线圈和第二无芯变压器线圈纵向间隔空间内隔离介质采用聚酰亚胺。

硅转接板400的厚度范围优选为200~400μm。在一个优选的实施例中，硅转接板400尺寸为2000μm*1000μm，厚度为300μm，硅通孔 400-1直径为60μm，BGA焊球400-2直径为120μm，调制模块芯片100、解调模块芯片200尺寸均为600μm*900μm，厚度均为150μm，最终抗干扰数字隔离器整体尺寸为2000μm*1000μm*650μm，实现了超小体积重量的数字隔离器封装，并可通过硅转接板400扩展为集成8~16通道的高速数字总线隔离器，具有非常强的可扩展性。

本发明基于片上变压器数字信号磁隔离传输技术，设计了微型的片上集成无芯变压器与匹配片上集成无芯变压器的数字调制电路和解调电路，通过双向数字脉冲调制模式使单个隔离变压器即可实现低延迟、高速率的双向磁隔离电流激励，并具有极低的发射电磁波干扰，同时配合滤波偏置电路、脉冲检测电路和RS触发器构成的高速抗共模干扰射频检波电路，实现抗CMTI和外部电磁波共模瞬时干扰的解调能力，使整套调制解调和磁隔离激励系统指标匹配，最终可实现高达300Mbps的数据传输速率和低于3ns的数据传输延迟。低电磁辐射和抗强电磁干扰的高速数字隔离器是未来高速低延迟数据隔离器的技术发展方向。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种抗干扰数字隔离器，其特征在于，包括：设于硅转接板的调制模块芯片、解调模块芯片和隔离变压器；

所述隔离变压器包括第一无芯变压器线圈和第二无芯变压器线圈；所述调制模块芯片包括一个输入端和两个驱动端，所述输入端用于串行数据输入，两个所述驱动端分别连接所述第一无芯变压器线圈的两端；所述解调模块芯片包括两个接收端和一个输出端，两个所述接收端分别连接所述第二无芯变压器线圈的两端，所述输出端用于串行数据输出；

所述第一无芯变压器线圈和所述第二无芯变压器线圈沿横向平面缠绕，纵向间隔堆叠，且间隔空间内设有隔离介质；所述调制模块芯片和所述解调模块芯片横向间隔设置，分设于所述隔离变压器的两侧；所述调制模块芯片用于根据输入的串行数据电平高低，生成不同方向数字脉冲，并驱动所述隔离变压器产生双向电流；所述解调模块芯片用于根据接收到的所述隔离变压器电流方向，生成正、负脉冲检测信号，并还原输出的串行数据。

2.根据权利要求1所述的抗干扰数字隔离器，其特征在于：

所述调制模块芯片包括上边沿检测电路、下边沿检测电路及对应的反向驱动器；

所述下边沿检测电路包括第一反相器INV1、第一RS触发器和第一数字延迟器T1，所述下边沿检测电路对应的反向驱动器由第一场效应管F1、第二场效应管F2构成，所述第一场效应管F1为PMOS管，所述第二场效应管F2为NMOS管；所述调制模块芯片的输入端DI通过所述第一反相器INV1连接所述第一RS触发器的置位端S，所述第一RS触发器的输出端Q通过所述第一数字延迟器T1连接所述第一RS触发器的复位端R，并与所述第一场效应管F1、所述第二场效应管F2的栅极连接；

所述上边沿检测电路包括第二RS触发器和第二数字延迟器T2，所述上边沿检测电路对应的反向驱动器由第三场效应管F3、第四场效应管F4构成，所述第三场效应管F3为PMOS管，所述第四场效应管F4为NMOS管；所述调制模块芯片的输入端DI连接所述第二RS触发器的置位端S，所述第二RS触发器的输出端Q通过所述第二数字延迟器T2连接所述第二RS触发器的复位端R，并与所述第三场效应管F3、所述第四场效应管F4的栅极连接；

所述第一场效应管F1、所述第三场效应管F3的源极连接工作电压VDD，所述第二场效应管F2、所述第四场效应管F4的源极连接公共接地端VSS，所述第一场效应管F1、所述第二场效应管F2的漏极连接所述调制模块芯片的一个驱动端，所述第三场效应管F3、所述第四场效应管F4的漏极连接所述调制模块芯片的另一个驱动端。

3.根据权利要求1所述的抗干扰数字隔离器，其特征在于：

所述解调模块芯片包括滤波偏置电路、脉冲检测电路和第三RS触发器；

所述滤波偏置电路包括第一电容C1、第二电容C2、第一电阻R1、第二电阻R2和参考偏置电压源Vref，所述解调模块芯片的两个所述接收端分别通过串联的所述第一电容C1和第一电阻R1、串联的所述第二电容C2和第二电阻R2连接所述参考偏置电压源Vref正极，所述参考偏置电压源Vref负极连接公共接地端VSS；

所述脉冲检测电路包括第一脉冲检测器和第二脉冲检测器两个电路相同的单向脉冲检测器；所述第一脉冲检测器的正输入端IN+与所述第二脉冲检测器的负输入端IN-连接，并连接所述第二电容C2和第二电阻R2之间的节点，所述第二脉冲检测器的正输入端IN+与所述第一脉冲检测器的负输入端IN-连接，并连接所述第一电容C1和第一电阻R1之间的节点；所述第一脉冲检测器的输出端OUT连接所述第三RS触发器的置位端S，所述第二脉冲检测器的输出端OUT连接所述第三RS触发器的复位端R，所述第三RS触发器的输出端Q连接所述解调模块芯片的输出端。

4.根据权利要求3所述的抗干扰数字隔离器，其特征在于：

所述单向脉冲检测器包括第一差分放大管MN1至第四差分放大管MN4、第一镜像负载管MP1至第四镜像负载管MP4、第二反相器INV2、电流源镜像Iref和信号强度电阻R_rssi；其中，所述第一差分放大管MN1至第四差分放大管MN4为NMOS管，所述第一镜像负载管MP1至第四镜像负载管MP4为PMOS管；

所述单向脉冲检测器的负输入端IN-、正输入端IN+分别连接所述第一差分放大管MN1、第二差分放大管MN2的栅极，所述第一差分放大管MN1、所述第二差分放大管MN2的源极连接第四差分放大管MN4的漏极，所述电流源镜像Iref连接第三差分放大管MN3的漏极、栅极以及第四差分放大管MN4的栅极，所述第三差分放大管MN3、所述第四差分放大管MN4的源极连接公共接地端VSS；

第一镜像负载管MP1至第四镜像负载管MP4的源极连接工作电压VDD，所述第一镜像负载管MP1的漏极和栅极，以及第二镜像负载管MP2的栅极连接所述第一差分放大管MN1的漏极，所述第二镜像负载管MP2的漏极、第三镜像负载管MP3的漏极和栅极，以及所述第四镜像负载管MP4的栅极连接所述第二差分放大管MN2的漏极，所述第四镜像负载管MP4的漏极通过所述信号强度电阻R_rssi连接公共接地端VSS，所述第四镜像负载管MP4的漏极与所述信号强度电阻R_rssi之间的节点通过所述第二反相器INV2连接所述单向脉冲检测器的输出端OUT；

其中，第一差分放大管MN1、第二差分放大管MN2的管子尺寸比例为1:3；第一镜像负载管MP1、第二镜像负载管MP2的管子尺寸比例为2:5。

5.根据权利要求1所述的抗干扰数字隔离器，其特征在于：

所述第一无芯变压器线圈、所述第二无芯变压器线圈的线宽为10~20μm，匝数为4~8圈。

6.根据权利要求1所述的抗干扰数字隔离器，其特征在于：

所述调制模块芯片和所述解调模块芯片均通过芯片焊球，以倒扣的形式装于硅转接板上表面，且通过硅通孔与硅转接板底部电气互联。

7.根据权利要求6所述的抗干扰数字隔离器，其特征在于：

所述调制模块芯片和所述解调模块芯片的横向间隔为500~700μm。

8.根据权利要求6所述的抗干扰数字隔离器，其特征在于：

所述隔离变压器通过硅金属生长工艺或金属重布线工艺嵌设于硅转接板上表面，通过线圈抽头连接所述调制模块芯片、所述解调模块芯片。

9.根据权利要求8所述的抗干扰数字隔离器，其特征在于：

若所述隔离变压器通过硅金属生长工艺设于硅转接板上表面，所述第一无芯变压器线圈和所述第二无芯变压器线圈纵向间隔空间内隔离介质采用二氧化硅；

若所述隔离变压器通过金属重布线工艺设于硅转接板上表面，所述第一无芯变压器线圈和所述第二无芯变压器线圈纵向间隔空间内隔离介质采用聚酰亚胺。

10.根据权利要求1所述的抗干扰数字隔离器，其特征在于：所述第一无芯变压器线圈和所述第二无芯变压器线圈的纵向间隔为10~30μm。

Images