CN118113100B - 一种宽输入范围lvds电路 - Google Patents

Abstract

本发明公开了一种宽输入范围LVDS电路，涉及数据处理电路技术领域，包括单端放大器和辅助电荷泵模块；所述单端放大器接收差分输入信号INP和INN，输出差分输出信号OUT；所述辅助电荷泵模块向所述单端放大器提供辅助电源，单端放大器实现对INP信号和INN信号进行放大，辅助电荷泵模块用于产生需要的高压或负压，从而调整单端放大器受限工作的输入信号共模范围，提高电路的应用范围。

Description

一种宽输入范围LVDS电路

技术领域

本发明涉及数据处理电路技术领域，更具体的说是涉及一种宽输入范围LVDS电路。

背景技术

目前，低压差分信号(Low-Voltage Differential Signaling,简称LVDS)传输技术于1990年代被提出，其通过采用差分小摆幅的信号传输数据，能够实现更高的传输速度、更低的电磁辐射干扰、更好的抗噪声性能，且功耗大为降低，因此被广泛应用于各种通信系统中，但是普通的LVDS受限工作的共模范围，所以其应用范围受限。

因此，如何提高LVDS电路的应用范围是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种宽输入范围LVDS电路，通过设置单端放大器和辅助电荷泵模块，解决现有普通LVDS电路受限工作的共模范围问题，电路简洁，易于实现。

为了实现上述目的，本发明采用如下技术方案：

一种宽输入范围LVDS电路，包括单端放大器和辅助电荷泵模块；所述单端放大器接收差分输入信号INP和INN，输出差分输出信号OUT；所述辅助电荷泵模块向所述单端放大器提供辅助电源；所述单端放大器包括依次连接的偏置电路、输入差分对和输出电路；所述输入差分对接收差分输入信号INP和INN，所述输出电路的输出端输出所述差分输出信号OUT；所述辅助电荷泵模块分别连接所述偏置电路和所述输出电路。

上述技术方案的技术效果为，所述单端放大器实现对INP信号和INN信号进行放大，所述辅助电荷泵模块用于产生需要的高压或负压，从而调整所述单端放大器受限工作的输入信号共模范围，提高电路的应用范围。

优选的，所述单端放大器为PMOS放大器时，所述PMOS放大器包括PMOS管输入差分对、偏置电路和输出电路；所述偏置电路包括PMOS管PM2a、PMOS管PM2b、PMOS管PM2c和PMOS管PM2d，所述PMOS管PM2b和所述PMOS管PM2a的源极分别连接工作电源VEE，所述PMOS管PM2b的栅极分别连接漏极和所述PMOS管PM2a的栅极，所述PMOS管PM2b的漏极连接所述PMOS管PM2d的源极，所述PMOS管PM2d的栅极分别连接漏极和所述PMOS管PM2c的栅极，所述PMOS管PM2d的漏极接地，所述PMOS管PM2a的漏极连接所述PMOS管PM2c的源极，所述PMOS管PM2c的漏极连接所述PMOS管输入差分对；

所述PMOS管输入差分对包括PMOS管PM1a和PMOS管PM1b；所述PMOS管PM1a和所述PMOS管PM1b的源极分别连接所述PMOS管PM2c的漏极，所述PMOS管PM1a的栅极接收信号INP，所述PMOS管PM1a的漏极连接输出电路，所述PMOS管PM1b的栅极接收信号INN，所述PMOS管PM1b的漏极连接输出电路；

所述输出电路包括PMOS管PM3a、PMOS管PM3b、PMOS管PM3c、PMOS管PM3d、NMOS管NM3a、NMOS管NM3b、NMOS管NM3c和NMOS管NM3d；所述PMOS管PM3b和所述PMOS管PM3a的源极分别连接基准电源VDD，所述PMOS管PM3b的栅极连接所述PMOS管PM3a的栅极，所述PMOS管PM3b的漏极分别连接所述PMOS管PM1a的漏极和所述PMOS管PM3d的源极，所述PMOS管PM3d的栅极连接所述PMOS管PM3c的栅极，所述PMOS管PM3d的漏极分别连接NMOS管NM3b的漏极、NMOS管NM3d的栅极和所述PMOS管NM3c的栅极，所述PMOS管PM3a的漏极分别连接所述PMOS管PM1b的漏极和所述PMOS管PM3c的源极，所述PMOS管PM3c的漏极连接所述NMOS管NM3a的漏极且连接节点作为输出端，所述NMOS管NM3b的栅极连接所述NMOS管NM3a的栅极，所述NMOS管NM3b的源极连接所述NMOS管NM3d的漏极，所述NMOS管NM3d的源极接地，所述NMOS管NM3a的源极连接所述NMOS管NM3c的漏极，所述NMOS管NM3c的源极接地。

优选的，所述单端放大器为NMOS放大器时，所述NMOS放大器包括NMOS管输入差分对、偏置电路和输出电路；所述偏置电路包括NMOS管NM2a、NMOS管NM2b、NMOS管NM2c和NMOS管NM2d，所述NMOS管NM2b和所述NMOS管NM2a的源极分别连接负电压电源VSS，所述NMOS管NM2b的栅极分别连接漏极和所述NMOS管NM2a的栅极，所述NMOS管NM2b的漏极连接所述NMOS管NM2d的源极，所述NMOS管NM2d的栅极分别连接漏极和所述NMOS管NM2c的栅极，所述NMOS管NM2d的漏极连接基准电源VDD，所述NMOS管NM2a的漏极连接所述NMOS管NM2c的源极，所述NMOS管NM2c的漏极连接NMOS管输入差分对；

所述NMOS管输入差分对包括NM1a和NM1b；所述NMOS管NM1a和所述NMOS管NM1b的源极分别连接所述NMOS管NM2c的漏极，所述NMOS管NM1a的栅极接收INP信号，所述NMOS管NM1a的漏极连接输出电路，所述NMOS管NM1b的栅极接收INN信号，所述NMOS管NM1b的漏极连接输出电路；

所述输出电路包括PMOS管PM3a、PMOS管PM3b、PMOS管PM3c、PMOS管PM3d、NMOS管NM3a、NMOS管NM3b、NMOS管NM3c和NMOS管NM3d；所述PMOS管PM3d和所述PMOS管PM3c的源极分别连接基准电源VDD，所述PMOS管PM3d的栅极连接所述PMOS管PM3c的栅极和所述PMOS管PM3b的漏极，所述PMOS管PM3b的漏极连接所述NMOS管NM3d的漏极，所述PMOS管PM3b的栅极连接所述PMOS管PM3a的栅极，所述PMOS管PM3c的漏极连接所述PMOS管PM3a的源极，所述PMOS管PM3a的漏极连接所述NMOS管NM3c的漏极且连接节点作为输出端，所述NMOS管NM3d的栅极连接所述NMOS管NM3c的栅极，所述NMOS管NM3d的源极分别连接所述NMOS管NM1a的漏极和所述NMOS管NM3b的漏极，所述NMOS管NM3b的栅极连接所述NMOS管NM3a的栅极，所述NMOS管NM3b的源极接地，所述NMOS管NM3c的源极分别连接所述NMOS管NM1b的漏极和所述NMOS管NM3a的漏极，所述NMOS管NM3a的源极接地。

上述技术方案的技术效果，PM1a、PM1b、NM1a和NM1b作为放大主管，PM2d和NM2d的漏极产生偏置电流，在PM3b和PM3a的栅极、PM3d和PM3c的栅极、NM3b和NM3a的栅极上分别产生偏置电压Vb1、Vb2和Vb3；PMOS放大器的输入信号的共模电压>VDD-Vthp-2*VDS,Vthp为PMOS管的阈值电压，VDS为PMOS管漏极和源极之间的电压，当处于共模电压范围外时放大主管PM1a、PM1b截止放大器无法工作。同理NMOS放大器的输入信号的共模电压<Vthn+2*VDS,Vthn为NMOS管的阈值电压，VDS为NMOS管漏极和源极之间的电压，当处于共模电压范围外时放大主管NM1a和NM1b截止放大器无法工作。

优选的，所述辅助电荷泵模块为PMOS辅助电荷泵时，所述PMOS辅助电荷泵包括4个PMOS管、充电电容C1、滤波电容C0和外部控制模块；4个PMOS管分别为PMOS管PM4a、PMOS管PM4b、PMOS管PM4c和PMOS管PM4d，所述外部控制模块包括第一输出、第二输出、第三输出和第四输出；所述PMOS管PM4a和所述PMOS管PM4c的漏极连接基准电源VDD，所述PMOS管PM4a的源极连接所述PMOS管PM4b的漏极，所述PMOS管PM4c的源极连接所述PMOS管PM4d的漏极，所述PMOS管PM4a和所述PMOS管PM4c的源极之间连接所述充电电容C1，所述PMOS管PM4b和所述PMOS管PM4d的源极之间连接所述滤波电容C0，所述PMOS管PM4b的源极连接工作电源VEE，所述PMOS管PM4d的源极接地；所述PMOS管PM4a的栅极连接所述第一输出，所述PMOS管PM4b的栅极连接所述第二输出、所述PMOS管PM4c的栅极连接所述第三输出，所述PMOS管PM4d的栅极连接所述第四输出。

优选的，所述辅助电荷泵模块为NMOS辅助电荷泵时，所述NMOS辅助电荷泵包括4个PMOS管、充电电容C1、滤波电容C0和外部控制模块；4个PMOS管分别为PMOS管PM4a、PMOS管PM4b、PMOS管PM4c和PMOS管PM4d，所述外部控制模块包括第一输出、第二输出、第三输出和第四输出；所述PMOS管PM4a的源极连接基准电源VDD，所述PMOS管PM4c的漏极连接PM4d的源极，所述PMOS管PM4b的漏极接地；所述PMOS管PM4a和所述PMOS管PM4c的漏极之间连接所述充电电容C1；所述PMOS管PM4c的源极连接负电压电源VSS和所述滤波电容C0的一端，所述滤波电容C0的另一端接地；所述PMOS管PM4c的漏极连接所述PMOS管PM4d的源极，所述PMOS管PM4d的漏极接地；所述PMOS管PM4a的栅极连接所述第一输出，所述PMOS管PM4b的栅极连接所述第二输出、所述PMOS管PM4c的栅极连接所述第三输出，所述PMOS管PM4d的栅极连接所述第四输出。

优选的，采用所述PMOS放大器和所述PMOS辅助电荷泵时，所述外部控制模块的4个输出分别对应产生信号S1、信号S2、信号S3和信号S4，所述信号S1和所述信号S4为相位相反的非交叠信号，所述信号S2和所述信号S3为相位相反的非交叠信号；当S1＝S4＝1，S2＝S3＝0时，所述PMOS管PM4a、所述PMOS管PM4d开启，所述PMOS管PM4b、所述PMOS管PM4c关闭，所述充电电容C1一端通过所述PMOS管PM4a连接到基准电源VDD，另一端通过所述PMOS管PM4d接地，所述充电电容C1充电到VDD；当S1＝S4＝0，S2＝S3＝1时，所述PMOS管PM4b、所述PMOS管PM4c开启，所述PMOS管PM4a、所述PMOS管PM4d关闭，所述充电电容C1一端通过所述PMOS管PM4b连接到工作电源VEE，另外一端通过所述PMOS管PM4c接基准电源VDD，所述充电电容C1充电到2*VDD。

优选的，采用所述NMOS放大器和所述NMOS辅助电荷泵时，所述外部控制模块的4个输出分别对应产生信号S1、信号S2、信号S3和信号S4，所述信号S1和所述信号S4为相位相反的非交叠信号，所述信号S2和所述信号S3为相位相反的非交叠信号；当S1＝S4＝1，S2＝S3＝0时，所述PMOS管PM4b、所述PMOS管PM4c开启，所述PMOS管PM4a、所述PMOS管PM4d关闭，所述充电电容C1一端通过所述PMOS管PM4c连接到负电压电源VSS，另一端通过所述PMOS管PM4b接地，所述充电电容C1充电到-VDD；当S1＝S4＝0，S2＝S3＝1时，所述PMOS管PM4a、所述PMOS管PM4d开启，所述PMOS管PM4b、所述PMOS管PM4c关闭，所述充电电容C1一端通过所述PMOS管PM4a连接到基准电源VDD，另外一端通过所述PMOS管PM4d接地，所述充电电容C1充电到VDD。

上述技术方案的技术效果，辅助调压电荷泵模块中PM4a、PM4b、PM4c、PM4d是辅助调压电荷泵的开关，PMOS辅助电荷泵产生的工作电源VEE＝2*VDD，NMOS辅助电荷泵产生的负电压电源VSS＝-VDD，确保放大器可以工作在更大的CM范围。此时，PMOS放大器的输入信号的共模电压范围为：0～2*VDD-Vthp-2*VDS，NMOS放大器的输入信号的共模电压范围为：-1*(VDD-(Vthn+2*VDS))～VDD。

优选的，所述外部控制模块包括时钟模块、第一控制模块和第二控制模块，时钟模块分别连接第一控制模块和第二控制模块；所述第一控制模块包括依次串联连接的与门AND1、非门模组和非门INV3a，所述第二控制模块包括依次串联连接的非门INV0、与门AND2、非门模组和非门INV3b，所述时钟模块的输出端连接所述与门AND1的第一输入端和所述非门INV0的输入端，所述与门AND1的第二输入端连接所述第二控制模块的所述非门模组和所述非门INV3b的连接节点，所述与门AND2的第一输入端连接所述非门INV0的输出端，所述与门AND2的第二输入端连接所述第一控制模块的所述非门模组和所述非门INV3a的连接节点，所述非门INV3a的输出端输出所述信号S1和所述信号S4，所述非门INV3b的输出端输出所述信号S2和所述信号S3；所述非门模组包括若干个串联的与门。

经由上述的技术方案可知，与现有技术相比，本发明公开提供了一种宽输入范围LVDS电路，本发明通过在单端放大器上增设辅助电荷泵模块，提供辅助高压或负压，从而调整所述单端放大器受限工作的输入信号共模范围，提高LVDS电路的应用范围。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明提供的PMOS输入的LVDS电路结构示意图；

图2为本发明提供的NMOS输入的LVDS电路结构示意图；

图3为本发明提供的外部控制模块电路结构示意图；

图4为本发明提供的PMOS输入的VEE辅助调压电荷泵的工作波形示意图；

图5为本发明提供的NMOS输入的VSS辅助调压电荷泵的工作波形示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

本发明实施例公开了一种宽输入范围LVDS电路，包括PMOS放大器和PMOS辅助电荷泵，如图1所示，PMOS放大器包括PMOS管输入差分对、偏置电路和输出电路；偏置电路包括PMOS管PM2a、PMOS管PM2b、PMOS管PM2c和PMOS管PM2d，PMOS管PM2b和PMOS管PM2a的源极分别连接工作电源VEE，PMOS管PM2b的栅极分别连接漏极和PMOS管PM2a的栅极，PMOS管PM2b的漏极连接PMOS管PM2d的源极，PMOS管PM2d的栅极分别连接漏极和PMOS管PM2c的栅极，PMOS管PM2d的漏极接地，PMOS管PM2a的漏极连接PMOS管PM2c的源极，PMOS管PM2c的漏极连接PMOS管输入差分对；PMOS管输入差分对包括PMOS管PM1a和PMOS管PM1b；PMOS管PM1a和PMOS管PM1b的源极分别连接PMOS管PM2c的漏极，PMOS管PM1a的栅极接收信号INP，PMOS管PM1a的漏极连接输出电路，PMOS管PM1b的栅极接收信号INN，PMOS管PM1b的漏极连接输出电路；输出电路包括PMOS管PM3a、PMOS管PM3b、PMOS管PM3c、PMOS管PM3d、NMOS管NM3a、NMOS管NM3b、NMOS管NM3c和NMOS管NM3d；PMOS管PM3b和PMOS管PM3a的源极分别连接基准电源VDD，PMOS管PM3b的栅极连接PMOS管PM3a的栅极，PMOS管PM3b的漏极分别连接PMOS管PM1a的漏极和PMOS管PM3d的源极，PMOS管PM3d的栅极连接PMOS管PM3c的栅极，PMOS管PM3d的漏极分别连接NMOS管NM3b的漏极、NMOS管NM3d的栅极和PMOS管NM3c的栅极，PMOS管PM3a的漏极分别连接PMOS管PM1b的漏极和PMOS管PM3c的源极，PMOS管PM3c的漏极连接NMOS管NM3a的漏极且连接节点作为输出端，NMOS管NM3b的栅极连接NMOS管NM3a的栅极，NMOS管NM3b的源极连接NMOS管NM3d的漏极，NMOS管NM3d的源极接地，NMOS管NM3a的源极连接NMOS管NM3c的漏极，NMOS管NM3c的源极接地。

PMOS辅助电荷泵包括4个PMOS管、充电电容C1、滤波电容C0和外部控制模块；4个PMOS管分别为PMOS管PM4a、PMOS管PM4b、PMOS管PM4c和PMOS管PM4d，外部控制模块包括第一输出、第二输出、第三输出和第四输出；PMOS管PM4a和PMOS管PM4c的漏极连接基准电源VDD，PMOS管PM4a的源极连接PMOS管PM4b的漏极，PMOS管PM4c的源极连接PMOS管PM4d的漏极，PMOS管PM4a和PMOS管PM4c的源极之间连接充电电容C1，PMOS管PM4b和PMOS管PM4d的源极之间连接滤波电容C0，PMOS管PM4b的源极连接工作电源VEE，PMOS管PM4d的源极接地；PMOS管PM4a的栅极连接第一输出，PMOS管PM4b的栅极连接第二输出、PMOS管PM4c的栅极连接第三输出，PMOS管PM4d的栅极连接第四输出。

外部控制模块的4个输出分别对应产生信号S1、信号S2、信号S3和信号S4，信号S1和信号S4为相位相反的非交叠信号，信号S2和信号S3为相位相反的非交叠信号；当S1＝S4＝1，S2＝S3＝0时，PMOS管PM4a、PMOS管PM4d开启，PMOS管PM4b、PMOS管PM4c关闭，充电电容C1一端通过PMOS管PM4a连接到基准电源VDD，另一端通过PMOS管PM4d接地，充电电容C1充电到VDD；当S1＝S4＝0，S2＝S3＝1时，PMOS管PM4b、PMOS管PM4c开启，PMOS管PM4a、PMOS管PM4d关闭，充电电容C1一端通过PMOS管PM4b连接到工作电源VEE，另外一端通过PMOS管PM4c接基准电源VDD，充电电容C1充电到2*VDD。

PMOS放大器的输入信号的共模电压>VDD-Vthp-2*VDS,其中Vthp为PMOS管的阈值电压，VDS为PMOS管漏极和源极之间的电压，PMOS辅助电荷泵产生的工作电源VEE＝2*VDD，采用POMS放大器和PMOS辅助电荷泵的LVDS电路的输入信号的共模电压范围为：0～2*VDD-Vthp-2*VDS。

图4为VEE的辅助电荷泵的工作波形，分别通过S1、S2、S3和S4的非交叠时钟信号控制产生需要的2*VDD和-VDD的工作电源。S1-S4的信号包括交叠区和非交叠区，同为高电平时为非交叠区，此时所有PMOS管均处于关闭状态，防止电荷泵切换漏电，交叠区控制充电效率，交叠区和非交叠区的占比通过折中考虑防止漏电效果和充电效率来确定。

实施例2

另一方面，在另一个具体实施例中，一种宽输入范围LVDS电路，如图2所示，包括NMOS放大器和NMOS辅助电荷泵。

NMOS放大器包括NMOS管输入差分对、偏置电路和输出电路；偏置电路包括NMOS管NM2a、NMOS管NM2b、NMOS管NM2c和NMOS管NM2d，NMOS管NM2b和NMOS管NM2a的源极分别连接负电压电源VSS，NMOS管NM2b的栅极分别连接漏极和NMOS管NM2a的栅极，NMOS管NM2b的漏极连接NMOS管NM2d的源极，NMOS管NM2d的栅极分别连接漏极和NMOS管NM2c的栅极，NMOS管NM2d的漏极连接基准电源VDD，NMOS管NM2a的漏极连接NMOS管NM2c的源极，NMOS管NM2c的漏极连接NMOS管输入差分对；

NMOS管输入差分对包括NM1a和NM1b；NMOS管NM1a和NMOS管NM1b的源极分别连接NMOS管NM2c的漏极，NMOS管NM1a的栅极接收INP信号，NMOS管NM1a的漏极连接输出电路，NMOS管NM1b的栅极接收INN信号，NMOS管NM1b的漏极连接输出电路；

输出电路包括PMOS管PM3a、PMOS管PM3b、PMOS管PM3c、PMOS管PM3d、NMOS管NM3a、NMOS管NM3b、NMOS管NM3c和NMOS管NM3d；PMOS管PM3d和PMOS管PM3c的源极分别连接基准电源VDD，PMOS管PM3d的栅极连接PMOS管PM3c的栅极和PMOS管PM3b的漏极，PMOS管PM3b的漏极连接NMOS管NM3d的漏极，PMOS管PM3b的栅极连接PMOS管PM3a的栅极，PMOS管PM3c的漏极连接PMOS管PM3a的源极，PMOS管PM3a的漏极连接NMOS管NM3c的漏极且连接节点作为输出端，NMOS管NM3d的栅极连接NMOS管NM3c的栅极，NMOS管NM3d的源极分别连接NMOS管NM1a的漏极和NMOS管NM3b的漏极，NMOS管NM3b的栅极连接NMOS管NM3a的栅极，NMOS管NM3b的源极接地，NMOS管NM3c的源极分别连接NMOS管NM1b的漏极和NMOS管NM3a的漏极，NMOS管NM3a的源极接地。

NMOS辅助电荷泵包括4个PMOS管、充电电容C1、滤波电容C0和外部控制模块；4个PMOS管分别为PMOS管PM4a、PMOS管PM4b、PMOS管PM4c和PMOS管PM4d，外部控制模块包括第一输出、第二输出、第三输出和第四输出；PMOS管PM4a的源极连接基准电源VDD，PMOS管PM4c的漏极连接PM4d的源极，PMOS管PM4b的漏极接地；PMOS管PM4a和PMOS管PM4c的漏极之间连接充电电容C1；PMOS管PM4c的源极连接负电压电源VSS和滤波电容C0的一端，滤波电容C0的另一端接地；PMOS管PM4c的漏极连接PMOS管PM4d的源极，PMOS管PM4d的漏极接地；PMOS管PM4a的栅极连接第一输出，PMOS管PM4b的栅极连接第二输出、PMOS管PM4c的栅极连接第三输出，PMOS管PM4d的栅极连接第四输出。

外部控制模块的4个输出分别对应产生信号S1、信号S2、信号S3和信号S4，信号S1和信号S4为相位相反的非交叠信号，信号S2和信号S3为相位相反的非交叠信号；当S1＝S4＝1，S2＝S3＝0时，PMOS管PM4b、PMOS管PM4c开启，PMOS管PM4a、PMOS管PM4d关闭，充电电容C1一端通过PMOS管PM4c连接到负电压电源VSS，另一端通过PMOS管PM4b接地，充电电容C1充电到-VDD；当S1＝S4＝0，S2＝S3＝1时，PMOS管PM4a、PMOS管PM4d开启，PMOS管PM4b、PMOS管PM4c关闭，充电电容C1一端通过PMOS管PM4a连接到基准电源VDD，另外一端通过PMOS管PM4d接地，充电电容C1充电到VDD。

NMOS放大器的输入信号的共模电压<Vthn+2*VDS，其中Vthn为NMOS管的阈值电压，VDS为NMOS管漏极和源极之间的电压，NMOS辅助电荷泵产生的负电压电源VSS＝-VDD，采用NOMS放大器和NMOS辅助电荷泵的LVDS电路的输入信号的共模电压范围为：-1*(VDD-(Vthn+2*VDS))～VDD。

图5为VSS的辅助电荷泵的工作波形，分别通过S1、S2、S3和S4的非交叠时钟信号控制产生需要的2*VDD和-VDD的工作电源。S1-S4的信号包括交叠区和非交叠区，同为高电平时为非交叠区，此时所有PMOS管均处于关闭状态，防止电荷泵切换漏电，交叠区控制充电效率，交叠区和非交叠区的占比通过折中考虑防止漏电效果和充电效率来确定。

实施例3

基于上述实施例，在一个具体实施例中，外部控制模块如图3所示，包括时钟模块、第一控制模块和第二控制模块，时钟模块分别连接第一控制模块和第二控制模块；第一控制模块包括依次串联连接的与门AND1、非门模组和非门INV3a，第二控制模块包括依次串联连接的非门INV0、与门AND2、非门模组和非门INV3b，时钟模块的输出端连接与门AND1的第一输入端和非门INV0的输入端，与门AND1的第二输入端连接第二控制模块的非门模组和非门INV3b的连接节点，与门AND2的第一输入端连接非门INV0的输出端，与门AND2的第二输入端连接第一控制模块的非门模组和非门INV3a的连接节点，非门INV3a的输出端输出信号S1和信号S4，非门INV3b的输出端输出信号S2和信号S3；非门模组包括若干个串联的与门。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种宽输入范围LVDS电路，其特征在于，包括单端放大器和辅助电荷泵模块；所述单端放大器接收差分输入信号INP和INN，输出差分输出信号OUT；所述辅助电荷泵模块向所述单端放大器提供辅助电源；所述单端放大器包括依次连接的偏置电路、输入差分对和输出电路；所述输入差分对接收差分输入信号INP和INN，所述输出电路的输出端输出所述差分输出信号OUT；所述辅助电荷泵模块分别连接所述偏置电路和所述输出电路；

辅助电荷泵模块包括4个PMOS管、充电电容C1、滤波电容C0和外部控制模块；所述外部控制模块包括第一输出、第二输出、第三输出和第四输出；所述外部控制模块的4个输出分别对应产生信号S1、信号S2、信号S3和信号S4，所述信号S1和所述信号S4为相位相反的非交叠信号，所述信号S2和所述信号S3为相位相反的非交叠信号，分别通过所述信号S1、所述信号S2、所述信号S3和所述信号S4的非交叠时钟信号控制产生需要的2*VDD和-VDD的工作电源，工作电源连接偏置电路；

所述单端放大器实现对INP信号和INN信号进行放大，所述辅助电荷泵模块用于产生需要的高压或负压，从而调整所述单端放大器受限工作的输入信号共模范围，提高电路的应用范围。

2.根据权利要求1所述的一种宽输入范围LVDS电路，其特征在于，所述单端放大器为PMOS放大器时，所述PMOS放大器包括PMOS管输入差分对、偏置电路和输出电路；所述偏置电路包括PMOS管PM2a、PMOS管PM2b、PMOS管PM2c和PMOS管PM2d，所述PMOS管PM2b和所述PMOS管PM2a的源极分别连接工作电源VEE，所述PMOS管PM2b的栅极分别连接漏极和所述PMOS管PM2a的栅极，所述PMOS管PM2b的漏极连接所述PMOS管PM2d的源极，所述PMOS管PM2d的栅极分别连接漏极和所述PMOS管PM2c的栅极，所述PMOS管PM2d的漏极接地，所述PMOS管PM2a的漏极连接所述PMOS管PM2c的源极，所述PMOS管PM2c的漏极连接所述PMOS管输入差分对；

所述PMOS管输入差分对包括PMOS管PM1a和PMOS管PM1b；所述PMOS管PM1a和所述PMOS管PM1b的源极分别连接所述PMOS管PM2c的漏极，所述PMOS管PM1a的栅极接收信号INP，所述PMOS管PM1a的漏极连接输出电路，所述PMOS管PM1b的栅极接收信号INN，所述PMOS管PM1b的漏极连接输出电路；

所述输出电路包括PMOS管PM3a、PMOS管PM3b、PMOS管PM3c、PMOS管PM3d、NMOS管NM3a、NMOS管NM3b、NMOS管NM3c和NMOS管NM3d；所述PMOS管PM3b和所述PMOS管PM3a的源极分别连接基准电源VDD，所述PMOS管PM3b的栅极连接所述PMOS管PM3a的栅极，所述PMOS管PM3b的漏极分别连接所述PMOS管PM1a的漏极和所述PMOS管PM3d的源极，所述PMOS管PM3d的栅极连接所述PMOS管PM3c的栅极，所述PMOS管PM3d的漏极分别连接NMOS管NM3b的漏极、NMOS管NM3d的栅极和所述PMOS管NM3c的栅极，所述PMOS管PM3a的漏极分别连接所述PMOS管PM1b的漏极和所述PMOS管PM3c的源极，所述PMOS管PM3c的漏极连接所述NMOS管NM3a的漏极且连接节点作为输出端，所述NMOS管NM3b的栅极连接所述NMOS管NM3a的栅极，所述NMOS管NM3b的源极连接所述NMOS管NM3d的漏极，所述NMOS管NM3d的源极接地，所述NMOS管NM3a的源极连接所述NMOS管NM3c的漏极，所述NMOS管NM3c的源极接地。

3.根据权利要求1所述的一种宽输入范围LVDS电路，其特征在于，所述单端放大器为NMOS放大器时，所述NMOS放大器包括NMOS管输入差分对、偏置电路和输出电路；所述偏置电路包括NMOS管NM2a、NMOS管NM2b、NMOS管NM2c和NMOS管NM2d，所述NMOS管NM2b和所述NMOS管NM2a的源极分别连接负电压电源VSS，所述NMOS管NM2b的栅极分别连接漏极和所述NMOS管NM2a的栅极，所述NMOS管NM2b的漏极连接所述NMOS管NM2d的源极，所述NMOS管NM2d的栅极分别连接漏极和所述NMOS管NM2c的栅极，所述NMOS管NM2d的漏极连接基准电源VDD，所述NMOS管NM2a的漏极连接所述NMOS管NM2c的源极，所述NMOS管NM2c的漏极连接NMOS管输入差分对；

所述NMOS管输入差分对包括NM1a和NM1b；所述NMOS管NM1a和所述NMOS管NM1b的源极分别连接所述NMOS管NM2c的漏极，所述NMOS管NM1a的栅极接收INP信号，所述NMOS管NM1a的漏极连接输出电路，所述NMOS管NM1b的栅极接收INN信号，所述NMOS管NM1b的漏极连接输出电路；

所述输出电路包括PMOS管PM3a、PMOS管PM3b、PMOS管PM3c、PMOS管PM3d、NMOS管NM3a、NMOS管NM3b、NMOS管NM3c和NMOS管NM3d；所述PMOS管PM3d和所述PMOS管PM3c的源极分别连接基准电源VDD，所述PMOS管PM3d的栅极连接所述PMOS管PM3c的栅极和所述PMOS管PM3b的漏极，所述PMOS管PM3b的漏极连接所述NMOS管NM3d的漏极，所述PMOS管PM3b的栅极连接所述PMOS管PM3a的栅极，所述PMOS管PM3c的漏极连接所述PMOS管PM3a的源极，所述PMOS管PM3a的漏极连接所述NMOS管NM3c的漏极且连接节点作为输出端，所述NMOS管NM3d的栅极连接所述NMOS管NM3c的栅极，所述NMOS管NM3d的源极分别连接所述NMOS管NM1a的漏极和所述NMOS管NM3b的漏极，所述NMOS管NM3b的栅极连接所述NMOS管NM3a的栅极，所述NMOS管NM3b的源极接地，所述NMOS管NM3c的源极分别连接所述NMOS管NM1b的漏极和所述NMOS管NM3a的漏极，所述NMOS管NM3a的源极接地。

4.根据权利要求2所述的一种宽输入范围LVDS电路，其特征在于，所述辅助电荷泵模块为PMOS辅助电荷泵时，4个PMOS管分别为PMOS管PM4a、PMOS管PM4b、PMOS管PM4c和PMOS管PM4d；所述PMOS管PM4a和所述PMOS管PM4c的漏极连接基准电源VDD，所述PMOS管PM4a的源极连接所述PMOS管PM4b的漏极，所述PMOS管PM4c的源极连接所述PMOS管PM4d的漏极，所述PMOS管PM4a和所述PMOS管PM4c的源极之间连接所述充电电容C1，所述PMOS管PM4b和所述PMOS管PM4d的源极之间连接所述滤波电容C0，所述PMOS管PM4b的源极连接工作电源VEE，所述PMOS管PM4d的源极接地；所述PMOS管PM4a的栅极连接所述第一输出，所述PMOS管PM4b的栅极连接所述第二输出、所述PMOS管PM4c的栅极连接所述第三输出，所述PMOS管PM4d的栅极连接所述第四输出。

5.根据权利要求3所述的一种宽输入范围LVDS电路，其特征在于，所述辅助电荷泵模块为NMOS辅助电荷泵时，4个PMOS管分别为PMOS管PM4a、PMOS管PM4b、PMOS管PM4c和PMOS管PM4d；所述PMOS管PM4a的源极连接基准电源VDD，所述PMOS管PM4c的漏极连接PM4d的源极，所述PMOS管PM4b的漏极接地；所述PMOS管PM4a和所述PMOS管PM4c的漏极之间连接所述充电电容C1；所述PMOS管PM4c的源极连接负电压电源VSS和所述滤波电容C0的一端，所述滤波电容C0的另一端接地；所述PMOS管PM4c的漏极连接所述PMOS管PM4d的源极，所述PMOS管PM4d的漏极接地；所述PMOS管PM4a的栅极连接所述第一输出，所述PMOS管PM4b的栅极连接所述第二输出、所述PMOS管PM4c的栅极连接所述第三输出，所述PMOS管PM4d的栅极连接所述第四输出。

6.根据权利要求4所述的一种宽输入范围LVDS电路，其特征在于，当S1＝S4＝1，S2＝S3＝0时，所述PMOS管PM4a、所述PMOS管PM4d开启，所述PMOS管PM4b、所述PMOS管PM4c关闭，所述充电电容C1一端通过所述PMOS管PM4a连接到基准电源VDD，另一端通过所述PMOS管PM4d接地，所述充电电容C1充电到VDD；当S1＝S4＝0，S2＝S3＝1时，所述PMOS管PM4b、所述PMOS管PM4c开启，所述PMOS管PM4a、所述PMOS管PM4d关闭，所述充电电容C1一端通过所述PMOS管PM4b连接到工作电源VEE，另外一端通过所述PMOS管PM4c接基准电源VDD，所述充电电容C1充电到2*VDD。

7.根据权利要求5所述的一种宽输入范围LVDS电路，其特征在于，当S1＝S4＝1，S2＝S3＝0时，所述PMOS管PM4b、所述PMOS管PM4c开启，所述PMOS管PM4a、所述PMOS管PM4d关闭，所述充电电容C1一端通过所述PMOS管PM4c连接到负电压电源VSS，另一端通过所述PMOS管PM4b接地，所述充电电容C1充电到-VDD；当S1＝S4＝0，S2＝S3＝1时，所述PMOS管PM4a、所述PMOS管PM4d开启，所述PMOS管PM4b、所述PMOS管PM4c关闭，所述充电电容C1一端通过所述PMOS管PM4a连接到基准电源VDD，另外一端通过所述PMOS管PM4d接地，所述充电电容C1充电到VDD。

8.根据权利要求6所述的一种宽输入范围LVDS电路，其特征在于，所述PMOS放大器的输入信号的共模电压>VDD-Vthp-2*VDS,其中Vthp为PMOS管的阈值电压，VDS为PMOS管漏极和源极之间的电压，所述PMOS辅助电荷泵产生的工作电源VEE＝2*VDD，采用所述POMS放大器和所述PMOS辅助电荷泵的LVDS电路的输入信号的共模电压范围为：0～2*VDD-Vthp-2*VDS。

9.根据权利要求7所述的一种宽输入范围LVDS电路，其特征在于，所述NMOS放大器的输入信号的共模电压<Vthn+2*VDS，其中Vthn为NMOS管的阈值电压，VDS为NMOS管漏极和源极之间的电压，所述NMOS辅助电荷泵产生的负电压电源VSS＝-VDD，采用所述NOMS放大器和所述NMOS辅助电荷泵的LVDS电路的输入信号的共模电压范围为：-1*(VDD-(Vthn+2*VDS))～VDD。

10.根据权利要求6或7所述的一种宽输入范围LVDS电路，其特征在于，所述外部控制模块包括时钟模块、第一控制模块和第二控制模块，时钟模块分别连接第一控制模块和第二控制模块；所述第一控制模块包括依次串联连接的与门AND1、非门模组和非门INV3a，所述第二控制模块包括依次串联连接的非门INV0、与门AND2、非门模组和非门INV3b，所述时钟模块的输出端连接所述与门AND1的第一输入端和所述非门INV0的输入端，所述与门AND1的第二输入端连接所述第二控制模块的所述非门模组和所述非门INV3b的连接节点，所述与门AND2的第一输入端连接所述非门INV0的输出端，所述与门AND2的第二输入端连接所述第一控制模块的所述非门模组和所述非门INV3a的连接节点，所述非门INV3a的输出端输出所述信号S1和所述信号S4，所述非门INV3b的输出端输出所述信号S2和所述信号S3；所述非门模组包括若干个串联的与门。