KR20130028440A - Ｐｌｃ 고속 카운터 및 ｐｌｃ 고속 카운팅 방법 - Google Patents

Abstract

PLC 고속 카운터 및 PLC 고속 카운팅 방법이 개시된다. 본 발명에 따른 PLC 고속 카운터는 엔코더로부터 입력되는 고속의 펄스열을 CMOS 레벨로 변환하는 입력 회로부, 상기 입력 회로부로부터 입력된 신호 중에서 노이즈 입력을 필터링하기 위한 필터부, 상기 필터부로부터 필터링된 입력 신호를 전달받아 계수값을 변화시키는 제어부 및 상기 변화된 계수값을 판독하여 표시하는 표시부를 포함한다. 이에 의하여 샘플링 주기와 일치하는 불규칙한 노이즈가 유입되는 경우 오입력으로 받아들이는 일 없이 안정적으로 계수할 수 있을 뿐만 아니라 MPU의 인터럽트 누적으로 정상적으로 계수하지 못하는 문제점을 해결할 수 있게 된다.

Description

ＰＬＣ 고속 카운터 및 ＰＬＣ 고속 카운팅 방법{PLC HIGH SPEED COUNTER AND PLC HIGH SPEED COUNTING METHOD}

본 발명은 PLC 고속 카운터 및 PLC 고속 카운팅 방법에 관한 것으로, 더욱 상세하게는 필터 시간을 자유롭게 조정가능하도록 하는 입력 필터 구현 방식을 구비한 PLC 고속 카운터 및 PLC 고속 카운팅 방법에 관한 것이다.

PLC(Programmable Logic Controller)의 고속 카운터 모듈은 펄스 발생기, 엔코더 신호와 같이 일반 카운터 명령으로 계수할 수 없는 고속의 펄스열을 계수하기 위한 모듈이다.

도 1은 종래의 PLC 고속 카운터의 구성 및 동작을 설명하기 위한 도면이다. 일반적으로 PLC 고속 카운터의 필터 기능을 사용하기 위해서는 도 1과 같이 PC 혹은 HMI 기기(10)를 이용하여 PLC에 입력 필터 시간을 설정한다.

도 1에서 입력회로(26)는 엔코더(30)로부터 입력되는 고속의 펄스열을 CMOS 레벨로 변환하여 MPU(micro processor unit)(24)으로 전달한다. MPU(24)는 고속 입력회로(26)로부터 입력되는 신호의 상승 또는 하강 에지, 즉 펄스가 발생하면 신호의 지속시간이 기설정된 필터시간보다 큰지 여부를 판단하여 정상적인 입력인지, 노이즈성 입력인지를 판단해 현재 고속 카운터 계수값을 변화시킨다.

PC 또는 HMI(10)는 PLC 고속 카운터 모듈(20)의 현재값 버퍼(22)의 값을 읽어가서 화면에 표시함으로써 사용자에게 현재의 계수값을 알려준다.

한편 도 2 및 도 3은 종래의 기술에서 고속 카운터의 필터 기능 구현 방식 및 그에 따른 문제점을 설명하기 위한 도면이다.

도 2를 참조하면, 도 1의 ① 구간, 즉 입력회로(26)에서 MPU(24)로 입력 신호의 상승 에지(1)가 감지되면, MPU(26)는 필터 시간이 경과할 때까지 내부적으로 샘플링 주기(3)마다 입력값을 읽어서 온(ON) 상태인지를 확인한다.

필터 시간이 경과할 때까지 매번의 샘플링 시간마다 읽은 값이 모두 같은 경우에만 정상적인 입력으로 간주하여, 고속 카운터 현재값을 변화시키는 소프트웨어 입력 필터링을 통해 노이즈성 입력 신호를 제거하는 알고리즘으로 동작한다.

이때 내부 내부 샘플링 주기(3)는 MPU(24)의 연산 부하를 감안해 일반적으로 필터 시간의 수~수십분의 1의 주기를 갖도록 설정된다.

종래 기술은 실입력 신호(5)의 상승 에지가 감지(1)된 후부터 내부적으로 정해진 샘플링 시간(3)마다 입력 신호(5)의 레벨을 확인해 필터 시간(2) 동안 유지되는지를 판단하는 방식이기 때문에, 실입력 신호(5)의 상승 에지가 감지(1)되면 수~수십회의 내부 샘플링(3)마다 인터럽트를 발생하여 입력 포트를 읽어서 신호 레벨을 확인해야 하므로 MPU 인터럽트 부하가 증가한다는 문제점이 있다. 특히 실제 입력 펄스가 고속인 경우 MPU 인터럽트의 누적으로 입력 펄스를 정상적으로 계수하지 못하는 문제점이 있다.

또한 종래 기술에서는 실입력 신호(5)를 내부 샘플링 주기(3)에 한해서 수 차례 확인하는 방식이므로, 도 3과 같이 샘플링 주기(3)와 일치하는 여러 개의 노이즈가 인가되는 경우 노이즈 입력(7)을 정상적인 입력으로 오판독하는 문제점이 생긴다. 한편 이를 개선하기 위해서 내부 샘플링 횟수를 늘린다면 다시 위의 문제점을 유발하게 되므로 이를 해결할 수 있는 방안이 모색되어야 한다.

본 발명은 상기 문제점을 감안하여 안출된 것으로 본 발명의 목적은 샘플링 주기와 일치하는 불규칙한 노이즈가 유입되는 경우 오입력으로 받아들이는 일 없이 안정적으로 계수할 수 있는 PLC 고속 카운터 및 PLC 고속 카운팅 방법을 제공함에 있다.

또한 본 발명의 목적은 MPU의 인터럽트 누적으로 정상적으로 계수하지 못하는 문제점을 해결할 수 있는 PLC 고속 카운터 및 PLC 고속 카운팅 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 PLC 고속 카운터는 엔코더로부터 입력되는 고속의 펄스열을 CMOS 레벨로 변환하는 입력 회로부; 상기 입력 회로부로부터 입력된 신호 중에서 노이즈 입력을 필터링하기 위한 필터부; 상기 필터부로부터 필터링된 입력 신호를 전달받아 계수값을 변화시키는 제어부; 및 상기 변화된 계수값을 판독하여 표시하는 표시부;를 포함한다.

그리고 상기 MPU로부터 변화된 계수값을 저장하는 버퍼부; 를 더 포함할 수 있다.

또한 상기 필터부는 AND 게이트, OR 게이트, NOT 게이트 및 플립 플롭을 구비할 수 있다.

그리고 상기 제어부는 상기 필터부를 거친 실입력의 에지 발생시에만 인터럽트를 발생하여 계수값을 변화시킬 수 있다.

한편 상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 PLC 고속 카운팅 방법은 엔코더로부터 입력되는 고속의 펄스열을 CMOS 레벨로 변환하는 단계; 상기 CMOS 레벨로 변환된 입력 신호 중에서 노이즈 입력을 필터링하는 단계; 상기 필터링된 입력 신호를 전달받아 계수값을 변화시키는 단계; 및 상기 변화된 계수값을 판독하여 표시하는 단계;를 포함한다.

그리고 상기 전달받은 입력 신호를 기초로 변화된 계수값을 저장하는 단계;를 더 포함할 수 있다.

또한 상기 필터링하는 단계는, AND 게이트, OR 게이트, NOT 게이트 및 플립 플롭을 이용하여 입력 신호 중 노이즈 입력을 필터링할 수 있다.

그리고 상기 계수값을 변화시키는 단계는, 상기 필터링 단계를 거친 실입력의 에지 발생시에만 인터럽트를 발생하여 계수값을 변화시킬 수 있다.

상기 본 발명의 구성에 따른 PLC 고속 카운터 및 PLC 고속 카운팅 방법에 의하면 샘플링 주기와 일치하는 불규칙한 노이즈가 유입되는 경우 오입력으로 받아들이는 일 없이 안정적으로 계수할 수 있을 뿐만 아니라 MPU의 인터럽트 누적으로 정상적으로 계수하지 못하는 문제점을 해결할 수 있게 된다.

도 1은 종래의 PLC 고속 카운터의 구성 및 동작을 설명하기 위한 도면,
도 2 및 도 3은 종래의 기술에서 고속 카운터의 필터 기능 구현 방식 및 그에 따른 문제점을 설명하기 위한 도면,
도 4는 본 발명의 일 실시예에 따른 PLC 고속 카운터의 구성을 나타내는 도면,
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 PLC 고속 카운터의 동작을 설명하기 위한 도면,
도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 PLC 고속 카운터의 동작을 설명하기 위한 도면, 그리고,
도 7은 본 발명의 일 실시예에 따른 PLC 고속 카운팅 방법의 단계를 나타내는 흐름도이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

또한, 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

도 4는 본 발명의 일 실시예에 따른 PLC 고속 카운터의 구성을 나타내는 도면이다. 본 발명의 일 실시예에 따른 PLC 고속 카운터(100)는 제어부(110)와 입력 회로부(130) 사이에 필터부(120)를 더 구비한다.

입력 회로부(130)는 엔코더로부터 입력되는 고속의 펄스열을 CMOS 레벨로 변환하는 기능을 갖는다. 이때 엔코더에서 만들어진 고속의 펄스열을 극성 별로 분류하는 다이오드와 다이오드를 거쳐서 분류된 입력 신호를 분리하여 출력하기 위한 포토커플러를 구비할 수 있다.

제어부(110)는 입력 신호를 전달받아 계수값을 변화시키는 기능을 갖는다. 다만 본 발명의 일 실시예에 따른 PLC 고속 카운터에서의 제어부(110)에 입력되는 입력 신호는 필터부(120)에서 노이즈 신호가 필터링된 신호이다.

필터부(120)는 입력회로부(130)에서 입력된 신호 중에서 노이즈 입력을 필터링하는 기능을 갖는다. 도 4에 도시된 바와 같이 필터부(120)는 AND 게이트, OR 게이트, NOT 게이트, D 플립 플롭을 구비할 수 있다.

종래 기술에서는 입력 신호의 상승 에지 발생 시 매번의 타이머 인터럽트가 발생하면 입력 포트의 값을 반복적으로 읽게 되어 있지만, 도 4에서와 같이 간단하게 추가된 논리회로가 추가됨으로써 실입력의 에지 발생시에만 인터럽트를 발생시켜 출력포트를 조작하여 논리회로의 조합을 거치게 함으로써 더욱 안정적이고 정확한 카운터의 기능을 도모할 수 있게 된다.

필터부(120)의 구성을 각각의 연산자의 출력 신호와 함께 설명하기로 한다. 신호 ①은 실제 입력 신호이며 본 발명의 일 실시예에 따른 PLC 고속 카운터는 이 신호를 입력 포트에 연결하지 않고 별도의 인터럽트 입력 포트에 연결한다.

신호 ②는 제어부(110)의 타이머 출력 신호로서 상기 신호 ①의 상승/하강 에지시마다 발생하는 인터럽트에 의하여 동작하는데 실제 입력 신호인 신호 ①의 상승 또는 하강 에지가 발생한 경우, 만약 현재 신호 ②의 출력 상태가 로우(low)이면 하이(high)로 출력한 후 필터 시간 경과 후 로우(low)로 변경하도록 내부 타이머를 기동한다. 만약 현재 신호 ②의 출력 상태가 하이인 경우에는 출력 값을 변경하지 않고 유지한 상태에서 내부 타이머의 현재 값을 0으로 초기화해서 다시 필터 시간 동안 하이 출력이 유지되도록 한다.

신호 ③,④,⑤는 신호 ①과 신호 ④의 신호에 의해 로직 회로의 논리대로 변화된다. 그리고 최종 신호 ⑥이 제어부(110)의 HSC 입력 포트로 연결된다.

이때 HSC 입력 포트로 입력되는 신호 ⑥은 이미 필터링이 완료된 신호이므로 제어부(110)는 어떠한 조작도 하지 않고 이를 그대로 계수할 수 있게 된다.

여기서 필터부(120)에 포함된 논리 회로 연산자들은 일반적인 회로 연산의 기능을 그대로 수행하므로 이에 대한 별도의 설명을 생략한다.

도 5a 내지 도 5c, 그리고 도 6a 내지 도 6c는 본 발명의 일 실시예에 따른 PLC 고속 카운터의 동작을 설명하기 위한 도면이다.

먼저 도 5a 내지 도 5c는 입력 신호가 온(ON)되는 경우의 동작 타이밍을 나타내는 도면이다.

도 5a에 도시된 바와 같이, 오프(OFF) 상태에서 실제 입력이 온(ON)되어 입력 신호의 상승 에지가 발생하면 신호 ①은 제어부(110)의 입력 신호가 아닌 별도의 입력 포트로 인가된다. 이때 제어부(110)는 인터럽트를 발생시켜 현재 신호 ②의 출력값이 로우(low)이므로 하이(high)로 변경한 후 필터시간이 경과하면 출력 포트를 로우로 변경하도록 내부 타이머를 기동한다.

이와 같은 동작에 따라 신호 ③,④,⑤는 도 5a와 같이 변화한다. 즉, AND 게이트, OR 게이트, NOT 게이트를 거쳐 변화하는 신호가 도 5a에 도시되어 있다. 이때 D 플립 플롭(flip-flop)의 출력인 신호 ⑥은 CK 입력의 상승 에지가 발생하기 전에는 이전 상태인 로우 상태를 유지하다가 신호 ⑤의 상승 에지가 발생하는 순간 신호 ④이 값인 하이 값으로 변경된다.

이후 제어부(110)의 HSC 입력으로 인가되는 신호는 설정된 필터 시간만큼 지연이 발생하여 제어부(110)로 인가되므로 정확한 필터 동작이 가능하게 된다.

도 5b는 노이즈 신호가 한 개 유입되는 경우의 타이밍도이고, 도 5c는 노이즈 신호가 여러 개 유입되는 경우의 타이밍도이다. 이 경우에 있어서도 입력 신호의 상승/하강 에지에서 필터링 출력 유지용 내부 타이머의 값을 0으로 리셋시켜주는 간단한 동작이 이루어지기 때문에, 종래 기술에서 발생했던 오입력 검출의 문제점을 제거한 정확한 필터 동작이 가능하다.

도 6a 내지 도 6c는 입력 신호 오프(OFF) 시의 동작 타이밍도를 나타내는 도면이다. 이들 타이밍도는 도 5a 내지 도 5c와 반대로 실제 입력이 오프되는 경우에 각 신호의 동작을 나타내며 이는 도 5a 내지 도 5c와 크게 다르지 않다. 즉 신호 ②는 인터럽트가 발생하는 시점에 출력되어 필터 설정 시간동안 지속된다. 나머지 신호 ③,④,⑤는 필터부(120)의 구성요소들인 AND 게이트, OR 게이트, NOT 게이트 그리고 D 플립 플롭을 거치면서 각각 도 6a 내지 도 6c에 도시된 바와 같은 신호를 출력하게 된다.

도 5a 내지 도 5c, 그리고 도 6a 내지 도 6c와 같은 방식으로 동작하는 본 발명의 일 실시예에 따른 PLC 고속 카운터에 의하면, 종래 기술에서 최초 외부 입력시 상승 에지를 감지하여 내부 샘플링 시간마다 매번 입력값을 확인하는 필터 방식에서 발생했던 제어부(MPU)의 인터럽트 부담과 샘플링 시간과 동기화되는 다수의 노이즈 신호가 유입되는 경우 입력 필터의 오입력이 발생하는 문제점을 모두 해결할 수 있게 된다.

또한 종래 기술에서는 각 최초 외부 입력의 상승 에지를 감지한 후 내부 샘플링 시간마다 입력을 확인해야 하기 때문에 제어부(MPU)의 타이머 인터럽트 부담의 증가로 고속 입력 펄스열의 계수 처리에 문제가 발생하지만, 도 5a 내지 도 5c, 그리고 도 6a 내지 도 6c와 같은 방식으로 동작하는 본 발명의 일 실시예에 따른 PLC 고속 카운터에 의하면, 타이머 인터럽트의 발생 횟수가 종래 기술에 비해 매우 작아지므로 제어부(MPU) 부담이 낮아져 종래 기술보다 고속 입력 펄스열 계수가 용이하다는 장점을 가진다.

그리고 종래 기술에서는 내부 샘플링 시간과 중첩되는 다수의 노이즈가 인가되는 경우 유효 입력이 아닌 노이즈를 필터링하지 못하고 입력으로 오인식하는 문제점이 발생하지만, 도 5a 내지 도 5c, 그리고 도 6a 내지 도 6c와 같이 동작하는 본 발명의 일 실시예에 따른 PLC 고속 카운터에 의하면, 실입력 신호의 상승/하강 에지 발생시 간단한 조작을 통해서 종래 기술의 문제점을 완전히 해결할 수 있는 장점을 가진다.

마지막으로 종래 기술에서는 내부 샘플링 인터럽트의 부담으로 필터 시간의 자유로운 설정이 제한되고 매우 짧거나 매우 긴 필터시간을 설정하는 경우 필터기능의 동작 정밀도가 변동하는 문제점이 있지만, 도 5a 내지 도 5c, 그리고 도 6a 내지 도 6c와 같이 동작하는 본 발명의 일 실시예에 따른 PLC 고속 카운터에 의하면, 어떠한 필터 시간을 설정하더라도 동일한 동작을 수행해 정확한 필터 기능을 수행할 수 있는 장점을 가진다.

도 7은 본 발명의 일 실시예에 따른 PLC 고속 카운팅 방법의 단계를 나타내는 흐름도이다.

엔코더로부터 입력되는 고속의 펄스열을 CMOS 레벨로 변환한다(S200). 이는 도 4에 도시된 입력회로부(130)가 그 동작을 담당한다.

이후 입력된 신호 중에서 노이즈 입력을 판단하여 이를 필터링한다(S210). 도 4의 필터부(120)가 이 기능을 담당하며, 그 동작과 관련해서는 도 5a 내지 도 5c, 그리고 도 6a 내지 도 6c를 참조하여 이미 상술한 바 있으므로 여기서는 생략하기로 한다.

필터링된 입력신호를 전달받아 계수값을 변화시키는 단계를 거친다(S230). 마지막으로 변화된 계수값을 판독한 후 표시한다(S230).

상기한 바에서, 다양한 실시예에서 설명한 각 구성요소 및/또는 기능은 서로 복합적으로 결합하여 구현될 수 있으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100.................................PLC 고속 카운터
110.................................제어부
120.................................필터부
130.................................입력회로부

Claims (8)

1. 엔코더로부터 입력되는 고속의 펄스열을 CMOS 레벨로 변환하는 입력 회로부;
   상기 입력 회로부로부터 입력된 신호 중에서 노이즈 입력을 필터링하기 위한 필터부;
   상기 필터부로부터 필터링된 입력 신호를 전달받아 카운터의 계수값을 변화시키는 제어부; 및
   상기 변화된 계수값을 판독하여 표시하는 표시부;를 포함하는 PLC 고속 카운터.
2. 제 1항에 있어서,
   상기 제어부로부터 변화된 계수값을 저장하는 버퍼부; 를 더 포함하는 것을 특징으로 하는 PLC 고속 카운터.
3. 제 1항에 있어서,
   상기 필터부는 AND 게이트, OR 게이트, NOT 게이트 및 플립 플롭을 구비하는 것을 특징으로 하는 PLC 고속 카운터.
4. 제 1항에 있어서,
   상기 제어부는 상기 필터부를 거친 실입력의 에지 발생시에만 인터럽트를 발생하여 계수값을 변화시키는 것을 특징으로 하는 PLC 고속 카운터.
5. 엔코더로부터 입력되는 고속의 펄스열을 CMOS 레벨로 변환하는 단계;
   상기 CMOS 레벨로 변환된 입력 신호 중에서 노이즈 입력을 필터링하는 단계;
   상기 필터링된 입력 신호를 전달받아 카운터의 계수값을 변화시키는 단계; 및
   상기 변화된 계수값을 판독하여 표시하는 단계;를 포함하는 PLC 고속 카운팅 방법.
6. 제 5항에 있어서,
   상기 전달받은 입력 신호를 기초로 변화된 계수값을 저장하는 단계;를 더 포함하는 것을 특징으로 하는 PLC 고속 카운팅 방법.
7. 제 5항에 있어서,
   상기 필터링하는 단계는,
   AND 게이트, OR 게이트, NOT 게이트 및 플립 플롭을 이용하여 입력 신호 중 노이즈 입력을 필터링하는 것을 특징으로 하는 PLC 고속 카운팅 방법.
8. 제 5항에 있어서,
   상기 계수값을 변화시키는 단계는,
   상기 필터링 단계를 거친 실입력의 에지 발생시에만 인터럽트를 발생하여 계수값을 변화시키는 것을 특징으로 하는 PLC 고속 카운팅 방법.
   

Images