JP6337730B2 - メモリ装置 - Google Patents
メモリ装置 Download PDFInfo
- Publication number
- JP6337730B2 JP6337730B2 JP2014204930A JP2014204930A JP6337730B2 JP 6337730 B2 JP6337730 B2 JP 6337730B2 JP 2014204930 A JP2014204930 A JP 2014204930A JP 2014204930 A JP2014204930 A JP 2014204930A JP 6337730 B2 JP6337730 B2 JP 6337730B2
- Authority
- JP
- Japan
- Prior art keywords
- read
- signal
- permission signal
- output
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005259 measurement Methods 0.000 claims description 78
- 238000000034 method Methods 0.000 description 47
- 230000008569 process Effects 0.000 description 47
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 31
- 238000003860 storage Methods 0.000 description 18
- 238000012545 processing Methods 0.000 description 14
- 230000000630 rising effect Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000725 suspension Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Images
Landscapes
- Information Transfer Systems (AREA)
- Communication Control (AREA)
Description
書込許可信号が与えられている間、クロック信号に従って、データの書き込みを行うとともに、読出許可信号が与えられている間、書込データを、クロック信号に従って、書き込み順序通りに読み出して出力する、先入れ先出し型のメモリ(20)と、
メモリに与えられる書込許可信号の時間長さを、クロック信号に基づいて計測する計測手段(32)と、
読み出し開始が指示されると、計測手段によって計測された書込許可信号の時間長さに相当する時間長さの読出許可信号をメモリに出力する読出許可信号出力手段(34)と、を備えることを特徴とする。
20 FIFOメモリ
30 読出調整回路
32 書込時間計測ブロック
34 読出許可信号生成ブロック
36 読出開始信号生成部
38 選択回路
40 読出許可信号生成部
Claims (9)
- 書込許可信号が与えられている間、クロック信号に従って、データの書き込みを行うとともに、読出許可信号が与えられている間、書込データを、前記クロック信号に従って、書き込み順序通りに読み出して出力する、先入れ先出し型のメモリ(20)と、
前記メモリに与えられる書込許可信号の時間長さを、前記クロック信号に基づいて計測する計測手段(32)と、
読み出し開始が指示されると、前記計測手段によって計測された書込許可信号の時間長さに相当する時間長さの前記読出許可信号を前記メモリに出力する読出許可信号出力手段(34)と、を備えることを特徴とするメモリ装置。 - 前記計測手段は、前記書込許可信号の時間長さの計測が完了すると、計測が完了したことを示す計測時間有効信号を前記読出許可信号出力手段に出力することを特徴とする請求項1に記載のメモリ装置。
- 前記書込許可信号が与えられ始めた時点から、所定の時間が経過したときに、前記読出許可信号出力手段へ読み出し開始を指示する指示信号を出力する指示信号出力手段(36)を備えることを特徴とする請求項1又は2に記載のメモリ装置。
- 前記指示信号出力手段が、前記指示信号を出力するまでの前記所定の時間は、利用者によって設定可能であることを特徴とする請求項3に記載のメモリ装置。
- 前記指示信号出力手段が出力する指示信号と、外部から与えられる指示信号との一方を選択して、前記読出許可信号出力手段に出力する選択手段(38)を備えることを特徴とする請求項3又は4に記載のメモリ装置。
- 前記読出許可信号出力手段は、前記メモリから前記書込データが読み出されて出力されている間、前記メモリから前記書込データが出力されていることを示すデータ有効信号を出力することを特徴とする請求項1乃至5のいずれか1項に記載のメモリ装置。
- 前記読出許可信号出力手段は、外部からの読出停止指令を受け付けることが可能なものであり、前記読出停止指令を受領している間、前記読出許可信号の出力を停止し、前記読出停止指令の受領が終了すると、まだ出力していない時間長さ分の前記読出許可信号の出力を再開することを特徴とする請求項1乃至6のいずれか1項に記載のメモリ装置。
- 前記読出許可信号出力手段は、外部からの読出停止指令を受け付けることが可能なものであり、前記読出停止指令を受領している間、前記読出許可信号の出力を停止し、前記読出停止指令の受領が終了すると、まだ出力していない時間長さ分の前記読出許可信号の出力を再開するものであり、前記読出停止指令を受領している間、前記データ有効信号の出力を停止することを特徴とする請求項6に記載のメモリ装置。
- 前記読出許可信号出力手段は、前記計測手段によって計測された書き込み許可信号の時間長さに相当する時間長さの前記読み出し許可信号の出力を終了して、前記メモリからすべての前記書込データが読み出されて出力されるときに、読出完了信号を出力することを特徴とする請求項1乃至8のいずれか1項に記載のメモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204930A JP6337730B2 (ja) | 2014-10-03 | 2014-10-03 | メモリ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204930A JP6337730B2 (ja) | 2014-10-03 | 2014-10-03 | メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016076027A JP2016076027A (ja) | 2016-05-12 |
JP6337730B2 true JP6337730B2 (ja) | 2018-06-06 |
Family
ID=55949921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014204930A Active JP6337730B2 (ja) | 2014-10-03 | 2014-10-03 | メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6337730B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312143A (ja) * | 1998-04-28 | 1999-11-09 | Clarion Co Ltd | 情報処理装置及び方法、カーオーディオシステム及びその制御方法並びに情報処理用プログラムを記録した記録媒体 |
JP4569163B2 (ja) * | 2004-05-07 | 2010-10-27 | 富士ゼロックス株式会社 | データ入出力装置およびデータ入出力方法 |
-
2014
- 2014-10-03 JP JP2014204930A patent/JP6337730B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016076027A (ja) | 2016-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8356203B2 (en) | Asynchronous interface circuit and data transfer method | |
US8041856B2 (en) | Skip based control logic for first in first out buffer | |
JP4869369B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
CN105022706B (zh) | 控制器电路,数据接口块和用于传输数据的方法 | |
JP6337730B2 (ja) | メモリ装置 | |
US8065449B2 (en) | DMA device having plural buffers storing transfer request information and DMA transfer method | |
JP2008083911A (ja) | Dma転送制御装置および半導体集積回路装置 | |
JP4757582B2 (ja) | データ転送動作終了検知回路及びこれを備える半導体記憶装置 | |
JP5982845B2 (ja) | トレース制御装置及びトレース制御方法 | |
EP2735927A2 (en) | Data processing apparatus and method in PLC system | |
JP4745904B2 (ja) | 電子装置 | |
JP2017004430A5 (ja) | ||
JP5404294B2 (ja) | データ演算装置の制御回路及びデータ演算装置 | |
JP2005321933A (ja) | データ入出力装置およびデータ入出力方法 | |
JP2011022781A (ja) | データ転送装置、データ転送方法及びデータ転送プログラム | |
JP2005346637A (ja) | 先入れ先出しメモリ及びそれを用いた記憶媒体制御装置 | |
TWI714930B (zh) | 控制系統、控制方法及其非暫態電腦可讀取媒體 | |
US20180018131A1 (en) | Memory controller for performing write transaction | |
JP6529092B2 (ja) | マルチインターバルタイマ装置、その制御方法および制御プログラム | |
TWI771644B (zh) | 記憶裝置及其控制方法 | |
JP2009282591A (ja) | データ転送装置及びデータ転送方法 | |
JP5126010B2 (ja) | メモリアクセス制御回路及び画像処理装置 | |
JP2007241936A (ja) | データ転送回路 | |
JP5350049B2 (ja) | インターフェース回路 | |
JPS6048076B2 (ja) | 装置間インタフェ−ス方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180306 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180423 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6337730 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |