KR20130027991A - Ito for transparent electrode and method for the same - Google Patents

Ito for transparent electrode and method for the same Download PDF

Info

Publication number
KR20130027991A
KR20130027991A KR1020120072319A KR20120072319A KR20130027991A KR 20130027991 A KR20130027991 A KR 20130027991A KR 1020120072319 A KR1020120072319 A KR 1020120072319A KR 20120072319 A KR20120072319 A KR 20120072319A KR 20130027991 A KR20130027991 A KR 20130027991A
Authority
KR
South Korea
Prior art keywords
region
layer
ito
sputtering
transparent electrode
Prior art date
Application number
KR1020120072319A
Other languages
Korean (ko)
Inventor
강지훈
이충민
양영은
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Publication of KR20130027991A publication Critical patent/KR20130027991A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

PURPOSE: An ITO for a transparent electrode and a method for manufacturing the same are provided to secure excellent surface roughness by reducing plasma damage on a GaN epi layer. CONSTITUTION: An ITO(Indium Tin Oxide) layer(130) is formed on an epi layer(120). The ITO layer includes a first area(132), a second area(134), and an interface(136). The interface separates the first area from the second area. The first area touches the epi layer. The second area is formed on the first area.

Description

투명 전극용 ＩＴＯ층, 이를 포함하는 발광 다이오드 및 그 제조 방법{ITO FOR TRANSPARENT ELECTRODE AND METHOD FOR THE SAME}ITO layer for transparent electrodes, a light emitting diode comprising the same, and a method of manufacturing the same {ITO FOR TRANSPARENT ELECTRODE AND METHOD FOR THE SAME}

본 발명은 투명 전극용 ITO층, 이를 포함하는 발광 다이오드 및 그 제조 방법에 관한 것이다.
The present invention relates to an ITO layer for a transparent electrode, a light emitting diode comprising the same, and a manufacturing method thereof.

일반적으로 투명 전극은 플라스마 디스플레이 패널(PDP), 액정 디스플레이(LCD) 소자, 발광 다이오드 소자(LED), 유기 전자 발광 소자(OLEL), 터치 패널 또는 태양 전지 등에 사용된다.In general, the transparent electrode is used in a plasma display panel (PDP), a liquid crystal display (LCD) device, a light emitting diode device (LED), an organic electroluminescent device (OLEL), a touch panel or a solar cell.

이러한 투명 전극은 높은 도전성과 가시영역에서 높은 투과율을 가지기 때문에 태양전지, 액정표시소자, 플라즈마 디스플레이 패널, 그 이외의 각종 수광소자와 발광소자의 전극으로 이용되는 것 이외에 자동차 창유리나 건축물의 창유리 등에 쓰이는 대전 방지막, 전자파 차폐막 등의 투명전자파 차폐체 및 열선 반사막, 냉동쇼케이스 등의 투명 발열체로 사용되고 있다.Since the transparent electrode has high conductivity and high transmittance in the visible region, the transparent electrode is not only used as an electrode of solar cells, liquid crystal display devices, plasma display panels, other light receiving devices and light emitting devices, but also used in automobile window glass or building window glass. Transparent electromagnetic wave shields, such as an antistatic film and an electromagnetic wave shielding film, and transparent heating elements, such as a heat ray reflecting film and a freezing showcase, are used.

이러한 투명 전극은 여러 재료 중 ITO(Indium Tin Oxide)을 많이 이용하고 있다. 상기 투명전극으로 이용되는 ITO는 비저항값이 상대적으로 낮고 비교적 저온에서 증착이 가능하며 가시광선의 투과도가 높다는 것과 습식 에칭이 용이하다는 장점을 가지고 있다.The transparent electrode uses indium tin oxide (ITO) a lot of materials. The ITO used as the transparent electrode has advantages of relatively low resistivity, deposition at a relatively low temperature, high transmittance of visible light, and easy wet etching.

이러한 ITO층을 반도체층, 예컨대, GaN 에피(Epi)층 상에 증착하는 방법으로는 전자 빔 증발법(E-Beam Evaporation), 스퍼터링법(Sputtering) 혹은 이온 빔 스퍼터링법(Ion Beam Sputtering) 등과 같은 물리적 증착법(Physical Vapor Deposition)과 솔겔법(Sol-gel) 또는 스프레이법(Spray) 등과 같은 화학적 증착법(Chemical Vapor Deposition)이 이용되어 왔다.A method of depositing such an ITO layer on a semiconductor layer, for example, a GaN epi layer, may include electron beam evaporation, sputtering or ion beam sputtering. Chemical vapor deposition, such as physical vapor deposition (Sol-gel) or spray (Spray) has been used.

이때, 상기 전자빔 증발법을 이용한 ITO층의 증착방식은 증착 속도가 높다는 장점이 있으나, 증착된 ITO층의 표면 거칠기가 만족스럽지 못하며, 4인치 혹은 6인치 이상의 대구경의 기판 상에 증착 시, 균일도 재현에 어려움이 있다는 문제점이 있다.At this time, the deposition method of the ITO layer using the electron beam evaporation method has an advantage that the deposition rate is high, but the surface roughness of the deposited ITO layer is not satisfactory, and uniformity is reproduced when deposited on a large diameter substrate of 4 inches or more than 6 inches There is a problem that there is difficulty.

또한, 상기 이온 빔 스퍼터링법을 이용한 ITO층의 증착방식은 증착 속도가 아주 낮을 뿐만 아니라 증착된 ITO층의 표면 거칠기가 만족스럽지 못한 문제점이 있다.In addition, the deposition method of the ITO layer using the ion beam sputtering method has a problem that not only the deposition rate is very low but also the surface roughness of the deposited ITO layer is not satisfactory.

또한, 상기 스퍼터링법, 특히, DC 스퍼터링법을 이용한 ITO층의 증착방식은 증착 속도는 높은 반면, 상기 ITO층의 하부 층, 예컨대, 상기 GaN 에피층에 플라즈마 손상을 야기하여 상기 GaN 에피층의 품질을 저하시키는 문제점이 있다.In addition, while the deposition method of the ITO layer using the sputtering method, in particular, the DC sputtering method has a high deposition rate, the quality of the GaN epilayer is improved by causing plasma damage to the lower layer of the ITO layer, for example, the GaN epilayer. There is a problem of deterioration.

그러므로 종래에는 우수한 표면 거칠기를 가지며 하부의 GaN 에피층의 품질에 손상을 입히지 않으면서 증착 속도가 빠른 ITO층 증착 방법이 제공되지 않고 있는 실정이다.
Therefore, there is no conventional method for providing an ITO layer deposition method having excellent surface roughness and fast deposition rate without damaging the quality of the underlying GaN epilayer.

본 발명의 목적은 GaN 에피 상에 플라즈마 손상을 최소화하면서 증착 속도가 우수하고 표면 거칠기가 우수한 투명 전극용 ITO층을 제공하는 것이다.It is an object of the present invention to provide an ITO layer for a transparent electrode having excellent deposition rate and excellent surface roughness while minimizing plasma damage on GaN epi.

본 발명의 다른 목적은 GaN 에피 상에 플라즈마 손상을 최소화하면서 증착 속도가 우수하고 표면 거칠기가 우수한 투명 전극용 ITO층을 포함하는 발광 다이오드를 제공하는 것이다.It is another object of the present invention to provide a light emitting diode comprising an ITO layer for transparent electrodes having excellent deposition rate and excellent surface roughness while minimizing plasma damage on GaN epi.

본 발명의 또 다른 목적은 GaN 에피 상에 플라즈마 손상을 최소화하면서 증착 속도가 우수하고 표면 거칠기가 우수한 투명 전극용 ITO 제조 방법을 제공하는 것이다.
It is still another object of the present invention to provide a method for producing ITO for transparent electrodes having excellent deposition rate and excellent surface roughness while minimizing plasma damage on GaN epi.

상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 에피층 상에 위치하는 ITO층을 포함하며, 상기 ITO층은 제1 영역, 제2 영역 및 적어도 일부분에 상기 제1 영역과 제2 영역을 구분하는 계면을 포함하고, 상기 제1 영역은 상기 에피층과 접촉하고, 상기 제2 영역은 상기 제1 영역 상에 구비된 투명 전극용 ITO이 제공된다.In order to achieve the above object, according to an aspect of the present invention, an ITO layer comprising an epi layer, wherein the ITO layer is a first region, a second region and at least a portion of the first region and the second region The first region is in contact with the epi layer, the second region is provided with ITO for transparent electrodes provided on the first region.

상기 제1 영역은 RF 스퍼터링에 의해 형성되고, 상기 제2 영역은 DC-RF 스퍼터링에 의해 형성될 수 있다.The first region may be formed by RF sputtering, and the second region may be formed by DC-RF sputtering.

상기 에피층은 질화물 반도체층을 포함할 수 있다.The epi layer may include a nitride semiconductor layer.

상기 제1 영역은 상기 에피층과 오믹 접촉을 이루고 있을 수 있다.The first region may be in ohmic contact with the epi layer.

상기 제1 영역과 제2 영역을 동일한 조성으로 이루어져 있되, 그 결정립의 크기는 서로 다른 영역들일 수 있다.The first region and the second region may have the same composition, but the grain size may be different from each other.

본 발명의 다른 측면에 따르면, 에피층; 및 상기 에피층 상에 위치하는 ITO층을 포함하며, 상기 에피층은 적어도 일정 파장의 광을 발광하는 활성층을 포함하며, 상기 ITO층은 제1 영역, 제2 영역 및 적어도 일부분에 상기 제1 영역과 제2 영역을 구분하는 계면을 포함하고, 상기 제1 영역은 상기 에피층과 접촉하고, 상기 제2 영역은 상기 제1 영역 상에 구비된 발광 다이오드이 제공된다.According to another aspect of the invention, the epi layer; And an ITO layer located on the epi layer, wherein the epi layer includes an active layer emitting light of at least a predetermined wavelength, wherein the ITO layer includes a first region, a second region, and at least a portion of the first region. And an interface separating a second region from the first region, wherein the first region is in contact with the epitaxial layer, and the second region is provided with a light emitting diode provided on the first region.

상기 제1 영역은 RF 스퍼터링에 의해 형성되고, 상기 제2 영역은 DC-RF 스퍼터링에 의해 형성될 수 있다.The first region may be formed by RF sputtering, and the second region may be formed by DC-RF sputtering.

상기 제1 영역과 제2 영역을 동일한 조성으로 이루어져 있되, 그 결정립의 크기는 서로 다른 영역들일 수 있다.The first region and the second region may have the same composition, but the grain size may be different from each other.

본 발명의 또 다른 측면에 따르면, 에피층이 구비된 기판을 준비하는 단계; 상기 기판을 전처리하는 단계; 및 RF 스퍼터링과 RF-DC 스퍼터링을 순차적으로 진행하여 상기 에피층 상에 제1 영역, 제2 영역 및 적어도 일부분에 상기 제1 영역과 제2 영역을 구분하는 계면을 포함하는 ITO층을 형성하는 단계를 포함하는 투명 전극용 ITO 제조 방법이 제공된다.According to another aspect of the invention, preparing a substrate having an epi layer; Pretreating the substrate; And sequentially performing RF sputtering and RF-DC sputtering to form an ITO layer on the epi layer, the ITO layer including an interface separating the first region and the second region on at least a portion thereof. Provided is a method for producing ITO for transparent electrodes, including.

상기 전처리는 상기 기판을 50 내지 200도의 온도로 30초 내지 5분 동안 처리하는 것일 수 있다.The pretreatment may be to process the substrate for 30 seconds to 5 minutes at a temperature of 50 to 200 degrees.

상기 RF 스퍼터링은 RF 파워를 75 내지 200W로 공급하여 실시하고, 상기 RF-DC 스퍼터링은 RF 파워를 100 내지 200W로 공급하고, DC 파워를 300 내지 500W로 공급하여 실시할 수 있다.The RF sputtering may be performed by supplying RF power at 75 to 200W, and the RF-DC sputtering may be performed by supplying RF power at 100 to 200W and supplying DC power at 300 to 500W.

상기 제1 영역은 0.5 내지 1.5Å/S으로 성장되고, 상기 제2 영역은 5 내지 15Å/S으로 성장될 수 있다.
The first region may be grown at 0.5 to 1.5 mA / S, and the second region may be grown to 5 to 15 mA / S.

본 발명에 의하면, GaN 에피 상에 플라즈마 손상을 최소화하면서 증착 속도가 우수하고 표면 거칠기가 우수한 투명 전극용 ITO을 제공하는 효과가 있다.According to the present invention, there is an effect of providing ITO for transparent electrodes having excellent deposition rate and excellent surface roughness while minimizing plasma damage on GaN epi.

또한, 본 발명에 의하면, GaN 에피 상에 플라즈마 손상을 최소화하면서 증착 속도가 우수하고 표면 거칠기가 우수한 투명 전극용 ITO층을 포함하는 발광 다이오드를 제공하는 효과가 있다.In addition, according to the present invention, there is an effect of providing a light emitting diode including an ITO layer for a transparent electrode having excellent deposition rate and excellent surface roughness while minimizing plasma damage on the GaN epi.

또한, 본 발명에 의하면, GaN 에피 상에 플라즈마 손상을 최소화하면서 증착 속도가 우수하고 표면 거칠기가 우수한 투명 전극용 ITO 제조 방법을 제공하는 효과가 있다.
In addition, according to the present invention, there is an effect of providing an ITO manufacturing method for a transparent electrode excellent in the deposition rate and excellent surface roughness while minimizing plasma damage on the GaN epi.

도 1은 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 보여주는 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 형성하는 방법을 보여주는 흐름도이다.
도 3은 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 형성하는 장치를 보여주는 개념도이다.
도 4는 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 형성하는 방법에 의해 실제 형성된 투명 전극용 ITO층과 종래의 전자 빔 증발법으로 형성된 투명 전극용 ITO층을 보여주는 사진들이다.
도 5는 본 발명의 일 실시 예에 따른 투명 전극용 ITO을 포함하는 발광 다이오드를 보여주는 단면도이다.1 is a cross-sectional view showing an ITO layer for a transparent electrode according to an embodiment of the present invention.
2 is a flowchart illustrating a method of forming an ITO layer for a transparent electrode according to an exemplary embodiment.
3 is a conceptual diagram illustrating an apparatus for forming an ITO layer for a transparent electrode according to an embodiment of the present invention.
Figure 4 is a picture showing a transparent electrode ITO layer actually formed by a method for forming a transparent electrode ITO layer according to an embodiment of the present invention and a transparent electrode ITO layer formed by a conventional electron beam evaporation method.
5 is a cross-sectional view showing a light emitting diode including the transparent electrode ITO according to an embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 보여주는 단면도이다.1 is a cross-sectional view showing an ITO layer for a transparent electrode according to an embodiment of the present invention.

도 2는 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 형성하는 방법을 보여주는 흐름도이다.2 is a flowchart illustrating a method of forming an ITO layer for a transparent electrode according to an exemplary embodiment.

도 3은 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 형성하는 장치를 보여주는 개념도이다.3 is a conceptual diagram illustrating an apparatus for forming an ITO layer for a transparent electrode according to an embodiment of the present invention.

도 4는 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 형성하는 방법에 의해 실제 형성된 투명 전극용 ITO층과 종래의 전자 빔 증발법으로 형성된 투명 전극용 ITO층을 보여주는 사진들이다.Figure 4 is a picture showing a transparent electrode ITO layer actually formed by a method for forming a transparent electrode ITO layer according to an embodiment of the present invention and a transparent electrode ITO layer formed by a conventional electron beam evaporation method.

도 1 내지 도 4를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 투명 전극용 ITO층(130)은 제1 영역(132), 제2 영역(134) 및 계면(136)을 포함할 수 있다.1 to 4, the ITO layer 130 for a transparent electrode according to an embodiment of the present invention may include a first region 132, a second region 134, and an interface 136. have.

이때, 상기 투명 전극용 ITO층(130)은 에피층(Epi layer)(120), 바람직하게는 기판(110) 상에 구비된 질화물 반도체를 포함하는 에피층으로 구비될 수 있다. 상기 질화물 반도체는 GaN를 포함할 수 있다. 즉, 상기 에피층(120)은 GaN 에피층일 수 있다.In this case, the transparent electrode ITO layer 130 may be provided as an epitaxial layer including an epitaxial layer 120, preferably a nitride semiconductor provided on the substrate 110. The nitride semiconductor may include GaN. That is, the epi layer 120 may be a GaN epi layer.

상기 제1 영역(132)은 상기 에피층(120) 상에 위치할 수 있으며, 바람직하게는 상기 에피층(120)과 접촉하여 구비될 수 있다. 상기 제1 영역(132)과 에피층(120)은 오믹 접촉을 하고 있을 수 있다. 이때, 상기 제1 영역(132)과 상기 제1 영역(132)과 접촉하는 상기 에피층(120)의 오믹 접촉은 이후 설명되는 바와 같이 상기 에피층(120)이 구비된 기판(110)을 전처리하여 상기 에피층(120)이 50 내지 200도의 온도로 가열된 상태에서 상기 제1 영역(132)이 형성됨으로써 상기 에피층(120)의 온도로 상기 제1 영역(132)과 에피층(120)이 오믹 접촉을 이룰 수 있다.The first region 132 may be positioned on the epitaxial layer 120, and may be provided in contact with the epitaxial layer 120. The first region 132 and the epi layer 120 may be in ohmic contact. In this case, the ohmic contact between the first region 132 and the epi layer 120 in contact with the first region 132 may pretreat the substrate 110 provided with the epi layer 120 as described later. The first region 132 is formed in a state where the epi layer 120 is heated to a temperature of 50 to 200 degrees, so that the first region 132 and the epi layer 120 are formed at the temperature of the epi layer 120. This ohmic contact can be made.

상기 제2 영역(134)은 상기 제1 영역(132) 상에 구비될 수 있다. 상기 제1 영역(132)과 제2 영역(134)은 동일한 조성, 즉, 동일 조성의 ITO로 이루어질 수 있되, 상기 제1 영역(132)과 제2 영역(134)을 이루는 각각의 결정립, 즉, 평균 결정립의 크기는 서로 다를 수 있다. 이때, 상기 제1 영역(132)의 평균 결정립이 상기 제2 영역(134)의 평균 결정립에 비해 더 클 수 있고, 이와 반대로 상기 제1 영역(132)의 평균 결정립이 상기 제2 영역(134)의 평균 결정립에 비해 더 클 수 있다.The second region 134 may be provided on the first region 132. The first region 132 and the second region 134 may be formed of ITO having the same composition, that is, the same composition, but each of the grains constituting the first region 132 and the second region 134, that is, However, the average grain size may be different. In this case, the average grain size of the first region 132 may be larger than the average grain size of the second region 134, and on the contrary, the average grain size of the first region 132 is the second region 134. It may be larger than the average grain of.

상기 계면(136)은 상기 투명 전극용 ITO층(130) 내부의 일정 영역에 구비되며, 상기 제1 영역(132)과 제2 영역(134) 사이에 구비되어 상기 제1 영역(132)과 제2 영역(134)을 구분하는 경계선이 될 수 있다.The interface 136 is provided in a predetermined region inside the ITO layer 130 for the transparent electrode, and is provided between the first region 132 and the second region 134 to form the first region 132 and the first region. It may be a boundary line that separates the two regions 134.

이때, 상기 계면(136)은 상기 제1 영역(132)과 제2 영역(134) 사이의 모든 영역에는 구비되지 않을 수 있고, 상기 제1 영역(132)과 제2 영역(134) 사이의 일부분에 구비될 수 있다.In this case, the interface 136 may not be provided in all regions between the first region 132 and the second region 134, and a portion between the first region 132 and the second region 134. It may be provided in.

이는 상기 제1 영역(132)과 제2 영역(134)이 동일한 물질로 이루어지되, 다른 방법, 즉, 이후 설명하는 바와 같이 상기 제1 영역(132)은 RF 스퍼터링법으로 형성된 영역이고, 상기 제2 영역(132)은 RF-DC 스퍼터링법으로 형성된 영역임으로 인해, 상기 제1 영역(132)에서 성장된 결정립 또는 성장 방향이 상기 제2 영역(134)으로 연속적으로 이어지는 경우에는 상기 제1 영역(132)과 제2 영역(134) 사이에는 상기 계면(136)이 존재하지 않을 수 있기 때문이다. 상기 계면(136)은 상기 제1 영역(132)과 제2 영역(134) 사이의 결정립 또는 성장 방향이 서로 단절되어 있기 때문에 형성될 수 있다.The first region 132 and the second region 134 are made of the same material, but another method, that is, as described later, the first region 132 is a region formed by RF sputtering. Since the second region 132 is a region formed by the RF-DC sputtering method, when the grain or the growth direction grown in the first region 132 continues to the second region 134, the first region ( This is because the interface 136 may not exist between the 132 and the second region 134. The interface 136 may be formed because crystal grains or growth directions between the first region 132 and the second region 134 are disconnected from each other.

이때, 도 2 및 도 3을 참조하여 본 발명의 일 실시 예에 따른 투명 전극용 ITO층(130)을 제조하는 방법을 설명하면, 우선 에피층(120)이 구비된 기판(110)을 준비(S10)한다.2 and 3, a method of manufacturing the transparent electrode ITO layer 130 according to an embodiment of the present invention will be described. First, the substrate 110 having the epi layer 120 is prepared ( S10).

이때, 상기 에피층(120)은 GaN을 포함하는 질화물 반도체층일 수 있고, 상기 기판(110)은 상기 에피층(120)을 성장하기 위한 성장 기판, 즉, 사파이어 기판, 실리콘카바이드 기판 또는 실리콘 기판 등일 수 있으나, 바람직하게는 상기 성장 기판은 사파이어 기판일 수 있다.In this case, the epitaxial layer 120 may be a nitride semiconductor layer including GaN, and the substrate 110 may be a growth substrate for growing the epitaxial layer 120, that is, a sapphire substrate, a silicon carbide substrate, or a silicon substrate. Preferably, the growth substrate may be a sapphire substrate.

상기 기판(110) 상에 에피층(120)을 성장시키는 방법은 일반적으로 알려진 바와 같이 에피텍셜 성장으로 형성할 수도 있고, 화학적 기상 증착법 또는 물리적 기상 증착법 등 다양한 형성 방법으로 상기 기판(110) 상에 형성할 수 있다.A method of growing the epitaxial layer 120 on the substrate 110 may be formed by epitaxial growth as is generally known, and may be formed on the substrate 110 by various formation methods such as chemical vapor deposition or physical vapor deposition. Can be formed.

이어서, 상기 에피층(120)이 구비된 기판(110)을 증착 장치(200)의 전처리 챔버(210) 내로 장입하여 상기 기판(110)을 전처리(S20)한다. 이때, 상기 증착 장치(200)는 적어도 전처리 챔버(210), 스퍼터링 챔버(220) 및 트랜스퍼 챔버(230)를 포함할 수 있으며, 다른 층을 증착 또는 형성할 수 있거나 다른 공정을 실시할 수 있는 다른 챔버(240)들을 구비할 수 있다.Subsequently, the substrate 110 having the epi layer 120 is charged into the pretreatment chamber 210 of the deposition apparatus 200 to pretreat the substrate 110 (S20). In this case, the deposition apparatus 200 may include at least a pretreatment chamber 210, a sputtering chamber 220, and a transfer chamber 230, and may deposit or form another layer or perform another process. Chambers 240 may be provided.

상기 전처리는 상기 에피층(120)이 구비된 기판(110)을 50 내지 200도, 바람직하게는 50 내지 150도의 온도로 30초 내지 5분 동안 가열하는 것을 수 있다. 즉, 상기 전처리는 상기 에피층(120)이 구비된 기판(110)을 이후 설명하는 ITO층을 형성하는 공정 이전에 상기 기판을 가열하여 일정 온도로 유지하는 과정일 수 있다. 이와 같은 전처리를 통해 이후 설명되는 상기 투명 전극용 ITO층(130)의 제1 영역(132)과 상기 에피층(120)은 오믹 콘택을 이룰 수도 있다. 즉, 상기 전처리 과정에서의 잠열이 형성되는 제1 영역(132)과 상기 에피층(120) 사이에 오믹 콘택을 이루게 할 수도 있다. 이때, 상기 전처리는 상기 에피층(120)이 구비된 기판(110)을 상기 전처리 챔버(210) 내에 장입한 후 할로겐 램프 또는 저항 히터 등과 같은 가열 장치로 가열함으로써 이루어질 수 있다. 상기 전처리 공정을 진행함으로써 상기 에피층(120)과 투명 전극용 ITO층(130) 사이에 오믹 콘택을 이루기 위한 별도의 공정은 생략될 수 있다.The pretreatment may heat the substrate 110 provided with the epi layer 120 at a temperature of 50 to 200 degrees, preferably 50 to 150 degrees for 30 seconds to 5 minutes. That is, the pretreatment may be a process of heating the substrate and maintaining the substrate 110 at a predetermined temperature before the process of forming the ITO layer, which will be described later, on the substrate 110 provided with the epi layer 120. Through such pretreatment, the first region 132 and the epi layer 120 of the transparent electrode ITO layer 130 described later may form an ohmic contact. That is, the ohmic contact may be formed between the first region 132 in which the latent heat is formed in the pretreatment process and the epi layer 120. In this case, the pretreatment may be performed by loading the substrate 110 provided with the epi layer 120 into the pretreatment chamber 210 and then heating it with a heating device such as a halogen lamp or a resistance heater. By performing the pretreatment process, a separate process for forming an ohmic contact between the epitaxial layer 120 and the transparent electrode ITO layer 130 may be omitted.

이어서, 상기 에피층(120)이 구비된 기판(110)을 상기 스퍼터링 챔버(220) 내에 장입한 후, RF 스퍼터링과 RF-DC 스퍼터링을 순차적으로 진행하여 상기 에피층(120) 상에 제1 영역(132), 제2 영역(134) 및 적어도 일부분에 상기 제1 영역(132)과 제2 영역(134)을 구분하는 계면(136)을 포함하는 투명 전극용 ITO층(130), 바람직하게는 투명 전극용 ITO층을 형성할 수 있다.Subsequently, the substrate 110 having the epitaxial layer 120 is charged into the sputtering chamber 220, and then RF sputtering and RF-DC sputtering are sequentially performed to form a first region on the epitaxial layer 120. 132, a second region 134 and at least a portion of the transparent electrode ITO layer 130, preferably including an interface 136 separating the first region 132 and the second region 134. The ITO layer for transparent electrodes can be formed.

이때, 상기 스퍼터링 챔버(220)는 그 내부에 상기 기판(110)을 일정 온도로 유지할 수 있는 가열 장치를 구비하여 상기 전처리 챔버(210)에서 가열된 상기 기판(110)은 상기 스퍼터링 챔버(220) 내에서도 동일한 온도로 유지될 수 있도록 할 수 있다.In this case, the sputtering chamber 220 is provided with a heating device capable of maintaining the substrate 110 at a predetermined temperature therein so that the substrate 110 heated in the pretreatment chamber 210 is the sputtering chamber 220. It is possible to maintain the same temperature even within.

이때, 상기 스퍼터링 챔버(220)는 RF 스퍼터링과 DC 스퍼터링을 동시에 실시할 수 있는 장치일 수 있다. 상기 스퍼터링 챔버(220)는 RF 전원과 DC 전원과 연결될 수 있고, 상기 RF 전원은 상기 스퍼터링 챔버(220)의 챔버 내 또는 외부에 구비된 코일(coil)에 연결되어 상기 스퍼터링 챔버(220)의 챔버 내에서 RF 파워를 공급하는 역할을 하며, 상기 DC 전원은 상기 스퍼터링 챔버(220)의 타켓, 바람직하게는 ITO 타켓에 연결되어 상기 스퍼터링 챔버(220)의 챔버 내에서 DC 파워를 공급하는 역할을 할 수 있다.In this case, the sputtering chamber 220 may be a device capable of simultaneously performing RF sputtering and DC sputtering. The sputtering chamber 220 may be connected to an RF power source and a DC power source, and the RF power source is connected to a coil provided in or outside the chamber of the sputtering chamber 220 to be connected to a chamber of the sputtering chamber 220. It serves to supply the RF power in the DC power supply is connected to the target of the sputtering chamber 220, preferably the ITO target to supply DC power in the chamber of the sputtering chamber 220. Can be.

상기 스퍼터링 챔버(220)는 Sn2O3가 10wt%로 포함된 In2O3와 Sn2O3가 적절한 비율로 혼합된 순도 99.99%의 ITO 타켓을 구비할 수 있다.The sputtering chamber 220 can be provided with an ITO target with a purity of 99.99%, a mixture of Sn 2 O 3 is a In 2 O 3 and Sn 2 O 3 comprising 10wt% in an appropriate ratio.

그러므로 상기 RF 스퍼터링은 상기 에피층(120)이 구비된 기판(110)을 상기 스퍼터링 챔버(220)의 챔버 내로 장입한 후, 상기 스퍼터링 챔버(220)의 챔버 내부의 진공을 약 10-3Torr로 유지하고, 작업 가스로는 Ar 가스를 이용하고, 반응성 가스로는 O2 가스를 이용하여 RF 파워를 75 내지 200W로 공급하면서 이루어질 수 있으며, 작업 온도는 상온에서 200도 이내로 유지되도록 할 수 있다. 상기 RF 스퍼터링을 실시하여 상기 투명 전극용 ITO층(130)의 제1 영역(132)을 형성할 수 있다. Therefore, the RF sputtering loads the substrate 110 provided with the epi layer 120 into the chamber of the sputtering chamber 220, and then vacuums the vacuum inside the chamber of the sputtering chamber 220 to about 10 −3 Torr. It can be made while using, Ar gas as a working gas, O 2 gas as a reactive gas while supplying RF power at 75 to 200W, the working temperature can be maintained within 200 degrees at room temperature. The RF sputtering may be performed to form a first region 132 of the transparent electrode ITO layer 130.

상기 RF 스퍼터링을 실시한 후 연속적으로 상기 RF-DC 스퍼터링을 실시할 수 있다. 상기 RF-DC 스퍼터링은 다른 공정 조건은 동일하나, RF 파워를 100 내지 200W로 공급하고, DC 파워를 300 내지 500W로 공급하여 실시하는 공정일 수 있다.After performing the RF sputtering, the RF-DC sputtering may be continuously performed. The RF-DC sputtering may be performed by supplying RF power at 100 to 200W and supplying DC power at 300 to 500W, although other process conditions are the same.

상기와 같은 RF 스퍼터링은 상기 제1 영역(132)을 0.5 내지 1.5Å/S, 즉, 초당 0.5 내지 1.5Å의 두께로 성장시키고, 상기 제2 영역(134)을 5 내지 15Å/S, 즉, 초당 5 내지 15Å의 두께로 성장시킬 수 있다.The RF sputtering as described above causes the first region 132 to grow to a thickness of 0.5 to 1.5 mW / S, that is, 0.5 to 1.5 mW per second, and the second region 134 to 5 to 15 mW / S, It can grow to a thickness of 5 to 15 microseconds per second.

이때, 상기 투명 전극용 ITO층(130)의 제1 영역(132)과 제2 영역(134)은 서로 다른 성장 방법을 이용하여 다른 속도로 성장되기 때문에 상기에서 상술한 바와 같이 상기 제1 영역(132)과 제2 영역(134) 사이의 적어도 일부분에는 상기 계면(136)이 구비될 수 있다.In this case, since the first region 132 and the second region 134 of the transparent electrode ITO layer 130 are grown at different rates by using different growth methods, the first region (as described above). The interface 136 may be provided at at least a portion between the 132 and the second region 134.

한편, 상기에서 상술한 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 제조하는 방법과는 달리 상기 RF 스퍼터링을 실시한 후, 상기 RF-DC 스퍼터링을 실시하지 않고, 다시 RF 스퍼터링을 실시하는 경우, 본 발명의 일 실시 예에 따른 투명 전극용 ITO층과 동일한 두께를 얻기 위해서는 공정 시간을 더 늘려서 진행해야 한다. 이는 플라즈마 노출 시간 증가를 의미하고, 이로 인해 에피층의 표면에 플라즈마 손상(plasma damage)이 증가되 Vf가 높아지는 현상이 나타나게 된다.On the other hand, unlike the method for manufacturing the transparent electrode ITO layer according to an embodiment of the present invention described above, after performing the RF sputtering, RF RF sputtering is again performed without performing the RF-DC sputtering In order to obtain the same thickness as the transparent electrode ITO layer according to an embodiment of the present invention, the process time should be further increased. This means an increase in plasma exposure time, which results in an increase in plasma damage on the surface of the epi layer, resulting in an increase in Vf.

또한, 상기 RF 스퍼터링을 실시한 후, 상기 RF-DC 스퍼터링을 실시하지 않고, DC 스퍼터링을 실시하는 경우, 상기 DC 스퍼터링 시 높은 성장률(high growth rate)에 의해 ITO층의 결정립 상태가 변화, 예컨대, 본 발명의 일 실시 예에 따른 투면 전극용 ITO층과 비교하여 상대적으로 푸어(poor)한 ITO층을 형성하여, ITO층 내에 공극(void)가 생성될 확률이 높으며, 이에 따라 Vf가 높아지는 형상이 나타나게 된다.In addition, in the case of performing DC sputtering without performing the RF-DC sputtering after the RF sputtering, the grain state of the ITO layer changes due to a high growth rate during the DC sputtering, for example, Compared to the ITO layer for the projection electrode according to an embodiment of the present invention to form a relatively porous (poor) ITO layer, voids are likely to be generated in the ITO layer, resulting in a shape that Vf increases do.

도 4는 도 2 및 도 3을 참조하여 설명한 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 제조하는 방법에 의해 실제 형성된 사진(도 4의 (a) 참조)과 종래의 전자 빔 증발법으로 형성된 투명 전극용 ITO층(13)을 보여주는 사진(도 4의 (b) 참조)을 도시하고 있다.4 is a photograph actually formed by a method of manufacturing an ITO layer for a transparent electrode according to an exemplary embodiment of the present invention described with reference to FIGS. 2 and 3 (see FIG. 4A) and a conventional electron beam evaporation method. 4 shows a photo (see FIG. 4B) showing the ITO layer 13 for transparent electrodes.

도 4를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 제조 방법으로 제조된 투명 전극용 ITO층(130)은, 도 4의 (a)에 개시된 사진에서 보는 바와 같이, 제1 영역(132), 제2 영역(134) 및 적어도 일부분에 상기 제1 영역과 제2 영역을 구분하는 계면(136)을 포함하며, 그 표면의 거칠기가 도 4의 (b)에 개시된 사진, 즉, 기판(11), 상기 기판(11) 상에 구비된 에피층(12) 및 상기 에피층(12) 상에 종래의 방식, 예컨대, 전자 빔 증발법으로 증착된 ITO층(13)의 표면 거칠기에 비해 덜 거칠어 그 표면 거칠기가 우수하다는 것을 알 수 있다.Referring to FIG. 4, the transparent electrode ITO layer 130 manufactured by the method for manufacturing the transparent electrode ITO layer according to the exemplary embodiment of the present invention is as shown in the photograph disclosed in FIG. 4A. And a first region 132, a second region 134, and an interface 136 that distinguishes the first region from the second region at least in part, the surface roughness of which is disclosed in FIG. 4B. The photo 11, that is, the epitaxial layer 12 provided on the substrate 11 and the ITO layer 13 deposited on the epitaxial layer 12 in a conventional manner, for example, by electron beam evaporation. It can be seen that the surface roughness is less than that of the surface roughness is excellent.

또한, 본 발명의 일 실시 예에 따른 투명 전극용 ITO층을 제조 방법으로 제조된 투명 전극용 ITO층(130)과 종래의 방식, 예컨대, 전자 빔 증발법으로 증착된 ITO층(13)의 결정립의 크기를 비교하여 보면 종래의 방식인 전자 빔 증발법으로 증착된 ITO층(13)의 결정립의 크기가 더 크다는 것을 알 수 있다.In addition, the crystal grains of the transparent electrode ITO layer 130 manufactured by the method for manufacturing the transparent electrode ITO layer according to an embodiment of the present invention and the ITO layer 13 deposited by a conventional method, for example, electron beam evaporation. Comparing the size of, it can be seen that the grain size of the ITO layer 13 deposited by the conventional electron beam evaporation method is larger.

도 5는 본 발명의 일 실시 예에 따른 투명 전극용 ITO을 포함하는 발광 다이오드를 보여주는 단면도이다.5 is a cross-sectional view showing a light emitting diode including the transparent electrode ITO according to an embodiment of the present invention.

도 5를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 투명 전극용 ITO을 포함하는 발광 다이오드(300)는 기판(310), 에피층(320), ITO층(330), 제1 전극(342) 및 제2 전극(344)을 포함할 수 있다.Referring to FIG. 5, the light emitting diode 300 including the transparent electrode ITO according to an exemplary embodiment of the present invention may include a substrate 310, an epi layer 320, an ITO layer 330, and a first electrode ( 342 and a second electrode 344.

이때, 상기 기판(310)은 상기 에피층(320)을 성장할 수 있는 어떠한 기판, 즉, 사파이어 기판, 실리콘카바이드 기판 또는 실리콘 기판 등일 수 있으나, 바람직하게는 상기 성장 기판은 사파이어 기판일 수 있다.In this case, the substrate 310 may be any substrate capable of growing the epi layer 320, that is, a sapphire substrate, a silicon carbide substrate, a silicon substrate, or the like. Preferably, the growth substrate may be a sapphire substrate.

상기 성장 기판(310)은 그 일측 표면 상에 상기 에피층(320)을 구비하고, 그 타측 표면에는 PSS 패턴(Patterned Sapphire Substrate)(미도시)을 구비할 수 있다. The growth substrate 310 may include the epitaxial layer 320 on one surface thereof, and a PSS pattern (Patterned Sapphire Substrate) (not shown) on the other surface thereof.

상기 PSS 패턴(미도시)은 상기 에피층(320)에서 생성된 광이 상기 기판(310)의 타측 표면을 통해 외부로 방출될 때, 상기 기판(310)에서 내부로 전반사되어 손실되는 광을 줄여주는 역할을 한다. 즉, 상기 PSS 패턴(미도시)은 광의 특성상, 광이 서로 다른 굴절률을 가지는 두 매질 사이를 통과할 때, 즉, 상기 기판(310)에서 외부(즉, 대기중)로 진행할 때, 그 경계면(즉, 상기 기판(310)과 외부의 경계면)에서 반사와 투과가 일어나는데, 상기 반사를 최소화하여 상기 기판(310)을 통해 외부로 방출되는 광량을 증가시켜 발광효율을 높이는 역할을 한다.The PSS pattern (not shown) reduces light lost by total reflection from the inside of the substrate 310 when the light generated in the epi layer 320 is emitted to the outside through the other surface of the substrate 310. Play a role. That is, the PSS pattern (not shown) has a boundary surface when the light passes between two media having different refractive indices, that is, when the light passes from the substrate 310 to the outside (ie, in the air). That is, reflection and transmission occur at the substrate 310 and the external interface), thereby minimizing the reflection to increase the amount of light emitted to the outside through the substrate 310 to increase luminous efficiency.

상기 PSS 패턴(미도시)은 상기 기판(310)의 타측 표면에 반구형의 돌출부들로 이루어질 수도 있으나, 그 형태는 이에 한정되지 않으며 다양한 형태, 예컨대, 원뿔 형태 또는 피라미드 형태를 포함하는 다각뿔 형태 등으로 구비될 수 있다.The PSS pattern (not shown) may be formed of hemispherical protrusions on the other surface of the substrate 310, but the shape thereof is not limited thereto and may be in various forms, for example, a polygonal shape including a cone shape or a pyramid shape. It may be provided.

상기 에피층(320)은 버퍼층(322), 제1형 반도체층(324), 활성층(326) 및 제2형 반도체층(328)을 포함할 수 있다. 또한, 상기 에피층(320)은 초격자층(미도시) 또는 전자 브로킹층(미도시)을 더 포함할 수 있다. 이때, 상기 에피층(320)은 상기 활성층(124)을 제외한 다른 층들은 생략될 수 있다. 또한, 상기 에피층(320)은 적어도 상기 제2형 반도체층(328) 및 활성층(326)의 일부가 메사 식각되어 상기 제1형 반도체층(324)의 일부가 노출된 형태로 구비될 수 있다.The epi layer 320 may include a buffer layer 322, a first type semiconductor layer 324, an active layer 326, and a second type semiconductor layer 328. In addition, the epi layer 320 may further include a superlattice layer (not shown) or an electronic breaking layer (not shown). In this case, the epi layer 320 may be omitted except for the active layer 124. In addition, at least a portion of the second type semiconductor layer 328 and the active layer 326 may be mesa-etched so that the epitaxial layer 320 may have a portion of the first type semiconductor layer 324 exposed. .

상기 버퍼층(322)은 상기 기판(310)과 상기 제1형 반도체층 (324) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(322)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다.The buffer layer 322 may be provided to mitigate lattice mismatch between the substrate 310 and the first type semiconductor layer 324. In addition, the buffer layer 322 may be formed of a single layer or a plurality of layers, and when formed of a plurality of layers, the buffer layer 322 may be formed of a low temperature buffer layer and a high temperature buffer layer.

상기 제1형 반도체층(324)은 제1형 불순물, 예컨대, N형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 계열의 Ⅲ족 질화물 반도체층일 수 있다. 상기 제1형 반도체층(324)은 N형 불순물이 도핑된 GaN층, 즉, N-GaN층일 수 있다. 또한, 상기 제1형 반도체층(324)은 단일층 또는 다중층, 예컨대, 상기 제1형 반도체층(324)이 다중층으로 이루어지는 경우, 초격자 구조로 이루어질 수 있다.The first type semiconductor layer 324 may be a III-N-based compound semiconductor doped with a first-type impurity, for example, an N-type impurity, such as an (Al, Ga, In) N-based Group III nitride semiconductor layer. The first type semiconductor layer 324 may be a GaN layer doped with N-type impurities, that is, an N-GaN layer. In addition, when the first type semiconductor layer 324 is formed of a single layer or multiple layers, for example, the first type semiconductor layer 324 is formed of multiple layers, the first type semiconductor layer 324 may have a superlattice structure.

상기 활성층(326)은 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층으로 이루어질 수 있으며, 상기 활성층(326)은 단일층 또는 복수층으로 이루어질 수 있고, 적어도 일정 파장의 광을 발광할 수 있다. 또한, 상기 활성층(326)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.The active layer 326 may be formed of a compound semiconductor of III-N series, for example, an (Al, Ga, In) N semiconductor layer, and the active layer 326 may be formed of a single layer or a plurality of layers, It can emit light. In addition, the active layer 326 may be a single quantum well structure including one well layer (not shown), or a multiple quantum well having a structure in which a well layer (not shown) and a barrier layer (not shown) are alternately stacked. It may be provided in a structure. In this case, the well layer (not shown) or the barrier layer (not shown) may be formed of a superlattice structure, respectively or both.

상기 제2형 반도체층(328)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체일 수 있다. 상기 제2형 반도체층(328)은 P형 불순물이 도핑된 GaN층, 즉, P-GaN층일 수 있다. 또한, 상기 제2형 반도체층(328)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2형 반도체층(328)은 초격자 구조로 이루어질 수 있다.The second type semiconductor layer 328 may be a III-N-based compound semiconductor doped with a second-type impurity, for example, a P-type impurity, such as a (Al, In, Ga) N-based Group III nitride semiconductor. The second type semiconductor layer 328 may be a GaN layer doped with P-type impurities, that is, a P-GaN layer. In addition, the second type semiconductor layer 328 may be formed of a single layer or multiple layers. For example, the second type semiconductor layer 328 may have a superlattice structure.

상기 초격자층(미도시)은 상기 제1형 반도체층(324)과 활성층(326) 사이에 구비될 수 있으며, Ⅲ-N 계열의 화합물 반도체, 예컨대 (Al, Ga, In)N 반도체층이 복수층으로 적층된 층, 예컨대, InN층과 InGaN층이 반복하여 적층된 구조일 수 있으며, 상기 초격자층(미도시)은 상기 활성층(326) 이전에 형성되는 위치에 구비되므로써 상기 활성층(326)으로 전위(dislocation) 또는 결함(defect) 등이 전달되는 것을 방지하여 상기 활성층(326)의 전위 또는 결함 등의 형성을 완화시키는 역할 및 상기 활성층(326)의 결정성을 우수하게 하는 역할을 할 수 있다.The superlattice layer (not shown) may be provided between the first type semiconductor layer 324 and the active layer 326, the compound semiconductor of the III-N series, such as (Al, Ga, In) N semiconductor layer A layer stacked in a plurality of layers, for example, an InN layer and an InGaN layer, may be repeatedly stacked, and the superlattice layer (not shown) may be provided at a position formed before the active layer 326 to thereby form the active layer 326. ) To prevent dislocations or defects from being transferred, and to mitigate the formation of dislocations or defects in the active layer 326 and to improve crystallinity of the active layer 326. Can be.

상기 전자 브로킹층(미도시)은 상기 활성층(326)과 제2형 반도체층(328) 사이에 구비될 수 있으며, 전자 및 전공의 재결합 효율을 높이기 위해 구비될 수 있으며 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자 브로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, Mg이 도핑된 P-AlGaN층으로 이루어질 수 있다.The electron breaking layer (not shown) may be provided between the active layer 326 and the second type semiconductor layer 328, and may be provided to increase recombination efficiency of electrons and holes, and have a relatively wide band gap. It may be provided with a material. The electron breaking layer (not shown) may be formed of a (Al, In, Ga) N-based group III nitride semiconductor, and may be formed of a P-AlGaN layer doped with Mg.

상기 ITO층(330)은 도 1 내지 도 4를 참조하여 설명한 본 발명의 일 실시 예에 따른 투명 전극용 ITO층(130)과 동일하다. 즉, 상기 ITO층(330)은 제1 영역(132), 제2 영역(134) 및 적어도 일부분에 상기 제1 영역(132)과 제2 영역(134)을 구분하는 계면(136)을 포함하는 투명 전극용 ITO층(130)이 이용될 수 있으므로 자세한 설명은 생략한다.The ITO layer 330 is the same as the transparent electrode ITO layer 130 according to an embodiment of the present invention described with reference to FIGS. 1 to 4. That is, the ITO layer 330 includes a first region 132, a second region 134, and an interface 136 separating at least a portion of the first region 132 and the second region 134. Since the transparent electrode ITO layer 130 may be used, a detailed description thereof will be omitted.

상기 제1 전극(342)은 노출된 상기 제1형 반도체층(324) 상의 일정 영역 상에 구비될 수 있다. 상기 제1 전극(342)은 단일층 또는 복수층으로 이루어질 수 있으며, 상기 층 또는 층들은 Ni, Cr, Ti, Al, Ag, Au 또는 이들의 화합물을 포함하여 이루어질 수 있다.The first electrode 342 may be provided on a predetermined region on the exposed first type semiconductor layer 324. The first electrode 342 may be formed of a single layer or a plurality of layers, and the layer or layers may include Ni, Cr, Ti, Al, Ag, Au, or a compound thereof.

상기 제2 전극(344)은 상기 투명 전극용 ITO층(130) 상의 일정 영역 상에 구비될 수 있다. 상기 제2 전극(344)는 단일층 또는 복수층으로 이루어질 수 있으며, 상기 층 또는 층들은 Ni, Cr, Ti, Al, Ag, Au 또는 이들의 화합물을 포함하여 이루어질 수 있다.The second electrode 344 may be provided on a predetermined region on the transparent electrode ITO layer 130. The second electrode 344 may be formed of a single layer or a plurality of layers, and the layer or layers may include Ni, Cr, Ti, Al, Ag, Au, or a compound thereof.

이때, 도 5에서는 상기 제2 전극(344)이 상기 투명 전극용 ITO층(130) 상의 일부 영역에만 구비되어 상기 활성층(326)에서 발광된 광이 상기 투명 전극용 ITO층(130) 방향으로 방출되는 형태의 발광 다이오드를 도시하고 있으나, 상기 제2 전극(344)이 상기 투명 전극용 ITO층(130) 상에 구비되되, 대부분을 덮도록 구비되어 반사 전극 역할을 동시에 함으로써 상기 활성층(326)에서 발광된 광이 상기 기판(310) 방향으로 방출되는 형태의 발광 다이오드로 구비될 수 있다.
In this case, in FIG. 5, the second electrode 344 is provided only in a partial region on the transparent electrode ITO layer 130, so that light emitted from the active layer 326 is emitted toward the transparent electrode ITO layer 130. Although shown in the form of a light emitting diode, the second electrode 344 is provided on the ITO layer 130 for the transparent electrode, is provided to cover most of the active layer 326 by acting as a reflective electrode at the same time The emitted light may be provided as a light emitting diode in a form of being emitted toward the substrate 310.

이하, 종래 방식에 의해 제조된 종래의 발광 다이오드, 비교 예에 의해 제조된 비교 예의 발광 다이오드 및 본 발명의 일 실시 예에 의해 제조된 본 발명의 발광 다이오드를 제조하여 각각의 광파워(optical power)를 측정한 후 비교하였다.
Hereinafter, a conventional light emitting diode manufactured by a conventional method, a light emitting diode of a comparative example manufactured by a comparative example, and a light emitting diode of the present invention manufactured by an embodiment of the present invention may be manufactured to provide optical power. Was measured and compared.

<실험 예><Experimental Example>

(1) 종래 방식(1) conventional method

본 발명의 일 실시 예에서 설명한 방법과 동일한 방법으로 기판 상에 에피층을 형성한 후, 본 발명과는 다르게 종래의 전자 빔 증발법으로 ITO층을 형성하여 종래의 발광 다이오드를 제조하였다.
After the epi layer was formed on the substrate in the same manner as described in the embodiment of the present invention, unlike the present invention, an ITO layer was formed by a conventional electron beam evaporation method to manufacture a conventional light emitting diode.

(2) 비교 예(2) Comparative Example

본 발명의 일 실시 예에서 설명한 방법과 동일한 방법으로 기판 상에 에피층을 형성한 후, 본 발명과는 다르게, 상기 전처리 챔버(210)에서 전처리하지 않고, 상기 스퍼터링 챔버(220) 내에서 투명 전극용 ITO층을 형성한 후, 외부에서 열처리하여 ITO층을 형성한 비교 예의 발광 다이오드를 제조하였다.
After forming the epi layer on the substrate in the same manner as described in the embodiment of the present invention, unlike the present invention, the transparent electrode in the sputtering chamber 220, without pre-treatment in the pre-treatment chamber 210 After the ITO layer was formed, a light emitting diode of Comparative Example in which an ITO layer was formed by external heat treatment was manufactured.

(3) 본 발명의 일 실시 예(3) an embodiment of the present invention

상기에서 상술한 바와 같이 기판(110) 상에 에피층(120)을 형성한 후, 상기 에피층(120) 상에 투명 전극용 ITO층(130)을 형성하되, 전처리 챔버(210)에서 전처리하고, 상기 스퍼터링 챔버(220)내에서 투명 전극용 ITO층을 형성하여 본 발명의 발광 다이오드를 제조하였다.
After the epi layer 120 is formed on the substrate 110 as described above, the ITO layer 130 for the transparent electrode is formed on the epi layer 120, but is pretreated in the pretreatment chamber 210. In the sputtering chamber 220, an ITO layer for transparent electrodes was formed to manufacture the light emitting diode of the present invention.

(4) 광 파워 측정 결과(4) optical power measurement result

상기에서 상술한 종래의 발광 다이오드, 비교 예의 발광 다이오드 및 본 발명의 발광 다이오드에 각각 50mA의 전류가 흐르도록 순방향 전압을 인가하여 광파워를 측정하였다.Optical power was measured by applying a forward voltage so that a current of 50 mA flows through the conventional light emitting diode, the light emitting diode of Comparative Example, and the light emitting diode of the present invention described above.

그 결과를 정리하여 보면, 종래의 발광 다이오드의 광파워는 40.43mW로 측정되었고, 비교 예의 발광 다이오드의 광파워는 41.54mV로 측정되었으며, 본 발명의 발광 다이오드는 41.86mV로 측정되었다.In summary, the light power of the conventional light emitting diode was measured to be 40.43 mW, the light power of the light emitting diode of Comparative Example was measured to be 41.54 mV, and the light emitting diode of the present invention was measured to be 41.86 mV.

이를 통해 본 발명의 발광 다이오드, 즉, 상기 제1 영역, 제2 영역 및 적어도 일부분에 상기 제1 영역과 제2 영역을 구분하는 계면을 포함하는 ITO층(330)을 포함하는 발광 다이오드(300)는 종래의 발광 다이오드와 비교하여 그 광파워가 3.5% 증가된 것을 알 수 있다.Accordingly, the light emitting diode 300 including the light emitting diode of the present invention, that is, the ITO layer 330 including an interface separating the first region and the second region in the first region, the second region, and at least a portion thereof. It can be seen that the optical power is increased by 3.5% compared with the conventional light emitting diode.

또한, 본 발명의 발광 다이오드와 비교 예의 발광 다이오드를 비교하여 보면, 본 발명의 발광 다이오드가 비교 예의 발광 다이오드에 비해 광파워가 좀 더 우수한 것을 알 수 있다.In addition, when comparing the light emitting diode of the present invention with the light emitting diode of the comparative example, it can be seen that the light power of the light emitting diode of the present invention is more excellent than the light emitting diode of the comparative example.

이때, 비교 예의 발광 다이오드에서는 별도의 후처리를 필요로 하다는 단점이 있으나, 본 발명의 발광 다이오드는 이러한 별도의 후처리도 필요하지 않음으로, 종래의 발광 다이오드와 비교 예의 발광 다이오드에 비해 공정 시간을 단축할 수 있을 뿐만 아니라 원가를 절감할 수 있는 효과가 있다.At this time, the light emitting diode of the comparative example has a disadvantage that requires a separate post-treatment, the light emitting diode of the present invention does not require such a separate post-treatment, compared to the conventional light-emitting diode and the comparative example of the light emitting diode, Not only can it reduce costs, it can also reduce costs.

이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.
The present invention has been described above with reference to the above embodiments, but the present invention is not limited thereto. Those skilled in the art will appreciate that modifications and variations can be made without departing from the spirit and scope of the present invention and that such modifications and variations also fall within the present invention.

110 : 기판 120 : 에피층
130 : ITO층 132 : 제1 영역
134 : 제2 영역 136 : 계면110 substrate 120 epi layer
130: ITO layer 132: first region
134: second region 136: interface

Claims (12)

에피층 상에 위치하는 ITO층을 포함하며,
상기 ITO층은 제1 영역, 제2 영역 및 적어도 일부분에 상기 제1 영역과 제2 영역을 구분하는 계면을 포함하고,
상기 제1 영역은 상기 에피층과 접촉하고, 상기 제2 영역은 상기 제1 영역 상에 구비된 투명 전극용 ITO.
It includes an ITO layer located on the epi layer,
The ITO layer includes a first region, a second region, and an interface that distinguishes the first region from the second region at least in part;
And the first region is in contact with the epitaxial layer, and the second region is provided on the first region.
청구항 1에 있어서, 상기 제1 영역은 RF 스퍼터링에 의해 형성되고, 상기 제2 영역은 DC-RF 스퍼터링에 의해 형성된 투명 전극용 ITO.
The ITO for transparent electrode according to claim 1, wherein the first region is formed by RF sputtering, and the second region is formed by DC-RF sputtering.
청구항 1에 있어서, 상기 에피층은 질화물 반도체층을 포함하는 투명 전극용 ITO.
The transparent electrode ITO of claim 1, wherein the epi layer comprises a nitride semiconductor layer.
청구항 3에 있어서, 상기 제1 영역은 상기 에피층과 오믹 접촉을 이루고 있는 투명 전극용 ITO.
The ITO for transparent electrode according to claim 3, wherein the first region is in ohmic contact with the epi layer.
청구항 1에 있어서, 상기 제1 영역과 제2 영역을 동일한 조성으로 이루어져 있되, 그 결정립의 크기는 서로 다른 영역들인 투명 전극용 ITO.
The ITO for transparent electrode according to claim 1, wherein the first region and the second region have the same composition, and the grain sizes thereof are different regions.
에피층; 및
상기 에피층 상에 위치하는 ITO층을 포함하며,
상기 에피층은 적어도 일정 파장의 광을 발광하는 활성층을 포함하며,
상기 ITO층은 제1 영역, 제2 영역 및 적어도 일부분에 상기 제1 영역과 제2 영역을 구분하는 계면을 포함하고,
상기 제1 영역은 상기 에피층과 접촉하고, 상기 제2 영역은 상기 제1 영역 상에 구비된 발광 다이오드.
Epilayers; And
It includes an ITO layer located on the epi layer,
The epi layer includes an active layer that emits light of at least a predetermined wavelength,
The ITO layer includes a first region, a second region, and an interface that distinguishes the first region from the second region at least in part;
The first region is in contact with the epi layer, and the second region is provided on the first region.
청구항 6에 있어서, 상기 제1 영역은 RF 스퍼터링에 의해 형성되고, 상기 제2 영역은 DC-RF 스퍼터링에 의해 형성된 발광 다이오드.
The light emitting diode of claim 6, wherein the first region is formed by RF sputtering, and the second region is formed by DC-RF sputtering.
청구항 6에 있어서, 상기 제1 영역과 제2 영역을 동일한 조성으로 이루어져 있되, 그 결정립의 크기는 서로 다른 영역들인 발광 다이오드.
The light emitting diode of claim 6, wherein the first region and the second region have the same composition, and the grain size is different from each other.
에피층이 구비된 기판을 준비하는 단계;
상기 기판을 전처리하는 단계; 및
RF 스퍼터링과 RF-DC 스퍼터링을 순차적으로 진행하여 상기 에피층 상에 제1 영역, 제2 영역 및 적어도 일부분에 상기 제1 영역과 제2 영역을 구분하는 계면을 포함하는 ITO층을 형성하는 단계를 포함하는 투명 전극용 ITO 제조 방법.
Preparing a substrate having an epi layer;
Pretreating the substrate; And
Sequentially performing RF sputtering and RF-DC sputtering to form an ITO layer on the epi layer, the ITO layer including an interface separating the first region and the second region on at least a portion; ITO manufacturing method for transparent electrodes containing.
청구항 9에 있어서, 상기 전처리는 상기 기판을 50 내지 200도의 온도로 30초 내지 5분 동안 처리하는 것을 특징으로 하는 투명 전극용 ITO 제조 방법.
The method of claim 9, wherein the pretreatment comprises treating the substrate at a temperature of 50 to 200 degrees for 30 seconds to 5 minutes.
청구항 9에 있어서, 상기 RF 스퍼터링은 RF 파워를 75 내지 200W로 공급하여 실시하고, 상기 RF-DC 스퍼터링은 RF 파워를 100 내지 200W로 공급하고, DC 파워를 300 내지 500W로 공급하여 실시하는 투명 전극용 ITO 제조 방법.
The transparent electrode of claim 9, wherein the RF sputtering is performed by supplying RF power at 75 to 200W, and the RF-DC sputtering is performed by supplying RF power at 100 to 200W and supplying DC power at 300 to 500W. ITO manufacturing method for
청구항 9에 있어서, 상기 제1 영역은 0.5 내지 1.5Å/S으로 성장되고, 상기 제2 영역은 5 내지 15Å/S으로 성장된 투명 전극용 ITO 제조 방법.The method of claim 9, wherein the first region is grown at 0.5 to 1.5 dl / S, and the second region is grown to 5 to 15 dl / S.
KR1020120072319A 2011-09-08 2012-07-03 Ito for transparent electrode and method for the same KR20130027991A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110091314 2011-09-08
KR20110091314 2011-09-08

Publications (1)

Publication Number Publication Date
KR20130027991A true KR20130027991A (en) 2013-03-18

Family

ID=48178708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120072319A KR20130027991A (en) 2011-09-08 2012-07-03 Ito for transparent electrode and method for the same

Country Status (1)

Country Link
KR (1) KR20130027991A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157749A (en) * 2014-08-19 2014-11-19 映瑞光电科技(上海)有限公司 ITO film preparation method and LED chip preparation method
WO2015034398A1 (en) 2013-09-09 2015-03-12 Общество С Ограниченной Ответственностью "Функциональные Наносистемы" Mesh-like micro- and nanostructure and method for producing same
WO2015050320A1 (en) 2013-10-04 2015-04-09 광주과학기술원 Electrode having excellent light transmittance, method for manufacturing same, and electronic element including same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284211A (en) * 1998-03-27 1999-10-15 Showa Shell Sekiyu Kk Manufacture of zno transparent conductive film for thin film solar cell
KR100793337B1 (en) * 2006-11-20 2008-01-11 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same
KR20090077340A (en) * 2008-01-10 2009-07-15 고려대학교 산학협력단 Gallium nitride light emitting diode and method for manufacturing the same
KR20090083493A (en) * 2005-11-16 2009-08-03 쇼와 덴코 가부시키가이샤 Gallium nitride-based compound semiconductor light-emitting device
KR20100130019A (en) * 2009-06-02 2010-12-10 삼성전자주식회사 Fabricating method of metal oxide layer, fabricated thin film transistor array substrate using the same and fabricating method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11284211A (en) * 1998-03-27 1999-10-15 Showa Shell Sekiyu Kk Manufacture of zno transparent conductive film for thin film solar cell
KR20090083493A (en) * 2005-11-16 2009-08-03 쇼와 덴코 가부시키가이샤 Gallium nitride-based compound semiconductor light-emitting device
KR100793337B1 (en) * 2006-11-20 2008-01-11 삼성전기주식회사 Nitride semiconductor light emitting device and method of manufacturing the same
KR20090077340A (en) * 2008-01-10 2009-07-15 고려대학교 산학협력단 Gallium nitride light emitting diode and method for manufacturing the same
KR20100130019A (en) * 2009-06-02 2010-12-10 삼성전자주식회사 Fabricating method of metal oxide layer, fabricated thin film transistor array substrate using the same and fabricating method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015034398A1 (en) 2013-09-09 2015-03-12 Общество С Ограниченной Ответственностью "Функциональные Наносистемы" Mesh-like micro- and nanostructure and method for producing same
WO2015050320A1 (en) 2013-10-04 2015-04-09 광주과학기술원 Electrode having excellent light transmittance, method for manufacturing same, and electronic element including same
US9735295B2 (en) 2013-10-04 2017-08-15 Gwangju Institute Of Science And Technology Electrode having excellent light transmittance, method for manufacturing same, and electronic element including same
CN104157749A (en) * 2014-08-19 2014-11-19 映瑞光电科技(上海)有限公司 ITO film preparation method and LED chip preparation method

Similar Documents

Publication Publication Date Title
TWI557937B (en) P-type doping layers for use with light emitting devices
CN109346576B (en) Light emitting diode epitaxial wafer and preparation method thereof
CN109786527B (en) Light emitting diode epitaxial wafer and manufacturing method thereof
CN109346583B (en) Light emitting diode epitaxial wafer and preparation method thereof
CN109411579B (en) Semiconductor device with graphene structure and preparation method thereof
CN110265514B (en) Growth method of light emitting diode epitaxial wafer and light emitting diode epitaxial wafer
CN111739989A (en) AlGaN-based deep ultraviolet LED epitaxial wafer and preparation method thereof
CN110364598B (en) Light emitting diode epitaxial wafer and manufacturing method thereof
CN109671817B (en) Light emitting diode epitaxial wafer and preparation method thereof
CN108598224B (en) Manufacturing method of light emitting diode epitaxial wafer and light emitting diode epitaxial wafer
CN109786513B (en) Epitaxial wafer of light emitting diode and manufacturing method thereof
CN109768126B (en) Manufacturing method of light-emitting diode epitaxial wafer
CN109346568B (en) Light emitting diode epitaxial wafer and preparation method thereof
CN101330121B (en) Method of producing nitride semiconductor light-emitting device
CN109087976B (en) Preparation method of light-emitting diode epitaxial wafer and light-emitting diode epitaxial wafer
JP2007109713A (en) Group iii nitride semiconductor light emitting element
KR20130027991A (en) Ito for transparent electrode and method for the same
CN107134517B (en) A kind of LED epitaxial growth methods
CN109411580B (en) Gallium nitride-based power device and preparation method thereof
TW201232824A (en) Transparent thin film, light emitting device comprising the same, and methods for preparing the same
CN109473521B (en) Light emitting diode epitaxial wafer and preparation method thereof
CN109686821B (en) Preparation method of epitaxial wafer of light-emitting diode
CN116565098A (en) Gallium nitride light-emitting diode epitaxial wafer and growth process thereof
TWI389338B (en) A light-emitting element manufacturing method, a compound semiconductor wafer, and a light-emitting element
CN107706278B (en) Preparation method and application of transparent electrode of ultraviolet light-emitting diode

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application