KR20130027475A - Ｍｅｍｓ 장치용 반도체 패키지 및 그 제조 방법 - Google Patents

Ｍｅｍｓ 장치용 반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20130027475A
KR20130027475A KR1020127025182A KR20127025182A KR20130027475A KR 20130027475 A KR20130027475 A KR 20130027475A KR 1020127025182 A KR1020127025182 A KR 1020127025182A KR 20127025182 A KR20127025182 A KR 20127025182A KR 20130027475 A KR20130027475 A KR 20130027475A
Authority
KR
South Korea
Prior art keywords
interposer
base
cavity
semiconductor package
leadframe
Prior art date
Application number
KR1020127025182A
Other languages
English (en)
Other versions
KR101443477B1 (ko
Inventor
치광 로
릭항 완
밍와 탐
Original Assignee
유보틱 인텔릭츄얼 프라퍼티 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유보틱 인텔릭츄얼 프라퍼티 컴퍼니 리미티드 filed Critical 유보틱 인텔릭츄얼 프라퍼티 컴퍼니 리미티드
Publication of KR20130027475A publication Critical patent/KR20130027475A/ko
Application granted granted Critical
Publication of KR101443477B1 publication Critical patent/KR101443477B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0061—Packages or encapsulation suitable for fluid transfer from the MEMS out of the package or vice versa, e.g. transfer of liquid, gas, sound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0257—Microphones or microspeakers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16151—Cap comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/1617—Cavity coating
    • H01L2924/16171—Material
    • H01L2924/16172—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/1679—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2201/00—Details of transducers, loudspeakers or microphones covered by H04R1/00 but not provided for in any of its subgroups
    • H04R2201/003—Mems transducers or their use

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)

Abstract

반도체 패키지 및 그 제조 방법을 제공한다. 반도체 패키지는 하나의 캐비티를 가진 베이스(130); 베이스(130)에 결합되되, 적어도 일부가 캐비티의 위에 위치됨으로써 베이스(130)와 함께 백챔버(108)를 형성하며, 백챔버 내부로의 제1 개구(142)를 가진 인터포저(120); 인터포저(120) 및 제1 개구(142) 위에 위치되는 미소기전 시스템 장치(105); 및 베이스(130)에 결합된 뚜껑(110)을 포함한다.

Description

ＭＥＭＳ 장치용 반도체 패키지 및 그 제조 방법{SEMICONDUCTOR PACKAGE FOR MEMS DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 전반적으로 반도체 패키징에 관한 것으로, 더 구체적으로는 미소기전 시스템(MEMS) 장치를 위한 패키징 및 그 제조 방법에 관한 것이다.
통상 반도체 장치는, 적대 환경으로부터 반도체 장치를 보호하고 집적회로 소자들 사이의 전기적 연결을 가능하게 하는 플라스틱 또는 세라믹 패키지 내에 밀폐되어 있다.
일부 반도체 장치들은, 밀폐된 반도체 장치가 제대로 작동하도록 반도체 패키지에 음향 또는 공기를 유입시킬 필요가 있는 에어 캐비티(공기 공동) 패키지와 같은, 특별한 패키징 요구사항이 있다. 에어 캐비티 패키지를 사용하는 반도체 장치의 한 예는 미소기전 시스템(MEMS) 마이크로폰이다. 기타 다른 MEMS 장치에도 유사한 에어 캐비티 패키지가 사용될 수 있다.
최근, 휴대폰에 대한 수요가 증가하고, MEMS 마이크로폰을 더 많은 휴대용 오디오 장치 및 디지털 카메라와 비디오 제품에 통합함에 따라, MEMS 마이크로폰에 대한 수요가 증가되어 왔다.
따라서, MEMS 장치용으로 개선된 반도체 또는 에어 캐비티 패키지에 대한 필요성 또는 잠재적 이점이 존재한다.
하기 도면들은 본 발명의 실시예들에 대한 추가 설명을 용이하게 하기 위해 제공된다.
도 1은 제1 실시예에 따른 반도체 패키지의 일예를 (도 2의) I-I선을 따라 절개한 횡단면도를 예시한다.
도 2는 제1 실시예에 따른, 도 1의 반도체 패키지의 평면, 정면, 좌측 등각투상도(isometric view)를 예시한다.
도 3은 제1 실시예에 따른, 도 1의 반도체 패키지의 저면, 정면, 좌측 등각투상도를 예시한다.
도 4는 제1 실시예에 따른 반도체 패키지의 제조 방법에 대한 일 실시예의 흐름도를 나타낸다.
도 5는 제1 실시예에 따른, 리드프레임(leadframe)이 제공된 후의 반도체 패키지에 대한 일예의 평면, 정면, 좌측 등각투상도를 예시한다.
도 6은 제1 실시예에 따른, 리드프레임 둘레에 비-전기 전도성 재료가 제공된 후의, 도 5의 반도체 패키지에 대한 일예의 평면, 정면, 좌측 등각투상도를 예시한다.
도 7은 제1 실시예에 따른, 리드프레임 둘레에 비-전기 전도성 재료가 제공된 후의, 도 5의 반도체 패키지를 (도 6의) VII-VII선을 따라 절개한 횡단면도를 예시한다.
도 8은 제1 실시예에 따른, 실장 패드를 형성하기 위한 부착재가 제공된 후의, 도 5의 반도체 패키지의 일예에 대한 평면, 정면, 좌측 등각투상도를 예시한다.
도 9는 제1 실시예에 따른, 실장 패드를 형성하기 위한 부착재가 제공된 후의, 도 5의 반도체 패키지를 (도 8의) IX-IX선을 따라 절개한 횡단면도를 예시한다.
도 10은 제1 실시예에 따른, 인터포저가 베이스에 결합된 후의 도 5의 반도체 패키지의 일예에 대한 평면, 정면, 좌측 등각투상도를 예시한다.
도 11은 제1 실시예에 따른, 인터포저가 베이스에 결합된 후의, 도 5의 반도체 패키지를 (도 10의) XI-XI선을 따라 절개한 횡단면도를 예시한다.
도 12는 제1 실시예에 따른, 적어도 하나의 MEMS 장치와 적어도 하나의 전기부품(electrical component)이 인터포저에 결합된 후의, 도 5의 반도체 패키지의 일예에 대한 평면, 정면, 좌측 등각투상도를 예시한다.
도 13은 제1 실시예에 따른, 적어도 하나의 MEMS 장치와 적어도 하나의 전기부품이 인터포저에 결합된 후의, 도 5의 반도체 패키지를 (도 12의) XIII-XIII선을 따라 절개한 횡단면도를 예시한다.
도 14는 제1 실시예에 따른, 인터포저, MEMS 장치, 전기부품 및 리드프레임이 와이어 본딩된 후의, 도 5의 반도체 패키지의 일예에 대한 평면, 정면, 좌측 등각투상도를 예시한다.
도 15는 제1 실시예에 따른, 인터포저, MEMS 장치, 전기부품 및 리드프레임이 와이어 본딩된 후의, 도 5의 반도체 패키지를 (도 14의) XV-XV선을 따라 절개한 횡단면도를 예시한다.
도 16은 제1 실시예에 따른, 에폭시가 뚜껑에 도포된 후의 뚜껑의 횡단면도를 예시한다.
도 17은 제2 실시예에 따른 반도체 패키지의 횡단면도를 예시한다.
도 18은 제3 실시예에 따른 반도체 패키지의 베이스의 평면도를 예시한다.
도 19는 제3 실시예에 따른, 도 18의 베이스의 저면도를 예시한다.
도 20은 제3 실시예에 따른, 도 18의 베이스의 측면도를 예시한다.
도 21은 제3 실시예에 따른, 도 18의 베이스를 (도 18의) XXI-XXI선을 따라 절개한 횡단면도를 예시한다.
도 22는 제3 실시예에 따른, 도 18의 베이스를 (도 18의) XXII-XXII선을 따라 절개한 횡단면도를 예시한다.
도 23은 제3 실시예에 따른, 도 18의 베이스의 정면도를 예시한다.
도 24는 제3 실시예에 따른, 도 18의 반도체 패키지의 인터포저의 평면도를 예시한다.
도 25는 제4 실시예에 따른 반도체 패키지의 베이스의 평면도를 예시한다.
도 26은 제4 실시예에 따른, 도 25의 반도체 패키지의 인터포저의 평면도를 예시한다.
도 27은 제5 실시예에 따른 반도체 패키지의 일예에 대한 횡단면도를 예시한다.
간단하고 명료한 예시를 위해, 도면들은 일반적 방식의 구조를 예시하며, 잘 알려진 특징 및 기술에 대한 설명과 상세사항은 생략함으로써 본 발명을 불필요하게 모호하게 만드는 것을 피하도록 하였다. 또한, 도면에 있는 구성요소들이 반드시 일정한 비례로 축소 또는 확대 도시된 것은 아니다. 예를 들어, 본 발명의 실시예들을 더 잘 이해하는데 도움이 되도록, 도면에 있는 일부 구성요소들의 치수는 다른 구성요소들에 비해 과장될 수 있다. 서로 다른 도면들에서의 동일한 참조번호는 동일한 구성요소를 가리킨다.
설명서와 청구항에서의 용어들 “제1”, “제2”, “제3”, “제4” 등(있다면)은 유사한 구성요소들을 구별하는데 사용되는 것으로, 특정한 순차적 또는 연대적 순서를 반드시 기술하는 것은 아니다. 이러한 용어들을 적절한 상황 하에 구별없이 공용함에 따라 본원에 기술되는 실시예들이, 예를 들어, 본원에 예시 또는 기술된 것들 외의 순서대로 수행될 수 있음을 이해해야 한다. 또한, 용어 “포함” 및 “구비” 및 이들의 모든 변형어는 비배타적으로 포괄하고자 하는 것으로, 구성요소 목록을 포함하는 공정, 방법, 시스템, 물품, 디바이스 또는 장치가 반드시 이들 구성요소로 국한되는 것이 아니라, 이러한 공정, 방법, 시스템, 물품, 디바이스, 또는 장치에 대해 명확하게 열거되지 않았거나 내재되지 않는 기타 다른 구성요소들을 포함할 수 있도록 함이다.
설명서와 청구항에서의 용어들 “좌측”, “우측”, “정면”, “배면”, “상부”, “저부”, “위”, “아래” 등(있다면)은 설명을 목적으로 사용된 것으로, 반드시 영구적인 상대적 위치를 설명하는 것은 아니다. 이러한 용어들을 적절한 상황 하에 구별없이 공용함에 따라 본원에 기술되는 실시예들이, 예를 들어, 본원에 예시 또는 기술된 방향 외의 다른 방향대로 수행될 수 있음을 이해해야 한다.
용어들 “결합시키다(couple)”, “결합된”, “결합들”, “결합” 등은 둘 이상의 구성요소 또는 신호를 전기적, 기계적, 및/또는 다른 방식으로 연결시키는 것을 가리킴을 폭넓게 이해해야 한다. 둘 이상의 전기적 구성요소들은 기계적 또는 다른 방식으로 결합된 것이 아닌 전기적으로 결합될 수 있고; 둘 이상의 기계적 구성요소들은 전기적 또는 다른 방식으로 결합된 것이 아닌 기계적으로 결합될 수 있으며; 둘 이상의 전기적 구성요소들은 전기적 또는 다른 방식으로 결합된 것이 아닌 기계적으로 결합될 수 있다. 결합은 임의의 기간 동안, 예컨대, 영구적 또는 반영구적 또는 일시적으로만을 위한 것일 수 있다.
“전기적 결합” 등은 폭넓게 이해되어야 하며, 파워 신호, 데이터 신호, 및/또는 다른 종류 또는 조합의 전기 신호들을 막론하고 어떠한 전기 신호든 이용하는 결합을 포함한다. “기계적 결합” 등은 폭넓게 이해되어야 하며, 모든 종류의 기계적 결합을 포함한다.
“결합”이란 용어 가까이에 “분리가능하게”, “분리가능한” 등이란 용어가 쓰이지 않았다고 해서 해당 결합 등이 분리가능하거나 분리가능하지 않다는 것을 의미하는 것은 아니다.
일부 실시예에서, 반도체 패키지는 (a) 하나의 캐비티를 가진 베이스; (b) 베이스에 결합되되, 적어도 일부가 캐비티의 위에 위치됨으로써 베이스와 함께 백챔버를 형성하며, 백챔버 내부로의 제1 개구(opening)를 가진 인터포저; (c) 인터포저 및 제1 개구 위에 위치되는 미소기전 시스템 장치; 및 (d) 베이스에 결합된 뚜껑을 포함할 수 있다.
다른 실시예에서, 에어 캐비티 패키지는 (a) (1) 하나 이상의 리드(lead)를 가진 리드프레임과 (2) 하나의 캐비티를 가지며 상기 하나 이상의 리드를 적어도 일부 둘러싸는 플라스틱 재료를 가진 기판; (b) 제1 개구를 가지며, 상기 기판에 결합되되, 플라스틱 재료와 함께 제1 내부 공간을 형성하도록 캐비티를 위한 상부(top)를 제공하는 금속 인터포저; (c) 적어도 일부가 금속 인터포저의 제1 개구 위에 위치되는 미소기전 시스템 마이크로폰; (d) 금속 인터포저 위에 위치되는 하나 이상의 반도체 장치; 및 (e) 하나 이상의 리드 중 첫 번째 리드에 전기적으로 결합되며 상기 기판에 기계적으로 결합되는 리드를 포함할 수 있다.
또 다른 실시예는 반도체 패키지의 제조 방법을 개시할 수 있다. 상기 방법은 리드프레임을 제공하는 단계; 베이스를 형성하기 위해 리드프레임 둘레에 비-전기 전도성 재료를 제공하는 단계; 하나의 개구를 가진 인터포저를 제공하는 단계; 인터포저를 베이스에 결합시키되 인터포저와 베이스가 함께 백챔버를 형성하도록 결합시키는 단계; 적어도 하나의 미소기전 시스템 장치를 제공하는 단계; 및 상기 적어도 하나의 미소기전 시스템 장치를 인터포저에 결합시키되, 적어도 일부가 상기 개구 위에 위치되도록 결합시키는 단계를 포함할 수 있다.
도면을 참조하면, 도은 제1 실시예에 따른 반도체 패키지(100)를 (도 2의) I-I선을 따라 절개한 횡단면도를 예시한다. 도 2는 제1 실시예에 따른 반도체 패키지(100)의 평면, 정면, 좌측 등각투상도를 예시한다. 도 3은 제1 실시예에 따른 반도체 패키지(1000의 저면, 정면, 좌측 등각투상도를 예시한다. 반도체 패키지(100)는 단지 예시적인 것일 뿐, 본원에 제공된 실시예들에 국한되지 않는다. 반도체 패키지(100)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에서, 에어 캐비티 패키지 또는 반도체 패키지(100)는 인쇄회로기판(PCB)(미도시됨)에 전기적으로 결합되도록 구성될 수 있다. 반도체 패키지(100)는 (a) 뚜껑(110); (b) 하나의 캐비티(639)(도 6)를 가진 베이스(130); (c) 인터포저(120); (d) 적어도 하나의 MEMS 장치(105); (d) 적어도 하나의 전기부품(106); 및 (e) 하나 이상의 와이어(144, 145, 146, 147, 및 1448(도 14))를 포함할 수 있다. 인터포저(120)는 베이스(130)와 별개로 또는 비일체식으로 형성된 부재일 수 있다. 일부 예에서, 반도체 패키지(100)는 적어도 하나의 전기부품(106)을 포함하지 않는다.
일부 예에서, MEMS 장치(105)는 휴대폰 및 다른 오디오-관련 적용분야에서 흔히 보이는 MEMS 마이크로폰일 수 있다. 다른 예에서, MEMS 장치(105)는 다른 종류의 반도체 센서, 이를테면 고도계, 화학물질 센서, 또는 광센서를 포함할 수 있다.
전기부품(106)은 주문형 반도체(ASIC)일 수 있다. 다른 예에서, 전기부품(106)은 수동장치(예컨대, 커패시터, 저항기, 또는 인덕터) 또는 단일 능동장치(예컨대, 전력용 트랜지스터)일 수 있다. 또 다른 실시예에서, 전기부품(106)은 하나 이상의 ASIC 또는 하나 이상의 수동장치일 수 있다. 일부 예에서, 와이어(145 및 146)는 전기부품(106)을 MEMS 장치(105)에 전기적으로 결합시킬 수 있다.
일부 예에서, 베이스(130)는 (a) 리드프레임(132); (b) 개공(aperture)들(638(도 6), 641(도 6), 및 736(도 7))을 가진 비-전기 전도성 재료(131); 및 (c) 적어도 일부가 개공(641(도 6) 및 736(도 7) 안에 각각 위치된 실장 패드(133 및 134)를 포함할 수 있다. 개공(638(도 6))으로 인해 리드프레임(132)에 엑세스가 부여되므로, 와이어(예컨대, 와이어(144, 147, 및 1448(도 14))를 사용하여 리드프레임(132)을 MEMS 장치(105), 전기부품(106), 및/또는 인터포저(120)에 전기적으로 결합시킬 수 있다. 실장 패드(133)(예컨대, 반도체 패키지(100) 상의 외부연결된 랜드 또는 표면 실장 패드)는 예를 들어 표면 실장 접착 기술(SMT), 솔더 볼, 또는 플립 칩 기술을 통해 반도체 패키지(100)를 PCB(미도시됨)에 결합시키는데 사용될 수 있다.
다수의 실시예에서, 리드프레임(132)은 전기 리드(581, 582, 583, 및 584(도 5))를 포함할 수 있다. 일 실시예에서, 전기 리드(582 및 583)는 접지될 수 있다. 리드(581)는 전원에 연결될 수 있으며, 리드(584)는 전기 신호 리드일 수 있다. 다른 예에서, 리드(581, 582, 583, 및 584)는 상이한 용도를 가질 수 있다.
다양한 실시예에서, 전기 리드(581, 582, 583, 및 584)의 두께는 대략 0.13 밀리미터(mm)이고, 길이와 폭은 대략 0.20mm일 수 있다. 일 실시예에서, 전기 리드(581, 582, 583, 및 584)는 직각모양의 모서리를 가질 수 있다. 그러나, 본 발명은 전기 리드(581, 582, 583, 및 584)의 임의의 특정 재료, 크기 또는 두께로 제한받지 않는다.
일부 예에서, 비-전기 전도성 재료(131)는 리드프레임(132) 둘레에 위치될 수 있다. 또한, 비-전기 전도성 재료는 저부(125)와 선반부(137)가 있는 캐비티(639)(도 6)를 가질 수 있다. 선반부(137)는, 인터포저(120)가 안착되어 선반부(137)에 기계적으로 결합될 수 있도록 설계될 수 있다. 인터포저(120)가 선반부(137)에 결합되면, 비-전기 전도성 재료(131)와 인터포저(120) 사이에는 백챔버(180)가 형성된다. 예를 들어, 인터포저(120)는 캐비티(639)의 지붕(top)으로 역할하여 실내 공간(즉, 백챔버(108))을 형성할 수 있다. 베이스(130) 내에 백챔버(108)를 포함함으로써 MEMS 장치(105)의 성능을 개선할 수 있다.
다수의 실시예에서, 저부(125)는 비-전기 전도성 재료(131)의 하부 표면(126)으로부터 측정하였을 때 제1 높이(예컨대, 0.20mm)를 가질 수 있고; 선반부(137)는 하부 표면(126)으로부터 측정하였을 때 제2 높이(예컨대, 0.30mm)를 가질 수 있으며; 비-전기 전도성 재료의 상부 표면(127)은 하부 표면(126)으로부터 측정하였을 때 제3 높이(예컨대, 0.40mm)를 가질 수 있다. 따라서, 제1 높이는 제2 높이보다 낮을 수 있고, 제2 높이는 제3 높이보다 낮을 수 있다. 또한, 인터포저(120)는 제1 두께(예컨대, 0.10mm 또는 0.065mm)를 가질 수 있다. 일부 예에서, 제1 두께는 실질적으로 제2 높이와 제3 높이 사이의 차이와 같거나 적다.
일부 실시예에서, 비-전기 전도성 재료(131)는 LCP(액정 폴리머) 플라스틱, PEEK(폴리에테르에테르케톤) 플라스틱, ABS(아크릴로니트릴 부타디엔 스티렌) 플라스틱, PCV(염화폴리비닐) 플라스틱, PCB(폴리염화 바이페닐) 플라스틱, 에폭시 수지, BT(비스말레이미드 트리아진 수지) 라미네이트, 유기 라미네이트, 또는 이와 동등한 것을 포함할 수 있다. 일부 예에서, LCP는 물질의 강성도, (특히 고온에서) 수축률이 낮은 양호한 치수안정성, 및 두께가 얇은 부분에서의 양호한 몰드 흐름(예컨대, 박벽 기능) 덕분에 기타 다른 재료보다 선호된다.
다수의 실시예에서, 인터포저(120)는 MEMS 장치(105) 및/또는 전기부품(106)을 접지시키거나, 전원에 전기결합하거나, 전기 신호에 전기결합하는데 사용될 수 있다. MEMS 장치(105) 및 전기부품(106)을 인터포저(120) 위에 배치시킬 수 있다. 다양한 실시예에서, MEMS 장치(105) 및/또는 전기부품(106)을 인터포저(120)에 전기적으로 결합시킬 수 있다. 이들 예에서는, 와이어(144)를 사용하여 인터포저(120)를 리드프레임(132)에 전기적으로 결합시킴으로써, MEMS 장치(105) 및/또는 전기부품(106)을 리드프레임(132)에 전기적으로 연결시킬 수 있다.
다수의 예에서, 인터포저(120)는 백챔버(108)와 내부 캐비티(107)를 상호연결시키는 하나의 개공(142)을 가진다. 일부 예에서, MEMS 장치(105)의 적어도 일부는 개공(142)의 위에 위치된다. MEMS 장치(105)는 내부 캐비티(107)와 개공(142) 사이에 하나의 개구(143)를 가질 수 있다. 일부 예에서, 개공(142)과 개구(143) 각각의 직경은 0.50mm일 수 있다. 다른 예에서, 개공(142)과 개구(143)는 상이한 크기를 가질 수 있다. 같은 실시예 또는 다른 실시예에서, MEMS 장치(105)는 개구(143) 안에 멤브레인(139)을 구비할 수 있다. 도시된 예에서, 멤브레인(139)은 MEMS 장치(105)의 상부측에 위치되며, 개구(143)는 개공(142) 내부로 열려 있다.
같은 실시예 또는 다른 실시예에서, 인터포저(120)는 한 편의 금속일 수 있다. 예를 들어, 인터포저(120)는 구리 합금 또는 스테인레스강(예컨대, 스테인레스강(304))일 수 있다. 다양한 예에서, 인터포저(120)의 두께는 얇으므로, 기타 다른 금속보다 강철이 바람직한데 그 이유는 강철의 강도 덕분에 인터포저가 백챔버(108) 안쪽으로 쳐지지 않기 때문이다. 다른 예에서, 인터포저(120)는 플라스틱로 제조되며, 금속(예컨대, 구리 또는 금)으로 코팅될 수 있다. 다른 예에서, 인터포저(120)는 인쇄회로기판이거나 플렉스 회로(예컨대, Kapton? 회로)일 수 있다.
도 10에 예시된 바와 같이, 다수의 실시예에서, 인터포저(120)는 대체로 직사각형이며 그로부터 2개의 와이어 본딩 영역(1049)이 돌출되는 본체(1048)를 가질 수 있다. 와이어(144)는 도 14에 예시된 바와 같이 와이어 본딩 영역들(1049) 중 하나에서 인터포저(120)에 결합될 수 있다. 다른 예에서, 인터포저(120)는 다른 형상, 이를테면 원, 정사각형, 불규칙한 형상, 또는 이들이 조합된 형상을 가질 수 있다. 같은 실시예 또는 다른 실시예에서, 인터포저(120)에는 와이어 본딩 영역이 없거나, 1개 또는 3개 이상 있을 수 있다.
도 1을 다시 참조하면, 뚜껑(110)과 베이스(130) 사이에 내부 캐비티(107)가 생기도록 뚜껑(110)을 베이스(130)에 결합시킬 수 있다. MEMS 장치(105)와 전기부품(106)을 내부 캐비티(107) 안에 위치시킬 수 있다. 비-전기 전도성 에폭시 또는 그의 동등물, 및 솔더 또는 전도성 에폭시 둘 다 사용하여 뚜껑(110)과 베이스(130)를 결합시켜, 뚜껑(110)을 리드프레임(132)에 전기적으로 결합(및 접지)시키는데 필요한 전기 접속을 제공할 수 있다. 도 1 내지 도 3에 도시된 예에서는, 실장 패드(134)를 사용하여 뚜껑(110)을 리드프레임(132)에 전기적으로 결합시킨다.
다수의 예에서, 뚜껑(110)은 포트 홀(port hole) 또는 음향 홀(140)을 가질 수 있다. 많은 MEMS 장치가 음향, 공기압, 외부 유체, 공기-함유 화학물질 등을 받기 위한 경로를 필요로 하기 때문에 음향 홀(140)을 뚜껑(110) 내에 포함시킬 수 있다. 다양한 실시예에서, 음향 홀(140)은 입자, 먼지, 부식성 가스, 및 습기와 같은 환경적 위험요소들이 내부 캐비티(107)로 들어가는 것을 막기 위한 코팅을 포함할 수 있다. 다수의 실시예에서, 음향 홀(140)은 뚜껑(110)의 상부 내에 위치한다. 다른 실시예에 의하면, 음향 홀(140)은 뚜껑(110) 또는 베이스(130)의 측면들에 위치할 수 있다.
일부 예에서, 뚜껑(110)은 금속일 수 있다. 금속 뚜껑은 고주파 차폐용으로 사용될 수 있다. 예를 들어, 뚜껑(110)은 강철, 구리 합금, 알루미늄 합금, 납땜가능한 금속 마무리재와의 철 합금, (예컨대, 무전해 도금 또는 도장에 의해 형성된) 금속 코팅을 가진 플라스틱(예컨대, LCP), 또는 (예컨대, 이송성형 또는 사출성형에 의해 형성된) 전도성 복합재를 포함할 수 있다. 일부 예에서는, 금속 뚜껑이 더 큰 전자기파 차폐효과를 제공할 수 있기 때문에 금속 뚜껑을 사용할 수 있다. 다른 예에서는, 금속 코팅을 가진 LCP를 사용할 수 있는데 그 이유는 금속 코팅이 전기접속 또는 신호의 상호연결로 사용될 수 있기 때문이다.
도 4는 제1 실시예에 따른 반도체 패키지의 제조 방법(400)에 대한 일 실시예의 흐름도를 나타낸다. 방법(400)은 단지 예시적인 것일 뿐 본원에 제공된 실시예들에 국한되지 않는다. 방법(400)은 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
도 4를 참조하면, 방법(400)은 리드프레임을 제공하는 조작(451)을 포함한다. 도 5는 제1 실시예에 따른, 리드프레임(132)이 제공된 후의 반도체 패키지에 대한 일예의 평면, 정면, 좌측 등각투상도를 예시한다. 리드프레임(132)은 시트지(sheet stock)를 스트립 또는 어레이 형태로 절단, 스탬핑 또는 식각함으로써 형성가능하다. 리드프레임(132)을 형성하는 시트지는 구리 또는 알루미늄과 같은 전도성 금속일 수 있으며, 기타 다른 금속 또는 합금을 사용할 수도 있다. 도 5에는 리드프레임(132)이 4개의 개별적 전기 리드(581, 582, 583, 및 584)를 포함하는 예가 도시되어 있다. 다른 예에서, 리드프레임은 각각 도 20과 도 27의 리드프레임(2032 또는 2732)과 유사하거나 동일할 수 있다.
일부 예에 의하면, 이러한 조작(451)에는 리드프레임을 세정시키는 작업이 포함될 수 있다. 예를 들어, 방법(400)을 진행하기 전에, 리드프레임의 표면으로부터 산화물 및 기타 다른 오염물질을 제거하기 위해 플라즈마 세정 공정을 이용하여 리드프레임(132)을 세정시킬 수 있다.
도 4를 다시 참조하면, 방법(400)은 리드프레임 둘레에 비-전기 전도성 재료를 제공하여 베이스를 형성하는 조작(452)으로 계속된다. 도 6은 제1 실시예에 따른, 리드프레임(132) 둘레에 비-전기 전도성 재료(131)가 제공된 후의 반도체 패키지에 대한 일예의 평면, 정면, 좌측 등각투상도를 예시한다. 도 7은 제1 실시예에 따른, 리드프레임(132) 둘레에 비-전기 전도성 재료(131)가 제공된 후의 반도체 패키지(100)를 (도 6의) VII-VII선을 따라 절개한 횡단면도를 예시한다. 도 6과 도 7에 도시된 바와 같이, 비전도성 재료(131)는 선반부(137)와 하나 이상의 개공(736, 638 및 641)이 마련된 내부 캐비티(107)를 가질 수 있다. 일부 예에서, 이러한 조작(452)으로 형성된 베이스는 각각 도 1, 도 17 및 도 18의 베이스(130, 1730 또는 1830)와 유사하거나 동일할 수 있다.
일부 실시예에 의하면, 리드프레임 둘레에 비-전기 전도성 재료를 제공하는 조작은 리드프레임 둘레에 플라스틱을 성형시키는 작업을 포함할 수 있다. 예를 들어, 이송성형 또는 사출성형 공정을 사용할 수 있다. 일부 실시예에서, 비-전기 전도성 재료는 LCP 플라스틱, PEEK 플라스틱, ABS 플라스틱, PCV 플라스틱, PCB 플라스틱, 에폭시 수지, BT 라미네이트, 유기 라미네이트, 또는 동등물일 수 있다.
다시 도 4를 참조하면, 방법(400)은 부착재를 제공하여 하나 이상의 실장 패드를 형성하는 조작(453)을 더 포함한다. 도 8은 제1 실시예에 따른, 실장 패드(133 및 134)를 형성하기 위한 부착재가 제공된 후의 반도체 패키지(100)의 일예에 대한 평면, 정면, 좌측 등각투상도를 예시한다. 도 9는 제1 실시예에 따른, 실장 패드(133 및 134)를 형성하기 위한 부착재가 제공된 후의 반도체 패키지(100)를 (도 8의) IX-IX선을 따라 절개한 횡단면도를 예시한다. 도 8과 도 9를 참조하면, 전도성 재료를 베이스(130)에 도포시켜 실장 패드(133 및 134)를 형성한다. 실장 패드(134)는 (도 4의) 조작(462)에서 뚜껑(110)에 결합시킬 수 있다. 실장 패드(133)는 반도체 패키지(100)를 예를 들면 SMT 기술로 PCB에 결합시키는데 사용될 수 있다.
일부 실시예에서, 부착재의 적어도 일부를 개공(641 및 736(도 7))에 제공하여 실장 패드(134 및 133)를 각각 형성할 수 있다. 예를 들어, 실장 패드(133)는 개공(736) 내에 솔더를 스크린 인쇄법 또는 솔더 범핑법으로 제공함으로써 형성가능하다. 실장 패드(134)는 개공(641) 내에 솔더 또는 전도성 에폭시를 (스크린 인쇄법, 솔더 범핑법, 솔더 분산법 또는 전도성 에폭시 분산법으로) 제공함으로써 형성가능하다. 다른 실시예에서는, 실장 패드(133 또는 134)를 형성하는 조작이 필요하지 않을 수 있으며, 조작(453)의 적어도 일부를 생략할 수 있다.
다시 도 4를 참조하면, 방법(400)은 인터포저를 제공하는 조작(454)을 포함한다. 일부 예에서, 인터포저는 각각 도 1, 도 17 및 도 24의 인터포저(120, 1720 또는 2420)와 유사하거나 동일할 수 있다.
방법(400)은 인터포저를 베이스에 결합시키는 조작(455)으로 계속된다. 도 10은 제1 실시예에 따른, 인터포저(120)가 베이스(130)에 결합된 후의 반도체 패키지(100)의 일예에 대한 평면, 정면, 좌측 등각투상도를 예시한다. 도 11은 제1 실시예에 따른, 인터포저(120)가 베이스(130)에 결합된 후의 반도체 패키지(100)를 (도 10의) XI-XI선을 따라 절개한 횡단면도를 예시한다. 도 10과 도 11을 참조하면, 인터포저(120)를 베이스(130)에 결합시키면, 백챔버(108)가 형성되며, 이때 인터포저(120)는 백챔버(108)의 상부에 위치한다.
일부 예에서는, 인터포저(120)를 비-전기 전도성 재료(131)에 결합시킬 수 있다. 인터포저(120)를 선반부(137)에 안착시키고, 접착제(미도시됨)를 사용하여 비-전기 전도성 재료(131)에 기계적으로 결합시킬 수 있다. 일부 예에서는, 접착성 필름(예컨대, B-단계화가능한 접착성 필름), 전도성 에폭시 및/또는 비전도성 에폭시를 사용하여 인터포저(120)를 비-전기 전도성 재료(131)에 결합시킬 수 있다.
다른 실시예에 의하면, 인터포저(120)를 베이스(130)의 전기전도성 부분에 부착시킬 수 있다. 예를 들어, 도 17에 예시된 바와 같이, 선반부(137)(도 1)를 전기전도성 선반부(1737)로 대체할 수 있다. 이러한 예에서는, 전기전도성 접착제를 사용하여 인터포저(1720)를 전기전도성 선반부(1737)에 전기적, 기계적으로 결합시킬 수 있다. 이러한 예에서는, 인터포저(1720)를 베이스(1730)에 결합시키면 인터포저(1720)와 베이스(1730) 사이의 전기적 연결이 생성되며, 인터포저(1720)를 리드프레임(1732)에 전기적으로 결합시키기 위한 와이어 본드가 필요없다.
다시 도 4를 참조하면, 방법(400)은 인터포저에 대한 베이스의 접착성 커플링을 경화시키는 조작(456)으로 계속된다. 일부 예에서는, 조작(455) 중에 도포시킨 접착제를 경화시킬 필요가 있다. 예를 들어, 에폭시를 사용하였다면, 대략 섭씨 175도(175℃)에서 대략 60분간 에폭시를 경화할 수 있다. 추가 예로는, 접착제의 완전 경화를 확실히 하기 위해 다른 경화 구조(profile)를 사용할 수 있다. 또 다른 실시예에 의하면, 경화작업이 요구되지 않는 방법을 이용하여 베이스와 인터포저를 인터포저에 결합시키는 경우에는, 조작(456)을 생략할 수 있다.
다시 도 4를 참조하면, 방법(400)은 적어도 하나의 MEMS 장치 및/또는 적어도 하나의 전기부품을 제공하는 조작(457)을 포함한다. 일부 예에서, 적어도 하나의 MEMS 장치 및 적어도 하나의 전기부품은 도 1의 MEMS 장치(105) 및 전기부품(106)과 유사하거나 동일할 수 있다.
방법(400)은 인터포저에 상기 적어도 하나의 MEMS 장치와 적어도 하나의 전기부품을 결합시키는 조작(458)으로 계속된다. 도 12는 제1 실시예에 따른, MEMS 장치(105)와 전기부품(106)이 인터포저(120)에 결합된 후의, 반도체 패키지(100)의 일예에 대한 평면, 정면, 좌측 등각투상도를 예시한다. 도 13은 제1 실시예에 따른, MEMS 장치(105)와 전기부품(106)이 인터포저(120)에 결합된 후의, 반도체 패키지(100)를 (도 12의) XIII-XIII선을 따라 절개한 횡단면도를 예시한다. 에폭시를 사용하여 MEMS 장치(105)와 전기부품(106)을 인터포저(120)에 결합시킬 수 있다. 일부 예에서는, MEMS 장치(105)와 전기부품(106)을 인터포저(120) 상으로 선택 및 배치(pick-and-place) 할 수 있다. 같은 예 또는 다른 예에서는, 다이 부착용 에폭시를 사용하여 MEMS 장치(105)와 전기부품(106)을 인터포저(120)에 결합시킨다.
도 1과 도 12 내지 도 15에 나타낸 실시예에서는 하나의 MEMS 장치와 하나의 전기부품을 도시하였지만, 둘 이상의 MEMS 장치와 둘 이상의 전기부품이 포함될 수 있다.
다시 도 4를 참조하면, 방법(400)은 인터포저에 MEMS 장치 및/또는 전기부품을 결합시키는데 사용된 접착제를 경화시키는 조작(459)으로 계속된다. 일 부 예에서는, 조작(458)에 적용되는 접착제를 경화시킬 필요가 있다. 예를 들어, 에폭시를 사용하였다면, 대략 섭씨 175도(175℃)에서 대략 60분간 에폭시를 경화할 수 있다. 추가 예로는, 접착제의 완전 경화를 확실히 하기 위해 다른 경화 구조(profile)를 사용할 수 있다. 또 다른 실시예에 의하면, 경화작업이 요구되지 않는 방법을 이용하여 MEMS 장치와 전기부품을 인터포저에 결합시키는 경우에는, 조작(459)을 생략할 수 있다.
방법(400)은 인터포저, 적어도 하나의 MEMS 장치, 적어도 하나의 전기부품, 및 리드프레임을 와이오 본딩시키는 조작(460)으로 계속된다. 도 14는 제1 실시예에 따른, 인터포저(120), MEMS 장치(105), 전기부품(106) 및 리드프레임(132)이 와이어 본딩된 후의, 반도체 패키지(100)의 일예에 대한 평면, 정면, 좌측 등각투상도를 예시한다. 도 15는 제1 실시예에 따른, 인터포저(120), MEMS 장치(105), 전기부품(106) 및 리드프레임(132)이 와이어 본딩된 후의, 반도체 패키지(100)를 (도 14의) XV-XV선을 따라 절개한 횡단면도를 예시한다.
도 14와 도 15에 도시된 예에서, MEMS 장치(105)는 와이어(145 및 146)를 사용하여 전기부품(106)에 와이어 본딩된다. 전기부품(106)은 와이어(144 및 147)를 사용하여 리드프레임(132)에 와이어 본딩된다. 인터포저(120)는 와이어(1448(도 14))를 사용하여 리드프레임(132)에 와이어 본딩된다. 다른 예에서는, 기타 다른 조합의 와이어 본딩이 사용가능하다. 예를 들어, MEMS 장치(105)는 리드프레임(132)이나 인터포저(120)에 와이어 본딩될 수 있다. 다른 실시예에서는, 와이어 본딩을 이용하지 않고, 솔더볼, 플립 칩 기술 등으로 대체한다. 같은 실시예 또는 다른 실시예에 의하면, 전도성 접착제를 사용하여 인터포저를 리드프레임에 전기적으로 결합시킬 수 있다.
다시 도 4를 참조하면, 방법(400)은 뚜껑을 제공하는 조작(461)을 포함한다. 일부 예에서, 뚜껑은 도 1의 뚜껑(110)과 유사하거나 동일할 수 있다.
다시 도 4를 참조하면, 방법(400)은 뚜껑에 접착제를 도포한 후 뚜껑을 베이스에 결합시키는 조작(462)으로 계속된다. 여기에 사용된 바와 같이, “뚜껑을 베이스에 결합(시킨다)”는 뚜껑이 베이스에 결합되는 과정은 물론, 베이스가 뚜껑에 결합되는 과정도 가리킨다. 도 16은 제1 실시예에 따른, 접착제(129)가 뚜껑(110)에 도포된 후의 뚜껑(110)의 횡단면도를 예시한다. 일부 예에서, 뚜껑(110)은 금속일 수 있다. 예를 들어, 뚜껑(100)은 구리 합금, 알루미늄 합금, 납땜가능한 금속 마무리재와의 철 합금, (예컨대, 무전해 도금 또는 도장에 의해 형성된) 금속 마무리재를 가진 플라스틱, 또는 (예컨대, 이송성형 또는 사출성형에 의해 형성된) 전도성 복합재를 포함할 수 있다. 일부 예에서는, 베이스(130) 상에 미리 형성된 실장 패드(133)를 역류(reflow)시켜, 뚜껑(110)의 단부를 솔더 플럭스로 코팅할 수 있다. 다른 예에서는, 전도성 접착제 및/또는 비-전기 전도성 접착제를 사용하여 뚜껑(110)을 베이스(130)에 결합시킬 수 있다.
다시 도 4를 참조하면, 방법(400)은 리드와 베이스를 결합하고 있는 접착제를 경화시키는 조작(463)으로 계속된다. 일부 예에서는, 조작(462) 중에 도포시킨 접착제를 경화시킬 필요가 있다. 예를 들어, 에폭시를 사용하였다면, 대략 섭씨 175도(175℃)에서 대략 60분간 에폭시를 경화할 수 있다. 추가 예로는, 접착제의 완전 경화를 확실히 하기 위해 다른 경화 구조를 사용할 수 있다. 또 다른 실시예에 의하면, 경화작업이 요구되지 않는 방법을 이용하여 리드와 베이스를 결합시키는 경우에는, 조작(463)을 생략할 수 있다.
방법(400)은 반도체 패키지들을 개별화(singulate)시키는 조작(464)으로 계속된다. 일부 예에서, 반도체 패키지(100)는 둘 이상의 반도체 패키지들로 된 세트의 일부로서 제조된다. 조작(451)에서 리드프레임이 제공되었다면, 둘 이상의 반도체 패키지는 함께 결합된다. 조작(464)에서는, 이들 둘 이상의 반도체 장치의 리드프레임들을 서로 분리시킨다. 일부 예에서는, 트림 및 소잉 방법을 이용하여 반도체 패키지들을 개별화시킬 수 있다. 다른 예에서는, 펀치 및 소잉 방법을 이용하여 반도체 패키지들을 개별화시킬 수 있다.
방법(400)은 반도체 패키지를 베이크하는 조작(465)으로 계속된다. 예를 들면, 반도체 패키지(100)를 대략 125℃에서 대략 240분간 베이크하여 수분을 제거할 수 있다. 최종 제품의 요구조건에 따라, 다른 베이크 공정을 이용하여도 된다.
다른 실시예와 관련하여, 도 17은 제2 실시예에 따른 반도체 패키지(1700)의 횡단면도를 예시한다. 일부 실시예에서, 에어 캐비티 패키징 또는 반도체 패키지(1700)는 인쇄회로기판(PCB)(미도시됨)에 전기적으로 결합되도록 구성될 수 있다. 반도체 패키지(1700)는 (a) 백챔버(1708)를 가진 베이스(1730); (b) 베이스(1730)에 결합된 뚜껑(110); (c) 인터포저(1720); (d) 적어도 하나의 MEMS 장치(105); (d) 적어도 하나의 전기부품(106); 및 (e) 하나 이상의 와이어(145 및 146)를 포함할 수 있다.
일부 실시예에서, 베이스(1730)는 (a) 하나 이상의 전기 리드를 가진 리드프레임(1732); 및 (b) 비-전기 전도성 재료(1731)를 포함할 수 있다. 이들 예에서, 하나 이상의 전기 리드는 (a) 본체(1781); 및 (b) 암(arm, 1782)을 포함한다. 일부 예에서는, 암(1782)을 인터포저(120)에 전기적, 기계적으로 결합시킬 수 있다. 예를 들어, 전도성 접착제를 사용하여 리드프레임(1732)의 암(1782)을 인터포저(120)에 결합시킬 수 있다. 일부 예에서, 암(1782)은 인터포저(120)가 그 위에 안착 및 결합되는 전기전도성 선반부(1737)를 형성할 수 있다. 하나 이상의 전기 리드는 인터포저(120)를 통해 MEMS 장치(105)와 전기부품(106)에 전기적으로 결합될 수 있다.
또 다른 실시예와 관련하여, 도 18은 제3 실시예에 따른 반도체 패키지(1800)의 베이스(1830)의 평면도를 예시한다. 도 19는 제3 실시예에 따른 반도체 패키지(1800)의 베이스(1830)의 저면도를 예시한다. 도 20은 제3 실시예에 따른 반도체 패키지(1800)의 베이스(1830)의 측면도를 예시한다. 도 21은 제3 실시예에 따른, 반도체 패키지(1800)의 베이스(1830)를 (도 18의) XXI-XXI선을 따라 절개한 횡단면도를 예시한다. 도 22는 제3 실시예에 따른, 반도체 패키지(1800)의 베이스(1830)를 (도 18의) XXII-XXII선을 따라 절개한 횡단면도를 예시한다. 도 23은 제3 실시예에 따른 반도체 패키지(1800)의 베이스(1830)의 정면도를 예시한다. 도 24는 제3 실시예에 따른 반도체 패키지(1800)의 인터포저(2420)의 평면도를 예시한다. 반도체 패키지(1800)는 단지 예시적인 것일 뿐, 본원에 제공된 실시예들에 국한되지 않는다. 반도체 패키지(100)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에서, 에어 캐비티 패키징 또는 반도체 패키지(1800)는 인쇄회로기판(PCB)(미도시됨)에 전기적으로 결합되도록 구성될 수 있다. 반도체 패키지(1800)는 (a) 뚜껑(미도시됨); (b) 백챔버(미도시됨)를 가지며 뚜껑에 결합되는 베이스(1830); (c) 인터포저(2420)(도 24); (d) 적어도 하나의 미소기전 시스템(MEMS) 장치(미도시됨); (d) 적어도 하나의 전기부품(미도시됨); 및 (e) 하나 이상의 와이어(미도시됨)를 포함할 수 있다.
일부 실시예에서, 베이스(1830)는 (a) 리드프레임(2032)(도 20); 및 (b) 비-전기 전도성 재료(1831)를 포함할 수 있다. 일부 예에서는, 비-전기 전도성 재료(1831)를 리드프레임(2032) 둘레에 배치시킬 수 있다. 또한, 비-전기 전도성 재료는 저부(1825)와 선반부(1837)가 마련된 캐비티(1839)를 가질 수 있다. 선반부(1837)는 인터포저(2420)(도 24)가 선반부(1837)에 안착되어 결합될 수 있도록 구성될 수 있다. 인터포저(2420)를 선반부(1837)에 결합시키면, 비-전기 전도성 재료(1831)와 인터포저(2420) 사이에 백챔버가 형성된다.
도 18 내지 도 23을 참조하면, 일 예에서, 베이스(1830)의 전방측(front) 절반은 베이스(1830)의 후방측 절반과 대칭일 수 있다. 마찬가지로, 실장 패드(1841)를 제외한, 베이스(1830)의 좌측 절반은 베이스(1830)의 우측 절반과 대칭일 수 있다. 같은 예 또는 다른 예에서, 베이스(1830)는 대략 3.76mm의 길이(1894), 대략 4.72mm의 폭(1899), 그리고 대략 0.40mm의 두께(2071)(도 20)를 가질 수 있다. 리드프레임(2032)은 대략 0.13mm의 두께(2372)(도 23)를 가질 수 있다.
도 18에 도시된 바와 같이, 실장 패드(1841)는 대략 0.25mm의 직경(2173)을 가질 수 있으며, 베이스(1830)의 측부 가장자리로부터 대략 0.20mm의 오프셋 거리(1887)에 있을 수 있고, 베이스(1830)의 전방측 또는 후방측 가장자리로부터 대략 0.20mm의 오프셋 거리(1888)에 있을 수 있다. 유사하게, 실장 패드(1838)는 대략 0.25mm의 직경을 가질 수 있으며, 베이스(1830)의 측부 가장자리로부터 대략 0.65mm의 오프셋 거리(1879)에 있을 수 있고, 베이스(1830)의 전방측 또는 후방측 가장자리로부터 대략 0.65mm의 오프셋 거리(1889)에 있을 수 있다.
도 20에 나타낸 바와 같이, 캐비티(1839)는 대략 0.20mm의 깊이(2271)를 가질 수 있으며, 선반부(1837)는 대략 0.10mm의 깊이(2275)를 가질 수 있다. 도 18에 나타낸 바와 같이, 선반부(1837)를 포함하는 캐비티(1839)의 최대 외부폭(1898)은 대략 3.80mm이고, 최대 외부길이(1893)는 대략 3.04mm일 수 있다. 선반부(1837)가 없는 캐비티(1839)의 최대 외부폭(1897)은 대략 2.40mm이고, 최대 외부길이(1892)는 대략 2.64mm일 수 있다.
유사하게, 선반부(1837)를 포함하는 캐비티(1839)의 최소 외부폭(1896)은 대략 2.12mm이고, 최소 외부길이(1891)는 대략 1.16mm일 수 있다. 선반부(1837)가 없는 캐비티(1839)의 최소 외부폭(1895)은 대략 1.72mm이고, 최소 외부길이(1890)는 대략 0.74mm일 수 있다.
도 19에 도시된 바와 같이, 실장 패드(1933)는 대략 0.9mm의 직경(1987)을 가질 수 있으며, 베이스(1830)의 측부 가장자리로부터 대략 0.20mm의 오프셋 거리(1985)에 있을 수 있고, 베이스(1830)의 전방측 또는 후방측 가장자리로부터 대략 0.20mm의 오프셋 거리(1984)에 있을 수 있다. 전방측 실장 패드(1933)와 후방측 실장 패드(1933) 사이의 간격(1983)은 대략 1.56mm이다. 좌측 실장 패드(1933)와 우측 실장 패드(1933) 사이의 간격(1981)은 대략 2.52mm일 수 있다.
도 24를 참조하면, 인터포저(2420)는 하나의 개공(2442)과 와이어 본딩 영역들(2448 및 2449)을 가질 수 있다. 와이어 본딩 영역(2448 및 2449)은 각각 와이어 본딩 패드(2468 및 2467)를 가질 수 있고, 금(Au), 은(Ag), 구리(Cu) 또는 Ni/Pd/Au(Ni는 니켈이고, Pd는 납임)로 도금될 수 있다.
인터포저(2420)는 대략 0.065mm의 두께, 대략 3.60mm의 최대 외부폭(2461), 및 대략 2.84mm의 최대 외부길이(2464)를 가질 수 있다. 개공(2442)은 대략 0.50mm의 직경을 가질 수 있다. 와이어 본딩 패드(2467)는 대략 0.37mm의 폭(2465)과, 대략 0.46mm의 길이(2466)를 가질 수 있다. 와이어 본딩 패드(2468)는 대략 1.62mm의 폭(2462)과, 대략 0.40mm의 길이(2469)를 가질 수 있다. 와이어 본딩 영역(2449)은 대략 0.96mm의 길이(2463)를 가질 수 있다. 와이어 본딩 영역(2448)은 대략 1.92mm의 폭(2462)을 가질 수 있다.
또 다른 실시예와 관련하여, 도 25는 제4 실시예에 따른 반도체 패키지(2500)의 베이스(2530)의 평면도를 예시한다. 도 26은 제4 실시예에 따른 반도체 패키지(2500)의 인터포저(2620)의 평면도를 예시한다. 반도체 패키지(2500)는 단지 예시적인 것일 뿐, 본원에 제공된 실시예들에 국한되지 않는다. 반도체 패키지(2500)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 실시예에서, 에어 캐비티 패키징 또는 반도체 패키지(2500)는 인쇄회로기판(PCB)(미도시됨)에 전기적으로 결합되도록 구성될 수 있다. 반도체 패키지(2500)는 (a) 뚜껑(미도시됨); (b) 백챔버(미도시됨)를 가지며 뚜껑에 결합되는 베이스(2530); (c) 인터포저(2620)(도 26); (d) 적어도 하나의 미소기전 시스템(MEMS) 장치(미도시됨); (d) 적어도 하나의 전기부품(미도시됨); 및 (e) 하나 이상의 와이어(미도시됨)를 포함할 수 있다.
일부 실시예에서, 베이스(2530)는 (a) 리드프레임(미도시됨); 및 (b) 비-전기 전도성 재료(2531)를 포함할 수 있다. 일부 예에서, 비-전기 전도성 재료는 저부(2525)와 선반부(2537)가 마련된 캐비티(2539)를 가질 수 있다. 선반부(2537)는 인터포저(2620)(도 26)가 선반부(2537)에 안착되어 결합될 수 있도록 구성될 수 있다. 인터포저(2620)를 선반부(2537)에 결합시키면, 비-전기 전도성 재료(2531)와 인터포저(2620) 사이에 백챔버가 형성된다.
도 25를 참조하면, 일 예에서, 베이스(2530)의 전방측 절반은 베이스(2530)의 후방측 절반과 대칭일 수 있다. 마찬가지로, 실장 패드(1841)를 제외한, 베이스(2530)의 좌측 절반은 베이스(2530)의 우측 절반과 대칭일 수 있다. 같은 예 또는 다른 예에서, 베이스(2530)는 대략 3.76mm의 길이(2594), 대략 4.72mm의 폭(2599), 그리고 대략 0.40mm의 두께를 가질 수 있다.
도 25에 도시된 바와 같이, 실장 패드(1841)는 대략 0.25mm의 직경을 가질 수 있으며, 베이스(2530)의 측부 가장자리로부터 대략 0.20mm의 오프셋 거리(2587)에 있을 수 있고, 베이스(2530)의 전방측 또는 후방측 가장자리로부터 대략 0.20mm의 오프셋 거리(2588)에 있을 수 있다. 유사하게, 실장 패드(1838)는 대략 0.25mm의 직경을 가질 수 있으며, 베이스(2530)의 측부 가장자리로부터 대략 0.65mm의 오프셋 거리(2579)에 있을 수 있고, 베이스(2530)의 전방측 또는 후방측 가장자리로부터 대략 0.65mm의 오프셋 거리(2589)에 있을 수 있다.
캐비티(2539)는 대략 0.20mm의 깊이를 가질 수 있으며, 선반부(2537)는 대략 0.10mm의 깊이를 가질 수 있다. (절결부(2549)가 없는) 선반부(2537)를 포함하는 캐비티(2539)의 최대 외부폭(2598)은 대략 2.50mm이고, 최대 외부길이(2593)는 대략 1.80mm일 수 있다. 선반부(2537)가 없는 캐비티(2539)의 최대 외부폭(2597)은 대략 2.20mm이고, 최대 외부길이(2592)는 대략 1.50mm일 수 있다. 절결부(2549)의 길이(2590)는 대략 0.45mm이고, 폭(2595)은 대략 0.25mm일 수 있다.
도 26을 참조하면, 인터포저(2620)는 하나의 개공(2642) 및 와이어 본딩 영역들(2648)을 가질 수 있다. 인터포저(2460)는 대략 0.08mm의 두께, 대략 2.35mm의 최대 외부폭(2661), 및 대략 1.65mm의 최대 외부길이(2664)를 가질 수 있다. 개공(2642)은 대략 0.50mm의 직경을 가질 수 있다. 와이어 본딩 영역(2648)은 대략 0.30mm의 폭(2662)과, 대략 0.25mm의 길이(2669)를 가질 수 있다. 와이어 본딩 영역(2648)은 인터포저(2620)의 좌측 및 우측으로부터 대략 1.03mm의 오프셋 거리(2666)에 있을 수 있다.
또 다른 실시예와 관련하여, 도 27은 제5 실시예에 따른 반도체 패키지(2700)의 일예에 대한 횡단면도를 예시한다. 반도체 패키지(2700)는 단지 예시적인 것일 뿐, 본원에 제공된 실시예들에 국한되지 않는다. 반도체 패키지(2700)는 본원에 구체적으로 묘사되거나 기술되지 않은 많은 다양한 실시예 또는 예에 이용될 수 있다.
일부 구현예에서, 에어 캐비티 패키지 또는 반도체 패키지(2700)는 인쇄회로기판(PCB)(미도시됨)에 전기적으로 결합되도록 구성될 수 있다. 반도체 패키지(2700)는 (a) 뚜껑(110); (b) 베이스(2730); (c) 인터포저(120); (d) 적어도 하나의 MEMS 장치(105); (d) 적어도 하나의 전기부품(106); 및 (e) 하나 이상의 와이어(144, 145, 146, 147)를 포함할 수 있다. 인터포저(120)는 베이스(2730)와 별개로 또는 비일체식으로 형성된 부재일 수 있다.
일부 예에서, 베이스(2730)는 (a) 리드프레임(2732); (b) 개공들(638 및 641)을 가진 비-전기 전도성 재료(2731); 및 (c) 적어도 일부가 개공(641) 내에 위치되는 실장 패드(134)를 포함할 수 있다. 이러한 실시예에서, 리드프레임(2732)의 저부(2779)는 비-전기 전도성 재료(2731)의 저부(2778)와 실질적으로 같은 높이에 있거나 평면을 이룬다. 이러한 예에서, 실장 패드(133)(도 1)는 불필요하다. 리드프레임(2732)은 반도체 패키지(100)를 PCB(미도시됨)에, 예를 들면, 표면 실장 접착 기술(SMT), 솔더볼 또는 플립 칩 기술로 결합시키는데 사용될 수 있다.
특정 실시예들을 참조로 본 발명을 기술하였지만, 당업자라면 본 발명의 사상 또는 범주를 벗어나지 않으면서 다양한 변경이 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 실시예들에 대한 개시내용은 본 발명의 범주를 예시하는 것이며 제한하려는 것이 아니다. 본 발명의 범주는 첨부된 청구범위에 의해 요구되는 범위로만 제한될 것이다. 예를 들어, 당업자에게는, 도 4의 조작 451 내지 465이 많은 다양한 조작들, 과정들로 이루어질 수 있고 많은 다른 순서로 많은 다양한 모듈에 의해 수행될 수 있다는 것과, 이러한 특정 실시예들에 대해 전술된 설명이 반드시 모든 가능한 실시예들에 대한 완전한 설명을 대표하지는 않는다는 것이 어렵지 않게 명백할 것이다. 하나의 예로, 직경을 가지는 것으로 기술되는 특징은 원일 수도, 원이 아닐 수도 있다.
임의의 특정 청구항에 제시된 모든 구성요소는 상기 특정 청구항에 제시된 실시예에 필수적이다. 결론적으로, 하나 이상 제시된 구성요소를 대체하는 일은 수정이 아닌 재구성으로 여긴다. 그 외에도, 장점, 다른 이점, 및 문제에 대한 해결방안을 특정 실시예와 관련하여 기술하였다. 그러나, 상기 장점, 이점, 문제에 대한 해결방안 및 임의의 장점, 이점, 해결방안이 발생되거나 더 표명되도록 할 수 있는 임의의 요소(들)를 임의의 또는 모든 청구항의 중대하거나, 필수적이거나 본질적인 특징 또는 요소로 해석되어서는 안된다.
더욱이, 여기에 개시된 실시예 및 제한사항이 (1) 청구범위에서 명시적으로 청구되지 않으며, (2) 균등론 하에서 청구범위내에서 명시한 요소 및/또는 제한과 잠재적으로 동등하다면, 상기 실시예 및 제한사항은 공중 헌납론에 따라 공중에게 헌납되지는 않는다.

Claims (28)

  1. 하나의 캐비티를 가진 베이스;
    베이스에 결합되되, 적어도 일부가 캐비티의 위에 위치됨으로써 베이스와 함께 백챔버를 형성하며, 백챔버 내부로의 제1 개구(opening)를 가진 인터포저;
    인터포저 및 제1 개구 위에 위치되는 미소기전 시스템 장치; 및
    베이스에 결합된 뚜껑을 포함하는, 반도체 패키지.
  2. 제1항에 있어서, 베이스는
    리드프레임; 및
    리드프레임의 일부분을 덮는 비-전기 전도성 재료를 포함하는 것인 반도체 패키지.
  3. 제2항에 있어서, 리드프레임은 하나 이상의 전기 리드를 포함하며, 상기 하나 이상의 전기 리드 중 적어도 첫 번째 전기 리드에 인터포저가 전기적으로 결합되는 것인 반도체 패키지.
  4. 제3항에 있어서, 상기 하나 이상의 전기 리드 중 적어도 첫 번째 전기 리드는 접지되도록 구성되는 것인 반도체 패키지.
  5. 제3항 또는 제4항에 있어서, 적어도 하나의 와이어를 더 포함하며, 상기 적어도 하나의 와이어는 인터포저를 상기 하나 이상의 전기 리드 중 적어도 첫 번째 전기 리드에 전기적으로 연결시키는 것인 반도체 패키지.
  6. 제2항, 제3항, 제4항 또는 제5항에 있어서, 인터포저는 비-전기 전도성 재료에 기계적으로 결합되는 것인 반도체 패키지.
  7. 제2항, 제3항, 제4항, 제5항, 제6항 또는 제7항에 있어서, 캐비티는 비-전기 전도성 재료 내에 위치하고; 캐비티는 저부와 선반부를 가지며; 상기 선반부에 인터포저가 기계적으로 결합되는 것인 반도체 패키지.
  8. 제7항에 있어서,
    캐비티의 저부는 베이스 저부로부터의 제1 높이를 가지며;
    선반부는 베이스 저부로부터의 제2 높이를 가지며;
    베이스의 상면은 베이스 저부로부터의 제3 높이를 가지고;
    제3 높이는 제2 높이보다 크고;
    제2 높이는 제1 높이보다 큰 것인 반도체 패키지.
  9. 제8항에 있어서,
    금속 인터포저는 제1 두께를 가지며;
    제1 두께는 제2 높이와 제3 높이의 차이와 같거나 적은 것인 반도체 패키지.
  10. 제2항에 있어서, 리드프레임은
    하나 이상의 전기 리드; 및
    하나 이상의 전기 리드 중 첫 번째 리드에 전기적으로 결합된 선반부를 포함하며,
    리드프레임의 상기 선반부에는 인터포저가 전기적, 기계적으로 결합되는 것인 반도체 패키지.
  11. 제1항, 제2항, 제3항, 제4항, 제5항, 제6항, 제7항, 제8항, 제9항 또는 제10항에 있어서, 인터포저는 스테인레스강, 구리 합금, 플라스틱, 또는 인쇄회로기판 중의 하나를 포함하는 것인 반도체 패키지.
  12. 하나 이상의 리드를 가진 리드프레임, 및 하나의 캐비티를 가지며 상기 하나 이상의 리드를 적어도 일부 둘러싸는 플라스틱 재료를 가진 기판;
    제1 개구를 가지며, 상기 기판에 결합되되, 플라스틱 재료와 함께 제1 내부 공간을 형성하도록 캐비티를 위한 상부(top)를 제공하는 금속 인터포저;
    적어도 일부가 금속 인터포저의 제1 개구 위에 위치되는 미소기전 시스템 마이크로폰;
    금속 인터포저 위에 위치되는 하나 이상의 반도체 장치; 및
    하나 이상의 리드 중 첫 번째 리드에 전기적으로 결합되며 상기 기판에 기계적으로 결합되는 리드를 포함하는, 에어 캐비티 패키지.
  13. 제12항에 있어서, 금속 인터포저는 적어도 하나의 상기 미소기전 시스템 마이크로폰, 또는 상기 하나 이상의 반도체 장치에 전기적으로 결합되는 것인 에어 캐비티 패키지.
  14. 제13항에 있어서, 금속 인터포저는 접지되도록 구성되는 것인 에어 캐비티 패키지.
  15. 제13항 또는 제14항에 있어서,
    하나 이상의 와이어를 더 포함하며,
    금속 인터포저는 상기 하나 이상의 와이어를 사용하여 하나 이상의 리드에 전기적으로 결합되는 것인 에어 캐비티 패키지.
  16. 제12항, 제13항, 제14항, 또는 제15항에 있어서,
    플라스틱 재료는 캐비티의 선반부를 이루며;
    상기 선반부에는 금속 인터포저가 기계적으로 결합되는 것인 에어 캐비티 패키지.
  17. 제12항, 제13항, 제14항, 제15항 또는 제16항에 있어서, 플라스틱 재료는 액정 폴리머 플라스틱을 포함하는 것인 에어 캐비티 패키지.
  18. 제12항, 제13항, 제14항, 제15항, 제16항 또는 제17항에 있어서, 금속 인터포저는 스테인레스강 또는 구리 합금을 포함하는 것인 에어 캐비티 패키지.
  19. 리드프레임을 제공하는 단계;
    베이스를 형성하기 위해 리드프레임 둘레에 비-전기 전도성 재료를 제공하는 단계;
    하나의 개구를 가진 인터포저를 제공하는 단계;
    인터포저를 베이스에 결합시키되, 인터포저와 베이스가 함께 백챔버를 형성하도록 결합시키는 단계;
    적어도 하나의 미소기전 시스템 장치를 제공하는 단계; 및
    상기 적어도 하나의 미소기전 시스템 장치를 인터포저에 결합시키되, 적어도 일부가 상기 개구 위에 위치되도록 결합시키는 단계를 포함하는, 반도체 패키지의 제조 방법.
  20. 제19항에 있어서, 리드프레임 둘레에 비-전기 전도성 재료를 제공하는 단계는 리드프레임 둘레에 플라스틱 재료를 사출성형시키는 작업을 포함하며, 비-전기 전도성 재료는 상기 플라스틱 재료를 포함하는 것인 방법.
  21. 제19항 또는 제20항에 있어서,
    비-전기 전도성 재료는 하나의 캐비티를 가지며;
    인터포저를 베이스에 결합시키는 단계는 인터포저를 비-전기 전도성 재료 내의 캐비티 위에 결합시켜, 캐비티를 밀폐시키고 백챔버를 형성하는 작업을 포함하는 것인 방법.
  22. 제19항, 제20항 또는 제21항에 있어서, 인터포저를 제공하는 단계는 금속을 포함하기 위해 인터포저를 제공하는 작업을 포함하는 것인 방법.
  23. 제19항, 제20항, 제21항, 또는 제22항에 있어서,
    적어도 하나의 반도체 부품을 제공하는 단계; 및
    상기 적어도 하나의 반도체 부품을 인터포저에 기계적으로 결합시키는 단계를 더 포함하는 방법.
  24. 제23항에 있어서, 상기 적어도 하나의 반도체 부품을 인터포저에 와이어 본딩시키는 단계를 더 포함하는 방법.
  25. 제23항 또는 제24항에 있어서, 미소기전 시스템 장치를 상기 적어도 하나의 반도체 장치에 와이어 본딩시키는 단계를 더 포함하는 방법.
  26. 제19항, 제20항, 제21항, 제22항, 제23항, 제24항 또는 제25항에 있어서, 인터포저를 리드프레임에 와이어 본딩시키는 단계를 더 포함하는 방법.
  27. 제19항, 제20항, 제21항, 제22항, 제23항, 제24항 또는 제25항에 있어서, 전도성 접착제를 사용하여 인터포저를 리드프레임에 전기적으로 결합시키는 단계를 더 포함하는 방법.
  28. 제19항, 제20항, 제21항, 제22항, 제23항, 제24항, 제25항 또는 제26항에 있어서,
    뚜껑을 제공하는 단계; 및
    뚜껑을 베이스에 기계적으로 결합시키는 단계를 더 포함하는 방법.
KR1020127025182A 2010-02-26 2010-02-26 Ｍｅｍｓ 장치용 반도체 패키지 및 그 제조 방법 KR101443477B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2010/070775 WO2011103720A1 (en) 2010-02-26 2010-02-26 Semiconductor package for mems device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130027475A true KR20130027475A (ko) 2013-03-15
KR101443477B1 KR101443477B1 (ko) 2014-09-22

Family

ID=44506126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025182A KR101443477B1 (ko) 2010-02-26 2010-02-26 Ｍｅｍｓ 장치용 반도체 패키지 및 그 제조 방법

Country Status (5)

Country Link
US (1) US8809974B2 (ko)
KR (1) KR101443477B1 (ko)
CN (1) CN102859688B (ko)
HK (1) HK1176743A1 (ko)
WO (1) WO2011103720A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101657650B1 (ko) * 2015-08-31 2016-09-19 주식회사 비에스이센서스 맴스 마이크로폰 패키지 및 그 방법
US11267698B2 (en) 2014-08-06 2022-03-08 Infineon Technologies Ag Low profile transducer module

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8577063B2 (en) 2010-02-18 2013-11-05 Analog Devices, Inc. Packages and methods for packaging MEMS microphone devices
US9420378B1 (en) * 2010-07-12 2016-08-16 Amkor Technology, Inc. Top port MEMS microphone package and method
US8447057B2 (en) 2011-03-18 2013-05-21 Analog Devices, Inc. Packages and methods for packaging MEMS microphone devices
US8625832B2 (en) 2011-04-04 2014-01-07 Invensense, Inc. Packages and methods for packaging microphone devices
ITTO20110980A1 (it) * 2011-10-27 2013-04-28 St Microelectronics Srl Struttura incapsulante schermata e relativo metodo di fabbricazione
JP5999302B2 (ja) 2012-02-09 2016-09-28 セイコーエプソン株式会社 電子デバイスおよびその製造方法、並びに電子機器
JP5861497B2 (ja) * 2012-02-29 2016-02-16 オムロン株式会社 センサ装置
US8779535B2 (en) 2012-03-14 2014-07-15 Analog Devices, Inc. Packaged integrated device die between an external and internal housing
US8941223B2 (en) * 2012-09-10 2015-01-27 Invensense, Inc. MEMS device package with conductive shell
US9156680B2 (en) 2012-10-26 2015-10-13 Analog Devices, Inc. Packages and methods for packaging
US9409765B1 (en) * 2013-02-01 2016-08-09 Maxim Integrated Products, Inc. Method and apparatus for an isolating structure
EP2790213A3 (en) * 2013-04-11 2015-04-01 Chun Ho Fan Cavity package
US9296607B2 (en) * 2013-07-22 2016-03-29 Invensense, Inc. Apparatus and method for reduced strain on MEMS devices
KR101538543B1 (ko) * 2013-08-13 2015-07-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9659855B2 (en) * 2013-08-27 2017-05-23 Ubotic Company Limited Cavity package with pre-molded substrate
US9257370B2 (en) 2013-08-27 2016-02-09 Ubotic Company Limited Cavity package with pre-molded cavity leadframe
CN105659379B (zh) 2013-08-29 2018-09-21 罗伯特·博世有限公司 具有嵌入式管芯的模制引线框架封装
US8912641B1 (en) * 2013-09-09 2014-12-16 Harris Corporation Low profile electronic package and associated methods
US10659889B2 (en) * 2013-11-08 2020-05-19 Infineon Technologies Ag Microphone package and method for generating a microphone signal
KR20150058780A (ko) * 2013-11-21 2015-05-29 삼성전기주식회사 마이크로폰 패키지 및 그 실장 구조
TWI539831B (zh) * 2014-12-05 2016-06-21 財團法人工業技術研究院 微機電麥克風封裝
US9443785B2 (en) * 2014-12-19 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package
CN104811889B (zh) * 2015-03-26 2021-08-10 华天科技（西安）有限公司 一种mems麦克风封装器件的组装方法
CN104779213B (zh) * 2015-04-16 2017-12-15 歌尔股份有限公司 集成传感器的封装结构和封装方法
CN104766831B (zh) * 2015-04-16 2018-03-23 歌尔股份有限公司 一种集成传感器的封装结构
KR101684526B1 (ko) 2015-08-28 2016-12-08 현대자동차 주식회사 마이크로폰 및 그 제조 방법
JP2017067463A (ja) * 2015-09-28 2017-04-06 セイコーエプソン株式会社 圧力センサー、高度計、電子機器および移動体
TWI708415B (zh) * 2015-10-16 2020-10-21 日月光半導體製造股份有限公司 封蓋結構和包含封蓋結構的半導體裝置封裝
US10589989B2 (en) * 2016-10-14 2020-03-17 Semiconductor Components Industries, Llc Absolute and differential pressure sensors and related methods
US10178764B2 (en) 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
CN107324274B (zh) * 2017-07-13 2024-04-05 中国工程物理研究院电子工程研究所 用于sip三维集成的封装载体
US10458826B2 (en) * 2017-08-25 2019-10-29 Ubotic Company Limited Mass flow sensor module and method of manufacture
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
US11395058B2 (en) 2018-07-19 2022-07-19 Cochlear Limited Contaminant-proof microphone assembly
US10728674B2 (en) * 2018-08-27 2020-07-28 Solid State System Co., Ltd. Microphone package
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
CN110769357A (zh) * 2019-10-30 2020-02-07 通用微(深圳)科技有限公司 一种采用引线框架塑料壳的麦克风封装结构
US20220384362A1 (en) * 2021-05-31 2022-12-01 Ubotic Company Limited Faraday cage plastic cavity package with pre-molded cavity leadframe
CN114040307A (zh) * 2021-11-25 2022-02-11 荣成歌尔微电子有限公司 Mems麦克风和电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5524423A (en) * 1978-08-10 1980-02-21 Nissan Motor Co Ltd Semiconductor pressure sensor
JPH09222372A (ja) * 1996-02-19 1997-08-26 Mitsubishi Electric Corp 半導体式センサ
JP2991172B2 (ja) 1997-10-24 1999-12-20 日本電気株式会社 半導体装置
US6550337B1 (en) * 2000-01-19 2003-04-22 Measurement Specialties, Inc. Isolation technique for pressure sensing structure
US7466834B2 (en) * 2004-03-09 2008-12-16 Panasonic Corporation Electret condenser microphone
US7262498B2 (en) 2004-10-19 2007-08-28 Hewlett-Packard Development Company, L.P. Assembly with a ring and bonding pads formed of a same material on a substrate
KR100648398B1 (ko) 2005-07-07 2006-11-24 주식회사 비에스이 실리콘 콘덴서 마이크로폰의 패키징 구조 및 그 제조방법
US7202552B2 (en) * 2005-07-15 2007-04-10 Silicon Matrix Pte. Ltd. MEMS package using flexible substrates, and method thereof
US7419853B2 (en) 2005-08-11 2008-09-02 Hymite A/S Method of fabrication for chip scale package for a micro component
US20070040231A1 (en) * 2005-08-16 2007-02-22 Harney Kieran P Partially etched leadframe packages having different top and bottom topologies
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
JP2007178133A (ja) * 2005-12-27 2007-07-12 Yamaha Corp 圧力センサモジュール、その製造方法、及び、半導体装置
US7436054B2 (en) * 2006-03-03 2008-10-14 Silicon Matrix, Pte. Ltd. MEMS microphone with a stacked PCB package and method of producing the same
KR100722686B1 (ko) * 2006-05-09 2007-05-30 주식회사 비에스이 부가적인 백 챔버를 갖고 기판에 음향홀이 형성된 실리콘콘덴서 마이크로폰
US7781852B1 (en) * 2006-12-05 2010-08-24 Amkor Technology, Inc. Membrane die attach circuit element package and method therefor
US7550828B2 (en) 2007-01-03 2009-06-23 Stats Chippac, Inc. Leadframe package for MEMS microphone assembly
TWI333264B (en) * 2007-01-10 2010-11-11 Advanced Semiconductor Eng Packaging structure and method of mems microphone
CN101296530B (zh) 2007-04-29 2013-06-12 歌尔声学股份有限公司 硅电容传声器
US8767983B2 (en) 2007-06-01 2014-07-01 Infineon Technologies Ag Module including a micro-electro-mechanical microphone
JP2009164475A (ja) 2008-01-09 2009-07-23 Yamaha Corp マイクロフォンパッケージ、リードフレーム、モールド基板及びマイクロフォンパッケージの実装構造
US7843021B2 (en) * 2008-02-28 2010-11-30 Shandong Gettop Acoustic Co. Ltd. Double-side mountable MEMS package
CN101282594B (zh) 2008-04-10 2013-06-05 苏州敏芯微电子技术有限公司 具有双面贴装电极的微机电传声器的封装结构
CN101394687A (zh) * 2008-10-28 2009-03-25 歌尔声学股份有限公司 硅电容麦克风
CN101415138A (zh) 2008-11-14 2009-04-22 瑞声声学科技(深圳)有限公司 Mems换能器封装结构
KR101381438B1 (ko) 2010-04-30 2014-04-04 유보틱 인텔릭츄얼 프라퍼티 컴퍼니 리미티드 인쇄회로기판에 전기적으로 결합되도록 구성된 에어 캐비티 패키지 및 상기 에어 캐비티 패키지의 제공 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11267698B2 (en) 2014-08-06 2022-03-08 Infineon Technologies Ag Low profile transducer module
KR101657650B1 (ko) * 2015-08-31 2016-09-19 주식회사 비에스이센서스 맴스 마이크로폰 패키지 및 그 방법

Also Published As

Publication number Publication date
CN102859688A (zh) 2013-01-02
US8809974B2 (en) 2014-08-19
KR101443477B1 (ko) 2014-09-22
WO2011103720A1 (en) 2011-09-01
US20120319256A1 (en) 2012-12-20
CN102859688B (zh) 2015-05-27
HK1176743A1 (en) 2013-08-02

Similar Documents

Publication Publication Date Title
KR20130027475A (ko) Ｍｅｍｓ 장치용 반도체 패키지 및 그 제조 방법
US8742569B2 (en) Semiconductor package configured to electrically couple to a printed circuit board and method of providing same
US8853564B2 (en) Air cavity package configured to electrically couple to a printed circuit board and method of providing same
US9142470B2 (en) Packages and methods for packaging
US6781231B2 (en) Microelectromechanical system package with environmental and interference shield
US8902604B2 (en) Component support and assembly having a MEMS component on such a component support
US8767983B2 (en) Module including a micro-electro-mechanical microphone
US8618619B1 (en) Top port with interposer MEMS microphone package and method
US20180146302A1 (en) Mems microphone package structure and method for manufacturing the mems microphone package structures
US20170064458A1 (en) Mems microphone package structure having a non-planar substrate
CN109264662B (zh) 用于重叠传感器封装的系统和方法
EP3624468B1 (en) Micro-electrical mechanical system sensor package and method of manufacture thereof
US10028068B2 (en) Metalized microphone lid with integrated wire bonding shelf
JP2010141870A (ja) シリコンマイクロホンモジュール及びその製造方法
TWI635040B (zh) 半導體裝置及其製造方法
US20160353212A1 (en) Raised shoulder micro electro mechanical system (mems) microphone
CN101279709B (zh) 微型声波传感器的多层式封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170922

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee