KR20130021290A - Light emitting device, light emitting apparatus and fabricating method for light emitting device - Google Patents

Light emitting device, light emitting apparatus and fabricating method for light emitting device Download PDF

Info

Publication number
KR20130021290A
KR20130021290A KR1020110083713A KR20110083713A KR20130021290A KR 20130021290 A KR20130021290 A KR 20130021290A KR 1020110083713 A KR1020110083713 A KR 1020110083713A KR 20110083713 A KR20110083713 A KR 20110083713A KR 20130021290 A KR20130021290 A KR 20130021290A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
emitting device
substrate
Prior art date
Application number
KR1020110083713A
Other languages
Korean (ko)
Other versions
KR101858254B1 (en
Inventor
강민수
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110083713A priority Critical patent/KR101858254B1/en
Publication of KR20130021290A publication Critical patent/KR20130021290A/en
Application granted granted Critical
Publication of KR101858254B1 publication Critical patent/KR101858254B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

PURPOSE: A light emitting device, a light emitting module, and a method for manufacturing the light emitting device are provided to improve the efficiency of heat radiation by using a supporting member surrounding first and second electrodes. CONSTITUTION: A first electrode(135) is formed under a first conductive semiconductor layer. A reflection electrode layer(131) is arranged under a second conductive semiconductor layer. A second electrode(137) is formed under the reflection electrode layer. A supporting member(151) is arranged beneath the first conductive semiconductor layer and the reflection electrode layer. The supporting member is arranged along the circumference of the first and second electrodes.

Description

발광소자, 발광 모듈 및 발광 소자 제조방법{LIGHT EMITTING DEVICE, LIGHT EMITTING APPARATUS AND FABRICATING METHOD FOR LIGHT EMITTING DEVICE}LIGHT EMITTING DEVICE, LIGHT EMITTING APPARATUS AND FABRICATING METHOD FOR LIGHT EMITTING DEVICE}

실시 예는 발광 소자, 발광 모듈 및 발광소자 제조방법에 관한 것이다. The embodiment relates to a light emitting device, a light emitting module, and a manufacturing method of the light emitting device.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties. Ⅲ-Ⅴ nitride semiconductor is made of a semiconductor material having a compositional formula of normal In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1).

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light emitting diodes (LEDs) are a type of semiconductor device that transmits and receives signals by converting electricity into infrared rays or light using characteristics of a compound semiconductor.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and have been applied to light sources of various products such as keypad light emitting units, display devices, electronic displays, and lighting devices of mobile phones.

실시 예는 새로운 발광 소자를 제공한다.The embodiment provides a new light emitting device.

실시 예는 웨이퍼 레벨 패키징된 발광 소자를 제공한다. The embodiment provides a wafer level packaged light emitting device.

실시 예는 제1전극 및 제2전극의 둘레에 세라믹 재질의 첨가제를 갖는 지지부재를 포함하는 발광 소자 및 그 제조 방법을 제공한다.The embodiment provides a light emitting device including a support member having a ceramic additive around a first electrode and a second electrode, and a method of manufacturing the same.

실시 예는 발광 소자의 기판의 표면 중 반도체층이 형성된 면의 반대측 면에 볼록부를 포함하는 발광 소자 및 그 제조방법을 제공한다. The embodiment provides a light emitting device including a convex portion on a surface opposite to a surface on which a semiconductor layer is formed among surfaces of a substrate of the light emitting device, and a method of manufacturing the same.

실시 예는 발광 소자를 갖는 발광 모듈, 발광 소자 패키지 및 조명 장치를 제공한다.The embodiment provides a light emitting module, a light emitting device package and a lighting device having a light emitting device.

실시 예에 따른 발광 소자는, 제1면에 복수의 볼록부를 갖는 투광성의 기판; 상기 기판의 제1면의 반대측 제2면에, 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물; 상기 제1도전형 반도체층 아래에 제1전극; 상기 제2도전형 반도체층 아래에 배치된 반사 전극층; 상기 반사 전극층 아래에 제2전극; 상기 제1도전형 반도체층 및 상기 반사 전극층의 아래에 배치되며 상기 제1 및 제2전극의 둘레에 배치된 지지 부재; 상기 지지 부재 내에 적어도 일부가 배치되며 상기 제1전극 아래에 형성된 제1연결 전극; 및 상기 지지 부재 내에 적어도 일부가 배치되며 상기 제2전극 아래에 형성된 제2연결 전극을 포함하며, 상기 기판은 상기 지지부재의 두께보다 더 얇은 두께를 갖는다. According to an embodiment, there is provided a light emitting device including: a light transmissive substrate having a plurality of convex portions on a first surface thereof; A first conductive semiconductor layer on a second side opposite to the first surface of the substrate; The second conductive semiconductor layer; A light emitting structure including an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer; A first electrode under the first conductive semiconductor layer; A reflective electrode layer disposed under the second conductive semiconductor layer; A second electrode under the reflective electrode layer; A support member disposed below the first conductive semiconductor layer and the reflective electrode layer and disposed around the first and second electrodes; A first connection electrode disposed at least partially within the support member and formed under the first electrode; And a second connection electrode disposed at least partially within the support member and formed below the second electrode, wherein the substrate has a thickness thinner than that of the support member.

실시 예에 따른 발광 모듈은, 상기의 발광 소자; 및 제1전극패드 및 제2전극패드를 포함하는 모듈 기판을 포함하며, 상기 모듈 기판 위에는 상기 발광 소자가 어레이되며, 상기 모듈 기판의 제1전극 패드 위에는 상기 발광 소자의 제1연결 전극이 연결되고, 상기 제2전극 패드 위에는 상기 발광 소자의 제2연결 전극에 연결된다. The light emitting module according to the embodiment includes the above light emitting device; And a module substrate including a first electrode pad and a second electrode pad, wherein the light emitting devices are arrayed on the module substrate, and a first connection electrode of the light emitting devices is connected to the first electrode pad of the module substrate. The second electrode pad is connected to the second connection electrode of the light emitting device.

실시 예에 따른 발광 소자 제조방법은, 기판의 제2면 상에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제1도전형 반도체층의 일부가 노출되도록 에칭하는 단계; 상기 발광 구조물 위에 반사 전극층을 형성하는 단계; 상기 반사 전극층 및 상기 발광 구조물의 위에 절연층을 형성하는 단계; 상기 제1도전형 반도체층 위에 제1전극 및 상기 반사 전극층 위에 제2전극을 형성하는 단계; 상기 제1전극 위에 제1연결 전극 및 상기 제2전극 위에 제2연결 전극을 형성하는 단계; 상기 절연층 위에 형성되어 상기 제1 및 제2연결 전극의 상면 높이로 지지 부재를 형성하는 단계; 및 상기 기판의 두께를 30-50㎛ 이하로 형성하고, 상기 기판의 제2면의 반대측 제1면에 복수의 볼록부를 형성하는 단계를 포함한다.In one embodiment, a method of manufacturing a light emitting device includes: forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on a second surface of a substrate; Etching to expose a portion of the first conductive semiconductor layer; Forming a reflective electrode layer on the light emitting structure; Forming an insulating layer on the reflective electrode layer and the light emitting structure; Forming a first electrode on the first conductive semiconductor layer and a second electrode on the reflective electrode layer; Forming a first connection electrode on the first electrode and a second connection electrode on the second electrode; Forming a support member on the insulating layer to have a height of upper surfaces of the first and second connection electrodes; And forming a thickness of the substrate to 30-50 μm or less, and forming a plurality of convex portions on the first surface opposite to the second surface of the substrate.

실시 예는 플립 방식에서의 발광 소자의 탑재 공정을 개선시켜 줄 수 있다.The embodiment can improve the mounting process of the light emitting device in the flip method.

실시 예는 웨이퍼 레벨에서 패키징된 발광 소자를 제공함으로써, 패키징 공정을 생략할 수 있어 제조 공정을 줄여줄 수 있다.The embodiment can provide a light emitting device packaged at the wafer level, thereby eliminating the packaging process, thereby reducing the manufacturing process.

실시 예는 발광소자의 광 추출 효율을 개선시켜 줄 수 있다. The embodiment can improve the light extraction efficiency of the light emitting device.

실시 예는 발광소자의 방열 효율을 개선시켜 줄 수 있다.The embodiment can improve the heat radiation efficiency of the light emitting device.

실시 예는 플립 방식으로 탑재된 발광 소자를 갖는 발광 장치 및 표시 장치, 조명 장치의 신뢰성을 개선시켜 줄 수 있다. The embodiment can improve the reliability of the light emitting device, the display device, and the lighting device having the light emitting device mounted in a flip method.

도 1은 실시 예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 저면도이다.
도 3 내지 도 10은 제1실시 예에 따른 발광 소자의 제조 과정을 나타낸 도면이다.
도 11은 실시 예에 발광 모듈의 측 단면도이다.
도 12은 실시 예에 따른 발광소자의 다른 예를 나타낸 도면이다.
도 12는 제3실시 예에 따른 발광소자의 측 단면도이다.
도 13는 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
도 14는 실시 예에 따른 표시장치를 나타낸 도면이다.
도 15는 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 16은 실시 예에 따른 조명장치를 나타낸 도면이다.
도 17은 실시 예에 따른 발광 소자의 기판 두께에 따른 광도를 나타낸 도면이다.
1 is a side cross-sectional view of a light emitting device according to an embodiment.
FIG. 2 is a bottom view of the light emitting device of FIG. 1.
3 to 10 are views illustrating a manufacturing process of the light emitting device according to the first embodiment.
11 is a side cross-sectional view of a light emitting module in an embodiment.
12 is a view showing another example of a light emitting device according to the embodiment.
12 is a side cross-sectional view of a light emitting device according to the third embodiment.
13 is a view showing a light emitting device package having a light emitting device according to the embodiment.
14 is a diagram illustrating a display device according to an exemplary embodiment.
15 is a diagram illustrating another example of a display device according to an exemplary embodiment.
16 is a view showing a lighting apparatus according to an embodiment.
17 is a view illustrating luminous intensity according to a substrate thickness of a light emitting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be formed "on" or "under" a substrate, each layer The terms " on "and " under " include both being formed" directly "or" indirectly " Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 1은 실시 예에 따른 발광소자를 나타낸 측 단면도이며, 도 2는 도 1의 발광 소자의 저면도의 예를 나타낸 도면이다.1 is a side cross-sectional view illustrating a light emitting device according to an embodiment, and FIG. 2 is a view illustrating an example of a bottom view of the light emitting device of FIG. 1.

도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143), 및 지지부재(151)을 포함한다.1 and 2, the light emitting device 100 may include a substrate 111, a first semiconductor layer 113, a first conductive semiconductor layer 115, an active layer 117, and a second conductive semiconductor layer ( 119, the reflective electrode layer 131, the insulating layer 133, the first electrode 135, the second electrode 137, the first connection electrode 141, the second connection electrode 143, and the support member 151. ).

상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 이하, 상기 기판(111)은 사파이어와 같은 투광성 기판을 그 예로 설명하기로 하며, 그 굴절률은 화합물 반도체층의 굴절률(예: 2.4~2.5) 이하의 굴절률로서, 예컨대 2이하 또는 1.6~1.8을 가지게 된다. 상기 기판(111)의 탑면(S1)에는 복수의 볼록부(111A)가 형성될 수 있으며, 상기의 복수의 볼록부(111A)는 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 패턴을 형성할 수 있다. 상기 볼록부(111A)는 반구형 또는 돔 형상을 갖고, 스트라이프 형상 또는 매트릭스 형태로 형성될 수 있다. The substrate 111 may use a light transmissive, insulating or conductive substrate, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 At least one may be used. Hereinafter, the substrate 111 will be described as an example of a transparent substrate such as sapphire, the refractive index is a refractive index of the refractive index of the compound semiconductor layer (for example 2.4 to 2.5) or less, for example to have 2 or less or 1.6 to 1.8. do. A plurality of convex portions 111A may be formed on the top surface S1 of the substrate 111, and the plurality of convex portions 111A may be formed through etching of the substrate 111 or may have a separate roughness. It can form a pattern such as The convex portion 111A may have a hemispherical shape or a dome shape, and may be formed in a stripe shape or a matrix shape.

상기 볼록부(111A)의 각각의 최대 너비(R1)는 상기 볼록부(111A)의 높이보다 더 넓으며, 예컨대 1.5~2.6㎛일 수 있다. 상기 각 볼록부(111A)의 높이(R2)는 1.0~1.5㎛로 형성되며, 상기 볼록부(111A) 간의 간격(T4)은 상기의 각 볼록부(111A)의 너비(R1)보다 더 넓은 간격으로 이격될 수 있으며, 서로 동일한 간격으로 배열될 수 있으며, 예컨대 3.5±0.5㎛ 범위로 형성될 수 있다. Each maximum width R1 of the convex portion 111A is wider than the height of the convex portion 111A, and may be, for example, 1.5 to 2.6 μm. The height R2 of each of the convex portions 111A is formed to be 1.0 to 1.5 μm, and the interval T4 between the convex portions 111A is wider than the width R1 of each of the convex portions 111A. May be spaced apart from each other, and may be arranged at equal intervals, for example, in a range of 3.5 ± 0.5 μm.

상기 기판(111)의 두께(T3)는 150㎛ 이하로 형성될 수 있으며, 상기 기판(111)의 두께(T3)가 두꺼우면 두꺼울수록 상기 기판(111)의 탑면(S1)을 통해 추출되는 광도는 저하되는 문제가 있다. 실시 예는 기판(111)의 두께(T3)를 30~50㎛를 포함하며, 상기 기판(111)의 표면을 통해 추출되는 광도는, 150㎛의 두께는 갖는 기판에 비해 10% 정도 개선된다.The thickness T3 of the substrate 111 may be 150 μm or less, and the thicker the thickness T3 of the substrate 111 is, the light intensity extracted through the top surface S1 of the substrate 111. Has a problem of deterioration. According to the embodiment, the thickness T3 of the substrate 111 includes 30 to 50 μm, and the luminous intensity extracted through the surface of the substrate 111 is improved by about 10% compared to a substrate having a thickness of 150 μm.

도 17과 같이, 기판의 두께에 따른 광도를 보면, 기판(111)의 두께(T=0)가 없는 경우, 72%의 광도를 나타내며, 제1두께(ST1) ~ 제2두께(ST2)의 범위에서는 제3두께(ST3)에 비해 10% 이상 높게 나타나며, 제4두께(ST4)에 비해서는 20% 정도 높게 나타난다. 도 17은 기판의 두께가 150㎛(ST3)를 100%로 설정하여 각 두께를 비교한 것으로서, 두께가 ST1이면 150㎛의 두께(ST3)에 비해 10% 이상의 광도 개선 효과가 있으며, 300㎛인 두께(ST4)에 비해 20% 이상의 광도 개선 효과가 있다. 기판의 두께가 30㎛보다 더 얇아지면 광도는 급 저하되어 74.4% 정도까지 낮아지고, 150㎛ 이상 두꺼워지면 광도의 측면에서 효율이 저하된다. 실시 예는 광도가 가장 좋은 30~50㎛의 두께를 갖는 기판을 제공하고자 한다. 상기 기판의 두께가 30~50㎛인 경우, 150㎛의 두께에 비해 거의 10% 이상의 광도 개선 효과가 있어, 실시 예에 따른 광 추출 효율을 극대화할 수 있다. 이러한 광도는 기판의 탑면에 형성된 복수의 볼록부와 상기 기판의 두께에 의해 상기와 같은 광 추출 효율을 나타낼 수 있다.
As shown in FIG. 17, when the light intensity according to the thickness of the substrate is not found, when the thickness T = 0 of the substrate 111 is absent, the light intensity is 72%, and the first thickness ST1 to the second thickness ST2 are measured. The range appears 10% or more higher than the third thickness ST3 and 20% higher than the fourth thickness ST4. FIG. 17 shows that the thickness of each substrate is set to 150 μm (ST3) at 100% to compare the respective thicknesses. When the thickness is ST1, light intensity is improved by 10% or more compared to the thickness (ST3) of 150 μm. Compared with the thickness ST4, there is a 20% or more brightness improvement effect. When the thickness of the substrate becomes thinner than 30 mu m, the luminous intensity drops rapidly to about 74.4%, and when it is thicker than 150 mu m, the efficiency decreases in terms of luminous intensity. The embodiment is to provide a substrate having a thickness of 30 ~ 50㎛ best luminous intensity. When the thickness of the substrate is 30 ~ 50㎛, compared with the thickness of 150㎛ has a brightness improvement effect of almost 10% or more, it is possible to maximize the light extraction efficiency according to the embodiment. Such brightness may represent the light extraction efficiency as described above by the plurality of convex portions formed on the top surface of the substrate and the thickness of the substrate.

상기 기판(111)의 두께(T3)는 상기 볼록부(111A)를 제외한 두께이다. 상기 기판(111)의 두께(T3)를 너무 얇게 만들 경우, 제조 공정 후 웨이퍼가 볼록 또는 오목하게 휘어지는 문제가 발생될 수 있다. 이러한 문제를 방지하면서 광도를 개선하기 위한 기판(111)의 임계 두께로서, 50㎛ 이하 예컨대, 30~50㎛의 두께를 할 수 있으며, 이러한 두께는 지지 부재(151)의 강도 및 두께(T1)를 고려한 값이다. 실시 예는 투광성의 기판(111)의 탑면에 복수의 볼록부(111A)를 배열하고, 상기 기판(111)의 두께(T3)를 광 추출 효율에 임계적 의의가 있는 두께, 예컨대 30~50㎛의 두께로 형성하게 된다. 또한 실시 예는 발광 소자(100)의 두께는 100~150㎛의 두께로 형성될 수 있으며, 이 경우 상기 기판(111)의 두께(T3)가 30~50㎛인 경우 상기 지지 부재(151)의 두께(T1)는 45㎛~115㎛ 범위로 형성될 수 있으며, 반도체 구조물(113,120)의 두께는 5~8㎛ 범위로 형성될 수 있다. 상기 지지 부재(151)의 두께(T1)에 따라 상기 발광 소자의 두께는 150㎛ 이상으로 형성될 수 있다.The thickness T3 of the substrate 111 is a thickness excluding the convex portion 111A. When the thickness T3 of the substrate 111 is made too thin, the wafer may be convex or concave after the manufacturing process. As a critical thickness of the substrate 111 for improving the brightness while preventing such a problem, a thickness of 50 μm or less, for example, 30 to 50 μm may be used, and the thickness may include the strength and the thickness T1 of the support member 151. The value is considered. According to the embodiment, a plurality of convex portions 111A are arranged on the top surface of the light-transmissive substrate 111, and the thickness T3 of the substrate 111 is critically significant in light extraction efficiency, for example, 30 to 50 μm. It will be formed to a thickness of. In addition, in the embodiment, the thickness of the light emitting device 100 may be formed to a thickness of 100 to 150 μm. In this case, when the thickness T3 of the substrate 111 is 30 to 50 μm, the support member 151 may be formed. The thickness T1 may be formed in a range of 45 μm to 115 μm, and the thickness of the semiconductor structures 113 and 120 may be formed in a range of 5 μm to 8 μm. According to the thickness T1 of the support member 151, the thickness of the light emitting device may be 150 μm or more.

실시 예의 기판(111)의 두께(T3)는 상기 발광 소자의 두께의 1/3~1/5의 두께 범위로 형성될 수 있으며, 상기 지지 부재(151)의 두께(T1) 보다는 적어도 얇게 형성될 수 있다. 또한 상기 기판(111)의 두께(T3)는 반도체 구조물(113,120)의 두께보다 600% ~ 800% 정도 두껍게 형성될 수 있다.The thickness T3 of the substrate 111 may be formed in a thickness range of 1/3 to 1/5 of the thickness of the light emitting device, and may be formed at least thinner than the thickness T1 of the support member 151. Can be. In addition, the thickness T3 of the substrate 111 may be about 600% to 800% thicker than the thickness of the semiconductor structures 113 and 120.

또한 상기 투광성의 기판(111)을 제거할 경우, 레이저 리프트 오프(LLO) 방법을 이용하는 데, 이러한 방법은 상기 반도체층 특히, 활성층(117)에 손해를 주게 된다.In addition, when the light-transmitting substrate 111 is removed, a laser lift-off (LLO) method is used, which damages the semiconductor layer, particularly the active layer 117.

상기 기판(111) 아래에는 반도체 구조물이 배치된다. 상기 반도체 구조물은 복수의 화합물 반도체층을 포함하며, 기판과 반사 전극층 사이의 반도체층들로 정의될 수 있다.A semiconductor structure is disposed below the substrate 111. The semiconductor structure includes a plurality of compound semiconductor layers, and may be defined as semiconductor layers between the substrate and the reflective electrode layer.

상기 기판(111)의 아래에는 제1반도체층(113)이 형성될 수 있다. 상기 제1반도체층(113)은 2족 내지 6족 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 2족 내지 6족 화합물 반도체를 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, 3족-5족 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The first semiconductor layer 113 may be formed under the substrate 111. The first semiconductor layer 113 may be formed using a group 2 to 6 compound semiconductor. The first semiconductor layer 113 may be formed of at least one layer or a plurality of layers using a group 2 to 6 compound semiconductor. The first semiconductor layer 113 may include, for example, at least one of a semiconductor layer using a group III-V compound semiconductor, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, or AlInN. The first semiconductor layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto.

상기 제1반도체층(113)은 버퍼층으로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있다. The first semiconductor layer 113 may be formed as a buffer layer, and the buffer layer may reduce the difference in lattice constant between the substrate and the nitride semiconductor layer.

상기 제1반도체층(113)은 언도프드(undoped) 반도체층으로 형성될 수 있다. 상기 언도프드 반도체층은 3족-5족 화합물 반도체 예컨대, GaN계 반도체로 구현될 수 있다. 상기 언도프드 반도체층은 제조 공정시 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 되며, 상기 제1도전형 반도체층(115)의 도전형 도펀트 농도보다는 낮은 농도를 가지게 된다. The first semiconductor layer 113 may be formed of an undoped semiconductor layer. The undoped semiconductor layer may be implemented as a group III-V compound semiconductor, for example, a GaN-based semiconductor. The undoped semiconductor layer has a first conductivity type even when the dopant is not intentionally doped with the conductive type dopant in the manufacturing process, and has a lower concentration than that of the conductive type dopant of the first conductive semiconductor layer 115.

상기 제1반도체층(113)은 버퍼층 및 언도프드 반도체층 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The first semiconductor layer 113 may be formed of at least one of a buffer layer and an undoped semiconductor layer, but is not limited thereto.

상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 3족-5족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. The light emitting structure 120 may be formed on the first semiconductor layer 113. The light emitting structure 120 includes a Group III-V compound semiconductor, for example, In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It has a semiconductor which has a composition formula, and can emit a predetermined | prescribed peak wavelength within the wavelength range of an ultraviolet band to a visible light band.

상기 발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(119) 사이에 형성된 활성층(117)을 포함한다.The light emitting structure 120 is disposed between the first conductive semiconductor layer 115, the second conductive semiconductor layer 119, the first conductive semiconductor layer 115 and the second conductive semiconductor layer 119. The formed active layer 117 is included.

상기 제1반도체층(113) 아래에는 제1도전형 반도체층(115)이 형성될 수 있다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(115)은 N형 반도체층이며, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. A first conductive semiconductor layer 115 may be formed under the first semiconductor layer 113. The first conductive semiconductor layer 115 is implemented as a Group III-V compound semiconductor doped with a first conductive dopant, and the first conductive semiconductor layer 115 is an N-type semiconductor layer. The conductive dopant is an N-type dopant and includes Si, Ge, Sn, Se, Te.

상기 제1도전형 반도체층(115)과 상기 제1반도체층(113) 사이에는 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. 상기 초 격자 구조의 각 층은 수 A 이상의 두께로 적층될 수 있다. A super lattice structure in which different semiconductor layers are alternately stacked may be formed between the first conductive semiconductor layer 115 and the first semiconductor layer 113, and the super lattice structure may reduce lattice defects. Can be. Each layer of the super lattice structure may be laminated to a thickness of several A or more.

상기 제1도전형 반도체층(115)과 상기 활성층(117) 사이에는 제1도전형 클래드층이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. A first conductive clad layer may be formed between the first conductive semiconductor layer 115 and the active layer 117. The first conductive clad layer may be formed of a GaN-based semiconductor, and the band gap may be formed to be greater than or equal to the band gap of the active layer 117. The first conductive clad layer serves to constrain the carrier.

상기 제1도전형 반도체층(115) 아래에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다.An active layer 117 is formed under the first conductive semiconductor layer 115. The active layer 117 may optionally include a single quantum well, a multiple quantum well (MQW), a quantum wire structure or a quantum dot structure, and may include a period of the well layer and the barrier layer. The well layer includes a composition formula of In x Al y Ga 1 -x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1), and the barrier layer is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) may be included.

상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다. The period of the well layer / barrier layer may be formed in one or more cycles using, for example, a laminated structure of InGaN / GaN, AlGaN / GaN, InGaN / AlGaN, InGaN / InGaN. The barrier layer may be formed of a semiconductor material having a band gap higher than that of the well layer.

상기 활성층(117) 아래에는 제2도전형 반도체층(119)이 형성된다. 상기 제2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(119)이 P형 반도체층이고, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. A second conductive semiconductor layer 119 is formed below the active layer 117. The second conductive semiconductor layer 119 may be formed of any one of a semiconductor doped with a second conductive dopant, for example, a compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, or AlInN. The second conductive semiconductor layer 119 is a P-type semiconductor layer, and the second conductive dopant is a P-type dopant and may include Mg, Zn, Ca, Sr, and Ba.

상기 제2도전형 반도체층(119)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(119)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.
The second conductive semiconductor layer 119 may include a superlattice structure, and the superlattice structure may include an InGaN / GaN superlattice structure or an AlGaN / GaN superlattice structure. The superlattice structure of the second conductive semiconductor layer 119 may abnormally diffuse the current included in the voltage to protect the active layer 117.

또한 상기 제1도전형 반도체층(115)은 P형 반도체층, 상기 제2도전형 반도체층(119)은 N형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(119) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성할 수도 있다. In addition, the first conductive semiconductor layer 115 may be a P-type semiconductor layer, and the second conductive semiconductor layer 119 may be an N-type semiconductor layer. A third conductive semiconductor layer having a polarity opposite to that of the second conductive type may be formed on the second conductive semiconductor layer 119.

상기 발광소자(100)는 상기 제1도전형 반도체층(115), 활성층(117) 및 상기 제2도전형 반도체층(119)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 P는 P형 반도체층이며, 상기 N은 N형 반도체층이며, 상기 -은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(120)의 최 상층은 제2도전형 반도체층(119)으로 설명하기로 한다.
The light emitting device 100 may define the first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119 as a light emitting structure 120, and the light emitting structure may be NP. It can be implemented with any one of a junction structure, a PN junction structure, an NPN junction structure, and a PNP junction structure. Herein, P is a P-type semiconductor layer, and N is an N-type semiconductor layer, and the - indicates a structure in which the P-type semiconductor layer and the N-type semiconductor layer are in direct contact or indirect contact. Hereinafter, for convenience of description, the uppermost layer of the light emitting structure 120 will be described as the second conductive semiconductor layer 119.

상기 제2도전형 반도체층(119) 아래에는 반사 전극층(131)이 형성된다. 상기 반사 전극층(131)은 오믹 접촉층, 반사층, 및 확산 방지층, 보호층 중 적어도 하나를 포함한다. The reflective electrode layer 131 is formed under the second conductive semiconductor layer 119. The reflective electrode layer 131 includes at least one of an ohmic contact layer, a reflective layer, a diffusion barrier layer, and a protective layer.

상기 반사 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층/확산 방지층으로 형성되거나, 반사층으로 형성될 수 있다.
The reflective electrode layer 131 may be formed of a structure of an ohmic contact layer / reflective layer / diffusion prevention layer / protective layer, a structure of a reflective layer / diffusion prevention layer / protective layer, or may be formed of a structure of an ohmic contact layer / reflective layer / protective layer It may be formed of a reflective layer / diffusion preventing layer or a reflective layer.

여기서, 상기 오믹 접촉층은 상기 제2도전형 반도체층(119) 아래에 접촉되며, 그 접촉 면적은 상기 제2도전형 반도체층(119)의 하면 면적의 70% 이상으로 형성될 수 있다. 상기 오믹 접촉층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 오믹 접촉층의 두께는 1~1,000Å로 형성될 수 있다. The ohmic contact layer may contact the bottom of the second conductive semiconductor layer 119, and the contact area of the ohmic contact layer may be 70% or more of the lower surface area of the second conductive semiconductor layer 119. The ohmic contact layer may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAZO), indium gallium zinc oxide (IGZO), and indium gallium tin oxide (IGTO). Selected from aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr, and optional compounds or alloys thereof , At least one layer. The ohmic contact layer may have a thickness of about 1 to about 1,000 mm 3.

상기 반사층은 상기 오믹 접촉층 아래에 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 반사층의 금속은 상기 제2도전형 반도체층(119) 아래에 오믹 접촉될 수 있으며, 이 경우 상기 오믹 접촉층은 형성하지 않을 수 있다. 상기 반사층의 두께는 1~10,000Å으로 형성될 수 있다. The reflective layer may be selected from a material having a reflectance of 70% or more under the ohmic contact layer, for example, a metal of Al, Ag, Ru, Pd, Rh, Pt, Ir, or an alloy of two or more of the above metals. The metal of the reflective layer may be in ohmic contact under the second conductive semiconductor layer 119, in which case the ohmic contact layer may not be formed. The thickness of the reflective layer may be formed to 1 ~ 10,000Å.

상기 확산 방지층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있다. 상기 확산 방지층은 서로 다른 층의 경계에서 층간 확산을 방지하게 된다. 상기 확산 방지층의 두께는 1~10,000Å로 형성될 수 있다. The diffusion barrier layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti and two or more alloys thereof. The diffusion barrier layer prevents interlayer diffusion at the boundary between different layers. The thickness of the diffusion barrier layer may be formed to 1 ~ 10,000 ~.

상기 보호층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.
The protective layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti and two or more alloys thereof, and the thickness is 1 to 10,000 Å. It can be formed as.

상기 반사 전극층(131)은 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx의 그룹 중에서 선택될 수 있다. 상기 투광성 전극층의 아래에는 반사층이 형성될 수 있으며, 상기 반사층은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 상기 제1 및 제2굴절률은 서로 다르고, 상기 제1층과 제2층은 1.5~2.4 사이의 물질 예컨대, 전도성 또는 절연성 물질로 형성될 수 있으며, 이러한 구조는 DBR(distributed bragg reflection) 구조로 정의될 수 있다. The reflective electrode layer 131 may include a laminated structure of a transparent electrode layer / reflective layer, and the transparent electrode layer may include indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), SnO, InO, INZnO, ZnO, IrOx , RuOx may be selected from the group. A reflective layer may be formed below the transparent electrode layer, and the reflective layer may include a structure in which a first layer having a first refractive index and a second layer having a second refractive index are alternately stacked in at least two pairs. The second refractive index is different from each other, and the first layer and the second layer may be formed of a material between 1.5 and 2.4, for example, a conductive or insulating material, and such a structure may be defined as a distributed bragg reflection (DBR) structure.

상기 제2도전형 반도체층(119) 및 상기 반사 전극층(131) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
A light extraction structure such as roughness may be formed on a surface of at least one of the second conductive semiconductor layer 119 and the reflective electrode layer 131, and the light extraction structure may change a critical angle of incident light. Therefore, the light extraction efficiency can be improved.

상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에는 제1전극(135)이 형성되며, 상기 반사 전극층(131)의 일부 아래에는 제2전극(137)이 형성될 수 있다. 상기 제1전극(135) 아래에는 제1연결 전극(141)이 형성되며, 상기 제2전극(137) 아래에는 제2연결 전극(143)이 형성된다.The first electrode 135 may be formed under a portion A1 of the first conductive semiconductor layer 115, and the second electrode 137 may be formed under a portion of the reflective electrode layer 131. A first connection electrode 141 is formed below the first electrode 135, and a second connection electrode 143 is formed below the second electrode 137.

상기 제1전극(135)는 상기 제1도전형 반도체층(115)의 일부 영역(A1)에 전기적으로 연결된다. 상기 제1전극(135)은 전극 패드를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 135 is electrically connected to a partial region A1 of the first conductive semiconductor layer 115. The first electrode 135 may include an electrode pad, but is not limited thereto.

상기 제1전극(135)는 상기 활성층(117) 및 제2도전형 반도체층(119)의 측면과 이격되며, 상기 제1도전형 반도체층(115)의 일부 영역(A1) 보다 작은 면적으로 형성될 수 있다. The first electrode 135 is spaced apart from side surfaces of the active layer 117 and the second conductive semiconductor layer 119 and is formed to have a smaller area than the partial area A1 of the first conductive semiconductor layer 115. Can be.

상기 제2전극(137)은 상기 반사 전극층(131)을 통해 상기 제2도전형 반도체층(119)과 물리적 또는/및 전기적으로 접촉될 수 있다. 상기 제2전극(137)은 전극 패드를 포함한다.
The second electrode 137 may be in physical or / and electrical contact with the second conductive semiconductor layer 119 through the reflective electrode layer 131. The second electrode 137 includes an electrode pad.

상기 제1전극(135) 및 제2전극(137)은 접착층, 반사층, 확산 방지층, 및 본딩층 중 적어도 하나를 포함한다. 상기 접착층은 상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에 오믹 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~1,000Å으로 형성될 수 있다. 상기 반사층은 상기 접착층 아래에 형성되며, 그 물질은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 확산 방지층은 상기 반사층 아래에 형성되며, 그 물질은 Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å을 포함한다. 상기 본딩층은 상기 제1연결 전극(141)과 본딩되는 층이며, 그 물질은 Al, Ru, Rh, Pt 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.The first electrode 135 and the second electrode 137 include at least one of an adhesive layer, a reflective layer, a diffusion barrier layer, and a bonding layer. The adhesive layer is in ohmic contact under a portion A1 of the first conductive semiconductor layer 115, and may be formed of Cr, Ti, Co, Ni, V, Hf, and an optional alloy thereof. May be formed to 1 ~ 1,000Å. The reflective layer is formed under the adhesive layer, the material may be formed of Ag, Al, Ru, Rh, Pt, Pd and an optional alloy thereof, the thickness may be formed of 1 ~ 10,000Å. The diffusion barrier layer is formed under the reflective layer, and the material may be formed of Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti, and optional alloys thereof, the thickness of which is 1 to 10,000Å. It includes. The bonding layer is a layer bonded to the first connection electrode 141, and the material may be formed of Al, Ru, Rh, Pt, and an optional alloy thereof. The thickness of the bonding layer may be 1 to 10,000 1. Can be.

상기 제1전극(135)과 상기 제2전극(137)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다. 상기 제2전극(137)의 적층 구조가 상기 제1전극(135)의 적층 구조보다 적을 수 있으며, 예컨대 상기 제1전극(135)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있으며, 상기 제2전극(137)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있다. The first electrode 135 and the second electrode 137 may have the same stacked structure or different stacked structures. The stack structure of the second electrode 137 may be smaller than that of the first electrode 135. For example, the first electrode 135 may be formed of an adhesive layer / reflection layer / diffusion prevention layer / bonding layer or an adhesive layer / diffusion layer. The prevention layer / bonding layer may be formed, and the second electrode 137 may be formed in the structure of the adhesive layer / reflective layer / diffusion prevention layer / bonding layer or the structure of the adhesive layer / diffusion prevention layer / bonding layer.

상기 제2전극(137)의 상면 면적은 상기 반사전극층(131)의 하면 면적과 동일한 면적이거나, 상기 제2연결 전극(143)의 상면 면적보다 적어도 큰 면적일 수 있다.
The upper surface area of the second electrode 137 may be the same area as the lower surface area of the reflective electrode layer 131 or at least larger than the upper surface area of the second connection electrode 143.

상기 제1전극(135) 및 상기 제2전극(137) 중 적어도 하나는 전극 패드로부터 분기된 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1전극(135) 및 상기 제2전극(137)의 전극 패드는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
At least one of the first electrode 135 and the second electrode 137 may further have a current diffusion pattern such as an arm or finger structure branched from the electrode pad. In addition, one or more electrode pads of the first electrode 135 and the second electrode 137 may be formed, but are not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 기둥 형상일 수 있으며, 예컨대 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 여기서, 상기 다각 기둥은 등각이거나 등각이 아닐 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면 또는 하면 형상은 원형, 다각형을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 상면과 다른 면적으로 형성될 수 있으며, 예컨대 상기 하면 면적은 상면 면적보다 더 크거나 작을 수 있다.The first connection electrode 141 and the second connection electrode 143 provide a lead function for supplying power and a heat dissipation path. The first connection electrode 141 and the second connection electrode 143 may have a columnar shape, and may include, for example, a shape such as a spherical shape, a circular column, or a polygonal column or a random shape. Here, the polygonal pillar may be conformal or not conformal, but is not limited thereto. An upper surface or a lower surface of the first connection electrode 141 and the second connection electrode 143 may include a circle or a polygon, but is not limited thereto. Lower surfaces of the first connection electrode 141 and the second connection electrode 143 may be formed to have different areas from the upper surface. For example, the lower surface area may be larger or smaller than the upper surface area.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143) 중 적어도 하나는 상기 발광 구조물(120)의 하면 너비보다는 작게 형성될 수 있고, 상기 각 전극(135,137)의 하면 너비 또는 직경 보다는 크게 형성될 수 있다. At least one of the first connection electrode 141 and the second connection electrode 143 may be formed smaller than the width of the lower surface of the light emitting structure 120, and larger than the width or diameter of the lower surface of each of the electrodes 135 and 137. Can be formed.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 직경 또는 너비는 1㎛~100,000㎛로 형성될 수 있으며, 그 높이는 1㎛~100,000㎛로 형성될 수 있다. 여기서, 상기 제1연결 전극(141)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 더 길게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 동일한 평면 (즉, 수평 면) 상에 배치될 수 있다.
The diameter or width of the first connection electrode 141 and the second connection electrode 143 may be formed to 1㎛ ~ 100,000㎛, the height may be formed of 1㎛ ~ 100,000㎛. Here, the thickness H1 of the first connection electrode 141 may be longer than the thickness H2 of the second connection electrode 143, and the first connection electrode 141 and the second connection may be formed. The lower surface of the electrode 143 may be disposed on the same plane (ie, the horizontal surface).

상기 제1연결 전극(141) 및 제2연결 전극(143)은 어느 하나의 금속 또는 합금을 이용하여 단일 층으로 형성될 수 있으며, 상기의 단일 층의 너비 및 높이는 1㎛~100,000㎛로 형성될 수 있으며, 예컨대 상기 단일층 층의 두께는 상기 제2전극(143)의 두께보다 더 두꺼운 높이로 형성될 수 있다. The first connection electrode 141 and the second connection electrode 143 may be formed as a single layer using any one metal or alloy, and the width and height of the single layer may be formed to be 1 μm to 100,000 μm. For example, the thickness of the single layer layer may be formed at a height thicker than the thickness of the second electrode 143.

상기 제1연결 전극(141) 및 제2연결 전극(143)은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 상기 제1연결 전극(141) 및 제2연결 전극(143)은 상기 제1전극(135) 및 제2전극(137)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다. 이때 도금두께는 1~100,000Å이 적용 가능하다.The first connection electrode 141 and the second connection electrode 143 are Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and these It may be formed of any one of an optional alloy of metal. The first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, and an optional alloy thereof to improve adhesion between the first electrode 135 and the second electrode 137. It may be plated with either metal. At this time, the plating thickness is 1 ~ 100,000Å is applicable.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 표면에는 도금층이 더 형성될 수 있으며, 상기 도금층은 Tin 또는 이의 합금, Ni 또는 이의 합금, Tin-Ag-Cu 합금으로 형성될 수 있으며, 그 두께는 0.5㎛~10㎛로 형성될 수 있다. 이러한 도금층은 다른 본딩층과의 접합을 개선시켜 줄 수 있다.
A plating layer may be further formed on surfaces of the first connection electrode 141 and the second connection electrode 143, and the plating layer may be formed of Tin or an alloy thereof, Ni or an alloy thereof, or a Tin-Ag-Cu alloy. And, the thickness may be formed to 0.5㎛ ~ 10㎛. Such a plating layer can improve the bonding with other bonding layers.

상기 절연층(133)은 상기 반사 전극층(131) 아래에 형성될 수 있다. 상기 절연층(133)은 상기 제2도전형 반도체층(119)의 하면, 상기 제2도전형 반도체층(119) 및 상기 활성층(117)의 측면, 상기 제1도전형 반도체층(115)의 일부 영역(A1)의 하면에 형성될 수 있다. 상기 절연층(133)은 상기 발광 구조물(120)의 하부 영역 중에서 상기 반사 전극층(131), 제1전극(135) 및 제2전극(137)을 제외한 영역에 형성되어, 상기 발광 구조물(120)의 하부를 전기적으로 보호하게 된다.The insulating layer 133 may be formed under the reflective electrode layer 131. The insulating layer 133 is formed on a lower surface of the second conductive semiconductor layer 119, side surfaces of the second conductive semiconductor layer 119 and the active layer 117, and the first conductive semiconductor layer 115. The lower surface of the partial region A1 may be formed. The insulating layer 133 is formed in the lower region of the light emitting structure 120 except for the reflective electrode layer 131, the first electrode 135, and the second electrode 137. The lower part of the to be electrically protected.

상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연층(133)은 발광 구조물(120)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(120)의 층간 쇼트를 방지하기 위해 형성된다.The insulating layer 133 includes an insulating material or an insulating resin formed of at least one of an oxide, nitride, fluoride, and sulfide having at least one of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 133 may be selectively formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 . The insulating layer 133 may be formed as a single layer or a multilayer, but is not limited thereto. The insulating layer 133 is formed to prevent an interlayer short of the light emitting structure 120 when a metal structure for flip bonding is formed under the light emitting structure 120.

상기 절연층(133)은 상기 반사 전극층(131) 하면에 형성되지 않고, 상기 발광 구조물(120)의 표면에만 형성될 수 있다. 이는 상기 반사 전극층(131)의 하면에는 절연성의 지지 부재(151)가 형성됨으로써, 상기 절연층(133)을 상기 반사 전극층(131)의 하면까지 연장하지 않을 수 있다.The insulating layer 133 may not be formed on the bottom surface of the reflective electrode layer 131, but may be formed only on the surface of the light emitting structure 120. The insulating support member 151 is formed on the lower surface of the reflective electrode layer 131, so that the insulating layer 133 may not extend to the lower surface of the reflective electrode layer 131.

상기 절연층(133)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 DBR 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 반사 전극층은 형성하지 않을 수 있다. The insulating layer 133 may have a DBR structure in which a first layer and a second layer having different refractive indices are alternately arranged, and the first layer is formed of SiO 2 , Si 3 N 4 , Al 2 O 3 , Any one of TiO 2 , and the second layer may be formed of any one of materials other than the first layer. In this case, the reflective electrode layer may not be formed.

상기 절연층(133)은 100~10,000Å 두께로 형성되며, 다층 구조로 형성된 경우 각 층은 1~50,000Å의 두께이거나, 각 층당 100~10,000Å의 두께로 형성될 수 있다. 여기서, 상기 다층 구조의 절연층(133)에서 각 층의 두께는 발광 파장에 따라 반사 효율을 변화시켜 줄 수 있다.
The insulating layer 133 is formed to a thickness of 100 ~ 10,0001, each layer may be formed of a thickness of 1 ~ 50,000Å or 100 ~ 10,000Å for each layer when formed in a multi-layer structure. Here, in the insulating layer 133 of the multilayer structure, the thickness of each layer may change the reflection efficiency according to the emission wavelength.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프로 사용될 수 있으며, 이에 대해 한정하지는 않는다. The material of the first connection electrode 141 and the second connection electrode 143 is Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and their optional alloys. In addition, the first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 135 and the second electrode 137. It may include a plating layer using, the thickness of the plating layer may be formed to 1 ~ 100,000 ~. The first connection electrode 141 and the second connection electrode 143 may be used as solder balls or metal bumps, but are not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프와 같은 단일 금속으로 사용될 수 있으며, 이에 대해 한정하지는 않는다.The material of the first connection electrode 141 and the second connection electrode 143 is Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and their optional alloys. In addition, the first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 135 and the second electrode 137. It may include a plating layer using, the thickness of the plating layer may be formed to 1 ~ 100,000 ~. The first connection electrode 141 and the second connection electrode 143 may be used as a single metal such as solder balls or metal bumps, but are not limited thereto.

상기 지지 부재(151)는 발광 소자(100)를 지지하는 지지층으로 사용된다. 상기 지지 부재(151)는 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다. 상기 지지부재(151)은 상기 절연층(133)과 다른 물질로 형성될 수 있다.The support member 151 is used as a support layer for supporting the light emitting device 100. The support member 151 is formed of an insulating material, and the insulating material is formed of a resin layer such as silicon or epoxy. As another example, the insulating material may include a paste or an insulating ink. The insulating material is polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), and Polypropylene-imine, Dendrimers (PPI), and resins including PAMAM-OS (organosilicon) with PAMAM internal structure and organic-silicon exterior, alone or in combination thereof. Can be. The support member 151 may be formed of a material different from that of the insulating layer 133.

상기 지지 부재(151) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 부재(151) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있으며, 이하 설명의 편의를 위해 열 확산제로 설명하기로 한다. 여기서, 상기 열 확산제는 절연성 재질 또는 전도성 재질일 수 있으며, 그 크기는 1Å~100,000Å으로 사용 가능하며, 열 확산 효율을 위해 1,000Å~50,000Å로 형성될 수 있다. 상기 열 확산제의 입자 형상은 구형 또는 불규칙한 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. At least one of compounds such as oxides, nitrides, fluorides, and sulfides having at least one of Al, Cr, Si, Ti, Zn, and Zr may be added to the support member 151. Here, the compound added in the support member 151 may be a heat spreader, and the heat spreader may be used as powder particles, granules, fillers, and additives of a predetermined size. It will be described as a diffusion agent. Here, the heat spreader may be an insulating material or a conductive material, the size of the heat spreader can be used in 1Å ~ 100,000Å, it may be formed in 1,000Å ~ 50,000Å for heat diffusion efficiency. Particle shape of the heat spreader may include a spherical or irregular shape, but is not limited thereto.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. The heat spreader comprises a ceramic material, the ceramic material is a low temperature co-fired ceramic (LTCC), high temperature co-fired ceramic (HTCC), alumina (alumina) co-fired , Quartz, calcium zirconate, forsterite, SiC, graphite, fusedsilica, mullite, cordierite, zirconia, beryllia ), And at least one of aluminum nitride. The ceramic material may be formed of a metal nitride having higher thermal conductivity than nitride or oxide among insulating materials such as nitride or oxide, and the metal nitride may include, for example, a material having a thermal conductivity of 140 W / mK or more. The ceramic material may be, for example, SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (SiC-BeO), BeO, It may be a ceramic series such as CeO, AlN. The thermally conductive material may comprise a component of C (diamond, CNT).

상기 지지 부재(151)는 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지 부재(151)는 내부에 세라믹 물질의 분말을 포함함으로써, 지지 부재(151)의 강도는 개선되고, 열 전도율 또한 개선될 수 있다.
The support member 151 may be formed in a single layer or multiple layers, but is not limited thereto. Since the support member 151 includes a powder of ceramic material therein, the strength of the support member 151 may be improved, and thermal conductivity may also be improved.

상기 지지 부재(151) 내에 포함된 열 확산제는 1~99wt/% 정도의 함량 비율로 첨가될 수 있으며, 효율적인 열 확산을 위해 50~99wt% 범위의 함량 비율로 첨가될 수 있다. 이러한 지지 부재(151) 내에 열 확산제가 첨가됨으로써, 내부에서의 열 전도율은 더 개선될 수 있다. 또한 상기 지지 부재(151)의 열 팽창 계수는 4-11 [x106/℃]이며, 이러한 열 팽창 계수는 상기 기판(111) 예컨대, 사파이어 기판과 동일하거나 유사한 열 팽창 계수를 갖게 되므로, 상기 기판 상에 형성되는 발광 구조물(120)과의 열 팽창 차이에 의해 웨이퍼가 휘어지거나 결함이 발생되는 것을 억제하여 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다.The heat spreader included in the support member 151 may be added at a content ratio of about 1 to 99 wt /%, and may be added at a content ratio of 50 to 99 wt% for efficient heat diffusion. By adding a heat spreader to the support member 151, the thermal conductivity in the interior can be further improved. In addition, the coefficient of thermal expansion of the support member 151 is 4-11 [x10 6 / ° C.], and the coefficient of thermal expansion has a coefficient of thermal expansion equal to or similar to that of the substrate 111, for example, a sapphire substrate. The bending of the wafer due to the difference in thermal expansion with respect to the light emitting structure 120 formed thereon or the generation of defects can be suppressed to prevent the reliability of the light emitting device from being lowered.

여기서, 상기 지지 부재(151)의 하면 면적은 상기 기판(111)의 상면과 실질적으로 동일한 면적으로 형성될 수 있다. 상기 지지 부재(151)의 하면 면적은 상기 제1도전형 반도체층(115)의 상면 면적과 동일한 면적으로 형성될 수 있다. 또한 상기 지지 부재(151)의 하면 너비는 상기 기판(111)의 상면과 상기 제1도전형 반도체층(115)의 상면 너비와 동일한 너비로 형성될 수 있다. 이는 지지 부재(151)를 형성한 다음 개별 칩으로 분리함으로써, 상기 지지부재(151)과 상기 기판(111) 및 상기 제1도전형 반도체층(115)의 측면이 동일 평면 상에 배치될 수 있다.
Here, an area of the lower surface of the support member 151 may be formed to be substantially the same area as the upper surface of the substrate 111. The lower surface area of the support member 151 may be formed to have the same area as the upper surface area of the first conductive semiconductor layer 115. In addition, a width of a lower surface of the support member 151 may be equal to a width of an upper surface of the substrate 111 and an upper surface of the first conductive semiconductor layer 115. The support member 151 may be formed and then separated into individual chips, such that side surfaces of the support member 151, the substrate 111, and the first conductive semiconductor layer 115 may be disposed on the same plane. .

도 2를 참조하면, 상기 지지 부재(151)의 제1변(D1)의 길이는 상기 기판(111)의 제1변의 길이와 실질적으로 동일하고, 제2변(D2)의 길이는 상기 기판(111)의 제2변의 길이와 실질적으로 동일하게 형성될 수 있다. 또한 제1연결 전극(141)과 제2연결 전극(143) 사이의 간격(D5)는 각 전극 패드 사이의 간격으로서, 발광 소자의 한 변의 길이의 1/2 이상 이격될 수 있다.Referring to FIG. 2, the length of the first side D1 of the support member 151 is substantially the same as the length of the first side of the substrate 111, and the length of the second side D2 is the substrate ( It may be formed substantially the same as the length of the second side of 111. In addition, the distance D5 between the first connection electrode 141 and the second connection electrode 143 is a distance between each electrode pad, and may be spaced at least 1/2 of the length of one side of the light emitting device.

상기 지지 부재(151)의 하면은 실질적으로 평탄한 면으로 형성되거나, 불규칙한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The lower surface of the support member 151 may be formed as a substantially flat surface or an irregular surface, but is not limited thereto.

상기 지지 부재(151)의 제1영역의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 두껍게 형성될 수 있다. 다른 예로서, 상기 지지 부재(151)의 제1영역의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 얇게 형성될 수 있으며, 이는 상기 절연층(133)의 두께를 상기 제2연결 전극(137)의 두께보다 더 두껍게 형성함으로써, 상기 지지 부재(151)의 두께가 얇아질 수 있다. 상기 지지 부재(151)의 제2영역의 두께(T2)는 상기 제1연결 전극(141)의 두께보다 더 두껍게 형성될 수 있다. 상기 지지 부재(151)의 두께(T1)은 1㎛~100,000㎛ 범위에서 형성될 수 있으며, 다른 예로서 45㎛ 이상 예컨대 45~115㎛ 범위로 형성될 수 있다. 여기서, 상기 지지 부재(151)의 두께가 45㎛~1000㎛ 범위를 갖는 경우, 상기 발광 소자의 두께도 상기 지지 부재(151)의 두께에 따라 변경될 수 있다. The thickness T1 of the first region of the support member 151 may be formed at least thicker than the thickness H2 of the second connection electrode 143. As another example, the thickness T1 of the first region of the support member 151 may be formed to be thinner than the thickness H2 of the second connection electrode 143, which is a thickness of the insulating layer 133. By forming a thickness thicker than the thickness of the second connection electrode 137, the thickness of the support member 151 may be reduced. The thickness T2 of the second region of the support member 151 may be thicker than the thickness of the first connection electrode 141. The thickness T1 of the support member 151 may be formed in a range of 1 μm to 100,000 μm, and may be formed in another range of 45 μm or more, for example, 45 to 115 μm. Here, when the thickness of the support member 151 has a range of 45 μm to 1000 μm, the thickness of the light emitting device may also be changed according to the thickness of the support member 151.

상기 지지 부재(151)의 하면은 상기 제1전극(135) 및 상기 제2전극(137)의 하면보다 더 낮게 형성되고, 상기 제1연결 전극(141)의 하면, 상기 제2연결 전극(143)의 하면과 동일한 평면(즉, 수평 면) 상에 배치될 수 있다.The lower surface of the support member 151 is formed lower than the lower surfaces of the first electrode 135 and the second electrode 137, and the lower surface of the first connection electrode 141, the second connection electrode 143. May be disposed on the same plane (ie, horizontal plane) as the lower surface of

상기 지지 부재(151)는 상기 제1전극(135), 제2전극(137), 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 둘레 면에 접촉된다. 이에 따라 상기 제1전극(135), 제2전극(137), 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)로부터 전도된 열은 상기 지지 부재(151)를 통해 확산되고 방열될 수 있다. 이때 상기 지지 부재(151)는 내부의 열 확산제에 의해 열 전도율이 개선되고, 전 표면을 통해 방열을 수행하게 된다. 따라서, 상기 발광 소자(100)는 열에 의한 신뢰성을 개선시켜 줄 수 있다.The support member 151 contacts the circumferential surfaces of the first electrode 135, the second electrode 137, the first connection electrode 141, and the second connection electrode 143. Accordingly, heat conducted from the first electrode 135, the second electrode 137, the first connection electrode 141, and the second connection electrode 143 is diffused through the support member 151, and radiates heat. Can be. At this time, the thermal conductivity of the support member 151 is improved by the heat spreading agent therein, and heat radiation is performed through the entire surface. Therefore, the light emitting device 100 may improve reliability by heat.

또한 상기 지지 부재(151)의 측면은 상기 발광 구조물(120) 및 상기 기판(111)의 측면과 동일한 평면 (즉, 수직 면) 상에 배치될 수 있다. In addition, the side surface of the support member 151 may be disposed on the same plane (that is, vertical surface) with the side surfaces of the light emitting structure 120 and the substrate 111.

상기의 발광 소자(100)는 플립 방식으로 탑재되며, 기판(111)의 상면 방향으로 대부분의 광이 방출되고, 일부 광은 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면을 통해 방출되기 때문에, 상기 제1전극(135) 및 제2전극(137)에 의한 광 손실을 줄여줄 수 있다. 이에 따라 상기의 발광 소자(100)의 광 추출 효율 및 방열 효율은 개선될 수 있다.
The light emitting device 100 is mounted in a flip-type manner, and most of the light is emitted toward the upper surface of the substrate 111, and some light is emitted through the side surface of the substrate 111 and the side surface of the light emitting structure 120. Since it is emitted, it is possible to reduce the light loss by the first electrode 135 and the second electrode 137. Accordingly, light extraction efficiency and heat radiation efficiency of the light emitting device 100 may be improved.

도 3 내지 도 10는 실시 예에 따른 발광 소자의 제조 과정을 나타낸 도면이다. 이하의 제조 과정은 설명의 용이성을 위해 개별 소자로 도시되었으나, 웨이퍼 레벨에서 제조되며, 개별 소자는 후술하는 처리 공정을 통해 제조되는 것으로 설명될 수 있다. 또한 개별 소자의 후술하는 제조 공정으로 한정하는 것이 아니며, 각 공정의 특정 공정에 추가적인 공정 또는 더 적은 공정으로 제조될 수 있다. 3 to 10 are views illustrating a manufacturing process of a light emitting device according to an embodiment. The following fabrication process is shown as an individual device for ease of description, but may be fabricated at the wafer level, and the individual device may be described as being fabricated through the process described below. In addition, the present invention is not limited to the manufacturing process described below, and may be manufactured in an additional process or fewer processes in a specific process of each process.

도 3을 참조하면, 기판(111)은 성장 장비에 로딩되고, 그 위에 2족 내지 6족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다. 상기 기판(111)은 성장 기판으로 사용된다.Referring to FIG. 3, the substrate 111 may be loaded onto growth equipment, and a compound semiconductor of group 2 to 6 elements may be formed in a layer or pattern form thereon. The substrate 111 is used as a growth substrate.

여기서, 상기 기판(111)은 투광성 기판, 절연 기판 또는 전도성 기판으로 이루어질 수 있으며, 예컨대, 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(111)의 상면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 이러한 요철 패턴은 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다.Here, the substrate 111 may be made of a light transmissive substrate, an insulating substrate or a conductive substrate, for example, sapphire substrate (Al 2 0 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 0 3 , and GaAs and the like. A light extraction structure such as an uneven pattern may be formed on the upper surface of the substrate 111. The uneven pattern may change the critical angle of the light to improve the light extraction efficiency.

상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator), 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator, sputtering, metal organic chemical (MOCVD) vapor deposition) and the like, and the present invention is not limited thereto.

상기 기판(111) 위에는 제1반도체층(113)이 형성되며, 상기 제1반도체층(113)은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 상기 기판(111)과의 격자 상수의 차이를 줄여주는 버퍼층으로 형성될 수 있다. 상기 제1반도체층(113)은 언도프드 반도체층으로 형성될 수 있으며, 상기 언도프드 반도체층은 의도적으로 도핑하지 않는 GaN계 반도체로 형성될 수 있다. A first semiconductor layer 113 may be formed on the substrate 111, and the first semiconductor layer 113 may be formed using a compound semiconductor of a group 3 to 5 group element. The first semiconductor layer 113 may be formed as a buffer layer to reduce a difference in lattice constant from the substrate 111. The first semiconductor layer 113 may be formed of an undoped semiconductor layer, and the undoped semiconductor layer may be formed of a GaN-based semiconductor that is not intentionally doped.

상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 제1도전형 반도체층(115), 활성층(117) 및 제2도전형 반도체층(119)의 순서로 형성될 수 있다.The light emitting structure 120 may be formed on the first semiconductor layer 113. The light emitting structure 120 may be formed in the order of the first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119.

상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(115)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(115)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. The first conductive semiconductor layer 115 is a compound semiconductor of a group III-V group element doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like can be selected. When the first conductive type is an N type semiconductor, the first conductive type dopant includes an N type dopant such as Si, Ge, Sn, Se, Te, or the like. The first conductive semiconductor layer 115 may be formed as a single layer or a multilayer, but is not limited thereto. The first conductive semiconductor layer 115 may further include a superlattice structure having different materials, but is not limited thereto.

상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성되며, 상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(117)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. An active layer 117 is formed on the first conductive semiconductor layer 115, and the active layer 117 may include at least one of a single quantum well structure, a multiple quantum well structure, a quantum line structure, and a quantum dot structure. . The active layer 117 is a Group III -5 compound of an element using a semiconductor material In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1 Cycle of the well layer and barrier layer having a composition formula), e.g. It is not limited thereto.

상기 활성층(117)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. 여기서, 상기 활성층(117)의 장벽층은 상기 우물층의 밴드 갭보다 높고, 상기 도전형 클래드층은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.A conductive cladding layer may be formed on or under the active layer 117, and the conductive cladding layer may be formed of an AlGaN-based semiconductor. The barrier layer of the active layer 117 may be higher than the band gap of the well layer, and the conductive clad layer may be formed higher than the band gap of the barrier layer.

상기 활성층(117) 위에는 상기 제2도전형 반도체층(119)이 형성되며, 상기 제 2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(119)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. 상기 제2도전형 반도체층(119)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.The second conductive semiconductor layer 119 is formed on the active layer 117, and the second conductive semiconductor layer 119 is a compound semiconductor of a group III-V group element doped with a second conductive dopant. GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like. When the second conductive type is a P type semiconductor, the second conductive type dopant includes a P type dopant such as Mg and Zn. The second conductive semiconductor layer 119 may be formed as a single layer or a multilayer, but is not limited thereto. The second conductive semiconductor layer 119 may further include a superlattice structure having different materials, but is not limited thereto.

상기 제1도전형 반도체층(115), 상기 활성층(117) 및 상기 제2도전형 반도체층(119)은 발광 구조물(120)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(119) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나로 형성될 수 있다.
The first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119 may be defined as a light emitting structure 120. In addition, a third conductive semiconductor layer, eg, an N-type semiconductor layer, having a polarity opposite to that of the second conductive type may be formed on the second conductive semiconductor layer 119. Accordingly, the light emitting structure 120 may be formed of at least one of an NP junction, a PN junction, an NPN junction, and a PNP junction structure.

도 4를 참조하면, 발광 구조물(120)의 일부 영역(A1)에 대해 에칭을 수행하게 된다. 상기 발광 구조물(120)의 일부 영역(A1)은 상기 제1도전형 반도체층(115)이 노출될 수 있으며, 상기 제1도전형 반도체층(115)의 노출 부분은 상기 활성층(117)의 상면보다 낮은 높이로 형성될 수 있다.Referring to FIG. 4, etching is performed on a portion A1 of the light emitting structure 120. A portion of the light emitting structure 120 may be exposed to the first conductive semiconductor layer 115, and an exposed portion of the first conductive semiconductor layer 115 may be formed on the top surface of the active layer 117. It can be formed at a lower height.

상기 에칭 과정은 상기 발광 구조물(120)의 상면 영역에 대해 마스크 패턴으로 마스킹한 다음, 상기 발광 구조물(120)의 일부 영역(A1)에 대해 건식 에칭을 수행하게 된다. 상기 건식 에칭은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함한다. 다른 에칭 방식으로서, 습식 에칭을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. The etching process masks the upper surface area of the light emitting structure 120 in a mask pattern, and then performs dry etching on the partial area A1 of the light emitting structure 120. The dry etching may include at least one of Inductively Coupled Plasma (ICP) equipment, Reactive Ion Etching (RIE) equipment, Capacitive Coupled Plasma (CCP) equipment, and Electron Cyclotron Resonance (ECR) equipment. Another etching method may further include, but is not limited to, wet etching.

여기서, 상기 발광 구조물(120)의 일부 영역(A1)은 에칭 영역으로서, 임의의 영역으로 설정될 수 있으며, 그 영역(A1)의 개수도 하나 또는 복수로 형성될 수 있다. Here, the partial region A1 of the light emitting structure 120 may be set to an arbitrary region as an etching region, and the number of the regions A1 may be one or plural.

도 5를 참조하면, 상기 발광 구조물(120) 위에 반사 전극층(131)을 형성하게 된다. 상기 반사 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 면적보다 작은 면적으로 형성될 수 있으며, 이는 반사 전극층(131)의 제조 과정에 따른 쇼트를 방지할 수 있다. 여기서, 상기 반사 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 에지로부터 소정 거리(D3) 이격된 영역과 상기 발광 구조물(120)의 일부 영역(A1)에 마스크로 마스킹한 다음, 스퍼터(Sputter) 장비 또는/및 증착 장비로 증착시켜 줄 수 있다. Referring to FIG. 5, the reflective electrode layer 131 is formed on the light emitting structure 120. The reflective electrode layer 131 may be formed to have a smaller area than the upper surface area of the second conductive semiconductor layer 119, which may prevent a short caused by the manufacturing process of the reflective electrode layer 131. The reflective electrode layer 131 is masked on a region spaced a predetermined distance D3 from an upper surface edge of the second conductive semiconductor layer 119 and a partial region A1 of the light emitting structure 120 with a mask. It can be deposited by sputter equipment or / and deposition equipment.

상기 반사 전극층(131)은 적어도 반사율이 70% 이상이거나, 적어도 90% 이상인 금속 물질을 포함할 수 있다.The reflective electrode layer 131 may include a metal material having a reflectance of at least 70% or at least 90%.

상기 반사 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층으로 형성될 수 있다. 상기 각 층의 물질 및 두께는 도 1의 설명을 참조하기로 한다.The reflective electrode layer 131 may be formed of a structure of an ohmic contact layer / reflective layer / diffusion prevention layer / protective layer, a structure of a reflective layer / diffusion prevention layer / protective layer, or may be formed of a structure of an ohmic contact layer / reflective layer / protective layer It may be formed as a reflective layer. The material and thickness of each layer will be referred to the description of FIG. 1.

여기서, 상기 도 4의 공정과 상기 도 5의 공정의 순서를 변경될 수 있으며, 이에 대해 한정하지는 않는다.
Here, the order of the process of FIG. 4 and the process of FIG. 5 may be changed, but is not limited thereto.

도 6을 참조하면, 상기 제1도전형 반도체층(115) 위에 제1전극(135)를 형성하고, 상기 반사 전극층(131) 위에 제2전극(137)을 형성하게 된다. 상기 제1전극(135) 및 제2전극(137)은 전극 형성 영역 이외의 영역을 마스크로 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(135) 및 제2전극(137)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti 및 이들의 선택적인 합금 중에서 선택적으로 형성될 수 있다. 상기 제1전극(135) 및 제2전극(137)은 다층으로 형성될 수 있으며, 예컨대 상기의 물질을 이용하여 접착층/반사층/확산방지층/본딩층 중 적어도 2층을 포함할 수 있다. 상기 제1전극(135)와 상기 제2전극(137)은 동일 공정으로 동일한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 6, a first electrode 135 is formed on the first conductive semiconductor layer 115, and a second electrode 137 is formed on the reflective electrode layer 131. The first electrode 135 and the second electrode 137 may be formed by sputtering and / or deposition equipment after masking a region other than the electrode formation region with a mask, but are not limited thereto. The first electrode 135 and the second electrode 137 are Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti And optionally alloys thereof. The first electrode 135 and the second electrode 137 may be formed in multiple layers, and may include, for example, at least two layers of an adhesive layer / reflection layer / diffusion layer / bonding layer using the above materials. The first electrode 135 and the second electrode 137 may be formed in the same stacked structure in the same process, but is not limited thereto.

상기 제2전극(137)은 상기 반사 전극층(131)과 상기 제2도전형 반도체층(119)에 물리적으로 접촉될 수 있다.
The second electrode 137 may be in physical contact with the reflective electrode layer 131 and the second conductive semiconductor layer 119.

도 7을 참조하면, 상기 반사 전극층(131) 위에 절연층(133)을 형성하게 된다. 상기 절연층(133)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 절연층(133)은 상기 제1전극(135) 및 상기 제2전극(137)을 제외한 영역 상에 형성되어, 상기 반사 전극층(131) 및 상기 제2도전형 반도체층(119)의 상면, 상기 제1도전형 반도체층(115)의 노출된 영역을 커버하게 된다.Referring to FIG. 7, an insulating layer 133 is formed on the reflective electrode layer 131. The insulating layer 133 may be formed by sputtering or deposition. The insulating layer 133 is formed on an area except for the first electrode 135 and the second electrode 137, and has an upper surface of the reflective electrode layer 131 and the second conductive semiconductor layer 119. The exposed region of the first conductive semiconductor layer 115 is covered.

상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The insulating layer 133 includes an insulating material or an insulating resin such as oxides, nitrides, fluorides, sulfides, and the like of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 133 may be selectively formed of, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , or TiO 2 . The insulating layer 133 may be formed as a single layer or a multilayer, but is not limited thereto.

여기서, 도 6의 전극(135,137)의 형성 과정과 도 7의 절연층(133)의 형성 과정은 서로 변경될 수 있다.
Here, the process of forming the electrodes 135 and 137 of FIG. 6 and the process of forming the insulating layer 133 of FIG. 7 may be changed.

도 8을 참조하면, 상기 제1전극(135) 위에 제1연결 전극(141)을 본딩하고, 상기 제2전극(137) 위에 제2연결 전극(143)을 본딩하게 된다. 상기 제1 연결 전극(141)는 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제1전극(135) 상에 본딩된다. 상기 제1연결 전극(141)은 상기 제1도전형 반도체층(115)의 상면에 대해 수직한 방향으로 배치될 수 있다. 상기 제2연결 전극(143)은 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제2전극(137) 상에 본딩된다. 상기 제2연결 전극(143)은 상기 제2도전형 반도체층(119)의 상면에 대해 수직한 방향으로 배치될 수 있다.Referring to FIG. 8, a first connection electrode 141 is bonded on the first electrode 135, and a second connection electrode 143 is bonded on the second electrode 137. The first connection electrode 141 includes a conductive pad such as solder balls and / or metal bumps, and is bonded onto the first electrode 135. The first connection electrode 141 may be disposed in a direction perpendicular to the top surface of the first conductive semiconductor layer 115. The second connection electrode 143 includes a conductive pad such as solder balls or / and metal bumps, and is bonded onto the second electrode 137. The second connection electrode 143 may be disposed in a direction perpendicular to the top surface of the second conductive semiconductor layer 119.

여기서, 상기 제1연결 전극(141)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 길게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 서로 다른 평면 상에 배치되고, 이들의 상면은 동일한 평면 (즉, 수평 면)상에 배치된다.
Here, the thickness H1 of the first connection electrode 141 may be formed at least longer than the thickness H2 of the second connection electrode 143, and the first connection electrode 141 and the second connection may be formed. Lower surfaces of the electrodes 143 are disposed on different planes, and upper surfaces thereof are disposed on the same plane (ie, horizontal plane).

도 9를 참조하면, 지지 부재(151)는 상기 절연층(133) 위에 스퀴지 또는/및 디스펜싱 방식으로 형성하게 된다. 9, the support member 151 is formed on the insulating layer 133 by squeegeeing and / or dispensing.

상기 지지 부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 절연성 지지층으로 형성된다. The support member 151 is formed of an insulating support layer by adding a heat spreader to a resin material such as silicone or epoxy.

상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다. The heat spreader may include at least one of an oxide, a nitride, a fluoride, and a sulfide having a material such as Al, Cr, Si, Ti, Zn, Zr, for example, a ceramic material. The heat spreader may be defined as powder particles, granules, fillers, and additives of a predetermined size.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. 상기 열 확산제는 상기 지지 부재(151) 내에 1~99Wt/% 정도로 포함될 수 있어, 열 확산 효율을 위해 50% 이상으로 첨가될 수 있다.The heat spreader includes a ceramic material, and the ceramic material includes a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC). The ceramic material may be formed of a metal nitride having higher thermal conductivity than nitride or oxide among insulating materials such as nitride or oxide, and the metal nitride may include, for example, a material having a thermal conductivity of 140 W / mK or more. The ceramic material may be SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (SiC-BeO), BeO, CeO, It may be a ceramic series such as AlN. The thermally conductive material may comprise a component of C (diamond, CNT). The heat spreader may be included in the support member 151 in the range of about 1 to 99 Wt /%, and may be added to 50% or more for heat diffusion efficiency.

상기 지지 부재(151)는 잉크 또는 페이스트에 고분자 물질을 혼합하여 형성될 수 있으며, 상기 고분자 물질의 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, Bead Mill, Basket Mill 을 이용한다. 이 경우 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매는 점도 조절을 위해 첨가되며, 잉크의 경우 3 ~ 400Cps, 페이스트의 경우 1000 ~ 1백만 Cps 가 바람직하다. 또한, 그 종류는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol; DEG), 포름아미드(Formamide; FA), α-테르핀네올(α-terpineol; TP), γ-부티로락톤(γ-butylrolactone; BL), 메틸셀루로솔브(Methylcellosolve; MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve; PM) 중 단독 또는 복수의 조합을 포함할 수도 있다. 추가적으로 입자간 결합을 증가 시키기 위해, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, TrimethylsilylThe support member 151 may be formed by mixing a polymer material in an ink or paste, and the method of mixing the polymer material may be a ball mill, an oil ball mill, an impeller mixing, a bead mill, a basket mill. In this case, a solvent and a dispersant may be used for even dispersion, and the solvent is added for viscosity control, and 3 to 400 Cps for ink and 1000 to 1 million Cps for paste are preferable. In addition, the type is water, methanol (ethanol), ethanol (isool), isopropanol (isopropanol), butylcabitol (butylcabitol), MEK, toluene (xylene), diethylene glycol (DiethyleneGlycol; DEG) , Formamide (FA), α-terpineol (TP), γ-butyrolactone (BL), methylcellosolve (MCS), propylmethylcellulose solution (Propylmethylcellosolve; PM) may include a single or a plurality of combinations. In order to increase the interparticle bonding, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl

tricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acidtricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acid

등의 실란 계열의 첨가물이 들어 갈 수 있으나, 이의 경우 겔화 (gelation)의 위험Silane-based additives such as these may enter, but in this case, risk of gelation

성이 있으므로 첨가의 선택은 신중을 기해야 한다.The choice of addition should be carefully.

여기서, 제조 공정 상에서, 솔더 범프와 같은 연결 전극은 미리 제조하여 본딩한 후, 상기 연결 전극의 둘레에 지지 부재를 형성할 수 있다. 반대로 잉크 또는 페이스트와 같은 절연층은 프린트 또는 디스펜싱한 다음, 경화시킨 후, 연결 전극에 상응하는 구멍을 형성한 후, 전도성 재질을 채워 연결 전극을 형성할 수 있다.Here, in the manufacturing process, a connection electrode such as solder bumps may be manufactured and bonded in advance, and then a support member may be formed around the connection electrode. On the contrary, the insulating layer, such as ink or paste, may be printed or dispensed, cured, and then formed with a hole corresponding to the connection electrode, and then filled with a conductive material to form the connection electrode.

상기 지지 부재(151)의 두께는 상기 제1연결 전극(141) 및 제2연결 전극(143)의 상면 높이와 동일한 높이를 갖는 두께로 형성될 수 있다.The support member 151 may have a thickness having the same height as the top surface of the first connection electrode 141 and the second connection electrode 143.

상기 지지 부재(151)는 상기 제1연결 전극(141), 상기 제2연결 전극(143), 상기 제1전극(135) 및 상기 제2전극(137)의 둘레에 채워지게 된다. 상기 지지 부재(151)의 상면에는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출된다. The support member 151 is filled around the first connection electrode 141, the second connection electrode 143, the first electrode 135, and the second electrode 137. An upper surface of the first connection electrode 141 and the second connection electrode 143 is exposed on an upper surface of the support member 151.

상기 지지 부재(151)는 절연성 지지층으로서, 복수의 연결 전극(141,143)의 둘레를 지지하게 된다. 즉, 상기 복수의 연결 전극(141,143)은 상기 지지 부재(151) 내에 삽입된 형태로 배치된다. The support member 151 is an insulating support layer and supports the circumferences of the plurality of connection electrodes 141 and 143. That is, the plurality of connection electrodes 141 and 143 may be inserted into the support member 151.

상기 지지 부재(151)의 두께(T1)는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출되는 정도로 형성될 수 있다. The thickness T1 of the support member 151 may be formed such that the top surfaces of the first connection electrode 141 and the second connection electrode 143 are exposed.

상기 지지 부재(151)에 대해 소정 온도 예컨대, 200℃±100℃ 내에서 경화되며, 이러한 경화 온도는 반도체층에 영향을 주지 않는 범위이다.
The support member 151 is cured within a predetermined temperature, for example, 200 ° C. ± 100 ° C., and the curing temperature is in a range that does not affect the semiconductor layer.

여기서, 상기 지지 부재(151)를 형성한 후, 상기 지지 부재(151) 내에 연결 전극 구멍을 형성한 후, 상기 제1 및 제2 연결 전극(141,143)을 형성할 수 있다. Here, after the supporting member 151 is formed, a connection electrode hole is formed in the supporting member 151, and then the first and second connection electrodes 141 and 143 may be formed.

도 10을 참조하면, 도 9의 기판(111)의 표면 중 탑면 영역에 대해 폴리싱하여 상기 기판(111)의 두께를 50㎛ 이하의 두께로 형성할 수 있다. 상기 기판(111)의 탑면(S1)은 폴리싱 과정을 거쳐 30㎛~50㎛ 범위의 두께로 형성될 수 있다. 상기 기판(111)의 두께는 상기 지지 부재(151)의 두께보다 더 얇은 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 이는 발광 소자(100) 내에 상기 기판(111)의 반대측에 별도의 지지 부재(151)을 더 구비함으로써, 기판(111)이 광을 방출하는 층으로 사용되므로, 상기 기판(111)의 두께는 더 얇게 가공될 수 있다. 여기서, 상기 지지 부재(151), 상기 제1연결 전극(141) 및 제2연결 전극(143)의 표면을 CMP(chemical mechanical polishing) 공정과 같은 폴리싱 공정을 수행할 수 있다. Referring to FIG. 10, the thickness of the substrate 111 may be formed to a thickness of 50 μm or less by polishing the top surface area of the surface of the substrate 111 of FIG. 9. The top surface S1 of the substrate 111 may be formed to have a thickness in the range of 30 μm to 50 μm through a polishing process. The substrate 111 may have a thickness thinner than the thickness of the support member 151, but is not limited thereto. This is further provided by a separate support member 151 on the opposite side of the substrate 111 in the light emitting device 100, the substrate 111 is used as a layer for emitting light, the thickness of the substrate 111 is further It can be processed thinly. In this case, a polishing process such as a chemical mechanical polishing (CMP) process may be performed on the surfaces of the support member 151, the first connection electrode 141, and the second connection electrode 143.

상기 기판(111)의 탑면에 대해 에칭을 수행하여 복수의 볼록부(111A)를 형성하게 된다. 상기 복수의 볼록부(111A)는 각각의 최대 너비(R1)는 1.5~2.6㎛일 수 있으며, 그 높이(R2)는 1.0~1.5㎛로 형성되며, 상기 볼록부(111A) 간의 간격(T4)은 서로 동일한 간격으로 이격되며 예컨대 3.5±0.5㎛ 범위로 형성될 수 있다.The top surface of the substrate 111 is etched to form a plurality of convex portions 111A. Each of the plurality of convex portions 111A may have a maximum width R1 of 1.5 to 2.6 μm, and its height R2 is formed of 1.0 to 1.5 μm, and the interval T4 between the convex portions 111A. Are spaced at equal intervals from each other and may be formed, for example, in the range of 3.5 ± 0.5 μm.

상기 기판(111)의 두께(T3)는 도 17과 같이, 30~50㎛로 형성될 수 있다. 상기 기판(111)의 두께(T3)는 상기 볼록부(111A)를 제외한 두께로서, 50㎛ 보다 더 두꺼우면 점차 광 추출 효율이 감소된다. 예컨대, 기판 두께가 300㎛ 정도인 경우 50㎛에 비해 거의 20% 정도의 광도가 저하되는 문제가 발생된다. 실시 예는 투광성의 기판(111)의 탑면에 복수의 볼록부(111A)를 배열하고, 상기 기판(111)의 두께(T3)를 광 추출 효율 및 웨이퍼의 휨 방지를 고려한 임계치로서, 30~50㎛ 로 형성될 수 있다.The thickness T3 of the substrate 111 may be formed to 30 ~ 50㎛, as shown in FIG. The thickness T3 of the substrate 111 is a thickness excluding the convex portion 111A. When the thickness T3 is thicker than 50 μm, light extraction efficiency gradually decreases. For example, when the substrate thickness is about 300 μm, there is a problem that the brightness of about 20% is lowered compared to 50 μm. According to the embodiment, the plurality of convex portions 111A are arranged on the top surface of the light transmissive substrate 111, and the thickness T3 of the substrate 111 is a threshold value considering light extraction efficiency and preventing warping of the wafer. It may be formed in a micrometer.

또한 상기 투광성의 기판(111)을 제거할 경우, 레이저 리프트 오프(LLO) 방법을 이용하는 데, 이러한 방법은 상기 반도체층 특히, 활성층(117)에 손해를 주게 된다. 또한 기판(111)을 제거할 경우, 광도가 40% 정도 더 저하되는 문제가 있다.
In addition, when the light-transmitting substrate 111 is removed, a laser lift-off (LLO) method is used, which damages the semiconductor layer, particularly the active layer 117. In addition, when the substrate 111 is removed, there is a problem that the luminous intensity is further reduced by about 40%.

도 11은 실시 예에 따른 발광 소자가 탑재된 발광 모듈을 나타낸 도면이다.11 is a view showing a light emitting module equipped with a light emitting device according to the embodiment.

도 11을 참조하면, 발광 소자(100)는 모듈 기판(170) 상에 플립 방식으로 탑재된다.Referring to FIG. 11, the light emitting device 100 is mounted on the module substrate 170 by a flip method.

상기 모듈 기판(170)은 금속층(171) 상에 절연층(172)이 배치되고, 상기 절연층(172) 상에 제1전극 패드(173) 및 제2전극 패드(174)가 형성되며, 상기 제1전극 패드(173) 및 제2전극 패드(174)는 랜드 패턴으로서, 전원을 공급해 주게 된다. 상기 절연층(172) 상에는 상기 전극 패드(173,174) 영역을 제외한 영역에 보호층(175)이 형성되며, 상기 보호층(175)은 솔더 레지스트(Solder resist) 층으로서, 백색 또는 녹색 보호층을 포함한다. 상기 보호층(175)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.In the module substrate 170, an insulating layer 172 is disposed on the metal layer 171, and a first electrode pad 173 and a second electrode pad 174 are formed on the insulating layer 172. The first electrode pad 173 and the second electrode pad 174 are supplied as a land pattern to supply power. A passivation layer 175 is formed on the insulating layer 172 except for the electrode pads 173 and 174, and the passivation layer 175 is a solder resist layer and includes a white or green passivation layer. do. The protective layer 175 reflects the light efficiently, thereby improving the amount of reflected light.

상기 모듈 기판(170)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. The module substrate 170 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the module substrate 170 may include a resin-based PCB, a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto.

상기 제1전극 패드(173) 상에는 상기 발광 소자(100)의 제1연결 전극(141)이 대응되며, 상기 제2전극 패드(174) 상에는 상기 발광 소자(100)의 제2연결 전극(143)이 대응된다. 상기 제1전극 패드(173)과 상기 제1연결 전극(141)은 본딩 물질(177)에 의해 본딩되며, 상기 제2전극 패드(174) 및 상기 제2연결 전극(143)은 본딩 물질(177)에 의해 본딩된다. The first connection electrode 141 of the light emitting device 100 corresponds to the first electrode pad 173, and the second connection electrode 143 of the light emitting device 100 corresponds to the second electrode pad 174. This corresponds. The first electrode pad 173 and the first connection electrode 141 are bonded by the bonding material 177, and the second electrode pad 174 and the second connection electrode 143 are bonded by the bonding material 177. Is bonded by

상기 발광 소자(100)는 상기 제1전극 패드(173) 및 제2전극 패드(174)로부터 공급된 전원에 의해 동작하고, 발생된 열은 상기 제1연결 전극(141) 및 제2연결 전극(143)를 통해 전도된 후, 상기 지지 부재(151)의 전 표면을 통해 방열될 수 있다. 상기 지지 부재(151)의 하면은 상기 모듈 기판(170)의 상면으로부터 이격되며, 그 이격된 거리는 상기 본딩 물질(173)의 두께 정도로 이격될 수 있다. The light emitting device 100 is operated by power supplied from the first electrode pad 173 and the second electrode pad 174, and the generated heat is generated by the first connection electrode 141 and the second connection electrode ( After conducting through 143, heat may radiate through the entire surface of the support member 151. The bottom surface of the support member 151 may be spaced apart from the top surface of the module substrate 170, and the spaced distance may be spaced apart from the thickness of the bonding material 173.

상기 발광 소자(100)의 제1연결 전극(141), 제2연결 전극(143), 및 지지 부재(151)의 하면과 상기 모듈 기판(170)의 상면 사이의 간격은 동일한 간격으로 형성될 수 있다. Spaces between the bottom surface of the first connection electrode 141, the second connection electrode 143, and the support member 151 of the light emitting device 100 and the top surface of the module substrate 170 may be formed at the same interval. have.

상기 모듈 기판(170) 상에는 하나의 발광 소자(100)을 탑재한 구성에 대해 개시하였으나, 복수의 발광 소자를 어레이할 수 있으며, 이에 대해 한정하지는 않는다.
Although the configuration in which one light emitting device 100 is mounted on the module substrate 170 is disclosed, a plurality of light emitting devices may be arrayed, but the embodiment is not limited thereto.

도 12는 실시 예에 따른 발광 소자의 다른 예를 나타낸 측 단면도이다. 12 is a side cross-sectional view showing another example of a light emitting device according to the embodiment.

도 12를 참조하면, 발광 소자는 상기 지지 부재(151)의 반대측 기판(111)의 탑면(S1) 즉, 광 출사면에 형성된 형광체층(161)을 포함한다. 상기 형광체층(161)은 형광 필름이거나 도포된 층일 수 있으며, 단층 또는 다층으로 형성될 수 있다. Referring to FIG. 12, the light emitting device includes a phosphor layer 161 formed on the top surface S1 of the substrate 111 opposite to the support member 151, that is, the light exit surface. The phosphor layer 161 may be a fluorescent film or a coated layer, and may be formed as a single layer or multiple layers.

상기 형광체층(161)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(115)로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다.Phosphor is added to the phosphor layer 161 in the light transmitting resin layer. The light transmissive resin layer may include a material such as silicon or epoxy, and the phosphor may be selectively formed among YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of the light emitted from the active layer 115 to emit light at a different wavelength.

상기 형광체층(161)은 상기 기판(111)의 탑면(S1), 상기 기판(111) 및 상기 발광 구조물(120)의 측면(S2)에 형성된다. 상기 형광체층(161)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. The phosphor layer 161 is formed on the top surface S1 of the substrate 111, the substrate 111, and the side surface S2 of the light emitting structure 120. The phosphor layer 161 may have a thickness of 1 to 100,000 μm, and as another example, a thickness of 1 to 10,000 μm.

상기 형광체층(161)은 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층은 적색, 황색, 녹색 형광체층 어느 한 형광체층이고, 제2층은 상기 제1층 위에 형성되며 상기 제1층과 다른 형광체층으로 형성될 수 있다. 상기 형광체층(161)은 중첩되지 않는 제1영역과 제2영역에 서로 다른 형광체층을 배치할 수 있다. 상기 형광체층(161)과 상기 발광 구조물의 측면에는 보호를 위한 투광성 수지 재질의 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The phosphor layer 161 may include different phosphor layers, and the different phosphor layers may include one phosphor layer of a red, yellow, or green phosphor layer, and a second layer formed on the first layer. And a phosphor layer different from the first layer. The phosphor layer 161 may be disposed with different phosphor layers in the first and second regions that do not overlap. A protective layer made of a transparent resin material for protection may be further formed on the side of the phosphor layer 161 and the light emitting structure, but is not limited thereto.

도 13은 실시 예에 따른 발광 소자가 탑재된 발광 소자 패키지를 나타낸 도면이다.13 is a view showing a light emitting device package mounted with a light emitting device according to the embodiment.

도 13을 참조하면, 발광 소자 패키지(200)는 몸체부(211)와, 상기 몸체부(211)에 설치된 제1리드 전극(215) 및 제2리드 전극(217)과, 몰딩 부재(217), 및 발광소자(100)를 포함한다.Referring to FIG. 13, the light emitting device package 200 may include a body portion 211, a first lead electrode 215 and a second lead electrode 217 installed on the body portion 211, and a molding member 217. , And the light emitting device 100.

상기 몸체부(211)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체부(211)는 상부가 개방된 캐비티(212)를 포함하며, 상기 캐비티(212)의 둘레면은 경사지거나 캐비티 바닥면에 대해 수직하게 형성될 수 있다. The body portion 211 may be injection molded selectively from a high reflection resin series (eg, PPA), a polymer series, or a plastic series, or may be formed in a single layer or multilayer substrate stack structure. The body portion 211 includes a cavity 212 having an open top, and a circumferential surface of the cavity 212 may be inclined or formed perpendicular to the cavity bottom surface.

상기 캐비티(212)에는 제1리드 전극(215) 및 제2리드 전극(217)이 배치되며, 상기 제1리드 전극(215) 및 제2리드 전극(217)은 서로 이격된다. The first lead electrode 215 and the second lead electrode 217 are disposed in the cavity 212, and the first lead electrode 215 and the second lead electrode 217 are spaced apart from each other.

상기 제1리드 전극(215) 및 제2리드 전극(217) 위에 발광 소자(100)가 플립 방식으로 본딩된다. 즉, 상기 발광 소자(100)의 제1연결 전극(141)은 제1리드 전극(215)에 본딩되며, 상기 제2연결 전극(143)은 제2리드 전극(217)에 본딩된다.The light emitting device 100 is bonded to the first lead electrode 215 and the second lead electrode 217 by a flip method. That is, the first connection electrode 141 of the light emitting device 100 is bonded to the first lead electrode 215, and the second connection electrode 143 is bonded to the second lead electrode 217.

상기 제1리드 전극(215) 및 상기 제2리드 전극(217)의 상면과 상기 발광 소자(100)의 하면 즉, 제1연결 전극(141), 제2연결 전극(143), 및 상기 지지 부재(151)의 하면 사이의 간격은 동일한 간격으로 형성될 수 있다. Upper surfaces of the first lead electrode 215 and the second lead electrode 217 and a lower surface of the light emitting device 100, that is, the first connection electrode 141, the second connection electrode 143, and the support member. Spaces between the lower surfaces of the 151 may be formed at the same interval.

상기 발광 소자(100)의 지지 부재(151)는 상기 제1리드 전극(215) 및 상기 제2리드 전극(217) 상에 이격되며, 전 표면을 통해 방열하게 된다.
The support member 151 of the light emitting device 100 is spaced apart on the first lead electrode 215 and the second lead electrode 217 and radiates heat through the entire surface.

상기 캐비티(212) 내에는 몰딩 부재(217)가 형성되며, 상기 몰딩 부재(217)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.A molding member 217 is formed in the cavity 212, and the molding member 217 may be formed of a light transmissive resin material such as silicon or epoxy, and may include a phosphor.

상기 발광소자(100)의 내부에서 발생된 광은 발광 소자(100)의 상면 및 측면을 통해 대부분의 광이 추출되며, 상기 추출된 광은 상기 몰딩 부재(217)를 통해 외부로 방출될 수 있다. The light generated inside the light emitting device 100 may be extracted most of the light through the top and side surfaces of the light emitting device 100, and the extracted light may be emitted to the outside through the molding member 217. .

상기 발광 소자 패키지(200)는 상기에 개시된 실시 예들의 발광 소자 중 하나 또는 복수로 탑재할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지는 형광체층을 갖는 다른 실시 예의 발광 소자가 탑재된 경우, 상기 몰딩 부재(217) 내에 별도의 형광체를 첨가하지 않을 수 있으며, 서로 다른 형광체 또는 서로 유사한 컬러를 발광하는 형광체를 첨가할 수 있다.
The light emitting device package 200 may be mounted as one or a plurality of light emitting devices of the above-described embodiments, but is not limited thereto. When the light emitting device package includes a light emitting device according to another embodiment having a phosphor layer, a separate phosphor may not be added to the molding member 217, and phosphors emitting different colors or similar colors may be added. Can be.

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함한다. 도 14 및 도 15에 도시된 표시 장치, 도 16에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment may be applied to the light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged. The display device shown in FIGS. 14 and 15 and the lighting device shown in FIG. 16 may be included, and a lighting lamp, a traffic light, a vehicle headlamp, an electronic signboard, and the like may be included.

도 14는 실시 예에 따른 표시 장치의 분해 사시도이다. 14 is an exploded perspective view of a display device according to an exemplary embodiment.

도 14를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 14, the display device 1000 according to the embodiment includes a light guide plate 1041, a light emitting module 1031 that provides light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light emitting module 1031, and a reflective member 1022 on the optical sheet 1051. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses light to serve as a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 모듈 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자(100)를 포함하며, 상기 발광 소자(100)는 상기 모듈 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 다른 예로서, 상기 모듈 기판(1033) 위에는 도 20과 같은 발광 소자 패키지(20)가 어레이될 수 있다.The light emitting module 1031 may include at least one, and may provide light directly or indirectly at one side of the light guide plate 1041. The light emitting module 1031 may include a module substrate 1033 and a light emitting device 100 according to the exemplary embodiment disclosed above, and the light emitting device 100 may be arranged on the module substrate 1033 at predetermined intervals. have. As another example, the light emitting device package 20 as illustrated in FIG. 20 may be arranged on the module substrate 1033.

상기 모듈 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 모듈 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The module substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the module substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device 100 is mounted on the side surface of the bottom cover 1011 or the heat dissipation plate, the module substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광 소자(100)는 상기 모듈 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 도광판(1041)의 적어도 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting devices 100 may be mounted on the module substrate 1033 such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device 100 may directly or indirectly provide light to a light incident portion that is at least one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 may improve the luminance of the light unit 1050 by reflecting light incident to the lower surface of the light guide plate 1041 and pointing upward. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be combined with the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 may be applied to various portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light transmissive sheet. The optical sheet 1051 may include at least one of a sheet such as, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses the incident light, the horizontal and / or vertical prism sheet focuses the incident light into the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
Here, the light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light emitting module 1031, but are not limited thereto.

도 15는 실시 예에 따른 표시 장치를 나타낸 도면이다. 15 is a diagram illustrating a display device according to an exemplary embodiment.

도 15를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(100)가 어레이된 모듈 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 15, the display device 1100 includes a bottom cover 1152, a module substrate 1120 on which the light emitting device 100 disclosed above is arranged, an optical member 1154, and a display panel 1155. .

상기 모듈 기판(1120)과 상기 발광 소자(100)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. 상기 모듈 기판(1120) 위에는 실시 예에 따른 발광 소자가 어레이되거나, 도 13과 같은 발광 소자 패키지가 어레이 될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The module substrate 1120 and the light emitting device 100 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit. The light emitting device according to the embodiment may be arrayed on the module substrate 1120, or the light emitting device package shown in FIG. 13 may be arrayed. The bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, horizontal and vertical prism sheets, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, the horizontal and vertical prism sheets focus the incident light onto the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness.

도 16은 실시 예에 따른 조명 장치의 사시도이다.16 is a perspective view of a lighting apparatus according to an embodiment.

도 16을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 16, the lighting device 1500 may include a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1530)은 모듈 기판(1532)과, 상기 모듈 기판(1532)에 탑재되는 실시 예에 따른 발광소자(100)를 포함할 수 있다. 상기 발광 소자(100)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. 상기 모듈 기판(1532) 위에는 발광 소자가 플립 방식으로 탑재되거나, 도 20과 같은 패키지가 어레이될 수 있다.The light emitting module 1530 may include a module substrate 1532 and a light emitting device 100 according to an embodiment mounted on the module substrate 1532. The plurality of light emitting devices 100 may be arranged in a matrix form or spaced apart at predetermined intervals. The light emitting device may be flip-mounted on the module substrate 1532, or a package as illustrated in FIG. 20 may be arrayed.

상기 모듈 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The module substrate 1532 may be a circuit pattern printed on an insulator. For example, a printed circuit board (PCB), a metal core PCB, a flexible PCB, and a ceramic PCB may be used. And the like.

또한, 상기 모듈 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the module substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white, silver, etc., in which the light is efficiently reflected.

상기 모듈 기판(1532) 상에는 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be mounted on the module substrate 1532. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) chip. The LED chip may include a colored light emitting diode emitting red, green, blue or white colored light, and a UV emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above description has been made with reference to the embodiments, these are only examples and are not intended to limit the present invention, and those of ordinary skill in the art to which the present invention pertains should not be exemplified above without departing from the essential characteristics of the present embodiments. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100: 발광소자, 111: 기판, 111A: 볼록부, 113:버퍼층, 115:제1도전형 반도체층, 117:활성층, 119:제2도전형 반도체층, 120:발광 구조물, 130,131:반사 전극층, 133:절연층, 135,136:제1전극, 137,138:제2전극, 141:제1연결 전극, 143:제2연결 전극, 151: 지지 부재, 170:모듈 기판, 200:발광 소자 패키지DESCRIPTION OF SYMBOLS 100 Light emitting element, 111 board | substrate, 111A: convex part, 113: buffer layer, 115: 1st conductive type semiconductor layer, 117: active layer, 119: 2nd conductive type semiconductor layer, 120: light emitting structure, 130,131: reflective electrode layer, 133: insulating layer, 135, 136: first electrode, 137, 138: second electrode, 141: first connection electrode, 143: second connection electrode, 151: support member, 170: module substrate, 200: light emitting device package

Claims (14)

제1면에 복수의 볼록부를 갖는 투광성의 기판;
상기 기판의 제1면의 반대측 제2면에, 제1도전형 반도체층; 상기 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 반도체 구조물;
상기 제1도전형 반도체층 아래에 제1전극;
상기 제2도전형 반도체층 아래에 배치된 반사 전극층;
상기 반사 전극층 아래에 제2전극;
상기 제1도전형 반도체층 및 상기 반사 전극층의 아래에 배치되며 상기 제1 및 제2전극의 둘레에 배치된 지지 부재;
상기 지지 부재 내에 적어도 일부가 배치되며 상기 제1전극 아래에 형성된 제1연결 전극; 및
상기 지지 부재 내에 적어도 일부가 배치되며 상기 제2전극 아래에 형성된 제2연결 전극을 포함하며,
상기 기판은 상기 지지 부재의 두께보다 더 얇은 두께를 갖는 발광 소자.
A translucent substrate having a plurality of convex portions on the first surface;
A first conductive semiconductor layer on a second side opposite to the first surface of the substrate; The second conductive semiconductor layer; A semiconductor structure including an active layer between the first conductive semiconductor layer and the second conductive semiconductor layer;
A first electrode under the first conductive semiconductor layer;
A reflective electrode layer disposed under the second conductive semiconductor layer;
A second electrode under the reflective electrode layer;
A support member disposed below the first conductive semiconductor layer and the reflective electrode layer and disposed around the first and second electrodes;
A first connection electrode disposed at least partially within the support member and formed under the first electrode; And
At least a part of the support member and a second connection electrode formed under the second electrode,
And the substrate has a thickness thinner than the thickness of the support member.
제1항에 있어서, 상기 기판의 두께는 50㎛ 이하의 두께를 갖는 발광 소자.The light emitting device of claim 1, wherein the substrate has a thickness of 50 μm or less. 제1항에 있어서, 상기 기판의 두께는 30~50㎛ 범위의 두께를 갖는 발광 소자.The light emitting device of claim 1, wherein the substrate has a thickness in a range of 30 to 50 μm. 제1항에 있어서, 상기 기판의 두께는 반도체 구조물의 두께보다 600~800% 더 두꺼운 발광 소자.The light emitting device of claim 1, wherein a thickness of the substrate is 600 to 800% thicker than a thickness of the semiconductor structure. 제1항에 있어서, 상기 볼록부는 반구형 형상을 포함하는 발광 소자.The light emitting device of claim 1, wherein the convex portion has a hemispherical shape. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 볼록부의 너비는 상기 볼록부의 높이보다 더 넓은 발광 소자.The light emitting device according to any one of claims 1 to 5, wherein a width of the convex portion is wider than a height of the convex portion. 제6항에 있어서, 상기 각 볼록부의 너비는 1.5~2.6㎛의 너비를 포함하며, 상기 각 볼록부의 높이는 1.0~1.5㎛인 발광 소자.The light emitting device of claim 6, wherein each convex portion has a width of 1.5 μm to 2.6 μm, and each convex portion has a height of 1.0 μm to 1.5 μm. 제7항에 있어서, 상기 볼록부 간의 간격은 3~4㎛인 발광 소자. 8. The light emitting device of claim 7, wherein an interval between the convex portions is 3 to 4 µm. 제1항에 있어서, 상기 지지 부재는 상기 제1전극, 상기 제2전극, 상기 제1연결 전극 및 상기 제2연결 전극의 둘레에 배치된 절연성 수지층을 포함하는 발광 소자.The light emitting device of claim 1, wherein the support member comprises an insulating resin layer disposed around the first electrode, the second electrode, the first connection electrode, and the second connection electrode. 제1항에 있어서, 상기 지지 부재와 상기 반사 전극층 및 상기 발광 구조물 사이의 영역에 절연층을 더 포함하는 발광 소자.The light emitting device of claim 1, further comprising an insulating layer in a region between the support member, the reflective electrode layer, and the light emitting structure. 제1항에 있어서,
상기 지지 부재는 플랫한 하면으로 형성되며, 상기 제1연결 전극 및 상기 제2연결 전극의 두께보다 더 두꺼운 두께를 갖는 발광 소자.
The method of claim 1,
The support member has a flat lower surface, and has a thickness thicker than the thickness of the first connection electrode and the second connection electrode.
제1항에 있어서,
상기 지지 부재의 하면 너비는 상기 기판의 제1면 및 상기 제1도전형 반도체층의 상면 중 적어도 하나의 너비와 동일한 너비로 형성되는 발광 소자.
The method of claim 1,
And a width of a lower surface of the support member is equal to a width of at least one of a first surface of the substrate and an upper surface of the first conductive semiconductor layer.
제1항 또는 제11항에 있어서,
상기 기판의 제1면 상에 형광체층을 포함하는 발광 소자.
The method according to claim 1 or 11,
A light emitting device comprising a phosphor layer on the first surface of the substrate.
청구항 제1항 내지 제3항 중 어느 한 항의 발광 소자; 및
제1전극패드 및 제2전극패드를 포함하는 모듈 기판을 포함하며,
상기 모듈 기판 위에는 상기 발광 소자가 어레이되며,
상기 모듈 기판의 제1전극 패드 위에는 상기 발광 소자의 제1연결 전극이 연결되고, 상기 제2전극 패드 위에는 상기 발광 소자의 제2연결 전극이 연결되는 발광 모듈.
The light emitting device of any one of claims 1 to 3; And
A module substrate including a first electrode pad and a second electrode pad,
The light emitting device is arrayed on the module substrate,
And a first connection electrode of the light emitting device is connected to the first electrode pad of the module substrate, and a second connection electrode of the light emitting device is connected to the second electrode pad.
KR1020110083713A 2011-08-22 2011-08-22 Light emitting device, light emitting apparatus and fabricating method for light emitting device KR101858254B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110083713A KR101858254B1 (en) 2011-08-22 2011-08-22 Light emitting device, light emitting apparatus and fabricating method for light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110083713A KR101858254B1 (en) 2011-08-22 2011-08-22 Light emitting device, light emitting apparatus and fabricating method for light emitting device

Publications (2)

Publication Number Publication Date
KR20130021290A true KR20130021290A (en) 2013-03-05
KR101858254B1 KR101858254B1 (en) 2018-05-15

Family

ID=48174272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110083713A KR101858254B1 (en) 2011-08-22 2011-08-22 Light emitting device, light emitting apparatus and fabricating method for light emitting device

Country Status (1)

Country Link
KR (1) KR101858254B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150016700A (en) * 2013-08-05 2015-02-13 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR20160079274A (en) * 2014-12-26 2016-07-06 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR20160130605A (en) * 2015-05-04 2016-11-14 엘지이노텍 주식회사 Light Emitting Device
KR20190093412A (en) * 2018-02-01 2019-08-09 엘지이노텍 주식회사 Light emitting device package and light source unit
KR20190094719A (en) * 2018-02-05 2019-08-14 엘지이노텍 주식회사 Semiconductor device package and light emitting device including the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4543712B2 (en) * 2004-03-17 2010-09-15 日亜化学工業株式会社 Method for manufacturing light emitting device
JP5034342B2 (en) 2006-07-05 2012-09-26 日亜化学工業株式会社 Light emitting device
JP5462217B2 (en) * 2011-05-20 2014-04-02 株式会社東芝 Method for manufacturing light emitting device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150016700A (en) * 2013-08-05 2015-02-13 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR20160079274A (en) * 2014-12-26 2016-07-06 엘지이노텍 주식회사 Light emitting device and light emitting device package
KR20160130605A (en) * 2015-05-04 2016-11-14 엘지이노텍 주식회사 Light Emitting Device
KR20190093412A (en) * 2018-02-01 2019-08-09 엘지이노텍 주식회사 Light emitting device package and light source unit
KR20190094719A (en) * 2018-02-05 2019-08-14 엘지이노텍 주식회사 Semiconductor device package and light emitting device including the same

Also Published As

Publication number Publication date
KR101858254B1 (en) 2018-05-15

Similar Documents

Publication Publication Date Title
KR101969334B1 (en) Light emitting device and light emitting apparatus having the same
US9673366B2 (en) Light emitting device and light emitting apparatus
US9595640B2 (en) Light emitting device, light emitting device package and light emitting module
KR101871501B1 (en) Light emitting device package and lighting system having the same
US8519426B2 (en) Light emitting device and lighting system having the same
EP2787542B1 (en) Light emitting diode
KR101039879B1 (en) Light emitting device and fabrication method thereof
KR101210028B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
KR101028327B1 (en) Light emitting device, fabrication method of light emitting device, and light emitting device package
KR101262509B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
JP2011166150A (en) Light emitting device
KR101900276B1 (en) Light emitting device and light emitting apparatus having the same
KR101979942B1 (en) Light emitting device and lighting system having the same
KR101940617B1 (en) Light emitting device package and light emitting module
KR102063482B1 (en) Light emitting device and light apparatus having thereof
KR101858254B1 (en) Light emitting device, light emitting apparatus and fabricating method for light emitting device
KR101895297B1 (en) Light emitting device and light emitting apparatus having the same
KR102175338B1 (en) Light emitting device package
KR101901845B1 (en) Light emitting device and light emitting device package and light emitting module
KR101901850B1 (en) Light emitting device and light emitting device package and light emitting module
KR20130088556A (en) Light emitting device and light emitting device package
KR101900269B1 (en) Light emitting device and light emitting apparatus having the same
KR102175343B1 (en) Light emitting device package
KR20130005589A (en) Light emitting device, light emitting device package, light unit, and method of fabricating light emitting device
KR101901839B1 (en) Light emitting device, light emitting devicd package and light emitting module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant