KR101900269B1 - Light emitting device and light emitting apparatus having the same - Google Patents

Light emitting device and light emitting apparatus having the same Download PDF

Info

Publication number
KR101900269B1
KR101900269B1 KR1020120000725A KR20120000725A KR101900269B1 KR 101900269 B1 KR101900269 B1 KR 101900269B1 KR 1020120000725 A KR1020120000725 A KR 1020120000725A KR 20120000725 A KR20120000725 A KR 20120000725A KR 101900269 B1 KR101900269 B1 KR 101900269B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
semiconductor layer
emitting cell
Prior art date
Application number
KR1020120000725A
Other languages
Korean (ko)
Other versions
KR20130079941A (en
Inventor
주지희
강필근
최석범
최희석
강동우
이태돈
박영록
오현성
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120000725A priority Critical patent/KR101900269B1/en
Publication of KR20130079941A publication Critical patent/KR20130079941A/en
Application granted granted Critical
Publication of KR101900269B1 publication Critical patent/KR101900269B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Abstract

실시 예는 발광 소자 및 이를 구비한 발광 장치에 관한 것이다.
실시 예에 따른 발광소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치된 활성층을 포함하는 발광 구조물; 상기 발광 구조물의 적어도 한 층의 측면에 배치된 반사부재; 상기 제1도전형 반도체층 아래에 배치된 제1전극; 상기 제2도전형 반도체층 아래에 배치된 반사전극층; 상기 반사전극층 아래에 배치된 제2전극; 상기 제1전극 아래에 배치된 제1연결 전극; 상기 제2전극 아래에 배치된 제2연결 전극; 및 상기 제1전극 및 제1연결 전극과 상기 제2전극 및 상기 제2연결 전극의 둘레에 배치되며, 세라믹 재질을 포함하는 지지 부재를 포함한다.The embodiments relate to a light emitting device and a light emitting device having the same.
A light emitting device according to an embodiment includes: a first conductive semiconductor layer; A second conductive semiconductor layer on the first conductive semiconductor layer; A light emitting structure including an active layer disposed between the first conductive semiconductor layer and the second conductive semiconductor layer; A reflective member disposed on a side surface of at least one layer of the light emitting structure; A first electrode disposed under the first conductive semiconductor layer; A reflective electrode layer disposed below the second conductive semiconductor layer; A second electrode disposed below the reflective electrode layer; A first connection electrode disposed below the first electrode; A second connection electrode disposed below the second electrode; And a support member disposed around the first electrode and the first connection electrode, the second electrode, and the second connection electrode, the support member including a ceramic material.

Description

발광 소자 및 이를 구비한 발광 장치{LIGHT EMITTING DEVICE AND LIGHT EMITTING APPARATUS HAVING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device,

실시 예는 발광 소자 및 이를 구비한 발광 장치에 관한 것이다. The embodiments relate to a light emitting device and a light emitting device having the same.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.III-V nitride semiconductors (group III-V nitride semiconductors) are widely recognized as key materials for light emitting devices such as light emitting diodes (LEDs) and laser diodes (LD) due to their physical and chemical properties. The III-V group nitride semiconductors are usually made of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + y?

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.BACKGROUND ART Light emitting diodes (LEDs) are a kind of semiconductor devices that convert the electric power to infrared rays or light using the characteristics of compound semiconductors, exchange signals, or use as a light source.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and they have been applied as light sources for various products such as a key pad light emitting portion of a cellular phone, a display device, an electric sign board, and a lighting device.

실시 예는 새로운 발광 소자를 제공한다.The embodiment provides a new light emitting device.

실시 예는 투광성의 기판과 지지부재 사이에 복수의 발광 셀을 갖는 발광 소자를 제공한다. The embodiment provides a light emitting device having a plurality of light emitting cells between a light transmitting substrate and a supporting member.

실시 예는 기판과 지지부재 사이에 복수의 발광 셀들이 직렬, 병렬, 직병렬로 연결된 발광 소자를 제공한다. Embodiments provide a light emitting device in which a plurality of light emitting cells are connected in series, parallel, or series-parallel between a substrate and a support member.

실시 예는 웨이퍼 레벨 패키징된 발광 소자를 제공한다. An embodiment provides a wafer level packaged light emitting device.

실시 예는 제1전극 및 제2전극의 둘레에 세라믹 재질의 첨가제를 갖는 지지부재를 포함하는 발광 소자를 제공한다.Embodiments provide a light emitting device comprising a support member having a ceramic material additive around a first electrode and a second electrode.

실시 예는 발광 소자를 갖는 발광 장치, 발광 소자 패키지 및 조명 장치를 제공한다.Embodiments provide a light emitting device having a light emitting element, a light emitting element package, and a lighting apparatus.

실시 예에 따른 발광 소자는 기판; 상기 기판 상에 배치되며 제1도전형 반도체층, 상기 제1도전형 반도체층 상에 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 복수의 발광셀; 상기 복수의 발광셀 중 제1발광셀 및 제2발광셀의 제2도전형 반도체층 상에 배치되는 제2전극과 상기 제2전극 상에 배치되는 제2연결전극; 상기 제1발광셀 및 상기 제2발광셀의 제1도전형 반도체층 상에 배치되는 제1전극과 상기 제1전극 상에 배치되는 제1연결전극; 상기 제1전극 및 상기 제2전극, 상기 제1연결전극 및 상기 제2연결전극의 둘레에 배치되는 지지부재; 및 상기 복수의 발광셀 사이와 상기 복수의 발광셀의 일부 영역 상에 에 배치되는 절연층을 포함하고, 상기 제1발광셀과 상기 제2발광셀은 병렬로 연결되며, 상기 제1발광셀 및 상기 제2발광셀은 상기 지지부재의 상면에서 상기 복수의 발광셀 상면 방향으로 오목한 오목부를 포함하고, 상기 오목부에 상기 제1발광셀 및 상기 제2발광셀의 제1연결전극이 배치되며, 상기 제1발광셀 및 상기 제2발광셀의 제1연결전극은 상기 제1발광셀 및 상기 제2발광셀의 활성층 및 제2도전형 반도체층과 상기 제1발광셀 및 상기 제2발광셀의 제1도전형 반도체층의 일부 영역에 의해 둘러싸일 수 있다.
실시 예는 상기 절연층은 상기 제1발광셀 및 상기 제2발광셀의 제1전극 및 제2전극의 측면에 배치되고, 상기 절연층은 상기 제1발광셀 및 상기 제2발광셀의 오목부의 일부 영역에 배치되는 발광 소자를 포함할 수 있다.
실시 예는 상기 제1발광셀 및 상기 제2발광셀의 제2도전형 반도체층과 제2전극 사이에 반사전극층이 배치되고, 상기 절연층은 상기 반사전극층의 상면 및 측면과 접촉하는 발광 소자를 포함할 수 있다.
실시 예는 상기 제1발광셀 및 상기 제2발광셀의 활성층 및 제2도전형 반도체층은 상기 제1발광셀 및 상기 제2발광셀의 제1연결전극의 측면과 마주보는 측면을 포함하고, 상기 기판 아래에 요철 패턴을 포함하며, 상기 기판의 측면 및 상기 복수의 발광셀의 측면 중 적어도 하나에 형광체층이 배치되는 발광 소자를 포함할 수 있다.A light emitting device according to an embodiment includes a substrate; An active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, the first conductivity type semiconductor layer being disposed on the substrate and including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer on the first conductivity type semiconductor layer, A plurality of light emitting cells; A second electrode disposed on the second conductivity type semiconductor layer of the first light emitting cell and the second light emitting cell among the plurality of light emitting cells, and a second connection electrode disposed on the second electrode; A first electrode disposed on the first conductivity type semiconductor layer of the first light emitting cell and the second light emitting cell, and a first connection electrode disposed on the first electrode; A support member disposed around the first electrode, the second electrode, the first connection electrode, and the second connection electrode; And an insulating layer disposed between the plurality of light emitting cells and a part of the plurality of light emitting cells, wherein the first light emitting cell and the second light emitting cell are connected in parallel, The second light emitting cell includes concave portions recessed in the direction of the top surface of the plurality of light emitting cells on the upper surface of the support member, the first connection electrode of the first light emitting cell and the first connection electrode of the second light emitting cell are disposed in the concave portion, The first connection electrode of the first light emitting cell and the second connection cell of the second light emitting cell are connected to the active layer of the first light emitting cell and the second light emitting cell and the second conductive semiconductor layer, And may be surrounded by a part of the region of the first conductivity type semiconductor layer.
The insulating layer is disposed on the side surfaces of the first electrode and the second electrode of the first light emitting cell and the second light emitting cell, and the insulating layer is disposed on the side of the first light emitting cell and the concave portion of the second light emitting cell And may include a light emitting element disposed in a partial region.
A reflective electrode layer is disposed between the second conductive type semiconductor layer and the second electrode of the first light emitting cell and the second light emitting cell, and the insulating layer contacts the upper surface and the side surface of the reflective electrode layer. .
The active layer and the second conductivity type semiconductor layer of the first light emitting cell and the second light emitting cell may include a side surface facing the side surface of the first connection electrode of the first light emitting cell and the second light emitting cell, And a light emitting device including a concave-convex pattern below the substrate, wherein the phosphor layer is disposed on at least one of a side surface of the substrate and a side surface of the plurality of light emitting cells.

삭제delete

실시 예는 플립 방식에서의 발광 소자의 탑재 공정을 개선시켜 줄 수 있다.The embodiment can improve the mounting process of the light emitting element in the flip type.

실시 예는 웨이퍼 레벨에서 패키징된 발광 소자를 제공함으로써, 패키징 공정을 생략할 수 있어 제조 공정을 줄여줄 수 있다.The embodiment provides a light emitting device packaged at a wafer level, so that the packaging process can be omitted and the manufacturing process can be reduced.

실시 예는 발광소자의 광 추출 효율을 개선시켜 줄 수 있다. The embodiment can improve the light extraction efficiency of the light emitting device.

실시 예는 발광소자의 방열 효율을 개선시켜 줄 수 있다.The embodiment can improve the heat radiation efficiency of the light emitting device.

실시 예는 단일 칩 내에 복수의 발광 셀을 병렬로 배치하여, 동작전압을 낮추고 고출력의 발광 소자를 제공할 수 있다.Embodiments can arrange a plurality of light emitting cells in a single chip in parallel, thereby lowering the operating voltage and providing a light emitting device with high output.

실시 예는 단일 칩 내에 복수의 발광 셀을 직병렬구조를 형성하여 동작전류를 낮추면서 고출력을 가능하게 하는 소자를 제공할 수 있다.Embodiments can provide a device capable of forming a series-parallel structure of a plurality of light emitting cells in a single chip to enable high output while lowering the operating current.

실시 예는 단일 칩 내에 복수의 발광 셀을 직렬구조를 형성하여 동작전류를 낮추는 것을 특징으로 하는 소자를 제공할 수 있다.Embodiments can provide an element characterized in that a plurality of light emitting cells in a single chip are formed in a serial structure to lower the operating current.

실시 예는 플립 방식으로 탑재된 발광 소자를 갖는 발광 장치 및 표시 장치, 조명 장치의 신뢰성을 개선시켜 줄 수 있다. The embodiment can improve the reliability of a light emitting device, a display device, and a lighting device having a light emitting element mounted in a flip manner.

도 1은 제1실시 예에 따른 발광소자의 사시도이다.
도 2는 도 1의 발광 소자의 A-A 측 단면도이다.
도 3은 도 1의 발광 소자의 회로 구성도이다.
도 4는 제2실시 예에 따른 발광 소자의 평면도이다.
도 5는 도 4의 B-B 측 단면도이다.
도 6은 도 5의 발광 소자의 회로 구성도이다.
도 7은 제3실시 예에 따른 발광 소자의 평면도이다.
도 8은 도 7의 발광 소자의 측 단면도이다.
도 9는 도 8의 발광 소자의 회로 구성도이다.
도 10은 제4실시 예에 따른 발광 소자의 평면도이다.
도 11은 도 10의 발광 소자의 회로 구성도이다.
도 12는 제5실시 예에 따른 발광 소자의 평면도이다.
도 13은 도 12의 발광 소자의 변형 예이다.
도 14는 도 13의 발광 소자의 회로 구성도이다.
도 15는 제6실시 예에 따른 발광 소자를 나타낸 평면도이다.
도 16은 도 2의 발광 소자를 갖는 발광 모듈을 나타낸 도면이다.
도 17은 도 2의 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
도 18은 도 2의 발광 소자를 갖는 표시장치를 나타낸 도면이다.
도 19는 도 2의 발광 소자를 갖는 표시장치의 다른 예를 나타낸 도면이다.
도 20은 도 2의 발광 소자를 갖는 조명장치를 나타낸 도면이다.1 is a perspective view of a light emitting device according to a first embodiment.
Fig. 2 is a cross-sectional view of the light-emitting device of Fig. 1 on the AA side.
3 is a circuit configuration diagram of the light emitting device of FIG.
4 is a plan view of the light emitting device according to the second embodiment.
5 is a cross-sectional view taken along line BB in Fig.
6 is a circuit configuration diagram of the light emitting device of FIG.
7 is a plan view of a light emitting device according to the third embodiment.
8 is a side sectional view of the light emitting device of Fig.
9 is a circuit configuration diagram of the light emitting device of Fig.
10 is a plan view of a light emitting device according to a fourth embodiment.
11 is a circuit configuration diagram of the light emitting device of Fig.
12 is a plan view of a light emitting device according to a fifth embodiment.
13 is a modification of the light emitting device of Fig.
14 is a circuit configuration diagram of the light emitting element of Fig.
15 is a plan view of a light emitting device according to a sixth embodiment.
16 is a view showing a light emitting module having the light emitting device of FIG.
17 is a view showing a light emitting device package having the light emitting element of FIG.
Fig. 18 is a diagram showing a display device having the light emitting element of Fig. 2. Fig.
Fig. 19 is a diagram showing another example of a display device having the light emitting element of Fig. 2. Fig.
FIG. 20 is a view showing a lighting device having the light emitting device of FIG. 2;

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), region, pattern or structure may be formed "on" or "under" a substrate, each layer The terms " on "and " under " include both being formed" directly "or" indirectly " Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, the present invention will be described with reference to the accompanying drawings.

도 1은 제1실시 예에 따른 발광소자를 나타낸 사시도이며, 도 2는 도 1의 발광 소자의 측 단면도이며, 도 3은 도 2의 발광 소자의 회로 구성도이다.FIG. 1 is a perspective view of a light emitting device according to a first embodiment, FIG. 2 is a side sectional view of the light emitting device of FIG. 1, and FIG. 3 is a circuit configuration diagram of the light emitting device of FIG.

도 1 내지 도 3을 참조하면, 발광 소자(100)는 투광성의 기판(111); 상기 투광성의 기판(111) 상에 배치되며 서로 연결된 복수의 발광 셀(A1,A2); 상기 복수의 발광 셀(A1,A2) 중 제1발광 셀(A1)에 제2연결 전극(143); 상기 복수의 발광 셀(A1,A2) 중 제2발광 셀(A2)에 배치된 제1연결 전극(141); 상기 제1발광 셀(A1)과 제2발광 셀(A2)을 연결해 주는 배선층(142); 및 상기 제1 및 제2발광 셀(A1,A2)을 지지하며 상기 제1 및 제2연결 전극(141,143)의 둘레에 배치된 지지 부재(151)를 포함한다.1 to 3, the light emitting device 100 includes a light transmitting substrate 111; A plurality of light emitting cells (A1, A2) arranged on the transparent substrate (111) and connected to each other; A second connection electrode 143 in the first light emitting cell A1 of the plurality of light emitting cells A1 and A2; A first connection electrode 141 disposed in a second light emitting cell A2 of the plurality of light emitting cells A1 and A2; A wiring layer 142 connecting the first light emitting cell A1 and the second light emitting cell A2; And a support member 151 which supports the first and second light emitting cells A1 and A2 and is disposed around the first and second connection electrodes 141 and 143.

상기 제1 및 제2발광 셀(A1,A2)은 기판(111) 상에 배치되며, 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 및 반사 전극층(131)을 포함하며, 제1전극(133) 또는 제2전극(133) 및 배선층(142) 중 적어도 하나에 연결된다. The first and second light emitting cells A1 and A2 are disposed on a substrate 111 and include a first semiconductor layer 113, a first conductivity type semiconductor layer 115, an active layer 117, A semiconductor layer 119 and a reflective electrode layer 131 and is connected to at least one of the first electrode 133 or the second electrode 133 and the wiring layer 142.

상기 각 발광 셀(A1,A2)은 발광 구조물(120)을 포함하며, 발광 구조물(120)의 측면 및 투광성의 기판(111)의 표면 방향으로 광을 방출하게 된다. Each of the light emitting cells A1 and A2 includes a light emitting structure 120 and emits light toward the side surface of the light emitting structure 120 and the surface of the light transmitting substrate 111. [

상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 하면에는 상기 기판(111)과 상기 제1반도체층(113) 사이에 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 상기의 요철 패턴은 상기 기판(111)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 패턴을 형성할 수 있다. 상기 요철 패턴은 스트라이프 형상 또는 볼록 렌즈 형상을 포함할 수 있다. 상기의 기판(111)은 투광성 기판을 일 예로 설명한다.The substrate 111 may use a light-transmitting, insulating or conductive substrate, e.g., sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 of At least one can be used. A light extracting structure such as a concave-convex pattern may be formed between the substrate 111 and the first semiconductor layer 113 on the bottom surface of the substrate 111. The concave- Or a pattern such as a separate roughness can be formed. The concavo-convex pattern may include a stripe shape or a convex lens shape. The substrate 111 described above is a transparent substrate as an example.

각 발광 셀(A1,A2)를 구체적으로 설명하면 다음과 같다.Each of the light emitting cells A1 and A2 will be described in detail as follows.

상기 기판(111) 상에는 제1반도체층(113)이 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족 화합물 반도체를 선택적으로 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, III족-V족 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. A first semiconductor layer 113 may be formed on the substrate 111. The first semiconductor layer 113 may be formed by selectively using group II to VI compound semiconductors. The first semiconductor layer 113 may be formed of at least one layer or a plurality of layers using Group II to VI compound semiconductors. The first semiconductor layer 113 may include at least one of a semiconductor layer using a Group III-V compound semiconductor, for example, GaN, InN, AlN, InGaN, AlGaN, InAlGaN and AlInN. The first semiconductor layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto.

상기 제1반도체층(113)은 버퍼층으로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있다. The first semiconductor layer 113 may be formed of a buffer layer, and the buffer layer may reduce a difference in lattice constant between the substrate and the nitride semiconductor layer.

상기 제1반도체층(113)은 언도프드(undoped) 반도체층으로 형성될 수 있다. 상기 언도프드 반도체층은 III족-V족 화합물 반도체 예컨대, GaN계 반도체로 구현될 수 있다. 상기 언도프드 반도체층은 제조 공정시 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 되며, 상기 제1도전형 반도체층(115)의 도전형 도펀트 농도보다는 낮은 농도를 가지게 된다. 상기 제1반도체층(113)은 형성하지 않거나, 상기 버퍼층 및 언도프드 반도체층 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 113 may be formed of an undoped semiconductor layer. The undoped semiconductor layer may be formed of a Group III-V compound semiconductor, for example, a GaN-based semiconductor. The undoped semiconductor layer has a first conductivity type characteristic even when the conductive type dopant is not intentionally doped in the manufacturing process and has a lower concentration than the conductive type dopant concentration of the first conductivity type semiconductor layer 115. The first semiconductor layer 113 may not be formed, or may be formed of at least one of the buffer layer and the undoped semiconductor layer. However, the present invention is not limited thereto.

상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 III족-V족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. The light emitting structure 120 may be formed on the first semiconductor layer 113. The light emitting structure 120 includes a group III-V compound semiconductor, and may include, for example, In x Al y Ga 1-xy N (0 x 1, 0 y 1, 0 x + y 1) A semiconductor having a composition formula can be provided and a predetermined peak wavelength can be emitted within the wavelength range of the ultraviolet band to the visible light band.

상기 발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(119) 사이에 형성된 활성층(117)을 포함한다.The light emitting structure 120 includes a first conductive semiconductor layer 115, a second conductive semiconductor layer 119, and a second conductive semiconductor layer 115 between the first conductive semiconductor layer 115 and the second conductive semiconductor layer 119 And an active layer 117 formed thereon.

상기 제1도전형 반도체층(115)은 상기 제1반도체층(113) 위에 형성될 수 있다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제1도전형 반도체층(115)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖는 N형 반도체층으로 형성될 수 있으며, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. The first conductive semiconductor layer 115 may be formed on the first semiconductor layer 113. The first conductive semiconductor layer 115 may be formed of any one of compound semiconductors such as Group III-V compound semiconductor doped with the first conductive dopant such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, have. The first conductivity type semiconductor layer 115 may be a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + And the first conductivity type dopant is an N type dopant and includes Si, Ge, Sn, Se, and Te.

상기 제1도전형 반도체층(115)과 상기 제1반도체층(113) 사이에는 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. 상기 초 격자 구조의 각 층은 수 A 이상의 두께로 적층될 수 있다. A superlattice structure in which different semiconductor layers are alternately stacked may be formed between the first conductive type semiconductor layer 115 and the first semiconductor layer 113. Such a superlattice structure may reduce lattice defects . Each layer of the superlattice structure may be stacked to a thickness of several A or more.

상기 제1도전형 반도체층(115)과 상기 활성층(117) 사이에는 제1도전형 클래드층이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. A first conductive clad layer may be formed between the first conductive semiconductor layer 115 and the active layer 117. The first conductive clad layer may be formed of a GaN-based semiconductor, and the bandgap thereof may be formed to be equal to or larger than a bandgap of the active layer 117. The first conductive type cladding layer serves to constrain the carrier.

상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다. The active layer 117 is formed on the first conductive semiconductor layer 115. The active layer 117 selectively includes a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure, and includes a well layer and a barrier layer period. The well layer comprises a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1), and wherein the barrier layer is In x Al y It may include a composition formula of Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The period of the well layer / barrier layer can be formed in one cycle or more using a laminated structure of InGaN / GaN, GaN / AlGaN, InGaN / AlGaN, and InGaN / InGaN, for example. The barrier layer may be formed of a semiconductor material having a band gap higher than a band gap of the well layer.

상기 활성층(117) 위에는 제2도전형 반도체층(119)이 형성된다. 상기 제2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(119)은 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖는 P형 반도체층으로 형성될 수 있으며, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. The second conductive semiconductor layer 119 is formed on the active layer 117. The second conductive semiconductor layer 119 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN doped with a second conductive dopant. The second conductivity type semiconductor layer 119 may be a semiconductor having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + And the second conductivity type dopant may include Mg, Zn, Ca, Sr, and Ba as a P type dopant.

상기 제2도전형 반도체층(119)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(119)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.The second conductive semiconductor layer 119 may include a superlattice structure, and the superlattice structure may include an InGaN / GaN superlattice structure or an AlGaN / GaN superlattice structure. The superlattice structure of the second conductive type semiconductor layer 119 may protect the active layer 117 by diffusing current contained in the voltage abnormally.

또한 상기 제1도전형 반도체층(115)은 P형 반도체층, 상기 제2도전형 반도체층(119)은 N형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(119) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성할 수도 있다. The first conductive semiconductor layer 115 may be a P-type semiconductor layer, and the second conductive semiconductor layer 119 may be an N-type semiconductor layer. A third conductive type semiconductor layer having a polarity opposite to the second conductive type may be formed on the second conductive type semiconductor layer 119.

상기 발광소자(100)는 상기 제1도전형 반도체층(115), 활성층(117) 및 상기 제2도전형 반도체층(119)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물(120)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 P는 P형 반도체층이며, 상기 N은 N형 반도체층이며, 상기 -은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(120)의 최 상층은 제2도전형 반도체층(119)으로 설명하기로 한다.The light emitting device 100 may be defined as a light emitting structure 120 of the first conductivity type semiconductor layer 115, the active layer 117 and the second conductivity type semiconductor layer 119. The light emitting structure 120 ) May be implemented by any one of an NP junction structure, a PN junction structure, an NPN junction structure, and a PNP junction structure. Herein, P is a P-type semiconductor layer, and N is an N-type semiconductor layer, and the - indicates a structure in which the P-type semiconductor layer and the N-type semiconductor layer are in direct contact or indirect contact. Hereinafter, for convenience of explanation, the uppermost layer of the light emitting structure 120 will be described as the second conductive type semiconductor layer 119.

각 발광 셀(A1,A2)의 제2도전형 반도체층(119) 위에는 반사 전극층(131)이 형성된다. 상기 반사 전극층(131)은 오믹 접촉층, 반사층, 및 확산 방지층, 보호층 중 적어도 하나를 포함한다. 상기 반사 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층/확산 방지층으로 형성되거나, 반사층으로 형성될 수 있다. 또는 반사 전극층(131)은 반사층을 포함하지 않을 수 있으며, 이에 대해 한정하지는 않는다.A reflective electrode layer 131 is formed on the second conductivity type semiconductor layer 119 of each of the light emitting cells A1 and A2. The reflective electrode layer 131 includes at least one of an ohmic contact layer, a reflective layer, a diffusion prevention layer, and a protective layer. The reflective electrode layer 131 may have a structure of an ohmic contact layer / a reflective layer / a diffusion preventing layer / a protective layer, a reflective layer / a diffusion preventing layer / a protective layer or an ohmic contact layer / a reflective layer / , A reflection layer / a diffusion prevention layer, or a reflection layer. Or the reflective electrode layer 131 may not include the reflective layer, but the present invention is not limited thereto.

여기서, 상기 오믹 접촉층은 상기 제2도전형 반도체층(119) 아래에 접촉되며, 그 접촉 면적은 상기 제2도전형 반도체층(119)의 하면 면적의 70% 이상으로 형성될 수 있다. 상기 오믹 접촉층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 오믹 접촉층의 두께는 1~1,000Å로 형성될 수 있다. Here, the ohmic contact layer is in contact with the second conductive semiconductor layer 119, and the contact area thereof may be 70% or more of the bottom area of the second conductive semiconductor layer 119. The ohmic contact layer may include at least one of ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide) ZnO, IrOx, RuOx, NiO, Ni, Cr, and their optional compounds or alloys, such as Al2O3, AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SnO, InO, INZnO, , Or at least one layer. The thickness of the ohmic contact layer may be 1 to 1,000 angstroms.

상기 반사층은 상기 오믹 접촉층 아래에 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 반사층의 금속은 상기 제2도전형 반도체층(119) 아래에 오믹 접촉될 수 있으며, 이 경우 상기 오믹 접촉층은 형성하지 않을 수 있다. 상기 반사층의 두께는 1~10,000Å으로 형성될 수 있다. 상기 확산 방지층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있다. 상기 확산 방지층은 서로 다른 층의 경계에서 층간 확산을 방지하게 된다. 상기 확산 방지층의 두께는 1~10,000Å로 형성될 수 있다. 상기 보호층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.
The reflective layer may be selected from a material having a reflectance of 70% or more below the ohmic contact layer, for example, a metal of Al, Ag, Ru, Pd, Rh, Pt, or Ir and at least two of the metals. The metal of the reflective layer may be in ohmic contact with the second conductive type semiconductor layer 119, and the ohmic contact layer may not be formed. The reflective layer may have a thickness of 1 to 10,000 ANGSTROM. The diffusion preventing layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta and Ti and alloys of two or more thereof. The diffusion barrier prevents interdiffusion at the boundaries of the different layers. The thickness of the diffusion preventing layer may be 1 to 10,000 angstroms. The protective layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti and alloys of two or more thereof. As shown in FIG.

상기 반사 전극층(131)은 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx의 그룹 중에서 선택될 수 있다. 상기 투광성 전극층의 아래에는 반사층이 형성될 수 있으며, 상기 반사층은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 상기 제1 및 제2굴절률은 서로 다르고, 상기 제1층과 제2층은 1.5~2.4 사이의 물질 예컨대, 전도성 또는 절연성 물질로 형성될 수 있으며, 이러한 구조는 DBR(distributed bragg reflection) 구조로 정의될 수 있다. The reflective electrode layer 131 may include a laminate structure of a transparent electrode layer and a reflective layer. The transparent electrode layer may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO) zinc oxide, indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), SnO, InO, INZnO, ZnO, , ≪ / RTI > RuOx. A reflective layer may be formed under the transparent electrode layer, wherein the reflective layer includes a structure in which a first layer having a first refractive index and a second layer having a second refractive index are alternately stacked two or more layers, The first and second layers may be formed of a material having a second refractive index different from 1.5 to 2.4, for example, a conductive or insulating material, and the structure may be defined as a DBR (distributed Bragg reflection) structure.

상기 제2도전형 반도체층(119) 및 상기 반사 전극층(131) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.A light extracting structure such as a roughness may be formed on the surface of at least one of the second conductive type semiconductor layer 119 and the reflective electrode layer 131. Such a light extracting structure may change the critical angle of incident light, , The light extraction efficiency can be improved.

상기 제2발광 셀(A2)의 제1도전형 반도체층(115)의 위에는 제1전극(135)이 형성되며, 상기 제1발광 셀(A1)의 반사 전극층(131)의 위에는 제2전극(137)이 형성될 수 있다. 상기 제1전극(135) 위에는 제1연결 전극(141)이 형성되며, 상기 제2전극(137) 위에는 제2연결 전극(143)이 형성된다. 상기 제1전극(135) 및 상기 제1연결 전극(141)과, 상기 제2전극(137) 및 제2연결 전극(143) 각각은 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다.A first electrode 135 is formed on the first conductive semiconductor layer 115 of the second light emitting cell A2 and a second electrode 135 is formed on the reflective electrode layer 131 of the first light emitting cell A1. 137 may be formed. A first connection electrode 141 is formed on the first electrode 135 and a second connection electrode 143 is formed on the second electrode 137. Each of the first electrode 135 and the first connection electrode 141 and the second connection electrode 137 and the second connection electrode 143 may be formed in plural numbers.

상기 제1전극(135)은 상기 제1도전형 반도체층(115)에 전기적으로 연결되며, 전극 패드를 포함할 수 있다. 상기 제1전극(135)은 상기 절연층(133)의 위에 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 135 is electrically connected to the first conductive semiconductor layer 115 and may include an electrode pad. The first electrode 135 may be further formed on the insulating layer 133, but the present invention is not limited thereto.

상기 제2전극(137)은 상기 반사 전극층(131)을 통해 상기 제2도전형 반도체층(119)과 물리적 또는/및 전기적으로 접촉될 수 있다. 상기 제2전극(137)은 전극 패드를 포함한다. The second electrode 137 may be physically and / or electrically contacted with the second conductive type semiconductor layer 119 through the reflective electrode layer 131. The second electrode 137 includes an electrode pad.

상기 배선층(142)은 인접한 발광 셀 (A1,A2)들을 연결해 주며, 예컨대 제1발광 셀(A1)과 제2발광 셀(A2)을 연결해 준다. 상기 배선층(142)의 제1단부는 상기 제1발광 셀(A1)의 제1도전형 반도체층(115)의 상면 또는 하면 중 적어도 하나에 접촉되며, 제2단부는 상기 제2발광 셀(A2)의 반사 전극층(131) 및 제2도전형 반도체층(119) 중 적어도 하나에 연결된다. 상기 배선층(142)와 상기 제2발광 셀(A2) 사이에는 절연층(133)이 배치되어, 서로 간의 접촉을 차단해 준다.The wiring layer 142 connects the adjacent light emitting cells A1 and A2 and connects the first light emitting cells A1 and the second light emitting cells A2, for example. The first end of the wiring layer 142 is in contact with at least one of the upper surface or the lower surface of the first conductivity type semiconductor layer 115 of the first light emitting cell A1 and the second end of the second light emitting cell A2 The reflective electrode layer 131 and the second conductive type semiconductor layer 119 of FIG. An insulating layer 133 is disposed between the wiring layer 142 and the second light emitting cell A2 to prevent contact between the first and second light emitting cells A2 and A2.

상기 제1전극(135), 제2전극(137) 및 배선층(142)은 접착층, 반사층, 확산 방지층, 및 본딩층 중 적어도 하나를 포함한다. 상기 접착층은 상기 제1도전형 반도체층(115) 또는 제2도전형 반도체층(119)에 오믹 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~1,000Å으로 형성될 수 있다. 상기 반사층은 상기 접착층 아래에 형성되며, 그 물질은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 확산 방지층은 상기 반사층 아래에 형성되며, 그 물질은 Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å을 포함한다. 상기 본딩층은 Al, Ru, Rh, Pt 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.The first electrode 135, the second electrode 137, and the wiring layer 142 include at least one of an adhesive layer, a reflective layer, a diffusion prevention layer, and a bonding layer. The adhesive layer may be in ohmic contact with the first conductive semiconductor layer 115 or the second conductive semiconductor layer 119 and may be formed of Cr, Ti, Co, Ni, V, Hf, , And the thickness may be set to 1 to 1,000 angstroms. The reflective layer is formed below the adhesive layer. The reflective layer may be formed of Ag, Al, Ru, Rh, Pt, Pd, or an alloy thereof, and may have a thickness ranging from 1 to 10,000 angstroms. The diffusion barrier layer may be formed below the reflective layer and may be formed of Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti, . The bonding layer may be formed of Al, Ru, Rh, Pt, or an alloy thereof. The thickness of the bonding layer may be 1 to 10,000 ANGSTROM.

상기 제1전극(135), 상기 제2전극(137) 및 배선층(142)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다. 상기 제2전극(137)의 적층 구조가 상기 제1전극(135)의 적층 구조보다 적을 수 있으며, 예컨대 상기 제1전극(135)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있으며, 상기 제2전극(137)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있다. 상기 배선층(142)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있다.The first electrode 135, the second electrode 137, and the wiring layer 142 may have the same or different lamination structures. For example, the first electrode 135 may have a structure of an adhesive layer / a reflective layer / a diffusion preventing layer / a bonding layer or an adhesive layer / diffusion layer And the second electrode 137 may be formed of a structure of an adhesive layer / a reflective layer / a diffusion preventing layer / a bonding layer or a structure of an adhesive layer / a diffusion preventing layer / a bonding layer. The wiring layer 142 may be formed of a structure of an adhesive layer / a reflection layer / a diffusion preventing layer / a bonding layer or a structure of an adhesive layer / diffusion preventing layer / bonding layer.

상기 제1전극(135) 및 상기 제2전극(137) 중 적어도 하나는 전극 패드로부터 분기된 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1전극(135) 및 상기 제2전극(137)의 전극 패드는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다. At least one of the first electrode 135 and the second electrode 137 may have a current diffusion pattern such as an arm or a finger structure branched from the electrode pad. The electrode pads of the first electrode 135 and the second electrode 137 may be formed of one or a plurality of electrode pads, but the present invention is not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 기둥 형상일 수 있으며, 예컨대 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 여기서, 상기 다각 기둥은 등각이거나 등각이 아닐 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면 또는 하면 형상은 원형, 다각형을 포함할 수 있으며, 이에 대해 한정하지는 않는다. The first connection electrode 141 and the second connection electrode 143 provide a lead function and a heat dissipation path for supplying power. The first connection electrode 141 and the second connection electrode 143 may be columnar or may have a shape such as a sphere, a column, or a polygonal column or a random shape. Here, the polygonal column may be conformal or non-conformal, but is not limited thereto. The top surface or bottom surface of the first connection electrode 141 and the second connection electrode 143 may include a circular shape or a polygonal shape, but the shape is not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 직경 또는 너비는 1㎛~100,000㎛로 형성될 수 있으며, 그 높이는 1㎛~100,000㎛로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면은 상기 지지부재(151)의 상면과 동일한 평면 (즉, 수평 면) 상에 배치될 수 있다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면은 서로 다른 면적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The first connection electrode 141 and the second connection electrode 143 may have a diameter or a width of 1 to 100,000 m and a height of 1 to 100,000 m. The upper surfaces of the first connection electrode 141 and the second connection electrode 143 may be disposed on the same plane (i.e., a horizontal plane) as the upper surface of the support member 151. The upper surfaces of the first connection electrode 141 and the second connection electrode 143 may have different areas, but the present invention is not limited thereto.

상기 제1연결 전극(141) 및 제2연결 전극(143)은 어느 하나의 금속 또는 합금을 이용하여 단일 층으로 형성될 수 있으며, 상기의 단일 층의 너비 및 높이는 1㎛~100,000㎛로 형성될 수 있다. The first connection electrode 141 and the second connection electrode 143 may be formed as a single layer using any one metal or alloy, and the width and height of the single layer may be 1 to 100,000 m .

상기 제1연결 전극(141) 및 제2연결 전극(143)은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 상기 제1연결 전극(141) 및 제2연결 전극(143)은 상기 제1전극(135) 및 제2전극(137)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다. 이때 도금두께는 1~100,000Å이 적용 가능하다.The first connection electrode 141 and the second connection electrode 143 may be formed of Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Or a selective alloy of metal. The first connection electrode 141 and the second connection electrode 143 may be formed of one or more of In, Sn, Ni, Cu, and their alloys Or the like. At this time, the plating thickness is 1 to 100,000 Å.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 표면에는 도금층이 더 형성될 수 있으며, 상기 도금층은 Tin 또는 이의 합금, Ni 또는 이의 합금, Tin-Ag-Cu 합금으로 형성될 수 있으며, 그 두께는 0.5㎛~10㎛로 형성될 수 있다. 이러한 도금층은 다른 본딩층과의 접합을 개선시켜 줄 수 있다.A plating layer may further be formed on the surfaces of the first connection electrode 141 and the second connection electrode 143. The plating layer may be formed of Tin or an alloy thereof, Ni or an alloy thereof, or a Tin-Ag-Cu alloy. And the thickness thereof may be formed to 0.5 탆 to 10 탆. Such a plating layer can improve bonding with other bonding layers.

상기 절연층(133)은 상기 반사 전극층(131) 또는 상기 발광 구조물(120)과 상기 지지부재(151) 사이의 영역에 배치될 수 있다. 상기 절연층(133)은 상기 발광 셀(A1,A2) 사이의 영역에 상기 복수의 발광 셀(A1,A2)을 서로 분리시켜 주게 된다. The insulating layer 133 may be disposed in the region between the reflective electrode layer 131 or the light emitting structure 120 and the supporting member 151. The insulating layer 133 separates the plurality of light emitting cells A1 and A2 from each other between the light emitting cells A1 and A2.

상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연층(133)은 발광 구조물(120)의 상에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(120)의 층간 쇼트를 방지하기 위해 형성된다.The insulating layer 133 includes an insulating material or an insulating resin formed of at least one of oxides, nitrides, fluorides, and sulfides having at least one of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 133 may be selectively formed, for example, of SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 . The insulating layer 133 may be formed as a single layer or a multilayer, but is not limited thereto. The insulating layer 133 is formed to prevent interlayer shots of the light emitting structure 120 when the metal structure for flip bonding is formed on the light emitting structure 120.

상기 절연층(133)은 상기 반사 전극층(131) 상면에 형성되지 않고, 상기 발광 구조물(120)의 표면에만 형성될 수 있다. 이는 상기 반사 전극층(131)의 상면에는 절연성의 지지 부재(151)가 형성됨으로써, 상기 절연층(133)을 상기 반사 전극층(131)의 상면까지 연장하지 않을 수 있다.The insulating layer 133 may be formed only on the surface of the light emitting structure 120, not on the reflective electrode layer 131. The insulating layer 133 may not extend to the upper surface of the reflective electrode layer 131 by forming an insulating supporting member 151 on the upper surface of the reflective electrode layer 131.

상기 절연층(133)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 DBR 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 반사 전극층은 형성하지 않을 수 있다. The insulating layer 133 may be formed of a DBR structure in which first and second layers having different refractive indexes are alternately arranged. The first layer may be formed of SiO 2 , Si 3 N 4 , Al 2 O 3 , TiO 2 , and the second layer may be formed of any material other than the first layer. In this case, the reflective electrode layer may not be formed.

상기 절연층(133)은 100~10,000Å 두께로 형성되며, 다층 구조로 형성된 경우 각 층은 1~50,000Å의 두께이거나, 각 층당 100~10,000Å의 두께로 형성될 수 있다. 여기서, 상기 다층 구조의 절연층(133)에서 각 층의 두께는 발광 파장에 따라 반사 효율을 변화시켜 줄 수 있다.
The insulating layer 133 is formed to have a thickness of 100 to 10,000 ANGSTROM. When the multilayer structure is formed, each layer may have a thickness of 1 to 50,000 ANGSTROM or a thickness of 100 to 10,000 ANGSTROM per layer. Here, the thickness of each layer in the insulating layer 133 of the multi-layer structure can change the reflection efficiency according to the emission wavelength.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)과 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 유테틱(eutectic) 본딩, 솔더 볼 또는 금속 범프로 본딩될 수 있으며, 이에 대해 한정하지는 않는다. The first connection electrode 141 and the second connection electrode 143 may be made of any one of Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, W, and their alloys. The first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 135 and the second electrode 137. [ And the thickness of the plating layer may be 1 to 100,000 angstroms. The first connection electrode 141 and the second connection electrode 143 may be bonded by eutectic bonding, solder ball, or metal bump, but the present invention is not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프와 같은 단일 금속으로 사용될 수 있으며, 이에 대해 한정하지는 않는다.The first connection electrode 141 and the second connection electrode 143 may be made of any one of Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, W, and their alloys. The first connection electrode 141 and the second connection electrode 143 may be formed of In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 135 and the second electrode 137. [ And the thickness of the plating layer may be 1 to 100,000 angstroms. The first connection electrode 141 and the second connection electrode 143 may be used as a single metal such as a solder ball or a metal bump, but the invention is not limited thereto.

상기 지지 부재(151)는 발광 소자(100)를 지지하는 지지층으로 사용된다. 상기 지지 부재(151)는 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다. 상기 지지부재(151)는 상기 절연층(133)과 다른 물질로 형성될 수 있다.The support member 151 is used as a support layer for supporting the light emitting device 100. The supporting member 151 is formed of an insulating material, and the insulating material is formed of a resin layer such as silicon or epoxy. As another example, the insulating material may include a paste or an insulating ink. The insulating material is selected from the group consisting of polyacrylate resin, epoxy resin, phenolic resin, polyamide resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenylene oxide resin (PPO), polyphenylenesulfide resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), and Polypropylene-imine, Dendrimers (PPI), and PAMAM-internal structures and PAMAM-OS (organosilicon) with organic-silicone outer surfaces alone or combinations thereof . The support member 151 may be formed of a material different from that of the insulating layer 133.

상기 지지 부재(151) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 부재(151) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있으며, 이하 설명의 편의를 위해 열 확산제로 설명하기로 한다. 여기서, 상기 열 확산제는 절연성 재질 또는 전도성 재질일 수 있으며, 그 크기는 1Å~100,000Å으로 사용 가능하며, 열 확산 효율을 위해 1,000Å~50,000Å로 형성될 수 있다. 상기 열 확산제의 입자 형상은 구형 또는 불규칙한 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. At least one of compounds such as oxides, nitrides, fluorides and sulfides having at least one of Al, Cr, Si, Ti, Zn and Zr may be added to the support member 151. Here, the compound added to the support member 151 may be a heat spreader, and the heat spreader may be used as powder particles, pellets, fillers, and additives having a predetermined size. For convenience of explanation, The diffusion agent will be described. Here, the heat spreader may be an insulating material or a conductive material. The size of the heat spreader may be 1 ANGSTROM to 100,000 ANGSTROM and may be 1,000 ANGSTROM to 50,000 ANGSTROM for thermal diffusion efficiency. The particle shape of the heat spreader may include a spherical shape or an irregular shape, but is not limited thereto.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. The heat spreader may include a ceramic material. The ceramic material may include a low temperature co-fired ceramic (LTCC), a high temperature co-fired ceramic (HTCC), an alumina, Quartz, calcium zirconate, forsterite, SiC, graphite, fused silica, mullite, cordierite, zirconia, beryllia, ), And aluminum nitride. The ceramic material may be formed of a metal nitride having thermal conductivity higher than that of nitride or oxide among the insulating materials such as nitride or oxide, and the metal nitride may include a material having a thermal conductivity of, for example, 140 W / mK or more. The ceramic material may be, for example, SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (SiC- CeO 2, AlN, and the like. The thermally conductive material may comprise a component of C (diamond, CNT).

상기 지지 부재(151)는 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지 부재(151)는 내부에 세라믹 물질의 분말을 포함함으로써, 지지 부재(151)의 강도는 개선되고, 열 전도율 또한 개선될 수 있다. The support member 151 may be formed as a single layer or a multilayer, but is not limited thereto. By including the powder of the ceramic material in the support member 151, the strength of the support member 151 can be improved and the thermal conductivity can also be improved.

상기 지지 부재(151) 내에 포함된 열 확산제는 1~99wt/% 정도의 함량 비율로 첨가될 수 있으며, 효율적인 열 확산을 위해 50~99wt% 범위의 함량 비율로 첨가될 수 있다. 이러한 지지 부재(151) 내에 열 확산제가 첨가됨으로써, 내부에서의 열 전도율은 더 개선될 수 있다. 또한 상기 지지 부재(151)의 열 팽창 계수는 4-11 [x106/℃]이며, 이러한 열 팽창 계수는 상기 기판(111) 예컨대, 사파이어 기판과 동일하거나 유사한 열 팽창 계수를 갖게 되므로, 상기 기판(111) 아래에 형성되는 발광 구조물(120)과의 열 팽창 차이에 의해 웨이퍼가 휘어지거나 결함이 발생되는 것을 억제하여 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다.The heat diffusion agent contained in the support member 151 may be added at a content ratio of about 1 to 99 wt /% and may be added at a content ratio of 50 to 99 wt% for efficient thermal diffusion. By adding the heat spreader to the support member 151, the heat conductivity inside can be further improved. The support member 151 has a coefficient of thermal expansion of 4-11 [x 10 6 / ° C], and the coefficient of thermal expansion of the support member 151 has the same or similar thermal expansion coefficient as that of the substrate 111, for example, The reliability of the light emitting device can be prevented from being deteriorated by suppressing warpage or defects of the wafer due to the difference in thermal expansion between the light emitting structure 120 and the light emitting structure 120 formed below the light emitting structure 111.

여기서, 상기 지지 부재(151)의 상면 면적은 상기 기판(111)의 하면과 실질적으로 동일한 면적으로 형성될 수 있다. 또한 상기 지지 부재(151)의 상면 너비는 상기 기판(111)의 하면 너비와 동일한 너비로 형성될 수 있다. 이는 지지 부재(151)를 형성한 다음 개별 칩으로 분리함으로써, 상기 지지부재(151)와 상기 기판(111) 및 상기 제1도전형 반도체층(115)의 측면이 동일 평면 상에 배치될 수 있다. 다른 예로서, 상기 지지 부재(151)의 상면 면적은 상기 기판(111)의 하면 면적보다 더 넓거나 더 좁을 수 있으며, 이에 대해 한정하지는 않는다.Here, the upper surface area of the support member 151 may be substantially the same as the lower surface of the substrate 111. Further, the width of the top surface of the support member 151 may be the same as the width of the bottom surface of the substrate 111. This is because the support member 151 and the side surfaces of the substrate 111 and the first conductivity type semiconductor layer 115 can be disposed on the same plane by forming the support member 151 and then separating the support member 151 into individual chips . As another example, the upper surface area of the support member 151 may be wider or narrower than the lower surface area of the substrate 111, but is not limited thereto.

상기의 지지부재(151)는 복수의 발광 셀(A1,A2)의 상부를 커버하며, 지지하게 된다. The support member 151 covers and supports the upper portions of the plurality of light emitting cells A1 and A2.

제1발광 셀(A1)의 제2도전형 반도체층(119)은 제2전극(135)을 통해 제2연결 전극(143)에 전기적으로 연결되며, 제2발광 셀(A2)의 제1도전형 반도체층(115)은 제1전극(133)을 통해 제1연결 전극(141)과 전기적으로 연결된다. 상기 제1발광 셀(A1)의 제1도전형 반도체층(119)과 상기 제2발광 셀(A2)의 반사 전극층(131)은 배선층(142)에 의해 서로 연결된다. 도 3과 같이, 제1단자(P1)와 제2단자(P2) 사이에 상기 제1발광 셀(A1)과 상기 제2발광 셀(A2)이 서로 직렬로 연결된다. The second conductivity type semiconductor layer 119 of the first light emitting cell A1 is electrically connected to the second connection electrode 143 through the second electrode 135, Type semiconductor layer 115 is electrically connected to the first connection electrode 141 through the first electrode 133. The first conductive semiconductor layer 119 of the first light emitting cell A1 and the reflective electrode layer 131 of the second light emitting cell A2 are connected to each other by a wiring layer 142. [ 3, the first light emitting cell A1 and the second light emitting cell A2 are connected in series between the first terminal P1 and the second terminal P2.

상기 제1발광 셀(A1)과 제2발광 셀(A2)은 상기 지지부재(151) 상에 노출된 제1연결 전극(141)으로 공급되는 제1극성의 전원과, 제2연결 전극(143)으로 공급되는 제2극성의 전원에 의해 구동하게 된다. 실시 예는 발광 소자 내에 복수의 발광 셀을 직렬구조를 형성하여 동작전류를 낮추어 줄 수 있다.
The first and second light emitting cells A1 and A2 are connected to the first connection electrode 141 exposed on the support member 151 and the second connection electrode 143 The second polarity power supply is supplied with the second polarity power. Embodiments can reduce the operating current by forming a plurality of light emitting cells in a series structure in the light emitting device.

도 2에서 기판(111)의 아래에는 요철 패턴과 같은 패턴부가 형성될 수 있다. 또한 상기 기판(111)의 상면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 절연층이 형성될 수 있다. 상기 기판(111)의 하면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 형광체층이 형성될 수 있으며, 상기 형광체층은 청색 형광체, 녹색 형광체, 황색 형광체, 및 적색 형광체 중 적어도 하나를 포함할 수 있다.In FIG. 2, a pattern portion such as a concave-convex pattern may be formed under the substrate 111. An insulating layer may be formed on at least one of the upper surface of the substrate 111, the side surface of the substrate 111, and the side surface of the light emitting structure 120. A phosphor layer may be formed on at least one of a side surface of the substrate 111 and a side surface of the light emitting structure 120. The phosphor layer may include a blue phosphor, a green phosphor, a yellow phosphor, And a red phosphor.

또한 상기의 기판(111)은 발광 구조물(120)로부터 제거되고, 별도의 절연 시트가 더 부착될 수 있으며, 이에 대해 한정하지는 않는다.
Also, the substrate 111 may be removed from the light emitting structure 120, and a separate insulating sheet may be further attached, but the present invention is not limited thereto.

도 4 내지 도 6은 제2실시 예에 따른 발광 소자를 나타낸 도면이다.4 to 6 are views showing a light emitting device according to the second embodiment.

도 4 및 도 5를 참조하면, 발광 소자는 제1발광 셀(A1)과 제2발광 셀(A2)이 서로 인접한 영역에 배치되고 병렬로 연결된다.Referring to FIGS. 4 and 5, the light emitting device is disposed in a region adjacent to the first light emitting cell A1 and the second light emitting cell A2, and is connected in parallel.

상기 제1발광 셀(A1)은 지지 부재(151) 상에 제1연결 전극(141) 및 제2연결 전극(143)이 배치되며, 상기 제2발광 셀(A2)은 상기 지지 부재(151) 상에 제1연결 전극(141) 및 제2연결 전극(143)이 배치된다. 상기 제1발광 셀(A1)과 제2발광 셀(A2)은 기판(111) 상에 병렬로 배치된다. 실시 예는 단일 칩 내에 복수의 발광 셀(A1,A2)을 병렬로 배치하여, 동작전압을 낮추고 고출력의 발광 소자를 제공할 수 있다.The first light emitting cell A1 includes a first connecting electrode 141 and a second connecting electrode 143 on a supporting member 151. The second light emitting cell A2 includes a supporting member 151, The first connection electrode 141 and the second connection electrode 143 are disposed on the substrate. The first light emitting cell A1 and the second light emitting cell A2 are arranged on the substrate 111 in parallel. In the embodiment, a plurality of light emitting cells A1 and A2 may be arranged in parallel in a single chip, thereby lowering the operating voltage and providing a light emitting device with high output.

도 5와 같이, 제1발광 셀(A1) 및 제2발광 셀(A2)은 기판(111) 상에 인접하게 배치되며, 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 및 반사 전극층(131)을 포함한다. 상기의 기판(111)의 아래에는 요철 패턴과 같은 패턴부가 형성될 수 있다. 또한 상기 기판(111)의 하면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 절연층이 형성될 수 있다. 상기 기판(111)의 상면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 형광체층이 형성될 수 있으며, 상기 형광체층은 청색 형광체, 녹색 형광체, 황색 형광체, 및 적색 형광체 중 적어도 하나를 포함할 수 있다.5, the first and second light emitting cells A1 and A2 are disposed adjacent to the substrate 111 and include a first semiconductor layer 113, a first conductivity type semiconductor layer 115, An active layer 117, a second conductivity type semiconductor layer 119, and a reflective electrode layer 131. A pattern portion such as a concave-convex pattern may be formed under the substrate 111. An insulating layer may be formed on at least one of a side surface of the substrate 111 and a side surface of the light emitting structure 120. A phosphor layer may be formed on at least one of the upper surface of the substrate 111, the side surface of the substrate 111 and the side surface of the light emitting structure 120. The phosphor layer may include a blue phosphor, a green phosphor, And a red phosphor.

상기 제1발광 셀(A1)과 제2발광 셀(A2)은 각각 발광 구조물(120)을 갖고, 절연층(133)에 의해 서로 분리된다. The first light emitting cell A1 and the second light emitting cell A2 each have a light emitting structure 120 and are separated from each other by an insulating layer 133. [

도 6과 같이, 제1발광 셀(A1)과 제2발광 셀(A2)은 제3단자(P3) 및 제4단자(P4) 사이에 병렬로 연결된다.
As shown in FIG. 6, the first light emitting cell A1 and the second light emitting cell A2 are connected in parallel between the third terminal P3 and the fourth terminal P4.

도 7 내지 도 9는 제3실시 예에 따른 발광 소자를 나타낸 도면이다.7 to 9 are views showing a light emitting device according to a third embodiment.

도 7 및 도 8을 참조하면, 발광 소자는 복수의 발광 셀(A1-An)이 직렬로 연결된다. 상기 복수의 발광 셀(A1-An)은 배선층(142)에 의해 n개가 직렬로 연결되며, AC 전원, 정류된 DC 전원, 또는 AC 전원의 1/2 주기에 의해 동작될 수 있다.Referring to FIGS. 7 and 8, a plurality of light emitting cells A1-An are connected in series in the light emitting device. The plurality of light emitting cells A1 to An are connected in series by n wiring layers 142 and can be operated by an AC power source, a rectified DC power source, or a 1/2 cycle of an AC power source.

각 발광 셀(A1-An)은 기판(111) 상에 배치되며, 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 및 반사 전극층(131)을 포함하며, 제1전극(133) 또는 제2전극(135) 및 배선층(142) 중 적어도 하나에 연결된다. 상기의 기판(111)의 아래에는 요철 패턴과 같은 패턴부가 형성될 수 있다. 또한 상기 기판(111)의 상면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 절연층이 형성될 수 있다. 상기 기판(111)의 하면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 형광체층이 형성될 수 있으며, 상기 형광체층은 청색 형광체, 녹색 형광체, 황색 형광체, 및 적색 형광체 중 적어도 하나를 포함할 수 있다.Each light emitting cell A1-An is disposed on a substrate 111 and includes a first semiconductor layer 113, a first conductivity type semiconductor layer 115, an active layer 117, a second conductivity type semiconductor layer 119, And a reflective electrode layer 131 and is connected to at least one of the first electrode 133 or the second electrode 135 and the wiring layer 142. A pattern portion such as a concave-convex pattern may be formed under the substrate 111. An insulating layer may be formed on at least one of the upper surface of the substrate 111, the side surface of the substrate 111, and the side surface of the light emitting structure 120. A phosphor layer may be formed on at least one of a side surface of the substrate 111 and a side surface of the light emitting structure 120. The phosphor layer may include a blue phosphor, a green phosphor, a yellow phosphor, And a red phosphor.

제1발광 셀(A1)에는 지지부재(151) 내에 배치된 제2연결 전극(143)이 배치되고, 제n 발광 셀(An)에는 지지 부재(151) 내에 배치된 제1연결 전극(141)이 배치된다. 상기 제1연결 전극(141)과 제2연결 전극(143)은 AC 전원을 공급받거나, DC 변환된 전원을 공급받을 수 있다. A second connection electrode 143 disposed in the support member 151 is disposed in the first light emitting cell A1 and a first connection electrode 141 disposed in the support member 151 is disposed in the nth light emitting cell An, . The first connection electrode 141 and the second connection electrode 143 may be supplied with AC power or DC-converted power.

도 9와 같이, n개의 발광 셀(A1-An)은 제5단자(P5) 및 제6단자(P6) 사이에 직렬로 연결된다. As shown in FIG. 9, the n light emitting cells A1-An are connected in series between the fifth terminal P5 and the sixth terminal P6.

도 10은 제4실시 예에 따른 발광 소자를 나타낸 도면이다.10 is a view illustrating a light emitting device according to a fourth embodiment.

도 10을 참조하면, 발광 소자는 n개의 발광 셀(A1-An)이 병렬로 연결된다. 각 발광 셀(A1-An)의 구조는 도 4를 참조하기로 하며, 인접한 발광 셀(A1-An)의 연결은 도 4와 같이 배선층(142)에 의해 연결될 수 있다. 또한 인접한 발광 셀(A1-An) 간은 절연층(도 4의 144)이 배치되거나, 지지부재(151)의 일부가 형성될 수 있다. 도 11은 N개의 발광 셀(A1-An)들이 제7단자(P7)와 제8단자(P8) 사이에 병렬로 연결된다.Referring to FIG. 10, n light emitting cells A1-An are connected in parallel. The structure of each light emitting cell A1-An will be described with reference to FIG. 4, and the connection of adjacent light emitting cells A1-An may be connected by a wiring layer 142 as shown in FIG. An insulating layer (144 in Fig. 4) may be disposed between the adjacent light emitting cells A1-An, or a part of the supporting member 151 may be formed. 11, N light emitting cells A1-An are connected in parallel between a seventh terminal P7 and an eighth terminal P8.

도 12는 제5실시 예에 따른 발광 소자를 나타낸 도면이다.12 is a view illustrating a light emitting device according to a fifth embodiment.

도 12를 참조하면, 발광 소자는 제1발광 셀(A1)과 제2발광 셀(A2)은 직렬로 연결되며, 상기 제3발광 셀(A3)과 제4발광 셀(A4)은 직렬로 연결된다. 상기 제1 및 제2발광 셀(A1,A2)은 상기 제3 및 제4발광 셀(A3,A4)와 병렬로 연결된다.12, the first light emitting cell A1 and the second light emitting cell A2 are connected in series, and the third light emitting cell A3 and the fourth light emitting cell A4 are connected in series, do. The first and second light emitting cells A1 and A2 are connected in parallel to the third and fourth light emitting cells A3 and A4.

상기 제1발광 셀(A1)과 제2발광 셀(A2)을 갖는 제1그룹(B1)은 제3발광 셀(A3)과 제4발광 셀(A4)을 갖는 제2그룹(B2)과 병렬로 연결된다. 상기 제1 및 제2발광 셀(A1,A2)과 상기 제3 및 제4발광 셀(A3,A4)의 경계 라인(L1)은 절연층(133)에 의해 서로 분리되거나, 지지 부재(151)에 의해 서로 분리된다. 이러한 발광 소자는 직렬 및 병렬 연결 구조를 포함한다. 상기 제1 및 제2발광 셀(A1,A2)의 구조는 도 2를 참조하며, 병렬 연결 구조는 도 4를 참조하기로 한다. 실시 예는 단일 칩 내에 복수의 발광 셀을 직병렬구조를 형성하여 동작전류를 낮추면서 고출력을 가능하게 하는 소자를 제공할 수 있다.
The first group B1 having the first light emitting cell A1 and the second light emitting cells A2 is connected in parallel with the second group B2 having the third light emitting cells A3 and the fourth light emitting cells A4, Lt; / RTI > The boundary line L1 between the first and second light emitting cells A1 and A2 and the third and fourth light emitting cells A3 and A4 may be separated from each other by the insulating layer 133, Respectively. Such a light emitting device includes a serial and parallel connection structure. The structure of the first and second light emitting cells A1 and A2 will be described with reference to FIG. 2, and the parallel connection structure will be described with reference to FIG. Embodiments can provide a device capable of forming a series-parallel structure of a plurality of light emitting cells in a single chip to enable high output while lowering the operating current.

도 13은 제12의 발광 소자의 변형 예를 나타낸 도면이다.13 is a view showing a modified example of the twelfth light emitting element.

도 13을 참조하면, 발광 소자는 n개 발광 셀(A1-An)의 제1그룹(B1-Bm)들이 서로 병렬로 m개로 배치된다. 발광 소자는 n개의 발광 셀들(A1-An)의 제1그룹(B1)이 직렬로 연결되며, m개의 그룹(B1-Bm)들이 경계 라인(L1)에서 서로 병렬로 연결된다. 상기 n 및 m은 2 이상의 자연수이다. 도 13의 발광 소자는 도 14와 같이 직렬-병렬 방식의 회로를 갖는다.
Referring to FIG. 13, the light emitting device includes m first groups B1-Bm of n light emitting cells A1-An arranged in parallel with each other. The first group B1 of the n light emitting cells A1-An is connected in series and the m groups B1-Bm are connected in parallel to each other at the boundary line L1. N and m are natural numbers of 2 or more. The light-emitting device of Fig. 13 has a serial-parallel circuit as shown in Fig.

도 15는 제6실시 예에 따른 발광 소자를 나타낸 평면도이다.15 is a plan view of a light emitting device according to a sixth embodiment.

도 15를 참조하면, 발광 소자는 복수의 발광 셀들(A1-An)이 매트릭스 형태로 배열되며, AC 전원을 위한 발광 소자로 제공될 수 있다. 복수의 발광 셀(A1-An)을 각 열 내에서 직렬로 연결되며, 인접한 열의 발광 셀(A1-An)들은 서로 직렬로 연결되며, 인접한 발광 셀(A1-An) 간의 연결은 도 2를 참조하기로 한다. Referring to FIG. 15, the light emitting device includes a plurality of light emitting cells A1-An arranged in a matrix form, and may be provided as a light emitting device for an AC power source. The plurality of light emitting cells A1-An are connected in series in each column, and the light emitting cells A1-An of adjacent columns are connected to each other in series. The connection between adjacent light emitting cells A1-An is shown in FIG. .

상기 복수의 발광 셀들(A1-An)은 AC 전원을 위해, 제n발광 셀(An)에는 제1연결 전극(141)에 제1극성의 전원이 공급되고, 제1발광 셀(A1)에는 제2연결 전극(143)에 제2극성의 전원이 연결되므로, 복수의 발광 셀(A1-An)들이 발광하게 된다. 상기 발광 소자의 기판 아래에는 요철 패턴과 같은 패턴부가 형성될 수 있다. 또한 상기 기판의 하면, 상기 기판의 측면 및 상기 발광 구조물의 측면 중 적어도 하나에는 절연층이 형성될 수 있다. 상기 기판의 상면, 상기 기판의 측면 및 상기 발광 구조물의 측면 중 적어도 하나에는 형광체층이 형성될 수 있으며, 상기 형광체층은 청색 형광체, 녹색 형광체, 황색 형광체, 및 적색 형광체 중 적어도 하나를 포함할 수 있다.
The power source of the first polarity is supplied to the first connection electrode 141 to the nth light emitting cell An and the power source of the first polarity is supplied to the first light emitting cell A1. Since the second polarity power source is connected to the two connecting electrodes 143, the plurality of light emitting cells A1-An emit light. A pattern portion such as a concavo-convex pattern may be formed under the substrate of the light emitting element. An insulating layer may be formed on at least one of a bottom surface of the substrate, a side surface of the substrate, and a side surface of the light emitting structure. The phosphor layer may include at least one of a blue phosphor, a green phosphor, a yellow phosphor, and a red phosphor. have.

도 16는 도 2의 발광 소자가 탑재된 발광 모듈을 나타낸 도면이다.FIG. 16 is a view showing a light emitting module on which the light emitting device of FIG. 2 is mounted.

도 16을 참조하면, 발광 소자(100)는 모듈 기판(170) 상에 플립 방식으로 탑재된다.Referring to FIG. 16, the light emitting device 100 is mounted on the module substrate 170 in a flip-type manner.

상기 모듈 기판(170)은 예컨대, 금속층(171) 및 상기 금속층(171)에 절연층(172), 상기 절연층(172) 상에 회로 패턴을 포함한다. 상기 회로 패턴은 상기 절연층(172) 상에 형성된 제1패드(173) 및 제2패드(174)를 포함하며, 상기 제1패드(173) 및 제2패드(174)는 랜드 패턴으로서, 전원을 공급해 주게 된다. 상기 절연층(172) 상에는 상기 패드(173,174) 영역을 제외한 영역에 보호층(175)이 형성되며, 상기 보호층(175)은 솔더 레지스트(Solder resist) 층 또는 절연층으로서, 백색 또는 녹색 보호층을 포함한다. 상기 보호층(175)은 광을 효율적으로 반사시켜 주어, 반사 광량을 개선시켜 줄 수 있다.The module substrate 170 includes a metal layer 171 and an insulating layer 172 on the metal layer 171 and a circuit pattern on the insulating layer 172. The circuit pattern includes a first pad 173 and a second pad 174 formed on the insulating layer 172. The first pad 173 and the second pad 174 are land patterns, . A protective layer 175 is formed on the insulating layer 172 except for the areas of the pads 173 and 174. The protective layer 175 is a solder resist layer or an insulating layer, . The protective layer 175 can efficiently reflect light and improve the amount of reflected light.

상기 모듈 기판(170)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(170)은 수지 계열의 PCB, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. The module substrate 170 may be a printed circuit board (PCB) including a circuit pattern (not shown). The module substrate 170 may include a resin-based PCB, a metal core PCB (MCPCB), a flexible PCB (FPCB), or the like, but is not limited thereto.

상기 제1패드(173) 상에는 상기 발광 소자(101)의 제2발광 셀(A2)의 제1연결 전극(141)이 대응되며, 상기 제2패드(174) 상에는 상기 발광 소자(101)의 제1발광 셀(A1)의 제2연결 전극(143)이 대응된다. 상기 제1패드(173)과 상기 제1연결 전극(141)은 본딩 물질(177)에 의해 본딩되며, 상기 제2패드(174) 및 상기 제2연결 전극(143)은 본딩 물질(177)에 의해 본딩된다. The first connection electrode 141 of the second light emitting cell A2 of the light emitting device 101 corresponds to the first pad 173 and the first connection electrode 141 of the light emitting device 101 And the second connection electrodes 143 of one light emitting cell A1 correspond to each other. The first pad 173 and the first connection electrode 141 are bonded by a bonding material 177 and the second pad 174 and the second connection electrode 143 are bonded to the bonding material 177 Lt; / RTI >

상기 발광 소자(101)의 제1연결 전극(141), 제2연결 전극(143), 및 지지 부재(151)의 하면과 상기 모듈 기판(170)의 상면 사이의 간격은 동일한 간격으로 형성될 수 있다. The gap between the lower surfaces of the first connection electrode 141 and the second connection electrode 143 of the light emitting device 101 and the upper surface of the module substrate 170 may be formed at equal intervals have.

상기 모듈 기판(170) 상에는 하나의 발광 소자(101)을 탑재한 구성에 대해 개시하였으나, 복수의 발광 소자를 어레이할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(101)는 측면에 절연부재(181) 및 반사부재(191)를 배치함으로써, 상 방향으로의 광 추출 효율을 개선시켜 줄 수 있다. Although a configuration in which one light emitting device 101 is mounted on the module substrate 170 is described, a plurality of light emitting devices can be arrayed, but the present invention is not limited thereto. In the light emitting device 101, the light extraction efficiency in the upward direction can be improved by disposing the insulating member 181 and the reflecting member 191 on the side surfaces.

도 16에서 상기 발광 소자(100)의 기판(111)의 상에는 요철 패턴과 같은 패턴부가 형성될 수 있다. 또한 상기 기판(111)의 상면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 절연층이 형성될 수 있다. 상기 기판(111)의 상면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 형광체층이 형성될 수 있으며, 상기 형광체층은 청색 형광체, 녹색 형광체, 황색 형광체, 및 적색 형광체 중 적어도 하나를 포함할 수 있다.
In FIG. 16, a pattern portion such as a concave-convex pattern may be formed on the substrate 111 of the light emitting device 100. An insulating layer may be formed on at least one of the upper surface of the substrate 111, the side surface of the substrate 111, and the side surface of the light emitting structure 120. A phosphor layer may be formed on at least one of the upper surface of the substrate 111, the side surface of the substrate 111 and the side surface of the light emitting structure 120. The phosphor layer may include a blue phosphor, a green phosphor, And a red phosphor.

도 17은 도 2의 발광 소자가 탑재된 발광 소자 패키지를 나타낸 도면이다.FIG. 17 is a view showing a light emitting device package on which the light emitting device of FIG. 2 is mounted.

도 17을 참조하면, 발광 소자 패키지(200)는 몸체부(211)와, 상기 몸체부(211)에 설치된 제1리드 전극(215) 및 제2리드 전극(217)과, 몰딩 부재(219), 및 발광소자(100)를 포함한다.17, the light emitting device package 200 includes a body portion 211, a first lead electrode 215 and a second lead electrode 217 provided on the body portion 211, a molding member 219, And a light emitting device 100. [

상기 몸체부(211)는 고반사 수지 계열(예; PPA), 폴리머 계열, 플라스틱 계열 중에서 선택적으로 사출 성형되거나, 단층 또는 다층의 기판 적층 구조로 형성될 수 있다. 상기 몸체부(211)는 상부가 개방된 캐비티(212)를 포함하며, 상기 캐비티(212)의 둘레면(212A)은 상기 캐비티(212)의 바닥 또는 상기 발광 소자(100)의 지지부재(151)에 대해 경사지거나 수직하게 형성될 수 있다. The body portion 211 may be injection molded selectively from a high reflection resin type (e.g., PPA), a polymer type, or a plastic type, or may be formed as a single layer or multilayer substrate laminated structure. The body portion 211 includes a cavity 212 having an open top and a circumferential surface 212A of the cavity 212 is formed at a bottom of the cavity 212 or a support member 151 of the light emitting device 100 As shown in Fig.

상기 캐비티(212)는 하부 너비가 좁고 상부 너비가 넓게 형성될 수 있다. 또한 상기 캐비티(212)의 깊이는 상기 발광 소자(100)의 두께보다 두꺼운 깊이로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 이는 발광 소자(100)의 측면에 배치된 반사부재(191)에 의해 상기 발광 소자(100)로부터 측 방향으로 방출되는 광이 감소되어, 상기 캐비티(212)의 높이를 낮추거나, 둘레면(212A)의 경사를 수직하게 배치할 수 있다. The cavity 212 may have a narrower bottom width and a wider top width. Also, the depth of the cavity 212 may be greater than the thickness of the light emitting device 100, but the present invention is not limited thereto. This is because the light emitted laterally from the light emitting device 100 is reduced by the reflective member 191 disposed on the side surface of the light emitting device 100 so that the height of the cavity 212 is reduced or the peripheral surface 212A Can be vertically arranged.

상기 캐비티(212)에는 제1리드 전극(215) 및 제2리드 전극(217)이 배치되며, 상기 제1리드 전극(215) 및 제2리드 전극(217)은 서로 이격된다. 상기 제1리드 전극(215)와 제2리드 전극(217) 사이에는 간극부(214)가 배치되며, 상기 간극부(214)는 상기 몸체(211)와 동일 재질이거나, 다른 절연 재질로 형성될 수 있다.The first lead electrode 215 and the second lead electrode 217 are disposed in the cavity 212. The first lead electrode 215 and the second lead electrode 217 are spaced apart from each other. A gap 214 is formed between the first lead electrode 215 and the second lead electrode 217 and the gap 214 is formed of the same material as that of the body 211, .

상기에 개시된 실시 예(들)의 발광 소자(100)는 상기 제1리드 전극(215) 및 제2리드 전극(217) 위에 플립 방식으로 본딩된다. 즉, 상기 발광 소자(100)의 제2발광 셀(A2)의 제1연결 전극(141)은 제1리드 전극(215)에 본딩되며, 제1발광 셀(A1)의 상기 제2연결 전극(143)은 제2리드 전극(217)에 본딩된다.The light emitting device 100 of the embodiment (s) disclosed above is flip-bonded on the first lead electrode 215 and the second lead electrode 217. That is, the first connection electrode 141 of the second light emitting cell A2 of the light emitting device 100 is bonded to the first lead electrode 215 and the second connection electrode 141 of the first light emitting cell A1 143 are bonded to the second lead electrode 217.

상기 제1리드 전극(215) 및 상기 제2리드 전극(217)의 상면과 상기 발광 소자(100)의 하면 즉, 제1연결 전극(141), 제2연결 전극(143), 및 상기 지지 부재(151)의 하면 사이의 간격은 동일한 간격으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The upper surface of the first lead electrode 215 and the second lead electrode 217 and the lower surface of the light emitting device 100, that is, the first connection electrode 141, the second connection electrode 143, The intervals between the lower surfaces of the protrusions 151 may be formed at equal intervals, but the invention is not limited thereto.

상기 발광 소자(100)의 지지 부재(151)는 상기 제1리드 전극(215) 및 상기 제2리드 전극(217) 상에 이격되며, 전 표면을 통해 방열하게 된다. The support member 151 of the light emitting device 100 is spaced on the first lead electrode 215 and the second lead electrode 217 and the heat is dissipated through the entire surface.

상기 캐비티(212) 내에는 몰딩 부재(219)가 형성되며, 상기 몰딩 부재(219)는 실리콘 또는 에폭시와 같은 투광성 수지 재질로 형성될 수 있으며, 형광체를 포함할 수 있다.A molding member 219 is formed in the cavity 212. The molding member 219 may be formed of a light transmitting resin such as silicon or epoxy and may include a phosphor.

상기 발광소자(100)의 내부에서 발생된 광은 발광 소자(100)의 상면 및 측면을 통해 대부분의 광이 추출되며, 상기 추출된 광은 상기 몰딩 부재(219)를 통해 외부로 방출될 수 있다. 여기서, 상기 발광 소자(100)의 상면을 통해 추출되는 광량은 상기 반사부재(191)에 의해 증가될 수 있어, 발광 소자(100) 내부에서의 광 손실을 줄일 수 있다. 상기 발광 소자(100)의 기판(111)의 상에는 요철 패턴과 같은 패턴부가 형성될 수 있다. 또한 상기 기판(111)의 상면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 절연층이 형성될 수 있다. 상기 기판(111)의 상면, 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면 중 적어도 하나에는 형광체층이 형성될 수 있으며, 상기 형광체층은 청색 형광체, 녹색 형광체, 황색 형광체, 및 적색 형광체 중 적어도 하나를 포함할 수 있다.Most of the light generated in the light emitting device 100 is extracted through the top and side surfaces of the light emitting device 100 and the extracted light can be emitted to the outside through the molding member 219 . Here, the amount of light extracted through the upper surface of the light emitting device 100 can be increased by the reflective member 191, so that the light loss inside the light emitting device 100 can be reduced. A pattern portion such as a concave-convex pattern may be formed on the substrate 111 of the light emitting device 100. An insulating layer may be formed on at least one of the upper surface of the substrate 111, the side surface of the substrate 111, and the side surface of the light emitting structure 120. A phosphor layer may be formed on at least one of the upper surface of the substrate 111, the side surface of the substrate 111 and the side surface of the light emitting structure 120. The phosphor layer may include a blue phosphor, a green phosphor, And a red phosphor.

상기 발광 소자 패키지(200)는 상기에 개시된 실시 예들의 발광 소자 중 하나 또는 복수로 탑재할 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지는 형광체층을 갖는 다른 실시 예의 발광 소자가 탑재된 경우, 상기 몰딩 부재(219) 내에는 별도의 형광체를 첨가하지 않을 수 있으며, 다른 예로서 상기 형광체층의 형광체와 다른 형광체 또는 서로 유사한 컬러를 발광하는 형광체를 첨가할 수 있다.The light emitting device package 200 may be mounted on one or a plurality of light emitting devices of the above-described embodiments, but the present invention is not limited thereto. In the light emitting device package, if a light emitting device of another embodiment having a phosphor layer is mounted, a separate phosphor may not be added to the molding member 219. As another example, the phosphor of the phosphor layer may be different from the phosphor A phosphor capable of emitting a similar color can be added.

상기 몸체(211) 상에는 렌즈(250)가 배치되며, 상기 렌즈(250)는 상기 상기 발광 소자(100)로부터 입사된 광의 배광 분포를 조절해 주게 된다. 예를 들면, 상기 렌즈(250)은 중심부에 상기 발광 소자(100) 방향으로 오목한 오목부(251)를 배치하여, 입사되는 광을 전반사시켜 주어, 측 방향으로 진행하는 광에 의해 광 지향각을 개선시켜 줄 수 있다. 상기 렌즈(250)는 상기 몸체(211) 상에 접촉되거나, 이격될 수 있으며, 설치하지 않을 수 있다.
A lens 250 is disposed on the body 211 and the lens 250 adjusts a light distribution distribution of light incident from the light emitting device 100. For example, the lens 250 may have a concave portion 251 concaved in the direction of the light emitting device 100 at its central portion to totally reflect the incident light, Can be improved. The lens 250 may be in contact with or spaced from the body 211, and may not be installed.

<조명 시스템><Lighting system>

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함한다. 도 18 및 도 19에 도시된 표시 장치, 도 20에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment can be applied to a light unit. The light unit includes a structure in which a plurality of light emitting elements or light emitting element packages are arrayed. The display device shown in Figs. 18 and 19, the lighting device shown in Fig. 20, and may include an illumination lamp, a traffic light, a vehicle headlight, an electric signboard, and the like.

도 18은 실시 예에 따른 표시 장치의 분해 사시도이다. 18 is an exploded perspective view of the display device according to the embodiment.

도 18을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.18, a display device 1000 according to an embodiment includes a light guide plate 1041, a light emitting module 1031 for providing light to the light guide plate 1041, and a reflection member 1022 An optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflection member 1022 But is not limited to, a bottom cover 1011.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 may be made of a transparent material such as acrylic resin such as polymethyl methacrylate (PET), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. &Lt; / RTI &gt;

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 적어도 한 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 모듈 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자(100)를 포함하며, 상기 발광 소자(100)는 상기 모듈 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 다른 예로서, 상기 모듈 기판(1033) 위에는 실시 예에 따른 발광 소자 패키지가 어레이될 수 있다.At least one light emitting module 1031 may be disposed in the bottom cover 1011 and may provide light directly or indirectly on at least one side of the light guide plate 1041. The light emitting module 1031 includes a module substrate 1033 and the light emitting device 100 according to the embodiment described above and the light emitting device 100 may be arrayed at a predetermined interval on the module substrate 1033 have. As another example, the light emitting device package according to the embodiment may be arrayed on the module substrate 1033.

상기 모듈 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 모듈 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The module substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the module substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like. When the light emitting device 100 is mounted on the side surface of the bottom cover 1011 or on the heat radiation plate, the module substrate 1033 can be removed. Here, a part of the heat radiating plate may be in contact with the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광 소자(100)는 상기 모듈 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(100)는 상기 도광판(1041)의 적어도 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.The plurality of light emitting devices 100 may be mounted on the module substrate 1033 such that the light emitting surface is spaced apart from the light guide plate 1041 by a predetermined distance. However, the present invention is not limited thereto. The light emitting device 100 may directly or indirectly provide light to at least one side surface of the light guide plate 1041. However, the present invention is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사부재(1022)가 배치될 수 있다. 상기 반사부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflection member 1022 reflects the light incident on the lower surface of the light guide plate 1041 so as to face upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, including first and second transparent substrates facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. Such a display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light-transmitting sheet. The optical sheet 1051 may include at least one of a sheet such as a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, and the horizontal and / or vertical prism sheet condenses incident light into a display area. The brightness enhancing sheet improves the brightness by reusing the lost light. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
Here, the optical path of the light emitting module 1031 may include the light guide plate 1041 and the optical sheet 1051 as an optical member, but the present invention is not limited thereto.

도 19는 실시 예에 따른 표시 장치를 나타낸 도면이다. 19 is a view showing a display device according to the embodiment.

도 19를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(100)가 어레이된 모듈 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 19, the display device 1100 includes a bottom cover 1152, a module substrate 1120 in which the above-described light emitting device 100 is arrayed, an optical member 1154, and a display panel 1155 .

상기 모듈 기판(1120)과 상기 발광 소자(100)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. 상기 모듈 기판(1120) 위에는 발광 소자가 플립 방식으로 탑재되어 어레이될 수 있다. 또한 상기 모듈 기판(1120) 상에는 실시 예에 개시된 발광 소자 패키지가 어레이될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The module substrate 1120 and the light emitting device 100 may be defined as a light emitting module 1160. The bottom cover 1152, the at least one light emitting module 1160, and the optical member 1154 may be defined as a light unit. On the module substrate 1120, light emitting devices may be mounted and arrayed in a flip manner. Also, the light emitting device package disclosed in the embodiment may be arrayed on the module substrate 1120. The bottom cover 1152 may include a receiving portion 1153, but the present invention is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a PMMA (poly methy methacrylate) material, and such a light guide plate may be removed. The diffusion sheet diffuses incident light, and the horizontal and vertical prism sheets condense incident light into a display area. The brightness enhancing sheet enhances brightness by reusing the lost light.

도 20은 실시 예에 따른 조명 장치의 사시도이다.20 is a perspective view of a lighting apparatus according to an embodiment.

도 20은 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 20, the lighting apparatus 1500 includes a case 1510, a light emitting module 1530 installed in the case 1510, a connection terminal (not shown) installed in the case 1510 and supplied with power from an external power source 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광 모듈(1530)은 모듈 기판(1532)과, 상기 모듈 기판(1532)에 탑재되는 실시 예에 따른 발광소자(100)를 포함할 수 있다. 상기 발광 소자(100)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. 상기 모듈 기판(1532) 위에는 발광 소자가 플립 방식으로 탑재되거나, 실시 예에 따른 발광 소자 패키지로 어레이될 수 있다.The light emitting module 1530 may include a module substrate 1532 and a light emitting device 100 according to an embodiment mounted on the module substrate 1532. A plurality of the light emitting devices 100 may be arrayed in a matrix or at a predetermined interval. On the module substrate 1532, a light emitting device may be mounted in a flip manner or may be arrayed in a light emitting device package according to an embodiment.

상기 모듈 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 수지계 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The module substrate 1532 may have a printed circuit pattern on an insulator. For example, the module substrate 1532 may be a resin printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB And the like.

또한, 상기 모듈 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the module substrate 1532 may be formed of a material that efficiently reflects light, or may be a coating layer of a color such as white, silver, or the like whose surface is efficiently reflected.

상기 모듈 기판(1532) 상에는 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, Ultraviolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 200 may be mounted on the module substrate 1532. Each of the light emitting device packages 200 may include at least one LED (Light Emitting Diode) chip. The LED chip may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 200 to obtain colors and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is connected to the external power source by being inserted in a socket manner, but the present invention is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through wiring.

상기의 조명 시스템에 배치된 발광 소자는 도 2와 같은 구조이거나, 도 16 및 도 17과 같은 구조로 배치될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting devices arranged in the above illumination system may have a structure as shown in FIG. 2, or may be arranged as shown in FIGS. 16 and 17, but the present invention is not limited thereto.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment of the present invention and are not necessarily limited to one embodiment. Further, the features, structures, effects, and the like illustrated in the embodiments can be combined and modified by other persons having ordinary skill in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

A1,A2,An: 발광 셀 100: 발광소자
111: 기판 115: 제1도전형 반도체층
117:활성층 119:제2도전형 반도체층
120:발광 구조물 131:반사 전극층
133:절연층 135:제1전극
137:제2전극 141:제1연결 전극
143:제2연결 전극 151: 지지 부재
170:모듈 기판 200:발광 소자 패키지 A1, A2, An: light emitting cell 100: light emitting element
111: substrate 115: first conductivity type semiconductor layer
117: active layer 119: second conductive type semiconductor layer
120: light emitting structure 131: reflective electrode layer
133: insulating layer 135: first electrode
137: second electrode 141: first connection electrode
143: second connecting electrode 151: supporting member
170: module substrate 200: light emitting device package

Claims (9)

기판;
상기 기판 상에 배치되며 제1도전형 반도체층, 상기 제1도전형 반도체층 상에 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하는 복수의 발광셀;
상기 복수의 발광셀 중 제1발광셀 및 제2발광셀의 제2도전형 반도체층 상에 배치되는 제2전극과 상기 제2전극 상에 배치되는 제2연결전극;
상기 제1발광셀 및 상기 제2발광셀의 제1도전형 반도체층 상에 배치되는 제1전극과 상기 제1전극 상에 배치되는 제1연결전극;
상기 제1전극 및 상기 제2전극, 상기 제1연결전극 및 상기 제2연결전극의 둘레에 배치되는 지지부재; 및
상기 복수의 발광셀 사이와 상기 복수의 발광셀의 일부 영역 상에 에 배치되는 절연층을 포함하고,
상기 제1발광셀과 상기 제2발광셀은 병렬로 연결되며,
상기 제1발광셀 및 상기 제2발광셀은 상기 지지부재의 상면에서 상기 복수의 발광셀 상면 방향으로 오목한 오목부를 포함하고,
상기 오목부에 상기 제1발광셀 및 상기 제2발광셀의 제1연결전극이 배치되며,
상기 제1발광셀 및 상기 제2발광셀의 제1연결전극은 상기 제1발광셀 및 상기 제2발광셀의 활성층 및 제2도전형 반도체층과 상기 제1발광셀 및 상기 제2발광셀의 제1도전형 반도체층의 일부 영역에 의해 둘러싸이는 발광 소자.Board;
An active layer disposed between the first conductivity type semiconductor layer and the second conductivity type semiconductor layer, the first conductivity type semiconductor layer being disposed on the substrate and including a first conductivity type semiconductor layer, a second conductivity type semiconductor layer on the first conductivity type semiconductor layer, A plurality of light emitting cells;
A second electrode disposed on the second conductivity type semiconductor layer of the first light emitting cell and the second light emitting cell among the plurality of light emitting cells, and a second connection electrode disposed on the second electrode;
A first electrode disposed on the first conductivity type semiconductor layer of the first light emitting cell and the second light emitting cell, and a first connection electrode disposed on the first electrode;
A support member disposed around the first electrode, the second electrode, the first connection electrode, and the second connection electrode; And
And an insulating layer disposed between the plurality of light emitting cells and on a part of the plurality of light emitting cells,
Wherein the first light emitting cell and the second light emitting cell are connected in parallel,
Wherein the first light emitting cell and the second light emitting cell include concave portions concaved in the direction of the top surface of the plurality of light emitting cells on the upper surface of the support member,
The first connection electrode of the first light emitting cell and the first connection electrode of the second light emitting cell are disposed in the recess,
The first connection electrode of the first light emitting cell and the second connection cell of the second light emitting cell are connected to the active layer of the first light emitting cell and the second light emitting cell and the second conductive semiconductor layer, And the first conductivity type semiconductor layer is surrounded by a partial region of the first conductivity type semiconductor layer. 제1항에 있어서,
상기 절연층은 상기 제1발광셀 및 상기 제2발광셀의 제1전극 및 제2전극의 측면에 배치되고,
상기 절연층은 상기 제1발광셀 및 상기 제2발광셀의 오목부의 일부 영역에 배치되는 발광 소자.The method according to claim 1,
Wherein the insulating layer is disposed on a side surface of the first electrode and the second electrode of the first light emitting cell and the second light emitting cell,
And the insulating layer is disposed in a part of the concave portion of the first light emitting cell and the second light emitting cell. 제2항에 있어서,
상기 제1발광셀 및 상기 제2발광셀의 제2도전형 반도체층과 제2전극 사이에 반사전극층이 배치되고,
상기 절연층은 상기 반사전극층의 상면 및 측면과 접촉하는 발광 소자.3. The method of claim 2,
A reflective electrode layer is disposed between the second conductivity type semiconductor layer of the first light emitting cell and the second light emitting cell and the second electrode,
Wherein the insulating layer is in contact with an upper surface and a side surface of the reflective electrode layer. 제3항에 있어서,
상기 제1발광셀 및 상기 제2발광셀의 활성층 및 제2도전형 반도체층은 상기 제1발광셀 및 상기 제2발광셀의 제1연결전극의 측면과 마주보는 측면을 포함하고,
상기 기판 아래에 요철 패턴을 포함하며,
상기 기판의 측면 및 상기 복수의 발광셀의 측면 중 적어도 하나에 형광체층이 배치되는 발광 소자.The method of claim 3,
The active layer and the second conductivity type semiconductor layer of the first light emitting cell and the second light emitting cell include a side surface facing the side surface of the first connection electrode of the first light emitting cell and the second light emitting cell,
And a concavo-convex pattern under the substrate,
Wherein a phosphor layer is disposed on at least one of a side surface of the substrate and a side surface of the plurality of light emitting cells. 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020120000725A 2012-01-03 2012-01-03 Light emitting device and light emitting apparatus having the same KR101900269B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120000725A KR101900269B1 (en) 2012-01-03 2012-01-03 Light emitting device and light emitting apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120000725A KR101900269B1 (en) 2012-01-03 2012-01-03 Light emitting device and light emitting apparatus having the same

Publications (2)

Publication Number Publication Date
KR20130079941A KR20130079941A (en) 2013-07-11
KR101900269B1 true KR101900269B1 (en) 2018-09-20

Family

ID=48992235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120000725A KR101900269B1 (en) 2012-01-03 2012-01-03 Light emitting device and light emitting apparatus having the same

Country Status (1)

Country Link
KR (1) KR101900269B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102162437B1 (en) * 2014-05-15 2020-10-07 엘지이노텍 주식회사 Light emitting device and light emitting device package including the device
KR102140279B1 (en) * 2014-05-15 2020-07-31 엘지이노텍 주식회사 Light emitting device and light emitting device package including the device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635346B1 (en) * 2005-11-15 2006-10-18 서울옵토디바이스주식회사 Light emitting diode chip having a color converting layer for ac power operation and method of fabricating the same
KR100889956B1 (en) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 Ac light emitting diode
JP4822482B2 (en) * 2001-05-23 2011-11-24 シチズン電子株式会社 Light emitting diode and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4822482B2 (en) * 2001-05-23 2011-11-24 シチズン電子株式会社 Light emitting diode and manufacturing method thereof
KR100635346B1 (en) * 2005-11-15 2006-10-18 서울옵토디바이스주식회사 Light emitting diode chip having a color converting layer for ac power operation and method of fabricating the same
KR100889956B1 (en) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 Ac light emitting diode

Also Published As

Publication number Publication date
KR20130079941A (en) 2013-07-11

Similar Documents

Publication Publication Date Title
KR101969334B1 (en) Light emitting device and light emitting apparatus having the same
KR101871501B1 (en) Light emitting device package and lighting system having the same
KR101997247B1 (en) Light emitting device and light apparatus having thereof
EP2312631B1 (en) Light emitting device and light emitting device package having the same
KR101979942B1 (en) Light emitting device and lighting system having the same
KR101210028B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
KR101900276B1 (en) Light emitting device and light emitting apparatus having the same
KR101262509B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
EP2367212B1 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package.
KR101940617B1 (en) Light emitting device package and light emitting module
KR101997257B1 (en) Light emitting device and light apparatus having thereof
KR102063482B1 (en) Light emitting device and light apparatus having thereof
KR101943824B1 (en) Light emitting device, light emitting device package and lighting system
KR101858254B1 (en) Light emitting device, light emitting apparatus and fabricating method for light emitting device
KR101895297B1 (en) Light emitting device and light emitting apparatus having the same
KR101896690B1 (en) Light emitting device and light emitting device package
KR102175338B1 (en) Light emitting device package
KR101901845B1 (en) Light emitting device and light emitting device package and light emitting module
KR101900269B1 (en) Light emitting device and light emitting apparatus having the same
KR101901850B1 (en) Light emitting device and light emitting device package and light emitting module
KR101734541B1 (en) Light emitting device, light emitting device package
KR101734549B1 (en) Light emitting device
KR101896683B1 (en) Light emitting module and lighting system having the same
KR101795026B1 (en) Light emitting device
KR101901839B1 (en) Light emitting device, light emitting devicd package and light emitting module

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right