KR102175343B1 - Light emitting device package - Google Patents

Light emitting device package Download PDF

Info

Publication number
KR102175343B1
KR102175343B1 KR1020140068228A KR20140068228A KR102175343B1 KR 102175343 B1 KR102175343 B1 KR 102175343B1 KR 1020140068228 A KR1020140068228 A KR 1020140068228A KR 20140068228 A KR20140068228 A KR 20140068228A KR 102175343 B1 KR102175343 B1 KR 102175343B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
electrode
semiconductor layer
Prior art date
Application number
KR1020140068228A
Other languages
Korean (ko)
Other versions
KR20150140045A (en
Inventor
이상열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140068228A priority Critical patent/KR102175343B1/en
Publication of KR20150140045A publication Critical patent/KR20150140045A/en
Application granted granted Critical
Publication of KR102175343B1 publication Critical patent/KR102175343B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광소자 패키지에 관한 것이다.
실시예에 따른 발광소자 패키지는 하부에 캐비티가 형성된 투명기판; 상기 캐비티 내에 배치된 발광소자; 상기 발광소자와 상기 투명기판 사이에 형광체층; 상기 발광소자와 상기 투명기판 사이를 채우는 충진재; 및 상기 투명기판 및 발광소자 아래에 배치되어 상기 발광소자와 전기적으로 연결되는 제1,2리드전극을 포함한다.
The present invention relates to a light emitting device package.
The light emitting device package according to the embodiment includes a transparent substrate having a cavity formed below; A light emitting device disposed in the cavity; A phosphor layer between the light emitting device and the transparent substrate; A filler filling between the light emitting device and the transparent substrate; And first and second lead electrodes disposed under the transparent substrate and the light emitting device and electrically connected to the light emitting device.

Description

발광소자 패키지{LIGHT EMITTING DEVICE PACKAGE}Light emitting device package{LIGHT EMITTING DEVICE PACKAGE}

본 발명은 발광소자 패키지에 관한 것이다.The present invention relates to a light emitting device package.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.Group III-V nitride semiconductors are in the spotlight as core materials for light-emitting devices such as light-emitting diodes (LEDs) or laser diodes (LD) due to their physical and chemical properties. The III-V group nitride semiconductor is usually made of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1).

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light Emitting Diode (LED) is a type of semiconductor device that converts electricity into infrared or light using the characteristics of a compound semiconductor to send and receive signals, or used as a light source.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 표시 장치, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light-emitting devices to obtain light, and are applied as light sources for various products such as keypad light-emitting units of cell phones, display devices, electronic boards, and lighting devices.

실시예는 새로운 구조의 발광소자 패키지를 제공한다.The embodiment provides a light emitting device package having a new structure.

실시예는 발광특성 및 광 효율이 개선된 발광소자 패키지를 제공한다.The embodiment provides a light emitting device package with improved light emitting characteristics and light efficiency.

실시예에 따른 발광소자 패키지는 하부에 캐비티가 형성된 투명기판; 상기 캐비티 내에 배치된 발광소자; 상기 발광소자와 상기 투명기판 사이에 형광체층; 상기 발광소자와 상기 투명기판 사이를 채우는 충진재; 및 상기 투명기판 및 발광소자 아래에 배치되어 상기 발광소자와 전기적으로 연결되는 제1,2리드전극을 포함한다.The light emitting device package according to the embodiment includes: a transparent substrate having a cavity formed below; A light emitting device disposed in the cavity; A phosphor layer between the light emitting device and the transparent substrate; A filler filling between the light emitting device and the transparent substrate; And first and second lead electrodes disposed under the transparent substrate and the light emitting device and electrically connected to the light emitting device.

실시예에 따르면 새로운 구조의 발광소자 패키지를 제공할 수 있다.According to the embodiment, it is possible to provide a light emitting device package having a new structure.

실시예에 따르면 발광특성 및 광 효율이 개선된 발광소자 패키지를 제공할 수 있다.According to the embodiment, it is possible to provide a light emitting device package having improved light emitting characteristics and light efficiency.

도 1 내지 도 4는 제1 실시예에 따른 발광소자 패키지 및 그 제조방법을 설명하는 도면.
도 5 내지 도 8은 제2 실시예에 따른 발광소자 패키지 및 그 제조방법을 설명하는 도면.
도 9 내지 도 18은 실시예들에서 예시된 발광소자 및 그 제조방법을 설명하는 도면.
도 19는 실시예에 따른 표시장치를 나타낸 도면.
도 20은 실시예에 따른 다른 표시장치를 나타낸 도면.
도 21은 실시예에 따른 조명장치를 나타낸 도면.
1 to 4 are views illustrating a light emitting device package and a method of manufacturing the same according to the first embodiment.
5 to 8 are views for explaining a light emitting device package and a method of manufacturing the same according to the second embodiment.
9 to 18 are views for explaining a light emitting device and a method of manufacturing the same illustrated in the embodiments.
19 is a view showing a display device according to an embodiment.
20 is a view showing another display device according to an embodiment.
21 is a view showing a lighting device according to the embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiment, each layer (film), region, pattern, or structure is formed in "on" or "under" of the substrate, each layer (film), region, pad or patterns When described as being "on" and "under", both "directly" or "indirectly" are formed. In addition, standards for the top/top or bottom of each layer will be described based on the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. Also, the size of each component does not fully reflect the actual size.

이하, 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, description will be given with reference to the accompanying drawings.

도 1 내지 도 4는 제1 실시예에 따른 발광소자 패키지 및 그 제조방법을 설명하는 도면이다.1 to 4 are views illustrating a light emitting device package and a method of manufacturing the same according to the first embodiment.

도 1을 참조하면, 하부에 홈 또는 리세스 형태의 공간인 캐비티(11)가 형성된 투명커버(10)가 준비된다. 즉, 상기 투명커버(10)는 상면과, 상기 상면의 가장자리에서 하측방향으로 연장된 측면이 형성된다. 상기 투명커버(10)의 상면은 평평하게 형성되며, 다른 실시예로서 상기 투명커버(10)의 상면에 러프니스가 형성될 수도 있다.Referring to FIG. 1, a transparent cover 10 in which a cavity 11, which is a space in the form of a groove or a recess, is formed below is prepared. That is, the transparent cover 10 has an upper surface and a side surface extending downward from an edge of the upper surface. The top surface of the transparent cover 10 is formed flat, and as another embodiment, roughness may be formed on the top surface of the transparent cover 10.

상기 투명커버(10)는 글라스나 사파이어와 같은 세라믹 재질로 형성될 수 있으며, 광 투과율이 80% 이상, 바람직하게 90% 이상의 물질로 형성될 수 있다. 또한 상기 투명커버(10)은 플라스틱이나 레진 등의 재질로 형성되는 것도 가능하다.The transparent cover 10 may be formed of a ceramic material such as glass or sapphire, and may be formed of a material having a light transmittance of 80% or more, preferably 90% or more. In addition, the transparent cover 10 may be formed of a material such as plastic or resin.

도 2를 참조하면, 상기 투명커버(10)의 캐비티(11) 내에 발광소자(100)가 배치된다. 상기 발광소자(100)의 구조는 도 9 내지 도 18에서 보다 상세히 설명하도록 한다. 도 2에서는 도 18에 도시된 발광소자(100)를 간략히 도시하였다.Referring to FIG. 2, the light emitting device 100 is disposed in the cavity 11 of the transparent cover 10. The structure of the light emitting device 100 will be described in more detail with reference to FIGS. 9 to 18. In FIG. 2, the light emitting device 100 shown in FIG. 18 is schematically illustrated.

도 3을 참조하면, 상기 발광소자(100)와 상기 투명커버(10) 사이의 공간에 충진재(20)가 채워진다. 상기 충진재(20)는 투명한 물질로 형성되며, 예를 들어, 실리콘과 같은 물질이 사용될 수 있다. 상기 충진재(20)는 상기 발광소자(100)가 상기 캐비티(11) 내에서 고정될 수 있도록 한다. 상기 충진재(20)는 상기 발광소자(100)의 측면에만 배치된다. 상기 충진재(20)의 하면과 상기 투명커버(10)의 하면은 동일 수평면상에 배치될 수 있다.Referring to FIG. 3, a filler 20 is filled in the space between the light emitting device 100 and the transparent cover 10. The filler 20 is formed of a transparent material, and, for example, a material such as silicon may be used. The filler 20 allows the light emitting device 100 to be fixed within the cavity 11. The filler 20 is disposed only on the side surface of the light emitting device 100. The lower surface of the filler 20 and the lower surface of the transparent cover 10 may be disposed on the same horizontal surface.

도 4를 참조하면, 상기 투명커버(10) 및 충진재(20)의 하부에 절연물질층(30)이 형성된다. 그리고, 상기 절연물질층(30)의 아래에 각각 제1리드전극(41)과 제2리드전극(42)이 형성되어 상기 발광소자(100)와 전기적으로 연결된다.Referring to FIG. 4, an insulating material layer 30 is formed under the transparent cover 10 and the filler 20. Further, a first lead electrode 41 and a second lead electrode 42 are respectively formed under the insulating material layer 30 to be electrically connected to the light emitting device 100.

제1 실시예에 따른 발광소자 패키지(200)는 하부에 캐비티(11)가 형성된 투명커버(10) 내에 발광소자(100)가 배치되고, 상기 발광소자(100)의 하부에 제1리드전극(41) 및 제2리드전극(42)이 형성됨에 따라 상기 발광소자(100)에서 발생된 열을 상기 제1,2리드전극(41,42)을 통해 효과적으로 배출할 수 있다. 또한, 상기 발광소자(100)의 상측에 리드전극이 형성되지 않으므로 광이 방출될 수 있는 영역이 증가되어 광 효율이 향상될 수 있다.In the light emitting device package 200 according to the first embodiment, the light emitting device 100 is disposed in a transparent cover 10 having a cavity 11 formed therein, and a first lead electrode ( As 41) and the second lead electrode 42 are formed, heat generated from the light emitting device 100 can be effectively discharged through the first and second lead electrodes 41 and 42. In addition, since the lead electrode is not formed on the upper side of the light emitting device 100, an area in which light can be emitted is increased, so that light efficiency can be improved.

도 5 내지 도 8는 제2 실시예에 따른 발광소자 패키지 및 그 제조방법을 설명하는 도면이다.5 to 8 are diagrams illustrating a light emitting device package and a method of manufacturing the same according to the second embodiment.

도 5를 참조하면, 하부에 홈 또는 리세스 형태의 공간인 캐비티(11)가 형성된 투명커버(10)가 준비된다. 즉, 상기 투명커버(10)는 상면과, 상기 상면의 가장자리에서 하측방향으로 연장된 측면이 형성된다. 상기 투명커버(10)의 상면은 평평하게 형성되며, 다른 실시예로서 상기 투명커버(10)의 상면에 러프니스가 형성될 수도 있다.Referring to FIG. 5, a transparent cover 10 in which a cavity 11, which is a space in the form of a groove or a recess, is formed below is prepared. That is, the transparent cover 10 has an upper surface and a side surface extending downward from an edge of the upper surface. The top surface of the transparent cover 10 is formed flat, and as another embodiment, roughness may be formed on the top surface of the transparent cover 10.

상기 투명커버(10)는 글라스나 사파이어와 같은 세라믹 재질로 형성될 수 있으며, 광 투과율이 80% 이상, 바람직하게 90% 이상의 물질로 형성될 수 있다. 또한 상기 투명커버(10)는 플라스틱이나 레진 등의 재질로 형성되는 것도 가능하다.The transparent cover 10 may be formed of a ceramic material such as glass or sapphire, and may be formed of a material having a light transmittance of 80% or more, preferably 90% or more. In addition, the transparent cover 10 may be formed of a material such as plastic or resin.

도 6을 참조하면, 상기 투명커버(10)의 캐비티(11) 내에 형광체층(161)이 도포된다. 상기 형광체층(161)은 상기 캐비티(11)의 내면에 골고루 도포될 수 있다.Referring to FIG. 6, a phosphor layer 161 is applied in the cavity 11 of the transparent cover 10. The phosphor layer 161 may be evenly applied to the inner surface of the cavity 11.

그리고, 도 7을 참조하면, 상기 형광체층(161) 아래에 발광소자(100)가 배치된다. 상기 발광소자(100)의 구조는 도 9 내지 도 17에서 보다 상세히 설명하도록 한다. 그리고, 상기 발광소자(100)와 상기 형광체층(161) 사이의 공간에 충진재(20)가 채워진다. 상기 충진재(20)는 투명한 물질로 형성되며, 예를 들어, 실리콘과 같은 물질이 사용될 수 있다. 상기 충진재(20)는 상기 발광소자(100)가 상기 캐비티(11) 내에서 고정될 수 있도록 한다. 상기 충진재(20)는 상기 발광소자(100)의 측면에만 배치된다. 상기 충진재(20)의 하면, 상기 형광체층(161)의 하면과, 상기 투명커버(10)의 하면은 동일 수평면상에 배치될 수 있다.And, referring to FIG. 7, the light emitting device 100 is disposed under the phosphor layer 161. The structure of the light emitting device 100 will be described in more detail with reference to FIGS. 9 to 17. In addition, a filler 20 is filled in the space between the light emitting device 100 and the phosphor layer 161. The filler 20 is formed of a transparent material, and, for example, a material such as silicon may be used. The filler 20 allows the light emitting device 100 to be fixed within the cavity 11. The filler 20 is disposed only on the side surface of the light emitting device 100. The lower surface of the filler 20, the lower surface of the phosphor layer 161, and the lower surface of the transparent cover 10 may be disposed on the same horizontal surface.

도 8을 참조하면, 상기 투명커버(10), 형광체층(161) 및 충진재(20)의 하부에 절연물질층(30)이 형성된다. 그리고, 상기 절연물질층(30)의 아래에 각각 제1리드전극(41)과 제2리드전극(42)이 형성되어 상기 발광소자(100)와 전기적으로 연결된다.Referring to FIG. 8, an insulating material layer 30 is formed under the transparent cover 10, the phosphor layer 161 and the filler 20. Further, a first lead electrode 41 and a second lead electrode 42 are respectively formed under the insulating material layer 30 to be electrically connected to the light emitting device 100.

제2 실시예에 따른 발광소자 패키지(200)는 하부에 캐비티(11)가 형성된 투명커버(10) 내에 발광소자(100)가 배치되고, 상기 발광소자(100)의 하부에 제1리드전극(41) 및 제2리드전극(42)이 형성됨에 따라 상기 발광소자(100)에서 발생된 열을 상기 제1,2리드전극(41,42)을 통해 효과적으로 배출할 수 있다. 또한, 상기 발광소자(100)의 상측에 리드전극이 형성되지 않으므로 광이 방출될 수 있는 영역이 증가되어 광 효율이 향상될 수 있다.In the light emitting device package 200 according to the second embodiment, the light emitting device 100 is disposed in a transparent cover 10 having a cavity 11 formed therein, and a first lead electrode ( As 41) and the second lead electrode 42 are formed, heat generated from the light emitting device 100 can be effectively discharged through the first and second lead electrodes 41 and 42. In addition, since the lead electrode is not formed on the upper side of the light emitting device 100, an area in which light can be emitted is increased, so that light efficiency can be improved.

도 9 내지 도 18은 실시예들에서 예시된 발광소자 및 그 제조방법을 설명하는 도면이다.9 to 18 are diagrams illustrating a light emitting device and a manufacturing method thereof exemplified in embodiments.

도 9는 실시예들에 따른 발광소자 패키지에 사용된 발광소자를 나타낸 측 단면도이며, 도 10은 도 9의 발광소자의 저면도의 예를 나타낸 도면이다.9 is a side cross-sectional view illustrating a light emitting device used in a light emitting device package according to embodiments, and FIG. 10 is a view showing an example of a bottom view of the light emitting device of FIG. 9.

도 9 및 도 10을 참조하면, 발광소자(100)는 기판(111), 제1반도체층(113), 제1도전형 반도체층(115), 활성층(117), 제2도전형 반도체층(119), 반사 전극층(131), 절연층(133), 제1전극(135), 제2전극(137), 제1연결 전극(141), 제2연결 전극(143), 및 지지부재(151)를 포함한다.9 and 10, the light emitting device 100 includes a substrate 111, a first semiconductor layer 113, a first conductive semiconductor layer 115, an active layer 117, and a second conductive semiconductor layer ( 119, a reflective electrode layer 131, an insulating layer 133, a first electrode 135, a second electrode 137, a first connection electrode 141, a second connection electrode 143, and a support member 151 ).

상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3 중 적어도 하나를 이용할 수 있다. 상기 기판(111)의 일 측면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 상기의 요철 패턴은 상기 기판의 식각을 통해 형성하거나, 별도의 러프니스와 같은 패턴을 형성할 수 있다. 상기 요철 패턴은 스트라이프 형상 또는 볼록 렌즈 형상을 포함할 수 있다.The substrate 111 may be a light-transmitting, insulating or conductive substrate, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 At least one can be used. A light extraction structure such as an uneven pattern may be formed on one side of the substrate 111, and the uneven pattern may be formed through etching of the substrate, or a separate roughness-like pattern may be formed. The uneven pattern may have a stripe shape or a convex lens shape.

상기 기판(111) 아래에는 제1반도체층(113)이 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 II족 내지 VI족 화합물 반도체를 이용하여 적어도 한 층 또는 복수의 층으로 형성될 수 있다. 상기 제1반도체층(113)은 예컨대, III족-V족 화합물 반도체를 이용한 반도체층 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다. 상기 제1반도체층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. A first semiconductor layer 113 may be formed under the substrate 111. The first semiconductor layer 113 may be formed using a Group II to Group VI compound semiconductor. The first semiconductor layer 113 may be formed of at least one layer or a plurality of layers using a group II to VI compound semiconductor. The first semiconductor layer 113 may include, for example, at least one of a semiconductor layer using a group III-V compound semiconductor, such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, and AlInN. The first semiconductor layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto.

상기 제1반도체층(113)은 버퍼층으로 형성될 수 있으며, 상기 버퍼층은 상기 기판과 질화물 반도체층 간의 격자 상수의 차이를 줄여줄 수 있다. The first semiconductor layer 113 may be formed as a buffer layer, and the buffer layer may reduce a difference in lattice constant between the substrate and the nitride semiconductor layer.

상기 제1반도체층(113)은 언도프드(undoped) 반도체층으로 형성될 수 있다. 상기 언도프드 반도체층은 III족-V족 화합물 반도체 예컨대, GaN계 반도체로 구현될 수 있다. 상기 언도프드 반도체층은 제조 공정시 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 되며, 상기 제1도전형 반도체층(115)의 도전형 도펀트 농도보다는 낮은 농도를 가지게 된다. The first semiconductor layer 113 may be formed as an undoped semiconductor layer. The undoped semiconductor layer may be implemented as a group III-V compound semiconductor, for example, a GaN-based semiconductor. Even if the undoped semiconductor layer is not intentionally doped with a conductive type dopant during the manufacturing process, the undoped semiconductor layer has a first conductivity type characteristic, and has a concentration lower than that of the first conductive type semiconductor layer 115.

상기 제1반도체층(113)은 버퍼층 및 언도프드 반도체층 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The first semiconductor layer 113 may be formed of at least one of a buffer layer and an undoped semiconductor layer, but is not limited thereto.

상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 III족-V족 화합물 반도체를 포함하며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체를 갖고, 자외선 대역부터 가시 광선 대역의 파장 범위 내에서 소정의 피크 파장을 발광할 수 있다. A light emitting structure 120 may be formed on the first semiconductor layer 113. The light emitting structure 120 includes a group III-V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) It has a semiconductor having a composition formula of) and can emit light at a predetermined peak wavelength within a wavelength range from an ultraviolet band to a visible light band.

상기 발광 구조물(120)은 제1도전형 반도체층(115), 제2도전형 반도체층(119), 상기 제1도전형 반도체층(115)과 상기 제2도전형 반도체층(119) 사이에 형성된 활성층(117)을 포함한다.The light emitting structure 120 is between the first conductive type semiconductor layer 115, the second conductive type semiconductor layer 119, the first conductive type semiconductor layer 115 and the second conductive type semiconductor layer 119 It includes the formed active layer 117.

상기 제1반도체층(113) 아래에는 제1도전형 반도체층(115)이 형성될 수 있다. 상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(115)은 N형 반도체층이며, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다. A first conductive type semiconductor layer 115 may be formed under the first semiconductor layer 113. The first conductive type semiconductor layer 115 is implemented as a group III-V compound semiconductor doped with a first conductive type dopant, and the first conductive type semiconductor layer 115 is an N type semiconductor layer, and the first The conductivity-type dopant is an N-type dopant and includes Si, Ge, Sn, Se, and Te.

상기 제1도전형 반도체층(115)과 상기 제1반도체층(113) 사이에는 서로 다른 반도체층들이 교대로 적층된 초 격자 구조가 형성될 수 있으며, 이러한 초격자 구조는 격자 결함을 감소시켜 줄 수 있다. 상기 초 격자 구조의 각 층은 수 옹스트롱 이상의 두께로 적층될 수 있다. A super-lattice structure in which different semiconductor layers are alternately stacked may be formed between the first conductive semiconductor layer 115 and the first semiconductor layer 113, and this super-lattice structure may reduce lattice defects. I can. Each layer of the super lattice structure may be stacked to a thickness of several angstroms or more.

상기 제1도전형 반도체층(115)과 상기 활성층(117) 사이에는 제1도전형 클래드층이 형성될 수 있다. 상기 제1도전형 클래드층은 GaN계 반도체로 형성될 수 있으며, 그 밴드 갭은 상기 활성층(117)의 밴드 갭 이상으로 형성될 수 있다. 이러한 제1도전형 클래드층은 캐리어를 구속시켜 주는 역할을 한다. A first conductive type cladding layer may be formed between the first conductive type semiconductor layer 115 and the active layer 117. The first conductive cladding layer may be formed of a GaN-based semiconductor, and a band gap thereof may be formed to be greater than or equal to the band gap of the active layer 117. This first conductive cladding layer serves to confine the carrier.

상기 제1도전형 반도체층(115) 아래에는 활성층(117)이 형성된다. 상기 활성층(117)은 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함하며, 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다.An active layer 117 is formed under the first conductive semiconductor layer 115. The active layer 117 selectively includes a single quantum well, a multiple quantum well (MQW), a quantum wire structure, or a quantum dot structure, and includes a period of a well layer and a barrier layer. The well layer includes a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1), and the barrier layer is In x Al y A composition formula of Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) may be included.

상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드 갭보다 높은 밴드 갭을 가지는 반도체 물질로 형성될 수 있다. The cycle of the well layer/barrier layer may be formed to be one or more cycles using, for example, a stacked structure of InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, and InGaN/InGaN. The barrier layer may be formed of a semiconductor material having a band gap higher than the band gap of the well layer.

상기 활성층(117) 아래에는 제2도전형 반도체층(119)이 형성된다. 상기 제2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(119)이 P형 반도체층이고, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다. A second conductive semiconductor layer 119 is formed under the active layer 117. The second conductive semiconductor layer 119 may be formed of any one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, for example, a semiconductor doped with a second conductive dopant. The second conductive type semiconductor layer 119 is a P type semiconductor layer, and the second conductive type dopant is a P type dopant, and may include Mg, Zn, Ca, Sr, and Ba.

상기 제2도전형 반도체층(119)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(119)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(117)을 보호할 수 있다.The second conductive semiconductor layer 119 may include a superlattice structure, and the superlattice structure may include an InGaN/GaN superlattice structure or an AlGaN/GaN superlattice structure. The superlattice structure of the second conductive type semiconductor layer 119 may irregularly diffuse a current included in a voltage, thereby protecting the active layer 117.

또한 상기 제1도전형 반도체층(115)은 P형 반도체층, 상기 제2도전형 반도체층(119)은 N형 반도체층으로 구현될 수 있다. 상기 제2도전형 반도체층(119) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층이 형성할 수도 있다. Further, the first conductive semiconductor layer 115 may be implemented as a P-type semiconductor layer, and the second conductive semiconductor layer 119 may be implemented as an N-type semiconductor layer. A third conductive type semiconductor layer having a polarity opposite to that of the second conductive type may be formed on the second conductive type semiconductor layer 119.

상기 발광소자(100)는 상기 제1도전형 반도체층(115), 활성층(117) 및 상기 제2도전형 반도체층(119)을 발광 구조물(120)로 정의될 수 있으며, 상기 발광 구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 여기서, 상기 P는 P형 반도체층이며, 상기 N은 N형 반도체층이며, 상기 '-'은 P형 반도체층과 N형 반도체층이 직접 접촉되거나 간접 접촉된 구조를 포함한다. 이하, 설명의 편의를 위해, 발광 구조물(120)의 최 상층은 제2도전형 반도체층(119)으로 설명하기로 한다.The light emitting device 100 may include the first conductive semiconductor layer 115, the active layer 117, and the second conductive semiconductor layer 119 as a light emitting structure 120, and the light emitting structure is NP It can be implemented in any one of a junction structure, a PN junction structure, an NPN junction structure, and a PNP junction structure. Here, P is a P-type semiconductor layer, N is an N-type semiconductor layer, and'-' includes a structure in which the P-type semiconductor layer and the N-type semiconductor layer are in direct contact or indirect contact. Hereinafter, for convenience of description, the uppermost layer of the light emitting structure 120 will be described as a second conductive type semiconductor layer 119.

상기 제2도전형 반도체층(119) 아래에는 반사 전극층(131)이 형성된다. 상기 반사 전극층(131)은 오믹 접촉층, 반사층, 및 확산 방지층, 보호층 중 적어도 하나를 포함한다. A reflective electrode layer 131 is formed under the second conductive semiconductor layer 119. The reflective electrode layer 131 includes at least one of an ohmic contact layer, a reflective layer, and a diffusion prevention layer and a protective layer.

상기 반사 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층/확산 방지층으로 형성되거나, 반사층으로 형성될 수 있다.The reflective electrode layer 131 may be formed in a structure of an ohmic contact layer/reflective layer/diffusion prevention layer/protective layer, a reflective layer/diffusion prevention layer/protective layer, or an ohmic contact layer/reflective layer/protective layer. , May be formed as a reflective layer/diffusion preventing layer, or may be formed as a reflective layer.

여기서, 상기 오믹 접촉층은 상기 제2도전형 반도체층(119) 아래에 접촉되며, 그 접촉 면적은 상기 제2도전형 반도체층(119)의 하면 면적의 70% 이상으로 형성될 수 있다. 상기 오믹 접촉층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr 및 이들의 선택적인 화합물 또는 합금 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 오믹 접촉층의 두께는 1~1,000Å로 형성될 수 있다. Here, the ohmic contact layer is in contact under the second conductive type semiconductor layer 119, and the contact area may be formed to be 70% or more of the lower surface area of the second conductive type semiconductor layer 119. The ohmic contact layer is ITO (indium tin oxide), IZO (indium zinc oxide), IZTO (indium zinc tin oxide), IAZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), IGTO (indium gallium tin oxide) , AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx, NiO, Ni, Cr, and optional compounds or alloys thereof. , May be formed in at least one layer. The ohmic contact layer may have a thickness of 1 to 1,000 Å.

상기 반사층은 상기 오믹 접촉층 아래에 반사율이 70% 이상인 물질 예컨대, Al, Ag, Ru, Pd, Rh, Pt, Ir의 금속과 상기의 금속 중 2 이상의 합금 중에서 선택될 수 있다. 상기 반사층의 금속은 상기 제2도전형 반도체층(119) 아래에 오믹 접촉될 수 있으며, 이 경우 상기 오믹 접촉층은 형성하지 않을 수 있다. 상기 반사층의 두께는 1~10,000Å으로 형성될 수 있다. The reflective layer may be selected from a material having a reflectance of 70% or more under the ohmic contact layer, for example, a metal of Al, Ag, Ru, Pd, Rh, Pt, Ir, and an alloy of two or more of the above metals. The metal of the reflective layer may come into ohmic contact under the second conductive semiconductor layer 119, and in this case, the ohmic contact layer may not be formed. The reflective layer may have a thickness of 1 to 10,000 Å.

상기 확산 방지층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있다. 상기 확산 방지층은 서로 다른 층의 경계에서 층간 확산을 방지하게 된다. 상기 확산 방지층의 두께는 1~10,000Å로 형성될 수 있다. The diffusion barrier layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti, and two or more alloys of these. The diffusion barrier layer prevents interlayer diffusion at the boundary between different layers. The diffusion barrier layer may have a thickness of 1 to 10,000 Å.

상기 보호층은 Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti 및 이들 중에서 2이상의 합금 중에서 선택될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.The protective layer may be selected from Au, Cu, Hf, Ni, Mo, V, W, Rh, Ru, Pt, Pd, La, Ta, Ti, and two or more alloys thereof, and the thickness thereof is 1 to 10,000 Å Can be formed as

상기 반사 전극층(131)은 투광성 전극층/반사층의 적층 구조를 포함할 수 있으며, 상기 투광성 전극층은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx, RuOx의 그룹 중에서 선택될 수 있다. 상기 투광성 전극층의 아래에는 반사층이 형성될 수 있으며, 상기 반사층은 제1굴절률을 갖는 제1층과 제2굴절률을 갖는 제2층이 교대로 2페어 이상 적층된 구조를 포함하며, 상기 제1 및 제2굴절률은 서로 다르고, 상기 제1층과 제2층은 1.5~2.4 사이의 물질 예컨대, 전도성 또는 절연성 물질로 형성될 수 있으며, 이러한 구조는 DBR(distributed bragg reflection) 구조로 정의될 수 있다. The reflective electrode layer 131 may include a stacked structure of a light-transmitting electrode layer/reflective layer, and the light-transmitting electrode layer includes indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), and indium aluminum oxide (IAZO). zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SnO, InO, INZnO, ZnO, IrOx , RuOx may be selected from the group. A reflective layer may be formed under the light-transmitting electrode layer, and the reflective layer includes a structure in which two or more pairs of a first layer having a first refractive index and a second layer having a second refractive index are alternately stacked, and the first and The second refractive indices are different from each other, and the first layer and the second layer may be formed of a material between 1.5 and 2.4, for example, a conductive or insulating material, and this structure may be defined as a distributed bragg reflection (DBR) structure.

상기 제2도전형 반도체층(119) 및 상기 반사 전극층(131) 중 적어도 한 층의 표면에는 러프니스와 같은 광 추출 구조가 형성될 수 있으며, 이러한 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.A light extraction structure such as roughness may be formed on a surface of at least one of the second conductive semiconductor layer 119 and the reflective electrode layer 131, and this light extraction structure changes the critical angle of incident light. , It can improve light extraction efficiency.

상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에는 제1전극(135)이 형성되며, 상기 반사 전극층(131)의 일부 아래에는 제2전극(137)이 형성될 수 있다. 상기 제1전극(135) 아래에는 제1연결 전극(141)이 형성되며, 상기 제2전극(137) 아래에는 제2연결 전극(143)이 형성된다.A first electrode 135 may be formed under the partial region A1 of the first conductive semiconductor layer 115, and a second electrode 137 may be formed under a part of the reflective electrode layer 131. A first connection electrode 141 is formed under the first electrode 135, and a second connection electrode 143 is formed under the second electrode 137.

상기 제1전극(135)는 상기 제1도전형 반도체층(115)의 일부 영역(A1)에 전기적으로 연결된다. 상기 제1전극(135)은 전극 패드를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The first electrode 135 is electrically connected to a partial region A1 of the first conductive type semiconductor layer 115. The first electrode 135 may include an electrode pad, but is not limited thereto.

상기 제1전극(135)는 상기 활성층(117) 및 제2도전형 반도체층(119)의 측면과 이격되며, 상기 제1도전형 반도체층(115)의 일부 영역(A1) 보다 작은 면적으로 형성될 수 있다. The first electrode 135 is spaced apart from the side surfaces of the active layer 117 and the second conductive type semiconductor layer 119 and is formed to have a smaller area than a partial area A1 of the first conductive type semiconductor layer 115 Can be.

상기 제2전극(137)은 상기 반사 전극층(131)을 통해 상기 제2도전형 반도체층(119)과 물리적 또는/및 전기적으로 접촉될 수 있다. 상기 제2전극(137)은 전극 패드를 포함한다. The second electrode 137 may physically or/and electrically contact the second conductive semiconductor layer 119 through the reflective electrode layer 131. The second electrode 137 includes an electrode pad.

상기 제1전극(135) 및 제2전극(137)은 접착층, 반사층, 확산 방지층, 및 본딩층 중 적어도 하나를 포함한다. 상기 접착층은 상기 제1도전형 반도체층(115)의 일부 영역(A1) 아래에 오믹 접촉되며, Cr, Ti, Co, Ni, V, Hf 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~1,000Å으로 형성될 수 있다. 상기 반사층은 상기 접착층 아래에 형성되며, 그 물질은 Ag, Al, Ru, Rh, Pt, Pd 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다. 상기 확산 방지층은 상기 반사층 아래에 형성되며, 그 물질은 Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å을 포함한다. 상기 본딩층은 상기 제1연결 전극(141)과 본딩되는 층이며, 그 물질은 Al, Ru, Rh, Pt 및 이들의 선택적인 합금으로 형성될 수 있으며, 그 두께는 1~10,000Å로 형성될 수 있다.The first electrode 135 and the second electrode 137 include at least one of an adhesive layer, a reflective layer, a diffusion prevention layer, and a bonding layer. The adhesive layer is in ohmic contact under the partial region A1 of the first conductive semiconductor layer 115 and may be formed of Cr, Ti, Co, Ni, V, Hf, and optional alloys thereof, and the thickness May be formed of 1 ~ 1,000Å. The reflective layer is formed under the adhesive layer, and the material may be formed of Ag, Al, Ru, Rh, Pt, Pd, and optional alloys thereof, and the thickness may be 1 to 10,000 Å. The diffusion barrier layer is formed under the reflective layer, and the material may be formed of Ni, Mo, W, Ru, Pt, Pd, La, Ta, Ti, and optional alloys thereof, and the thickness thereof is 1-10,000Å. Includes. The bonding layer is a layer bonded to the first connection electrode 141, and the material may be formed of Al, Ru, Rh, Pt, and optional alloys thereof, and the thickness thereof may be 1 to 10,000 Å. I can.

상기 제1전극(135)과 상기 제2전극(137)은 동일한 적층 구조이거나 다른 적층 구조로 형성될 수 있다. 상기 제2전극(137)의 적층 구조가 상기 제1전극(135)의 적층 구조보다 적을 수 있으며, 예컨대 상기 제1전극(135)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있으며, 상기 제2전극(137)은 접착층/반사층/확산 방지층/본딩층의 구조 또는 접착층/확산방지층/본딩층의 구조로 형성될 수 있다. The first electrode 135 and the second electrode 137 may be formed in the same stacked structure or different stacked structures. The stacked structure of the second electrode 137 may be less than the stacked structure of the first electrode 135. For example, the first electrode 135 may have an adhesive layer/reflective layer/diffusion prevention layer/bonding layer structure or an adhesive layer/diffusion layer. The second electrode 137 may be formed in a structure of a prevention layer/bonding layer, and the second electrode 137 may be formed in a structure of an adhesive layer/reflective layer/diffusion prevention layer/bonding layer or an adhesive layer/diffusion prevention layer/bonding layer.

상기 제2전극(137)의 상면 면적은 상기 반사전극층(131)의 하면 면적과 동일한 면적이거나, 상기 제2연결 전극(143)의 상면 면적보다 적어도 큰 면적일 수 있다.The upper surface area of the second electrode 137 may be the same as the lower surface area of the reflective electrode layer 131, or at least a larger area than the upper surface area of the second connection electrode 143.

상기 제1전극(135) 및 상기 제2전극(137) 중 적어도 하나는 전극 패드로부터 분기된 암(arm) 또는 핑거(finger) 구조와 같은 전류 확산 패턴이 더 형성될 수 있다. 또한 상기 제1전극(135) 및 상기 제2전극(137)의 전극 패드는 하나 또는 복수로 형성될 수 있으며, 이에 대해 한정하지는 않는다. At least one of the first electrode 135 and the second electrode 137 may further have a current diffusion pattern such as an arm or finger structure branched from the electrode pad. In addition, one or a plurality of electrode pads of the first electrode 135 and the second electrode 137 may be formed, but the embodiment is not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 전원을 공급하는 리드(lead) 기능과 방열 경로를 제공하게 된다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)은 기둥 형상일 수 있으며, 예컨대 구형, 원 기둥 또는 다각 기둥과 같은 형상이거나 랜덤한 형상을 포함할 수 있다. 여기서, 상기 다각 기둥은 등각이거나 등각이 아닐 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면 또는 하면 형상은 원형, 다각형을 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 상면과 다른 면적으로 형성될 수 있으며, 예컨대 상기 하면 면적은 상면 면적보다 더 크거나 작을 수 있다.The first connection electrode 141 and the second connection electrode 143 provide a lead function for supplying power and a heat dissipation path. The first connection electrode 141 and the second connection electrode 143 may have a columnar shape, for example, a spherical shape, a circular columnar shape, or a polygonal columnar shape, or may have a random shape. Here, the polygonal pillars may or may not be conformal, but are not limited thereto. The top or bottom shapes of the first connection electrode 141 and the second connection electrode 143 may include a circular shape or a polygonal shape, but are not limited thereto. The lower surfaces of the first connection electrode 141 and the second connection electrode 143 may be formed to have an area different from the upper surface, for example, the lower surface area may be larger or smaller than the upper surface area.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143) 중 적어도 하나는 상기 발광 구조물(120)의 하면 너비보다는 작게 형성될 수 있고, 상기 각 전극(135,137)의 하면 너비 또는 직경 보다는 크게 형성될 수 있다. At least one of the first connection electrode 141 and the second connection electrode 143 may be formed to be smaller than the width of the lower surface of the light emitting structure 120, and larger than the width or diameter of the lower surfaces of the electrodes 135 and 137 Can be formed.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 직경 또는 너비는 1㎛~100,000㎛로 형성될 수 있으며, 그 높이는 1㎛~100,000㎛로 형성될 수 있다. 여기서, 상기 제1연결 전극(141)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 더 길게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 동일한 평면 (즉, 수평 면) 상에 배치될 수 있다. The first connection electrode 141 and the second connection electrode 143 may have a diameter or width of 1 μm to 100,000 μm, and a height of 1 μm to 100,000 μm. Here, the thickness H1 of the first connection electrode 141 may be longer than the thickness H2 of the second connection electrode 143, and the first connection electrode 141 and the second connection The lower surface of the electrode 143 may be disposed on the same plane (ie, a horizontal plane).

상기 제1연결 전극(141) 및 제2연결 전극(143)은 어느 하나의 금속 또는 합금을 이용하여 단일 층으로 형성될 수 있으며, 상기의 단일 층의 너비 및 높이는 1㎛~100,000㎛로 형성될 수 있으며, 예컨대 상기 단일층 층의 두께는 상기 제2전극(143)의 두께보다 더 두꺼운 높이로 형성될 수 있다. The first connection electrode 141 and the second connection electrode 143 may be formed as a single layer using any one metal or alloy, and the width and height of the single layer may be 1 μm to 100,000 μm. For example, the thickness of the single layer may be formed to be thicker than the thickness of the second electrode 143.

상기 제1연결 전극(141) 및 제2연결 전극(143)은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들 금속의 선택적 합금 중 어느 하나로 형성될 수 있다. 상기 제1연결 전극(141) 및 제2연결 전극(143)은 상기 제1전극(135) 및 제2전극(137)과의 접착력 향상을 위하여 In, Sn, Ni, Cu 및 이들의 선택적인 합금 중의 어느 한 금속으로 도금될 수 있다. 이때 도금두께는 1~100,000Å이 적용 가능하다.The first connection electrode 141 and the second connection electrode 143 are Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and these It can be formed of any of the optional alloys of metals. The first connection electrode 141 and the second connection electrode 143 are In, Sn, Ni, Cu, and selective alloys thereof to improve adhesion with the first electrode 135 and the second electrode 137 It can be plated with either metal. At this time, the plating thickness is applicable to 1 ~ 100,000Å.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 표면에는 도금층이 더 형성될 수 있으며, 상기 도금층은 Tin 또는 이의 합금, Ni 또는 이의 합금, Tin-Ag-Cu 합금으로 형성될 수 있으며, 그 두께는 0.5㎛~10㎛로 형성될 수 있다. 이러한 도금층은 다른 본딩층과의 접합을 개선시켜 줄 수 있다.A plating layer may be further formed on the surfaces of the first connection electrode 141 and the second connection electrode 143, and the plating layer may be formed of Tin or an alloy thereof, Ni or an alloy thereof, or a Tin-Ag-Cu alloy. It may be, and the thickness may be formed to 0.5㎛ ~ 10㎛. Such a plating layer can improve bonding with other bonding layers.

상기 절연층(133)은 상기 반사 전극층(131) 아래에 형성될 수 있다. 상기 절연층(133)은 상기 제2도전형 반도체층(119)의 하면, 상기 제2도전형 반도체층(119) 및 상기 활성층(117)의 측면, 상기 제1도전형 반도체층(115)의 일부 영역(A1)의 하면에 형성될 수 있다. 상기 절연층(133)은 상기 발광 구조물(120)의 하부 영역 중에서 상기 반사 전극층(131), 제1전극(135) 및 제2전극(137)을 제외한 영역에 형성되어, 상기 발광 구조물(120)의 하부를 전기적으로 보호하게 된다.The insulating layer 133 may be formed under the reflective electrode layer 131. The insulating layer 133 includes a lower surface of the second conductive type semiconductor layer 119, a side surface of the second conductive type semiconductor layer 119 and the active layer 117, and the first conductive type semiconductor layer 115. It may be formed on the lower surface of the partial region A1. The insulating layer 133 is formed in a region other than the reflective electrode layer 131, the first electrode 135, and the second electrode 137 among the lower regions of the light emitting structure 120, and the light emitting structure 120 The lower part of the is electrically protected.

상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 및 황화물 중 적어도 하나로 형성된 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연층(133)은 발광 구조물(120)의 아래에 플립 본딩을 위한 금속 구조물을 형성할 때, 상기 발광 구조물(120)의 층간 쇼트를 방지하기 위해 형성된다.The insulating layer 133 includes an insulating material or insulating resin formed of at least one of oxides, nitrides, fluorides, and sulfides having at least one of Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 133 may be selectively formed from, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 . The insulating layer 133 may be formed as a single layer or multiple layers, but is not limited thereto. The insulating layer 133 is formed to prevent an interlayer short of the light emitting structure 120 when forming a metal structure for flip bonding under the light emitting structure 120.

상기 절연층(133)은 상기 반사 전극층(131) 하면에 형성되지 않고, 상기 발광 구조물(120)의 표면에만 형성될 수 있다. 이는 상기 반사 전극층(131)의 하면에는 절연성의 지지 부재(151)가 형성됨으로써, 상기 절연층(133)을 상기 반사 전극층(131)의 하면까지 연장하지 않을 수 있다.The insulating layer 133 may not be formed on the lower surface of the reflective electrode layer 131, but may be formed only on the surface of the light emitting structure 120. This is because the insulating support member 151 is formed on the lower surface of the reflective electrode layer 131, so that the insulating layer 133 may not extend to the lower surface of the reflective electrode layer 131.

상기 절연층(133)은 서로 다른 굴절률을 갖는 제1층과 제2층이 교대로 배치된 DBR 구조로 형성될 수 있으며, 상기 제1층은 SiO2, Si3N4, Al2O3, TiO2 중에서 어느 하나이며, 상기 제2층은 상기 제1층 이외의 물질 중 어느 하나로 형성될 수 있다. 이 경우, 상기 반사 전극층은 형성하지 않을 수 있다. The insulating layer 133 may be formed in a DBR structure in which a first layer and a second layer having different refractive indices are alternately arranged, and the first layer is SiO 2 , Si 3 N 4 , Al 2 O 3 , It is any one of TiO 2 , and the second layer may be formed of any material other than the first layer. In this case, the reflective electrode layer may not be formed.

상기 절연층(133)은 100~10,000Å 두께로 형성되며, 다층 구조로 형성된 경우 각 층은 1~50,000Å의 두께이거나, 각 층당 100~10,000Å의 두께로 형성될 수 있다. 여기서, 상기 다층 구조의 절연층(133)에서 각 층의 두께는 발광 파장에 따라 반사 효율을 변화시켜 줄 수 있다. The insulating layer 133 is formed to have a thickness of 100 to 10,000 Å, and when formed in a multilayer structure, each layer may have a thickness of 1 to 50,000 Å, or may be formed to a thickness of 100 to 10,000 Å per layer. Here, the thickness of each layer in the multilayered insulating layer 133 may change reflection efficiency according to the emission wavelength.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프로 사용될 수 있으며, 이에 대해 한정하지는 않는다. Materials of the first connection electrode 141 and the second connection electrode 143 are Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and optional alloys thereof. In addition, the first connection electrode 141 and the second connection electrode 143 are formed of In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 135 and the second electrode 137. A plating layer using may be included, and the thickness of the plating layer may be 1 to 100,000 Å. The first connection electrode 141 and the second connection electrode 143 may be used as a solder ball or a metal bump, but are not limited thereto.

상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 재질은 Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W 및 이들의 선택적인 합금으로 형성될 수 있다. 또한 상기 제1연결 전극(141)과 상기 제2연결 전극(143)은 상기 제1전극(135)와 상기 제2전극(137)과의 접착력을 위해 In, Sn, Ni, Cu 및 이들의 합금을 이용한 도금층을 포함할 수 있으며, 상기 도금층의 두께는 1~100,000Å로 형성될 수 있다. 상기 제1연결 전극(141) 및 상기 제2 연결 전극(143)은 솔더 볼 또는 금속 범프와 같은 단일 금속으로 사용될 수 있으며, 이에 대해 한정하지는 않는다.Materials of the first connection electrode 141 and the second connection electrode 143 are Ag, Al, Au, Cr, Co, Cu, Fe, Hf, In, Mo, Ni, Si, Sn, Ta, Ti, W and optional alloys thereof. In addition, the first connection electrode 141 and the second connection electrode 143 are formed of In, Sn, Ni, Cu, and alloys thereof for adhesion between the first electrode 135 and the second electrode 137. A plating layer using may be included, and the thickness of the plating layer may be 1 to 100,000 Å. The first connection electrode 141 and the second connection electrode 143 may be used as a single metal such as a solder ball or a metal bump, but are not limited thereto.

상기 지지 부재(151)는 발광 소자(100)를 지지하는 지지층으로 사용된다. 상기 지지 부재(151)는 절연성 재질로 형성되며, 상기 절연성 재질은 예컨대, 실리콘 또는 에폭시와 같은 수지층으로 형성된다. 다른 예로서, 상기 절연성 재질은 페이스트 또는 절연성 잉크를 포함할 수 있다. 상기 절연성 재질의 재질은 그 종류는 polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene (BCB), Polyamido-amine Dendrimers (PAMAM), 및 Polypropylene-imine, Dendrimers (PPI), 및 PAMAM 내부 구조 및 유기-실리콘 외면을 갖는 PAMAM-OS(organosilicon)를 단독 또는 이들의 조합을 포함한 수지로 구성될 수 있다. 상기 지지부재(151)은 상기 절연층(133)과 다른 물질로 형성될 수 있다.The support member 151 is used as a support layer for supporting the light emitting device 100. The support member 151 is formed of an insulating material, and the insulating material is formed of a resin layer such as silicone or epoxy. As another example, the insulating material may include a paste or insulating ink. Materials of the insulating material are polyacrylate resin, epoxy resin, phenolic resin, polyamides resin, polyimides rein, unsaturated polyesters resin, polyphenylene ether resin (PPE), polyphenilene oxide resin (PPO), polyphenylenesulfides resin, cyanate ester resin, benzocyclobutene. (BCB), Polyamido-amine Dendrimers (PAMAM), and Polypropylene-imine, Dendrimers (PPI), and PAMAM-OS (organosilicon) having an inner structure of PAMAM and an organic-silicone outer surface alone or a combination thereof. Can be. The support member 151 may be formed of a material different from the insulating layer 133.

상기 지지 부재(151) 내에는 Al, Cr, Si, Ti, Zn, Zr 중 적어도 하나를 갖는 산화물, 질화물, 불화물, 황화물과 같은 화합물들 중 적어도 하나가 첨가될 수 있다. 여기서, 상기 지지 부재(151) 내에 첨가된 화합물은 열 확산제일 수 있으며, 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 사용될 수 있으며, 이하 설명의 편의를 위해 열 확산제로 설명하기로 한다. 여기서, 상기 열 확산제는 절연성 재질 또는 전도성 재질일 수 있으며, 그 크기는 1Å~100,000Å으로 사용 가능하며, 열 확산 효율을 위해 1,000Å~50,000Å로 형성될 수 있다. 상기 열 확산제의 입자 형상은 구형 또는 불규칙한 형상을 포함할 수 있으며, 이에 대해 한정하지는 않는다. At least one of compounds such as oxide, nitride, fluoride, and sulfide having at least one of Al, Cr, Si, Ti, Zn, and Zr may be added to the support member 151. Here, the compound added in the support member 151 may be a heat diffusion agent, and the heat diffusion agent may be used as powder particles, grains, fillers, and additives having a predetermined size. Let me explain it as a diffusion agent. Here, the heat diffusion agent may be an insulating material or a conductive material, and the size may be 1 Å to 100,000 Å, and may be formed in 1,000 Å to 50,000 Å for heat diffusion efficiency. The particle shape of the heat spreader may include a spherical or irregular shape, but is not limited thereto.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic), 고온 소성 세라믹(HTCC: high temperature co-fired ceramic), 알루미나(alumina), 수정(quartz), 칼슘지르코네이트(calcium zirconate), 감람석(forsterite), SiC, 흑연, 용융실리카(fusedsilica), 뮬라이트(mullite), 근청석(cordierite), 지르코니아(zirconia), 베릴리아(beryllia), 및 질화알루미늄(aluminum nitride) 중 적어도 하나를 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 예컨대, SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. The heat diffusion agent includes a ceramic material, and the ceramic material is a low temperature co-fired ceramic (LTCC), high temperature co-fired ceramic (HTCC), and alumina that are simultaneously fired. , Quartz, calcium zirconate, forsterite, SiC, graphite, fusedsilica, mullite, cordierite, zirconia, beryllia ), and at least one of aluminum nitride. The ceramic material may be formed of a metal nitride having a higher thermal conductivity than nitride or oxide among insulating materials such as nitride or oxide, and the metal nitride may include, for example, a material having a thermal conductivity of 140 W/mK or more. The ceramic material is, for example, SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (SiC-BeO), BeO, It may be a ceramic series such as CeO and AlN. The thermally conductive material may include a component of C (diamond, CNT).

상기 지지 부재(151)는 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지 부재(151)는 내부에 세라믹 물질의 분말을 포함함으로써, 지지 부재(151)의 강도는 개선되고, 열 전도율 또한 개선될 수 있다. The support member 151 may be formed as a single layer or multiple layers, but is not limited thereto. Since the support member 151 includes a powder of a ceramic material therein, the strength of the support member 151 may be improved, and thermal conductivity may also be improved.

상기 지지 부재(151) 내에 포함된 열 확산제는 1~99wt/% 정도의 함량 비율로 첨가될 수 있으며, 효율적인 열 확산을 위해 50~99wt% 범위의 함량 비율로 첨가될 수 있다. 이러한 지지 부재(151) 내에 열 확산제가 첨가됨으로써, 내부에서의 열 전도율은 더 개선될 수 있다. 또한 상기 지지 부재(151)의 열 팽창 계수는 4-11 [x106/℃]이며, 이러한 열 팽창 계수는 상기 기판(111) 예컨대, 사파이어 기판과 동일하거나 유사한 열 팽창 계수를 갖게 되므로, 상기 기판 상에 형성되는 발광 구조물(120)과의 열 팽창 차이에 의해 웨이퍼가 휘어지거나 결함이 발생되는 것을 억제하여 발광 소자의 신뢰성이 저하되는 것을 방지할 수 있다.The heat spreading agent included in the support member 151 may be added at a content ratio of about 1 to 99 wt/%, and may be added at a content ratio of 50 to 99 wt% for efficient heat diffusion. By adding a heat spreading agent to the support member 151, the thermal conductivity inside the support member 151 may be further improved. In addition, the support member 151 has a coefficient of thermal expansion of 4-11 [x10 6 /°C], and this coefficient of thermal expansion is the same as or similar to that of the substrate 111, for example, a sapphire substrate. It is possible to prevent the reliability of the light emitting device from deteriorating by suppressing the wafer from being warped or defective due to the difference in thermal expansion from the light emitting structure 120 formed thereon.

여기서, 상기 지지 부재(151)의 하면 면적은 상기 기판(111)의 상면과 실질적으로 동일한 면적으로 형성될 수 있다. 상기 지지 부재(151)의 하면 면적은 상기 제1도전형 반도체층(115)의 상면 면적과 동일한 면적으로 형성될 수 있다. 또한 상기 지지 부재(151)의 하면 너비는 상기 기판(111)의 상면과 상기 제1도전형 반도체층(115)의 상면 너비와 동일한 너비로 형성될 수 있다. 이는 지지 부재(151)를 형성한 다음 개별 칩으로 분리함으로써, 상기 지지부재(151)과 상기 기판(111) 및 상기 제1도전형 반도체층(115)의 측면이 동일 평면 상에 배치될 수 있다.Here, the lower surface area of the support member 151 may be formed to have substantially the same area as the upper surface of the substrate 111. The lower surface area of the support member 151 may be formed to have the same area as the upper surface area of the first conductive type semiconductor layer 115. In addition, the width of the lower surface of the support member 151 may be the same as the width of the upper surface of the substrate 111 and the upper surface of the first conductive semiconductor layer 115. This is because the support member 151 is formed and then separated into individual chips, so that the side surfaces of the support member 151, the substrate 111, and the first conductive semiconductor layer 115 may be disposed on the same plane. .

도 10을 참조하면, 상기 지지 부재(151)의 제1변(D1)의 길이는 상기 기판(111)의 제1변의 길이와 실질적으로 동일하고, 제2변(D2)의 길이는 상기 기판(111)의 제2변의 길이와 실질적으로 동일하게 형성될 수 있다. 또한 제1연결 전극(141)과 제2연결 전극(143) 사이의 간격(D5)는 각 전극 패드 사이의 간격으로서, 발광 소자의 한 변의 길이의 1/2 이상 이격될 수 있다.Referring to FIG. 10, the length of the first side D1 of the support member 151 is substantially the same as the length of the first side of the substrate 111, and the length of the second side D2 is the substrate ( 111) may be formed substantially the same as the length of the second side. In addition, the distance D5 between the first connection electrode 141 and the second connection electrode 143 is a distance between each electrode pad, and may be spaced apart at least 1/2 of the length of one side of the light emitting element.

상기 지지 부재(151)의 하면은 실질적으로 평탄한 면으로 형성되거나, 불규칙한 면으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.The lower surface of the support member 151 may be formed as a substantially flat surface or an irregular surface, but is not limited thereto.

상기 지지 부재(151)의 제1영역의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 두껍게 형성될 수 있다. 다른 예로서, 상기 지지 부재(151)의 제1영역의 두께(T1)는 상기 제2연결 전극(143)의 두께(H2)보다 얇게 형성될 수 있으며, 이는 상기 절연층(133)의 두께를 상기 제2연결 전극(137)의 두께보다 더 두껍게 형성함으로써, 상기 지지 부재(151)의 두께가 얇아질 수 있다. 상기 지지 부재(151)의 제2영역의 두께(T2)는 상기 제1연결 전극(141)의 두께보다 더 두껍게 형성될 수 있다. 상기 지지 부재(151)의 두께(T1)은 1㎛~100,000㎛ 범위에서 형성될 수 있으며, 다른 예로서 50㎛~1,000㎛ 범위로 형성될 수 있다.The thickness T1 of the first region of the support member 151 may be formed to be at least thicker than the thickness H2 of the second connection electrode 143. As another example, the thickness T1 of the first region of the support member 151 may be formed to be thinner than the thickness H2 of the second connection electrode 143, which reduces the thickness of the insulating layer 133 By forming thicker than the thickness of the second connection electrode 137, the thickness of the support member 151 may be reduced. The thickness T2 of the second region of the support member 151 may be thicker than the thickness of the first connection electrode 141. The thickness T1 of the support member 151 may be formed in the range of 1 μm to 100,000 μm, and as another example, the thickness T1 may be formed in the range of 50 μm to 1,000 μm.

상기 지지 부재(151)의 하면은 상기 제1전극(135) 및 상기 제2전극(137)의 하면보다 더 낮게 형성되고, 상기 제1연결 전극(141)의 하면, 상기 제2연결 전극(143)의 하면과 동일한 평면(즉, 수평 면) 상에 배치될 수 있다.The lower surface of the support member 151 is formed lower than the lower surfaces of the first electrode 135 and the second electrode 137, and the lower surface of the first connection electrode 141, the second connection electrode 143 ) May be disposed on the same plane (ie, horizontal plane) as the lower surface.

상기 지지 부재(151)는 상기 제1전극(135), 제2전극(137), 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 둘레 면에 접촉된다. 이에 따라 상기 제1전극(135), 제2전극(137), 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)로부터 전도된 열은 상기 지지 부재(151)를 통해 확산되고 방열될 수 있다. 이때 상기 지지 부재(151)는 내부의 열 확산제에 의해 열 전도율이 개선되고, 전 표면을 통해 방열을 수행하게 된다. 따라서, 상기 발광 소자(100)는 열에 의한 신뢰성을 개선시켜 줄 수 있다.The support member 151 is in contact with the circumferential surfaces of the first electrode 135, the second electrode 137, the first connection electrode 141 and the second connection electrode 143. Accordingly, the heat conducted from the first electrode 135, the second electrode 137, the first connection electrode 141 and the second connection electrode 143 is diffused through the support member 151 and radiates heat. Can be. At this time, the support member 151 is improved in thermal conductivity by the internal heat spreading agent, and radiates heat through the entire surface. Accordingly, the light emitting device 100 can improve reliability due to heat.

또한 상기 지지 부재(151)의 측면은 상기 발광 구조물(120) 및 상기 기판(111)의 측면과 동일한 평면 (즉, 수직 면) 상에 배치될 수 있다. In addition, side surfaces of the support member 151 may be disposed on the same plane (ie, a vertical surface) as side surfaces of the light emitting structure 120 and the substrate 111.

상기의 발광 소자(100)는 플립 방식으로 탑재되며, 기판(111)의 상면 방향으로 대부분의 광이 방출되고, 일부 광은 상기 기판(111)의 측면 및 상기 발광 구조물(120)의 측면을 통해 방출되기 때문에, 상기 제1전극(135) 및 제2전극(137)에 의한 광 손실을 줄여줄 수 있다. 이에 따라 상기의 발광 소자(100)의 광 추출 효율 및 방열 효율은 개선될 수 있다.The light emitting device 100 is mounted in a flip method, and most of the light is emitted toward the top of the substrate 111, and some light is transmitted through the side surface of the substrate 111 and the side surface of the light emitting structure 120. Since it is emitted, light loss due to the first electrode 135 and the second electrode 137 can be reduced. Accordingly, light extraction efficiency and heat dissipation efficiency of the light emitting device 100 may be improved.

도 11 내지 도 17는 제2실시예에 따른 발광소자 패키지에서 사용될 수 있는 발광소자(100)의 제조 과정을 나타낸 도면이다. 이하의 제조 과정은 설명의 용이성을 위해 개별 소자로 도시되었으나, 웨이퍼 레벨에서 제조되며, 개별 소자는 후술하는 처리 공정을 통해 제조되는 것으로 설명될 수 있다. 또한 개별 소자의 후술하는 제조 공정으로 한정하는 것이 아니며, 각 공정의 특정 공정에 추가적인 공정 또는 더 적은 공정으로 제조될 수 있다. 11 to 17 are views showing a manufacturing process of a light emitting device 100 that can be used in the light emitting device package according to the second embodiment. The following manufacturing process is illustrated as an individual element for ease of description, but is manufactured at a wafer level, and the individual element may be described as being manufactured through a processing process described later. In addition, it is not limited to a manufacturing process to be described later of an individual device, and may be manufactured in an additional process or fewer processes in a specific process of each process.

도 11을 참조하면, 기판(111)은 성장 장비에 로딩되고, 그 위에 II족 내지 VI족 원소의 화합물 반도체가 층 또는 패턴 형태로 형성될 수 있다. 상기 기판(111)은 성장 기판으로 사용된다.Referring to FIG. 11, a substrate 111 is loaded into a growth device, and a compound semiconductor of a group II to group VI element may be formed thereon in a layer or pattern form. The substrate 111 is used as a growth substrate.

여기서, 상기 기판(111)은 투광성 기판, 절연 기판 또는 전도성 기판으로 이루어질 수 있으며, 예컨대, 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(111)의 상면에는 요철 패턴과 같은 광 추출 구조가 형성될 수 있으며, 이러한 요철 패턴은 광의 임계각을 변화시켜 주어 광 추출 효율을 개선시켜 줄 수 있다.Here, the substrate 111 may be formed of a translucent substrate, an insulating substrate or a conductive substrate, for example, a sapphire substrate (Al 2 0 3 ), GaN, SiC, ZnO, Si, GaP, InP, Ga 2 0 3 , and It may be selected from the group consisting of GaAs and the like. A light extraction structure such as an uneven pattern may be formed on the upper surface of the substrate 111, and such an uneven pattern can improve light extraction efficiency by changing a critical angle of light.

상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator), 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. The growth equipment includes an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator, sputtering, metal organic chemical (MOCVD). vapor deposition), but is not limited to such equipment.

상기 기판(111) 위에는 제1반도체층(113)이 형성되며, 상기 제1반도체층(113)은 III족-V족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 상기 제1반도체층(113)은 상기 기판(111)과의 격자 상수의 차이를 줄여주는 버퍼층으로 형성될 수 있다. 상기 제1반도체층(113)은 언도프드 반도체층으로 형성될 수 있으며, 상기 언도프드 반도체층은 의도적으로 도핑하지 않는 GaN계 반도체로 형성될 수 있다. A first semiconductor layer 113 is formed on the substrate 111, and the first semiconductor layer 113 may be formed using a compound semiconductor of a group III-V element. The first semiconductor layer 113 may be formed as a buffer layer that reduces a difference in lattice constant from the substrate 111. The first semiconductor layer 113 may be formed of an undoped semiconductor layer, and the undoped semiconductor layer may be formed of a GaN-based semiconductor that is not intentionally doped.

상기 제1반도체층(113) 위에는 발광 구조물(120)이 형성될 수 있다. 상기 발광 구조물(120)은 제1도전형 반도체층(115), 활성층(117) 및 제2도전형 반도체층(119)의 순서로 형성될 수 있다.A light emitting structure 120 may be formed on the first semiconductor layer 113. The light emitting structure 120 may be formed in the order of a first conductive type semiconductor layer 115, an active layer 117, and a second conductive type semiconductor layer 119.

상기 제1도전형 반도체층(115)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1도전형이 N형 반도체인 경우, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함한다. 상기 제1도전형 반도체층(115)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(115)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. The first conductive type semiconductor layer 115 is a compound semiconductor of a group 3-5 element doped with a first conductive type dopant, such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, It can be selected from GaAsP, AlGaInP, and the like. When the first conductivity type is an N-type semiconductor, the first conductivity type dopant includes an N-type dopant such as Si, Ge, Sn, Se, and Te. The first conductive semiconductor layer 115 may be formed as a single layer or multiple layers, but is not limited thereto. The first conductive semiconductor layer 115 may further include a superlattice structure having different materials, but the embodiment is not limited thereto.

상기 제1도전형 반도체층(115) 위에는 활성층(117)이 형성되며, 상기 활성층(117)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자 선 구조, 양자 점 구조 중 적어도 하나를 포함할 수 있다. 상기 활성층(117)은 III족-V족 원소의 화합물 반도체 재료를 이용하여 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 장벽층의 주기, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. An active layer 117 is formed on the first conductive semiconductor layer 115, and the active layer 117 may include at least one of a single quantum well structure, a multiple quantum well structure, a quantum line structure, and a quantum dot structure. . The active layer 117 is In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x+y≤1) using a compound semiconductor material of a group III-V element ) Of the well layer and the barrier layer, for example, the period of the InGaN well layer/GaN barrier layer, the period of the InGaN well layer/AlGaN barrier layer, the period of the InGaN well layer/InGaN barrier layer, etc. However, it is not limited thereto.

상기 활성층(117)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수 있으며, 상기 도전형 클래드층은 AlGaN계 반도체로 형성될 수 있다. 여기서, 상기 활성층(117)의 장벽층은 상기 우물층의 밴드 갭보다 높고, 상기 도전형 클래드층은 상기 장벽층의 밴드 갭보다 높게 형성될 수 있다.A conductive clad layer may be formed above or/and below the active layer 117, and the conductive clad layer may be formed of an AlGaN-based semiconductor. Here, the barrier layer of the active layer 117 may be formed higher than the band gap of the well layer, and the conductive clad layer may be formed higher than the band gap of the barrier layer.

상기 활성층(117) 위에는 상기 제2도전형 반도체층(119)이 형성되며, 상기 제 2도전형 반도체층(119)은 제2도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2도전형이 P형 반도체인 경우, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 P형 도펀트를 포함한다. 상기 제2도전형 반도체층(119)은 단층 또는 다층으로 형성될 수 있고, 이에 대해 한정하지는 않는다. 상기 제2도전형 반도체층(119)은 서로 다른 물질을 갖는 초격자 구조를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.The second conductive type semiconductor layer 119 is formed on the active layer 117, and the second conductive type semiconductor layer 119 is a compound semiconductor of a group III-V element doped with a second conductive type dopant, for example, It can be selected from GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like. When the second conductivity type is a P-type semiconductor, the second conductivity type dopant includes a P-type dopant such as Mg and Zn. The second conductive semiconductor layer 119 may be formed as a single layer or multiple layers, but is not limited thereto. The second conductive semiconductor layer 119 may further include a superlattice structure having different materials, but is not limited thereto.

상기 제1도전형 반도체층(115), 상기 활성층(117) 및 상기 제2도전형 반도체층(119)은 발광 구조물(120)로 정의될 수 있다. 또한 상기 제2도전형 반도체층(119) 위에는 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층 예컨대, N형 반도체층이 형성될 수 있다. 이에 따라 상기 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나로 형성될 수 있다. The first conductive type semiconductor layer 115, the active layer 117, and the second conductive type semiconductor layer 119 may be defined as a light emitting structure 120. In addition, a third conductive type semiconductor layer having a polarity opposite to that of the second conductive type, for example, an N type semiconductor layer, may be formed on the second conductive type semiconductor layer 119. Accordingly, the light emitting structure 120 may be formed of at least one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

도 12를 참조하면, 발광 구조물(120)의 일부 영역(A1)에 대해 에칭을 수행하게 된다. 상기 발광 구조물(120)의 일부 영역(A1)은 상기 제1도전형 반도체층(115)이 노출될 수 있으며, 상기 제1도전형 반도체층(115)의 노출 부분은 상기 활성층(117)의 상면보다 낮은 높이로 형성될 수 있다.Referring to FIG. 12, etching is performed on a partial region A1 of the light emitting structure 120. The first conductive type semiconductor layer 115 may be exposed in a partial region A1 of the light emitting structure 120, and an exposed portion of the first conductive type semiconductor layer 115 is a top surface of the active layer 117. It can be formed with a lower height.

상기 에칭 과정은 상기 발광 구조물(120)의 상면 영역에 대해 마스크 패턴으로 마스킹한 다음, 상기 발광 구조물(120)의 일부 영역(A1)에 대해 건식 에칭을 수행하게 된다. 상기 건식 에칭은 ICP(Inductively Coupled Plasma) 장비, RIE(Reactive Ion Etching) 장비, CCP(Capacitive Coupled Plasma) 장비, 및 ECR(Electron Cyclotron Resonance) 장비 중 적어도 하나를 포함한다. 다른 에칭 방식으로서, 습식 에칭을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다. In the etching process, the upper surface area of the light emitting structure 120 is masked with a mask pattern, and then dry etching is performed on a partial area A1 of the light emitting structure 120. The dry etching includes at least one of Inductively Coupled Plasma (ICP) equipment, Reactive Ion Etching (RIE) equipment, Capacitive Coupled Plasma (CCP) equipment, and Electron Cyclotron Resonance (ECR) equipment. As another etching method, it may further include wet etching, but is not limited thereto.

여기서, 상기 발광 구조물(120)의 일부 영역(A1)은 에칭 영역으로서, 임의의 영역으로 설정될 수 있으며, 그 영역(A1)의 개수도 하나 또는 복수로 형성될 수 있다. Here, the partial region A1 of the light emitting structure 120 is an etching region, and may be set as an arbitrary region, and the number of regions A1 may be formed as one or more.

도 13을 참조하면, 상기 발광 구조물(120) 위에 반사 전극층(131)을 형성하게 된다. 상기 반사 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 면적보다 작은 면적으로 형성될 수 있으며, 이는 반사 전극층(131)의 제조 과정에 따른 쇼트를 방지할 수 있다. 여기서, 상기 반사 전극층(131)은 상기 제2도전형 반도체층(119)의 상면 에지로부터 소정 거리(D3) 이격된 영역과 상기 발광 구조물(120)의 일부 영역(A1)에 마스크로 마스킹한 다음, 스퍼터(Sputter) 장비 또는/및 증착 장비로 증착시켜 줄 수 있다. Referring to FIG. 13, a reflective electrode layer 131 is formed on the light emitting structure 120. The reflective electrode layer 131 may be formed in an area smaller than the upper surface area of the second conductive semiconductor layer 119, which may prevent a short circuit due to a manufacturing process of the reflective electrode layer 131. Here, the reflective electrode layer 131 is masked with a mask in a region spaced a predetermined distance D3 from the top edge of the second conductive semiconductor layer 119 and a partial region A1 of the light emitting structure 120 , Sputter (Sputter) equipment or / and deposition equipment can be deposited.

상기 반사 전극층(131)은 적어도 반사율이 70% 이상이거나, 적어도 90% 이상인 금속 물질을 포함할 수 있다.The reflective electrode layer 131 may include a metallic material having a reflectance of at least 70% or more, or at least 90% or more.

상기 반사 전극층(131)은 오믹 접촉층/반사층/확산 방지층/보호층의 구조로 형성되거나, 반사층/확산 방지층/보호층의 구조로 형성되거나, 오믹 접촉층/반사층/보호층의 구조로 형성되거나, 반사층으로 형성될 수 있다. 상기 각 층의 물질 및 두께는 도 9의 설명을 참조하기로 한다.The reflective electrode layer 131 may be formed in a structure of an ohmic contact layer/reflective layer/diffusion prevention layer/protective layer, a reflective layer/diffusion prevention layer/protective layer, or an ohmic contact layer/reflective layer/protective layer. , May be formed as a reflective layer. The material and thickness of each layer will be described with reference to FIG. 9.

여기서, 상기 도 12의 공정과 상기 도 13의 공정의 순서를 변경될 수 있으며, 이에 대해 한정하지는 않는다.Here, the order of the process of FIG. 12 and the process of FIG. 13 may be changed, but is not limited thereto.

도 14를 참조하면, 상기 제1도전형 반도체층(115) 위에 제1전극(135)를 형성하고, 상기 반사 전극층(131) 위에 제2전극(137)을 형성하게 된다. 상기 제1전극(135) 및 제2전극(137)은 전극 형성 영역 이외의 영역을 마스크로 마스킹한 다음, 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1전극(135) 및 제2전극(137)은 Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti 및 이들의 선택적인 합금 중에서 선택적으로 형성될 수 있다. 상기 제1전극(135) 및 제2전극(137)은 다층으로 형성될 수 있으며, 예컨대 상기의 물질을 이용하여 접착층/반사층/확산방지층/본딩층 중 적어도 2층을 포함할 수 있다. 상기 제1전극(135)와 상기 제2전극(137)은 동일 공정으로 동일한 적층 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 14, a first electrode 135 is formed on the first conductive semiconductor layer 115 and a second electrode 137 is formed on the reflective electrode layer 131. The first electrode 135 and the second electrode 137 may be formed by sputtering or/and deposition equipment after masking a region other than the electrode formation region with a mask, but the embodiment is not limited thereto. The first electrode 135 and the second electrode 137 are Cr, Ti, Co, Ni, V, Hf, Ag, Al, Ru, Rh, Pt, Pd, Ni, Mo, W, La, Ta, Ti And selective alloys thereof. The first electrode 135 and the second electrode 137 may be formed in multiple layers, and may include at least two of an adhesive layer/reflective layer/diffusion prevention layer/bonding layer, for example, using the above material. The first electrode 135 and the second electrode 137 may be formed in the same stacked structure through the same process, but the embodiment is not limited thereto.

상기 제2전극(137)은 상기 반사 전극층(131)과 상기 제2도전형 반도체층(119)에 물리적으로 접촉될 수 있다. The second electrode 137 may physically contact the reflective electrode layer 131 and the second conductive semiconductor layer 119.

도 15를 참조하면, 상기 반사 전극층(131) 위에 절연층(133)을 형성하게 된다. 상기 절연층(133)은 스퍼터 또는 증착 방식으로 형성될 수 있다. 상기 절연층(133)은 상기 제1전극(135) 및 상기 제2전극(137)을 제외한 영역 상에 형성되어, 상기 반사 전극층(131) 및 상기 제2도전형 반도체층(119)의 상면, 상기 제1도전형 반도체층(115)의 노출된 영역을 커버하게 된다.Referring to FIG. 15, an insulating layer 133 is formed on the reflective electrode layer 131. The insulating layer 133 may be formed by sputtering or evaporation. The insulating layer 133 is formed on a region excluding the first electrode 135 and the second electrode 137, and is formed on an upper surface of the reflective electrode layer 131 and the second conductive semiconductor layer 119, The exposed area of the first conductive semiconductor layer 115 is covered.

상기 절연층(133)은 Al, Cr, Si, Ti, Zn, Zr과 같은 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함한다. 상기 절연층(133)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 중에서 선택적으로 형성될 수 있다. 상기 절연층(133)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The insulating layer 133 includes an insulating material or insulating resin such as oxides, nitrides, fluorides, and sulfides of materials such as Al, Cr, Si, Ti, Zn, and Zr. The insulating layer 133 may be selectively formed from, for example, SiO 2 , Si 3 N 4 , Al 2 O 3 , and TiO 2 . The insulating layer 133 may be formed as a single layer or multiple layers, but is not limited thereto.

여기서, 도 14의 전극(135,137)의 형성 과정과 도 15의 절연층(133)의 형성 과정은 서로 변경될 수 있다.Here, the process of forming the electrodes 135 and 137 of FIG. 14 and the process of forming the insulating layer 133 of FIG. 15 may be changed from each other.

도 16을 참조하면, 상기 제1전극(135) 위에 제1연결 전극(141)을 본딩하고, 상기 제2전극(137) 위에 제2연결 전극(143)을 본딩하게 된다. 상기 제1 연결 전극(141)는 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제1전극(135) 상에 본딩된다. 상기 제1연결 전극(141)은 상기 제1도전형 반도체층(115)의 상면에 대해 수직한 방향으로 배치될 수 있다. 상기 제2연결 전극(143)은 솔더 볼 또는/및 금속 범프와 같은 전도성 패드를 포함하며, 상기 제2전극(137) 상에 본딩된다. 상기 제2연결 전극(143)은 상기 제2도전형 반도체층(119)의 상면에 대해 수직한 방향으로 배치될 수 있다.Referring to FIG. 16, a first connection electrode 141 is bonded on the first electrode 135 and a second connection electrode 143 is bonded on the second electrode 137. The first connection electrode 141 includes a conductive pad such as a solder ball or/and a metal bump, and is bonded to the first electrode 135. The first connection electrode 141 may be disposed in a direction perpendicular to the upper surface of the first conductive semiconductor layer 115. The second connection electrode 143 includes a conductive pad such as a solder ball or/and a metal bump, and is bonded to the second electrode 137. The second connection electrode 143 may be disposed in a direction perpendicular to the upper surface of the second conductive semiconductor layer 119.

여기서, 상기 제1연결 전극(141)의 두께(H1)는 상기 제2연결 전극(143)의 두께(H2)보다 적어도 길게 형성될 수 있으며, 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 하면은 서로 다른 평면 상에 배치되고, 이들의 상면은 동일한 평면 (즉, 수평 면)상에 배치된다. Here, the thickness H1 of the first connection electrode 141 may be formed to be at least longer than the thickness H2 of the second connection electrode 143, and the first connection electrode 141 and the second connection The lower surfaces of the electrodes 143 are disposed on different planes, and their upper surfaces are disposed on the same plane (ie, horizontal plane).

도 17을 참조하면, 지지 부재(151)는 상기 절연층(133) 위에 스퀴지 또는/및 디스펜싱 방식으로 형성하게 된다. Referring to FIG. 17, the support member 151 is formed on the insulating layer 133 by a squeegee or/and a dispensing method.

상기 지지 부재(151)는 실리콘 또는 에폭시와 같은 수지물 내에 열 확산제를 첨가하여 절연성 지지층으로 형성된다. The support member 151 is formed as an insulating support layer by adding a heat diffusion agent in a resin material such as silicone or epoxy.

상기 열 확산제는 Al, Cr, Si, Ti, Zn, Zr과 같은 물질을 갖는 산화물, 질화물, 불화물, 황화물 중 적어도 하나의 물질 예컨대, 세라믹 재질을 포함할 수 있다. 상기 열 확산제는 소정 크기의 분말 입자, 알갱이, 필러(filler), 첨가제로 정의될 수 있다. The heat diffusion agent may include at least one of oxides, nitrides, fluorides, and sulfides, such as ceramic materials, having materials such as Al, Cr, Si, Ti, Zn, and Zr. The heat spreader may be defined as powder particles, grains, fillers, and additives having a predetermined size.

상기 열 확산제는 세라믹 재질을 포함하며, 상기 세라믹 재질은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함한다. 상기 세라믹 재질은 질화물 또는 산화물과 같은 절연성 물질 중에서 열 전도도가 질화물이나 산화물보다 높은 금속 질화물로 형성될 수 있으며, 상기 금속 질화물은 예컨대, 열 전도도가 140 W/mK 이상의 물질을 포함할 수 있다. 상기 세라믹 재질은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, BN, Si3N4, SiC(SiC-BeO), BeO, CeO, AlN와 같은 세라믹 (Ceramic) 계열일 수 있다. 상기 열 전도성 물질은 C (다이아몬드, CNT)의 성분을 포함할 수 있다. 상기 열 확산제는 상기 지지 부재(151) 내에 1~99Wt/% 정도로 포함될 수 있어, 열 확산 효율을 위해 50% 이상으로 첨가될 수 있다.The heat spreader includes a ceramic material, and the ceramic material includes a low temperature co-fired ceramic (LTCC) or a high temperature co-fired ceramic (HTCC) that is simultaneously fired. The ceramic material may be formed of a metal nitride having a higher thermal conductivity than nitride or oxide among insulating materials such as nitride or oxide, and the metal nitride may include, for example, a material having a thermal conductivity of 140 W/mK or more. The ceramic material is SiO 2 , Si x O y , Si 3 N 4 , Si x N y , SiO x N y , Al 2 O 3 , BN, Si 3 N 4 , SiC (SiC-BeO), BeO, CeO, It may be a ceramic series such as AlN. The thermally conductive material may include a component of C (diamond, CNT). The heat spreading agent may be included in the support member 151 in an amount of about 1 to 99 Wt/% and may be added in an amount of 50% or more for heat diffusion efficiency.

상기 지지 부재(151)는 잉크 또는 페이스트에 고분자 물질을 혼합하여 형성될 수 있으며, 상기 고분자 물질의 혼합 방식은 볼밀, 유성 볼밀, 임펠라 믹싱, Bead Mill, Basket Mill 을 이용한다. 이 경우 고른 분산을 위하여 용매와 분산제가 사용될 수 있으며, 용매는 점도 조절을 위해 첨가되며, 잉크의 경우 3 ~ 400Cps, 페이스트의 경우 1000 ~ 1백만 Cps 가 바람직하다. 또한, 그 종류는 물, 메탄올(Methanol), 에탄올(ethanol), 이소프로판올(isopropanol), 부틸카비톨(butylcabitol), MEK, 톨루엔(toluene), 자일렌(xylene), 디에틸렌글리콜(DiethyleneGlycol; DEG), 포름아미드(Formamide; FA), α-테르핀네올(α-terpineol; TP), γ-부티로락톤(γ-butylrolactone; BL), 메틸셀루로솔브(Methylcellosolve; MCS), 프로필메틸셀루로솔브(Propylmethylcellosolve; PM) 중 단독 또는 복수의 조합을 포함할 수도 있다. 추가적으로 입자간 결합을 증가 시키기 위해, 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl tricholoracetate, Methyl trimethylsilylacetate, Trimethylsilyl propionic acid등의 실란 계열의 첨가물이 들어 갈 수 있다.The support member 151 may be formed by mixing a polymer material with ink or paste, and the mixing method of the polymer material uses a ball mill, planetary ball mill, impeller mixing, bead mill, and basket mill. In this case, a solvent and a dispersant may be used for even dispersion, and the solvent is added to adjust the viscosity, and the ink is preferably 3 to 400 Cps, and the paste is preferably 1000 to 1 million Cps. In addition, the types are water, methanol, ethanol, isopropanol, butylcabitol, MEK, toluene, xylene, and DiethyleneGlycol (DEG). , Formamide (FA), α-terpineol (TP), γ-butyrolactone (BL), methylcellosolve (MCS), propylmethylcellulose Among (Propylmethylcellosolve; PM), single or a combination of plural may be included. To further increase the interparticle bonding, silane-based additives such as 1-Trimethylsilylbut-1-yne-3-ol, Allytrimethylsilane, Trimethylsilyl methanesulfonate, Trimethylsilyl tricholoracetate, Methyl trimethylsilylacetate, and Trimethylsilyl propionic acid may be added.

여기서, 제조 공정 상에서, 솔더 범프와 같은 연결 전극은 미리 제조하여 본딩한 후, 상기 연결 전극의 둘레에 지지 부재를 형성할 수 있다. 반대로 잉크 또는 페이스트와 같은 절연층은 프린트 또는 디스펜싱한 다음, 경화시킨 후, 연결 전극에 상응하는 구멍을 형성한 후, 전도성 재질을 채워 연결 전극을 형성할 수 있다.Here, in the manufacturing process, a connection electrode such as a solder bump may be manufactured and bonded in advance, and then a support member may be formed around the connection electrode. Conversely, the insulating layer such as ink or paste may be printed or dispensed, cured, and then a hole corresponding to the connection electrode is formed, and then a conductive material is filled to form a connection electrode.

상기 지지 부재(151)의 두께는 상기 제1연결 전극(141) 및 제2연결 전극(143)의 상면 높이와 동일한 높이를 갖는 두께로 형성될 수 있다.The thickness of the support member 151 may be formed to have a thickness equal to the height of the top surfaces of the first and second connection electrodes 141 and 143.

상기 지지 부재(151)는 상기 제1연결 전극(141), 상기 제2연결 전극(143), 상기 제1전극(135) 및 상기 제2전극(137)의 둘레에 채워지게 된다. 상기 지지 부재(151)의 상면에는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출된다. The support member 151 is filled around the first connection electrode 141, the second connection electrode 143, the first electrode 135, and the second electrode 137. The upper surfaces of the first connection electrode 141 and the second connection electrode 143 are exposed on the upper surface of the support member 151.

상기 지지 부재(151)는 절연성 지지층으로서, 복수의 연결 전극(141,143)의 둘레를 지지하게 된다. 즉, 상기 복수의 연결 전극(141,143)은 상기 지지 부재(151) 내에 삽입된 형태로 배치된다. The support member 151 is an insulating support layer and supports the circumference of the plurality of connection electrodes 141 and 143. That is, the plurality of connection electrodes 141 and 143 are disposed in a form inserted into the support member 151.

상기 지지 부재(151)의 두께(T1)는 상기 제1연결 전극(141) 및 상기 제2연결 전극(143)의 상면이 노출되는 정도로 형성될 수 있다. The thickness T1 of the support member 151 may be formed such that upper surfaces of the first connection electrode 141 and the second connection electrode 143 are exposed.

상기 지지 부재(151)에 대해 소정 온도 예컨대, 200℃±100℃ 내에서 경화되며, 이러한 경화 온도는 반도체층에 영향을 주지 않는 범위이다.The support member 151 is cured within a predetermined temperature, for example, 200° C.±100° C., and this curing temperature is within a range that does not affect the semiconductor layer.

여기서, 상기 지지 부재(151)를 형성한 후, 상기 지지 부재(151) 내에 연결 전극 구멍을 형성한 후, 상기 제1 및 제2 연결 전극(141,143)을 형성할 수 있다. Here, after forming the support member 151, after forming a connection electrode hole in the support member 151, the first and second connection electrodes 141 and 143 may be formed.

여기서, 상기 기판(111)의 두께는 150㎛ 이상의 두께이거나, 상기 기판(111)의 하면의 폴리싱 과정을 거쳐 30㎛~150㎛ 범위의 두께로 형성될 수 있다. 이는 발광 소자(100) 내에 상기 기판(111)의 반대측에 별도의 지지 부재(151)을 더 구비함으로써, 기판(111)이 광을 방출하는 층으로 사용되므로, 상기 기판(111)의 두께는 더 얇게 가공될 수 있다. 여기서, 상기 지지 부재(151), 상기 제1연결 전극(141) 및 제2연결 전극(143)의 표면을 CMP(chemical mechanical polishing) 공정과 같은 폴리싱 공정을 수행할 수 있다. Here, the thickness of the substrate 111 may be greater than or equal to 150 μm, or may be formed to a thickness ranging from 30 μm to 150 μm through a polishing process on the lower surface of the substrate 111. This is because a separate support member 151 is further provided in the light emitting device 100 on the opposite side of the substrate 111, so that the substrate 111 is used as a layer for emitting light, the thickness of the substrate 111 is further It can be processed thin. Here, a polishing process such as a chemical mechanical polishing (CMP) process may be performed on the surfaces of the support member 151, the first connection electrode 141, and the second connection electrode 143.

도 17과 같이 제조된 발광 소자를 180도 회전 시킨 후, 도 18과 같이 탑재하여 발광 모듈로 이용할 수 있다. 이러한 발광 소자는 웨이퍼 레벨에서 지지 부재로 패키징되며, 개별 칩 단위로 스크라이빙, 브레이킹 또는/및 커팅하여, 도 17과 같은 개별 발광소자(100)로 제공될 수 있다. 상기 발광소자(100)는 도 4 내지 도 8에서 설명한 바와 같이 웨이퍼 레벨에서 패키징됨으로써, 모듈 기판 상에 별도의 와이어 없이 플립 본딩 방식으로 탑재될 수 있다. After rotating the light emitting device manufactured as shown in FIG. 17 by 180 degrees, it may be mounted as shown in FIG. 18 and used as a light emitting module. Such a light-emitting device may be packaged as a support member at a wafer level, and may be provided as an individual light-emitting device 100 as shown in FIG. 17 by scribing, breaking, or/and cutting each chip unit. The light emitting device 100 may be packaged at the wafer level as described with reference to FIGS. 4 to 8, and thus may be mounted on a module substrate in a flip bonding method without a separate wire.

상기 지지 부재(151)의 상면 면적은 상기 기판(111)의 하면 면적보다 동일한 면적일 수 있으며, 그 두께는 상기 각 전극(135,137)의 상면보다 더 높게 형성될 수 있다. The upper surface area of the support member 151 may be the same area as the lower surface area of the substrate 111, and the thickness may be formed higher than the upper surface of each of the electrodes 135 and 137.

도 18은 제1 실시예에 따른 발광소자 패키지에서 사용될 수 있는 발광소자(100)를 나타낸 측 단면도이다. 18 is a side cross-sectional view illustrating a light emitting device 100 that can be used in the light emitting device package according to the first embodiment.

도 18을 참조하면, 발광소자(100)는 상기 지지 부재(151)의 반대측 기판(111)의 표면 즉, 광 출사면에 형성된 형광체층(161)을 포함한다. 상기 형광체층(161)은 형광 필름이거나 도포된 층일 수 있으며, 단층 또는 다층으로 형성될 수 있다. Referring to FIG. 18, the light emitting device 100 includes a phosphor layer 161 formed on a surface of the substrate 111 opposite to the support member 151, that is, a light exit surface. The phosphor layer 161 may be a fluorescent film or a coated layer, and may be formed as a single layer or multiple layers.

상기 형광체층(161)은 투광성 수지층 내에 형광체가 첨가된다. 상기 투광성 수지층은 실리콘 또는 에폭시와 같은 물질을 포함하며, 상기 형광체는 YAG, TAG, Silicate, Nitride, Oxy-nitride 계 물질 중에서 선택적으로 형성될 수 있다. 상기 형광체는 적색 형광체, 황색 형광체, 녹색 형광체 중 적어도 하나를 포함하며, 상기 활성층(115)로부터 방출된 광의 일부를 여기시켜 다른 파장으로 발광하게 된다.In the phosphor layer 161, a phosphor is added to the transparent resin layer. The light-transmitting resin layer includes a material such as silicone or epoxy, and the phosphor may be selectively formed from YAG, TAG, Silicate, Nitride, and Oxy-nitride-based materials. The phosphor includes at least one of a red phosphor, a yellow phosphor, and a green phosphor, and excites a part of light emitted from the active layer 115 to emit light at different wavelengths.

상기 형광체층(161)은 상기 기판(111)의 상면(S1), 상기 기판(111) 및 상기 발광 구조물(120)의 측면(S2)에 형성된다. 상기 형광체층(161)의 두께는 1~100,000㎛로 형성될 수 있으며, 다른 예로서 1~10,000㎛의 두께로 형성될 수 있다. The phosphor layer 161 is formed on the upper surface (S1) of the substrate 111, the substrate 111, and the side surface (S2) of the light emitting structure 120. The phosphor layer 161 may have a thickness of 1 to 100,000 μm, and as another example, the phosphor layer 161 may be formed to a thickness of 1 to 10,000 μm.

상기 형광체층(161)은 서로 다른 형광체층을 포함할 수 있으며, 상기 서로 다른 형광체층은 제1층은 적색, 황색, 녹색 형광체층 어느 한 형광체층이고, 제2층은 상기 제1층 위에 형성되며 상기 제1층과 다른 형광체층으로 형성될 수 있다. 상기 형광체층(161)은 중첩되지 않는 제1영역과 제2영역에 서로 다른 형광체층을 배치할 수 있다. 상기 형광체층(161)과 상기 발광 구조물의 측면에는 보호를 위한 투광성 수지 재질의 보호층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.The phosphor layer 161 may include different phosphor layers, the different phosphor layers include a first layer of a red, yellow, or green phosphor layer, and a second layer is formed on the first layer And may be formed of a phosphor layer different from the first layer. In the phosphor layer 161, different phosphor layers may be disposed in the first region and the second region that do not overlap. A protective layer made of a light-transmitting resin material for protection may be further formed on the phosphor layer 161 and side surfaces of the light emitting structure, but the embodiment is not limited thereto.

도 19는 실시예에 따른 표시 장치의 분해 사시도이다. 19 is an exploded perspective view of a display device according to an exemplary embodiment.

도 19를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 19, a display device 1000 according to an embodiment includes a light guide plate 1041, a light emitting module 1031 providing light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), an optical sheet 1051 on the light guide plate 1041, a display panel 1061 on the optical sheet 1051, the light guide plate 1041, a light emitting module 1031, and a reflective member 1022. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 may be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 serves to diffuse light into a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin series such as PMMA (polymethyl metaacrylate), PET (polyethylene terephthlate), PC (polycarbonate), COC (cycloolefin copolymer), and PEN (polyethylene naphthalate). It may contain one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately acts as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 모듈 기판(1033)과 상기에 개시된 실시 예에 따른 발광소자 패키지(200)를 포함하며, 상기 발광소자 패키지(200)는 상기 모듈 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 다른 예로서, 상기 모듈 기판(1033) 위에는 도 9와 같은 발광소자(100)가 어레이될 수 있다.The light emitting module 1031 may include at least one, and may directly or indirectly provide light from one side of the light guide plate 1041. The light emitting module 1031 includes a module substrate 1033 and a light emitting device package 200 according to the disclosed embodiment, and the light emitting device package 200 is arranged on the module substrate 1033 at predetermined intervals. Can be. As another example, the light emitting device 100 as shown in FIG. 9 may be arrayed on the module substrate 1033.

상기 모듈 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 모듈 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 모듈 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The module substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the module substrate 1033 may include not only a general PCB, but also a metal core PCB (MCPCB, metal core PCB), a flexible PCB (FPCB, flexible PCB), etc., but is not limited thereto. When the light emitting device package 200 is mounted on a side surface of the bottom cover 1011 or on a heat dissipation plate, the module substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 모듈 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 적어도 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 200 may be mounted on the module substrate 1033 so that an emission surface from which light is emitted may be spaced apart from the light guide plate 1041 by a predetermined distance, but the embodiment is not limited thereto. The light emitting device package 200 may directly or indirectly provide light to a light-incident portion that is at least one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 reflects the light incident on the lower surface of the light guide plate 1041 and directs it upward, thereby improving the brightness of the light unit 1050. The reflective member 1022 may be formed of, for example, PET, PC, PVC resin, or the like, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may accommodate the light guide plate 1041, the light emitting module 1031 and the reflective member 1022. To this end, the bottom cover 1011 may include a receiving portion 1012 having a box shape with an open top surface, but is not limited thereto. The bottom cover 1011 may be coupled to the top cover, but the embodiment is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or non-metal material having good thermal conductivity, but is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes first and second substrates made of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, and the structure of the polarizing plate is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 can be applied to various types of portable terminals, monitors of notebook computers, monitors of laptop computers, and televisions.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041, and includes at least one translucent sheet. The optical sheet 1051 may include at least one of, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses incident light, the horizontal or/and vertical prism sheet condenses incident light to a display area, and the brightness enhancement sheet reuses lost light to improve luminance. In addition, a protective sheet may be disposed on the display panel 1061, but the embodiment is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, as an optical member on the light path of the light emitting module 1031, the light guide plate 1041 and the optical sheet 1051 may be included, but the embodiment is not limited thereto.

도 20은 실시예에 따른 표시 장치를 나타낸 도면이다. 20 is a diagram illustrating a display device according to an exemplary embodiment.

도 20을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자(100)가 어레이된 모듈 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 20, the display device 1100 includes a bottom cover 1152, a module substrate 1120 in which the light emitting elements 100 disclosed above are arranged, an optical member 1154, and a display panel 1155 .

상기 모듈 기판(1120)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. 상기 모듈 기판(1120) 위에는 실시 예에 따른 발광소자 패키지(200)가 어레이되거나, 도 9와 같은 발광소자(100)가 어레이 될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The module substrate 1120 and the light emitting device package 200 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit. The light emitting device package 200 according to the embodiment may be arrayed on the module substrate 1120 or the light emitting device 100 as shown in FIG. 9 may be arrayed. The bottom cover 1152 may include an accommodating part 1153, but the embodiment is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses incident light, the horizontal and vertical prism sheets condense incident light into a display area, and the brightness enhancement sheet reuses lost light to improve brightness.

도 21은 실시예에 따른 조명소자를 갖는 조명장치의 분해 사시도이다.21 is an exploded perspective view of a lighting device having a lighting device according to an embodiment.

실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광 소자 패키지를 포함할 수 있다.The lighting device according to the embodiment may include a cover 2100, a light source module 2200, a radiator 2400, a power supply unit 2600, an inner case 2700, and a socket 2800. In addition, the lighting device according to the embodiment may further include one or more of a member 2300 and a holder 2500. The light source module 2200 may include a light emitting device or a light emitting device package according to the embodiment.

예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합되고, 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.For example, the cover 2100 may have a shape of a bulb or a hemisphere, and may be provided in a shape with a hollow and an open portion. The cover 2100 may be optically coupled to the light source module 2200 and may be coupled to the radiator 2400. The cover 2100 may have a coupling portion coupled to the radiator 2400.

상기 커버(2100)의 내면에는 확산재를 갖는 유백색 도료가 코팅될 수 있다. 이러한 유백색 재료를 이용하여 상기 광원 모듈(2200)로부터의 빛을 산란 및 확산되어 외부로 방출시킬 수 있다. The inner surface of the cover 2100 may be coated with a milky white paint having a diffusion material. Using such a milky material, light from the light source module 2200 may be scattered and diffused to be emitted to the outside.

상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.The material of the cover 2100 may be glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like. Here, polycarbonate is excellent in light resistance, heat resistance, and strength. The cover 2100 may be transparent or opaque so that the light source module 2200 is visible from the outside. The cover 2100 may be formed through blow molding.

상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 발광 소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.The light source module 2200 may be disposed on one surface of the radiator 2400. Accordingly, heat from the light source module 2200 is conducted to the radiator 2400. The light source module 2200 may include a light emitting element 2210, a connection plate 2230, and a connector 2250.

상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 조명소자(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 조명소자(2210)의 기판 및 커넥터(2250)와 대응된다.The member 2300 is disposed on the upper surface of the radiator 2400 and has guide grooves 2310 into which a plurality of lighting elements 2210 and a connector 2250 are inserted. The guide groove 2310 corresponds to the substrate and the connector 2250 of the lighting device 2210.

상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.The surface of the member 2300 may be coated or coated with a white paint. The member 2300 reflects light reflected on the inner surface of the cover 2100 and returning toward the light source module 2200 toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting device according to the embodiment.

상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.The member 2300 may be made of an insulating material, for example. The connection plate 2230 of the light source module 2200 may include an electrically conductive material. Accordingly, electrical contact may be made between the radiator 2400 and the connection plate 2230. The member 2300 is made of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400. The radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.

상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.The holder 2500 blocks the receiving groove 2719 of the insulating part 2710 of the inner case 2700. Accordingly, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed. The holder 2500 has a guide protrusion 2510. The guide protrusion 2510 may have a hole through which the protrusion 2610 of the power supply unit 2600 passes.

상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.The power supply unit 2600 processes or converts an electrical signal provided from the outside and provides it to the light source module 2200. The power supply unit 2600 is accommodated in the storage groove 2719 of the inner case 2700 and is sealed inside the inner case 2700 by the holder 2500.

상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.The power supply unit 2600 may include a protrusion 2610, a guide portion 2630, a base 2650, and an extension 2670.

상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.The guide portion 2630 has a shape protruding outward from one side of the base 2650. The guide part 2630 may be inserted into the holder 2500. A number of components may be disposed on one surface of the base 2650. The plurality of components may include, for example, a direct current converter, a driving chip that controls driving of the light source module 2200, an electrostatic discharge (ESD) protection element for protecting the light source module 2200, and the like. It is not limited to.

상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)는 전선을 통해 소켓(2800)에 전기적으로 연결될 수 있다.The extension part 2670 has a shape protruding outward from the other side of the base 2650. The extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside. For example, the extension part 2670 may be provided equal to or smaller than the width of the connection part 2750 of the inner case 2700. The extension part 2670 may be electrically connected to the socket 2800 through an electric wire.

상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.The inner case 2700 may include a molding unit together with the power supply unit 2600 therein. The molding part is a part where the molding liquid is solidified, and allows the power supply part 2600 to be fixed inside the inner case 2700.

상기한 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment can be implemented by combining or modifying other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Accordingly, contents related to such combinations and modifications should be interpreted as being included in the scope of the present invention.

이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments have been described above, these are only examples and do not limit the present invention, and those of ordinary skill in the field to which the present invention belongs are not illustrated above within the scope not departing from the essential characteristics of the present embodiment. It will be seen that various modifications and applications are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be construed as being included in the scope of the present invention defined in the appended claims.

10: 투명커버 11: 캐비티
20: 충진재 30: 절연물질층
41: 제1리드전극 42: 제2리드전극
100: 발광소자 200: 발광소자 패키지
10: transparent cover 11: cavity
20: filler 30: insulating material layer
41: first lead electrode 42: second lead electrode
100: light emitting device 200: light emitting device package

Claims (7)

하부에 캐비티가 형성된 투명기판;
상기 캐비티 내에 배치된 발광소자;
상기 발광소자와 상기 투명기판 사이에 형광체층;
상기 발광소자 및 상기 형광체층 사이를 채우는 충진재; 및
상기 투명기판 및 발광소자 아래에 배치되어 상기 발광소자와 전기적으로 연결되는 제1,2리드전극을 포함하고,
상기 캐비티의 수평 방향 너비는 상기 발광소자의 상면에서 하면 방향으로 갈수록 커지고,
상기 형광체층은 상기 캐비티의 내면 전체 영역을 커버하며 배치되고,
상기 캐비티의 내면 상에 배치된 형광체층의 수평 방향 간격은 상기 발광소자의 상면에서 하면 방향으로 갈수록 커지고,
상기 발광소자의 상면은 상기 형광체층과 직접 접촉하고,
상기 충진재는 상기 발광소자의 상면과 이격되며 상기 발광소자의 측면 상에만 배치되고,
상기 발광소자의 측면은 상기 충진재에 의해 상기 형광체층과 이격되고,
상기 충진재의 하면, 상기 형광체층의 하면 및 상기 투명기판의 하면은 동일한 수평면상에 배치되는 발광소자 패키지.
A transparent substrate having a cavity formed at the lower portion;
A light emitting device disposed in the cavity;
A phosphor layer between the light emitting device and the transparent substrate;
A filler filling between the light emitting device and the phosphor layer; And
And first and second lead electrodes disposed under the transparent substrate and the light emitting device and electrically connected to the light emitting device,
The width of the cavity in the horizontal direction increases from the upper surface to the lower surface of the light emitting device,
The phosphor layer is disposed to cover the entire inner surface of the cavity,
The horizontal distance between the phosphor layers disposed on the inner surface of the cavity increases from the upper surface to the lower surface of the light emitting device,
The upper surface of the light emitting device is in direct contact with the phosphor layer,
The filler is spaced apart from the upper surface of the light emitting device and disposed only on the side surface of the light emitting device,
The side of the light emitting device is spaced apart from the phosphor layer by the filler,
A light emitting device package wherein a lower surface of the filler, a lower surface of the phosphor layer, and a lower surface of the transparent substrate are disposed on the same horizontal surface.
삭제delete 삭제delete 삭제delete 제 1항에 있어서,
상기 투명기판 및 충진재와 상기 제1,2리드전극 사이에 배치되는 절연물질층을 더 포함하는 발광소자 패키지.
The method of claim 1,
A light emitting device package further comprising an insulating material layer disposed between the transparent substrate and the filler and the first and second lead electrodes.
제 1항에 있어서,
상기 투명기판은 상면이 평평한 발광소자 패키지.
The method of claim 1,
The transparent substrate is a light emitting device package having a flat top surface.
제 1항에 있어서,
상기 발광소자는,
기판;
상기 기판 아래에, 제1도전형 반도체층; 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조물;
상기 제1도전형 반도체층 아래에 제1전극;
상기 제2도전형 반도체층 아래에 배치된 반사 전극층;
상기 반사 전극층 아래에 제2전극;
상기 제1도전형 반도체층 및 상기 반사 전극층의 아래에 배치되며 상기 제1 및 제2전극의 둘레에 배치된 지지 부재;
상기 지지 부재 내에 적어도 일부가 배치되며 상기 제1전극 아래에 형성된 제1연결 전극; 및
상기 지지 부재 내에 적어도 일부가 배치되며 상기 제2전극 아래에 형성된 제2연결 전극을 포함하는 발광소자 패키지.
The method of claim 1,
The light emitting device,
Board;
A first conductive type semiconductor layer under the substrate; A second conductive semiconductor layer; A light emitting structure including an active layer between the first conductive type semiconductor layer and the second conductive type semiconductor layer;
A first electrode under the first conductive semiconductor layer;
A reflective electrode layer disposed under the second conductive semiconductor layer;
A second electrode under the reflective electrode layer;
A support member disposed below the first conductive semiconductor layer and the reflective electrode layer and disposed around the first and second electrodes;
A first connection electrode disposed at least partially in the support member and formed under the first electrode; And
A light emitting device package comprising at least a portion of the support member and a second connection electrode formed under the second electrode.
KR1020140068228A 2014-06-05 2014-06-05 Light emitting device package KR102175343B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140068228A KR102175343B1 (en) 2014-06-05 2014-06-05 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140068228A KR102175343B1 (en) 2014-06-05 2014-06-05 Light emitting device package

Publications (2)

Publication Number Publication Date
KR20150140045A KR20150140045A (en) 2015-12-15
KR102175343B1 true KR102175343B1 (en) 2020-11-06

Family

ID=55021110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140068228A KR102175343B1 (en) 2014-06-05 2014-06-05 Light emitting device package

Country Status (1)

Country Link
KR (1) KR102175343B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146942A (en) * 2010-12-24 2012-08-02 Citizen Holdings Co Ltd Semiconductor light emitting device and manufacturing method of the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060036937A (en) * 2004-10-26 2006-05-03 루미마이크로 주식회사 Light emitting device having lens coated with color-conversion layer and manufacturing method thereof
KR101900276B1 (en) * 2012-01-04 2018-09-20 엘지이노텍 주식회사 Light emitting device and light emitting apparatus having the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146942A (en) * 2010-12-24 2012-08-02 Citizen Holdings Co Ltd Semiconductor light emitting device and manufacturing method of the same

Also Published As

Publication number Publication date
KR20150140045A (en) 2015-12-15

Similar Documents

Publication Publication Date Title
KR101969334B1 (en) Light emitting device and light emitting apparatus having the same
US9673366B2 (en) Light emitting device and light emitting apparatus
TWI606618B (en) Light emitting device
KR101028327B1 (en) Light emitting device, fabrication method of light emitting device, and light emitting device package
KR101210028B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
EP2787542A2 (en) Light emitting diode
KR20130014254A (en) Light emitting device package and lighting system having the same
KR101262509B1 (en) Light emitting device, light emitting module and fabricating method for light emitting device
KR101940617B1 (en) Light emitting device package and light emitting module
KR20130080301A (en) Light emitting device and light emitting apparatus having the same
KR20130079940A (en) Light emitting device and lighting system having the same
KR101858254B1 (en) Light emitting device, light emitting apparatus and fabricating method for light emitting device
KR101895297B1 (en) Light emitting device and light emitting apparatus having the same
KR102175338B1 (en) Light emitting device package
KR101896690B1 (en) Light emitting device and light emitting device package
KR101901845B1 (en) Light emitting device and light emitting device package and light emitting module
KR101901850B1 (en) Light emitting device and light emitting device package and light emitting module
KR102175335B1 (en) Light emitting device
KR101900269B1 (en) Light emitting device and light emitting apparatus having the same
KR102175343B1 (en) Light emitting device package
KR101961307B1 (en) Light emitting device, light emitting device package, and light unit
KR101901839B1 (en) Light emitting device, light emitting devicd package and light emitting module
KR20120087038A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant