KR20120087038A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20120087038A
KR20120087038A KR1020110008476A KR20110008476A KR20120087038A KR 20120087038 A KR20120087038 A KR 20120087038A KR 1020110008476 A KR1020110008476 A KR 1020110008476A KR 20110008476 A KR20110008476 A KR 20110008476A KR 20120087038 A KR20120087038 A KR 20120087038A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
conductive
light
emitting structure
Prior art date
Application number
KR1020110008476A
Other languages
Korean (ko)
Other versions
KR101795026B1 (en
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110008476A priority Critical patent/KR101795026B1/en
Publication of KR20120087038A publication Critical patent/KR20120087038A/en
Application granted granted Critical
Publication of KR101795026B1 publication Critical patent/KR101795026B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B22CASTING; POWDER METALLURGY
    • B22CFOUNDRY MOULDING
    • B22C9/00Moulds or cores; Moulding processes
    • B22C9/06Permanent moulds for shaped castings
    • B22C9/067Venting means for moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

PURPOSE: A light emitting device is provided to improve the light brightness of a single wavelength band which is emitted from a single light emitting device. CONSTITUTION: A conductive layer(110) is formed on a supporting member(115). A plurality of light emitting structure layers(120) is formed on the conductive layer to be vertically corresponded. Bonding layers(127,137) are formed on a partial region between the plurality of light emitting structure layers. Light transmissive support layers(125,135) are formed between at least one of the plurality of light emitting structure layers and the bonding layer. A protective layer(117) is formed at the circumference of a lower side of the light emitting structure layer.

Description

발광 소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시 예는 발광 소자, 발광 소자 패키지 및 조명 시스템에 관한 것이다.Embodiments relate to a light emitting device, a light emitting device package, and an illumination system.

Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.Group III-V nitride semiconductors are spotlighted as core materials of light emitting devices such as light emitting diodes (LEDs) or laser diodes (LDs) due to their physical and chemical properties. Ⅲ-Ⅴ nitride semiconductor is made of a semiconductor material having a compositional formula of normal In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1).

발광 다이오드(Light Emitting Diode: LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.Light emitting diodes (LEDs) are a type of semiconductor device that transmits and receives signals by converting electricity into infrared rays or light using characteristics of a compound semiconductor.

이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키 패드 발광부, 전광판, 조명 장치, 표시장치 등 각종 제품의 광원으로 응용되고 있다. LEDs or LDs using such nitride semiconductor materials are widely used in light emitting devices for obtaining light, and have been applied as light sources for various products such as keypad light emitting units, electronic displays, lighting devices, and display devices of mobile phones.

실시 예는 전극과 지지 부재 사이에 복수의 활성층을 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a plurality of active layers between an electrode and a support member.

실시 예는 전극과 지지 부재 사이에 복수의 발광 구조층을 갖는 발광 소자를 제공한다.The embodiment provides a light emitting device having a plurality of light emitting structure layers between an electrode and a support member.

실시 예는 지지 부재 상에 적어도 2개의 발광 구조층이 적층된 발광 소자를 제공한다.The embodiment provides a light emitting device in which at least two light emitting structure layers are stacked on a support member.

실시 예는 상기의 발광 소자를 구비한 발광 소자 패키지 및 조명 시스템을 제공한다.The embodiment provides a light emitting device package and a lighting system including the light emitting device.

실시 예에 따른 발광 소자는, 지지부재; 상기 지지부재 위에 전도층; 상기 전도층 위에 수직 방향으로 서로 대응되게 배치된 복수의 발광 구조층; 상기 복수의 발광 구조층 사이의 일부 영역에 배치된 본딩층; 상기 복수의 발광 구조층 중 적어도 하나와 상기 본딩층 사이에 투광성 지지층; 및 상기 복수의 발광 구조층 위에 전극을 포함한다. The light emitting device according to the embodiment, the support member; A conductive layer on the support member; A plurality of light emitting structure layers disposed corresponding to each other in the vertical direction on the conductive layer; A bonding layer disposed in a partial region between the plurality of light emitting structure layers; A translucent support layer between at least one of the plurality of light emitting structure layers and the bonding layer; And an electrode on the plurality of light emitting structure layers.

실시 예에 따른 발광 소자 패키지는, 몸체; 몸체 위에 복수의 리드 전극; 상기 리드 전극 중 적어도 하나의 리드 전극 위에 탑재되고 다른 리드 전극과 전기적으로 연결된 발광 소자; 및 상기 발광 소자를 덮는 몰딩 부재를 포함하며, 상기 발광 소자는, 지지부재; 상기 지지부재 위에 전도층; 상기 전도층 위에 수직 방향으로 서로 대응되게 배치된 복수의 발광 구조층; 상기 복수의 발광 구조층 사이의 일부 영역에 배치된 본딩층; 상기 복수의 발광 구조층 중 적어도 하나와 상기 본딩층 사이에 투광성 지지층; 및 상기 복수의 발광 구조층 위에 전극을 포함한다. The light emitting device package according to the embodiment includes a body; A plurality of lead electrodes on the body; A light emitting device mounted on at least one of the lead electrodes and electrically connected to the other lead electrode; And a molding member covering the light emitting element, wherein the light emitting element comprises: a support member; A conductive layer on the support member; A plurality of light emitting structure layers disposed corresponding to each other in the vertical direction on the conductive layer; A bonding layer disposed in a partial region between the plurality of light emitting structure layers; A translucent support layer between at least one of the plurality of light emitting structure layers and the bonding layer; And an electrode on the plurality of light emitting structure layers.

실시 예는 광 효율이 개선된 발광 소자를 제공할 수 있다.The embodiment can provide a light emitting device having improved light efficiency.

실시 예는 하나의 발광 소자로부터 방출된 단일 파장 대역의 광도를 개선시켜 줄 수 있다.The embodiment can improve the luminous intensity of a single wavelength band emitted from one light emitting device.

실시 예는 하나의 발광 소자로부터 적어도 2컬러 대역의 파장을 방출하는 효과가 있다.The embodiment has the effect of emitting a wavelength of at least two color bands from one light emitting device.

도 1은 제1실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 2는 실시 예에 있어서, 발광 구조층의 다른 예를 나타낸 도면이다.
도 3은 실시 예에 있어서, 발광 구조층의 다른 구조를 나타낸 도면이다.
도 4는 실시 예에 있어서, 발광 구조층의 광 추출 구조를 나타낸 도면이다.
도 5는 실시 예의 발광부에 있어서, 복수의 광 추출 구졸르 나타낸 도면이다.
도 6의 (A)~(D)는 실시 예에 있어서, 본딩층과 연결 전극의 다른 예들을 나타낸 도면이다.
도 7 내지 21은 도 1의 발광 소자의 제조과정을 나타낸 도면이다.
도 22는 제2실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 23은 제3실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 24은 실시 예에 따른 발광 소자 패키지를 나타낸 측 단면도이다.
도 25는 실시 예에 따른 표시 장치를 나타낸 도면이다.
도 26은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 27은 실시 예에 따른 조명 장치를 나타낸 도면이다.
1 is a side sectional view showing a light emitting device according to the first embodiment.
2 is a view showing another example of a light emitting structure layer in the embodiment.
3 is a view showing another structure of the light emitting structure layer in the embodiment.
4 is a view showing a light extraction structure of the light emitting structure layer in the embodiment.
5 is a view illustrating a plurality of light extraction guzole in the light emitting unit of the embodiment.
6A to 6D are views showing other examples of the bonding layer and the connection electrode in the embodiment.
7 to 21 are views illustrating a manufacturing process of the light emitting device of FIG. 1.
22 is a side sectional view showing a light emitting device according to the second embodiment.
23 is a side sectional view showing a light emitting device according to the third embodiment.
24 is a side cross-sectional view showing a light emitting device package according to the embodiment.
25 is a diagram illustrating a display device according to an exemplary embodiment.
26 is a diagram illustrating another example of a display device according to an exemplary embodiment.
27 is a diagram illustrating a lighting device according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. In the description of an embodiment, each layer (film), region, pattern or structure is formed to be "on" or "under" the substrate, each layer (film), region, pad or pattern. In the case described, "on" and "under" include both the meanings of "directly" and "indirectly". In addition, the criteria for the top or bottom of each layer will be described with reference to the drawings.

이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
Hereinafter, exemplary embodiments will be described with reference to the accompanying drawings. The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

도 1은 제1실시 예에 따른 발광소자를 나타낸 단면도이다.1 is a cross-sectional view illustrating a light emitting device according to a first embodiment.

도 1을 참조하면, 발광소자(100)는 지지 부재(115), 전도층(110), 제1발광 구조층(120), 제2발광 구조층(130), 연결 전극(126,136), 본딩층(127,137), 전극층(138), 전극(139), 및 투광성 지지층(125,135)을 포함한다.Referring to FIG. 1, the light emitting device 100 includes a support member 115, a conductive layer 110, a first light emitting structure layer 120, a second light emitting structure layer 130, connection electrodes 126 and 136, and a bonding layer. 127, 137, electrode layer 138, electrodes 139, and translucent support layers 125, 135.

상기 발광 소자(100)는 적어도 2개의 발광부(A1,A2)를 포함하며, 각 발광부(A1,A2) 중 적어도 하나는 적어도 하나의 발광 구조층 예컨대, 활성층을 포함하는 구조층을 포함할 수 있다.The light emitting device 100 may include at least two light emitting parts A1 and A2, and at least one of each light emitting part A1 and A2 may include a structure layer including at least one light emitting structure layer, for example, an active layer. Can be.

상기 발광 소자(100)는 적어도 2개의 발광 구조층(120,130)을 포함하며, 상기 적어도 2개의 발광 구조층(120,130)은 수직 방향으로 서로 대응되는 구조로 결합될 수 있다. 상기 적어도 2개의 발광 구조층(120,130)은 동일한 컬러의 파장 대역 또는 서로 다른 컬러의 파장 대역을 포함하며, 상기 파장 대역은 가시 광선 대역 및 자외선 대역 중 적어도 하나를 포함한다. The light emitting device 100 may include at least two light emitting structure layers 120 and 130, and the at least two light emitting structure layers 120 and 130 may be combined in a structure corresponding to each other in a vertical direction. The at least two light emitting structure layers 120 and 130 include a wavelength band of the same color or a wavelength band of different colors, and the wavelength band includes at least one of a visible light band and an ultraviolet band.

상기 적어도 2개의 발광 구조층(120,130)의 너비는 동일한 너비이거나 서로 다른 너비일 수 있으며, 바람직하게 제1발광 구조층(120)의 너비 보다는 제2발광 구조층(130)의 너비가 적어도 좁게 형성될 수 있으며, 이에 대해 한정하지는 않는다. Widths of the at least two light emitting structure layers 120 and 130 may be the same or different widths, preferably, the width of the second light emitting structure layer 130 is at least narrower than the width of the first light emitting structure layer 120. But it is not limited thereto.

상기 제1발광부(A1)는 지지부재(115)부터 제1본딩층(127)까지 포함하며, 상기 제2발광부(A2)는 제2본딩층(137)부터 전극(139)까지를 포함할 수 있다.The first light emitting part A1 includes the support member 115 to the first bonding layer 127, and the second light emitting part A2 includes the second bonding layer 137 to the electrode 139. can do.

상기 지지부재(115)는 베이스측에 배치되며, 전도성 재질을 포함할 수 있다. 상기 지지 부재(115)는 예컨대, Cu, Au, Ni, Mo, Ag, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Cu-W, 캐리어 웨이퍼(Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중에서 선택적으로 형성될 수 있다. The support member 115 is disposed on the base side and may include a conductive material. The support member 115 may be formed of, for example, Cu, Au, Ni, Mo, Ag, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Cu-W, carrier wafers (Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, etc.) may be selectively formed.

상기 지지 부재(115)는 전해 도금 방식으로 형성되거나, 본딩 방식 또는 시트 형태로 접착될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지부재(115)는 전원을 공급해 주는 경로 및 방열 경로로 이용될 수 있다. 상기 지지부재(115)는 발광 소자의 전체를 지지하게 되며, 그 두께는 30~500㎛로 형성될 수 있다.The support member 115 may be formed by an electroplating method, or bonded in a bonding method or a sheet form, but is not limited thereto. The support member 115 may be used as a path for supplying power and a heat radiation path. The support member 115 supports the entire light emitting device, and may have a thickness of 30 to 500 μm.

상기 지지부재(115)는 전도성 부재가 아닌, ZnO, Al2O3 물질과 같은 절연성 지지 부재로 형성될 수 있다.The support member 115 may be formed of an insulating support member such as ZnO and Al 2 O 3 materials instead of the conductive member.

상기 지지부재(110) 위에는 적어도 하나의 전도층(110)이 배치될 수 있으며, 바람직하게 복수의 전도층(110)이 배치된다.At least one conductive layer 110 may be disposed on the support member 110, and a plurality of conductive layers 110 may be disposed.

상기 복수의 전도층(110)은 제1전도층(111), 제2전도층(112), 제3전도층(113), 제4전도층(114)을 포함한다. 상기 제1전도층(111)은 상기 발광 구조층(120)의 하층에 오믹 접촉될 수 있다. 상기 제1전도층(111)은 오믹층으로 배치될 수 있으며, 이에 대해 한정하지는 않는다.The plurality of conductive layers 110 includes a first conductive layer 111, a second conductive layer 112, a third conductive layer 113, and a fourth conductive layer 114. The first conductive layer 111 may be in ohmic contact with a lower layer of the light emitting structure layer 120. The first conductive layer 111 may be disposed as an ohmic layer, but is not limited thereto.

상기 제1전도층(111)은 투광성 산화물 또는/및 질화물 계열을 포함할 수 있으며, 예컨대 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrOx, RuOx 중 적어도 하나를 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 제1전도층(111)은 In, Zn, Sn, Pt, Ag, Ni, Au, Hf 및 이들의 선택적인 조합으로 구성된 금속 물질로 형성될 수 있다. 다른 예로서, 상기 제1전도층(111)은 상기 투광성 산화물과 상기 금속 물질을 이용하여 다층 구조로 형성될 수 있으며, 예컨대 RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 등과 같은 적층 구조로 형성될 수 있다. 상기 제1전도층(111)은 광 투과율이 50% 이상일 수 있으며, 바람직하게 80% 이상일 수 있다. 상기 제1전도층(111) 내에는 일부 영역에 쇼트키 물질 또는 절연 물질이 더 배치될 수 있으며, 상기 영역은 상기 제1연결 전극(126)과 수직 방향으로 대응되는 영역에 배치될 수 있다.The first conductive layer 111 may include a light-transmitting oxide or / and nitride series, for example, Indium Tin Oxide (ITO), Indium zinc oxide (IZO), IZO Nitride (IZON), Aluminum Zinc Oxide (AZO), Monolayer using at least one of indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), antimony tin oxide (ATO), IrO x , and RuOx Or may be formed in multiple layers. The first conductive layer 111 may be formed of a metal material including In, Zn, Sn, Pt, Ag, Ni, Au, Hf, and a selective combination thereof. As another example, the first conductive layer 111 may be formed in a multilayer structure using the light transmitting oxide and the metal material, for example, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO. It may be formed in a laminated structure such as. The first conductive layer 111 may have a light transmittance of 50% or more, preferably 80% or more. A schottky material or an insulating material may be further disposed in a portion of the first conductive layer 111, and the region may be disposed in a region corresponding to the first connection electrode 126 in a vertical direction.

상기 제2전도층(112)은 상기 제1전도층(111) 아래에 배치되며, 상기 제1전도층(111)보다 적어도 두껍게 형성될 수 있다. 상기 제2전도층(112)은 상기 제1전도층(111)의 너비보다 좁거나 넓을 수 있으며, 이에 대해 한정하지는 않는다.The second conductive layer 112 may be disposed under the first conductive layer 111 and may be formed at least thicker than the first conductive layer 111. The second conductive layer 112 may be narrower or wider than the width of the first conductive layer 111, but is not limited thereto.

상기 제2전도층(112)는 상기 지지 부재(115)와 상기 제1전도층(111) 사이에 배치될 수 있으며, 입사되는 광을 효율적으로 반사시켜 줄 수 있다. 상기 제2전도층(112)은 반사층을 포함하며, 바람직하게 적어도 하나의 고 반사 금속층을 포함할 수 있다. 상기 제2전도층(112)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 상기 제2전도층(112)은 50% 이상의 반사율을 갖는 금속을 포함할 수 있으며, 바람직하게 90% 이상의 반사율을 갖는 금속을 포함할 수 있다.The second conductive layer 112 may be disposed between the support member 115 and the first conductive layer 111 and may efficiently reflect incident light. The second conductive layer 112 includes a reflective layer, and may preferably include at least one high reflective metal layer. The second conductive layer 112 may be formed of a material consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a combination thereof. The second conductive layer 112 may include a metal having a reflectance of 50% or more, and may preferably include a metal having a reflectance of 90% or more.

상기 제2전도층(112) 아래에는 제3전도층(113)이 배치되며, 상기 제3전도층(113)은 상기 제2전도층(112)와 지지 부재(115) 사이에 배치될 수 있다. 상기 제3전도층(113)은 상기 제2전도층(112)과 상기 지지 부재(115) 사이에 베리어층으로 사용될 수 있다. 상기 제3전도층(113)은 Ni, Pt, Ti, W, V, Fe, Mo 중에 하나 이상으로 이루어질 수 있으며, 단층 또는 다층으로 형성될 수 있다. A third conductive layer 113 may be disposed below the second conductive layer 112, and the third conductive layer 113 may be disposed between the second conductive layer 112 and the support member 115. . The third conductive layer 113 may be used as a barrier layer between the second conductive layer 112 and the support member 115. The third conductive layer 113 may be formed of one or more of Ni, Pt, Ti, W, V, Fe, and Mo, and may be formed in a single layer or multiple layers.

상기 제3전도층(113)의 외측은 보호층(117) 아래에 연장될 수 있다. 상기 상기 제2전도층(112)이 상기 보호층(117) 아래까지 연장될 수 있으며, 상기 제3전도층(113)의 외측은 상기 제2전도층(112)의 아래에 배치될 수 있다. The outer side of the third conductive layer 113 may extend below the protective layer 117. The second conductive layer 112 may extend below the protective layer 117, and an outer side of the third conductive layer 113 may be disposed below the second conductive layer 112.

상기 제4전도층(114)은 본딩층 또는 씨드층으로 사용될 수 있다. 상기 제4전도층(114)은 In, Sn, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수도 있다.The fourth conductive layer 114 may be used as a bonding layer or a seed layer. The fourth conductive layer 114 is In, Sn, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd , Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al -Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu It may be formed of a layer containing any one or two or more of -Cu 2 O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni.

상기 제4전도층(114)는 상기 제3전도층(113)과 상기 지지 부재(115) 사이에 배치되며 접착력을 강화시켜 줄 수 있다. 상기 제3전도층(113) 및 제4전도층(114) 중 적어도 한 층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
The fourth conductive layer 114 may be disposed between the third conductive layer 113 and the support member 115 to strengthen the adhesive force. At least one of the third conductive layer 113 and the fourth conductive layer 114 may not be formed, but is not limited thereto.

상기 보호층(117)은 상기 발광 구조층(120)의 하면 둘레에 배치된다. 상기 보호층(117)은 발광 구조층의 둘레에 배치된 채널층으로 정의될 수 있으며, 이에 대해 한정하지는 않는다. 상기 보호층(117)은 투광성 물질을 포함하며, 바람직하게 전도성 물질 또는 절연성 물질로 형성될 수 있다. 상기 보호층(117)은 예컨대 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. The passivation layer 117 is disposed around the bottom surface of the light emitting structure layer 120. The protective layer 117 may be defined as a channel layer disposed around the light emitting structure layer, but is not limited thereto. The protective layer 117 includes a light transmissive material, and may be preferably formed of a conductive material or an insulating material. The protective layer 117 may be formed of, for example, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZON), aluminum zinc oxide (AZO), indium zinc tin oxide (IZTO), or indium aluminum zinc oxide (IZO). , Optionally, indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), antimony tin oxide (ATO), SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2, etc. It may be formed, but not limited thereto.

상기 보호층(117)의 내측부는 상기 발광 구조층(120)의 아래에 배치되며, 외측부는 상기 발광 구조층(120)의 측면으로부터 외측 방향으로 더 연장된다.
An inner portion of the protective layer 117 is disposed below the light emitting structure layer 120, and an outer portion thereof further extends outward from a side surface of the light emitting structure layer 120.

상기 제1발광 구조층(120)은 복수의 화합물 반도체층을 포함하며, 예컨대 III족-V족 화합물 반도체를 포함한다. 상기 제1발광 구조층(120)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, 바람직하게 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. The first light emitting structure layer 120 includes a plurality of compound semiconductor layers, for example, a group III-V compound semiconductor. The first light emitting structure layer 120 is, for example, GaN, AlN, AlGaN, InGaN , InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and can be selected from AlGaInP, preferably In x Al y Ga 1 - and a semiconductor material having a compositional formula of x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).

상기 제1발광 구조층(120)은 제1도전형 도펀트가 도핑된 제1도전형 반도체층(121), 제1활성층(122) 및 제2도전형 도펀트가 도핑된 제2도전형 반도체층(123)을 포함한다. 각 층 사이에는 다른 층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. The first light emitting structure layer 120 may include a first conductive semiconductor layer 121 doped with a first conductive dopant, a first active layer 122, and a second conductive semiconductor layer doped with a second conductive dopant ( 123). Other layers may be further arranged between each layer, but not limited thereto.

제1도전형 반도체층(121) 아래에는 제1활성층(122)이 배치되며, 상기 제1활성층(122) 아래에는 제2도전형 반도체층(123)이 배치될 수 있다. 여기서, 상기 제1도전형 반도체층(121)은 n형 반도체층이며, 상기 n형 반도체층은 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함할 수 있으며, 상기 제2도전형 반도체층(122)은 p형 반도체층이며, 상기 p형 반도체층은 Mg, Zn 등과 같은 P형 도펀트를 포함할 수 있다. 다른 예로서, 상기 제1도전형 반도체층은 p형 반도체층, 상기 제2도전형 반도체층은 n형 반도체층일 수 있다. The first active layer 122 may be disposed under the first conductive semiconductor layer 121, and the second conductive semiconductor layer 123 may be disposed under the first active layer 122. Here, the first conductive semiconductor layer 121 is an n-type semiconductor layer, the n-type semiconductor layer may include an N-type dopant, such as Si, Ge, Sn, Se, Te, and the like, the second conductive type The semiconductor layer 122 is a p-type semiconductor layer, and the p-type semiconductor layer may include a P-type dopant such as Mg and Zn. As another example, the first conductive semiconductor layer may be a p-type semiconductor layer, and the second conductive semiconductor layer may be an n-type semiconductor layer.

상기 제1활성층(122)은 단일 양자 우물 구조, 다중 양자우물 구조, 양자선(Quantum wire)구조, 및 양자점(Quantum dot)구조 중 적어도 하나를 포함할 수 있다. 상기 제1활성층(122)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층을 포함하며, 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식으로 형성되며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식으로 형성된다.The first active layer 122 may include at least one of a single quantum well structure, a multiple quantum well structure, a quantum wire structure, and a quantum dot structure. The first active layer 122 is a Group III -5-group using a compound semiconductor material of the element comprising a well layer and a barrier layer, the well layer is In x Al y Ga 1 -x- y N (0≤x≤ 1, 0≤y≤1, formed by a composition formula of 0≤x + y≤1), and wherein the barrier layer is in x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0? X + y? 1).

상기 제1활성층(122)은 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1활성층(122)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 장벽층의 밴드 갭 에너지는 상기 우물층의 밴드 갭 에너지보다 높고, 상기 도전형 클래드층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 높을 수 있다. The first active layer 122 may be formed by, for example, a period of an InGaN well layer / GaN barrier layer, a period of an InGaN well layer / AlGaN barrier layer, or a period of an InGaN well layer / InGaN barrier layer, but is not limited thereto. Do not. A conductive clad layer may be formed on or under the first active layer 122, and the conductive clad layer may be formed of a GaN-based semiconductor. The band gap energy of the barrier layer may be higher than the band gap energy of the well layer, and the band gap energy of the conductive clad layer may be higher than the band gap energy of the barrier layer.

또한 제1발광 구조층(120)은 상기 제2도전형 반도체층(123) 아래에 상기 제2도전형과 반대 극성을 갖는 반도체층을 더 포함할 수 있으며, 상기 반체층은 상기 제2도전형 반도체층(123)이 p형 반도체층인 경우, N형 반도체층으로 형성될 수 있다. 이에 따라 상기 제1발광 구조층(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 어느 하나로 구현될 수 있다. In addition, the first light emitting structure layer 120 may further include a semiconductor layer having a polarity opposite to that of the second conductive type under the second conductive type semiconductor layer 123, and the half layer may be formed of the second conductive type. When the semiconductor layer 123 is a p-type semiconductor layer, it may be formed of an N-type semiconductor layer. Accordingly, the first light emitting structure layer 120 may be implemented as any one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

상기 제2도전형 반도체층(123)의 하면은 상기 제1전도층(111)과 오믹 접촉될 수 있다. The lower surface of the second conductive semiconductor layer 123 may be in ohmic contact with the first conductive layer 111.

상기 발광 구조층(120)과 제1전극(127) 사이에는 제1투광성 지지층(125)이 배치되며, 상기 제1투광성 지지층(125)은 상기 제1도전형 반도체층(121) 위에 미리 설정된 두께로 형성될 수 있다.A first transparent support layer 125 is disposed between the light emitting structure layer 120 and the first electrode 127, and the first transparent support layer 125 has a predetermined thickness on the first conductive semiconductor layer 121. It can be formed as.

상기 제1투광성 지지층(125)은 절연 물질 또는 전도성 물질을 포함하며, 적어도 70% 이상의 투과율을 가지는 물질로 형성될 수 있다.The first translucent support layer 125 may include an insulating material or a conductive material, and may be formed of a material having a transmittance of at least 70% or more.

상기 제1투광성 지지층(125)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 와 같은 절연 물질 중에서 선택될 수 있다. 다른 예로서, 상기 제1투광성 지지층(125)은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide)와 같은 전도성 물질로 형성될 수 있다.The first transparent support layer 125 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may be selected from an insulating material such as. As another example, the first transparent support layer 125 Indium Tin Oxide (ITO), Indium zinc oxide (IZO), IZO Nitride (IZON), Aluminum Zinc Oxide (AZO), Indium zinc tin oxide (IZTO), Indium aluminum zinc oxide (IZAZO), Indium gallium zinc oxide (IGZO) It may be formed of a conductive material, such as indium gallium tin oxide (IGTO) and antimony tin oxide (ATO).

상기 제1투광성 지지층(125)의 두께는 수 ㎛ 이상으로 형성될 수 있으며, 바람직하게 1㎛~200㎛의 두께로 형성될 수 있다. 상기 제1투광성 지지층(125)은 상기 제1활성층(122)으로부터 방출된 광이 충분히 확산될 수 있는 공간 또는 스페이서로 제공된다. The first light transmitting support layer 125 may have a thickness of several μm or more, and preferably, 1 μm to 200 μm. The first translucent support layer 125 is provided as a space or a spacer in which the light emitted from the first active layer 122 can be sufficiently diffused.

상기 제1투광성 지지층(125)은 상기 제1발광 구조층(120)의 상면뿐만 아니라, 측면에 더 연장될 수 있다. 상기 제1투광성 지지층(125)은 절연 물질로 상기 제1발광 구조층(120)의 측면에 형성됨으로써, 상기 제1발광 구조층(120)의 층간 쇼트를 방지할 수 있다.The first translucent support layer 125 may further extend to the side surface as well as the top surface of the first light emitting structure layer 120. The first translucent support layer 125 may be formed on the side surface of the first light emitting structure layer 120 by using an insulating material, thereby preventing the short circuit between the first light emitting structure layer 120.

상기 제1본딩층(127)은 상기 제1투광성 지지층(125)의 일부 영역에 형성되며, 상기 제1투광성 지지층(125)은 상기 제1발광 구조층(120)의 상면 면적의 50% 이상, 바람직하게 85% 이상 형성될 수 있다.The first bonding layer 127 is formed in a portion of the first transparent support layer 125, and the first transparent support layer 125 is 50% or more of the upper surface area of the first light emitting structure layer 120, Preferably 85% or more.

상기 제1투광성 지지층(125) 위에는 제1본딩층(127)이 배치되며, 상기 제1본딩층(127)은 금속을 이용한 층 또는 패턴으로 형성될 수 있다. 상기 제1본딩층(127)은 씨드 금속일 수 있다.The first bonding layer 127 may be disposed on the first translucent support layer 125, and the first bonding layer 127 may be formed of a metal layer or pattern. The first bonding layer 127 may be a seed metal.

상기 제1본딩층(127)은 상기 제1투광성 지지층(125) 위에 배치되며, 제1연결 전극(126)과 연결된다. 상기 제1연결 전극(126)은 상기 제1본딩층(127)의 아래에 배치될 수 있으며, 일부는 상기 제1도전형 반도체층(121) 내에 접촉된다. The first bonding layer 127 is disposed on the first transparent support layer 125 and is connected to the first connection electrode 126. The first connection electrode 126 may be disposed under the first bonding layer 127, and part of the first connection electrode 126 is in contact with the first conductive semiconductor layer 121.

상기 제1연결 전극(126)은 하나 또는 복수로 배치될 수 있으며, 복수의 제1연결 전극(126)은 서로 이격될 수 있다. 상기 제1연결 전극(126)은 쓰루 홀 또는 비아 구조를 통해 제1투광성 지지층(125) 내에 관통된다.The first connection electrode 126 may be disposed in one or a plurality, and the plurality of first connection electrodes 126 may be spaced apart from each other. The first connection electrode 126 penetrates into the first translucent support layer 125 through a through hole or via structure.

상기 제1연결 전극(126)의 하단은 상기 제1도전형 반도체층(121)의 상면보다 더 아래에 배치될 수 있으며, 상기 제1도전형 반도체층(121)과의 접촉 면적이 증대될 수 있다. The lower end of the first connection electrode 126 may be disposed below the top surface of the first conductive semiconductor layer 121, and the contact area with the first conductive semiconductor layer 121 may be increased. have.

상기 제1연결 전극(126)은 오믹 전극을 포함하며, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu 중 적어도 하나를 포함할 수 있으며, 적어도 2개의 층으로 형성될 수 있다. 상기 제1연결 전극(126)은 오믹부, 연결부 및 본딩부를 포함하며, 상기 오믹부는 Cr, V, W, TI와 같은 물질로 상기 제1도전형 반도체층(121)에 접촉되며, 상기 연결부는 Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W와 같은 금속을 이용하여 상기 오믹부과 본딩부 사이에 배치되며, 상기 본딩부는 Au와 같은 금속으로 상기 연결부와 상기 제1본딩층(127) 사이에 배치된다. The first connection electrode 126 includes an ohmic electrode, and Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh It may include at least one of Cu, and may be formed of at least two layers. The first connection electrode 126 includes an ohmic part, a connection part, and a bonding part, and the ohmic part contacts the first conductive semiconductor layer 121 with a material such as Cr, V, W, or TI, and the connection part Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W is disposed between the ohmic portion and the bonding portion, the bonding portion is a metal such as Au and the connecting portion and the first bonding layer ( 127).

상기 제1본딩층(127)은 Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 하나 이상을 포함할 수 있다. 또한 상기 제1본딩층(127)은 유테틱 금속일 수 있으며, 예컨대 Au/Sn, SnPb 과 Pb-free 솔더와 같은 합금일 수 있으며, 이에 대해 한정하지는 않는다.
The first bonding layer 127 may include one or more of Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, and Au. In addition, the first bonding layer 127 may be a eutectic metal, for example, an alloy such as Au / Sn, SnPb, and Pb-free solder, but is not limited thereto.

상기 제2본딩층(137)은 상기 제1본딩층(127) 위에 접합되고 전기적으로 연결된다. 상기 제2본딩층(137)은 층 또는 패턴으로 형성될 수 있으며, 상기 제1본딩층(127)과 대면하게 된다. 상기 제2본딩층(137)과 상기 제1본딩층(127)은 접합을 위해 동일한 형상의 패턴으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2본딩층(137)은 Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 하나 이상을 포함할 수 있다. 또한 상기 제2본딩층(137)은 유테틱 금속일 수 있으며, 예컨대 Au/Sn, SnPb 과 Pb-free 솔더와 같은 합금일 수 있으며, 이에 대해 한정하지는 않는다. The second bonding layer 137 is bonded and electrically connected to the first bonding layer 127. The second bonding layer 137 may be formed in a layer or a pattern and faces the first bonding layer 127. The second bonding layer 137 and the first bonding layer 127 may be formed in a pattern having the same shape for bonding, but is not limited thereto. The second bonding layer 137 may include one or more of Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, and Au. In addition, the second bonding layer 137 may be a eutectic metal, for example, an alloy such as Au / Sn, SnPb, and Pb-free solder, but is not limited thereto.

상기 제2연결 전극(136)은 오믹 전극을 포함하며, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu 중 적어도 하나를 포함할 수 있으며, 적어도 2개의 층으로 형성될 수 있다. 상기 제2연결 전극(136)은 오믹부, 연결부 및 본딩부를 포함하며, 상기 오믹부는 Cr, V, W, TI와 같은 물질로 상기 제3도전형 반도체층(131)에 접촉되며, 상기 연결부는 Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W와 같은 금속을 이용하여 상기 오믹부과 본딩부 사이에 배치되며, 상기 본딩부는 Au와 같은 금속으로 형성되며 상기 연결부와 제2본딩층(137) 사이에 배치된다. The second connection electrode 136 includes an ohmic electrode, and Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh It may include at least one of Cu, and may be formed of at least two layers. The second connection electrode 136 includes an ohmic part, a connection part, and a bonding part, and the ohmic part contacts the third conductive semiconductor layer 131 with a material such as Cr, V, W, or TI, and the connection part Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W is disposed between the ohmic portion and the bonding portion, the bonding portion is formed of a metal such as Au, the connecting portion and the second bonding layer Disposed between 137.

상기 제2연결 전극(136)은 상기 제3도전형 반도체층(131)의 하면보다 더 위에 배치된다. 상기 제2연결 전극(136)은 하나 또는 복수로 배치될 수 있으며, 복수의 제2연결 전극(136)은 서로 이격될 수 있다. 상기 제2연결 전극(136)은 쓰루 홀 또는 비아 구조를 통해 제2투광성 지지층(135) 내에 관통된다.
The second connection electrode 136 is disposed above the bottom surface of the third conductive semiconductor layer 131. The second connection electrode 136 may be disposed in one or a plurality, and the plurality of second connection electrodes 136 may be spaced apart from each other. The second connection electrode 136 is penetrated into the second translucent support layer 135 through a through hole or via structure.

상기 제2본딩층(137)과 제2발광 구조층(130) 사이에는 제2투광성 지지층(135)이 배치되며, 상기 제2투광성 지지층(135)은 절연 물질 또는 전도성 물질을 포함하며, 적어도 70% 이상의 투과율을 가지는 물질로 형성될 수 있다.A second translucent support layer 135 is disposed between the second bonding layer 137 and the second light emitting structure layer 130, and the second translucent support layer 135 includes an insulating material or a conductive material, and at least 70 It may be formed of a material having a transmittance of more than%.

상기 제2투광성 지지층(135)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 와 같은 절연 물질 중에서 선택될 수 있다. 다른 예로서, 상기 제2투광성 지지층(135)은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide)와 같은 전도성 물질로 형성될 수 있다.The second translucent support layer 135 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may be selected from an insulating material such as. As another example, the second translucent support layer 135 Indium Tin Oxide (ITO), Indium zinc oxide (IZO), IZO Nitride (IZON), Aluminum Zinc Oxide (AZO), Indium zinc tin oxide (IZTO), Indium aluminum zinc oxide (IZAZO), Indium gallium zinc oxide (IGZO) It may be formed of a conductive material, such as indium gallium tin oxide (IGTO) and antimony tin oxide (ATO).

상기 제2투광성 지지층(135)의 두께는 수 ㎛ 이상으로 형성될 수 있으며, 바람직하게 1㎛~200㎛의 두께로 형성될 수 있다. 상기 제2투광성 지지층(135)은 제2활성층(132)으로부터 방출된 광이 충분히 확산될 수 있는 공간 또는 스페이서로 제공된다. The second translucent support layer 135 may have a thickness of several μm or more, and preferably, 1 μm to 200 μm. The second translucent support layer 135 is provided as a space or a spacer in which the light emitted from the second active layer 132 can be sufficiently diffused.

상기 제2투광성 지지층(135)은 상기 제2발광 구조층(130)의 상면뿐만 아니라, 측면에 더 연장될 수 있다. 상기 제2투광성 지지층(135)은 절연 물질로 상기 제2발광 구조층(130)의 측면에 형성됨으로써, 상기 제2발광 구조층(130)의 층간 쇼트를 방지할 수 있다.The second translucent support layer 135 may further extend to the side surface as well as the top surface of the second light emitting structure layer 130. The second translucent support layer 135 may be formed on the side surface of the second light emitting structure layer 130 by using an insulating material, thereby preventing the short circuit between the second light emitting structure layer 130.

상기 제1본딩층(137)은 상기 제2투광성 지지층(135)의 일부 영역에 형성되며, 상기 제2투광성 지지층(135)은 상기 제2발광 구조층(130)의 하면 면적의 적어도 50% 바람직하게, 85% 이상 형성될 수 있다.The first bonding layer 137 is formed in a portion of the second transparent support layer 135, and the second transparent support layer 135 is preferably at least 50% of an area of the lower surface of the second light emitting structure layer 130. More than 85%.

상기 제1투광성 지지층(125)은 상기 제2투광성 지지층(135)으로부터 이격될 수 있으며, 그 간격은 상기 제1본딩층(127)과 상기 제2본딩층(137)의 두께 정도로 이격될 수 있다. 상기 제1투광성 지지층(125)과 상기 제2투광성 지지층(135) 사이의 영역(140)은 스페이서로서, 빈 영역 또는/및 절연 물질이 채워질 수 있다. 상기 제1투광성 지지층(125)와 상기 제2투광성 지지층(135) 중 어느 하나는 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.
The first translucent support layer 125 may be spaced apart from the second translucent support layer 135, and a gap thereof may be spaced apart by the thickness of the first bonding layer 127 and the second bonding layer 137. . The region 140 between the first transparent support layer 125 and the second transparent support layer 135 may be a spacer, and may be filled with an empty area and / or an insulating material. One of the first transparent support layer 125 and the second transparent support layer 135 may not be formed, but is not limited thereto.

상기 제2투광성 지지층(135) 위에는 제2발광 구조층(130)이 배치되며, 상기 제2발광 구조층(130)은 복수의 화합물 반도체층을 포함하며, 예컨대 III족-V족 화합물 반도체를 포함한다. 상기 제2발광 구조층(130)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, 바람직하게 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. A second light emitting structure layer 130 is disposed on the second light transmitting support layer 135, and the second light emitting structure layer 130 includes a plurality of compound semiconductor layers, for example, a group III-V compound semiconductor. do. The second light emitting structure layer 130 is, for example, GaN, AlN, AlGaN, InGaN , InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, and can be selected from AlGaInP, preferably In x Al y Ga 1 - and a semiconductor material having a compositional formula of x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1).

상기 제2발광 구조층(130)은 제1도전형 도펀트가 도핑된 제3도전형 반도체층(131), 제2활성층(132) 및 제2도전형 도펀트가 도핑된 제3도전형 반도체층(133)을 포함한다. 상기 각 층 사이에는 다른 층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다. The second light emitting structure layer 130 may include a third conductive semiconductor layer 131 doped with a first conductive dopant, a second active layer 132, and a third conductive semiconductor layer doped with a second conductive dopant ( 133). Another layer may be further disposed between the layers, but is not limited thereto.

제3도전형 반도체층(131) 위에는 제2활성층(132)이 배치되며, 상기 제2활성층(132) 위에는 제4도전형 반도체층(133)이 배치될 수 있다. 여기서, 상기 제3도전형 반도체층(131)은 n형 반도체층이며, 상기 n형 반도체층은 Si, Ge, Sn, Se, Te 등과 같은 N형 도펀트를 포함할 수 있으며, 상기 제4도전형 반도체층(133)은 p형 반도체층이며, 상기 p형 반도체층은 Mg, Zn 등과 같은 P형 도펀트를 포함할 수 있다. 다른 예로서, 상기 제1도전형 반도체층은 p형 반도체층, 상기 제2도전형 반도체층은 n형 반도체층일 수 있다.
The second active layer 132 may be disposed on the third conductive semiconductor layer 131, and the fourth conductive semiconductor layer 133 may be disposed on the second active layer 132. The third conductive semiconductor layer 131 may be an n-type semiconductor layer, and the n-type semiconductor layer may include an n-type dopant such as Si, Ge, Sn, Se, Te, or the like, and the fourth conductive type The semiconductor layer 133 may be a p-type semiconductor layer, and the p-type semiconductor layer may include a P-type dopant such as Mg and Zn. As another example, the first conductive semiconductor layer may be a p-type semiconductor layer, and the second conductive semiconductor layer may be an n-type semiconductor layer.

상기 제2활성층(132)은 단일 양자 우물 구조, 다중 양자우물 구조, 양자선(Quantum wire)구조, 및 양자점(Quantum dot)구조 중 적어도 하나를 포함할 수 있다. 상기 제2활성층(132)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층을 을 포함하며, 상기 우물층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식으로 형성되며, 상기 장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식으로 형성된다.The second active layer 132 may include at least one of a single quantum well structure, a multiple quantum well structure, a quantum wire structure, and a quantum dot structure. The second active layer 132 is a group III -5-group using a compound semiconductor material of the element includes a well layer and a barrier layer, the well layer is In x Al y Ga 1 -x- y N (0≤x ≤ 1, 0 ≤ y ≤ 1, 0 ≤ x + y ≤ 1, the barrier layer is formed of In x Al y Ga 1 -x- y N (0 ≤ x ≤ 1, 0 ≤ y ≤ 1 , 0 ≦ x + y ≦ 1).

상기 제2활성층(132)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2활성층(132)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 장벽층의 밴드 갭 에너지는 상기 우물층의 밴드 갭 에너지보다 높고, 상기 도전형 클래드층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 높을 수 있다. The second active layer 132 may be formed by, for example, a period of the InGaN well layer / GaN barrier layer, a period of the InGaN well layer / AlGaN barrier layer, or a period of the InGaN well layer / InGaN barrier layer. I do not. A conductive clad layer may be formed on or under the second active layer 132, and the conductive clad layer may be formed of a GaN-based semiconductor. The band gap energy of the barrier layer may be higher than the band gap energy of the well layer, and the band gap energy of the conductive clad layer may be higher than the band gap energy of the barrier layer.

또한 제2발광 구조층(130)은 상기 제4도전형 반도체층(133) 위에 상기 제4도전형과 반대의 극성을 갖는 반도체층을 더 포함할 수 있으며, 상기 반도체층은 예컨대, 상기 제4도전형 반도체층(133)이 p형 반도체층인 경우, N형 반도체층으로 형성될 수 있다. 이에 따라 상기 제2발광 구조층(130)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 어느 하나로 구현될 수 있다. In addition, the second light emitting structure layer 130 may further include a semiconductor layer having a polarity opposite to that of the fourth conductive type on the fourth conductive type semiconductor layer 133, and the semiconductor layer may be, for example, the fourth conductive type. When the conductive semiconductor layer 133 is a p-type semiconductor layer, it may be formed of an N-type semiconductor layer. Accordingly, the second light emitting structure layer 130 may be implemented as any one of an N-P junction, a P-N junction, an N-P-N junction, and a P-N-P junction structure.

상기 제2활성층(132)은 상기 제1활성층(122)과 동일한 화합물 반도체이거나 서로 다른 화합물 반도체로 형성될 수 있다. 상기 제2활성층(132)은 제1피크 파장의 광을 방출하며, 상기 제1활성층(122)은 제2피크 파장의 광을 방출할 수 있다. 상기 제1피크 파장의 광과 상기 제2피크 파장의 광은 동일한 파장 대역이거나 서로 다른 파장대역일 수 있으며, 이에 대해 한정하지는 않는다.
The second active layer 132 may be formed of the same compound semiconductor or different compound semiconductors as the first active layer 122. The second active layer 132 may emit light having a first peak wavelength, and the first active layer 122 may emit light having a second peak wavelength. The light of the first peak wavelength and the light of the second peak wavelength may be the same wavelength band or different wavelength bands, but are not limited thereto.

상기 제4도전형 반도체층(133) 위에 전극층(138)이 형성되며, 상기 전극층(138)은 투광성 전도층으로 형성될 수 있다. 상기 투광성 전도층은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전극층(138)은 오믹 접촉 물질을 포함할 수 있으며, In, Zn, Sn, Ni, Pt, Ag 중 하나이상을 포함할 수 있다.An electrode layer 138 is formed on the fourth conductive semiconductor layer 133, and the electrode layer 138 may be formed as a light transmissive conductive layer. The transmissive conductive layer may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZON), aluminum zinc oxide (AZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZAO), or IGZO (IGZO). at least one of indium gallium zinc oxide (IGTO), indium gallium tin oxide (IGTO), antimony tin oxide (ATO), IrO x , RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / ITO Can be. As another example, the electrode layer 138 may include an ohmic contact material, and may include one or more of In, Zn, Sn, Ni, Pt, and Ag.

상기 전극층(138)은 상기 제4도전형 반도체층(133)의 상면 면적의 적어도 50% 이상으로 형성될 수 있으며, 전류를 확산시켜 주게 된다. 또한 상기 전극층(138)은 상기 제2활성층(132)으로부터 방출된 제2광의 추출 효율을 개선시켜 줄 수 있다.The electrode layer 138 may be formed to at least 50% or more of the upper surface area of the fourth conductive semiconductor layer 133, and diffuse current. In addition, the electrode layer 138 may improve the extraction efficiency of the second light emitted from the second active layer 132.

상기 전극층(138) 위에는 전극(139)이 형성되며, 상기 전극(139)은 패드이거나, 패드 및 이에 연결된 전극 패턴을 포함할 수 있다. 상기 전극(139)은 전류 확산 구조로서, 암(arm) 타입 패턴, 분기형 패턴, 핑거형 패턴과 같은 구조를 더 포함할 수 있다.
An electrode 139 is formed on the electrode layer 138, and the electrode 139 may be a pad or may include a pad and an electrode pattern connected thereto. The electrode 139 may further include a structure such as an arm type pattern, a branched pattern, and a finger pattern as a current diffusion structure.

발광 소자(100)는 지지 부재(115) 위에 전도층(110)을 배치하며, 상기 전도층(110)과 제1본딩층(127) 사이에 제1발광 구조층(120)을 배치하고, 상기 제2본딩층(137)과 상기 전극(139) 사이 제2발광 구조층(130)이 배치된다. In the light emitting device 100, the conductive layer 110 is disposed on the support member 115, and the first light emitting structure layer 120 is disposed between the conductive layer 110 and the first bonding layer 127. The second light emitting structure layer 130 is disposed between the second bonding layer 137 and the electrode 139.

상기 제1도전형 반도체층(121)은 제2도전형 반도체층(123) 또는 제1활성층(122)의 두께보다 적어도 두껍게 형성될 수 있으며, 상기 제3도전형 반도체층(131)은 제4도전형 반도체층(133) 또는 제2활성층(132)의 두께보다 적어도 두껍게 형성될 수 있다. 상기 각 투광성 지지층(125,135)는 상기 각 발광 구조층(120,130)의 반도체층 중에서 다른 층보다 두꺼운 반도체층 예컨대, 제1, 제3도전형 반도체층(121,131) 측에 배치될 수 있다. The first conductive semiconductor layer 121 may be formed to be at least thicker than a thickness of the second conductive semiconductor layer 123 or the first active layer 122, and the third conductive semiconductor layer 131 may be a fourth thickness. It may be formed at least thicker than the thickness of the conductive semiconductor layer 133 or the second active layer 132. The translucent support layers 125 and 135 may be disposed on the semiconductor layers thicker than the other layers of the light emitting structure layers 120 and 130, for example, on the first and third conductive semiconductor layers 121 and 131.

또한 상기 제1도전형 반도체층(121)의 상면은 N-face이며, 상기 제1도전형 반도체층(131)의 하면은 N-face이며, 상기 제1 및 제3도전형 반도체층(121,131)의 N-face가 서로 대향되는 구조로 배치될 수 있다.
In addition, an upper surface of the first conductive semiconductor layer 121 is an N-face, a lower surface of the first conductive semiconductor layer 131 is an N-face, and the first and third conductive semiconductor layers 121 and 131. N-faces of the may be arranged in a structure facing each other.

상기 투광성 지지층(125,135)은 각 발광 구조층(120,130) 위에 화합물 반도체 예컨대, GaN의 굴절률(예: 2.45) 보다는 적어도 낮은 굴절률을 가진다. 상기 투광성 지지층(125,135)의 굴절률은 1.3~2.3 범위를 포함한다. The translucent support layers 125 and 135 have a refractive index at least lower than the refractive index (eg, 2.45) of the compound semiconductor, eg, GaN, on each of the light emitting structure layers 120 and 130. The refractive indexes of the translucent support layers 125 and 135 may range from 1.3 to 2.3.

상기 제1 발광 구조층(120) 및 상기 제2발광 구조층(130) 사이에는 제1 및 제2투광성 지지층(125,135) 중 적어도 하나가 배치될 수 있으며, 상기 투광성 지지층(125,135)은 광 추출 효율을 개선시켜 줄 수 있다.
At least one of the first and second translucent support layers 125 and 135 may be disposed between the first light emitting structure layer 120 and the second light emitting structure layer 130, and the light transmissive support layers 125 and 135 may have light extraction efficiency. Can improve.

도 2는 도 1의 각 발광 구조층의 다른 예를 나타낸 도면이다. FIG. 2 is a diagram illustrating another example of each light emitting structure layer of FIG. 1.

도 2를 참조하면, 제1발광 구조층의 제1도전형 반도체층(121)은 제1반도체층(L1)과 제2반도체층(L2)을 포함하며, 상기 제1반도체층(L1)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층 또는/및 초격자 구조를 포함할 수 있다. 상기 제1반도체층(L1)의 초격자 구조는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제1층과, 상기 제1층과 다른 밴드 갭 에너지를 갖고 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제2층을 포함한다. 상기 초격자 구조는 제1층과 제2층이 교대로 배치된 구조로서, 예컨대 GaN/InGaN 구조, GaN/AlGaN 등의 구조를 포함한다. 상기 초격자 구조는 각 층이 수 Å이상이며, 2 페어 이상으로 적층될 수 있다.Referring to FIG. 2, the first conductive semiconductor layer 121 of the first light emitting structure layer includes a first semiconductor layer L1 and a second semiconductor layer L2, and the first semiconductor layer L1 is in x Al y Ga 1 -x- y N may include a semiconductor layer and / or a super lattice structure having a composition formula of (0≤x≤1, 0≤y≤1, 0≤x + y≤1 ). Super lattice structure of said first semiconductor layer (L1) is the having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) A first layer, a band gap energy different from the first layer, and a composition formula of In x Al y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1); It includes two floors. The superlattice structure is a structure in which the first layer and the second layer are alternately arranged, and includes a structure such as a GaN / InGaN structure, GaN / AlGaN, and the like. In the superlattice structure, each layer may have a plurality of layers or more and may be stacked in two or more pairs.

상기 제2반도체층(L2)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층 또는/및 초격자 구조를 포함할 수 있다. 상기 제2반도체층(L2)의 초격자 구조는 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제1층과, 상기 제1층과 다른 밴드 갭 에너지를 갖고 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 제2층을 포함한다. 상기 초격자 구조는 제1층과 제2층이 교대로 배치된 구조로서, 예컨대 InGaN/GaN 구조, AlGaN/GaN 등의 구조를 포함한다. 상기 초격자 구조는 각 층이 수 Å이상이며, 2 페어 이상으로 적층될 수 있다.
It said second semiconductor layer (L2) is In x Al y Ga 1 -x- y N semiconductor layer or / having a composition formula of (0≤x≤1, 0≤y≤1, 0≤x + y≤1 ) , and It may include a superlattice structure. The second superlattice structure of a semiconductor layer (L2) comprises a having a composition formula of In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) first layer, the composition formula of the first layer has a first band gap energy different from in x Al y Ga 1 -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1) It has a 2nd layer which has. The superlattice structure is a structure in which the first layer and the second layer are alternately arranged, and includes, for example, a structure of InGaN / GaN structure, AlGaN / GaN, or the like. In the superlattice structure, each layer may have a plurality of layers or more and may be stacked in two or more pairs.

상기 제2도전형 반도체층(123)은 제3반도체층(L3)과 제4반도체층(L4)을 포함하며, 상기 제3반도체층(L3)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층 또는/및 초격자 구조를 포함한다. 상기 초격자 구조는 AlGaN/GaN의 적층 구조를 포함할 수 있다. 상기 제4반도체층(L4)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층 또는/및 초격자 구조를 포함할 수 있다.The second conductive semiconductor layer 123 includes a third semiconductor layer L3 and a fourth semiconductor layer L4, and the third semiconductor layer L3 includes In x Al y Ga 1 -x- y N. And a semiconductor layer or superlattice structure having a compositional formula of (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). The superlattice structure may include a stacked structure of AlGaN / GaN. The fourth semiconductor layer (L4) is In x Al y Ga 1 -x- y N semiconductor layer or / having a composition formula of (0≤x≤1, 0≤y≤1, 0≤x + y≤1 ) , and It may include a superlattice structure.

상기 제3도전형 반도체층(131)은 적어도 2개의 층(L1, L2)을 포함하며, 적어도 2개의 층(L1,L2) 중에서 적어도 하나는 초격자 구조를 포함할 수 있다. 상기 제3도전형 반도체층(131)의 각 층은 상기 제1도전형 반도체층(121)의 층들과 동일한 반도체층이거나 다른 반도체층일 수 있으며, 이에 대해 한정하지는 않는다.The third conductive semiconductor layer 131 may include at least two layers L1 and L2, and at least one of the at least two layers L1 and L2 may include a superlattice structure. Each layer of the third conductive semiconductor layer 131 may be the same semiconductor layer or a different semiconductor layer as the layers of the first conductive semiconductor layer 121, but is not limited thereto.

상기 제4도전형 반도체층(133)은 적어도 2개의 층(L3,L4)을 포함하며, 적어도 2개의 층(L3,L4) 중에서 적어도 하나는 초격자 구조를 포함할 수 있다. 상기 제4도전형 반도체층(133)의 각 층은 상기 제2도전형 반도체층(123)의 층들과 동일한 반도체층이거나 다른 반도체층일 수 있으며, 이에 대해 한정하지는 않는다.
The fourth conductive semiconductor layer 133 may include at least two layers L3 and L4, and at least one of the at least two layers L3 and L4 may include a superlattice structure. Each layer of the fourth conductive semiconductor layer 133 may be the same semiconductor layer or a different semiconductor layer as the layers of the second conductive semiconductor layer 123, but is not limited thereto.

도 3을 참조하면, 제1발광 구조층의 다른 예이다.Referring to FIG. 3, another example of the first light emitting structure layer is illustrated.

상기 제1발광 구조층(120)은 제1도전형 반도체층(121), 활성층(122), 제2도전형 반도체층(123), 및 상기 제2도전형 반도체층(123) 위에 제1도전형의 반도체층(124)을 더 포함한 구성이다. 상기 제1도전형 반도체층(121)은 N형 반도체층이고 상기 제2도전형 반도체층(123)은 P형 반도체층이며, 이의 역 구조로 형성될 수 있다. 상기 제1발광 구조층(120)은 N-P-N 또는 P-N-P의 접합 구조를 포함할 수 있다. The first light emitting structure layer 120 has a first conductivity type on the first conductive semiconductor layer 121, the active layer 122, the second conductive semiconductor layer 123, and the second conductive semiconductor layer 123. The semiconductor device 124 further includes a type semiconductor layer 124. The first conductive semiconductor layer 121 may be an N-type semiconductor layer, and the second conductive semiconductor layer 123 may be a P-type semiconductor layer, and may have an inverse structure. The first light emitting structure layer 120 may include a junction structure of N-P-N or P-N-P.

또한 상기 제1발광 구조층(120)뿐만 아니라 제2발광 구조층도 상기 N-P-N 또는 P-N-P 접합 구조를 포함할 수 있다.
In addition, the second light emitting structure layer as well as the first light emitting structure layer 120 may include the NPN or PNP junction structure.

도 4는 실시 예에 있어서, 투광성 지지층과 발광 구조층의 광 추출 구조를 나타낸 도면이다.4 is a view showing a light extraction structure of the light-transmitting support layer and the light emitting structure layer in an embodiment.

도 4를 참조하면, 제1발광 구조층의 제1도전형 반도체층(121)은 광 추출 구조(121A)를 포함할 수 있으며, 상기 광 추출 구조(121A)는 상기 제1도전형 반도체층(121)의 상면에 요철 형상을 포함하며, 상기 요철 형상은 규칙적 또는 불규칙적인 크기를 갖는 텍스쳐 패턴, 러프니스와 같은 구조를 포함할 수 있다.Referring to FIG. 4, the first conductive semiconductor layer 121 of the first light emitting structure layer may include a light extracting structure 121A, and the light extracting structure 121A may include the first conductive semiconductor layer ( The upper surface of the 121) includes a concave-convex shape, the concave-convex shape may include a structure such as texture pattern, roughness having a regular or irregular size.

상기 광 추출 구조(121A)는 제1도전형 반도체층(121)의 상면 즉, N-face에 형성됨으로써, 입사되는 광의 임계각을 변화시켜 줄 수 있어, 광 추출 효율을 개선시켜 줄 수 있다. The light extracting structure 121A may be formed on the upper surface of the first conductive semiconductor layer 121, that is, the N-face, and thus may change the critical angle of incident light, thereby improving light extraction efficiency.

상기 제1도전형 반도체층(121)의 상면에 광 추출 구조(121A)가 형성됨으로써, 상기 제1도전형 반도체층(121)과 상기 제1투광성 지지층(125)의 계면은 광 추출 구조(121A)로 형성될 수 있다. 다른 예로서, 상기 제1투광성 지지층(125)과 상기 제1도전형 반도체층(121) 사이에 광 추출 구조(121A)를 갖는 다른 반도체층 예컨대, 언도프드 반도체층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.Since the light extraction structure 121A is formed on the upper surface of the first conductive semiconductor layer 121, the interface between the first conductive semiconductor layer 121 and the first light-transmitting support layer 125 is the light extraction structure 121A. It can be formed into). As another example, another semiconductor layer having a light extraction structure 121A, for example, an undoped semiconductor layer may be further disposed between the first transparent support layer 125 and the first conductive semiconductor layer 121. It is not limited to.

또한 제2발광 구조층의 제3도전형 반도체층(131)은 요철 형상의 광 추출 구조(121A)를 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the third conductive semiconductor layer 131 of the second light emitting structure layer may further include an uneven light extraction structure 121A, but is not limited thereto.

또한 상기 제1투광성 지지층(125) 및 상기 제2투광성 지지층(135) 중 적어도 한 층의 표면 예컨대, 각 발광 구조층의 반대측 면에 광 추출 구조를 더 포함할 수 있다. 상기 광 추출 구조는 입사되는 광의 임계각을 변화시켜 주어, 광 추출 효율을 증대시켜 줄 수 있다. The light extracting structure may further include a light extracting structure on a surface of at least one of the first light-transmissive support layer 125 and the second light-transmissive support layer 135, for example, an opposite side of each light-emitting structure layer. The light extraction structure may change the critical angle of incident light, thereby increasing the light extraction efficiency.

또한 상기 각 투광성 지지층(125,135)과 본딩층(127,137) 사이의 계면이 광 추출 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
In addition, an interface between the translucent support layers 125 and 135 and the bonding layers 127 and 137 may be formed as a light extraction structure, but is not limited thereto.

도 5는 실시 예에 있어서, 복수의 광 추출 구조의 예를 나타낸 도면이다.5 is a diagram illustrating an example of a plurality of light extraction structures in an embodiment.

도 5를 참조하면, 제2발광 구조층(130), 제2투광성 지지층(135), 제2본딩층(137) 중 적어도 2 층의 표면은 광 추출 구조로 형성될 수 있다. 예를 들면, 상기 제3도전형 반도체층(131)의 하면은 제1광 추출 구조(131A)로 형성될 수 있으며, 제4도전형 반도체층(133)의 상면은 제2광 추출 구조(133A)로 형성될 수 있으며, 전극층(138)의 상면은 제3광 추출 구조(138A)로 형성될 수 있으며, 상기 제2투광성 지지층(135)의 하면은 제4광 추출 구조(135A)로 형성될 수 있다.Referring to FIG. 5, surfaces of at least two layers of the second light emitting structure layer 130, the second light transmitting support layer 135, and the second bonding layer 137 may be formed of a light extraction structure. For example, the lower surface of the third conductive semiconductor layer 131 may be formed of the first light extracting structure 131A, and the upper surface of the fourth conductive semiconductor layer 133 may be the second light extracting structure 133A. The upper surface of the electrode layer 138 may be formed of a third light extracting structure 138A, and the lower surface of the second translucent support layer 135 may be formed of a fourth light extracting structure 135A. Can be.

상기 전극층(138)과 상기 전극(139) 사이의 계면이 제3광 추출 구조(138A)에 의해 러프한 면으로 형성됨으로써, 상기 전극(139)으로 입사되는 광의 손실을 줄일 수 있다. Since the interface between the electrode layer 138 and the electrode 139 is formed as a rough surface by the third light extracting structure 138A, the loss of light incident on the electrode 139 may be reduced.

또한 상기 제2투광성 지지층(135)과 제2본딩층(137) 사이의 계면이 제4광 추출 구조(135A)에 의해 러프한 면으로 형성됨으로써, 상기 제2본딩층(137)으로 입사되는 광의 손실을 줄일 수 있다.In addition, the interface between the second translucent support layer 135 and the second bonding layer 137 is formed in a rough surface by the fourth light extracting structure 135A, so that the light incident on the second bonding layer 137 is formed. The loss can be reduced.

실시 예는 제2발광 구조층(130)과 이에 인접한 층(135,138)들에 광 추출 구조가 형성된 예를 설명하였으나, 전도층(도 1의 110)과 제1본딩층(127) 사이의 층들 중 적어도 한 층의 표면에 광 추출 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The embodiment has described an example in which a light extraction structure is formed in the second light emitting structure layer 130 and the layers 135 and 138 adjacent thereto, but among the layers between the conductive layer (110 in FIG. 1) and the first bonding layer 127. A light extraction structure may be formed on the surface of at least one layer, but is not limited thereto.

도 6은 실시 예에 있어서, 본딩층과 연결 전극의 예를 나타낸 도면이다. 상기의 설명은 제1본딩층(127) 및 제1연결 전극(126)에 대해 설명하며, 제2본딩층 및 제2연결 전극은 아래에 설명된 제1본딩층(127) 및 제1연결 전극(126)의 구조를 선택적으로 적용할 수 있다. 6 is a diagram illustrating an example of a bonding layer and a connection electrode in an embodiment. The above description describes the first bonding layer 127 and the first connection electrode 126, and the second bonding layer and the second connection electrode are described below. The structure of 126 can be selectively applied.

도 6의 (A)를 참조하면, 제1본딩층(127)은 원판 형상이며, 상기 제1본딩층(127) 아래에 제1연결 전극(126)이 배치된다. 상기 제1연결 전극(126)은 제1본딩층(127)의 중심부 아래에 배치될 수 있다. 상기 제1연결 전극(126)의 너비는 적어도 상기 제1본딩층(127)의 너비보다는 좁게 형성될 수 있다. 상기 제1연결 전극(126)은 원형 또는 다각형 형상을 포함하며, 이에 대해 한정하지는 않는다.Referring to FIG. 6A, the first bonding layer 127 has a disk shape, and a first connection electrode 126 is disposed under the first bonding layer 127. The first connection electrode 126 may be disposed under the center of the first bonding layer 127. The width of the first connection electrode 126 may be formed to be at least narrower than the width of the first bonding layer 127. The first connection electrode 126 includes a circular or polygonal shape, but is not limited thereto.

도 6의(B)를 참조하면, 제1본딩층(127)은 센터측 제1부(C1)와, 상기 제1부(C1)의 적어도 일측으로부터 외측 방향으로 연장된 제2부(P1)를 포함한다. 상기 제2부(P1)는 상기 제1부(C1)를 기준으로 서로 반대측 또는 소정 각도로 어긋나게 연장될 수 있으며, 서로 동일한 길이 또는 서로 다른 길이로 형성될 수 있다.Referring to FIG. 6B, the first bonding layer 127 includes a center side first portion C1 and a second portion P1 extending outward from at least one side of the first portion C1. It includes. The second portion P1 may extend opposite to each other or at a predetermined angle with respect to the first portion C1, and may be formed to have the same length or different lengths.

상기 제1본딩층(127) 아래에는 복수의 제1연결 전극(126)이 배치되며, 상기 복수의 제1연결 전극(126)은 상기 제1본딩층(127)의 제1부(C1) 및 제2부(P1)에 각각 배치될 수 있다. 상기 복수의 제1연결 전극(126)은 상기 제1도전형 반도체층의 서로 다른 영역에 접촉되어 전류를 분산시켜 공급할 수 있다.
A plurality of first connection electrodes 126 is disposed below the first bonding layer 127, and the plurality of first connection electrodes 126 may include a first portion C1 of the first bonding layer 127 and Each of the second parts P1 may be disposed. The plurality of first connection electrodes 126 may be in contact with different regions of the first conductive semiconductor layer to distribute and supply current.

도 6의 (C)를 참조하면, 제1본딩층(127B)은 센터측 제1부(C2), 라인 형상의 제2부(P2)와, 상기 제2부(P2) 둘레에 루프 형상의 제3부(P3)를 포함하며, 상기 제1부(C2)의 영역은 다른 영역보다 더 넓은 형태로 형성되며, 제2부(P2)는 상기 제1부(C2)의 적어도 양측으로 분기되며, 상기 제3부(P3)는 제2부(P2)의 적어도 일부에 연결되며 원 형상 또는 다각형 형상으로 형성된다.Referring to FIG. 6C, the first bonding layer 127B has a loop-shaped shape around a center-side first portion C2, a line-shaped second portion P2, and the second portion P2. And a third portion P3, wherein the region of the first portion C2 is formed to be wider than other regions, and the second portion P2 branches to at least both sides of the first portion C2. The third portion P3 is connected to at least a portion of the second portion P2 and is formed in a circular shape or a polygonal shape.

상기 제1본딩층(127B) 아래에는 제1연결 전극(126)이 배치되며, 상기 제1연결 전극(126)은 상기 제1본딩층(127)의 제1부(C2) 및 제2부(P2) 아래에 복수로 배치될 수 있다. 상기 제1연결 전극(126)은 제3부(P3) 아래에 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.A first connection electrode 126 is disposed below the first bonding layer 127B, and the first connection electrode 126 is formed of a first portion C2 and a second portion (1) of the first bonding layer 127. P2) can be arranged in a plurality below. The first connection electrode 126 may be further disposed below the third portion P3, but is not limited thereto.

도 6의 (D)를 참조하면, 제1본딩층(127C)은 제1부(C3) 및 제2부(P4)를 포함하며, 상기 제1부(C3)는 센터 측으로서 다른 영역보다 넓은 폭으로 형성되며, 제2부(P4)는 상기 제1부(C3)로부터 적어도 30~120°사이의 각도를 서로 어긋나게 배치될 수 있다. 상기 제2부(P4)는 예컨대, 핑거 형상을 갖고, 90° 간격으로 이격되며 서로 동일한 길이 또는 서로 다른 길이로 형성될 수 있다.Referring to FIG. 6D, the first bonding layer 127C includes a first portion C3 and a second portion P4, and the first portion C3 is a center side and wider than other regions. The second portion P4 may be formed to have a width, and the second portions P4 may be disposed to be offset from each other by at least 30 ° to 120 ° from the first portion C3. The second portion P4 may have, for example, a finger shape, spaced at intervals of 90 °, and may have the same length or different lengths.

상기 제1본딩층(127)의 아래에는 복수의 제1연결 전극(126)이 배치되며, 상기 복수의 제1연결 전극(126)은 전류의 집중을 방지하기 위해 서로 이격되게 배치될 수 있다.A plurality of first connection electrodes 126 may be disposed below the first bonding layer 127, and the plurality of first connection electrodes 126 may be spaced apart from each other to prevent concentration of current.

상기 제1본딩층(127) 및 제1연결 전극(126)의 구조뿐만 아니라, 제2본딩층 및 제2연결 전극의 구조도 상기의 구조 중에서 선택적으로 형성될 수 있다. 또한 상기 제1본딩층(127)과 상기 제2본딩층(137)은 서로 접합되므로, 바람직하게 동일한 형상으로 형성될 수 있다.
Not only the structures of the first bonding layer 127 and the first connection electrode 126, but also the structures of the second bonding layer and the second connection electrode may be selectively formed among the above structures. In addition, since the first bonding layer 127 and the second bonding layer 137 are bonded to each other, it may be preferably formed in the same shape.

도 7내지 도 20은 도 1의 발광 소자 제조과정을 나타낸 도면이다.7 to 20 are diagrams illustrating a manufacturing process of the light emitting device of FIG. 1.

도 7을 참조하면, 제1기판(101) 위에 제1발광 구조층(120)이 형성된다. 상기 제1기판(101)은 성장 장비에 로딩되고, 상기 제1기판(101) 위에는 복수의 화합물 반도체층이 형성될 수 있다. 상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.Referring to FIG. 7, the first light emitting structure layer 120 is formed on the first substrate 101. The first substrate 101 may be loaded onto growth equipment, and a plurality of compound semiconductor layers may be formed on the first substrate 101. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator sputtering, metal organic chemical vapor (MOCVD) deposition) and the like, and the like is not limited to such equipment.

상기 제1기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs, Ga2O3 등으로 이루어진 군에서 선택될 수 있다. 상기 제1 기판(101) 위에는 요철 구조가 형성될 수 있으며, 상기 요철 구조는 렌즈 형상, 또는 스트라이프 형상 등으로 형성될 수 있다.The first substrate 101 may be selected from the group consisting of sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, GaAs, Ga 2 O 3 , and the like. An uneven structure may be formed on the first substrate 101, and the uneven structure may be formed in a lens shape or a stripe shape.

상기 제1기판(101) 위에는 2족 내지 6족 원소의 화합물 반도체(예: ZnO, GaN)를 이용하여 결정 구조나 광 추출 효율을 개선시켜 주기 위한 구조물(예: 패턴 형상, 기둥 형상 등)이 형성될 수 있다.On the first substrate 101, a structure (eg, a pattern shape, a pillar shape, etc.) for improving the crystal structure or light extraction efficiency by using a compound semiconductor (eg, ZnO, GaN) of Group 2 to Group 6 elements is provided. Can be formed.

또한 상기 제1기판(101) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수 있으며, 상기 버퍼층은 상기 제1기판(101)과 화합물 반도체 사이의 격자 상수의 차이를 줄여주기 위해 형성될 수 있다. 상기 버퍼층, 예컨대 3족-5족 화합물 반도체를 이용한 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 언도프드 반도체층은 undoped 질화물계 반도체로서, 의도적으로 도전형 도펀트를 도핑하지 않은 반도체층이다. 상기 언도프드 반도체층은 상기 제1도전형 반도체층보다 현저히 낮은 전기 전도성을 갖는 반도체층으로서, 예를 들면 undoped GaN층일 수 있으며 제1도전형의 특성을 가질 수 있다. 상기 언도프드 반도체층은 1~3㎛의 두께로 형성될 수 있다. 이하 설명의 편의를 위해 상기 제1기판(101) 위에는 제1발광 구조층(120)이 성장되는 예로 설명하기로 한다.In addition, a buffer layer and / or an undoped semiconductor layer may be formed on the first substrate 101, and the buffer layer may be formed to reduce the difference in lattice constant between the first substrate 101 and the compound semiconductor. . GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like using the buffer layer, for example, a group III-V compound semiconductor. The undoped semiconductor layer is an undoped nitride-based semiconductor, which is intentionally doped without a conductive dopant. The undoped semiconductor layer is a semiconductor layer having a significantly lower electrical conductivity than the first conductive semiconductor layer, and may be, for example, an undoped GaN layer and may have characteristics of the first conductive type. The undoped semiconductor layer may be formed to a thickness of 1 ~ 3㎛. For convenience of explanation, the first light emitting structure layer 120 is grown on the first substrate 101 as an example.

상기 제1발광 구조층(120)은 제1도전형 반도체층(121), 제1활성층(122) 및 제2도전형 반도체층(123)을 포함하며, 상기 제 1도전형 반도체층(121)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1활성층(122)은 상기 제1도전형 반도체층(121) 위에 형성되며, 3족-5족 원소의 화합물 반도체로 형성될 수 있다. The first light emitting structure layer 120 includes a first conductive semiconductor layer 121, a first active layer 122, and a second conductive semiconductor layer 123, and the first conductive semiconductor layer 121. The silver may be selected from compound semiconductors of Group III-V elements doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like. The first active layer 122 is formed on the first conductive semiconductor layer 121, and may be formed of a compound semiconductor of a group III-V group element.

상기 제1활성층(122)는 단일 또는 다중 양자우물 구조로 형성될 수 있고 또한 양자선(Quantum wire)구조, 양자점(Quantum dot)구조로 형성될 수도 있다. 상기 제1활성층(122)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 장벽층을 포함한다. 상기 제1활성층(122)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1활성층(122)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 장벽층의 밴드 갭 에너지는 상기 우물층의 밴드 갭 에너지보다 높고, 상기 도전형 클래드층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 높을 수 있다.The first active layer 122 may be formed of a single or multiple quantum well structure, and may also be formed of a quantum wire structure or a quantum dot structure. The first active layer 122 is In x Al y Ga 1 -x- y N well layer having a composition formula of (0≤x≤1, 0≤y≤1, 0≤x + y≤1 ) and In x Al y and Ga 1 includes a barrier layer having a compositional formula of -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The first active layer 122 may be formed of, for example, a cycle of an InGaN well layer / GaN barrier layer, a cycle of an InGaN well layer / AlGaN barrier layer, or a cycle of an InGaN well layer / InGaN barrier layer. I do not. A conductive clad layer may be formed on or under the first active layer 122, and the conductive clad layer may be formed of a GaN-based semiconductor. The band gap energy of the barrier layer may be higher than the band gap energy of the well layer, and the band gap energy of the conductive clad layer may be higher than the band gap energy of the barrier layer.

상기 제 2도전형 반도체층(123)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. The second conductive semiconductor layer 123 may be a compound semiconductor of a Group III-V group element doped with a second conductive dopant, such as GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like can be selected.

상기 제1발광 구조층(120)는 제1도전형 반도체층(121)은 N형 반도체층이며, 제2도전형 반도체층(123)은 P형 반도체층으로 구현되거나, 이의 역 구조로 형성될 수 있다. 또한 상기 제1발광 구조층(120)은 상기 제2도전형 반도체층(123) 위에 제1도전형 예컨대, N형 반도체층이 더 형성될 수 있다. 이에 따라 상기 제1발광 구조층(120)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
In the first light emitting structure layer 120, the first conductive semiconductor layer 121 is an N-type semiconductor layer, and the second conductive semiconductor layer 123 is formed of a P-type semiconductor layer or an inverse structure thereof. Can be. In addition, the first light emitting structure layer 120 may further include a first conductive type, for example, an N type semiconductor layer, on the second conductive semiconductor layer 123. Accordingly, the first light emitting structure layer 120 may include at least one of an NP junction, a PN junction, an NPN junction, and a PNP junction structure.

도 8을 참조하면, 상기 제1발광 구조층(120) 위의 제1영역을 제외한 제2영역에는 보호층(117)이 형성되며, 상기 제2영역은 상기 제1영역의 둘레 영역 또는 에지 영역이 될 수 있으며, 루프 형태를 갖는 다각형, 또는 밴드 구조로 형성될 수 있다. 상기 보호층(117)은 단일 층 또는 멀티 층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 8, a protective layer 117 is formed in a second region except for the first region on the first light emitting structure layer 120, and the second region is a peripheral region or an edge region of the first region. It may be, and may be formed in a polygonal or band structure having a loop shape. The protective layer 117 may be formed of a single layer or multiple layers, but is not limited thereto.

상기 보호층(117)은 투광성의 절연층 또는 전도층이 형성될 수 있으며, 제1영역에 마스크 패턴을 형성한 후 스퍼터 장비 또는 증착 장비로 형성될 수 있다.The protective layer 117 may be formed of a transmissive insulating layer or a conductive layer, and may be formed of a sputtering apparatus or a deposition apparatus after forming a mask pattern in the first region.

상기 투광성의 절연층은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 등 중에서 선택적으로 형성될 수 있다. 상기 투광성의 전도층은 산화물 또는 질화물을 포함하며, ITO(indium tin oxide), IZO(indium zinc oxide), IZON(IZO nitride), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide) 중 적어도 하나를 포함할 수 있다.
The transmissive insulating layer may be selectively formed among SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2, and the like. The transmissive conductive layer includes an oxide or nitride, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZON), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), and IGZO. It may include at least one of (indium gallium zinc oxide), IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide).

도 9를 참조하면, 제2도전형 반도체층(123) 위에 복수의 전도층(110) 및 지지부재(115)가 형성된다. 상기 복수의 전도층(110)은 상기 제2도전형 반도체층(123) 위에 제1전도층(111), 상기 제1전도층(111) 위에 제2전도층(112), 및 상기 제2전도층(112) 위에 제3전도층(113), 상기 제3전도층(113) 위에 제4전도층(114)을 포함한다. 상기 복수의 전도층(110)은 스퍼터, 도금, 및 증착 방법을 선택적으로 이용하여 형성할 수 있으며, 이에 대해 한정하지는 않는다.9, a plurality of conductive layers 110 and support members 115 are formed on the second conductive semiconductor layer 123. The plurality of conductive layers 110 may include a first conductive layer 111 on the second conductive semiconductor layer 123, a second conductive layer 112 on the first conductive layer 111, and the second conductive layer. The third conductive layer 113 is disposed on the layer 112, and the fourth conductive layer 114 is disposed on the third conductive layer 113. The plurality of conductive layers 110 may be formed by selectively using a sputtering, plating, and deposition method, but is not limited thereto.

상기 제1전도층(111)은 제2영역을 마스크 패턴으로 배치하고 상기 제2도전형 반도체층(123) 상에 형성될 수 있다. 상기 제1전도층(111)은 투광성 산화물 또는/및 질화물 계열을 포함할 수 있으며, 예컨대 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrOx, RuOx 중 적어도 하나를 이용하여 단층 또는 다층으로 형성될 수 있다. 상기 제1전도층(111)은 In, Zn, Sn, Pt, Ag, Ni, Au, Hf 및 이들의 선택적인 조합으로 구성된 금속 물질로 형성될 수 있다. 다른 예로서, 상기 제1전도층(111)은 상기 투광성 산화물과 상기 금속 물질을 이용하여 다층 구조로 형성될 수 있으며, 예컨대 RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 등과 같은 적층 구조로 형성될 수 있다.
The first conductive layer 111 may be formed on the second conductive semiconductor layer 123 by arranging a second region in a mask pattern. The first conductive layer 111 may include a light-transmitting oxide or / and nitride series, for example, Indium Tin Oxide (ITO), Indium zinc oxide (IZO), IZO Nitride (IZON), Aluminum Zinc Oxide (AZO), Monolayer using at least one of indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), antimony tin oxide (ATO), IrO x , and RuOx Or may be formed in multiple layers. The first conductive layer 111 may be formed of a metal material including In, Zn, Sn, Pt, Ag, Ni, Au, Hf, and a selective combination thereof. As another example, the first conductive layer 111 may be formed in a multilayer structure using the light transmitting oxide and the metal material, for example, RuOx / ITO, Ni / IrOx / Au, or Ni / IrOx / Au / ITO. It may be formed in a laminated structure such as.

상기 제2전도층(112)은 상기 제1전도층(111) 상에 상기 제1전도층(111)과 다른 두께로 형성될 수 있다. 상기 제2전도층(112)은 상기 보호층(117) 상에도 연장되어 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2전도층(112)는 입사되는 광을 효율적으로 반사시켜 줄 수 있는 금속을 포함한다. 상기 제2전도층(112)은 적어도 50% 이상의 반사율을 갖는 반사 물질을 포함하며, 바람직하게 90% 이상의 반사율을 갖는 금속층을 포함할 수 있다. 상기 제2전도층(112)은 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. The second conductive layer 112 may be formed on the first conductive layer 111 to have a thickness different from that of the first conductive layer 111. The second conductive layer 112 may also be formed to extend on the protective layer 117, but is not limited thereto. The second conductive layer 112 includes a metal that can efficiently reflect incident light. The second conductive layer 112 may include a reflective material having a reflectance of at least 50% or more, and preferably include a metal layer having a reflectance of 90% or more. The second conductive layer 112 may be formed of, for example, a material consisting of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a combination thereof.

상기 제2전도층(112) 위에는 제3전도층(113)이 형성되며, 상기 제3전도층(113)은 Ni, Pt, Ti, W, V, Fe, Mo 중에 하나 이상으로 이루어질 수 있으며, 단층 또는 다층으로 형성될 수 있다. 상기 제3전도층(113)의 외측은 보호층(117) 위에 연장될 수 있다. A third conductive layer 113 is formed on the second conductive layer 112, and the third conductive layer 113 may be formed of one or more of Ni, Pt, Ti, W, V, Fe, and Mo. It can be formed in a single layer or multiple layers. An outer side of the third conductive layer 113 may extend over the protective layer 117.

상기 제4전도층(114)은 상기 제3전도층(113) 위에 형성되며 본딩층 또는 씨드층으로 사용될 수 있다. 상기 제4전도층(114)은 In, Sn, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수도 있다.The fourth conductive layer 114 is formed on the third conductive layer 113 and may be used as a bonding layer or a seed layer. The fourth conductive layer 114 is In, Sn, Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd , Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al -Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu It may be formed of a layer containing any one or two or more of -Cu 2 O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni.

상기 제3전도층(113) 및 제4전도층(114) 중 적어도 한 층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다.At least one of the third conductive layer 113 and the fourth conductive layer 114 may not be formed, but is not limited thereto.

상기 제4전도층(114) 위에는 지지부재(115)가 배치되며, 상기 지지 부재(115)는 전도성 재질을 포함할 수 있다. 상기 지지 부재(115)는 예컨대, Cu, Au, Ni, Mo, Ag, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Cu-W, 캐리어 웨이퍼(Si, Ge, GaAs, ZnO, SiC, SiGe, GaN 등) 중에서 선택적으로 형성될 수 있다. The support member 115 is disposed on the fourth conductive layer 114, and the support member 115 may include a conductive material. The support member 115 may be formed of, for example, Cu, Au, Ni, Mo, Ag, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Cu-W, carrier wafers (Si, Ge, GaAs, ZnO, SiC, SiGe, GaN, etc.) may be selectively formed.

상기 지지 부재(115)는 전해 도금 방식으로 형성되거나, 본딩 방식 또는 시트 형태로 접착될 수 있으며, 이에 대해 한정하지는 않는다. 상기 지지부재(115)는 전원을 공급해 주는 경로 및 방열 경로로 이용될 수 있다. 상기 지지부재(115)는 발광 소자의 전체를 지지하게 되며, 그 두께는 30~500㎛로 형성될 수 있다. 다른 예로서, 상기 지지부재(115)는 전도성 부재가 아닌, ZnO, Al2O3 물질과 같은 절연성 지지 부재로 형성될 수 있다.
The support member 115 may be formed by an electroplating method, or may be bonded in a bonding method or a sheet form, but is not limited thereto. The support member 115 may be used as a path for supplying power and a heat radiation path. The support member 115 supports the entire light emitting device, and may have a thickness of 30 to 500 μm. As another example, the support member 115 may be formed of an insulating support member such as ZnO and Al 2 O 3 materials, not the conductive member.

도 10은 도 9의 구조를 역 방향으로 회전시켜 배치한 구조이다. FIG. 10 is a structure in which the structure of FIG. 9 is rotated in a reverse direction.

도 9 및 도 10을 참조하면, 상기 제1기판(101)을 물리적 리프트 오프 방법으로 제거하게 된다. 상기 제1기판(101)에 소정 파장의 레이저를 조사하여 적어도 제1기판(101)을 상기 제1발광 구조층(120)으로부터 제거하게 된다. 이러한 방식은 레이저 리프트 오프(LLO: Laser lift off)로 정의할 수 있다. 상기 제1기판(101)은 화학적 리프트 오프 방법으로 제거할 수 있으며, 이는 제1기판(101)과 반도체층(예: 버퍼층) 사이를 습식 에칭함으로써, 제1기판(101)을 분리시켜 줄 수 있다.9 and 10, the first substrate 101 is removed by a physical lift off method. The first substrate 101 is irradiated with a laser of a predetermined wavelength to remove at least the first substrate 101 from the first light emitting structure layer 120. This approach can be defined as laser lift off (LLO). The first substrate 101 can be removed by a chemical lift-off method, which can separate the first substrate 101 by wet etching between the first substrate 101 and the semiconductor layer (eg, the buffer layer). have.

상기 제1발광 구조층(120)의 제1도전형 반도체층(121)의 상면은 N-face이며, 연마 및 폴리싱과 같은 공정이 수행될 수 있다. An upper surface of the first conductive semiconductor layer 121 of the first light emitting structure layer 120 is N-face, and processes such as polishing and polishing may be performed.

도 11을 참조하면, 제1발광 구조층(120)의 외측에 대해 에칭을 수행하게 된다. 상기 제1발광 구조층(120)의 에칭 과정에 의해 상기 보호층(117)의 외측부는 노출된다. 상기 에칭 과정은 건식 또는/및 습식 에칭을 포함할 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 11, etching is performed on the outside of the first light emitting structure layer 120. The outer portion of the protective layer 117 is exposed by the etching process of the first light emitting structure layer 120. The etching process may include, but is not limited to, dry or wet etching.

상기 제1발광 구조층(120)의 외측은 상기 지지 부재(105)의 하면에 대해 수직한 면으로 처리되거나, 경사진 면으로 처리될 수 있다. 상기 제1발광 구조층(120)의 각 층은 상기 지지부재(115)로부터 멀어질수록 점차 좁아지는 폭으로 형성될 수 있다. 상기 에칭 과정은 제1투광성 지지층(125)을 형성하기 전에 형성하거나, 상기 제1투광성 지지층(125)을 형성한 후 형성될 수 있다.The outer side of the first light emitting structure layer 120 may be treated as a surface perpendicular to the bottom surface of the support member 105 or may be treated as an inclined surface. Each layer of the first light emitting structure layer 120 may be formed to have a width that gradually narrows away from the support member 115. The etching process may be formed before forming the first transparent support layer 125 or after the first transparent support layer 125 is formed.

상기 제1도전형 반도체층(121)의 상면은 건식 에칭 또는 습식 에칭에 의해 도 4와 같은 광 추출 구조로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
An upper surface of the first conductive semiconductor layer 121 may be formed in the light extraction structure as shown in FIG. 4 by dry etching or wet etching, but is not limited thereto.

상기 제1발광 구조층(120)의 위에는 제1투광성 지지층(125)이 형성될 수 있다. 상기 제1투광성 지지층(125)은 상기 제1도전형 반도체층(121) 위에 상기 제1도전형 반도체층(121)의 폭과 동일하거나 더 좁은 폭으로 형성될 수 있다.The first translucent support layer 125 may be formed on the first light emitting structure layer 120. The first translucent support layer 125 may be formed on the first conductive semiconductor layer 121 to have a width equal to or narrower than that of the first conductive semiconductor layer 121.

상기 제1투광성 지지층(125)은 스퍼터 또는/및 증착 장비로 형성될 수 있으며, 그 물질은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 와 같은 절연 물질일 수 있다. 다른 예로서, 상기 제1투광성 지지층(125)은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide)와 같은 전도성 물질로 형성될 수 있다.The first transparent support layer 125 may be formed of a sputter or / and deposition equipment, the material is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may be an insulating material such as. As another example, the first transparent support layer 125 Indium Tin Oxide (ITO), Indium zinc oxide (IZO), IZO Nitride (IZON), Aluminum Zinc Oxide (AZO), Indium zinc tin oxide (IZTO), Indium aluminum zinc oxide (IZAZO), Indium gallium zinc oxide (IGZO) It may be formed of a conductive material, such as indium gallium tin oxide (IGTO) and antimony tin oxide (ATO).

상기 제1투광성 지지층(125)의 두께는 수 ㎛ 이상으로 형성될 수 있으며, 바람직하게 1㎛~200㎛의 두께로 형성될 수 있다. 상기 제1투광성 지지층(125)은 적어도 70% 이상의 투과율을 가지는 물질을 포함하며, 상기 제1활성층(122)으로부터 방출된 광이 충분히 확산될 수 있는 공간 또는 스페이서로 제공된다.
The first light transmitting support layer 125 may have a thickness of several μm or more, and preferably, 1 μm to 200 μm. The first translucent support layer 125 may include a material having a transmittance of at least 70% or more, and may be provided as a space or a spacer in which light emitted from the first active layer 122 may be sufficiently diffused.

도 12를 참조하면, 제1투광성 지지층(125)부터 상기 제1도전형 반도체층(121)이 노출되는 깊이까지 홀(126A)을 형성한 후, 상기 홀(126A)에 제1연결 전극(126)을 형성해 준다. 상기 홀(126A)은 레이저 또는 드릴을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 홀(126A)은 상기 제1도전형 반도체층(121)의 상면보다 더 아래까지 형성됨으로써, 제1연결 전극(126)의 접촉 면적을 증대시켜 줄 수 있다.Referring to FIG. 12, after the hole 126A is formed from the first transparent support layer 125 to the depth at which the first conductive semiconductor layer 121 is exposed, the first connection electrode 126 is formed in the hole 126A. Form). The hole 126A may be formed using a laser or a drill, but is not limited thereto. The hole 126A is formed to be lower than the top surface of the first conductive semiconductor layer 121, thereby increasing the contact area of the first connection electrode 126.

상기 홀(126A)에는 제1연결 전극(126)이 형성되며, 상기 제1연결 전극(126)은 상기 제1도전형 반도체층(121)에 오믹 접촉된다. 상기 제1연결 전극(126)은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu 중 적어도 하나를 포함할 수 있으며, 적어도 2개의 층으로 형성될 수 있다. 상기 제1연결 전극(126)은 스퍼터, 도금, 증착 장비를 선택적으로 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.A first connection electrode 126 is formed in the hole 126A, and the first connection electrode 126 is in ohmic contact with the first conductive semiconductor layer 121. The first connection electrode 126 may include at least one of Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu. It may include, and may be formed of at least two layers. The first connection electrode 126 may be formed using a sputtering, plating, or deposition equipment, but is not limited thereto.

상기 제1연결 전극(126)은 오믹부(M1), 연결부(M2) 및 본딩부(M3)를 포함하며, 상기 오믹부(M1)는 Cr, V, W, TI와 같은 물질로 상기 제1도전형 반도체층(121)에 접촉되며, 상기 연결부(M2)는 Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W와 같은 금속을 이용하여 상기 오믹부(M1)과 본딩부(M3) 사이에 배치되며, 상기 본딩부(M3)는 Au와 같은 금속으로 상기 연결부(M2)와 상기 제1본딩층(127) 사이에 연결된다. The first connection electrode 126 includes an ohmic portion M1, a connection portion M2, and a bonding portion M3, and the ohmic portion M1 is made of a material such as Cr, V, W, and TI. In contact with the conductive semiconductor layer 121, the connection part M2 is bonded to the ohmic part M1 and the bonding part using a metal such as Pt, Pd, Ru, Rh, V, Ti, Al, Cu, and W. The bonding portion M3 is disposed between the connecting portion M2 and the first bonding layer 127 by a metal such as Au.

상기 제1본딩층(127)은 Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 하나 이상을 포함할 수 있다. 또한 상기 제1본딩층(127)은 유테틱 금속일 수 있으며, 예컨대 Au/Sn, SnPb 과 Pb-free 솔더와 같은 합금일 수 있으며, 이에 대해 한정하지는 않는다.The first bonding layer 127 may include one or more of Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, and Au. In addition, the first bonding layer 127 may be a eutectic metal, for example, an alloy such as Au / Sn, SnPb, and Pb-free solder, but is not limited thereto.

도 12의 구조는 제1발광부(A1)로 정의할 수 있으며, 상기 제1발광부(A1)는 하나의 칩 구조체일 수 있으며, 이에 대해 한정하지는 않는다.
The structure of FIG. 12 may be defined as the first light emitting unit A1, and the first light emitting unit A1 may be one chip structure, but is not limited thereto.

도 13을 참조하면, 제2기판(102) 위에 제2발광 구조층(130)이 형성된다. 상기 제2기판(102)은 성장 장비에 로딩되고, 상기 제2기판(102) 위에는 복수의 화합물 반도체층이 형성될 수 있다. 상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다. Referring to FIG. 13, a second light emitting structure layer 130 is formed on the second substrate 102. The second substrate 102 may be loaded onto growth equipment, and a plurality of compound semiconductor layers may be formed on the second substrate 102. The growth equipment may be an electron beam evaporator, physical vapor deposition (PVD), chemical vapor deposition (CVD), plasma laser deposition (PLD), dual-type thermal evaporator sputtering, metal organic chemical vapor (MOCVD) deposition) and the like, and the like is not limited to such equipment.

상기 제2기판(102)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs, Ga2O3 등으로 이루어진 군에서 선택될 수 있다. 상기 제2 기판(102) 위에는 요철 구조가 형성될 수 있으며, 상기 요철 구조는 렌즈 형상, 또는 스트라이프 형상 등으로 형성될 수 있다.The second substrate 102 may be selected from the group consisting of sapphire substrate (Al 2 O 3 ), GaN, SiC, ZnO, Si, GaP, InP, and GaAs, Ga 2 O 3 . An uneven structure may be formed on the second substrate 102, and the uneven structure may be formed in a lens shape or a stripe shape.

상기 제2기판(102) 위에는 2족 내지 6족 원소의 화합물 반도체(예: ZnO, GaN)를 이용하여 결정 구조나 광 추출 효율을 개선시켜 주기 위한 구조물(예: 패턴 형상, 기둥 형상 등)이 형성될 수 있다.On the second substrate 102, a structure (eg, a pattern shape, a pillar shape, etc.) for improving the crystal structure or light extraction efficiency by using a compound semiconductor (eg, ZnO, GaN) of Group 2 to Group 6 elements is provided. Can be formed.

또한 상기 제2기판(102) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수 있으며, 상기 버퍼층은 상기 제2기판(102)과 화합물 반도체 사이의 격자 상수의 차이를 줄여주기 위해 형성될 수 있다. 상기 버퍼층, 예컨대 3족-5족 화합물 반도체를 이용한 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 언도프드 반도체층은 GaN계 반도체층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다. In addition, a buffer layer and / or an undoped semiconductor layer may be formed on the second substrate 102, and the buffer layer may be formed to reduce the difference in lattice constant between the second substrate 102 and the compound semiconductor. . GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like using the buffer layer, for example, a group III-V compound semiconductor. The undoped semiconductor layer may be formed of a GaN-based semiconductor layer, but is not limited thereto.

상기 제2기판(102)과 상기 제2발광 구조층(130) 사이에는 제2투광성 지지층이 형성될 수 있으며, 상기 제2투광성 지지층은 반도체층이 성장될 수 있는 물질 예컨대, 사파이어와 같은 물질로 형성될 수 있다. 이하 설명의 편의를 위해 상기 제2기판(102) 위에는 제2발광 구조층(130)이 성장되는 예로 설명하기로 한다.A second transmissive support layer may be formed between the second substrate 102 and the second light emitting structure layer 130, and the second transmissive support layer may be formed of a material such as sapphire on which the semiconductor layer may be grown. Can be formed. For convenience of explanation, the second light emitting structure layer 130 is grown on the second substrate 102 as an example.

상기 제2발광 구조층(130)은 제3도전형 반도체층(131), 제2활성층(132) 및 제4도전형 반도체층(133)을 포함하며, 상기 제 3도전형 반도체층(131)은 제1도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2활성층(132)은 상기 제3도전형 반도체층(131) 위에 형성되며, 3족-5족 원소의 화합물 반도체로 형성될 수 있다. The second light emitting structure layer 130 includes a third conductive semiconductor layer 131, a second active layer 132, and a fourth conductive semiconductor layer 133, and the third conductive semiconductor layer 131 The silver may be selected from compound semiconductors of Group III-V elements doped with a first conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, or the like. The second active layer 132 may be formed on the third conductive semiconductor layer 131, and may be formed of a compound semiconductor of a group 3 to 5 group element.

상기 제2활성층(132)는 단일 또는 다중 양자우물 구조로 형성될 수 있고 또한 양자선(Quantum wire)구조, 양자점(Quantum dot)구조로 형성될 수도 있다. 상기 제2활성층(132)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 장벽층을 포함한다. 상기 제2활성층(132)은 예를 들면, InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 또는 InGaN 우물층/InGaN 장벽층의 주기로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2활성층(132)의 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있으며, 상기 도전형 클래드층은 GaN계 반도체로 형성될 수 있다. 상기 장벽층의 밴드 갭 에너지는 상기 우물층의 밴드 갭 에너지보다 높고, 상기 도전형 클래드층의 밴드 갭 에너지는 상기 장벽층의 밴드 갭 에너지보다 높을 수 있다.The second active layer 132 may be formed of a single or multiple quantum well structure, and may also be formed of a quantum wire structure or a quantum dot structure. The second active layer 132 is In x Al y Ga 1 -x- y N well layer having a composition formula of (0≤x≤1, 0≤y≤1, 0≤x + y≤1 ) and In x Al y and Ga 1 includes a barrier layer having a compositional formula of -x- y N (0≤x≤1, 0≤y≤1, 0≤x + y≤1). The second active layer 132 may be formed by, for example, a period of the InGaN well layer / GaN barrier layer, a period of the InGaN well layer / AlGaN barrier layer, or a period of the InGaN well layer / InGaN barrier layer. I do not. A conductive clad layer may be formed on or under the second active layer 132, and the conductive clad layer may be formed of a GaN-based semiconductor. The band gap energy of the barrier layer may be higher than the band gap energy of the well layer, and the band gap energy of the conductive clad layer may be higher than the band gap energy of the barrier layer.

상기 제 4도전형 반도체층(133)은 제2도전형 도펀트가 도핑된 3족-5족 원소의 화합물 반도체 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다.The fourth conductive semiconductor layer 133 is a compound semiconductor of a Group III-V group element doped with a second conductive dopant, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP and the like can be selected.

상기 제2발광 구조층(130)는 제3도전형 반도체층(131)은 N형 반도체층, 제4도전형 반도체층(133)은 P형 반도체층으로 구현되거나, 이의 역 구조로 형성될 수 있다. 또한 상기 제2발광 구조층(130)은 상기 제4도전형 반도체층(133) 위에 제3도전형 예컨대, N형 반도체층이 더 형성될 수 있다. 이에 따라 상기 제2발광 구조층(130)은 N-P 접합, P-N 접합, N-P-N 접합, P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
In the second light emitting structure layer 130, the third conductive semiconductor layer 131 may be an N-type semiconductor layer, and the fourth conductive semiconductor layer 133 may be a P-type semiconductor layer or an inverted structure thereof. have. In addition, the second light emitting structure layer 130 may further include a third conductive type, for example, an N type semiconductor layer, on the fourth conductive semiconductor layer 133. Accordingly, the second light emitting structure layer 130 may include at least one of an NP junction, a PN junction, an NPN junction, and a PNP junction structure.

도 14를 참조하면, 상기 제2발광 구조층(130) 위에는 전극층(138)이 형성되며, 상기 전극층(138)은 스퍼터 또는/및 증착 방식으로 형성될 수 있다. 상기 전극층(138)은 전류 확산층으로서, 투광성 물질을 포함한다. 상기 전극층(138)은 투광성 전도층으로서, 예컨대 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다. 다른 예로서, 상기 전극층(138)은 오믹 접촉층으로 형성될 수 있으며, 그 물질은 In, Zn, Sn, Ni, Pt, Ag 중 하나이상을 포함할 수 있다. 상기 전극층(138)은 수 Å 이상의 두께에서 광이 투과될 수 있으며, 광 추출에 방해를 주지 않을 수 있다. Referring to FIG. 14, an electrode layer 138 is formed on the second light emitting structure layer 130, and the electrode layer 138 may be formed by sputtering and / or deposition. The electrode layer 138 is a current spreading layer and includes a light transmissive material. The electrode layer 138 is a transparent conductive layer, for example, indium tin oxide (ITO), indium zinc oxide (IZO), IZO (IZO nitride), aluminum zinc oxide (AZO), indium zinc tin oxide (IZTO), and indium aluminum zinc oxide), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), antimony tin oxide (ATO), IrO x , RuOx, RuOx / ITO, Ni / IrOx / Au, and Ni / IrOx / Au / It may include at least one of ITO. As another example, the electrode layer 138 may be formed as an ohmic contact layer, and the material may include one or more of In, Zn, Sn, Ni, Pt, and Ag. The electrode layer 138 may transmit light at a thickness of several dB or more, and may not interfere with light extraction.

상기 전극층(138)은 제4도전형 반도체층(133)의 상면 면적의 50% 이상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The electrode layer 138 may be formed to 50% or more of the upper surface area of the fourth conductive semiconductor layer 133, but is not limited thereto.

도 15를 참조하면, 상기 전극층(138) 위에는 임시기판(150)가 형성되며, 상기 임시기판(150)는 적어도 한 층 이상으로 형성될 수 있다. 상기 임시기판(150)는 스퍼터 또는 증착 방법과 같은 방식으로 형성되거나, 별도의 시트로 부착될 수 있으며, 이에 대해 한정하지는 않는다.
Referring to FIG. 15, a temporary substrate 150 may be formed on the electrode layer 138, and the temporary substrate 150 may be formed of at least one layer. The temporary substrate 150 may be formed in the same manner as the sputtering or deposition method, or may be attached as a separate sheet, but is not limited thereto.

상기 임시기판(150)는 제1보호층(151), 제2보호층(152), 희생층(153), 확산층(154), 지지층(155)을 포함한다. 상기 제1보호층(151)은 절연 물질 또는 금속 물질로 형성되며, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2와 같은 절연 물질이거나 Ti, Cr 등을 이용하여 형성될 수 있다. 상기 제1보호층(151)은 외부 충격으로부터 상기 제2발광 구조층(130)을 보호하게 된다.The temporary substrate 150 includes a first protective layer 151, a second protective layer 152, a sacrificial layer 153, a diffusion layer 154, and a support layer 155. The first protective layer 151 is formed of an insulating material or a metal material, and is an insulating material such as SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 , or Ti, Cr, or the like. It can be formed using. The first protective layer 151 protects the second light emitting structure layer 130 from external impact.

상기 제1보호층(151) 위에는 제2보호층(152)이 형성되며, 상기 제2보호층(152)은 상기 제1보호층(151)과 상기 희생층(153) 사이에 배치되며, 레이저에 의해 발생될 수 있는 충격과 손해를 보호할 수 있다. 상기 제2보호층(152)은 In, Sn, Ag, Nb, Ni, Au, Cu 물질 중 적어도 하나를 포함한다. 상기 제2보호층(152)은 적어도 하나의 금속층을 포함하며, 스퍼터, 증착, 도금 장비 등을 이용하여 형성될 수 있다.
A second passivation layer 152 is formed on the first passivation layer 151, and the second passivation layer 152 is disposed between the first passivation layer 151 and the sacrificial layer 153. It can protect the shock and damage that can be caused by. The second protective layer 152 includes at least one of In, Sn, Ag, Nb, Ni, Au, and Cu material. The second protective layer 152 may include at least one metal layer, and may be formed using a sputtering, deposition, plating apparatus, or the like.

상기 제2보호층(152) 위에는 희생층(153)이 형성되며, 상기 희생층(153)은 상기 확산층(154)의 밴드갭 에너지보다는 적어도 높은 밴드 갭 에너지를 가지는 물질을 포함할 수 있다. 상기 희생층(153)은 절연 물질을 포함하며, 상기 절연 물질은 상기 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중 적어도 하나를 포함하며, 상기 SiO2의 밴드 갭 에너지는 8.9eV 정도이며, 상기 Al2O3 의 밴드 갭 에너지는 8eV 정도이다. A sacrificial layer 153 is formed on the second protective layer 152, and the sacrificial layer 153 may include a material having at least a higher band gap energy than the band gap energy of the diffusion layer 154. The sacrificial layer 153 includes an insulating material, and the insulating material is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 At least one of, the band gap energy of the SiO 2 is about 8.9eV, the band gap energy of Al 2 O 3 is about 8eV.

상기 확산층(154)은 상기 희생층(153)의 밴드 갭 에너지 및 레이저 에너지보다 낮은 물질로 형성될 수 있다. 상기 확산층(154)은 예컨대, ITO, ZnO, IZO, TiN 등의 물질을 포함하며, 그 밴드 갭 에너지는 2.0~7.0Ev 정도이다. The diffusion layer 154 may be formed of a material lower than the band gap energy and the laser energy of the sacrificial layer 153. The diffusion layer 154 includes, for example, a material such as ITO, ZnO, IZO, or TiN, and has a band gap energy of about 2.0 to 7.0 Ev.

상기 희생층(154) 위에는 지지층(155)이 형성되며, 상기 지지층(155)은 절연 물질 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 중에서 적어도 하나를 포함할 수 있다. 상기 지지층(155)은 상기 레이저의 밴드 갭 에너지 및 상기 확산층(154)의 밴드 갭 에너지보다는 큰 물질로 형성될 수 있다.A support layer 155 is formed on the sacrificial layer 154, and the support layer 155 includes at least one of an insulating material, for example, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 . can do. The support layer 155 may be formed of a material larger than the band gap energy of the laser and the band gap energy of the diffusion layer 154.

상기 지지층(155)은 적어도 30㎛ 이상의 두께로 형성되며, 제2기판(102)의 제거시 지지하는 역할을 수행한다. The support layer 155 is formed to have a thickness of at least 30 μm or more, and serves to support the removal of the second substrate 102.

상기 희생층(153), 확산층(154) 및 지지층(155) 각각은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
Each of the sacrificial layer 153, the diffusion layer 154, and the support layer 155 may be formed as a single layer or a multilayer, but is not limited thereto.

도 15 및 도 16을 참조하면, 상기 임시기판(150)는 베이스에 배치시키고, 상기 제2기판(102)를 물리적 리프트 오프 또는 화학적 리프트 오프 방법으로 제거하게 된다. 상기 물리적 리프트 오프 방법은 상기 제2기판(102)에 레이저를 조사하는 방법으로 반도체층으로부터 분리시켜 줄 수 있다. 화학적 리프트 오프 방법은 반도체층과 기판 사이 또는 반도체층 사이를 습식 에칭 액을 이용하여 에칭함으로써, 상기 제2기판(102)을 분리시켜 줄 수 있다. 15 and 16, the temporary substrate 150 is disposed on a base, and the second substrate 102 is removed by a physical lift off or chemical lift off method. The physical lift-off method may be separated from the semiconductor layer by irradiating a laser to the second substrate 102. In the chemical lift-off method, the second substrate 102 may be separated by etching between the semiconductor layer and the substrate or between the semiconductor layers using a wet etching solution.

상기 제2기판(102)이 제거되면, 버퍼층, 언도프드 반도체층, 제3도전형 반도체층(131) 중 적어도 한 층이 노출될 수 있다. 상기 버퍼층 및 언도프드 반도체층은 제거될 수 있으며, 그 제거 방식은 습식 에칭을 이용할 수 있다.
When the second substrate 102 is removed, at least one of the buffer layer, the undoped semiconductor layer, and the third conductive semiconductor layer 131 may be exposed. The buffer layer and the undoped semiconductor layer may be removed, and the removal method may use wet etching.

도 17을 참조하면, 상기 제3도전형 반도체층(131) 위에 제2투광성 지지층(135)을 형성하며, 상기 제2투광성 지지층(135)은 광의 방출을 위해 소정 두께로 형성된다. 상기 두께는 1~200㎛ 정도로 형성될 수 있다. 상기 제2투광성 지지층(135)은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. Referring to FIG. 17, a second transparent support layer 135 is formed on the third conductive semiconductor layer 131, and the second transparent support layer 135 is formed to have a predetermined thickness to emit light. The thickness may be formed about 1 ~ 200㎛. The second translucent support layer 135 may not be formed, but is not limited thereto.

상기 제2투광성 지지층(135)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 와 같은 절연 물질 중에서 선택될 수 있다. 다른 예로서, 상기 제2투광성 지지층(135)은 ITO(Indium Tin Oxide), IZO(Indium zinc oxide), IZON(IZO Nitride), AZO(Aluminum Zinc Oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), ATO(antimony tin oxide)와 같은 전도성 물질로 형성될 수 있다. 상기 제2투광성 지지층(135)은 3족-5족 화합물 반도체로 형성될 수 있으며, 예를 들면 상기 언도프드 반도체층을 제거하지 않고 지지층으로 사용할 수 있다.The second translucent support layer 135 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may be selected from an insulating material such as. As another example, the second translucent support layer 135 Indium Tin Oxide (ITO), Indium zinc oxide (IZO), IZO Nitride (IZON), Aluminum Zinc Oxide (AZO), Indium zinc tin oxide (IZTO), Indium aluminum zinc oxide (IZAZO), Indium gallium zinc oxide (IGZO) It may be formed of a conductive material, such as indium gallium tin oxide (IGTO) and antimony tin oxide (ATO). The second translucent support layer 135 may be formed of a Group III-V compound semiconductor, and may be used as a support layer without removing the undoped semiconductor layer.

상기 제2투광성 지지층(135) 내에는 홀(137A)이 형성되며, 상기 홀(137A)은 상기 제3도전형 반도체층(131)의 상면보다 더 아래까지 연장된다. 상기 홀(137A) 내에는 제2연결 전극(136)이 형성되며, 상기 제2연결 전극(136)은 오믹 금속 및 본딩 금속을 포함할 수 있다. 상기 제2연결 전극은 Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu 중 적어도 하나를 포함할 수 있으며, 적어도 2개의 금속층으로 형성될 수 있다. 상기 제2연결 전극(136)은 오믹부(M1), 연결부(M2) 및 본딩부(M3)를 포함하며, 상기 오믹부(M1)는 Cr, V, W, TI와 같은 물질로 상기 제3도전형 반도체층(131)에 접촉되며, 상기 연결부(M2)는 Pt, Pd, Ru, Rh, V, Ti, Al, Cu, W와 같은 금속을 이용하여 상기 오믹부(M1)과 본딩부(M3) 사이에 배치되며, 상기 본딩부(M3)는 Au와 같은 금속으로 형성되며 상기 연결부(M2)와 제2본딩층(137) 사이에 배치된다.A hole 137A is formed in the second translucent support layer 135, and the hole 137A extends further below the top surface of the third conductive semiconductor layer 131. A second connection electrode 136 is formed in the hole 137A, and the second connection electrode 136 may include an ohmic metal and a bonding metal. The second connection electrode may include at least one of Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au, Cr, V, W, Ti, Pt, Ru, Rh, Cu. It may be formed of at least two metal layers. The second connection electrode 136 includes an ohmic part M1, a connection part M2, and a bonding part M3, and the ohmic part M1 is made of a material such as Cr, V, W, and TI. In contact with the conductive semiconductor layer 131, the connection part M2 is bonded to the ohmic part M1 and the bonding part using a metal such as Pt, Pd, Ru, Rh, V, Ti, Al, Cu, and W ( The bonding portion M3 is formed of a metal such as Au and is disposed between the connecting portion M2 and the second bonding layer 137.

상기 제2연결 전극(136)은 하나 또는 복수로 형성될 수 있으며, 이러한 개수는 전류를 원활하게 공급할 수 있다.The second connection electrode 136 may be formed in one or a plurality, and this number can smoothly supply current.

상기 제2연결 전극(136) 위에는 제2본딩층(137)이 형성되며, 상기 제2본딩층(137)은 본딩 물질로 형성될 수 있다. 상기 제2본딩층(137)은 제2연결 전극(136) 위에 접촉되며, 원형, 다각형, 랜덤한 형상, 라인 및 곡선 형상 중에서 선택적으로 형성될 수 있으며, 상기 제1본딩층과 대응하는 형상으로 형성될 수 있다.A second bonding layer 137 may be formed on the second connection electrode 136, and the second bonding layer 137 may be formed of a bonding material. The second bonding layer 137 contacts the second connection electrode 136 and may be selectively formed among a circle, a polygon, a random shape, a line, and a curved shape, and may have a shape corresponding to the first bonding layer. Can be formed.

상기 제2본딩층(137)은 Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au 중에서 하나 이상을 포함할 수 있다. 또한 상기 제2본딩층(137)은 유테틱 금속일 수 있으며, 예컨대 Au/Sn, SnPb 과 Pb-free 솔더와 같은 합금일 수 있으며, 이에 대해 한정하지는 않는다. The second bonding layer 137 may include one or more of Sn, Nb, Cu, Ti, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, and Au. In addition, the second bonding layer 137 may be a eutectic metal, for example, an alloy such as Au / Sn, SnPb, and Pb-free solder, but is not limited thereto.

상기 제2본딩층(137)은 상기 제2발광 구조층(130)을 기준으로 상기 전극층(138)과 반대측에 배치되며, 광 추출을 방해하지 않는 크기로 형성될 수 있다. 상기 제2본딩층(137)은 상기 제2발광 구조층(130)의 표면에 적어도 70% 이하의 면적으로 형성될 수 있으며, 바람직하게 30% 이하의 면적으로 형성될 수 있다. The second bonding layer 137 may be disposed on a side opposite to the electrode layer 138 based on the second light emitting structure layer 130 and may have a size that does not prevent light extraction. The second bonding layer 137 may be formed on the surface of the second light emitting structure layer 130 with an area of at least 70% or less, preferably 30% or less.

상기 도 17은 제2발광부(A2)로 정의될 수 있으며, 제2발광부(A2)는 적어도 하나의 칩 구조체로 설명될 수 있다.
17 may be defined as a second light emitting unit A2, and the second light emitting unit A2 may be described as at least one chip structure.

도 18을 참조하면, 도 12의 제1발광부(A1)와 도 17의 제2발광부(A2)를 서로 마주보게 배치한다. 상기 제1발광부(A1)의 제1본딩층(127) 위에 제2발광부(A2)의 제2본딩층(137)이 대응되도록 얼라인시켜 준다.Referring to FIG. 18, the first light emitting part A1 of FIG. 12 and the second light emitting part A2 of FIG. 17 are disposed to face each other. The second bonding layer 137 of the second light emitting unit A2 is aligned to correspond to the first bonding layer 127 of the first light emitting unit A1.

도 19를 참조하면, 제1본딩층(127)과 제2본딩층(137)을 본딩시켜 준다. 상기 제1본딩층(127)과 제2본딩층(137) 사이에 별도의 본딩 물질을 더 포함할 수 있으며, 이에 대해 한정하지는 않는다.Referring to FIG. 19, the first bonding layer 127 and the second bonding layer 137 are bonded. A separate bonding material may be further included between the first bonding layer 127 and the second bonding layer 137, but is not limited thereto.

상기 제1투광성 지지층(125)과 상기 제2투광성 지지층(135)은 서로 이격되며, 그 사이의 영역은 비어있는 영역(140)으로 형성될 수 있다. The first translucent support layer 125 and the second translucent support layer 135 may be spaced apart from each other, and an area therebetween may be formed as an empty region 140.

상기 제1투광성 지지층(125)과 상기 제2투광성 지지층(135) 사이의 영역(140)은 절연 물질이나 다른 투광성 물질로 채워질 수 있으며, 이에 대해 한정하지는 않는다.The region 140 between the first translucent support layer 125 and the second translucent support layer 135 may be filled with an insulating material or another translucent material, but is not limited thereto.

상기 제1발광부(A1) 위에 제2발광부(A2)가 수직 방향으로 대응되게 결합된다.
The second light emitting unit A2 is coupled to the first light emitting unit A1 in a vertical direction.

도 19 및 도 20을 참조하면, 상기 임시기판(150)을 제거하게 된다. 상기 임시기판(150)의 층들(151-155) 중 적어도 지지층(155)은 물리적 리프트 오프 방법 또는/및 화학적 리프트 오프 방법으로 제거하게 된다.19 and 20, the temporary substrate 150 is removed. At least the support layer 155 of the layers 151-155 of the temporary substrate 150 is removed by a physical lift off method and / or a chemical lift off method.

상기 물리적 리프트 오프 방법은 상기 지지층(155)을 통해 레이저를 조사하게 되며, 상기 지지층(155)과 상기 희생층(153) 사이의 확산층(154)은 상기 레이저 에너지보다 작은 재질이며, 상기 지지층(155)과 상기 희생층(153)의 밴드 갭 에너지보다 낮은 재질로 형성되기 때문에 상기 레이저에 의해 열 에너지로 흡수하며, 상기 열 에너지에 의해 분해됨으로써, 상기 지지층(155)을 분리시켜 준다. 이때 상기 확산층(154)의 일부 또는 전체가 상기 지지층(155)과 함께 제거될 수 있다.In the physical lift-off method, the laser is irradiated through the support layer 155, and the diffusion layer 154 between the support layer 155 and the sacrificial layer 153 is made of a material smaller than the laser energy and the support layer 155. And the band gap energy of the sacrificial layer 153 are absorbed as heat energy by the laser and decomposed by the heat energy, thereby separating the support layer 155. At this time, part or all of the diffusion layer 154 may be removed together with the support layer 155.

다른 예로서, 소정 파장의 레이저를 상기 제2보호층(152)과 상기 확산층(154) 사이의 희생층(153) 영역에 집광시켜 주어, 상기 제2보호층(152)으로부터 상기 희생층(153)이 분리되도록 할 수 있다. 이에 따라 상기 지지층(155)은 다른 층과 함께 분리될 수 있다. As another example, a laser having a predetermined wavelength is focused on a region of the sacrificial layer 153 between the second protective layer 152 and the diffusion layer 154, and thus the sacrificial layer 153 is separated from the second protective layer 152. ) Can be separated. Accordingly, the support layer 155 may be separated together with other layers.

상기 제1보호층(151) 및 제2보호층(152)은 상기 레이저 리프트 오프 과정에 의해 상기 제2발광 구조층(130)이 손상되는 것을 방지할 수 있다.The first protective layer 151 and the second protective layer 152 may prevent the second light emitting structure layer 130 from being damaged by the laser lift-off process.

상기 지지층(155)이 분리되면, 상기 전극층(138) 위의 층들(151,152,153,154)에 대해 선택적으로 에칭 과정을 거쳐 제거하게 된다. 예컨대, 상기 확산층(154), 희생층(153), 제2보호층(152), 제1보호층(151)에 대해 습식 에칭으로 제거할 수 있으며, 필요시 건식 에칭으로 제거할 수도 있다.
When the support layer 155 is separated, the layers 151, 152, 153, and 154 on the electrode layer 138 are selectively removed by etching. For example, the diffusion layer 154, the sacrificial layer 153, the second protective layer 152, and the first protective layer 151 may be removed by wet etching. If necessary, the diffusion layer 154 may be removed by dry etching.

도 21을 참조하면, 상기 임시기판이 제거되면 상기 전극층(138) 위에 전극(139)을 형성하게 된다. 상기 전극(139)은 상기 전극층(138)의 너비보다는 작은 너비를 갖고 형성되며, 패드이거나 패드 및 이에 연결된 전극 패턴을 포함한다. 상기 전극 패턴은 상기 패드로부터 적어도 한 방향으로 외측 또는/및 내측으로 분기된 형상의 패턴을 포함하며, 전류를 확산시켜 줄 수 있다. 상기 전극(139)은 증착, 스퍼터 및 도금 방식을 선택적으로 이용하여 형성할 수 있다.Referring to FIG. 21, when the temporary substrate is removed, the electrode 139 is formed on the electrode layer 138. The electrode 139 is formed to have a width smaller than the width of the electrode layer 138, and includes a pad or an electrode pattern connected thereto. The electrode pattern may include a pattern having a shape branching outwardly and / or inwardly from at least one direction from the pad, and may diffuse current. The electrode 139 may be formed by using deposition, sputtering and plating methods.

상기 지지 부재(115)를 통해 제1극성의 전원을 공급하고, 전극(139)를 통해 제2극성의 전원을 공급할 수 있다. 상기 제1극성의 전원은 복수의 전도층(110)을 통해 제1발광 구조층(120), 제1연결 전극(126), 제1본딩층(127), 제2본딩층(137), 제2연결 전극(136), 제2발광 구조층(130), 전극층(138), 전극(139)으로 흐르게 된다. 이에 따라 제1발광 구조층(120)과 제2발광 구조층(130)은 제1광과 제2광을 방출하게 된다. 상기 제1광 및 제2광 각각은 가시광선 대역의 피크 파장 또는 자외선 대역의 피크 파장의 광일 수 있다. 상기 제1광과 상기 제2광은 동일한 대역의 피크 파장의 광이거나 서로 다른 대역의 피크 파장의 광일 수 있다. 상기 제1광과 상기 제2광이 동일한 대역의 피크 파장의 광인 경우, 광의 강도를 증대시켜 줄 수 있다. 상기 제1광과 상기 제2광이 서로 다른 대역의 피크 파장인 경우, 혼합된 광은 백색 광 또는 다른 제3광이 될 수 있다. 상기 제1 및 제2광은 청색, 녹색, 적색 파장 중 적어도 하나를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 대역은 단일 피크 파장이 아닌 각 컬러 스펙트럼 예컨대, 청색 파장, 적색 파장, 녹색 파장의 스펙트럼을 포함할 수 있다.
The first polarity power may be supplied through the support member 115, and the second polarity power may be supplied through the electrode 139. The first polarity power source is the first light emitting structure layer 120, the first connection electrode 126, the first bonding layer 127, the second bonding layer 137, and the plurality of conductive layers 110 through the conductive layer 110. The second connection electrode 136 flows to the second light emitting structure layer 130, the electrode layer 138, and the electrode 139. Accordingly, the first light emitting structure layer 120 and the second light emitting structure layer 130 emit the first light and the second light. Each of the first light and the second light may be light having a peak wavelength in a visible light band or a peak wavelength in an ultraviolet light band. The first light and the second light may be light of peak wavelengths of the same band or light of peak wavelengths of different bands. When the first light and the second light are light of the peak wavelength of the same band, the light intensity can be increased. When the first light and the second light are peak wavelengths of different bands, the mixed light may be white light or another third light. The first and second light may include at least one of blue, green, and red wavelengths, but are not limited thereto. The band may include the spectrum of each color spectrum, such as the blue wavelength, the red wavelength, and the green wavelength, rather than a single peak wavelength.

도 22는 제2실시 예이다. 도 1의 다른 발광 소자(100A)의 예로서, 도 1의 구조에서 제2투광성 지지층이 제거한 구조이다. 상기 제2투광성 지지층이 제거함으로써, 상기 발광 소자(100)의 두께를 줄여줄 수 있다. 22 is a second embodiment. As an example of another light emitting device 100A of FIG. 1, the second light transmitting support layer is removed from the structure of FIG. 1. By removing the second transparent support layer, the thickness of the light emitting device 100 may be reduced.

또한 상기 제2투광성 지지층 및 상기 제2연결 전극이 제거되어, 상기 제2본딩층(137)이 제3도전형 반도체층(131)의 아래에 직접 접촉될 수 있다. 상기 제2본딩층(137)은 상기 제2발광 구조층(130)의 일부 영역 예컨대, 상기 제3도전형 반도체층(131)의 하면 면적의 50% 이하, 바람직하게 10% 이하로 형성될 수 있으며, 이에 대해 한정하지는 않는다. In addition, the second transmissive support layer and the second connection electrode may be removed to directly contact the second bonding layer 137 under the third conductive semiconductor layer 131. The second bonding layer 137 may be formed in a portion of the second light emitting structure layer 130, for example, 50% or less, preferably 10% or less of an area of the lower surface of the third conductive semiconductor layer 131. It is not limited thereto.

또한 상기 제1연결 전극(126)과 대응되는 영역에 전류 블록킹층(118)을 배치할 수 있다. 이러한 전류 블록킹층(118)은 도1에도 동일하게 적용될 수 있으며, 이에 대해 한정하지는 않는다.In addition, the current blocking layer 118 may be disposed in an area corresponding to the first connection electrode 126. The current blocking layer 118 may be similarly applied to FIG. 1, but is not limited thereto.

상기 전류 블록킹층(118)은 상기 제2도전형 반도체층(123)의 아래에 배치되며, 상기 제1연결 전극(126)과 수직 방향으로 대응되게 배치된다. 상기 전류 블록킹층(118)은 상기 제1전도층(111)보다 저 전도성 물질 또는 쇼트키 접촉 물질 중에서 선택될 수 있으며, 바람직하게 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 와 같은 절연 물질 중에서 선택될 수 있다. The current blocking layer 118 is disposed below the second conductive semiconductor layer 123 and disposed to correspond to the first connection electrode 126 in a vertical direction. The current blocking layer 118 may be selected from a lower conductive material or a schottky contact material than the first conductive layer 111, and preferably SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may be selected from an insulating material such as.

이에 따라 상기 제1연결 전극(126)으로 공급되는 전류는 상기 전류 블록킹층(118)에 의해 최단 경로로 흐르지 않고 우회 경로로 흐를 수 있어, 전류 확산 효과를 줄 수 있다.
Accordingly, the current supplied to the first connection electrode 126 may flow in the bypass path without flowing in the shortest path by the current blocking layer 118, thereby providing a current spreading effect.

도 23은 제3실시 예로서, 도 1의 다른 발광 소자(100B)의 예이다.FIG. 23 is an example of another light emitting device 100B of FIG. 1 as a third embodiment.

도 23을 참조하면, 제1 및 제2발광 구조층(120,130)의 외측에 절연층(119)을 배치할 수 있다. 상기 절연층(119)은 제1 및 제2발광 구조층(120,130)의 외측을 보호하게 되며, 층간 쇼트 및 습기 침투를 방지할 수 있다.Referring to FIG. 23, an insulating layer 119 may be disposed outside the first and second light emitting structure layers 120 and 130. The insulating layer 119 may protect the outside of the first and second light emitting structure layers 120 and 130, and may prevent an interlayer short and moisture penetration.

상기 절연층(119)은 제3도전형 반도체층(121)의 상면 둘레에 더 연장될 수 있다.The insulating layer 119 may further extend around the top surface of the third conductive semiconductor layer 121.

또한 상기 절연층(119)의 일부는 상기 제1투광성 지지층(125)와 상기 제2투광성 지지층(135) 사이에 연장될 수 있다. 상기 절연층(119)의 굴절률은 화합물 반도체층의 굴절률보다 낮아 광 추출 효율을 개선시켜 줄 수 있다.A portion of the insulating layer 119 may extend between the first transparent support layer 125 and the second transparent support layer 135. The refractive index of the insulating layer 119 is lower than that of the compound semiconductor layer, thereby improving light extraction efficiency.

상기 절연층(119)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 와 같은 절연 물질 중에서 선택될 수 있다.
The insulating layer 119 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 It may be selected from an insulating material such as.

상기 제1본딩층(127)과 상기 제2본딩층(137) 사이에 제3연결 전극(127A)을 배치하고, 상기 제3연결 전극(127A)은 일측(S3)이 상기 제1 및 제2본딩층(137) 중 적어도 한 층에 접촉되며, 타측(S4)이 상기 절연층(119)의 제1측면을 따라 상기 보호층(117) 위에 배치될 수 있다. 상기 제3연결 전극(127A)의 타측(S4)은 패드로 사용될 수 있다. A third connection electrode 127A is disposed between the first bonding layer 127 and the second bonding layer 137, and one side S3 of the third connection electrode 127A is disposed on the first and second bonding layers 127A. In contact with at least one of the bonding layers 137, the other side S4 may be disposed on the passivation layer 117 along the first side surface of the insulating layer 119. The other side S4 of the third connection electrode 127A may be used as a pad.

상기 전극층(138) 위에는 제4연결 전극(139A)이 배치되며, 상기 제4연결 전극(139A)은 일측(S1)이 상기 전극층(138)에 접촉되고, 타측(S2)이 상기 절연층(119)의 제2측면을 따라 상기 전도층(110)의 외측 위에 배치될 수 있다. 상기 제1측면과 상기 제2측면은 서로 다른 측면 바람직하게, 서로 반대측일 수 있으며, 이에 대해 한정하지는 않는다. 상기 제4연결 전극(139A)의 타측(S2)은 패드로 사용될 수 있다.A fourth connection electrode 139A is disposed on the electrode layer 138, one side S1 of the fourth connection electrode 139A contacts the electrode layer 138, and the other side S2 of the insulating layer 119. It may be disposed on the outside of the conductive layer 110 along the second side of the. The first side and the second side may be different sides, preferably opposite sides, but are not limited thereto. The other side S2 of the fourth connection electrode 139A may be used as a pad.

상기 제4연결 전극(139A)의 타측(S2)은 제2전도층(112) 내지 제4전도층(114) 중 적어도 한 층에 연결될 수 있다. 예컨대, 상기 제4연결 전극(139A)은 상기 제2전도층(112)에 연결되며, 상기 제2전도층(112)은 상기 보호층(117) 아래로 연장되며, 상기 제2전도층(112)의 일측(112A)은 상기 보호층(117)의 외 측면까지 더 연장될 수 있다. 이에 따라 상기 제2전도층(112)은 상기 보호층(117)의 외측에 배치되며, 상기 제4연결 전극(139A)과 물리적으로 접촉될 수 있다. 다른 예로서 제3전도층(113) 또는 제4전도층(114)이 상기 제4연결 전극(139A)에 연결될 수 있다.The other side S2 of the fourth connection electrode 139A may be connected to at least one of the second conductive layer 112 and the fourth conductive layer 114. For example, the fourth connection electrode 139A is connected to the second conductive layer 112, the second conductive layer 112 extends below the protective layer 117, and the second conductive layer 112. One side of 112A may further extend to the outer side surface of the protective layer 117. Accordingly, the second conductive layer 112 may be disposed outside the protective layer 117 and may be in physical contact with the fourth connection electrode 139A. As another example, the third conductive layer 113 or the fourth conductive layer 114 may be connected to the fourth connection electrode 139A.

상기 제2전도층(112) 및 상기 제3전도층(113)은 굴곡지게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
The second conductive layer 112 and the third conductive layer 113 may be formed to be bent, but is not limited thereto.

도 24는 실시 예에 따른 발광 소자 패키지의 단면도이다.24 is a cross-sectional view of a light emitting device package according to the embodiment.

도 24를 참조하면, 발광 소자 패키지(30)는 몸체(20)와, 상기 몸체(10)에 설치된 제1 리드 전극(32) 및 제2리드 전극(33)과, 상기 몸체(20)에 설치되어 상기 제1리드 전극(32) 및 제2리드 전극(33)과 전기적으로 연결되는 실시 예에 따른 발광 소자(100)와, 상기 발광 소자(100)를 덮는 몰딩 부재(40)를 포함한다.Referring to FIG. 24, the light emitting device package 30 may be installed on the body 20, the first lead electrode 32 and the second lead electrode 33 installed on the body 10, and the body 20. And a light emitting device 100 according to the embodiment electrically connected to the first lead electrode 32 and the second lead electrode 33, and a molding member 40 covering the light emitting device 100.

상기 몸체(20)는 실리콘과 같은 도전성 기판, PPA 등과 같은 합성수지 재질, 세라믹 기판, 절연 기판, 또는 금속 기판(예: MCPCB)을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다. 상기 몸체(20)는 쓰루 홀 구조를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The body 20 may include a conductive substrate such as silicon, a synthetic resin material such as PPA, a ceramic substrate, an insulating substrate, or a metal substrate (for example, MCPCB), and the inclined surface around the light emitting device 100. This can be formed. The body 20 may include a through hole structure, but is not limited thereto.

상기 몸체(20) 상부에는 소정 깊이의 캐비티(22)가 형성될 수 있으며, 상기 캐비티(22) 내에는 리드 전극(32,33) 및 상기 발광 소자(100)이 배치된다. 상기 발광 소자(100)는 다른 실시 예의 발광 소자를 사용할 수 있으며, 이에 대해 한정하지는 않는다. A cavity 22 having a predetermined depth may be formed on the body 20, and lead electrodes 32 and 33 and the light emitting device 100 are disposed in the cavity 22. The light emitting device 100 may use a light emitting device according to another embodiment, but is not limited thereto.

상기 몸체(20)의 상면은 플랫하게 형성될 수 있으며, 이 경우 상기 캐비티(22)는 형성되지 않는다.The upper surface of the body 20 may be formed flat, in which case the cavity 22 is not formed.

상기 제1리드 전극(32) 및 제2리드 전극(33)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공한다. 또한, 상기 제1리드 전극(32) 및 제2 리드 전극(33)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The first lead electrode 32 and the second lead electrode 33 are electrically separated from each other, and provide power to the light emitting device 100. In addition, the first lead electrode 32 and the second lead electrode 33 may increase light efficiency by reflecting light generated from the light emitting device 100, and heat generated from the light emitting device 100. It may also play a role in discharging it to the outside.

상기 발광 소자(100)는 상기 몸체(20) 상에 설치되거나 상기 제1 리드 전극(32) 또는 제2리드 전극(33) 상에 설치될 수 있다.The light emitting device 100 may be installed on the body 20 or on the first lead electrode 32 or the second lead electrode 33.

상기 발광 소자(100)는 상기의 실시 에(들)에 개시된 소자로서, 상기 제1 리드 전극(31) 위에 다이 본딩되고, 상기 제2리드 전극(32)에 와이어(25)로 본딩될 수 있다. The light emitting device 100 is a device disclosed in the above embodiment (s), and may be die bonded on the first lead electrode 31 and bonded to the second lead electrode 32 by a wire 25. .

상기 몰딩 부재(40)는 실리콘 또는 에폭시와 같은 수지 재질을 포함하며, 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(40)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다. 상기 몰딩 부재(40) 위에는 렌즈가 배치될 수 있으며, 상기 렌즈는 상기 몰딩 부재와 접촉되거나 비 접촉되는 형태로 구현될 수 있다.The molding member 40 may include a resin material such as silicon or epoxy, and may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 40 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100. A lens may be disposed on the molding member 40, and the lens may be implemented to be in contact with or not in contact with the molding member.

상기 발광소자(100)는 청색 컬러를 방출하고, 상기 몰딩 부재(40)에는 적어도 한 종류의 형광체가 배치될 수 있으며, 이 경우는 광도가 다른 동일 크기의 다른 칩보다 1.5배 이상이 될 수 있다. 또한 상기의 발광 소자(100)로부터 복수의 컬러가 방출된 경우, 패키지 상에서 복수의 컬러를 통해 타켓 광(예: 백색)을 구현할 수 있으며, 몰드 부재(40)에 별도의 형광체를 첨가하지 않거나, 형광체 종류를 줄여줄 수 있다.The light emitting device 100 emits a blue color, and at least one kind of phosphor may be disposed on the molding member 40, and in this case, luminous intensity may be 1.5 times or more than that of other chips having the same size. . In addition, when a plurality of colors are emitted from the light emitting device 100, target light (for example, white) may be realized through a plurality of colors on the package, and a separate phosphor is not added to the mold member 40, It can reduce the type of phosphor.

상기 발광 소자 패키지(30)는 상기에 개시된 실시 예들의 발광 소자 중 적어도 하나가 탑재될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting device package 30 may be mounted with at least one of the light emitting devices of the embodiments disclosed above, but is not limited thereto.

실시 예의 패키지는 탑뷰 형태로 도시하고 설명하였으나, 사이드 뷰 방식으로 구현하여 상기와 같은 방열 특성, 전도성 및 반사 특성의 개선 효과가 있으며, 이러한 탑뷰 또는 사이드 뷰 방식의 발광 소자는 상기와 같이 수지층으로 패키징한 후, 렌즈를 상기 수지층 위에 형성하거나, 접착할 수 있으며, 이에 대해 한정하지는 않는다. Although the package of the embodiment is illustrated and described in the form of a top view, it is implemented in a side view to improve the heat dissipation, conductivity, and reflection characteristics as described above. After packaging, the lens may be formed or adhered to the resin layer, but is not limited thereto.

또한 상기 발광 소자(100)는 도 25과 같이 패키징되는 형태로 설명하였으나, 보드 위에 직접 탑재(COB: Chip on board)되어, 몰딩 부재나 렌즈로 상기 발광 소자를 커버할 수 있다. 이러한 보드 위에 복수의 발광 소자가 어레이될 수 있다.
In addition, although the light emitting device 100 is described as being packaged as illustrated in FIG. 25, the light emitting device 100 may be directly mounted on a board (COB) to cover the light emitting device with a molding member or a lens. A plurality of light emitting devices may be arranged on the board.

<라이트 유닛><Light unit>

실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 25 및 도 26에 도시된 표시 장치, 도 27에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.The light emitting device or the light emitting device package according to the embodiment may be applied to the light unit. The light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged, and includes a display device shown in FIGS. 25 and 26 and a lighting device shown in FIG. 27. Etc. may be included.

도 25는 실시 예에 따른 표시 장치의 분해 사시도이다. 25 is an exploded perspective view of a display device according to an exemplary embodiment.

도 25를 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)와, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.Referring to FIG. 25, the display apparatus 1000 according to the exemplary embodiment includes a light guide plate 1041, a light emitting module 1031 providing light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light emitting module 1031, and a reflective member 1022 on the optical sheet 1051. The bottom cover 1011 may be included, but is not limited thereto.

상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.The bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 can be defined as a light unit 1050.

상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1041 diffuses light to serve as a surface light source. The light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.The light emitting module 1031 provides light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.

상기 발광모듈(1031)은 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 상기에 개시된 실시 예에 따른 발광 소자 패키지(30)를 포함하며, 상기 발광 소자 패키지(30)는 상기 기판(1033) 상에 소정 간격으로 어레이될 수 있다. The light emitting module 1031 may include at least one, and may provide light directly or indirectly at one side of the light guide plate 1041. The light emitting module 1031 may include a substrate 1033 and a light emitting device package 30 according to the above-described embodiment, and the light emitting device package 30 may be arranged on the substrate 1033 at predetermined intervals. have.

상기 기판(1033)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.The substrate 1033 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1033 may include not only a general PCB but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto. When the light emitting device package 30 is mounted on the side surface of the bottom cover 1011 or the heat dissipation plate, the substrate 1033 may be removed. Here, a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.

그리고, 상기 복수의 발광 소자 패키지(30)는 상기 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자 패키지(30)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.In addition, the plurality of light emitting device packages 30 may be mounted on the substrate 1033 such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto. The light emitting device package 30 may directly or indirectly provide light to a light incident portion that is one side of the light guide plate 1041, but is not limited thereto.

상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.The reflective member 1022 may be disposed under the light guide plate 1041. The reflective member 1022 may improve the luminance of the light unit 1050 by reflecting light incident to the lower surface of the light guide plate 1041 and pointing upward. The reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto. The reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.

상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may house the light guide plate 1041, the light emitting module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with a housing portion 1012 having a box-like shape with an opened upper surface, but the present invention is not limited thereto. The bottom cover 1011 may be combined with the top cover, but is not limited thereto.

상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding. In addition, the bottom cover 1011 may include a metal or a non-metal material having good thermal conductivity, but the present invention is not limited thereto.

상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다. The display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates. A polarizing plate may be attached to at least one surface of the display panel 1061, but the present invention is not limited thereto. The display panel 1061 displays information by light passing through the optical sheet 1051. The display device 1000 may be applied to various portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.

상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.The optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light transmissive sheet. The optical sheet 1051 may include at least one of a sheet such as, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet. The diffusion sheet diffuses the incident light, the horizontal and / or vertical prism sheet focuses the incident light into the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness. A protective sheet may be disposed on the display panel 1061, but the present invention is not limited thereto.

여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.Here, the light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light emitting module 1031, but are not limited thereto.

도 26은 실시 예에 따른 표시 장치를 나타낸 도면이다. 26 is a diagram illustrating a display device according to an exemplary embodiment.

도 26을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(30)가 어레이된 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. Referring to FIG. 26, the display device 1100 includes a bottom cover 1152, a substrate 1120 on which the light emitting device package 30 disclosed above is arranged, an optical member 1154, and a display panel 1155. .

상기 기판(1120)과 상기 발광 소자 패키지(30)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1060), 광학 부재(1154)는 라이트 유닛으로 정의될 수 있다. The substrate 1120 and the light emitting device package 30 may be defined as a light emitting module 1060. The bottom cover 1152, at least one light emitting module 1060, and the optical member 1154 may be defined as a light unit.

상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.The bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.

여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. Here, the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, horizontal and vertical prism sheets, and a brightness enhancement sheet. The light guide plate may be made of a PC material or a poly methy methacrylate (PMMA) material, and the light guide plate may be removed. The diffusion sheet diffuses the incident light, the horizontal and vertical prism sheets focus the incident light onto the display area, and the brightness enhancement sheet reuses the lost light to improve the brightness.

상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
The optical member 1154 is disposed on the light emitting module 1060, and performs surface light source, diffusion, condensing, etc. of the light emitted from the light emitting module 1060.

도 27은 실시 예에 따른 조명 장치의 사시도이다.27 is a perspective view of a lighting apparatus according to an embodiment.

도 27을 참조하면, 조명 장치(1500)는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.Referring to FIG. 27, the lighting device 1500 may include a case 1510, a light emitting module 1530 installed in the case 1510, and a connection terminal installed in the case 1510 and receiving power from an external power source. 1520).

상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case 1510 may be formed of a material having good heat dissipation, for example, may be formed of a metal material or a resin material.

상기 발광 모듈(1530)은 기판(1532)과, 상기 기판(1532)에 탑재되는 실시 예에 따른 발광 소자 패키지(30)를 포함할 수 있다. 상기 발광 소자 패키지(30)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다. The light emitting module 1530 may include a substrate 1532 and a light emitting device package 30 according to an embodiment mounted on the substrate 1532. The plurality of light emitting device packages 30 may be arranged in a matrix form or spaced apart at predetermined intervals.

상기 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다. The substrate 1532 may be a circuit pattern printed on an insulator. For example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, FR-4 substrates and the like.

또한, 상기 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.In addition, the substrate 1532 may be formed of a material that reflects light efficiently, or a surface may be coated with a color, for example, white or silver, in which the light is efficiently reflected.

상기 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(30)가 탑재될 수 있다. 상기 발광 소자 패키지(30) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.At least one light emitting device package 30 may be mounted on the substrate 1532. Each of the light emitting device packages 30 may include at least one light emitting diode (LED) chip. The LED chip may include a light emitting diode in a visible light band such as red, green, blue, or white, or a UV light emitting diode emitting ultraviolet (UV) light.

상기 발광모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(30)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module 1530 may be arranged to have a combination of various light emitting device packages 30 to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1520)는 상기 발광모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1520 may be electrically connected to the light emitting module 1530 to supply power. The connection terminal 1520 is inserted into and coupled to an external power source in a socket manner, but is not limited thereto. For example, the connection terminal 1520 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

상기 각 실시 예는 각 실시 예로 한정되지 않고, 상기에 개시된 다른 실시 예에 선택적으로 적용될 수 있으며, 각 실시 예로 한정하지는 않는다. Each embodiment is not limited to each embodiment, but may be selectively applied to other embodiments disclosed above, but is not limited to each embodiment.

이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, and the like described in the above embodiments are included in at least one embodiment of the present invention, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in the embodiments may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Therefore, it should be understood that the present invention is not limited to these combinations and modifications.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, It will be understood that various modifications and applications are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that all changes and modifications that come within the meaning and range of equivalency of the claims are therefore intended to be embraced therein.

100,100A,100B:발광 소자, 115:지지부재, 110: 전도층, 120,130:발광 구조층, 125,135:투광성 지지층, 126,136: 연결 전극, 127,137: 본딩층, 138:전극층, 139: 전극, 117:보호층, 119: 절연층 100, 100A, 100B: light emitting element, 115: support member, 110: conductive layer, 120, 130: light emitting structure layer, 125, 135: light transmitting support layer, 126, 136: connecting electrode, 127, 137: bonding layer, 138: electrode layer, 139: electrode, 117: protection Layer, 119: insulating layer

Claims (22)

지지부재;
상기 지지부재 위에 전도층;
상기 전도층 위에 수직 방향으로 서로 대응되게 배치된 복수의 발광 구조층;
상기 복수의 발광 구조층 사이의 일부 영역에 배치된 본딩층;
상기 복수의 발광 구조층 중 적어도 하나와 상기 본딩층 사이에 투광성 지지층; 및
상기 복수의 발광 구조층 위에 전극을 포함하는 발광 소자.
Support member;
A conductive layer on the support member;
A plurality of light emitting structure layers disposed corresponding to each other in the vertical direction on the conductive layer;
A bonding layer disposed in a partial region between the plurality of light emitting structure layers;
A translucent support layer between at least one of the plurality of light emitting structure layers and the bonding layer; And
Light emitting device comprising an electrode on the plurality of light emitting structure layer.
제1항에 있어서, 상기 복수의 발광 구조층은 상기 전도층 위에 제1발광 구조층; 및 상기 제1발광 구조층 위에 제2발광 구조층을 포함하며,
상기 본딩층은 제1발광 구조층과 상기 제2발광 구조층에 서로 연결되는 발광 소자.
The light emitting device of claim 1, wherein the plurality of light emitting structure layers comprise: a first light emitting structure layer on the conductive layer; And a second light emitting structure layer on the first light emitting structure layer,
The bonding layer is a light emitting device connected to the first light emitting structure layer and the second light emitting structure layer.
제1항에 있어서, 상기 지지 부재는 전도성 지지부재 및 절연성 지지부재 중 어느 하나를 포함하며,
상기 전도층은 상기 제1발광 구조층 아래에 오믹층; 및 상기 오믹층 아래에 반사층을 포함하는 발광 소자.
The method of claim 1, wherein the support member comprises any one of a conductive support member and an insulating support member,
The conductive layer is an ohmic layer below the first light emitting structure layer; And a reflective layer under the ohmic layer.
제2항에 있어서, 상기 제1발광 구조층과 상기 전도층 사이의 외측 둘레에 보호층을 포함하며,
상기 보호층의 외측부는 상기 제1발광 구조층의 측면으로부터 외측으로 연장되는 발광 소자.
The method of claim 2, further comprising a protective layer around the outer side between the first light emitting structure layer and the conductive layer,
And an outer portion of the protective layer extends outward from a side surface of the first light emitting structure layer.
제2항에 있어서, 상기 제1발광 구조층은 상기 본딩층 아래에 제1도전형 반도체층; 상기 제1도전형 반도체층 아래에 제1활성층; 및 상기 제1활성층과 상기 전도층 사이에 제2도전형 반도체층을 포함하며,
상기 제2발광 구조층은 상기 본딩층 위에 제3도전형 반도체층; 및 상기 제3도전형 반도체층 위에 제2활성층; 및 상기 제2활성층 위에 제4도전형 반도체층을 포함하는 발광 소자.
The semiconductor light emitting device of claim 2, wherein the first light emitting structure layer comprises: a first conductive semiconductor layer under the bonding layer; A first active layer under the first conductive semiconductor layer; And a second conductive semiconductor layer between the first active layer and the conductive layer.
The second light emitting structure layer may include a third conductive semiconductor layer on the bonding layer; And a second active layer on the third conductive semiconductor layer. And a fourth conductive semiconductor layer on the second active layer.
제5항에 있어서, 상기 제1도전형 반도체층과 상기 제3도전형 반도층은 N형 반도체층이며, 상기 제2도전형 반도체층과 상기 제4도전형 반도체층은 P형 반도체층인 발광 소자.The light emitting device of claim 5, wherein the first conductive semiconductor layer and the third conductive semiconductor layer are N-type semiconductor layers, and the second conductive semiconductor layer and the fourth conductive semiconductor layer are P-type semiconductor layers. device. 제5항 또는 제6항에 있어서, 상기 제1활성층과 상기 제2활성층은 가시광선 대역의 광과 자외선 대역의 광 중 적어도 하나를 방출하는 발광 소자.The light emitting device of claim 5 or 6, wherein the first active layer and the second active layer emit at least one of light in a visible light band and light in an ultraviolet light band. 제5항 또는 제6항에 있어서,
상기 제1활성층과 상기 제2활성층은 서로 동일한 피크 파장 또는 서로 다른 피크 파장의 광을 방출하는 발광 소자.
The method according to claim 5 or 6,
The light emitting device of claim 1, wherein the first active layer and the second active layer emit light having the same peak wavelength or different peak wavelengths.
제5항에 있어서, 상기 투광성 지지층은 상기 본딩층과 상기 제1발광 구조층 사이에 제1투광성 지지층; 및 상기 본딩층과 상기 제2발광 구조층 사이에 제2투광성 지지층을 포함하는 발광 소자. The method of claim 5, wherein the translucent support layer comprises: a first translucent support layer between the bonding layer and the first light emitting structure layer; And a second translucent support layer between the bonding layer and the second light emitting structure layer. 제9항에 있어서, 상기 본딩층은 상기 제1투광성 지지층 위에 제1본딩층; 및 상기 제2투광성 지지층 아래에 제2본딩층을 포함하는 발광 소자.The method of claim 9, wherein the bonding layer comprises: a first bonding layer on the first translucent support layer; And a second bonding layer under the second translucent support layer. 제1항에 있어서, 상기 투광성 지지층 내에 배치되며 상기 본딩층과 상기 복수의 발광 구조층 중 적어도 하나와 연결된 연결 전극을 포함하는 발광 소자. The light emitting device of claim 1, further comprising a connection electrode disposed in the light transmissive support layer and connected to at least one of the bonding layer and the plurality of light emitting structure layers. 제9항에 있어서,
상기 본딩층과 상기 제1도전형 반도체층 사이에 연결되며 상기 제1투광성 지지층 내에 배치된 제1연결 전극; 및 상기 본딩층과 상기 제3도전형 반도체층 사이에 연결되며 상기 제2투광성 지지층 내에 배치된 제2연결 전극을 포함하는 발광 소자.
10. The method of claim 9,
A first connection electrode connected between the bonding layer and the first conductive semiconductor layer and disposed in the first translucent support layer; And a second connection electrode connected between the bonding layer and the third conductive semiconductor layer and disposed in the second translucent support layer.
제1항에 있어서, 상기 복수의 발광 구조층과 상기 전극 사이에 상기 전극층을 포함하는 발광 소자. The light emitting device of claim 1, further comprising the electrode layer between the plurality of light emitting structure layers and the electrode. 제9항에 있어서, 상기 제1투광성 지지층은 상기 제2투광성 지지층으로부터 이격되는 발광 소자. The light emitting device of claim 9, wherein the first light transmitting support layer is spaced apart from the second light transmitting support layer. 제4항에 있어서, 상기 제1 및 제2발광 구조층 중 적어도 하나의 둘레에 절연층을 포함하는 발광 소자.The light emitting device of claim 4, further comprising an insulating layer around at least one of the first and second light emitting structure layers. 제15항에 있어서, 상기 본딩층으로부터 상기 보호층 위로 연장된 제3연결 전극을 포함하는 발광 소자.The light emitting device of claim 15, further comprising a third connection electrode extending from the bonding layer to the protective layer. 제15항에 있어서, 상기 전극으로부터 상기 전도층에 접촉되도록 연장된 제4연결 전극을 포함하는 발광 소자.The light emitting device of claim 15, further comprising a fourth connection electrode extending from the electrode to contact the conductive layer. 제1항에 있어서, 상기 투광성 지지층은 절연 물질 및 전도성 물질 중 적어도 하나를 포함하는 발광 소자.The light emitting device of claim 1, wherein the translucent support layer comprises at least one of an insulating material and a conductive material. 제12항에 있어서, 상기 제2도전형 반도체층의 아래에 배치되며 상기 제1연결 전극과 수직 방향으로 대응되는 전류 블록킹층을 포함하는 발광 소자.The light emitting device of claim 12, further comprising a current blocking layer disposed below the second conductive semiconductor layer and corresponding to a direction perpendicular to the first connection electrode. 제9항에 있어서, 상기 본딩층은 다층으로 형성되는 발광 소자.The light emitting device of claim 9, wherein the bonding layer is formed in multiple layers. 제1항에 있어서, 상기 본딩층은 상기 투광성 지지층의 상면 및 하면 중 적어도 한 면의 면적보다 더 좁은 영역에 형성되며,
상기 투광성 지지층은 상기 적어도 하나의 발광 구조층의 적어도 50% 영역에 형성되는 발광 소자.
The method of claim 1, wherein the bonding layer is formed in a region narrower than the area of at least one of the upper surface and the lower surface of the translucent support layer,
The light transmissive support layer is formed in at least 50% of the at least one light emitting structure layer.
제1항에 있어서, 상기 복수의 발광 구조층 및 투광성 지지층 중 적어도 하나에 광 추출 구조를 더 포함하는 발광 소자.The light emitting device of claim 1, further comprising a light extracting structure in at least one of the plurality of light emitting structure layers and the transparent support layer.
KR1020110008476A 2011-01-27 2011-01-27 Light emitting device KR101795026B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110008476A KR101795026B1 (en) 2011-01-27 2011-01-27 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110008476A KR101795026B1 (en) 2011-01-27 2011-01-27 Light emitting device

Publications (2)

Publication Number Publication Date
KR20120087038A true KR20120087038A (en) 2012-08-06
KR101795026B1 KR101795026B1 (en) 2017-11-07

Family

ID=46872695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110008476A KR101795026B1 (en) 2011-01-27 2011-01-27 Light emitting device

Country Status (1)

Country Link
KR (1) KR101795026B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378950B1 (en) * 2013-01-10 2014-04-17 주식회사 세미콘라이트 Semiconductor light emimitting device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008263127A (en) * 2007-04-13 2008-10-30 Toshiba Corp Led apparatus
KR100986374B1 (en) * 2009-12-09 2010-10-08 엘지이노텍 주식회사 Light emitting device, method for fabricating the light emitting device and light emitting device package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101378950B1 (en) * 2013-01-10 2014-04-17 주식회사 세미콘라이트 Semiconductor light emimitting device

Also Published As

Publication number Publication date
KR101795026B1 (en) 2017-11-07

Similar Documents

Publication Publication Date Title
US9899567B2 (en) Light emitting device
JP5414711B2 (en) Light emitting element
JP5847421B2 (en) Light emitting device, light emitting device package
JP5551649B2 (en) Light emitting element
US20110089440A1 (en) Light emitting device and light emitting device package having the same
KR20130112330A (en) Light emitting device, method for fabricating the same and lighting system
KR20120137181A (en) Light emitting device and light emitting device package
KR101865918B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20130027275A (en) Light emitting device, light emitting device package, and light unit
KR101896690B1 (en) Light emitting device and light emitting device package
KR101836368B1 (en) Light emitting device, method for fabricating the same and lighting system
KR20130119616A (en) Light-emitting device
KR20130009040A (en) Light emitting device, method of fabricating light emitting device, light emitting device package, and light unit
KR101916124B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR101795026B1 (en) Light emitting device
KR101786082B1 (en) Light emitting device
KR20120137180A (en) Light emitting device and light emitting device package
KR101836373B1 (en) Light emitting device, method for fabricating the same, and light emitting device package
KR20130026927A (en) Light emitting device, light emitting device package, and light unit
KR20130016977A (en) Light emitting device, light emitting device package, and light unit
KR20130049388A (en) Light emitting device, light emitting device package, and light unit
KR20130016666A (en) Light emitting device, light emitting device package, and light unit
KR20130016667A (en) Light emitting device, light emitting device package, and light unit
KR20130063419A (en) Light emitting device, light emitting device package, and light unit
KR20130044016A (en) Light emitting device, light emitting device package, and light unit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant