KR20130018145A

KR20130018145A - 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기

Info

Publication number: KR20130018145A
Application number: KR1020120086770A
Authority: KR
Inventors: 토시유키 가사이
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2011-08-10
Filing date: 2012-08-08
Publication date: 2013-02-20
Also published as: TW201312759A; CN102956670B; CN106898301B; JP2013037261A; CN102956670A; US9318045B2; US20130038585A1; KR101959944B1; TWI563666B; JP5970758B2; CN106898301A

Abstract

전기 광학 장치에 있어서, 복수의 화소 회로를 갖는 표시부와, 상기 표시부로부터 이간되어 배치되고, 상기 복수의 화소 회로를 구동하기 위한 신호를 출력하는 구동 회로가 반도체 기판의 제1 면 상에 형성되어 있다. 상기 복수의 화소 회로의 각각은 제1 트랜지스터를 갖는다. 상기 구동 회로는 제2 트랜지스터를 갖는다. 상기 제1 트랜지스터는, 제1 웰 내에 형성됨과 함께, 제1 기판 전위가 공급되고 있다. 상기 제2 트랜지스터는, 제2 웰 내에 형성되어 있다. 상기 제1 웰의 도전형과 상기 제2 웰의 도전형은 동일하며, 상기 제1 웰과 상기 제2 웰은 서로 분리되어 있다.

Description

전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기{ELECTRO-OPTICAL DEVICE, METHOD FOR DRIVING ELECTRO-OPTICAL DEVICE, AND ELECTRONIC APPARATUS}

본 발명은, 반도체 기판에 화소 회로를 형성한 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기에 관한 것이다.

최근, 발광 소자나 액정 소자 등의 전기 광학 소자를 이용한 전기 광학 장치가 각종 제안되고 있다. 이 전기 광학 장치에서는, 유리 기판에, 주사선과 데이터선과의 교차에 대응하여 화소 회로가 형성된 구성이 일반적이다. 이 화소 회로에는, 상기 전기 광학 소자 외에, 트랜지스터가 포함된다. 이 트랜지스터는, 유리 기판에 화소 회로가 형성되는 관계상, 일반적으로는 박막 트랜지스터로 구성된다.

한편, 최근에는, 표시 사이즈의 소형화나 표시의 고정세화(high resolution) 등을 목적으로 하여, 전기 광학 장치를 유리 기판이 아니라, 실리콘 기판으로 대표되는 반도체 기판에 형성하는 기술이 제안되고 있다(예를 들면 특허문헌 1, 2 참조).

미국특허출원공개 제2007/0236440호 명세서 일본공개특허공보 2009-152113호

그러나, 반도체 기판에 화소 회로를 형성할 때에는, 유리 기판에 형성하는 경우와 비교하여 여러 가지의 문제가 발생한다.

본 발명은, 전술한 사정을 감안하여 이루어진 것으로, 그 목적의 하나는, 반도체 기판에 화소 회로를 형성하는 경우의 여러가지 문제를 고려한 전기 광학 장치, 전기 광학 장치의 구동 방법 및 전자 기기를 제공하는 것에 있다.

상기 과제를 해결하기 위해 본 발명에 따른 전기 광학 장치는, 복수의 화소 회로가 배열된 표시부와, 상기 표시부의 외측에 상기 표시부로부터 이간되어(distanced) 배치되고, 상기 복수의 화소 회로를 구동하기 위한 신호를 출력하는 구동 회로가 반도체 기판에 형성된 전기 광학 장치로서, 상기 표시부를 구성하는 복수의 화소 회로는 단일의 제1 웰(well)로 형성되고, 상기 복수의 화소 회로의 각각은 1 또는 복수의 트랜지스터를 갖고, 당해 트랜지스터는 상기 단일의 제1 웰 내에 형성됨과 함께, 공통의 기판 전위가 공급되고, 상기 구동 회로는 복수의 트랜지스터를 갖고, 상기 구동 회로를 구성하는 복수의 트랜지스터 중 적어도 하나의 트랜지스터가 제2 웰 내에 형성되고, 상기 제1 웰의 도전형과 상기 제2 웰의 도전형은 동일하며, 평면에서 보았을 때 상기 제1 웰과 상기 제2 웰은 서로 분리되어 있는 것을 특징으로 한다.

본 발명에서는, 표시부에 있어서의 단일의 웰은, 이것과는 상이한 극성의 웰에 의해 둘러싸인다. 이 때문에, 본 발명에 의하면, 구동 회로의 동작에 수반하여 발생하는 노이즈가 표시부에 전파되기 어려워지기 때문에, 표시에 끼치는 영향을 작게 억제할 수 있다.

본 발명에 있어서, 상기 화소 회로는, 스위칭 트랜지스터와 전기 광학 소자를 포함하고, 상기 스위칭 트랜지스터는 온(on)되었을 때에, 상기 전기 광학 소자의 목표 휘도에 따른 전압을 공급하는 구성으로 해도 좋다. 이 구성에 있어서, 상기 화소 회로는, 구동 트랜지스터를 포함하고, 상기 전기 광학 소자는, 흐르는 전류에 따른 휘도로 발광하는 발광 소자이며, 상기 구동 트랜지스터 및 상기 발광 소자는, 제1 전원과 제2 전원과의 사이에 직렬로 접속되고, 상기 구동 트랜지스터는, 상기 스위칭 트랜지스터가 온되었을 때에 공급된 전압에 따른 전류를 상기 발광 소자에 공급하는 실시 형태가 바람직하다. 이 실시 형태에 의하면, 스위칭 트랜지스터와 구동 트랜지스터는 공통의 기판 전위가 됨과 함께, 표시부에 있어서의 단일 채널형의 기판 전위가 안정화되기 때문에, 구동 트랜지스터는 흐르는 전류의 안정화가 도모된다.

여기에서, 상기 기판 전위를 상기 제1 전원의 전위와 동일하게 하면, 별도의 급전선(feeder)을 설치하지 않아도 되기 때문에, 구성의 간이화(simplifying)가 도모된다. 한편, 상기 기판 전위를 상기 제1 전원과는 달리해도 좋다.

본 발명에 있어서, 상기 구동 트랜지스터는, 게이트가 공통 접속된 2 이상의 트랜지스터를 직렬 접속한 것으로서, 당해 2 이상의 트랜지스터의 기판 전위를 공통으로 한 구성으로 해도 좋다. 이 구성에 의하면, 전원 전압을 높게 해도, 트랜지스터의 내압을 높이지 않아도 된다.

또한, 본 발명에 있어서, 평면에서 보았을 때, 상기 구동 회로가 설치되는 구동부 중, 상기 표시부와 대향하는 측에는, 상기 표시부와 동일한 극성의 웰이 형성된 구성으로 해도 좋다. 이 구성에 의하면, 구동 회로의 동작에 수반하여 발생하는 노이즈 등이, 더욱 표시부에 전파되기 어려워진다.

또한, 본 발명은, 전기 광학 장치 외에, 전기 광학 장치의 구동 방법이나, 당해 전기 광학 장치를 갖는 전자 기기로서 개념하는 것도 가능하다. 전자 기기는, 전형적으로는, 헤드 마운트(head mount)·디스플레이나 전자 뷰파인더 등의 표시 장치를 들 수 있다.

도 1은 본 발명의 실시 형태에 따른 전기 광학 장치를 나타내는 사시도이다
도 2는 전기 광학 장치에 있어서의 각 부의 배치를 나타내는 평면도이다.
도 3은 전기 광학 장치의 전기적인 구성을 나타내는 블록도이다.
도 4는 전기 광학 장치에 있어서의 웰의 영역을 나타내는 도면이다.
도 5는 전기 광학 장치의 요부 단면도이다.
도 6은 전기 광학 장치에 있어서의 화소 회로를 나타내는 도면이다.
도 7은 전기 광학 장치의 동작을 나타내는 도면이다.
도 8은 응용·변형예에 따른 전기 광학 장치의 화소 회로를 나타내는 도면이다.
도 9는 실시 형태에 따른 전기 광학 장치를 이용한 HMD를 나타내는 사시도이다.
도 10은 HMD의 광학 구성을 나타내는 도면이다.

(발명을 실시하기 위한 형태)

도 1은 본 발명의 실시 형태에 따른 전기 광학 장치(1)를 나타내는 사시도이다.

이 도면에 나타나는 전기 광학 장치(1)는, 예를 들면 헤드 마운트·디스플레이(HMD)에 적용되어 화상을 표시하는 마이크로·디스플레이(10)를 포함한다. 마이크로·디스플레이(10)는, 복수의 화소 회로나 당해 화소 회로를 구동하는 구동 회로 등이 실리콘으로 대표되는 반도체 기판에 형성된 유기 EL 장치로서, 화소 회로에는, 발광 소자의 일 예인 유기 발광 다이오드(Organic Light Emitting Diode, 이하 「OLED」라고 함)가 포함된다. 또한, 이하의 기재에서는, 본 발명에 적합한 반도체 기판으로서 실리콘 기판을 예로 하여 설명하지만, 그 외의 공지의 반도체 재료로 이루어지는 반도체 기판도 동일하게 본 발명에 적용 가능하다.

마이크로·디스플레이(10)는, 표시부에서 개구되는 틀 형상의 케이스(12)에 수납됨과 함께, FPC(Flexible Printed Circuits) 기판(14)의 일단(一端)이 접속되어 있다. FPC 기판(14)의 타단에는, 복수의 단자(16)가 설치되어, 도시 생략된 회로 모듈에 접속된다. 단자(16)에 접속되는 회로 모듈은, 마이크로·디스플레이(10)의 전원 회로 및 제어 회로를 겸하고 있으며, FPC 기판(14)을 개재하여 각종의 전위를 급전하는 것 외에, 데이터 신호나 제어 신호 등을 공급한다.

도 2는, 마이크로·디스플레이(10)에 있어서 각 부의 배치를 나타내는 평면도이고, 도 3은, 마이크로·디스플레이(10)에 있어서의 전기적인 구성을 나타내는 블록도이다. 또한, 도 2에 있어서는, 설명의 편의상, 도 1에 있어서의 케이스(12)를 벗겨낸 상태로 하고 있다.

도 2에 있어서, 표시부(100)는, 평면에서 보았을 때에 예를 들면 대각(diagonal direction)으로 1 인치 정도로서, 좌우 방향으로 가로가 긴 장방형의 형상으로 되어 있다. 상세하게는 도 3을 참조하여 설명하면, 표시부(100)에는, m행의 주사선(112)이 도면에 있어서 좌우 방향을 따라서 설치되고, n열의 데이터선(114)이, 상하 방향을 따라서, 그리고, 각 주사선(112)과 서로 전기적으로 절연을 유지하도록 설치되어 있다. 이 때문에, 화소 회로(110)는, 표시부(100)에 있어서, m행의 주사선(112)과 n열의 데이터선(114)과의 각 교차에 대응하여 매트릭스 형상으로 배열되어 있다.

m, n은, 모두 자연수이다. 또한, 주사선(112) 및 화소 회로(110)의 매트릭스 중, 행을 편의적으로 구별하기 위해, 도 3에 있어서 위로부터 순서대로 1, 2, 3, …, (m－1), m행이라고 부르는 경우가 있다. 마찬가지로 데이터선(114) 및 화소 회로(110)의 매트릭스의 열을 편의적으로 구별하기 위해, 도 3에 있어서 왼쪽으로부터 순서대로 1, 2, 3, …, (n－1), n열이라고 부르는 경우가 있다.

또한, 실제로는 예를 들면, 동일 행의 주사선(112)과 서로 이웃하는 3열의 데이터선(114)과의 교차에 대응한 3개의 화소 회로(110)는, 각각 R(적색), G(녹색), B(청색)의 화소에 대응하며, 이들 3화소가 표시해야 하는 컬러 화상의 1도트를 표현한다. 환언하면, 본 실시 형태는, RGB의 3개의 화소 회로(110)의 발광 소자에 의한 가법 혼색(加法混色; additive mixture of colors)에 의해 1도트의 컬러를 표현하는 구성으로 되어 있다.

표시부(100)의 주변에는, 화소 회로(110)를 구동하기 위한 구동 회로(주변 회로)가 설치된다. 본 실시 형태에 있어서 구동 회로의 예는, 주사선 구동 회로(140)와 데이터선 구동 회로(150)이며, 이 중, 주사선 구동 회로(140)가, 표시부(100)에 대하여 좌우의 양 옆에, 각각 표시부(100)로부터 이간되어 설치된다. 상세하게는 도 3에 나타나는 바와 같이, 2개의 주사선 구동 회로(140)는, m행의 주사선(112)의 각각을 양측으로부터 각각 구동하는 구성으로 되어 있다. 주사선 구동 회로(140)의 각각은, 상기 회로 모듈로부터 동일한 제어 신호(Ctry)가 공급되고, 1, 2, 3, …, (m－1), m행째의 주사선(112)에 각각 동일한 주사 신호 Gwr(1), Gwr(2), Gwr(3), …, Gwr(m-1), Gwr(m)을 공급한다.

또한, 이 공급시에, 주사 신호의 지연이 문제가 되지 않는다면, 주사선 구동 회로(140)를 편측 1개만의 구성이라도 좋다.

도 2에 나타나는 바와 같이, 데이터선 구동 회로(150)는, FPC 기판(14)의 접속 개소와 표시부(100)와의 사이에서, 표시부(100)로부터 이간되어 설치된다. 도 3에 나타나는 바와 같이, 데이터선 구동 회로(150)에는, 상기 회로 모듈로부터 화상 신호(Vd), 제어 신호(Ctrx)가 공급된다. 데이터선 구동 회로(150)는, 제어 신호(Ctrx)에 따라, 화상 신호(Vd)를, 1, 2, 3, …, (n－1), n열째의 데이터선(114)에, 데이터 신호 Vd(1), Vd(2), Vd(3),…, Vd(n-1), Vd(n)으로서 공급한다.

또한, 표시부(100)에는, 본 실시 형태에서는 전위 V1, V2가, 상기 회로 모듈로부터 FPC 기판(14)을 통하여 각 화소 회로(110)에 걸쳐 공급된다.

화소 회로(110), 주사선 구동 회로(140) 및 데이터선 구동 회로(150)에 대해서는, 공통의 실리콘 기판에 형성된다. 이 중, 주사선 구동 회로(140)가 출력하는 주사 신호(Gwr(1)～Gwr(m))는, H 또는 L레벨로 규정되는 논리 신호이다. 이 때문에, 주사선 구동 회로(140)는, 제어 신호(Ctry)에 따라 동작하는 CMOS(Complementary Metal Oxide Semiconductor) 논리 회로의 집합체로 되어 있다. 또한, 주사선 구동 회로(140)에 있어서 전원의 고위측(high power supply)을 전위 Vdd로 하고, 저위측(low power supply)을 전위 Vss로 하고 있다. 이 때문에, 주사 신호(Gwr(1)～Gwr(m))에 있어서 H레벨은 전위 Vdd에 상당하고, L레벨은 전위 Vss에 상당한다.

또한, 데이터선 구동 회로(150)가 출력하는 데이터 신호(Vd(1)～Vd(n))는 아날로그 신호이지만, 데이터선 구동 회로(150)는, 상기 회로 모듈로부터 공급되는 데이터 신호(Vd)를, 제어 신호(Ctrx)에 따라 1～n열의 데이터선(114)에 순서대로 공급하는 구성이 된다. 이 때문에, 데이터선 구동 회로(150)에 대해서도 CMOS 논리 회로를 갖는다. 한편, 화소 회로(110)는, 후술하는 바와 같이 복수의 트랜지스터를 갖지만, 본 실시 형태에 있어서는, P채널형으로 통일되어 있다.

이 때문에, 실리콘 기판으로 형성되는 마이크로·디스플레이(10)에는, 다음과 같이 웰 영역이 형성되어 있다.

도 4는, 마이크로·디스플레이(10)에 있어서의 웰 영역의 개략 배치를 나타내는 도면이고, 도 5는, 마이크로·디스플레이(10)에 있어서의 표시부(100)와 주사선 구동 회로(140)의 경계 부분을 포함하는 요부 단면도이다.

기판으로서 예를 들면 P형 반도체 기판이 이용되는 경우, 다음과 같이 N형의 웰 영역(이하 「N웰」이라고 약칭함)이 형성되어 있다.

즉 도 4에 나타나는 바와 같이, 첫째로, 표시부(100)에 대응하는 영역에 걸쳐, N웰(104)이 연속적으로 형성되어 있다. 둘째로, 구동 회로에 대응한 영역인 구동부(주변부) 중, 주사선 구동 회로(140)에 대응하는 영역에 있어서, 가로 방향으로 연재되는 띠 형상의 개구 부분을 복수 수반하도록, 그리고, 가장자리 변을 둘러싸도록, N웰(105, 106)이 연속적으로 형성되어 있다. 셋째로, 구동부 중, 데이터선 구동 회로(150)에 대응하는 영역의 도 4에 있어서 상측, 즉, 표시부(100)에 대향하는 측의 위 영역에 걸쳐 연속적으로 N웰(108)이 형성되어 있다.

이 때문에, 결과적으로는 도 4에 나타나는 바와 같이, 평면에서 보았을 때 구동 회로의 내측이며 표시부(100)를 둘러싸도록, 구동 회로가 표시부(100)로부터 이간된 부분에 있어서, 표시부(100)의 N웰과는 상이한 도전형을 구비한 P형 반도체 기판 영역(102)이 남게 된다.

또한, 주사선 구동 회로(140)의 영역에 있어서의 개구 부분에는, 각각 P형 반도체 기판 영역(107)이 남는다. 이 때문에, 주사선 구동 회로(140)의 가장자리 변 부분에서는, N웰(105)이 틀 형상(frame shape)으로 배치되는 한편, 가장자리 변 부분의 내측에서 N웰(106)과 P형 반도체 기판 영역(107)이 도면에 있어서 상하 방향에 걸쳐 교대로 배치된다. 또한, 데이터선 구동 회로(150)의 영역 중, 도면에 있어서 아래 영역에는, P형 반도체 기판 영역(109)이 남는다.

따라서, 표시부(100)의 N웰(104)은, 구동부에 있어서의 N웰(105, 106, 108)과는, P형 반도체 기판 영역(102)에 의해 분리되는 것 외에, 구동부에 있어서의 P형 반도체 기판 영역(107)에 대해서도, P형 반도체 기판 영역(102) 및 N웰(105)에 의해 분리되게 된다.

N웰(104, 105, 106, 108)이 형성된 것에 의해 남은 부분인 P형 반도체 기판 영역(102, 107, 109)에 대하여 P형의 불순물을 주입하여 P웰을 형성하도록 해도 좋다.

또한, 표시부(100)에 형성되는 P채널형의 트랜지스터는, 후술하는 바와 같이 N웰(104)에 형성된다. 주사선 구동 회로(140)를 구성하는 CMOS 논리 회로 중, P채널형의 트랜지스터는 N웰(105, 106)에 형성되고, N채널형의 트랜지스터는 P형 반도체 기판 영역(107)에 형성된다. 데이터선 구동 회로(150)를 구성하는 CMOS 논리 회로 중, P채널형의 트랜지스터는 N웰(108)에 형성되고, N채널형의 트랜지스터는 P형 반도체 기판 영역(109)에 형성된다.

또한, 도 4에 있어서는, 주사선 구동 회로(140)의 각 영역에 있어서 P형 반도체 기판 영역(107)이 7행 배치되어 있지만, 본 실시 형태에서는, 예를 들면 서로 인접하는 N웰(106)과 P형 반도체 기판 영역(107)이 1행분에 상당하기 때문에, 실제로는, 화소 회로(110)의 행 수인 m행 배치되게 된다. 또한, 도면에 있어서 해칭을 시행하고 있지 않은 공백 부분은, 실리콘 기판에 P형 반도체 기판을 이용한 경우에 P형 반도체 기판 영역이 되지만, 본 발명에 관계하지 않는다. 이 때문에, 공백으로 하여 나타내고 있다.

도 6은, 화소 회로(110)의 회로도이다. 이 도면에 있어서는, i행째 및 당해 i행째에 대하여 하측에서 서로 이웃하는 (i＋1)행째의 주사선(112)과, j열째 및 당해 j열째에 대하여 우측에서 서로 이웃하는 (j＋1)열째의 데이터선(114)의 교차에 대응하는 2×2의 계(計) 4화소분의 화소 회로(110)가 나타나 있다. 여기에서, i, (i＋1)은, 화소 회로(110)가 배열되는 행을 일반적으로 나타내는 경우의 기호로서, 1 이상 m 이하의 정수이다. 마찬가지로, j, (j＋1)은, 화소 회로(110)가 배열되는 열을 일반적으로 나타내는 경우의 기호이며, 1 이상 n 이하의 정수이다.

도 6에 나타나는 바와 같이, 각 화소 회로(110)는, P채널 MOS의 트랜지스터(122, 124, 126)와, 용량 소자(128)와, OLED(130)를 포함한다. 각 화소 회로(110)에 대해서는 전기적으로 보면 서로 동일 구성이기 때문에, i행 j열에 위치하는 것으로 대표하여 설명한다.

i행 j열의 화소 회로(110)의 트랜지스터(122)는, 스위칭 트랜지스터로서 기능하는 것이다. 트랜지스터(122)에 있어서, 게이트 노드는 i행째의 주사선(112)에 접속되는 한편, 그 드레인 또는 소스 노드의 한쪽은 j열째의 데이터선(114)에 접속되고, 그 소스 또는 드레인 노드의 다른 한쪽은 용량 소자(128)의 일단과, 트랜지스터(124, 126)의 공통 게이트 노드에 각각 접속되어 있다.

트랜지스터(124)의 소스 노드는, 용량 소자(128)의 타단과 함께, 전원의 고위측의 전위(V1)를 급전하는 급전선(116)에 접속되고, 그 드레인 노드는, 트랜지스터(126)의 소스 노드에 접속되어 있다. 또한, 트랜지스터(126)의 드레인 노드는, OLED(130)의 애노드에 접속되어 있다.

트랜지스터(124, 126)는 직렬로 접속됨과 함께, 게이트 노드를 공통으로 하고 있기 때문에, 1개의 구동 트랜지스터로서 간주할 수 있다. 상세하게는, 구동 트랜지스터로서 보았을 때, 트랜지스터(124, 126)의 공통 게이트 노드가 게이트이고, 트랜지스터(124)의 소스 노드가 소스이며, 트랜지스터(126)의 드레인 노드가 드레인이 된다. 그리고, 구동 트랜지스터는, 용량 소자(128)에 의한 보존유지(保持) 전압, 즉 게이트·소스 간의 전압에 따른 전류를 OLED(130)에 흘리게 된다.

그런데, OLED(130)의 애노드는, 화소 회로(110)마다 개별로 설치된 화소 전극이다. 한편, OLED(130)의 캐소드는, 화소 회로(110)의 전부에 걸친 공통 전극(117)이며, 전원의 저위측의 전위(V2)가 급전되어 있다. OLED(130)는, 실리콘 기판에 있어서, 서로 대향하는 애노드와 투명성을 갖는 캐소드로 유기 EL 재료로 이루어지는 발광층을 협지한 소자이며, 애노드로부터 캐소드를 향하여 흐르는 전류에 따른 휘도로 발광한다.

또한, 도 6에 있어서, Gwr(i), Gwr(i+1)은, 각각 i, (i＋1)행째의 주사선(112)에 공급되는 주사 신호를 나타내고, 또한, Vd(j), Vd(j+1)은, 각각 j, (j＋1)열째의 데이터선(114)에 공급되는 데이터 신호를 나타내고 있다.

또한, 편의적으로, i행 j열의 화소 회로(110)에 있어서 트랜지스터(124, 126)의 공통 게이트 노드를 g(i,j)로 표기하고 있다.

한편, 용량 소자(128)에 대해서는, 트랜지스터(124, 126)의 게이트 노드에 기생하는 용량을 이용할 수 있는 경우가 있다.

여기에서, 도 5에 나타나는 바와 같이 트랜지스터(122)는, N웰(104)에 절연막(41)을 개재하여 형성된 게이트 노드(42)와, 당해 게이트 노드(42)를 마스크로 하여 이온이 넣어져 형성된 2개의 P형 확산층(P＋)을 갖는 구성이다. 그리고, 각각의 확산층이 인출되어 소스 노드, 드레인 노드로 되어 있다.

트랜지스터(124)는, N웰(104)에 절연막(43)을 개재하여 형성된 게이트 노드(44)와, 당해 게이트 노드(44)를 마스크로 하여 이온이 넣어져 형성된 2개의 P형 확산층(P＋)을 갖는 구성이다. 도시 생략하고 있지만, 트랜지스터(126)도 동일하다.

또한, 본 실시 형태에 있어서 트랜지스터(122, 124, 126)에 대하여 공통의 N웰(104)에는, N형 확산층(N＋)(46)을 개재하여 전위 V1이 급전되어 있다. 이 때문에, 트랜지스터(122, 124, 126)의 기판 전위는 전위 V1로 되어 있다.

또한, 트랜지스터(142)는, 주사선 구동 회로(140)에 있어서 CMOS 논리 회로를 구성하는 P채널형의 트랜지스터이다. 트랜지스터(142)는, 주사선 구동 회로(140)의 영역에 있어서의 N웰(106)에 절연막을 개재하여 형성된 게이트 노드와, 당해 게이트 노드를 마스크로 하여 이온이 넣어져 형성된 2개의 P형 확산층(P＋)을 가지며, 각각의 확산층이 인출되어 소스 노드, 드레인 노드로 되어 있다. N웰(106)에는, N형 확산층(N＋)(51)을 개재하여 전위 Vdd가 급전되어 있다. 이 때문에, 트랜지스터(142)의 기판 전위는 전위 Vdd로 되어 있다.

또한, 전위 Vdd는, 전위 V1과 동일해도 좋다. 또한, 도 5에서는 나타나 있지 않지만, 전위 Vss와 전위 V2와 동일해도 좋다.

도 7은, 마이크로·디스플레이(10)의 표시 동작을 나타내는 도면으로, 주사 신호 및 데이터 신호의 파형의 일 예를 나타내고 있다.

이 도면에 나타나는 바와 같이, 주사 신호 Gwr(1), Gwr(2), Gwr(3), …, Gwr(m-1), Gwr(m)은, 주사선 구동 회로(140)에 의해 각 프레임에 걸쳐 수평 주사 기간(H)마다 순차 선택되어 배타적으로 L레벨이 된다.

또한, 본 설명에 있어서, 프레임이란, 1컷(코마)분의 화상을 마이크로·디스플레이(10)에 표시시키는 데에 필요로 하는 기간을 말하고, 수직 주사 주파수가 60 Hz이면, 그 1주기분의 16.67밀리초의 기간을 말한다.

그런데, i행째의 주사선(112)이 선택되어 주사 신호(Gwr(i))가 H로부터 L레벨이 되었을 때, j열째의 데이터선(114)에는, i행 j열의 목표 휘도에 따른 전위, 환언하면 OLED(130)에 흘려야 하는 전류에 따른 전위의 데이터 신호(Vd(j))가 데이터선 구동 회로(150)에 의해 공급된다.

i행 j열의 화소 회로(110)에 있어서 주사 신호(Gwr(i))가 L레벨이 되면, 트랜지스터(122)가 온되기 때문에, 게이트 노드(g(i,j))가 j열째의 데이터선(114)에 전기적으로 접속된 상태가 된다. 이 때문에, 게이트 노드(g(i,j))의 전위는, 도 7에 있어서 위 화살표로 나타나는 바와 같이, 데이터 신호(Vd(j))의 전위가 된다. 이때, 트랜지스터(124, 126)는, 게이트 노드(g(i,j))와 소스 노드의 전위의 차, 즉 구동 트랜지스터에서 보았을 때의 게이트·소스 간의 전압에 따른 전류를 OLED(130)에 흘린다. 이때, 용량 소자(128)는, 당해 게이트·소스 간의 전압을 보존유지한다.

i행째의 주사선(112)의 선택이 종료되어 주사 신호(Gwr(i))가 H레벨이 되었을 때, 트랜지스터(122)가 온에서 오프로 전환된다. 트랜지스터(122)가 오프로 전환되어도, 당해 트랜지스터(122)가 온되어 있었을 때의 트랜지스터(124, 126)의 공통 게이트 노드의 전위는, 용량 소자(128)에 의해 보존유지되어 있다. 이 때문에, 트랜지스터(122)가 오프되어도, 트랜지스터(124, 126)는, 용량 소자(128)에 의한 보존유지 전압에 따른 전류를, 다음번 i행째의 주사선(112)이 재차 선택될 때까지, OLED(130)에 계속 흘린다. 이 때문에, i행 j열의 화소 회로(110)에 있어서, OLED(130)는, i행째가 선택되었을 때의 데이터 신호(Vd(j))의 전위에 따른 휘도로, 1프레임에 상당하는 기간에 걸쳐 계속 발광하게 된다.

또한, i행째에 있어서는, j열째 이외의 화소 회로(110)에 있어서도, 대응하는 데이터선(114)에 공급된 데이터 신호의 전위에 따른 휘도로 발광한다. 또한, 여기에서는 i행째의 주사선(112)에 대응하는 화소 회로(110)로 설명하고 있지만, 주사선(112)은, 1, 2, 3, …, (m－1), m행째라는 순서로 선택되는 결과, 화소 회로(110)의 각각은, 각각 목표값에 따른 휘도로 발광하게 된다. 이러한 동작은, 프레임마다 반복된다.

또한, 도 7에 있어서는, 논리 신호인 주사 신호의 전위 스케일보다도, 데이터 신호(Vd(j)), 게이트 노드(g(i,j))의 전위 스케일을 편의적으로 확대하고 있다.

본 실시 형태에 있어서, 표시부(100)에 있어서의 N웰(104)은, 구동 회로에 있어서의 N웰(105, 106, 108)과는, N웰(104)을 둘러싸는 P형 반도체 기판 영역(102)에 의해 분리되어 있다. 바꾸어 말하면, 주사선 구동 회로(140)를 구성하는 트랜지스터가 형성되는 웰 중, 표시부(100)에 가장 가까운 웰인 N웰(105)이 표시부의 N웰(104)로부터 분리되어 있다.

또한, 주사선 구동 회로(140)에 있어서의 P형 반도체 기판 영역(107)은, N웰(105, 106)에 의해 둘러싸이는 한편, 데이터선 구동 회로(150)에 있어서의 P형 반도체 기판 영역(109)은, 표시부(100)의 비대향측에 위치하고 있다. 이 때문에, 표시부(100)에 있어서의 N웰(104)은, 구동 회로에 있어서의 P형 반도체 기판 영역(107, 109)으로부터, P형 반도체 기판 영역(102)에 더하여 N웰(105, 106, 108)에 의해 분리되게 된다.

구동 회로는, 클록 등에 의해 끊임없이 논리 동작이 진행되고 있기 때문에, 노이즈 등의 발생원이라고 말할 수 있다. 이에 대하여, 본 실시 형태에서는, 평면에서 보았을 때에 도 4에 있어서 표시부(100)를 둘러싸도록 P형 반도체 기판 영역(102)이 설치되어 있다. 이 때문에, 구동 회로에서 발생한 노이즈 등은 P형 반도체 기판 영역(102)에 의해 흡수 또는 저지되기 때문에, 노이즈 등에 기인하는 표시 품위의 저하가 억제된다. 예를 들면 도 5에 나타나는 바와 같이, 주사선 구동 회로(140)의 N웰(106)에 형성된 트랜지스터(142)에서 노이즈가 발생해도, 당해 노이즈는 P형 반도체 기판 영역(102)에 의해 흡수 또는 저지된다.

따라서, 본 실시 형태에 의하면, 구동 회로로부터의 간섭을 받기 어렵게 한 상태에서 표시부(100)가 동작하기 때문에, 표시 품위의 저하를 억제하는 것이 가능해진다.

트랜지스터(124, 126)로 이루어지는 구동 트랜지스터에 있어서, 전류를 안정되게 흘린다는 관점으로부터 하면, 트랜지스터(124, 126)의 기판 전위를 안정화시키는 것이 바람직하다고 말할 수 있다. 본 실시 형태에 있어서는, 표시부(100)에 있어서의 화소 회로(110)의 트랜지스터(122, 124, 126)가 모두 P채널형으로 통일되어, 공통의 N웰(104)에 형성되어 있다. 즉, 공통의 N웰(104)이 표시부(100)에 걸쳐 연속적으로 형성되어 있기 때문에, 구동 트랜지스터는 전류를 안정되게 흘리는 것이 가능해진다.

또한, 본 실시 형태에 있어서, 표시부(100)에 공급되는 전원은, 기판 전위를 포함하여 전위 V1, 전위 V2로 2개이기 때문에, 구성의 간이화를 도모하는 것이 가능해진다.

그런데, OLED(130)를 어느 정도의 휘도로 발광시키기 위해서는, 전위 V1, V2의 차(差)인 전원 전압을 가능한 한 높게 할 필요가 있다. 한편, 저계조(低階調)를 표시하는 경우는, OLED(130)에 흐르는 전류가 적어져, OLED(130)의 애노드와 전위 V2와의 사이의 전압이 서서히 낮아지기 때문에, 그만큼, 구동 트랜지스터의 소스·드레인 간에 인가되는 전압이 서서히 높아진다. 최종적으로는 OLED(130)의 휘도를 제로로 하는 상태에 있어서, 구동 트랜지스터의 소스·드레인 간에 인가되는 전압이 최대가 된다.

여기에서, 실리콘 기판에 형성되는 트랜지스터의 소스·드레인 간에 인가 가능한 전압(내압)을 높이려면 , 트랜지스터의 사이즈를 크게 하여 전계 밀도를 완화할 필요가 있다. 그러나, 표시부(100)의 소(小)사이즈화나, 표시의 고정세화가 요구되는 경우, 필연적으로 형성되는 트랜지스터의 사이즈도 작아지기 때문에, 내압이 저하된다. 이 때문에, 구동 트랜지스터가 1개인 구성에 있어서, OLED(130)를 저휘도로 발광시킬 때에, 소스·드레인 간에 인가되는 전압이 트랜지스터의 내압을 초과해 버려, 트랜지스터의 파괴에 이를 가능성이 있었다.

즉, 전원 전압을 높게 하여 OLED(130)를 높은 휘도로 발광시키는 것과, 표시 사이즈의 소형화·표시의 고정세화는, 종래는 트레이드 오프(trade-off)의 관계에 있었다고 말할 수 있다.

이에 대하여, 본 실시 형태에서는, 구동 트랜지스터를 2개의 트랜지스터(124, 126)에 의해 직렬로 접속한 구성으로 하고 있다. 이 구성에 있어서, OLED(130)에 전류를 흘리지 않을 때, 트랜지스터(124, 126)가 오프되게 되기 때문에, 트랜지스터(124)의 드레인 노드와 트랜지스터(126)의 소스 노드는, 플로팅(부유) 상태가 된다. 이 때문에, 트랜지스터(124, 126)의 소스·드레인 간에 전압이 인가되지 않는다. 또한, OLED(130)에 흐르는 전류가 적을 때, 트랜지스터(124)의 소스 노드와 트랜지스터(126)의 드레인 노드와의 사이에는, 비교적 높은 전압이 인가되게 되지만, 트랜지스터(124, 126)의 단체(單體)로 보면, 분압되기 때문에, 높은 전압이 인가되는 경우가 없다.

따라서, 트랜지스터(124, 126)의 각각의 단체에 있어서의 내압이 낮아도 문제가 없다.

따라서, 본 실시 형태에서는, OLED(130)를 높은 휘도로 발광시키는 것과, 표시 사이즈의 소형화·표시의 고정세화를 양립시키는 것이 가능해진다.

또한, OLED(130)를 높은 휘도로 발광시키는 것, 또는, 표시 사이즈의 소형화·표시의 고정세화 중 어느 것만이 요구되는 경우에는, 구동 트랜지스터를 1개의 트랜지스터로 구성해도 좋다.

＜응용·변형예＞

본 발명은, 전술한 실시 형태로 한정되는 것이 아니며, 예를 들면 다음에 서술하는 바와 같은 각종의 응용·변형이 가능하다. 또한, 다음에 서술하는 응용·변형의 태양은, 임의로 선택된 1 또는 복수를 적절히 조합할 수도 있다.

＜기판 전위와 전원과의 분리＞

실시 형태에서는, 트랜지스터(122, 124, 126)의 기판 전위를, 전원의 고위측과 공용하기 위해 전위 V1로 했지만, 도 8에 나타나는 바와 같이, 별도 설치한 급전선(118)을 개재하여 급전된 전위 V3으로 하여, 전원으로부터 분리된 구성으로 해도 좋다. 전위 V3은 전위 V1과는 상이한 전위로 해도 좋다.

＜트랜지스터의 채널형 등＞

실시 형태에서는, 트랜지스터(122, 124, 126)를 P채널로 했지만, 반대로 N 채널로 해도 좋다. N채널로 하는 경우에는, 각 웰이 반전되게 된다.

또한, 구동 트랜지스터를 직렬 접속하는 경우에는, 3개 이상이라도 좋다.

＜전기 광학 소자＞

실시 형태에서는, 전기 광학 소자로서 발광 소자인 OLED를 예시했지만, 예를 들면 무기 발광 다이오드나 LED(Light Emitting Diode)라도 좋다. 또한, 전기 광학 소자로서는, 발광 소자 이외에도, 화소 전극과 공통 전극으로 액정층을 협지한 액정 소자를 이용해도 좋다.

또한, 액정 소자는 전압 구동형이기 때문에, 구동 트랜지스터가 불필요해진다. 즉, 스위칭 트랜지스터에 화소 전극이 접속된 구성이 되기 때문에, 구동 트랜지스터가 불필요해진다. 이 구성에서는, 데이터선을 개재하여 공급된 데이터 신호의 전압, 즉 목표 휘도에 따른 전압이, 스위칭 트랜지스터가 온되었을 때에, 화소 전극에 인가되어, 보존유지된다. 그리고, 액정층은, 인가·보존유지된 전압에 따른 배향 상태가 되기 때문에, 액정 소자에서 보았을 때에, 당해 전압에 따른 투과율(또는 반사율)이 된다.

＜전자 기기＞

다음으로, 실시 형태에 따른 마이크로·디스플레이(10)를 적용한 헤드 마운트·디스플레이에 대해서 설명한다.

도 9는, 헤드 마운트·디스플레이의 외관을 나타내는 도면이고, 도 10은, 그 광학적인 구성을 나타내는 도면이다.

우선, 도 9에 나타나는 바와 같이, 헤드 마운트·디스플레이(300)는, 외관적으로는, 일반적인 안경과 동일하게 템플(temple; 31)이나, 브리지(bridge; 32), 렌즈(301L, 301R)를 갖는다. 또한, 헤드 마운트·디스플레이(300)는, 도 10에 나타나는 바와 같이, 브리지(32) 근방이며 렌즈(301L, 301R)의 안측(도면에 있어서 하측)에는, 좌안용의 마이크로·디스플레이(10L)와 우안용의 마이크로·디스플레이(10R)가 설치된다.

마이크로·디스플레이(10L)의 화상 표시면은, 도 10에 있어서 좌측이 되도록 배치되어 있다. 이에 따라 마이크로·디스플레이(10L)에 의한 표시 화상은, 광학 렌즈(302L)를 개재하여 도면에 있어서 9시 방향으로 출사된다. 하프 미러(303L)는, 마이크로·디스플레이(10L)에 의한 표시 화상을 6시의 방향으로 반사시키는 한편, 12시 방향으로부터 입사된 광을 투과시킨다.

마이크로·디스플레이(10R)의 화상 표시면은, 마이크로·디스플레이(10L)와는 반대인 우측이 되도록 배치되어 있다. 이에 따라 마이크로·디스플레이(10R)에 의한 표시 화상은, 광학 렌즈(302R)를 개재하여 도면에 있어서 3시 방향으로 출사된다. 하프 미러(303R)는, 마이크로·디스플레이(10R)에 의한 표시 화상을 6시 방향으로 반사시키는 한편, 12시 방향으로부터 입사된 광을 투과시킨다.

이 구성에 있어서, 헤드 마운트·디스플레이(300)의 장착자는, 마이크로·디스플레이(10L, 10R)에 의한 표시 화상을, 밖의 모습과 서로 겹친 시스루 상태로 볼 수 있다.

또한, 이 헤드 마운트·디스플레이(300)에 있어서, 시차를 수반하는 양안 화상 중, 좌안용 화상을 마이크로·디스플레이(10L)에 표시시키고, 우안용 화상을 마이크로·디스플레이(10R)에 표시시키면, 장착자에 대하여, 표시된 화상이 마치 깊이나 입체감을 갖는 것처럼 지각시킬 수 있다(3D 표시).

또한, 마이크로·디스플레이(10)에 대해서는, 헤드 마운트·디스플레이(300) 외에도, 비디오 카메라나, 렌즈 교환식의 디지털 카메라 등에 있어서의 전자식 뷰 파인더로서 적용 가능하다.

1 : 전기 광학 장치
10 : 마이크로·디스플레이
100 : 표시부
102, 107, 109 : P형 반도체 기판 영역
104, 106, 108 : N웰
110 : 화소 회로
112 : 주사선
114 : 데이터선
116, 118 : 급전선
117 : 공통 전극
122, 124, 126 : 트랜지스터
128 : 용량 소자
130 : OLED
140 : 주사선 구동 회로
150 : 데이터선 구동 회로
300 : 헤드 마운트·디스플레이

Claims

복수의 화소 회로가 배열된 표시부와,
상기 표시부의 외측에 상기 표시부로부터 이간되어(distanced) 배치되고, 상기 복수의 화소 회로를 구동하기 위한 신호를 출력하는 구동 회로가 반도체 기판에 형성된 전기 광학 장치로서,
상기 표시부를 구성하는 복수의 화소 회로는 단일의 제1 웰(well)로 형성되고,
상기 복수의 화소 회로의 각각은 1 또는 복수의 트랜지스터를 갖고,
당해 트랜지스터는 상기 단일의 제1 웰 내에 형성됨과 함께, 공통의 기판 전위가 공급되고,
상기 구동 회로는 복수의 트랜지스터를 갖고, 상기 구동 회로를 구성하는 복수의 트랜지스터 중 적어도 하나의 트랜지스터가 제2 웰 내에 형성되고,
상기 제1 웰의 도전형과 상기 제2 웰의 도전형은 동일하며,
평면에서 보았을 때 상기 제1 웰과 상기 제2 웰은 서로 분리되어 있는 것을 특징으로 하는 전기 광학 장치.
제1항에 있어서,
상기 화소 회로는,
스위칭 트랜지스터와 전기 광학 소자를 포함하고,
상기 스위칭 트랜지스터는 온되었을 때에, 상기 전기 광학 소자의 목표 휘도에 따른 전압을 공급하는 것을 특징으로 하는 전기 광학 장치.
제2항에 있어서,
상기 화소 회로는,
구동 트랜지스터를 포함하고,
상기 전기 광학 소자는, 흐르는 전류에 따른 휘도로 발광하는 발광 소자이며,
상기 구동 트랜지스터 및 상기 발광 소자는, 제1 전원과 제2 전원과의 사이에 직렬로 접속되고,
상기 구동 트랜지스터는, 상기 스위칭 트랜지스터가 온되었을 때에 공급된 전압에 따른 전류를 상기 발광 소자에 공급하는 것을 특징으로 하는 전기 광학 장치.
제3항에 있어서,
상기 기판 전위는, 상기 제1 전원의 전위와 동일한 것을 특징으로 하는 전기 광학 장치.
제3항에 있어서,
상기 기판 전위는, 상기 제1 전원과는 상이한 것을 특징으로 하는 전기 광학 장치.
제3항 내지 제5항 중 어느 한 항에 있어서,
상기 구동 트랜지스터는,
게이트가 공통 접속된 2 이상의 트랜지스터를 직렬 접속한 것이며,
당해 2 이상의 트랜지스터의 기판 전위를 공통으로 하고 있는 것을 특징으로 하는 전기 광학 장치.
제1항 내지 제6항 중 어느 한 항에 있어서,
평면에서 보았을 때, 상기 구동 회로가 설치되는 구동부 중, 상기 표시부와 대향하는 측에는, 상기 표시부와 동일한 극성의 웰이 형성되어 있는 것을 특징으로 하는 전기 광학 장치.
복수의 화소 회로를 갖는 표시부와,
상기 표시부로부터 이간되어 배치되고, 상기 복수의 화소 회로를 구동하기 위한 신호를 출력하는 구동 회로가 반도체 기판의 제1 면 상에 형성된 전기 광학 장치로서,
상기 복수의 화소 회로의 각각은 제1 트랜지스터를 갖고,
상기 구동 회로는 제2 트랜지스터를 갖고,
상기 제1 트랜지스터는, 제1 웰 내에 형성됨과 함께, 제1 기판 전위가 공급되고,
상기 제2 트랜지스터는, 제2 웰 내에 형성되고,
상기 제1 웰의 도전형과 상기 제2 웰의 도전형은 동일하며,
상기 제1 웰과 상기 제2 웰은 서로 분리되어 있는 것을 특징으로 하는 전기 광학 장치.
복수의 화소 회로가 배열된 표시부와,
상기 표시부의 외측에 상기 표시부로부터 이간되어 배치되고, 상기 복수의 화소 회로를 구동하기 위한 신호를 출력하는 구동 회로가 반도체 기판에 형성된 전기 광학 장치의 구동 방법으로서,
상기 표시부가 단일의 웰로 형성되고,
상기 복수의 화소 회로의 각각은 1 또는 복수의 트랜지스터를 갖고,
당해 트랜지스터가 상기 단일의 웰에 형성됨과 함께, 기판 전위를 공통으로 하고,
평면에서 보았을 때 상기 구동 회로의 내측으로서 상기 표시부를 둘러싸도록, 상기 단일의 웰과는 상이한 극성의 웰을 설치한 것을 특징으로 하는 전기 광학 장치의 구동 방법.
제1항 내지 제8항 중 어느 한 항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.