KR20130010603A - 기판의 제조방법 및 이를 이용한 전자소자의 제조방법 - Google Patents

기판의 제조방법 및 이를 이용한 전자소자의 제조방법 Download PDF

Info

Publication number
KR20130010603A
KR20130010603A KR1020110071331A KR20110071331A KR20130010603A KR 20130010603 A KR20130010603 A KR 20130010603A KR 1020110071331 A KR1020110071331 A KR 1020110071331A KR 20110071331 A KR20110071331 A KR 20110071331A KR 20130010603 A KR20130010603 A KR 20130010603A
Authority
KR
South Korea
Prior art keywords
substrate
metal layer
manufacturing
forming
layer
Prior art date
Application number
KR1020110071331A
Other languages
English (en)
Other versions
KR101243635B1 (ko
Inventor
이종람
유철종
김기수
손준호
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR20110071331A priority Critical patent/KR101243635B1/ko
Priority to PCT/KR2012/005466 priority patent/WO2013012195A2/ko
Publication of KR20130010603A publication Critical patent/KR20130010603A/ko
Application granted granted Critical
Publication of KR101243635B1 publication Critical patent/KR101243635B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80Etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • G03F7/2041Exposure; Apparatus therefor in the presence of a fluid, e.g. immersion; using fluid cooling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 저비용으로 패터닝된 금속층에 선택적으로 나노 딤플을 형성할 수 있어 전자소자용 기판의 제조비용을 크게 절감할 수 있는 방법에 관한 것이다.
본 발명에 따른 방법은, (a) 기판에 금속층을 형성하는 단계; (b) 상기 금속층 상에 소정의 패턴이 형성된 마스크 층을 형성하는 단계; (c) 상기 기판을 산 용액에 침지하고 전압을 인가하여, 노출된 금속층에 자가정렬 나노 홀을 갖는 금속 산화물을 형성하는 단계; 및 (d) 상기 금속 산화물을 식각하여 제거함으로써, 상기 금속층에 나노 딤플이 형성되도록 하는 단계;를 포함하는 것을 특징으로 한다.

Description

기판의 제조방법 및 이를 이용한 전자소자의 제조방법 {METHOD OF MANUFACTURING A SUBSTRATE AND METHOD OF MANUFACTURING AN ELECTRONIC DEVICE USING THE SAME}
본 발명은 전자소자를 형성하기 위한 기판의 제조방법에 관한 것으로, 보다 구체적으로는 저비용으로 패터닝된 금속층에 선택적으로 나노 딤플을 형성할 수 있어 전자소자용 기판의 제조비용을 크게 절감할 수 있는 방법에 관한 것이다.
미세 패턴의 제작과 관련된 기술은 포토리소그래피가 가지는 막대한 산업적 파급효과에 힘입어 다양하게 개발되어 왔다. 특히 지난 십 수년간 놀라운 집적도의 향상을 거듭하여, 수십nm ~ 수nm 크기의 패턴도 공업적으로 생산 가능해지기에 이르러 있다.
하지만 포토리소그래피 기반의 패턴 제조 기술은 복합적인 형태의 패턴을 구현하기 위해 복잡한 공정이 필요하여 장시간이 소요됨은 물론 잘 설계된 마스크가 요구된다. 또한 포토리소그래피의 해상도는 장비에 구비되는 자외선 램프의 파장에 의존하므로 초미세 패턴을 형성함에 있어서 일정한 한계를 가진다.
나노 임프린트를 이용한 미세 패턴 제조 기술은 포토리소그래피가 가지는 해상도의 한계를 극복하여 초고해상도의 패턴을 형성할 수 있지만, 초미세패턴을 갖는 모기판의 경우 전자빔을 이용한 리소그래피로 형성하기 때문에 다양한 패턴을 가지는 모기판을 확보하기 위해서는 매우 고가의 비용과 설비가 필요한 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위한 것으로, 종래의 방법에 비해 간소하면서도 저비용으로 전자소자용 기판과 이를 이용한 전자소자의 제조하는 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단으로, 본 발명 (1)은, (a) 기판에 금속층을 형성하는 단계; (b) 상기 금속층 상에 소정의 패턴이 형성된 마스크 층을 형성하는 단계; (c) 상기 기판을 산 용액에 침지하고 전압을 인가하여, 노출된 금속층에 자가정렬 나노 홀을 갖는 금속 산화물을 형성하는 단계; 및 (d) 상기 금속 산화물을 식각하여 제거함으로써 상기 금속층에 나노 딤플이 형성되도록 하는 단계;를 포함하는 기판의 제조방법을 제공한다.
상기 발명 (1)에 있어서, 상기 (d) 단계 전에 상기 마스크층을 제거하는 단계를 추가로 포함할 수 있다.
본 발명 (2)는, (a) 기판에 소정 패턴의 금속층을 형성하는 단계; (b) 상기 금속층 중 기판이 노출된 부분에 절연층을 형성하는 단계; (c) 상기 기판을 산 용액에 침지하고 전압을 인가하여, 노출된 금속층에 자가정렬 나노 홀을 갖는 금속 산화물을 형성하는 단계; 및 (d) 상기 금속 산화물을 식각하여 제거함으로써, 상기 금속층에 나노 딤플이 형성되도록 하는 단계;를 포함하는 것을 특징으로 하는 기판의 제조방법을 제공한다.
본 발명 (3)은, (a) 기판에 소정 패턴의 절연층을 형성하는 단계; (b) 상기 절연층 중 기판이 노출된 부분에 금속층을 형성하는 단계; (c) 상기 기판을 산 용액에 침지하고 전압을 인가하여, 노출된 금속층에 자가정렬 나노 홀을 갖는 금속 산화물을 형성하는 단계; 및 (d) 상기 금속 산화물을 식각하여 제거함으로써, 상기 금속층에 나노 딤플이 형성되도록 하는 단계;를 포함하는 것을 특징으로 하는 기판의 제조방법을 제공한다.
상기 발명 (1) 내지 (3)에 있어서, 상기 금속층은 Al, Ti, Ta, Mg, Nb, Hf, Zn 중 적어도 하나 이상을 포함할 수 있다.
상기 발명 (1)에 있어서, 상기 마스크 층은 포토리소그라피법 또는 나노임프린트법 중의 하나 이상을 사용하여 형성될 수 있다.
상기 발명 (1)에 있어서, 상기 마스크 층은 티타늄 산화물, 알루미늄 산화물, 실리콘 산화물, 포토레지스트, 폴리이미드, PDMS, PMMA, 열경화성 수지 또는 자외성 경화형 수지 중 선택된 1종 이상으로 이루어질 수 있다.
상기 발명 (3)에 있어서, 상기 소정 패턴의 금속층은, 포토리소그라피법 또는 나노임프린트법으로 기판상에 마스크층을 형성하고, 그 위에 열증착법 또는 스퍼터링법으로 금속층을 증착한 후 리프트오프(lift-off) 과정을 거쳐 상기 마스크층을 제거하는 방법으로 형성될 수 있다.
상기 발명 (1) 내지 (3)에 있어서, 상기 (c) 단계에서 산 용액은, 황산, 옥살산, 인산 중에서 선택된 1종 이상을 포함하며, 상기 성분의 농도 조절을 통해 형성되는 나노 홀의 크기를 조절할 수 있다.
상기 발명 (1) 내지 (3)에 있어서, 상기 (c) 단계에서 20V~200V 범위 내에서 인가전압을 조절하여 형성되는 나노 홀의 크기를 조절할 수 있다.
상기 발명 (1) 내지 (3)에 있어서, 상기 기판은 전도성 기판일 수 있고, 상기 전도성 기판은, 반도체, ITO, AZO, GZO, 스테인리스 강판 또는 인바 강판으로 이루어진 것이 바람직하다.
상기 발명 (2) 또는 (3)에 있어서, 상기 절연층은 금속 산화물, 금속 질화물, 포토레지스트. 열경화성 수지, 자외선 경화형 수지, 폴리이미드, PMMA 또는 PDMS 중에서 선택된 1종 이상으로 이루어질 수 있다.
본 발명 (4)는 상기 발명 (1) 내지 (3)에 기재된 방법에 의해 제조된 기판의 나노 딤플 상에 전자소자를 형성하는 것을 특징으로 하는 전자소자의 제조방법을 제공한다.
상기 발명 (4)에 있어서, 상기 전자소자는 유기발광다이오드, 액정표시장치, 전기영동장치, 플라스마 디스플레이패널, 박막 트랜지스터, 마이크로프로세서, 램, 유기 태양전지 및 박막 태양전지 중에서 선택된 하나 이상일 수 있다.
통상의 양극산화법은 금속 표면에 형성된 자가정렬 나노 홀을 갖는 금속산화물을 사용한다. 이러한 나노 홀을 갖는 금속산화물은 추가적인 금속의 증착이나 유기물의 조합으로 규칙적인 패턴을 형성하여 각 소자의 특성향상을 위해 이용하지만, 본 발명은 자가정렬 금속산화물을 제거할 경우 금속층에 규칙적으로 형성된 나노 딤플을 얻을 수 있고, 이 나노 딤플은 전극 기판으로도 즉시 적용이 가능하다.
본 발명에 따른 기판의 제조방법은 포토리소그래피, 나노 임프린트, 또는 금속마스크를 이용한 소정의 금속패턴을 형성하는 방법과 양극산화법을 적절하게 조합하여 포토리소그래피나 나노 임프린트만을 이용하는 방법에 비해, 저비용으로 전자소자용 기판을 제조할 수 있게 된다.
또한, 본 발명에 따른 기판의 제조방법은, 대면적 구조의 선택적 영역에 자가정렬 나노 딤플을 형성할 수 있기 때문에, 추가적인 소자 간의 분리 과정 없이 효율적으로 전자소자의 제조가 가능하게 된다.
따라서, 본 발명에 따른 기판과 이를 이용한 전자소자 제조방법은, 기존 산업구조에서 사용하는 인프라의 변화 없이 추가적으로 나노 딤플을 갖는 전자소자 기판을 제작할 수 있고 이로 인해 제조비용의 절감과 제조 효율의 향상 효과를 기대할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 기판 및 전자소자의 제조방법에 대한 흐름도이다.
도 2는 본 발명의 제2 실시형태에 따른 기판 및 전자소자의 제조방법에 대한 흐름도이다.
도 3은 본 발명의 제1 실시형태에 따른 기판 및 전자소자의 제조 공정도이다.
도 4는 본 발명의 제2 실시형태에 따른 기판 및 전자소자의 제조 공정도이다.
도 5는 본 발명의 제1 실시형태에 따라 제조한 나노딤플이 형성된 기판의 사진이다.
이하에서는, 본 발명의 바람직한 실시예에 기초하여 본 발명을 보다 구체적으로 설명한다. 그러나 하기 실시예는 본 발명의 이해를 돕기 위한 일 예에 불과한 것으로 이에 의해 본 발명의 권리범위가 축소 및 한정되는 것은 아니다.
도 1 및 3은 각각 본 발명의 제1 실시형태에 따른 기판 및 전자소자의 제조방법에 대한 흐름도와 제조 공정도를 나타낸 것이다.
이들 도면에 도시된 바와 같이, 본 발명의 제1 실시형태에 따른 기판과 이 기판을 이용한 전자소자의 제조방법은, 기판 준비단계(S100), 금속층 형성단계(S110), 마스크층 형성단계(S120), 양극산화 단계(S130), 금속산화물 제거단계(S140) 및 전자소자 형성단계(S150)을 포함하여 이루어진다.
상기 기판의 준비단계(S100)는 기판에 금속층을 증착시킬 수 있는 상태로 준비하는 단계로, 기판의 표면에 존재할 수 있는 불순물을 제거하는 세정 공정을 의미한다. 구체적으로, 상기 세정 공정은 황산과 과산화수소수를 1:1로 혼합한 용액에 10분 이상 침지한 후 탈 이온수에서 5분 동안 침지하여 중화시키는 방법을 사용하며 기판의 종류에 따라 상기의 용액을 이용하여 세정이 어려울 경우 초음파 진동 장비를 이용하여 아세톤 용액에서 3 ~ 5분, IPA 용액에서 3 ~ 5분 이상을 처리한 후 탈 이온수에서 3 ~ 5분 이상을 침지하여 세정하는 방법을 사용할 수 있다. 본 발명에서 전자소자를 형성할 수 있는 전도성 기판으로는, 반도체, ITO, AZO, GZO, 스테인리스 강판 또는 인바 강판 등으로 이루어진 것이 사용될 수 있다.
상기 금속층 형성단계(S110)는 열증착법 또는 스퍼터링법과 같은 공지의 방법으로 형성할 수 있고, 특히 고순도 박막의 증착을 위해서 증착 장비의 진공은 10-6torr 이하의 고진공에서 진행하며, 금속층은 Al, Ti, Ta, Mg, Nb, Hf, Zn 중에서 선택된 1종 이상을 포함할 수 있다. 구체적으로 열증착법을 이용하여 증착할 경우, 텅스텐 보트 위에 증착하려는 금속물질을 위치하고 전류를 인가하면 금속물질이 녹아 기판 상에 증착된다. 증착된 금속의 두께는 장비에 설치된 크리스탈 두께 모니터를 통해 실시간으로 확인하며, 증착된 금속층의 두께는 1㎛ 이상이 되도록 함이 바람직하다. 스퍼터링을 이용하여 금속층을 형성할 경우, 장비 내에 Ar 가스의 양을 25sccm으로 고정하고 공정압력 3mTorr에서 플라즈마를 형성하여 증착하려는 금속 물질을 타켓으로 해서 상부의 기판에 증착하게 된다. 이때 상부의 기판에 균일한 금속층을 형성하기 위해 일정한 속도록 기판을 회전시켜준다.
상기 마스크층 형성단계(S120)는 포토리소그래피 또는 나노임프린트의 방법으로 마스크층을 형성할 수 있으며, 상기 마스크층은 티타늄 산화물, 알루미늄 산화물, 실리콘 산화물, 포토레지스트, 폴리이미드, PDMS, PMMA, 열경화성 수지 또는 자외성 경화형 수지 중 선택된 1종 이상으로 이루어지는 것이 바람직하다. 구체적으로 포토리소그래피법을 사용하는 경우, 포토레지스트를 스핀코터를 이용하여 기판 상부에 코팅을 한 후 특정한 패턴을 갖는 마스크를 포토레지스트 상부에 접촉시키고 자외선 감광기를 이용하여 소정을 패턴을 전사한 후 통상적인 현상공정을 통해 소정의 패턴을 가지는 마스크 층을 형성한다. 특히 포토레지스트를 이용한 포토리소그래피의 경우 추가적으로 다른 물질을 증착하여 아세톤에 5분 이상 침지하게 되면 포토레지스트가 형성된 부분의 물질은 녹아나가면서 새로운 물질을 이용하여 또 다른 패턴을 가지는 마스크 층을 형성할 수 있다. 또한 나노임프린트법을 사용하는 경우, 금속층이 형성된 기판상에 열경화형 혹은 자외선 경화형 수지 중 선택된 1종의 물질을 코팅하고, 특정 패턴을 가지는 몰드를 10-3Torr 이하의 진공에서 3bar 정도의 압력을 인가하면서 사용되는 수지의 특성에 따라 경화온도 이상 혹은 자외선을 인가하면 소정의 패턴을 갖는 마스크층을 형성할 수 있다. 상기 마스크층은 티타늄 산화물, 알루미늄 산화물, 실리콘 산화물, 포토레지스트, 폴리이미드, PDMS, PMMA, 열경화성 수지 또는 자외성 경화형 수지 중 선택된 1종 이상으로 이루어지는 것이 바람직하다.
상기 양극산화 단계(S130)는 상기 마스크층 형성단계(S120)에서 형성된 마스크층으로부터 노출된 금속층에 자가정렬 나노 홀을 형성하는 단계이다. 구체적으로 상기 양극 산화 단계는 전해질 내에 백금 또는 탄소 전극을 음극으로 구비하고, 상기 금속층을 양극으로 하여, 음극과 양극 사이가 5 ~ 10cm가 되도록 하고 각각의 전극을 전해질에 침지하여 양극 산화 과정을 진행한다. 좀 더 구체적으로 전해질로는 황산, 옥살산, 인산 등을 이용할 수 있고, 이러한 전해질에 대하여 사용되는 산 용액의 농도는 0.04 ~ 0.3M, 액온은 0 ~ 50℃의 조건으로 인가전압 20 ~ 200V 사이에서 진행하게 된다. 특히 사용되는 인가전압의 범위는 사용되는 산 용액에 따라 정해지게 되며 20 ~ 40V 범위 내에서는 황산, 40 ~ 80V 범위 내에서는 옥살산, 80 ~ 200V 범위 내에서는 인산을 포함하는 전해질을 사용함이 바람직하다. 전해질로 사용되는 산용액과 인가전압을 조절함으로써 형성되는 나노 홀 즉 금속산화물 층 하부에 형성되는 나노 딤플을 크기를 50 ~ 500nm 범위 내에서 조절할 수 있다.
상기 금속산화물 제거단계(S140)는 나노 홀이 형성된 금속산화물을 제거하는 공정으로, 크롬산 1.8중량%, 인산 6중량%의 혼합용액을, 액온 60 ~ 70℃의 조건으로 침지하는 방법으로 제거하게 되면, 도 5에 보여진 바와 같이, 금속층의 상부에 다양한 크기의 나노 딤플을 형성할 수 있다.
상기 전자소자 형성단계(S150)는 상기 나노 딤플 상에 전자소자를 형성하는 단계로, 형성할 수 있는 전자소자는 유기 발광 다이오드(oganic light emitting diode: OLED), 액정 표시 장치(liquid crystal display: LCD), 전기영동장치(Electrophoretic display: EPD), 플라스마 디스플레이 패널(plasma display panel: PDP), 박막 트랜지스터(thin-film transistor: TFT), 마이크로프로세서(microprocessor), 램(Random access memory: RAM), 유기 태양전지 (Organic Solar cell), 박막 태양전지 (a-Si, CIGS) 등이 가능하다.
한편, 도 1 및 3에 도시된 바와 같이, 전자소자의 제조시 필요에 따라 마스크층을 그대로 유지하거나, 아니면 마스크층 제거단계(S145)를 통해 마스크층을 제거한 후 전자소자를 제조할 수도 있다.
도 2 및 4는 각각 본 발명의 제2 실시형태에 따른 기판 및 전자소자의 제조방법에 대한 흐름도와 제조 공정도를 나타낸 것이다.
이들 도면에 도시된 바와 같이, 본 발명의 제2 실시형태에 따른 기판과 이 기판을 이용한 전자소자의 제조방법은, 기판 준비단계(S200), 패턴된 금속층 형성단계(S210), 절연층 형성단계(S220), 양극산화 단계(S230), 금속산화물 제거단계(S240) 및 전자소자 형성단계(S250)을 포함하여 이루어진다. 이중 기판 준비단계(S200), 양극산화 단계(S230), 금속산화물 제거단계(S240) 및 전자소자 형성단계(S250)은 제1 실시형태와 동일하므로, 이하에서는 패턴된 금속층 형성단계(S210) 및 절연층 형성단계(S220)에 대해서만 설명한다.
한편, 본 발명의 제2 실시형태에서는 먼저 패턴된 금속층을 형성한 후 절연층을 형성하는 과정을 설명하였으나, 역으로 패턴된 절연층을 형성한 후 금속층을 형성하는 방법을 사용하여도 동일한 효과를 얻을 수 있다.
상기 패턴된 금속층 형성단계(S210)은 포토그래피법이나 임프린트법과 같이 공지된 다양한 패턴 형성방법이 사용될 수 있다. 일 예로, 기판상에 포토리소그래피법 또는 나노 임프린트법으로 마스크층을 형성하고 열증착 또는 스퍼터를 이용하여 기판이 노출된 면과 마스크층에 금속층을 증착한 후, 리프트오프(Lift-off) 과정을 통해 마스크층과 상기 마스크층에 형성된 금속층을 제거하는 방법을 통해 패턴된 금속층을 형성할 수 있다.
상기 절연층 형성단계(S220)는 도 4에 도시된 바와 같이, 패턴된 금속층의 금속 사이에 전기를 통하지 않는 절연층을 채우는 단계로, 절연층을 채울 수 있는 방법으로는 열증착법, 화학기상증착법, 스퍼터링법과 같은 공지의 방법으로 형성할 수 있으며 수 있으며, 절연층으로는 금속 산화물, 금속 질화물, 포토레지스트. 열경화성 수지, 자외선 경화형 수지, 폴리이미드, PMMA 또는 PDMS 중에서 선택된 1종 이상을 사용할 수 있다.

Claims (15)

  1. (a) 기판에 금속층을 형성하는 단계;
    (b) 상기 금속층 상에 소정의 패턴이 형성된 마스크 층을 형성하는 단계;
    (c) 상기 기판을 산 용액에 침지하고 전압을 인가하여, 노출된 금속층에 자가정렬 나노 홀을 갖는 금속 산화물을 형성하는 단계; 및
    (d) 상기 금속 산화물을 식각하여 제거함으로써, 상기 금속층에 나노 딤플이 형성되도록 하는 단계;를 포함하는 것을 특징으로 하는 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 (d) 단계 전에 상기 마스크층을 제거하는 단계를 추가로 포함하는 것을 특징으로 하는 기판의 제조방법.
  3. (a) 기판에 소정 패턴의 금속층을 형성하는 단계;
    (b) 상기 금속층 중 기판이 노출된 부분에 절연층을 형성하는 단계;
    (c) 상기 기판을 산 용액에 침지하고 전압을 인가하여, 노출된 금속층에 자가정렬 나노 홀을 갖는 금속 산화물을 형성하는 단계;
    (d) 상기 금속 산화물을 식각하여 제거함으로써, 상기 금속층에 나노 딤플이 형성되도록 하는 단계;를 포함하는 것을 특징으로 하는 기판의 제조방법.
  4. (a) 기판에 소정 패턴의 절연층을 형성하는 단계;
    (b) 상기 절연층 중 기판이 노출된 부분에 금속층을 형성하는 단계;
    (c) 상기 기판을 산 용액에 침지하고 전압을 인가하여, 노출된 금속층에 자가정렬 나노 홀을 갖는 금속 산화물을 형성하는 단계;
    (d) 상기 금속 산화물을 식각하여 제거함으로써, 상기 금속층에 나노 딤플이 형성되도록 하는 단계;를 포함하는 것을 특징으로 하는 기판의 제조방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 금속층은 Al, Ti, Ta, Mg, Nb, Hf, Zn 중 적어도 하나 이상을 포함하는 것을 특징으로 하는 기판의 제조방법.
  6. 제 1 항에 있어서,
    상기 마스크 층은 포토리소그라피법 또는 나노임프린트법 중의 하나 이상을 사용하여 형성되는 것을 특징으로 하는 기판의 제조방법.
  7. 제 1 항에 있어서,
    상기 마스크 층은 티타늄 산화물, 알루미늄 산화물, 실리콘 산화물, 포토레지스트, 폴리이미드, PDMS, PMMA, 열경화성 수지 또는 자외성 경화형 수지 중 선택된 1종 이상으로 이루어지는 것을 특징으로 하는 기판의 제조방법.
  8. 제 4 항에 있어서,
    상기 소정 패턴의 금속층은,
    포토리소그라피법 또는 나노임프린트법으로 기판상에 마스크층을 형성하고, 그 위에 열증착법 또는 스퍼터링법으로 금속층을 증착한 후 리프트오프(lift-off) 과정을 거쳐 상기 마스크층을 제거함으로써, 형성되는 것을 특징으로 하는 기판의 제조방법.
  9. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 (c) 단계에서 산 용액은, 황산, 옥살산, 인산 중에서 선택된 1종 이상을 포함하며, 상기 성분의 농도 조절을 통해 형성되는 나노 홀의 크기를 조절하는 것을 특징으로 하는 기판의 제조방법.
  10. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 (c) 단계에서 20V~200V 범위 내에서 인가전압을 조절하여 형성되는 나노 홀의 크기를 조절하는 것을 특징으로 하는 기판의 제조방법.
  11. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 기판은 전도성 기판인 것을 특징으로 하는 기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 전도성 기판은, 반도체, ITO, AZO, GZO, 스테인리스 강판 또는 인바 강판으로 이루어진 것을 특징으로 하는 기판의 제조방법.
  13. 제 3 항 또는 제 4 항에 있어서,
    상기 절연층은 금속 산화물, 금속 질화물, 포토레지스트. 열경화성 수지, 자외선 경화형 수지, 폴리이미드, PMMA 또는 PDMS 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 기판의 제조방법.
  14. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 방법에 의해 제조된 기판의 나노 딤플 상에 전자소자를 형성하는 것을 특징으로 하는 전자소자의 제조방법.
  15. 제 14 항에 있어서,
    상기 전자소자는 유기발광다이오드, 액정표시장치, 전기영동장치, 플라스마 디스플레이패널, 박막 트랜지스터, 마이크로프로세서, 램, 유기 태양전지 및 박막 태양전지 중에서 선택된 하나 이상인 것을 특징으로 하는 전자소자의 제조방법.
KR20110071331A 2011-07-19 2011-07-19 기판의 제조방법 및 이를 이용한 전자소자의 제조방법 KR101243635B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20110071331A KR101243635B1 (ko) 2011-07-19 2011-07-19 기판의 제조방법 및 이를 이용한 전자소자의 제조방법
PCT/KR2012/005466 WO2013012195A2 (ko) 2011-07-19 2012-07-10 기판의 제조방법 및 이를 이용한 전자소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20110071331A KR101243635B1 (ko) 2011-07-19 2011-07-19 기판의 제조방법 및 이를 이용한 전자소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20130010603A true KR20130010603A (ko) 2013-01-29
KR101243635B1 KR101243635B1 (ko) 2013-03-15

Family

ID=47558573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20110071331A KR101243635B1 (ko) 2011-07-19 2011-07-19 기판의 제조방법 및 이를 이용한 전자소자의 제조방법

Country Status (2)

Country Link
KR (1) KR101243635B1 (ko)
WO (1) WO2013012195A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015134756A1 (en) * 2014-03-06 2015-09-11 Sage Electrochromics, Inc. Particle removal from electrochromic films using non-aqueous fluids
KR20160066590A (ko) * 2014-12-02 2016-06-13 한양대학교 에리카산학협력단 초발수성 금속 구조물의 제조 방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585788B1 (ko) * 2014-08-28 2016-01-15 주식회사 포스코 전자소자용 기판의 제조방법 및 박막형 태양전지의 제조방법
KR101683796B1 (ko) * 2015-06-11 2016-12-08 한국과학기술연구원 백색광 펄스를 이용하여 고분자를 경화시키는 방법 및 이를 이용한 유기 박막 트랜지스터의 제조 방법
KR101785468B1 (ko) * 2016-02-05 2017-10-16 호서대학교 산학협력단 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터
US20180363125A1 (en) * 2017-06-20 2018-12-20 Board Of Trustees Of The University Of Arkansas Method of forming high surface area metal oxide nanostructures and applications of same
CN107622974A (zh) * 2017-08-28 2018-01-23 武汉华星光电半导体显示技术有限公司 Tft基板的制作方法及tft显示装置的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100956409B1 (ko) * 2007-06-16 2010-05-06 고려대학교 산학협력단 하이브리드 나노임프린트 마스크의 제조방법 및 이를이용한 전자소자의 제조방법
KR20090005889A (ko) * 2007-07-10 2009-01-14 호서대학교 산학협력단 나노 입자의 제조방법
KR101507127B1 (ko) * 2008-06-30 2015-04-01 서울바이오시스 주식회사 패턴된 기판 및 질화물 반도체층 제조방법
KR101064900B1 (ko) * 2009-09-29 2011-09-16 광주과학기술원 패턴 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015134756A1 (en) * 2014-03-06 2015-09-11 Sage Electrochromics, Inc. Particle removal from electrochromic films using non-aqueous fluids
US10767143B2 (en) 2014-03-06 2020-09-08 Sage Electrochromics, Inc. Particle removal from electrochromic films using non-aqueous fluids
KR20160066590A (ko) * 2014-12-02 2016-06-13 한양대학교 에리카산학협력단 초발수성 금속 구조물의 제조 방법

Also Published As

Publication number Publication date
WO2013012195A3 (ko) 2013-03-14
KR101243635B1 (ko) 2013-03-15
WO2013012195A2 (ko) 2013-01-24

Similar Documents

Publication Publication Date Title
KR101243635B1 (ko) 기판의 제조방법 및 이를 이용한 전자소자의 제조방법
Liang et al. Self‐assembly of colloidal spheres toward fabrication of hierarchical and periodic nanostructures for technological applications
Zhang et al. Wafer‐Scale Highly Ordered Anodic Aluminum Oxide by Soft Nanoimprinting Lithography for Optoelectronics Light Management
US20130149463A1 (en) Method of manufacturing patterned graphene film
JP2005008909A (ja) 構造体の製造方法
KR101906375B1 (ko) 텍스쳐화 표면을 금속화하는 방법
JP2013520839A (ja) 内側にへこんだ形状を含んだ縦型トランジスタ
CN108172584A (zh) 阵列基板及其上电极线图案的制备方法和液晶显示面板
CN103545221A (zh) 金属氧化物薄膜晶体管及其制备方法
CN103794652A (zh) 金属氧化物半导体薄膜晶体管及其制备方法
TWI447781B (zh) A method of making a microstructure embossing die
WO2008051860A2 (en) Anodization
KR20160004846A (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
US20150060281A1 (en) Method for manufacturing metamaterial
CN1271248C (zh) 一种纳米孔氧化铝模板的生产工艺
Chahrour et al. Preparation of thin hexagonal highly-ordered anodic aluminum oxide (AAO) template onto silicon substrate and growth ZnO nanorod arrays by electrodeposition
TW201139032A (en) Methods and systems of material removal and pattern transfer
CN104332330A (zh) 一种介质层为阳极氧化膜的薄膜电容器的制造方法
KR101689160B1 (ko) 다공성 탄소 전극의 제조 방법
CN110429030A (zh) 纳米栅及纳米栅器件的制备方法
US10692889B2 (en) Thin-film transistor array substrate and method of manufacturing the same, as well as display device
JP2001207288A (ja) 細孔内への電着方法及び構造体
JP2010285662A (ja) 微細構造体とその製造方法
JP2017154273A (ja) 電鋳により型を製造することを有する方法
CN105070658B (zh) 石墨烯图案及其形成方法、显示基板制备方法及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee