KR101785468B1 - 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터 - Google Patents

반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터 Download PDF

Info

Publication number
KR101785468B1
KR101785468B1 KR1020160014562A KR20160014562A KR101785468B1 KR 101785468 B1 KR101785468 B1 KR 101785468B1 KR 1020160014562 A KR1020160014562 A KR 1020160014562A KR 20160014562 A KR20160014562 A KR 20160014562A KR 101785468 B1 KR101785468 B1 KR 101785468B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
insulating film
gate insulating
thin film
Prior art date
Application number
KR1020160014562A
Other languages
English (en)
Other versions
KR20170093323A (ko
Inventor
배병성
유경민
신성민
이완표
맹경태
함승민
Original Assignee
호서대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 호서대학교 산학협력단 filed Critical 호서대학교 산학협력단
Priority to KR1020160014562A priority Critical patent/KR101785468B1/ko
Publication of KR20170093323A publication Critical patent/KR20170093323A/ko
Application granted granted Critical
Publication of KR101785468B1 publication Critical patent/KR101785468B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 양극산화된 금속산화물을 포함하는 반도체층이 형성된 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터에 관한 것이다. 보다 상세하게는 기판 상부에 게이트 전극을 형성하는 단계; 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 위에 양극산화 가능한 금속층을 증착하는 단계; 상기 증착된 금속층에 포토레지스터를 도포한 후 마스크를 씌우고 노광하여 상기 금속층의 소정 부분에 양극산화 영역을 형성하는 단계; 및 상기 양극산화 영역에 도핑 가능한 도핑 화합물을 함유하는 전해질에서 상기 양극산화 영역의 금속층을 양극산화를 하여 소스전극, 상기 도핑 화합물이 도핑되고 양극산화된 반도체층 및 드레인 전극을 형성하는 단계;를 포함하는 반도체 박막트랜지스터의 제조 방법을 제공하며, 이에 따른 반도체 박막트랜지스터를 제공한다.

Description

반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터{METHOD OF MANUFACTURING SEMICONDUCTOR THIN FILM TRANSISTOR AND SEMICONDUCTOR THIN FILM TRANSISTOR MANUFACTURED BY THE METHOD}
본 발명은 반도체 박막트랜지스터에 관한 것으로, 보다 상세하게는, 양극산화된 금속산화물을 포함하는 반도체층이 형성된 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터에 관한 것이다.
반도체 박막트랜지스터는 반도체 박막 재료를 이용하여 제작이 되는 3 단자 소자로서 게이트 전극, 소스 전극 및 드레인 전극의 3개 전극으로 구성이 되며, 탑게이트 등 추가 전극이 함께 구성이 되기도 한다.
반도체 박막트랜지스터는 평판 디스플레이의 핵심소자로서 널리 사용이 되고 있으며, LCD (liquid crystal display) 또는 OLED (organic light emitting diode)의 디스플레이, 센서어레이 등에 적용이 되고 있다.
최근, 기존의 비정질 실리콘 또는 다결정 실리콘 등의 규소 기반의 반도체 소자를 대체할 물질로써 산화물 반도체가 널리 연구되고 있으며, IGZO(indium gallium zinc oxide) TFT가 많이 사용되고 있다.
그러나, 산화물 반도체 제조 공정의 경우에도 디스플레이의 원가 절감을 위하여 박막 트랜지스터에 사용하는 마스크 수를 줄이는 등 공정 단순화에 대한 필요성은 높아지고 있다.
또한, 박막트랜지스터는 게이트 전압이 문턱전압을 경계로 전류가 적게 흐르는 오프 영역과 전류가 많이 흐르는 온 영역으로 구분이 되는데, 온 상태에서는 가능한 많은 전류가 흘러야 하므로, 소스/드레인 전극과 반도체 재료와의 컨택 저항을 줄이는 것도 중요한 요소이다. 즉, 소스/드레인 전극과 반도체접합의 컨택 저항이 증가하면 트랜지스터의 온 전류가 줄어들게 되므로, 컨택 저항을 가능한 작게 유지하여야 한다. 금속과 반도체의 결합에서는 자체 재료의 특성에 기인하는 저항과 함께 금속과 반도체 사이의 불순물이나 자연산화막 등 기타 요인에 의하여 컨택 저항이 증가하기도 하며 이러한 불순물이나 자연 산화막 등이 컨택저항을 증가할 경우 온 전류가 감소하고 수율 저하의 한 요인이 된다.
아울러, 박막트랜지스터의 빛 특성 변화에 따른 불안정성을 개선하고, 전자이동도를 증가시킬 필요성이 요청되고 있다.
대한민국 등록특허 제1226958호 (2013.01.22)
따라서 상술한 점을 감안한 본 발명의 목적은 소스/드레인 전극과 반도체층 사이의 불순물의 유입이나 자연 산화 혹은 기타 절연재료의 오염 등에 의한 특성의 저하를 막고 불량율을 감소시켜 트랜지스터의 수율을 향상시킬 수 있는 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터를 제공함에 있다.
또한, 본 발명의 다른 목적은 반도체 박막트랜지스터의 빛 특성 변화에 따른 불안정성을 개선하고, 전자이동도를 증가시킬 수 있는 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터를 제공함에 있다.
또한, 본 발명의 다른 목적은 포토레지스트 공정에 사용되는 마스크수를 줄여 트랜지스터의 제조 공정을 보다 단순화할 수 있는 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터를 제공함에 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 박막트랜지스터의 제조 방법은, 기판 상부에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막위에 양극산화 가능한 금속층을 증착하는 단계와, 상기 증착된 금속층에 포토레지스터를 도포한 후 마스크를 씌우고 노광하여 상기 금속층의 소정 부분에 양극산화 영역을 형성하는 단계, 및 상기 양극산화 영역에 도핑 가능한 도핑 화합물을 함유하는 전해질에서 상기 양극산화 영역의 금속층을 양극산화하여 소스 전극, 상기 도핑 화합물이 도핑되고 양극산화된 반도체층 및 드레인 전극을 형성하는 단계를 포함한다.
본 발명에 따른 반도체 박막트랜지스터의 제조 방법에 있어서, 상기 소스전극 및 드레인 전극은, 반도체층을 사이에 두고 서로 분리되며, 상기 게이트 절연막 위에 배치되는 것을 특징으로 한다.
본 발명에 따른 반도체 박막트랜지스터의 제조 방법에 있어서, 상기 금속층은 Ti, In, Ta, Al, Sn, Mo 및 ITO로 구성된 군으로부터 선택된 1종 이상을 포함하는 금속층인 것을 특징으로 한다.
본 발명에 따른 반도체 박막트랜지스터의 제조 방법에 있어서, 상기 양극산화 영역에 도핑 가능한 도핑 화합물은 SO4 -, NO3 -, BO3 - 또는 F- 이고, 상기 양극산화 영역의 금속층을 양극산화하는 것은, 전해질에서 음극으로 백금 또는 스테인리스 스틸의 전극을 사용하고 게이트에 양의 전압을 인가하여 양극산화하는 것을 특징으로 한다.
본 발명에 따른 반도체 박막트랜지스터의 제조 방법에 있어서, 상기 게이트 전극을 형성하는 단계는 양극산화 가능한 금속을 사용하여 형성하는 것을 특징으로 하고, 상기 게이트 절연막을 형성하는 단계는 상기 양극산화 가능한 금속을 사용하여 형성된 게이트 전극의 표면을 양극산화하여 형성하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 박막트랜지스터의 제조 방법에 있어서, 상기 양극산화된 게이트 절연막 위에 PECVD 또는 스퍼터링으로 절연막을 2차 적층하는 단계를 더 포함할 수 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 반도체 박막트랜지스터는, 기판; 상기 기판 상부에 형성되는 게이트 전극; 상기 게이트 전극 위에 형성된 게이트 절연막; 상기 게이트 절연막 위에 형성된 소스 전극; 상기 소스 전극과 전기적으로 연결되고, 황, 질소, 붕소 또는 불소로 도핑되고 양극산화된 금속산화물을 포함하는 반도체층; 및 상기 반도체층과 전기적으로 연결되고 상기 소스 전극과 마주하는 드레인 전극을 포함한다.
본 발명에 따른 반도체 박막트랜지스터에 있어서, 상기 소스전극 및 드레인전극은, 반도체층을 사이에 두고 서로 분리되며, 상기 게이트 절연막 위에 배치되는 것을 특징으로 한다.
본 발명에 따른 반도체 박막트랜지스터에 있어서, 상기 양극 산화된 금속산화물은 Ti, In, Ta, Al, Sn, Mo 및 ITO로 구성된 군으로부터 선택된 1종 이상을 포함하는 금속산화물인 것을 특징으로 한다.
본 발명에 따른 반도체 박막트랜지스터에 있어서, 상기 양극산화된 금속산화물은, 전해질에서 음극으로 백금 또는 스테인리스 스틸의 전극을 사용하고 게이트에 양의 전압을 인가하여 양극산화되어 형성된 것을 특징으로 한다.
본 발명에 따른 반도체 박막트랜지스터에 있어서, 상기 게이트 절연막은 상기 양극산화 가능한 금속을 사용하여 형성된 게이트 전극의 표면을 양극산화하여 형성된 것을 특징으로 한다.
본 발명에 따른 반도체 박막트랜지스터에 있어서, 상기 양극산화된 게이트 절연막 위에 PECVD 또는 스퍼터링으로 형성된 절연막을 더 포함하는 것을 특징으로 한다.
상술한 바와 같이 본 발명의 실시예에 따르면 양극 산화를 이용하여 반도체 층을 형성함으로써 소스/드레인 전극과 반도체층 사이의 불순물의 유입이나 자연 산화 혹은 기타 절연재료의 오염 등에 의한 특성의 저하를 막을 수 있고, 불량율 을 감소시켜 트랜지스터의 수율을 향상시킬 수 있으며, 동시에 도핑된 화합물에 의하여 반도체 박막트랜지스터의 빛 특성 변화에 따른 불안정성을 개선하고, 전자이동도를 증가시킬 수 있다.
또한, 포토레지스트 공정에 사용되는 마스크 수를 줄여 트랜지스터의 공정을 보다 단순화할 수 있고, 원가를 절감시킬 수 있다.
도 1은 본 발명의 실시예에 따른 기판 상부에 게이트 전극 및 절연막 형성 후 금속 패턴을 형성한 박막트랜지스터의 구조를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 선택적 양극 산화를 위한 포토레지스터(PR) 코팅 및 노광 후 현상한 박막트랜지스터의 구조를 설명하기 위한 단면도이다.
도 3은 본 발명의 실시예에 따른 양극 산화에 의한 금속산화물층 형성 및 PR을 제거한 박막트랜지스터의 구조를 설명하기 위한 단면도이다.
도 4는 본 발명의 실시예에 따른 게이트 절연막으로 양극산화막을 사용하는 박막트랜지스터의 구조를 설명하기 위한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러가지 실시예를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 해당 구성요소들은 이와 같은 용어들에 의해 한정되지는 않는다. 이 용어들은 하나의 구성요소들을 다른 구성요소로부터 구별하는 목적으로만 사용된다.
어떤 구성요소가 다른 구성요소에 '연결되어' 있다거나, 또는 '접속되어' 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 '직접 연결되어' 있다거나, '직접 접속되어' 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, '포함한다' 또는 '가지다' 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 기판 상부에 게이트 전극 및 절연막 형성 후 금속 패턴을 형성한 박막트랜지스터의 구조를 설명하기 위한 단면도이다. 도 2는 본 발명의 실시예에 따른 선택적 양극 산화를 위한 포토레지스터 코팅 및 노광 후 현상한 박막트랜지스터의 구조를 설명하기 위한 단면도이다. 도 3은 본 발명의 실시예에 따른 양극 산화에 의한 금속산화물층 형성 및 포토레지스터를 제거한 박막트랜지스터의 구조를 설명하기 위한 단면도이다.
도면에 도시된 바와 같이, 본 발명의 실시예에 따른 반도체 박막트랜지스터의 제조 방법은, 기판(1) 상부에 게이트 전극(2)을 형성하는 단계와, 상기 게이트 전극(2) 위에 게이트 절연막(3)을 형성하는 단계와, 상기 게이트 절연막(3) 위에 양극산화 가능한 금속층(4)을 증착하는 단계와, 상기 증착된 금속층에 포토레지스터(5)를 도포한 후 마스크를 씌우고 노광하여 상기 금속층의 소정 부분에 양극산화 영역을 형성하는 단계, 및 상기 양극산화 영역에 도핑 가능한 도핑 화합물을 함유하는 전해질에서 상기 양극산화 영역의 금속층을 양극산화하여 소스 전극, 상기 도핑 화합물이 도핑되고 양극산화된 반도체층(6) 및 드레인 전극을 형성하는 단계를 포함한다.
상기 기판(1)은 종래 알려진 기판을 제한 없이 사용할 수 있다. 예를 들어, 실리카, 플라스틱 등을 용도에 따라 당업자 적절하게 선택하여 사용할 수 있으나, 이에 한정되는 것은 아니다. 바람직하게는 유리 기판 또는 플렉시블 기판을 사용할 수 있다.
일반적인 bottom gate 구조의 박막트랜지스터의 일반적인 공정과 마찬가지로 상기 기판(1) 상부에 게이트 전극(2)을 형성한다. 게이트 전극(2)은 도전성 재료가 사용이 되며 여러 가지 금속 재료나 ITO (indium tin oxide)와 같은 도체가 사용이 된다.
이어서 상기 게이트 전극(2) 위에 게이트 절연막(3)을 형성한다. 게이트 절연막(3) 형성을 위해 주로 증착법이 적용된다. 증착법으로서는 산화막, 질화막 또는 투명 절연성 재료를 PECVD(plasma enhanced chemical vapor deposition)나 스퍼터링 등 진공 증착법을 주로 적용한다. 이외에도 인쇄 공정이 적용되는 경우에는 용액법의 적용이 선호되고 절연용액 재료를 코팅 및 경화하여 사용할 수도 있다.
게이트 절연막(3)이 형성되면, 상기 게이트 절연막(3) 위에 양극산화 가능한 금속층(4)을 형성한다. 상기 금속층 형성에는 진공증발증착법, 스퍼터링법, 화학기상증착법, 스프레이법, 용액공정법 (졸-겔법) 등이 적용하며, 바람직하게는 진공증발증착법 또는 스퍼터링법이 적용 가능하다. 상기 금속층은 양극 산화 후 산화막 트랜지스터의 반도체층(6)으로 사용이 가능한 금속 재료를 증착하여 형성한다. 상기 금속 재료로서는 양극산화 가능한 Ti, In, Ta, Al, Sn, Mo 등 다양한 재료가 사용이 될 수 있으며, 이들이 조합된 합금형태로도 사용이 될 수도 있고, ITO 등도 사용이 될 수 있다. 바람직하게는, 상기 금속층은 Ti, In, Ta, Al, Sn, Mo 및 ITO로 구성된 군으로부터 선택된 1종 이상을 포함하는 금속층인 것을 특징으로 한다.
이어서 상기 증착된 금속층에 포토레지스터(5)를 도포한 후 마스크를 씌우고 노광하여 상기 금속층의 소정 부분에 양극산화 영역을 형성한다. 바람직하게는, 게이트 전극(2) 위에 양극산화 영역이 형성이 되도록 마스크 패턴을 구성하고 나머지 부분은 금속상태로 남아 있도록 한다. 따라서, 상기 양극산화 영역이 게이트 전극(2)과 일부 겹치도록 구성이 되는 것이 바람직하다. 그러나, 필요에 따라서는 겹치지 않을 수도 있다. 상기 포토레지스터(5)를 대신하여 실리콘 나이트라이드나 실리콘 옥사이드 혹은 기타 양극산화를 저지할 수 있는 재료로 대체될 수 있다.
다음으로, 상기 양극산화 영역에 도핑 가능한 도핑 화합물을 함유하는 전해질에서 상기 양극산화 영역의 금속층을 양극산화하여 소스 전극, 상기 도핑 화합물이 도핑되고 양극산화된 반도체층(6) 및 드레인 전극을 형성한다. 따라서, 본 발명은 반도체층(6) 형성시 양극산화와 동시에 도핑 가능한 도핑 화합물에 의하여 도핑이 진행된다.
바람직하게, 상기 도핑 화합물은 SO4 -, NO3 -, BO3 - 또는 F- 일 수 있다. 상기 SO4 - 는 전해질에 황산을 소량 첨가하여 생성하고, NO3 - 는 전해질에 질산을 소량 첨가하여 생성하며, BO3 - 는 전해질에 붕산을 소량 첨가하여 생성하고, F- 는 전해질에 NH4F를 소량 첨가하여 생성한다.
상기 양극산화 영역의 금속층을 양극산화하는 것은, 구연산 등의 전해질에서 음극으로 백금 또는 스테인리스 스틸의 전극을 사용하고 게이트에 양의 전압을 인가하여 양극산화한다.
양극산화가 완료되면 포토레지스터(5)를 제거하여 도 3과 같은 양극산화 처리된 금속산화물층을 포함하는 박막트랜지스터의 구조가 형성이 된다. 마스크의 패턴에 의하여 게이트 전극(2) 위에 양극산화된 금속산화물을 포함하는 반도체층(6)이 형성되도록 할 수 있고, 상기 반도체층(6)을 채널 층으로 사용한다. 양극산화가 되지 않은 금속층(4)은 소스 전극과 드레인 전극이 되어 양극산화된 금속산화물을 포함하는 반도체 층과 접촉을 이루게 되고, 별도의 금속 증착이나 패턴 공정 없이 내재적으로 컨택이 형성이 되므로 상기 금속 전극(소스 전극, 드레인 전극)과 반도체층(6) 사이에 특별히 오염이 되지 않는 구조가 된다. 따라서, 양극산화가 되지 않은 금속층(4)은 반도체층(6)을 사이에 두고 소스 전그과 드레인 전극으로 서로 분리되며 상기 게이트 절연막(3) 위에 배치된다.
양극산화 후 산소나 N2O 분위기 등에서 열처리를 하거나 플라즈마 처리를 하여 트랜지스터의 특성을 향상시킬 수도 있는데 재료에 따라서 적절한 후처리를 거치도록 한다.
도 4는 본 발명의 일 실시예에 따른 게이트 절연막으로 양극산화막을 사용하는 박막트랜지스터의 구조를 설명하기 위한 단면도이다.
본 발명에 따른 반도체 박막트랜지스터의 제조 방법에 있어서, 상기 게이트 전극(2)을 형성하는 단계는 양극산화 가능한 금속을 사용하여 형성할 수 있고, 상기 게이트 절연막(7)을 형성하는 단계는 상기 양극산화 가능한 금속을 사용하여 형성된 게이트 전극(2)의 표면을 양극산화하여 형성할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 박막트랜지스터의 제조 방법은, 상기 양극산화된 게이트 절연막(7) 위에 PECVD 또는 스퍼터링으로 절연막을 2차 적층하는 단계를 더 포함할 수 있다.
본 발명에 따른 제조 방법으로 제조된 반도체 박막트랜지스터는, 기판; 상기 기판(1) 상부에 형성되는 게이트 전극(2); 상기 게이트 전극(2) 위에 형성된 게이트 절연막(3); 상기 게이트 절연막(3) 위에 형성된 소스 전극; 상기 소스 전극과 전기적으로 연결되고, 황, 질소, 붕소 또는 불소로 도핑되고 양극산화된 금속산화물을 포함하는 반도체층(6); 및 상기 반도체층(6)과 전기적으로 연결되고 상기 소스 전극과 마주하는 드레인 전극을 포함한다.
이와 같이 본 발명에 따른 반도체 박막트랜지스터는 양극산화된 금속산화물을 포함하는 반도체층(6)이 채널 층으로 사용되고, 양극산화가 되지 않은 금속은 소스 전극과 드레인 전극이 되어 양극산화된 금속산화물을 포함하는 반도체 층과 접촉을 이루게 된다. 따라서, 별도의 금속 증착이나 패턴 공정 없이 내재적으로 컨택이 형성이 되므로 상기 금속 전극과 반도체층(6) 사이에 오염이 되지 않는 구조를 형성할 수 있다.
이상에서 본 발명에 따른 실시예들이 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 범위의 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 다음의 특허청구범위에 의해서 정해져야 할 것이다.
1: 기판
2: 게이트 전극
3: 게이트 절연막
4: 금속층
5: 포토레지스터
6: 양극산화된 금속산화물을 포함하는 반도체층
7: 양극산화된 게이트 절연막

Claims (12)

  1. 기판 상부에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 위에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 위에 양극산화 가능한 금속층을 증착하는 단계;
    상기 증착된 금속층에 포토레지스터를 도포한 후 마스크를 씌우고 노광하여 상기 금속층의 소정 부분에 양극산화 영역을 형성하는 단계; 및
    상기 양극산화 영역에 도핑 가능한 도핑 화합물을 함유하는 전해질에서 상기 양극산화 영역의 금속층을 양극산화를 하여 소스전극, 상기 도핑 화합물이 도핑되고 양극산화된 반도체층 및 드레인 전극을 형성하는 단계를 포함하고,
    상기 양극산화 영역에 도핑 가능한 도핑 화합물은 SO4 -, NO3 -, BO3 - 또는 F- 인 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법.
  2. 제 1항에 있어서,
    상기 소스전극 및 드레인전극은,
    반도체층을 사이에 두고 서로 분리되며, 상기 게이트 절연막 위에 배치되는 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법.
  3. 제 1항에 있어서,
    상기 금속층은 Ti, In, Ta, Al, Sn, Mo 및 ITO로 구성된 군으로부터 선택된 1종 이상을 포함하는 금속층인 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법.
  4. 제 1항에 있어서,
    상기 양극산화 영역의 금속층을 양극산화하는 것은,
    전해질에서 음극으로 백금 또는 스테인리스 스틸의 전극을 사용하고 게이트에 양의 전압을 인가하여 양극산화하는 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법.
  5. 제 1항에 있어서,
    상기 게이트 전극을 형성하는 단계는 양극산화 가능한 금속을 사용하여 형성하는 것을 특징으로 하고,
    상기 게이트 절연막을 형성하는 단계는 상기 양극산화 가능한 금속을 사용하여 형성된 게이트 전극의 표면을 양극산화하여 형성하는 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법.
  6. 제 5항에 있어서,
    상기 양극산화된 게이트 절연막 위에 PECVD 또는 스퍼터링으로 절연막을 2차 적층하는 단계를 더 포함하는 것을 특징으로 하는 반도체 박막트랜지스터의 제조 방법.
  7. 기판;
    상기 기판 상부에 형성되는 게이트 전극;
    상기 게이트 전극 위에 형성된 게이트 절연막;
    상기 게이트 절연막 위에 형성된 소스 전극;
    상기 소스 전극과 전기적으로 연결되고, 황, 질소, 붕소 또는 불소로 도핑되고 양극산화된 금속산화물을 포함하는 반도체층; 및
    상기 반도체층과 전기적으로 연결되고 상기 소스 전극과 마주하는 드레인 전극;
    을 포함하는 반도체 박막트랜지스터.
  8. 제 7항에 있어서,
    상기 소스전극 및 드레인전극은,
    반도체층을 사이에 두고 서로 분리되며, 상기 게이트 절연막 위에 배치되는 것을 특징으로 하는 반도체 박막트랜지스터.
  9. 제 7항에 있어서,
    상기 양극 산화된 금속산화물은 Ti, In, Ta, Al, Sn, Mo 및 ITO로 구성된 군으로부터 선택된 1종 이상을 포함하는 금속산화물인 것을 특징으로 하는 반도체 박막트랜지스터.
  10. 제 7항에 있어서,
    상기 양극산화된 금속산화물은,
    전해질에서 음극으로 백금 또는 스테인리스 스틸의 전극을 사용하고 게이트에 양의 전압을 인가하여 양극산화되어 형성된 것을 특징으로 하는 반도체 박막트랜지스터.
  11. 제 7항에 있어서,
    상기 게이트 절연막은 상기 양극산화 가능한 금속을 사용하여 형성된 게이트 전극의 표면을 양극산화하여 형성된 것을 특징으로 하는 반도체 박막트랜지스터.
  12. 제 11항에 있어서,
    상기 양극산화된 게이트 절연막 위에 PECVD 또는 스퍼터링으로 형성된 절연막을 더 포함하는 것을 특징으로 하는 반도체 박막트랜지스터.
KR1020160014562A 2016-02-05 2016-02-05 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터 KR101785468B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160014562A KR101785468B1 (ko) 2016-02-05 2016-02-05 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014562A KR101785468B1 (ko) 2016-02-05 2016-02-05 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터

Publications (2)

Publication Number Publication Date
KR20170093323A KR20170093323A (ko) 2017-08-16
KR101785468B1 true KR101785468B1 (ko) 2017-10-16

Family

ID=59752386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014562A KR101785468B1 (ko) 2016-02-05 2016-02-05 반도체 박막트랜지스터의 제조방법 및 이에 의해 제조된 반도체 박막트랜지스터

Country Status (1)

Country Link
KR (1) KR101785468B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112114460B (zh) 2020-09-23 2022-12-23 北海惠科光电技术有限公司 基于阵列基板的绝缘单元及其制备方法、阵列基板及其制备方法、显示机构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
JP4397899B2 (ja) 1994-02-20 2010-01-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2013012195A2 (ko) * 2011-07-19 2013-01-24 포항공과대학교 산학협력단 기판의 제조방법 및 이를 이용한 전자소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4397899B2 (ja) 1994-02-20 2010-01-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100759086B1 (ko) 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
WO2013012195A2 (ko) * 2011-07-19 2013-01-24 포항공과대학교 산학협력단 기판의 제조방법 및 이를 이용한 전자소자의 제조방법

Also Published As

Publication number Publication date
KR20170093323A (ko) 2017-08-16

Similar Documents

Publication Publication Date Title
KR101015338B1 (ko) 박막 트랜지스터의 제조방법
KR101891841B1 (ko) 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
US9368637B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
EP2380202B1 (en) Stability enhancements in metal oxide semiconductor thin film transistors
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
US9246007B2 (en) Oxide thin film transistor and method for manufacturing the same, array substrate, and display apparatus
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
US20190214485A1 (en) Thin-film transistor, manufacturing method thereof, and array substrate
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
US10204922B2 (en) Thin film transistor, array substrate and manufacturing method thereof, and display device
CN107799466B (zh) Tft基板及其制作方法
US20160343863A1 (en) Oxide thin film transistor and manufacturing method thereof
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
WO2018040608A1 (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
US20170077271A1 (en) Array substrate for liquid crystal display device and method of manufacturing the same
US20170005198A1 (en) Thin film transistor, method of producing the same and array substrate
KR20140123924A (ko) 박막 트랜지스터(ｔｆｔ), 그의 제조 방법, 어레이 기판 및 디스플레이 장치
US20210351301A1 (en) Oxide semiconductor transistor having dual gate structure and method of fabricating the same
US20160359047A1 (en) Thin film transistor, array substrate and method of manufacturing the same
CN106876481B (zh) 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置
US20220140114A1 (en) Method for manufacturing oxide semiconductor thin film transistor
US7977214B2 (en) Method of manufacturing field-effect transistor, field-effect transistor, and method of manufacturing display device
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
KR0171648B1 (ko) 박막장치 및 그 제조방법
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right