KR20130000323A - 전자 장치 - Google Patents

전자 장치 Download PDF

Info

Publication number
KR20130000323A
KR20130000323A KR1020120061698A KR20120061698A KR20130000323A KR 20130000323 A KR20130000323 A KR 20130000323A KR 1020120061698 A KR1020120061698 A KR 1020120061698A KR 20120061698 A KR20120061698 A KR 20120061698A KR 20130000323 A KR20130000323 A KR 20130000323A
Authority
KR
South Korea
Prior art keywords
semiconductor
formula
layer
small molecule
alignment layer
Prior art date
Application number
KR1020120061698A
Other languages
English (en)
Other versions
KR102079292B1 (ko
Inventor
일리앙 우
안소니 위글스워스
핑 리우
난-싱 후
Original Assignee
제록스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제록스 코포레이션 filed Critical 제록스 코포레이션
Publication of KR20130000323A publication Critical patent/KR20130000323A/ko
Application granted granted Critical
Publication of KR102079292B1 publication Critical patent/KR102079292B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6574—Polycyclic condensed heteroaromatic hydrocarbons comprising only oxygen in the heteroaromatic polycondensed ring system, e.g. cumarine dyes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 반도체 조성물로부터 형성된 반도체층을 포함하는, 박막 트랜지스터와 같은 전자 장치에 관한 것이다. 상기 반도체 조성물은 폴리머 결합제와 소분자 반도체를 포함한다. 상기 반도체층은 소스 및 드레인 전극 사이의 방향으로 배향된 배향층 위에 증착되었다. 결과물인 장치는 증가된 전하 담체 유동성을 갖는다.

Description

전자 장치{ELECTRONIC DEVICE}
본 발명은 반도체층과 배향층(alignment layer)을 포함하는 박막 트랜지스터(TFT) 및/또는 다른 전자 장치에 관한 것이다. 상기 배향층은 상기 트랜지스터 및/또는 전자 장치의 전하 담체 유동성(charge carrier mobility)을 증가시키기 위해 사용된다. 높은 유동성과 뛰어난 안정성이 달성될 수 있다.
TFT는 일반적으로 기판, 전기적으로 전도성인 게이트 전극, 소스 및 드레인 전극, 상기 게이트 전극을 상기 소스 및 드레인 전극으로부터 분리하는 전기적으로 절연성인 게이트 유전체층, 및 상기 게이트 유전체층과 접촉하고 상기 소스 및 드레인 전극을 연결하는 반도체층으로 이루어진다. 이들의 성능은 전체 트랜지스터의 전계 효과 유동성(또한 전하 담체 유동성으로도 나타냄) 및 전류 온/오프 비에 의해 결정될 수 있다. 높은 유동성과 높은 온/오프 비가 바람직하다.
유기 박막 트랜지스터(OTFT)는 라디오 주파수 인식(RFID) 태그 및 높은 스위치 속도 및/또는 높은 밀도가 필수적이지 않은 사이니지(signage), 판독기, 액정 디스플레이와 같은 디스플레이용 뒤판(backplane) 스위치 회로와 같은 적용분야에 사용될 수 있다. 이들은 또한 물리적으로 치밀하고, 경량이며, 유연한 것과 같은 매력적인 기계적 특성을 갖는다.
유기 박막 트랜지스터는 스핀 코팅, 용액 캐스팅, 딥 코팅, 스텐실(stencil)/스크린 프린팅, 플렉소그래피(flexography), 그라비어, 오프셋 프린팅, 잉크젯 프린팅, 미세접촉 프린팅 등과 같은 저비용 용액-기반의 패터닝 및 증착 기술을 이용하여 제조될 수 있다. 따라서, 박막 트랜지스터 회로의 제조에 이러한 용액-기반의 공정을 사용하기 위해서는 용액 가공가능한 물질이 요구된다. 그러나, 용액 가공에 의해 형성된 유기 또는 폴리머성 반도체는 제한된 용해도, 수신 감도(air sensitivity), 및 특히 낮은 전계 효과 유동성을 겪게 되는 경향이 있다.
이러한 반도체의 전계 효과 유동성을 증가시키기 위한 새로운 기술을 개발하는 것이 바람직할 것이다.
다양한 구현예에서, 본 발명은 전자 장치 및 이러한 전자 장치의 제조 방법을 개시한다. 상기 전자 장치는 반도체층과 배향층을 포함한다. 상기 배향층은 상기 반도체층의 미시적 및/또는 거시적 배향을 유도하는 것으로 여겨진다.
구현예에서, 소분자 반도체와 폴리머 결합제를 포함하는 반도체층; 및 상기 반도체층과 접촉하는 배향층을 포함하는 전자 장치가 개시된다.
상기 배향층은 약 0.2 ㎚ 내지 약 1 ㎛의 두께를 가질 수 있다.
상기 배향층은 폴리이미드, 폴리(비닐 신나메이트), 아조벤젠 폴리머, 스티렌계 폴리머 또는 식 (A)의 유기실란제로부터 형성될 수 있다:
Figure pat00001
식 (A)
상기에서, R은 알킬 또는 아릴이고; R'는 할로겐 또는 알콕시이며; m은 1 내지 4의 정수이고; L은 결합 원자(linking atom)이며; t는 0 또는 1이고; 및 v는 상기 결합 원자 위의 삼치환된(trisubstituted) 실릴기의 수를 나타낸다.
구현예에서, 상기 소분자 반도체는 액정형 화합물일 수 있다.
본 발명은 배향층 및 폴리머 결합제와 소분자 반도체를 포함하는 반도체층을 포함하는 박막 트랜지스터(TFT)와 같은 전자 장치에 관한 것이다. 상기 배향층은 상기 전자 장치의 전계 효과 유동성을 증가시키기 위해 사용된다.
도 1은 본 발명에 따른 바텀-게이트(bottom-gate) 바텀-콘택(bottom-contact) TFT 형상(configuration)를 예시한다. 상기 TFT(10)은 게이트 전극(18) 및 게이트 유전체층(14)과 접촉하고 있는 기판(16)을 포함한다. 본 발명에서 상기 게이트 전극(18)은 상기 기판(16)의 맨 위에 그려지지만, 상기 게이트 전극은 또한 상기 기판 내의 홈부(depression) 내에 위치할 수도 있다. 상기 게이트 유전체층(14)은 상기 게이트 전극(18)을 소스 전극(20), 드레인 전극(22) 및 반도체층(12)으로부터 분리한다. 상기 반도체층(12)은 상기 소스 및 드레인 전극(20, 22) 위 및 사이로 이어진다. 상기 반도체는 상기 소스 및 드레인 전극(20, 22) 사이의 채널 길이를 갖는다. 배향층(13)은 상기 유전체층(14)과 반도체층(12) 사이에 위치한다. 상기 배향층의 제1 표면(15)은 상기 반도체층(12)과 직접 접촉한다. 상기 배향층의 제2 표면(17)은 상기 유전체층(14)과 직접 접촉한다.
도 2는 본 발명에 따른 다른 바텀-게이트 탑-콘택 TFT 형상을 예시한다. 상기 TFT(30)는 게이트 전극(38) 및 게이트 유전체층(34)과 접촉하는 기판(36)을 포함한다. 배향층(33)은 상기 게이트 유전체층(34)의 맨 위에 위치한다. 상기 배향층의 제2 표면(37)은 상기 유전체층(34)과 직접 접촉한다. 상기 반도체층(32)은 상기 배향층(33)의 제1 표면(35)에 증착된다. 또한, 상기 반도체층은 상기 소스 및 드레인 전극(40, 42)으로부터 상기 유전체층(34)을 분리한다.
도 3은 본 발명에 따른 바텀-게이트 바텀-콘택 TFT 형상을 예시한다. 상기 TFT(50)는 게이트 전극으로도 작용하고 게이트 유전체층(54)과 접촉하는 기판(56)을 포함한다. 상기 배향층(53)은 상기 게이트 유전체층(54)의 맨 위에 위치한다. 상기 소스 전극(60), 드레인 전극(62) 및 반도체층(52)은 상기 배향층(53)의 맨 위에 위치한다. 상기 배향층의 제1 표면(55)은 상기 반도체층(52)과 직접 접촉한다.
도 4는 본 발명에 따른 탑-게이트 탑-콘택 TFT 형상을 예시한다. 상기 TFT(70)는 기판(76)을 포함한다. 배향층(73)은 상기 기판(76)과 반도체층(72) 사이에서 기판(76) 위에 위치한다. 상기 배향층의 제1 표면(75)은 상기 반도체층(75)과 직접 접촉한다. 상기 배향층의 제2 표면(77)은 상기 기판(76)과 직접 접촉한다. 또한, 상기 배향층은 상기 소스 전극(80) 및 드레인 전극(82)과 접촉한다. 상기 반도체층(72)은 상기 소스 및 드레인 전극(80, 82) 위 및 사이로 이어진다. 상기 게이트 유전체층(74)은 상기 반도체층(72)의 맨 위에 있다. 상기 게이트 전극(78)은 상기 게이트 유전체층(74)의 맨 위에 있으며, 상기 반도체층(72)과 접촉하지 않는다.
상기 배향층을 사용하면 전계 효과 유동성을 극적으로 증가시킨다는 것이 발견되었다. 이러한 증가는 상기 배향층에 의해 유도되는 상기 트랜지스터 채널 방향을 따르는 반도체층의 배향으로 인한 것으로 여겨진다. 상기 배향층의 화학적 조성 자체는 반드시 중요한 것은 아니다. 도 5는 도 1과 유사한 구현예의 투시도이다. 상기 배향층(103)은 가시적이다. 소스 전극(110)과 드레인 전극(112)은 상기 배향층 위에 위치한다. 상기 소스 전극(110)과 드레인 전극(112) 사이의 방향은 화살표(105)로 표시되거나, 달리 말하면 화살표(105)는 상기 소스 전극(110)으로부터 드레인 전극(112)으로의 방향을 나타낸다. 상기 배향층의 표면은 화살표(105)에 의해 나타낸 방향으로 배향된다. 또한, 상기 방향은 트랜지스터 채널 방향으로 나타낼 수 있다. 한 전극이 다른 전극에 의해 둘러싸이고, 상기 2개의 전극 사이에 고리 모양을 갖는 반도체층을 갖는 고리형 전극에서, 상기 트랜지스터 채널 방향은 방사성 방향일 것이다. 상기 배향은 적어도 상기 소스 전극과 드레인 전극 사이의 트랜지스터 채널 내에서 일어나며, 선(120)으로 나타나 있다. 예를 들면, 상기 배향은 상기 전극들 중 하나에서 시작하고, 상기 전극들 중 하나에서 끝난다.
상기 배향 효과는 기계적 수단 또는 간접적인 수단에 의해 달성될 수 있다. 기계적 처리의 예는 상기 반도체층이 그 위에 증착되는 상기 배향층의 표면을 문지르는 것이다. 이러한 기계적 문지름은 레이언, 면 또는 폴리아미드와 같은 물질을 포함하는 문지름 천(rubbing cloth)을 이용하여 수행될 수 있다. 상기 문지름 천은 상기 문지름을 수행하기 위해 사용되는 롤러 주변을 감을 수 있다. 간접 처리의 예는 상기 소스 및 드레인 전극 사이에 선형의 편광을 이용하여 상기 배향층을 조사하는 것이다. 상기 배향 처리는 최소한 상기 반도체 채널에 해당하는 상기 소스 및 드레인 전극 사이의 영역에 직접 수행되어야 한다.
상기 배향층의 제1 표면은 상기 반도체층과 직접 접촉한다. 이론에 구애됨이 없이, 상기 배향 처리는 상기 반도체층 내의 소분자 반도체 물질의 거시적 배향을 유도하는 것으로 여겨지며, 또한 상기 반도체층 내의 결정립계(grain boundary)를 감소시킬 수 있다. 이러한 효과는 전하 담체 유동성을 향상시킬 수 있다.
상기 배향층은 임의의 적합한 물질로부터 형성될 수 있다. 구현예에서, 상기 배향층은 폴리이미드, 폴리(비닐 신나메이트), 스티렌계 폴리머, 아조벤젠 폴리머, 신나메이트기 또는 아조벤젠기를 포함하는 화합물 등으로부터 형성된다. 신나메이트기는 C6H5-CH=CH-COO-의 구조를 갖는다. 아조벤젠기는 각각의 질소 원자가 페닐기에 결합되어 있는 아조기(-N=N-)를 함유하며, 상기 아조벤젠기는 상기 페닐기 중 하나를 통해 다른 원자에 부착된다.
다른 구현예에서, 상기 배향층은 식 (A)의 유기실란제로부터 형성된다:
Figure pat00002
식 (A)
상기에서, R은 알킬 또는 아릴이고; R'는 할로겐 또는 알콕시이며; m은 1 내지 4의 정수이고; L은 결합 원자이며; t는 0 또는 1이며, 결합 원자가 존재하는지 여부를 나타내고; 및 v는 상기 결합 원자 상의 삼치환된 실릴기의 수를 나타낸다. (m + t)의 합은 4를 넘는 경우가 없다. t가 0이면, v는 자동적으로 1이다. 식 (A)의 예시적인 유기실란제는 헥사메틸디실라잔(HMDS)(L=NH, t=1, R=메틸, m=3, v=2) 및 옥틸트리클로로실란(OTS-8)(t=0, R=옥틸, m=1, R'=클로로, v=1)을 포함한다. 다른 예시적인 유기실란제는 도데실트리클로로실란, 페닐트리클로로실란, 메틸트리메톡시실란, 페닐메틸디메톡시실란, 페닐메틸디클로로실란, 페닐트리메톡시실란 등을 포함한다.
상기 배향층은 약 0.2 ㎚ 내지 약 500 ㎚를 포함하는 약 0.2 ㎚(예를 들면, 자가조립 단일층) 내지 약 1 ㎛의 두께 또는 깊이를 갖는다. 상기 배향층은 특정한 물질에 대해서 본 기술분야에 알려진 방법, 예를 들면, 스핀 코팅, 딥 코팅, 증기 증발, 자가조립, 유전체 또는 기판 표면으로부터의 화학적 그래프팅(grafting) 등을 이용하여 형성될 수 있다. 상기 배향층은, 예를 들면, 도 1에서 상기 반도체층(12)으로부터 유전체층(14)을 분리하는 전체 층(13)으로서 나타나 있음을 주목해야 한다. 이러한 유형의 구조는 제조 목적을 위해 보다 용이할 수 있다. 그러나, 상기 배향 효과는, 예를 들면, 도 6에서 볼 수 있는 바와 같이 상기 배향층(13)이 소스 전극(20)과 소스 전극(22) 사이의 채널 내에만 존재할 때에도 달성될 수 있다.
상기 반도체층은 상기 배향층과 직접 접촉한다. 상기 반도체층은 폴리머 결합제와 소분자 반도체를 포함하는 반도체 조성물로부터 형성될 수 있다. 상기 조성물로부터 형성된 반도체층은 공기 중에서 매우 안정하며, 높은 유동성을 갖는다. 상기 반도체 조성물은 박막 트랜지스터(TFT)와 같은 전자 장치에서 층을 형성하는데 유용하다.
상기 소분자 반도체는 식 (Ⅰ)의 구조를 가질 수 있다:
Figure pat00003
식 (Ⅰ)
상기에서, 각각의 R1은 독립적으로 알킬, 치환된 알킬, 알케닐, 치환된 알케닐, 알키닐, 치환된 알키닐, 아릴, 치환된 아릴, 헤테로아릴, 치환된 헤테로아릴, 알콕시, 알킬티오, 트리알킬실릴, 케토닐, 시아노(CN) 및 할로겐으로부터 선택되고; m 및 n은 그 각각의 페닐 또는 나프틸 고리 상의 R1 측쇄의 수이며, 독립적으로 0 내지 6의 정수이고; X는 O, S 및 Se로 이루어진 군으로부터 선택되며; 및 a, b 및 c는 독립적으로 0 또는 1이다. 이와 관련하여, a 또는 b가 0이면, 상기 화합물의 바깥 부분은 4개의 측쇄까지 가질 수 있는 페닐 고리일 것이다. a 또는 b가 1이면, 상기 화합물의 바깥 부분은 6개의 측쇄까지 가질 수 있는 나프틸 고리일 것이다.
"치환된"이란 용어는 지명된 라디칼 상의 적어도 하나의 수소 원자가 할로겐, -CN, -NO2, -COOH 및 -SO3H와 같은 다른 작용기로 치환된 것을 나타낸다. 예시적인 치환된 알킬기는 알킬기 내의 하나 이상의 수소 원자가 불소, 염소, 요오드 및 브롬과 같은 할로겐 원자로 교체된 퍼할로알킬기이다. 전술한 작용기 외에도, 아릴 또는 헤테로아릴기도 알킬 또는 알콕시로 치환될 수 있다. 예시적인 치환된 아릴기는 메틸페닐 및 메톡시페닐을 포함한다. 예시적인 치환된 헤테로아릴기는 데데실티에닐을 포함한다.
일반적으로, 상기 알킬 및 알콕시기는 각각 독립적으로 약 4 내지 약 16개의 탄소 원자를 포함하는 1 내지 30개의 탄소 원자를 함유한다. 유사하게, 상기 아릴기는 독립적으로 6 내지 30개의 탄소 원자를 함유한다.
a, b 및 c가 0이고, X는 황이며, m 및 n은 각각 1일 때, 식 (Ⅰ)의 분자는 또한 공식적으로 이치환된(disubstituted)-[1]벤조티에노[3,2-b]벤조티오펜으로 알려져 있다. 상기 [1]벤조티에노[3,2-b]벤조티오펜 모이어티(moiety)(m 및 n이 각각 0일 때)는 본 발명에서 "BTBT"로 약칭될 수 있다. 예를 들면, 식 (Ⅰ)의 반도체는 이치환된-BTBT로 나타낼 수 있다.
구현예에서, 상기 소분자 반도체는 약 1.8 내지 약 2.8 eV를 포함하는 약 1.5 내지 약 3.5 eV의 밴드 갭(band gap)을 갖는다. 이러한 큰 밴드 갭은 전형적으로 상기 소분자 반도체가 펜타센계 반도체와 비교할 때 공기 중에서 더 나은 안정성을 갖는다는 것을 의미한다. 상기 소분자 반도체는 결정형 또는 액정형 구조를 갖는다. 구체적인 구현예에서, 식 (Ⅰ)의 반도체는 전자기 스펙트럼의 가시광선 영역(즉, 390 ㎚ 내지 750 ㎚)에서 무색이다. 무색 반도체는 큰 밴드 갭으로 인해 뛰어난 안정성을 제공할 뿐만 아니라, 투명한 장치 적용분야에 있어서 투명성에서 이점을 제공한다.
식 (Ⅰ)의 화합물의 어떤 특정한 구현예에서, a, b 및 c는 0이고, 각각의 X는 황이다.
식 (Ⅰ)의 화합물의 5가지 특정한 변형이 본 발명에 의해 고려된다. 한 변형에서, 상기 소분자 반도체는 식 (Ⅱ)의 구조를 갖는다:
Figure pat00004
식 (Ⅱ)
상기에서, R2 및 R3은 독립적으로 알킬, 치환된 알킬, 알케닐, 치환된 알케닐, 알키닐, 치환된 알키닐, 아릴, 치환된 아릴, 헤테로아릴, 치환된 헤테로아릴, 알콕시, 일킬티오, 트리알킬실릴, 케토닐, 시아노 및 할로겐으로부터 선택된다. 상기 식 (Ⅱ)의 반도체 화합물에서, R2는 2-위치에 위치하고, R3은 7-위치에 위치한다. 따라서, 상기 식 (Ⅱ)의 화합물은 2,7-이치환된-BTBT로 나타낼 수 있다. 식 (Ⅰ)과 관련하여, 상기 식 (Ⅱ)의 화합물은 a, b 및 c가 0일 때 얻어진다.
어떤 구현예에서, 상기 R2 및 R3은 독립적으로 알케닐, 치환된 알케닐, 알키닐, 치환된 알키닐, 아릴, 치환된 아릴, 헤테로아릴, 치환된 헤테로아릴, 알콕시, 알킬티오, 트리알킬실릴, 케토닐, 시아노 및 할로겐으로부터 선택된다. 어떤 다른 구현예에서, R2 및 R3은 독립적으로 알킬 및 치환된 알킬로부터 선택되며, 상기 소분자 반도체는 특정한 폴리머 결합제와 결합하여 높은 전계-효과 유동성을 달성한다. 상기 폴리머 결합제는 본 발명에서 추가로 설명될 것이다. 상기 알킬기는 약 4 내지 약 16개 탄소 원자를 포함하는 약 4 내지 약 30개의 탄소 원자를 함유할 수 있다. 예시적인 알킬기는 부틸, 펜틸, 헥실, 헵틸, 옥틸, 데실, 도데실, 트리데실, 헥사데실 등을 포함한다. 어떤 구현예에서, 상기 알킬기는 홀수의 탄소 원자를 갖는다; 다른 구현예에서, 상기 알킬기는 짝수의 탄소 원자를 갖는다. 특정 구현예에서, R2와 R3은 동일하다.
다른 변형에서, 상기 소분자 반도체는 식 (Ⅲ)의 구조를 갖는다:
Figure pat00005
식 (Ⅲ)
상기에서, R8 및 R9는 독립적으로 알킬 또는 치환된 알킬이고; 및 각각의 Ar은 독립적으로 아릴렌 또는 헤테로아릴렌기이다. 다시 식 (Ⅰ)과 관련하여, 상기 식 (Ⅲ)의 화합물은 a, b 및 c가 0이고, m 및 n이 1이며, 각각의 R1이 알케닐 또는 치환된 알케닐일 때 얻어진다. 상기 알킬기는 약 4 내지 약 18개의 탄소 원자를 포함하는 1 내지 약 30개의 탄소 원자를 함유할 수 있다.
"아릴렌"이란 용어는 2개의 상이한 원자를 갖고 단일결합을 형성할 수 있는 전적으로 탄소 원자 및 수소 원자로 이루어진 방향족 라디칼을 나타낸다. 예시적인 아릴렌기는 페닐렌(-C6H4-)이다.
"헤테로아릴렌"이란 용어는 탄소 원자, 수소 원자 및 하나 이상의 이종 원자(heteroatom)로 이루어지고, 2개의 상이한 원자를 갖고 단일결합을 형성할 수 있는 방향족 라디칼을 나타낸다. 상기 탄소 원자 및 이종 원자는 상기 라디칼의 환형 고리 또는 백본(backbone) 내에 존재한다. 상기 이종 원자는 O, S 및 N으로부터 선택된다. 예시적인 헤테로아릴렌기는 2,5-티에닐이다.
세 번째 변형에서, 상기 소분자 반도체는 식 (Ⅳ)의 구조를 갖는다:
Figure pat00006
식 (Ⅳ)
상기에서, R4 및 R5는 독립적으로 알킬, 치환된 알킬, 알케닐, 치환된 알케닐, 알키닐, 치환된 알키닐, 아릴, 치환된 아릴, 헤테로아릴, 치환된 헤테로아릴, 알콕시, 알킬티오, 트리알킬실릴, 케토닐, 시아노 및 할로겐으로부터 선택되고; 및 j 및 k는 독립적으로 0 내지 6의 정수이다. 다시 식 (Ⅰ)과 관련하여, 상기 식 (Ⅳ)의 화합물은 a 및 b가 모두 1이고, c는 0일 때 얻어진다. 상기 R4 및 R5 측쇄는 식 (Ⅳ)의 화합물의 바깥 나프틸 부분의 임의의 탄소 원자에 위치할 수 있다.
식 (Ⅳ)의 특정 구현예에서, R4 및 R5는 독립적으로 알킬이고, j는 1이며, k는 1이다.
다음의 변형에서, 상기 소분자 반도체는 식 (Ⅴ)의 구조를 갖는다:
Figure pat00007
식 (Ⅴ)
상기에서, R6 및 R7은 독립적으로 알킬, 치환된 알킬, 알케닐, 치환된 알케닐, 알키닐, 치환된 알키닐, 아릴, 치환된 아릴, 헤테로아릴, 치환된 헤테로아릴, 알콕시, 알킬티오, 트리알킬실릴, 케토닐, 시아노 및 할로겐으로부터 선택되고; 및 p 및 q는 독립적으로 0 내지 4의 정수이다. 다시 식 (Ⅰ)과 관련하여, 상기 식 (Ⅴ)의 화합물은 a 및 b가 모두 0이고, c가 1일 때 얻어진다.
마지막 변형에서, 상기 소분자 반도체는 식 (Ⅵ)의 구조를 갖는다:
Figure pat00008
식 (Ⅵ)
상기에서, R10 및 R11은 독립적으로 알킬, 치환된 알킬, 알케닐, 치환된 알케닐, 알키닐, 치환된 알키닐, 아릴, 치환된 아릴, 헤테로아릴, 치환된 헤테로아릴, 알콕시, 알킬티오, 트리알킬실릴, 케토닐, 시아노 및 할로겐으로부터 선택되고; 및 a, b 및 c는 독립적으로 0 또는 1이다.
식 (Ⅵ)의 특정 구현예에서, R10은 할로겐 또는 시아노이고, R11은 알킬, 치환된 알킬, 알케닐, 치환된 알케닐 또는 케토닐이다. 다른 구현예에서, R11은 할로겐 또는 시아노이고, R10은 알킬, 치환된 알킬, 알케닐, 치환된 알케닐 또는 케토닐이다.
또한, 식 (Ⅰ)의 소분자 반도체에 대한 다른 특정 변형은 본 발명에서 식 (1) 내지 식 (50)으로 나타나 있다:
Figure pat00009
식 (1)
Figure pat00010
식 (2)
Figure pat00011
식 (3)
Figure pat00012
식 (4)
Figure pat00013
식 (5)
Figure pat00014
식 (6)
Figure pat00015
식 (7)
Figure pat00016
식 (8)
Figure pat00017
식 (9)
Figure pat00018
식 (10)
Figure pat00019
식 (11)
Figure pat00020
식 (12)
Figure pat00021
식 (13)
Figure pat00022
식 (14)
Figure pat00023
식 (15)
Figure pat00024
식 (16)
Figure pat00025
식 (17)
Figure pat00026
식 (18)
Figure pat00027
식 (19)
식 (20)
Figure pat00029
식 (21)
Figure pat00030
식 (22)
Figure pat00031
식 (23)
Figure pat00032
식 (24)
Figure pat00033
식 (25)
Figure pat00034
식 (26)
Figure pat00035
식 (27)
Figure pat00036
식 (28)
Figure pat00037
식 (29)
Figure pat00038
식 (30)
Figure pat00039
식 (31)
Figure pat00040
식 (32)
Figure pat00041
식 (33)
Figure pat00042
식 (34)
Figure pat00043
식 (35)
Figure pat00044
식 (36)
Figure pat00045
식 (37)
Figure pat00046
식 (38)
Figure pat00047
식 (39)
Figure pat00048
식 (40)
Figure pat00049
식 (41)
Figure pat00050
식 (42)
Figure pat00051
식 (43)
Figure pat00052
식 (44)
Figure pat00053
식 (45)
Figure pat00054
식 (46)
Figure pat00055
식 (47)
Figure pat00056
식 (48)
Figure pat00057
식 (49)
Figure pat00058
식 (50)
상기에서, 각각의 R'은 독립적으로 약 4 내지 약 16개 탄소 원자를 포함하는 약 4 내지 약 20개 탄소 원자를 함유하는 알킬 또는 치환된 알킬이다.
식 (2), (3), (7), (8), (9), (13), (14), (15), (20), (21) 및 (43) 내지 (50)의 반도체 화합물은 또한 식 (Ⅱ)의 예시적인 화합물이다.
식 (2), (3), (13), (14), (15), (20) 및 (21)의 반도체 화합물은 또한 식 (Ⅲ)의 예시적인 화합물이다.
식 (22), (23), (24), (25), (26), (27), (28), (29), (30), (31), (34) 및 (35)의 반도체 화합물은 또한 식 (Ⅳ)의 예시적인 화합물이다.
식 (36), (37), (38), (39) 및 (40)의 반도체 화합물은 또한 식 (Ⅴ)의 예시적인 화합물이다.
식 (4), (5), (10), (11), (12), (18), (19), (24), (25), (26), (27), (37), (38), (39), (41) 및 (42)의 반도체 화합물은 또한 식 (Ⅵ)의 예시적인 화합물이다.
본 기술분야에 알려진 다양한 방법이 본 발명에 개시된 소분자 반도체를 제조하기 위해 사용될 수 있다. 예를 들면, 식 (Ⅱ)의 소분자 반도체의 제조 방법은 2,7-디할로-BTBT(A)와 알킨을 반응시켜 2,7-디알킨-1-일-BTBT(1)를 형성하는 단계를 포함한다. 상기 처음 반응은 아래에 예시되어 있다:
Figure pat00059
상기에서, X는 할로겐이고, Ra는 알킬이며, Ph(PPh3)2Cl2는 비스(트리페닐포스핀) 팔라듐(Ⅱ) 클로라이드이고, CuI는 요오드화구리이며, iPr2NH는 디이소프로필아민이다. 본 발명에 개시된 바와 같이, 상기 2개의 Ra 기는 동일하다. 그러나, 상기 2개의 Ra 기는 상이할 수도 있으며, 예를 들면 X 기 중 하나에 블로킹기/보호기를 사용하여 제1 알킨과의 첫 번째 반응으로 보호되지 않은 X 기의 변환을 수행하여 상기 블로킹기/보호기를 제거한 후, 이어서 두 번째 상이한 알킨과의 두 번째 반응을 수행할 수 있다.
다음으로, 상기 2,7-디알킨-1-일-BTBT(1)은 아래에 묘사된 것과 같은 2,7-디알킬-[1]벤조티에노[3,2-b]벤조티오펜(1a)으로 환원될 수 있다:
Figure pat00060
상기에서, Pd/C는 탄소 촉매 상의 팔라듐이고, THF는 테트라히드로푸란이다. 다른 가능한 Ra 치환체에 대해 유사한 반응이 수행될 수 있다.
또한, 화합물(1a)의 제조 방법은 삼염화알루미늄의 존재 하에 [1]벤조티에노[3,2-b]-벤조티오펜 코어(B)와 치환된 산염화물을 반응시켜 2,7-디케토닐 BTBT(2)를 형성하는 단계를 포함한다.
Figure pat00061
다음으로, 상기 디케토닐 BTBT(2)는 디에틸렌 글리콜 내의 수산화칼륨의 존재 하에 히드라진을 이용한 개질된(modified) 울프-키쉬너(Wolff-Kishner) 환원을 이용하여 탈산소화된다. 이것은 2,7-디알킬-[1]벤조티에노[3,2-b]벤조티오펜(1b)을 형성한다.
Figure pat00062
상기 2-단계 방법은 짧은 Rb 치환체(C2-C8)에 대해 특히 효과적이다.
상기 소분자 반도체는 그 자체로 빈약한 필름-형성 특성을 가지며, 이것은 그 결정형 또는 액정형 본성으로부터 기인한다. 따라서, 상기 반도체 조성물은 또한 폴리머 결합제를 포함하며, 이것은 균일한 필름이 달성되도록 하여 장치 성능을 현저하게 개선한다. 상기 폴리머 결합제는 그 내부에 상기 소분자 반도체가 분산되는 매트릭스를 형성하는 것으로 간주될 수 있다.
임의의 적합한 폴리머가 상기 반도체 조성물용 폴리머 결합제로 사용될 수 있다. 어떤 구현예에서, 상기 폴리머는 비결정형 폴리머이다. 상기 비결정형 폴리머는 상기 소분자 반도체의 녹는점 이하의 유리 전이 온도를 가질 수 있다. 다른 구현예에서, 상기 비결정형 폴리머는 상기 소분자 반도체의 녹는점 이상의 유리 전이 온도를 갖는다. 구현예에서, 상기 폴리머는 실온에서 60 Hz로 측정할 때 3.0 이하를 포함하는 4.5 이하, 바람직하게는 3.5 이하의 유전율(dielectric constant)을 갖는다. 구현예에서, 상기 폴리머는 C, H, F, Cl 또는 N 원자만을 함유하는 폴리머로부터 선택된다. 어떤 구현예에서, 상기 폴리머는 임의의 극성기가 없는 탄화수소 폴리머 또는 탄화불소(fluorocarbon) 폴리머와 같은 저극성 폴리머이다. 예를 들면, 폴리스티렌은 비결정형 폴리머이며, 약 2.6의 유전율을 갖는다. 다른 저극성 폴리머의 리스트는 다음을 포함하지만 이에 한정되는 것은 아니다: 플루오로폴리아릴에테르, 폴리(p-자일릴렌), 폴리(비닐 톨루엔), 폴리(α-메틸 스티렌), 폴리(a-비닐나프탈렌), 폴리에틸렌, 폴리프로필렌, 폴리이소프렌, 폴리(테트라플루오로에틸렌), 폴리(클로로트리플루오로에틸렌), 폴리(2-메틸-1,3-부타디엔), 폴리(시클로헥실 메타크릴레이트), 폴리(클로로스티렌), 폴리(4-메틸 스티렌), 폴리(비닐 시클로헥산), 폴리페닐렌, 폴리-p-페닐비닐리덴, 폴리(아릴렌 에테르), 폴리이소부틸렌, 폴리(2,6-디메틸-1,4-페닐렌 에테르), 폴리[1,1-(2-메틸 프로판) 비스-(4-페닐) 카보네이트], 폴리(a-a-a'-a'-테트라플루오로-p-자일릴렌), 플루오르화 폴리이미드, 폴리(에틸렌/테트라플루오로에틸렌), 폴리(에틸렌/클로로트리플루오로에틸렌), 플루오르화 에틸렌/프로필렌 코폴리머, 폴리(스티렌-co-a-메틸 스티렌), 폴리(스티렌/부타디엔), 폴리(스티렌/2,4-디메틸스티렌), CYTOP, 폴리(프로필렌-co-1-부텐), 폴리(스티렌-co-비닐 톨루엔), 폴리(스티렌-블록-부타디엔-블록-스티렌), 폴리(스티렌-블록-이소프렌-블록-스티렌), 테르펜 수지, 폴리(N-비닐카르바졸), 폴리카르바졸, 폴리트리아릴아민 등.
상기 반도체 조성물에 의해 형성된 반도체층의 유동성은 소분자 반도체와 특정 폴리머의 조합에 의해 영향을 받을 수 있음이 발견되었다. 상기 식 (Ⅰ)의 화합물은 많은 상이한 폴리머와 조합될 수 있다. 어떤 특정한 구현예에서, 상기 폴리머 결합제는 스티렌계 폴리머이다.
스티렌계 폴리머는 식 (a)의 스티렌 모노머로부터 유래되는 반복 단위를 함유한다:
Figure pat00063
식 (a)
상기에서, Rg, Rh, Rj 및 Rk는 독립적으로 수소, 할로겐 및 C1-C20 알킬로부터 부터 선택되고; 및 n은 0 내지 5의 정수이다. 상기 스티렌 모노머는 스티렌(Rg, Rh 및 Rj는 모두 수소이고, n=0), 알파-메틸 스티렌(Rg는 메틸이고, Rh 및 Rj는 수소이며, n=0), 또는 4-메틸 스티렌(Rg, Rh 및 Rj는 모두 수소이고, n=1이며, Rk는 4-위치에서 메틸이다)일 수 있다. "스티렌계 폴리머"라는 용어는 호모폴리머 및 코폴리머 모두를 포괄하는 의도이다. "코폴리머"라는 용어는 랜덤(random), 교호(alternative) 및 블록(block) 코폴리머를 포괄하는 의도이다.
다른 특정한 구현예에서, 상기 폴리머 결합제는 아릴아민계 폴리머이다. 아릴아민계 폴리머는 식 (b), 식 (c) 또는 식 (d)의 구조를 갖는 모노머로부터 유래되는 반복 단위를 갖는다:
Figure pat00064
식 (b)
Figure pat00065
식 (c)
Figure pat00066
식 (d)
상기에서, Rm, Rn, Rp, Rq 및 Rr은 독립적으로 수소, 할로겐, C1-C20 알킬 및 아릴로부터 선택되고; p' 및 q'는 독립적으로 0 내지 5의 정수이며; 및 Rw는 C1-C20 알킬, 아릴 및 치환된 아릴로부터 선택된다. "아릴아민계" 폴리머란 용어는 폴리(N-비닐 카르바졸), 폴리카르바졸 및 트리아릴아민계 폴리머를 포괄하는 의도이다.
특정 구현예에서, 상기 스티렌계 폴리머 및 아릴아민계 폴리머는 폴리스티렌, 폴리(α-메틸 스티렌), 폴리(4-메틸 스티렌), 폴리(비닐 톨루엔), 폴리(α-메틸 스티렌-co-비닐 톨루엔), 폴리(스티렌-블록-부타디엔-블록-스티렌), 폴리(스티렌-블록-이소프렌-블록-스티렌), 테르펜 수지, 폴리(스티렌-co-2,4-디메틸스티렌), 폴리(클로로스티렌), 폴리(스티렌-co-α-메틸 스티렌), 폴리(스티렌/부타디엔), 폴리(N-비닐카르바졸), 폴리카르바졸 및 폴리트리아릴아민을 포함한다. 하나 이상의 폴리머 결합제가 상기 반도체 조성물에 사용될 수 있음을 주목해야 한다.
식 (Ⅱ)의 화합물은 전술한 폴리머 결합제, 특히 전술한 스티렌계 폴리머 또는 아릴아민계 폴리머와 조합될 때 가장 잘 기능한다.
보다 특정한 구현예에서, 상기 폴리머 결합제는 스티렌계 폴리머이다. 특정 구현예에서, 상기 스티렌계 폴리머는 약 40,000 내지 약 2,000,000의 중량 평균 분자량을 갖는다. 어떤 구현예에서, 상기 스티렌계 폴리머는 약 100,000 내지 약 1,000,000의 분자량을 갖는다. 한 바람직한 구현예에서, 상기 폴리머 결합제는 약 40,000 내지 약 2,000,000의 중량 평균 분자량을 갖는 폴리스티렌, 폴리(알파-메틸 스티렌) 또는 폴리(4-메틸 스티렌)이다.
식 (Ⅲ), (Ⅳ), (Ⅴ) 및 (Ⅵ)의 화합물은 일반적으로 임의의 폴리머 결합제와 조합될 수 있다. 예시적인 폴리머 결합제는 전술한 폴리머 결합제 및 폴리(비닐 신나메이트), 폴리실록산, 폴리피롤, 폴리아크릴레이트, 폴리메타크릴레이트, 폴리에스테르 및 그 혼합물과 같은 다른 폴리머들을 포함한다. 상기 폴리머는 약 40,000 내지 약 1,000,000을 포함하는 약 10,000 내지 약 2,000,000의 중량 평균 분자량을 가질 수 있다.
상기 식 (Ⅰ)의 소분자 반도체 대 폴리머 결합제의 중량비는 약 10:1 내지 약 1:2, 약 5:1 내지 약 2:3, 또는 약 3:2 내지 약 3:4를 포함하는 약 99:1 내지 약 1:3일 수 있다. 어떤 구현예에서, 상기 식 (Ⅰ)의 소분자 반도체 대 폴리머 결합제의 중량비는 대략 1:1이다. 상기 식 (Ⅱ)의 소분자 반도체 대 스티렌계 폴리머 결합제의 중량비는 약 3:2 내지 약 2:3인 것이 바람직하며, 약 1:1의 비에서 최적으로 작동한다.
상기 반도체 조성물은 상기 소분자 반도체와 폴리머 결합제가 용해되는 용매를 추가로 포함할 수 있다. 상기 용액에서 사용되는 예시적인 용매는 클로로벤젠, 클로로톨루엔, 디클로로벤젠, 디클로로에탄, 클로로포름, 트리클로로벤젠 등과 같은 염소화된 용매; 프로판올, 부탄올, 헥산올, 헥산디올 등과 같은 알코올 및 디올; 헥산, 헵탄, 톨루엔, 데칼린, 자일렌, 에틸 벤젠, 테트라히드로나프탈렌, 메틸 나프탈렌, 메시틸렌, 트리메틸 벤젠 등과 같은 탄화수소 또는 방향족 탄화수소; 아세톤, 메틸에틸 케톤과 같은 케톤; 에틸 아세테이트와 같은 아세테이트; 피리딘, 테트라히드로푸란 등을 포함할 수 있다.
상기 소분자 반도체 및 폴리머 결합제는 상기 반도체 조성물의 약 0.1 내지 약 10 중량%, 또는 상기 반도체 조성물의 약 0.1 내지 약 1.0 중량%를 포함하는 상기 반도체 조성물의 약 0.05 내지 약 20 중량%이다.
구현예에서, 상기 소분자 반도체와 폴리머 결합제를 포함하는 반도체 조성물은 약 2 내지 약 20 cp(centpoise)를 포함하는 약 1.5 cp 내지 약 100 cp의 점도를 가질 수 있다. 고분자량 폴리머 결합제를 사용하면 상기 반도체 조성물의 점도를 증가시킬 것이다. 그 결과, 잉크젯 프린팅 및 스핀 코팅과 같은 용액 증착 기술의 사용시 균일한 반도체층을 형성하는데 도움이 될 것이다.
바텀-게이트 TFT는 일반적으로 제조하기 간단하기 때문에 이점이 있을 수 있다. 그러나, 종래의 반도체/폴리머 복합체 시스템은 탑-게이트 장치에서만 높은 유동성을 달성하였다. 본 발명의 반도체 조성물이 이용될 때, 도 1 내지 도 3에 나타낸 것과 같은 바텀-게이트 장치에서 높은 유동성이 달성될 수 있다.
상기 반도체층은 본 기술분야에 알려진 종래의 공정을 이용하여 전자 장치 내에 형성될 수 있다. 구현예에서, 상기 반도체층은 용액 증착 기술을 이용하여 형성된다. 예시적인 용액 증착 기술은 스핀 코팅, 블레이드 코팅, 로드 코팅, 딥 코팅, 스크린 프린팅, 잉크젯 프린팅, 스탬핑, 스텐실 프린팅, 스크린 프린팅, 그라비어 프린팅, 플렉소그래피 프린팅 등을 포함한다.
증착된 후, 상기 반도체 조성물은 선택적으로 상기 반도체 조성물 내의 소분자 반도체의 녹는점보다 낮은 상승 온도에서 열처리(예를 들면, 건조 또는 어닐링)된다. 사용되는 소분자 반도체에 따라 상기 열처리 온도는 달라질 수 있다. 예를 들면, 상기 열처리는 200℃ 이하, 150℃ 이하, 또는 100℃ 이하의 온도에서 수행될 수 있다. 일반적으로, 상기 반도체층은 상기 소분자 반도체의 녹는점 이상의 온도에서 열처리 공정을 하지는 않을 것이다. 어떤 구현예, 특히 식 (Ⅰ)의 소분자 반도체를 사용하는 구현예에서, 상기 반도체 조성물로부터 반도체층을 제조하는 동안에 어닐링 단계가 없다. 상기 소분자 반도체의 녹는점보다 높은 온도에서의 어닐링은 상기 소분자 반도체와 폴리머 결합제의 현저한 상 분리를 초래할 뿐만 아니라 상기 소분자 반도체의 평균 결정 크기를 증가시킬 것이다. 그 결과, 상기 전자 장치는 빈약한 전자 성능을 보여줄 것이다.
도 1 내지 도 4에 나타낸 상기 바텀-게이트 및 탑-게이트 구현예에서, 상기 배향층은 상기 반도체층에 앞서 적층된다. 상기 배향 처리는 상기 소스 전극, 드레인 전극 및 반도체층이 증착되기 전에 상기 배향층의 표면에서 수행될 수 있다. 도 4의 상기 탑-게이트 구현예에서, 상기 게이트 유전체층 및 게이트 전극은 상기 반도체층 위에 순차적으로 증착된다.
어떤 구현예에서, 상기 소분자 반도체는 상승 온도에서 액정형 물질이거나, 달리 말하면 상기 반도체는 액정형 화합물이다(예컨대, 적어도 네마틱(nematic) 또는 스멕틱(smectic) 상과 같은 액정형 상을 보여준다). 어닐링은 배향층에 대한 소분자 반도체의 거시적 배향을 달성하는 것을 도와줄 것이다. 구현예에서, 상기 어닐링은 상기 소분자 반도체의 액정 상(liquid crystal phase)-등방성 상(isotropic phase) 전이 온도 이하의 온도에서 수행된다. 어떤 구현예에서, 어닐링은 상기 소분자 반도체의 결정-액정 상 전이 온도 이상의 온도에서 수행된다. 다른 구현예에서, 어닐링은 상기 결정-액정 상 전이 온도 이하의 온도에서 수행된다.
특정 구현예에서, 상기 소분자 반도체는 특히 실온에서 결정형이며, 반도체층 내에서 100 ㎚ 이하의 평균 결정 크기를 갖는다. 특정 구현예에서, 상기 평균 결정 크기는 50 ㎚ 이하이다. 보다 특정한 구현예에서, 상기 평균 결정 크기는 35 ㎚ 이하이다. 상기 결정형 소분자 반도체는 일반적으로 5 ㎚ 이상의 결정 크기를 갖는다. 상기 평균 결정 크기는 X-선 회절, 투과 전자현미경(TEM), 주사 전자현미경(SEM), 원자힘 현미경(AFM) 등과 같은 방법을 이용하여 측정될 수 있다. 상기 평균 결정 크기의 측정은 구체 부피의 직경으로 표현된다. 그러나, 이것은 상기 소분자 반도체의 결정이 특정한 형태 또는 모양을 가질 것을 필요로 하는 것으로 이해되어서는 안된다.
상기 반도체 조성물을 이용하여 형성된 반도체층은 약 20 내지 약 100 ㎚ 깊이를 포함하는 약 5 ㎚ 내지 약 1,000 ㎚의 깊이일 수 있다. 도 1에 나타낸 것과 같은 형상과 같은 어떤 형상에서, 상기 반도체층은 상기 소스 및 드레인 전극을 완전히 덮는다.
TFT의 성능은 유동성에 의해 측정될 수 있다. 상기 유동성은 ㎠/V·초의 단위로 측정된다; 유동성이 높은 것이 바람직하다. 본 발명의 배향층 및 반도체층을 포함하는 결과물인 TFT는 적어도 0.9 ㎠/V·초, 또는 적어도 1.0 ㎠/V·초를 포함하는 적어도 0.8 ㎠/V·초의 전계 효과 유동성을 가질 수 있다. 본 발명의 TFT는 적어도 106을 포함하는 적어도 105의 전류 온/오프 비를 가질 수 있다.
또한, 상기 박막 트랜지스터는 일반적으로 상기 배향층 및 반도체층에 더하여 기판, 선택적으로는 게이트 전극, 소스 전극, 드레인 전극 및 유전체층을 포함한다.
상기 기판은 규소, 유리 플레이트, 플라스틱 필름 또는 시트를 포함하는 물질로 이루어질 수 있으나 이에 한정되는 것은 아니다. 구조적으로 유연한 장치의 경우, 예를 들면 폴리에스테르, 폴리카보네이트, 폴리이미드 시트 등과 같은 플라스틱 기판이 바람직할 수 있다. 상기 기판의 두께는 약 10 ㎛ 내지 10 ㎜ 이상, 예시적인 두께는 특히 유연한 플라스틱 기판의 경우 약 50 내지 약 100 ㎛, 유리 또는 규소와 같은 단단한 기판의 경우 약 0.5 내지 약 10 ㎜일 수 있다.
상기 유전체층은 일반적으로 무기 물질 필름, 유기 폴리머 필름 또는 유기-무기 복합체 필름일 수 있다. 상기 유전체층으로 적합한 무기 물질의 예는 산화규소, 질화규소, 산화알루미늄, 바륨 티타네이트, 바륨 지르코늄 티타네이트 등을 포함한다. 적합한 유기 폴리머의 예는 폴리에스테르, 폴리카보네이트, 폴리(비닐 페놀), 폴리이미드, 폴리스티렌, 폴리메타크릴레이트, 폴리아크릴레이트, 에폭시 수지 등을 포함한다. 상기 유전체층의 두께는 사용된 물질의 유전율에 의존하며, 예를 들면, 약 10 ㎚ 내지 약 500 ㎚일 수 있다. 상기 유전체층은, 예를 들면, 약 10-12 시멘스/센티미터(S/㎝) 이하의 전도도를 가질 수 있다. 상기 유전체층은 상기 게이트 전극의 형성에서 개시된 방법을 포함하는 본 기술분야에 알려진 종래 방법을 이용하여 형성된다.
상기 게이트 전극은 전기적으로 전도성인 물질로 이루어진다. 이것은 얇은 금속 필름, 전도성 폴리머 필름, 전도성 잉크 또는 페이스트로부터 제조된 전도성 필름, 또는 상기 기판 자체, 예를 들면 깊게 도핑된 규소일 수 있다. 게이트 전극 물질의 예는 알루미늄, 금, 은, 크롬, 인듐 주석 옥사이드, 폴리스티렌 설포네이트-도핑된 폴리(3,4-에틸렌디옥시티오펜)(PSS-PEDOT)과 같은 전도성 폴리머 및 카본 블랙/흑연을 포함하는 전도성 잉크/페이스트를 포함하지만 이에 한정되는 것은 아니다. 상기 게이트 전극은 진공 증발, 금속 또는 전도성 금속 산화물의 스퍼터링, 종래 리소그래피 및 에칭, 화학 기상 증착, 스핀 코팅, 캐스팅 또는 인쇄, 또는 다른 증착 방법에 의해 제조될 수 있다. 상기 게이트 전극의 두께는, 예를 들면, 금속 필름의 경우에는 약 10 내지 약 200 ㎚, 전도성 폴리머의 경우에는 약 1 내지 약 10 ㎛ 범위이다. 소스 및 드레인 전극으로 사용하기에 적합한 전형적인 물질은 알루미늄, 금, 은, 크롬, 아연, 인듐, 아연-갈륨 옥사이드와 같은 전도성 금속 옥사이드, 인듐 주석 옥사이드, 인듐-안티몬 옥사이드, 전도성 폴리머 및 전도성 잉크와 같은 게이트 전극 물질들을 포함한다. 소스 및 드레인 전극의 전형적인 두께는, 예를 들면, 약 100 내지 약 400 ㎚의 보다 구체적인 두께를 포함하는 약 40 ㎚ 내지 약 1 ㎛이다.
소스 및 드레인 전극으로 사용되기에 적합한 전형적인 물질은 금, 은, 니켈, 알루미늄, 백금, 전도성 폴리머 및 전도성 잉크와 같은 게이트 전극 물질을 포함한다. 특정 구현예에서, 상기 전극 물질은 상기 반도체에 대한 낮은 접촉 저항을 제공한다. 전형적인 두께는 예를 들면 약 40 ㎚ 내지 약 1 ㎛이고, 보다 구체적인 두께는 약 100 내지 약 400 ㎚이다. 본 발명의 OTFT 장치는 반도체 채널을 함유한다. 상기 반도체 채널의 폭은, 예를 들면 약 5 ㎛ 내지 약 5 ㎜이고, 구체적인 채널 폭는 약 100 ㎛ 내지 약 1 ㎜일 수 있다. 상기 반도체 채널의 길이는, 예를 들면 약 1 ㎛ 내지 약 1 ㎜이고, 보다 구체적인 채널 길이는 약 5 ㎛ 내지 약 100 ㎛일 수 있다.
상기 소스 전극은 접지되며, 예를 들면 약 +10 볼트 내지 약 -80 볼트의 전압이 상기 게이트 전극이 적용될 때, 예를 들면 약 0 볼트 내지 약 80 볼트의 바이아스 전압이 상기 드레인 전극에 적용되어 상기 반도체 채널을 가로질러 운반되는 전하 캐리어를 수집한다. 상기 전극은 본 기술분야에 알려진 종래의 공정을 이용하여 형성 및 증착될 수 있다.
필요시, 배리어층이 상기 TFT의 맨 위에 증착되어, 빛, 산소 및 습기 등과 같이 그 전기 특성을 저하시킬 수 있는 환경 조건으로부터 이를 보호할 수도 있다. 이러한 배리어층은 본 기술분야에 알려져 있으며, 단순히 폴리머로 이루어질 수 있다.
상기 OTFT의 다양한 성분들은 임의의 순서로 상기 기판에 증착될 수 있다. 그러나, 일반적으로 상기 게이트 전극 및 반도체층은 모두 상기 게이트 유전체층과 접촉해야 한다. 아울러, 상기 소스 및 드레인 전극은 모두 상기 반도체층과 접촉해야 한다. "임의의 순서로"라는 표현은 순차적 및 동시 형성을 포함한다. 예를 들면, 상기 소스 전극 및 드레인 전극은 동시에 또는 순차적으로 형성될 수 있다. 상기 기판의 "위" 또는 "그 위"라는 용어는 그 맨 위의 층 및 부품들에 대한 바닥 또는 지지체인 기판과 관련한 다양한 층 및 부품들을 나타낸다. 달리 말하면, 모든 부품들은 이들 모두가 상기 기판과 직접적으로 접촉하고 있지 않더라도 상기 기판 위에 있다. 예를 들면, 상기 유전체층과 반도체층은, 한 층이 다른 층보다 기판에 더 가까울지라도, 모두 상기 기판 위에 있다. 결과물인 TFT는 양호한 유동성과 양호한 전류 온/오프 비를 갖는다.
도 1은 본 발명에 따른 TFT의 제1 구현예의 도해(diagram)이다.
도 2는 본 발명에 따른 TFT의 제2 구현예의 도해이다.
도 3은 본 발명에 따른 TFT의 제3 구현예의 도해이다.
도 4는 본 발명에 따른 TFT의 제4 구현예의 도해이다.
도 5는 배향층의 어떤 측면을 보여주는 투시도이다.
도 6은 본 발명에 따른 TFT의 제5 구현예를 보여주는 도해이다.
하기 실시예는 본 발명을 추가로 설명하기 위한 목적이다. 하기 실시예는 단지 예시적인 것이며, 본 발명에 따라 만들어진 장치를 본 발명에 개시된 물질, 조건 또는 공정 파라미터로 한정할 의도는 아니다. 달리 나타내지 않는 한, 모든 부는 부피%이다.
비교예 1
n-도핑된 규소 웨이퍼를 기판으로 제공하였다. 산화규소 유전체층을 상기 웨이퍼 위에 열적으로 성장시켰다. 상기 유전체층을 200 ㎚의 두께로 성장시켰다. 상기 유전체층의 표면을 헥사메틸디실라잔(HMDS)을 이용하여 개질시켰다. 상기 HMDS 층은 약 0.3 ㎚의 두께였다.
15 ㎎의 폴리스티렌과 15 ㎎의 2,7-디트리데실[1]벤조티에노[3,2-b]벤조티오펜을 2 g의 클로로벤젠 용매 내에 용해시켜 반도체 용액을 형성하였다. 상기 반도체 용액을 상기 개질된 기판 위에 스핀 코팅하여 균일한 필름을 형성하였다. 상기 필름을 70-80℃에서 30분 동안 건조시켜 반도체층을 형성하였다. 금 소스 및 드레인 전극을 상기 반도체층의 맨 위에 진공 증발시켜 장치를 완성하였다. 몇 개의 장치를 제조하였다.
비교예 2
비교예 1에 개시된 바와 같이 장치를 형성하였다. 그러나, 상기 유전체층의 표면은 대신에 옥틸트리클로로실란(OTS-8)을 이용하여 개질시켰다. 상기 OTS-8 층은 약 0.7 ㎚의 두께였다.
비교예의 테스트
상기 2가지 비교예에서 형성된 트랜지스터를 주위 조건에서 KEITHLEY? 4200 반도체 특성분석 시스템을 이용하여 특성분석하였다. 적어도 10개의 장치를 평가하였다. 가장 높은 유동성은 0.77 ㎠/V·s로 측정되었다. 상기 장치의 평균 유동성은 비교예 1의 장치(HMDS-개질됨)의 경우 약 0.48 ㎠/V·s, 비교예 2의 장치(OTS-8 개질됨)의 경우 약 0.53 ㎠/V·s 였다.
실시예 1
n-도핑된 규소 웨이퍼를 기판으로 제공하였다. 산화규소 유전체층을 상기 웨이퍼 위에 열적으로 성장시켰다. 상기 유전체층을 200 ㎚의 두께로 성장시켰다. 상기 유전체층의 표면을 OTS-8을 이용하여 개질시켰다. 상기 OTS-8 층은 약 0.7 ㎚의 두께였다. 이후, 상기 OTS-8 층을 문지름 장치 내에서 벨벳 천을 이용하여 한 방향으로 1,000 rpm으로 부드럽게 문질렀다.
15 ㎎의 폴리스티렌과 15 ㎎의 2,7-디트리데실[1]벤조티에노[3,2-b]벤조티오펜을 2 g의 클로로벤젠 용매 내에 용해시켜 반도체 용액을 형성하였다. 상기 반도체 용액을 상기 개질된 기판 위에 스핀 코팅하여 균일한 필름을 형성하였다. 상기 필름을 70-80℃에서 30분 동안 건조시켜 반도체층을 형성하였다.
금 소스 및 드레인 전극을 상기 반도체층의 맨 위에 진공 증발시켜 채널 길이가 문지름 방향을 따르도록 하였다. 몇 개의 장치를 제조하였다.
상기 트랜지스터를 주위 조건에서 KEITHLEY? 4200 반도체 특성분석 시스템을 이용하여 특성분석하였다. 적어도 10개의 장치를 평가하였다. 가장 높은 유동성은 1.5 ㎠/V·s로 측정되었다. 상기 장치의 평균 유동성은 약 0.9 ㎠/V·s 였다. 상기 비교예들과 대조적으로, 평균 유동성은 약 2배 향상되었으며, 이는 가장 높은 유동성의 경우도 마찬가지였다.

Claims (3)

  1. 소분자 반도체와 폴리머 결합제를 포함하는 반도체층; 및
    상기 반도체층과 접촉하는 배향층을 포함하는 전자 장치.
  2. 게이트 전극, 소스 전극 및 드레인 전극;
    게이트 유전체층;
    소분자 반도체와 폴리머 결합제를 포함하는 반도체층; 및
    상기 반도체층과 접촉하는 배향층을 포함하며,
    상기 소스 전극과 드레인 전극은 트랜지스터 채널을 정의하고,
    상기 소분자 반도체는 상기 트랜지스터 채널의 방향을 따라 배향되는 박막 트랜지스터.
  3. 기판 위에 배향층을 증착하는 단계;
    상기 배향층을 트랜지스터 채널 방향으로 배향하는 단계;
    상기 배향층 위에 반도체층을 증착하는 단계; 및
    소스 전극과 드레인 전극을 증착하는 단계를 포함하며,
    상기 소스 전극과 드레인 전극은 트랜지스터 채널을 정의하는 박막 트랜지스터의 형성 방법.
KR1020120061698A 2011-06-13 2012-06-08 전자 장치 KR102079292B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/158,584 US8963131B2 (en) 2011-06-13 2011-06-13 Electronic device
US13/158,584 2011-06-13

Publications (2)

Publication Number Publication Date
KR20130000323A true KR20130000323A (ko) 2013-01-02
KR102079292B1 KR102079292B1 (ko) 2020-02-19

Family

ID=47220711

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120061698A KR102079292B1 (ko) 2011-06-13 2012-06-08 전자 장치

Country Status (4)

Country Link
US (2) US8963131B2 (ko)
JP (1) JP6156831B2 (ko)
KR (1) KR102079292B1 (ko)
DE (1) DE102012208544B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230061833A (ko) 2021-10-29 2023-05-09 신비앤텍 주식회사 커버 글래스 레이저 가공장치 및 그 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8945425B2 (en) * 2011-04-18 2015-02-03 Samsung Electronics Co., Ltd. Semiconductor composition
US10381583B2 (en) * 2013-12-05 2019-08-13 Xerox Corporation Electronic device
JP6433488B2 (ja) * 2014-04-25 2018-12-05 日本化薬株式会社 撮像素子用光電変換素子用材料及びそれを含む光電変換素子
CN104637823B (zh) * 2015-02-06 2019-07-16 京东方科技集团股份有限公司 薄膜晶体管的制备方法及薄膜晶体管、阵列基板
JP6427473B2 (ja) * 2015-09-08 2018-11-21 富士フイルム株式会社 有機半導体膜形成用組成物、有機半導体膜およびその製造方法、並びに有機半導体素子
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080277648A1 (en) * 2003-10-30 2008-11-13 Naohide Wakita Conductive Thin Film and Thin Film Transistor
JP2009283786A (ja) * 2008-05-23 2009-12-03 Hiroshima Univ 有機半導体組成物
JP2009289783A (ja) * 2008-05-27 2009-12-10 Toray Ind Inc 有機半導体積層膜および有機電界効果型トランジスタ
JP2010258214A (ja) * 2009-04-24 2010-11-11 Ushio Chemix Kk バンドギャップが広いことを特徴とする有機半導体化合物
US20110008929A1 (en) * 1999-06-21 2011-01-13 Cambridge University Technical Services Limited Aligned polymers for an organic tft

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221367A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法
EP1783781A3 (en) * 2003-11-28 2007-10-03 Merck Patent GmbH Organic semiconducting layer formulations comprising polyacenes and organic binder polymers
JP4349307B2 (ja) * 2005-03-16 2009-10-21 セイコーエプソン株式会社 有機半導体装置の製造方法、有機半導体装置、電子デバイスおよび電子機器
US7378135B2 (en) 2005-03-29 2008-05-27 Chisso Corporation Polymerizable liquid crystal composition and optically anisotropic thin film
JP5148211B2 (ja) * 2007-08-30 2013-02-20 出光興産株式会社 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
JP5342852B2 (ja) * 2007-11-30 2013-11-13 国立大学法人大阪大学 共役系化合物、並びにこれを用いた有機薄膜及び有機薄膜素子
CN101926017B (zh) * 2007-12-17 2013-09-25 3M创新有限公司 基于蒽的可溶液加工的有机半导体
JP5452475B2 (ja) * 2008-04-10 2014-03-26 出光興産株式会社 有機薄膜トランジスタ用化合物及びそれを用いた有機薄膜トランジスタ
KR20110081989A (ko) * 2008-09-19 2011-07-15 후지필름 가부시키가이샤 표면 처리용 마스크 및 그 제조 방법, 표면 처리 방법, 그리고 입자 함유 필름 및 그 제조 방법
JP5660653B2 (ja) * 2009-03-25 2015-01-28 株式会社ショーワ 油圧緩衝器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110008929A1 (en) * 1999-06-21 2011-01-13 Cambridge University Technical Services Limited Aligned polymers for an organic tft
US20080277648A1 (en) * 2003-10-30 2008-11-13 Naohide Wakita Conductive Thin Film and Thin Film Transistor
JP2009283786A (ja) * 2008-05-23 2009-12-03 Hiroshima Univ 有機半導体組成物
JP2009289783A (ja) * 2008-05-27 2009-12-10 Toray Ind Inc 有機半導体積層膜および有機電界効果型トランジスタ
JP2010258214A (ja) * 2009-04-24 2010-11-11 Ushio Chemix Kk バンドギャップが広いことを特徴とする有機半導体化合物

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230061833A (ko) 2021-10-29 2023-05-09 신비앤텍 주식회사 커버 글래스 레이저 가공장치 및 그 방법

Also Published As

Publication number Publication date
US20120313081A1 (en) 2012-12-13
US9203038B2 (en) 2015-12-01
DE102012208544B4 (de) 2022-10-27
US20150053961A1 (en) 2015-02-26
JP6156831B2 (ja) 2017-07-05
DE102012208544A1 (de) 2012-12-13
US8963131B2 (en) 2015-02-24
KR102079292B1 (ko) 2020-02-19
JP2013004965A (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
KR102079292B1 (ko) 전자 장치
CN105102462B (zh) 含有氧族元素的有机化合物、其制造方法以及用途
US8372312B1 (en) Non-symmetrical dibenzodithienothiophene compounds
JP6310173B2 (ja) 半導体組成物
US8178873B2 (en) Solution processable organic semiconductors
US9680112B2 (en) Semiconductor composition
KR101934455B1 (ko) 반도체 화합물
JP2015199716A (ja) 多環縮環化合物、有機半導体材料、有機半導体デバイス及び有機トランジスタ
KR102025390B1 (ko) 반도체 화합물
KR101910680B1 (ko) 유기 트랜지스터의 제조 방법, 유기 트랜지스터, 반도체 장치의 제조 방법, 반도체 장치 및 전자 기기
KR101831858B1 (ko) 반도체 조성물
TWI844726B (zh) 稠合多環芳香族化合物
JP7317301B2 (ja) 有機半導体化合物及びその用途
KR20100021973A (ko) 반도체성 폴리머
JP2007250710A (ja) 有機薄膜トランジスタ
KR20100021974A (ko) 반도체성 폴리머를 포함하는 전자 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant