KR20120130864A - 패키지 테스트 보드 - Google Patents

패키지 테스트 보드 Download PDF

Info

Publication number
KR20120130864A
KR20120130864A KR1020110048888A KR20110048888A KR20120130864A KR 20120130864 A KR20120130864 A KR 20120130864A KR 1020110048888 A KR1020110048888 A KR 1020110048888A KR 20110048888 A KR20110048888 A KR 20110048888A KR 20120130864 A KR20120130864 A KR 20120130864A
Authority
KR
South Korea
Prior art keywords
package
package mounting
port
light emitting
connection
Prior art date
Application number
KR1020110048888A
Other languages
English (en)
Inventor
최정현
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110048888A priority Critical patent/KR20120130864A/ko
Publication of KR20120130864A publication Critical patent/KR20120130864A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Nonlinear Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

실시 예는 회로 기판, 발광 소자 패키지들을 실장하기 위하여 상기 회로 기판 상에 마련되고, 실장되는 발광 소자 패키지들을 직렬로 연결하는 패키지 실장부들, 상기 패키지 실장부들 중 어느 하나에 연결되는 제1 포트, 상기 패키지 실장부들 중 다른 어느 하나에 연결되는 제2 포트, 및 상기 패키지 실장부들 각각에 상응하여 상기 회로 기판에 마련되는 보조 연결부들을 포함하며, 상기 보조 연결부들 각각은 상기 상응하는 패키지 실장부 일단에 연결되는 제1 연결부, 및 상기 상응하는 패키지 실장부의 다른 일단에 연결되고 상기 제1 연결부와 전기적으로 분리되는 제2 연결부를 포함한다.

Description

패키지 테스트 보드{Package test board}
실시예는 발광 소자 패키지의 신뢰도를 검증하는 테스트 장치에 관한 것이다.
발광 칩(예컨대, LED chip)은 전기 에너지를 빛으로 변환시키는 고체 소자의 일종으로서, 일반적으로 2개의 상반된 도핑층 사이에 개재된 반도체 재료의 활성층을 포함한다. 2개의 도핑층 양단에 바이어스가 인가되면, 정공과 전자가 활성층으로 주입된 후 활성층에서 재결합되어 빛이 발생되고, 활성층에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 발광 칩 밖으로 방출되게 된다.
발광 소자 패키지는 발광 칩이 패키징된 소자로서, 조명 장치, 촬상 장치의 플래시, 또는 디스플레이 장치의 백라이트 유닛 등으로 사용될 수 있다. 일반적으로 발광 소자 패키지는 리드 프레임(lead frame)과 같은 플레이트에 발광 칩을 안착시키고, 이를 광투과성 몰드재로 덮는 구조를 취하고 있다. 이와 같은 발광 소자 패키지는 신뢰성 검증을 위하여 완제품 패키지가 제작된 후 최종 출하 직전에 테스트를 한다.
실시예는 다량의 발광 소자 패키지들에 대하여 용이하게 신뢰도 시험할 수 있는 패키지 테스트 보드를 제공한다.
실시예에 따른 패키지 테스트 보드는 회로 기판, 발광 소자 패키지들을 실장하기 위하여 상기 회로 기판 상에 마련되고, 실장되는 발광 소자 패키지들을 직렬로 연결하는 패키지 실장부들, 상기 패키지 실장부들 중 어느 하나에 연결되는 제1 포트, 상기 패키지 실장부들 중 다른 어느 하나에 연결되는 제2 포트, 및 상기 패키지 실장부들 각각에 상응하여 상기 회로 기판에 마련되는 보조 연결부들을 포함하며, 상기 보조 연결부들 각각은 상기 상응하는 패키지 실장부 일단에 연결되는 제1 연결부, 및 상기 상응하는 패키지 실장부의 다른 일단에 연결되고 상기 제1 연결부와 전기적으로 분리되는 제2 연결부를 포함한다.
상기 제1 연결부와 상기 제2 연결부를 전기적으로 연결할 경우, 상기 보조 연결부는 상기 상응하는 패키지 실장부에 실장된 발광 소자 패키지와 전기적으로 병렬로 연결될 수 있다.
상기 패키지 테스트 보드는 상기 회로 기판 상에 마련되며, 상기 회로 기판의 온도를 감지하는 온도 감지부를 더 포함할 수 있다.
상기 온도 감지부는 상기 회로 기판의 온도 변화에 따라 저항 값이 변하는 서미스터(thermistor)일 수 있다.
상기 패키지 실장부들은 상기 제1 포트와 상기 제2 포트 사이에 일렬로 배치되는 제1 내지 제N(N>1인 자연수) 패키지 실장부들을 포함하며, 상기 제1 포트는 복수의 제1 핀들을 포함하고 상기 제2 포트는 복수의 제2 핀들을 포함할 수 있다.
상기 복수의 제1 핀들 중 적어도 하나는 상기 제1 패키지 실장부와 연결되고, 상기 복수의 제2 핀들 중 적어도 하나는 상기 제N 패키지 실장부와 연결되고, 상기 복수의 제1 핀들 중 적어도 다른 하는 상기 복수의 제2 핀들 중 적어도 다른 하나와 연결될 수 있다. 상기 제1 핀들 중 나머지 다른 핀들은 상기 온도 감지부와 연결될 수 있다.
상기 제1 내지 제N 패키지 실장부는 상기 회로 기판 상에 전기적으로 분리되어 배치되는 제1 내지 제K 금속층들을 포함하고, 상기 제N 패키지 실장부는 제(K-1) 금속층의 일부분과 제K 금속층의 일부분을 포함하고, 상기 K는 N+1인 자연수일 수 있다.
상기 보조 연결부들은 제1 내지 제N 보조 연결부들을 포함하고, 상기 제N 보조 연결부의 제1 연결부는 이에 상응하는 제N 패키지 실장부에 포함되는 제(K-1) 금속층에 연결되고, 상기 제N 보조 연결부의 제2 연결부는 제K 금속층에 연결될 수 있다.
상기 제1 연결부 및 상기 제2 연결부 중 어느 하나의 일단은 제1 방향으로 오목한 형태의 오목부를 가지며, 상기 제1 연결부 및 상기 제2 연결부 중 나머지 다른 하나의 일단은 상기 제1 방향으로 볼록한 볼록부를 가지며, 상기 제1 방향은 상기 제1 연결부로부터 상기 제2 연결부로 향하는 방향이거나 그 반대 방향일 수 있다.
실시예는 다량의 발광 소자 패키지들에 대하여 용이하게 신뢰도 시험을 할 수 있다.
도 1은 실시 예에 따른 패키지 테스트 보드의 개념도를 나타낸다.
도 2는 도 1에 도시된 패키지 테스트 보드의 회로도를 나타낸다.
도 3은 도 2에 도시된 패키지 테스트 보드의 패키지 실장부들 및 포트들의 일 례를 나타낸다.
도 4는 도 3에 도시된 패키지 실장부, 보조 연결부, 및 온도 감지부를 나타낸다.
도 5는 도 4에 도시된 보조 연결부의 확대도를 나타낸다.
도 6은 실시 예에 따른 패키지 테스트 장치를 나타낸다.
이하, 실시예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예에 따른 패키지 테스트 보드에 대하여 설명한다.
도 1은 실시 예에 따른 패키지 테스트 보드(100)의 개념도를 나타내고, 도 2는 도 1에 도시된 패키지 테스트 보드(100)의 회로도를 나타낸다.
도 1 및 도 2을 참조하면, 패키지 테스트 보드(100)는 회로 기판(10), 제1 포트(port, 22), 제2 포트(24), 복수의 패키지 실장부들(30-1 내지 30-(N), N>1인 자연수), 복수의 보조 연결부들(40-1 내지 40-(N)), 및 온도 감지부(50)를 포함한다.
회로 기판(10)은 인쇄회로기판(printed circuit board)일 수 있다. 제1 포트(22)는 회로 기판(10)의 일단에 마련되며, 외부로부터 전원이 공급된다. 제1 포트(22)는 복수의핀들(211 내지 216)을 포함할 수 있으며, 복수의핀들(211 내지 216)에는 외부로부터 전원이 공급될 수 있다. 제2 포트(24)는 회로 기판(10)의 다른 일단에 마련되며, 복수의 핀들(221 내지 224)을 포함할 수 있다.
복수의 패키지 실장부들(30-1 내지 30-(N))은 회로 기판(10)에 마련되며, 복수의 패키지 실장부들(30-1 내지 30-(N)) 각각에는 신뢰도를 시험할 반도체 소자 패키지가 실장된다. 반도체 소자 패키지는 발광 소자 패키지(60-1 내지 60-N)일 수 있으나, 이에 한정되는 것은 아니다. 이하 발광 소자 패키지를 실시 예로 하여 설명한다.
복수의 패키지 실장부들(30-1 내지 30-(N))은 실장되는 발광 소자 패키지들(60-1 내지 60-N)이 전기적으로 직렬로 연결되도록 구현될 수 있다. 이는 복수의 발광 소자 패키지들에 대한 신뢰도 시험시 복수의 발광 소자 패키지들 각각에 일정한 전류를 흐르게 하기 위함이다. 만약 복수의 발광 소자 패키지들을 일정한 단위(이를 스트링(string)이라 함)로 병렬로 연결하여 신뢰도를 시험할 경우 스트링별로 전류 불균형이 발생할 수 있기 때문에 신뢰도 시험에 오류가 발생할 수 있다.
여기서 하나의 스트링은 복수의발광 소자 패키지들을 포함하며, 어느 하나의 스트링 내에 속하는 발광 소자 패키지들은 전기적으로 직렬 연결되지만, 서로 다른 스트링 내에 속하는 발광 소자 패키지들은 서로 병렬 연결될 수 있다.
패키지 실장부(예컨대, 30-1)에 실장되는 발광 소자 패키지(예컨대, 60-1)는 패키지 몸체, 제1 금속층, 제2 금속층, 발광 소자, 반사판, 와이어, 및 수지층(resin layer)을 포함할 수 있다. 패키지 몸체는 일 측 영역에 캐버티(cavity)가 형성된 구조일 수 있다. 캐버티의 측벽은 경사지게 형성될 수 있다.
제1 금속층 및 제2 금속층은 서로 전기적으로 분리되도록 패키지 몸체의 표면에 배치되며, 발광 소자는 제1 금속층 및 제2 금속층과 전기적으로 연결된다. 여기서 제1 금속층을 제1 리드 프레임(lead frame)이라 하고, 제2 금속층을 제2 리드 프레임일 수 있다. 그리고 제1 리드 프레임을 통하여 제1 전원이 발광 소자(예컨대, 발광 칩)에 공급되고, 제2 리드 프레임을 통하여 제2 전원이 발광 소자에 공급될 수 있다. 여기서 제1 전원 및 제2 전원은 발광 소자를 구동하는 전원일 수 있다.
복수의 패키지 실장부들(30-1 내지 30-(N))에 실장되는 발광 소자 패키지들은 제1 포트(22)와 제2 포트(24) 사이의 회로 기판(10) 상에 일렬로 배치될 수 있으며, 전기적으로 직렬로 연결된다. 이때 제1 포트(22)에 가장 인접하여 마련되는 패키지 실장부를 제1 패키지 실장부(30-1)라하고, 제1 패키지 실장부(30-1)에 실장되는 발광 소자 패키지를 제1 발광 소자 패키지(60-1)라 할 수 있다.
제M 패키지 실장부들(30-M)에 실장되는 제M 발광 소자 패키지(60-M)의 제1 리드 프레임은 제(M-1) 발광 소자 패키지의 제2 리드 프레임과 전기적으로 연결되고, 제M 발광 소자 패키지의 제2 리드 프레임은 제(M+1) 발광 소자 패키지의 제1 리드 프레임과 전기적으로 연결될 수 있다. 여기서 1<M<N인 자연수일 수 있다.
도 3은 도 2에 도시된 패키지 테스트 보드(100)의 패키지 실장부들 및 포트들의 일 례를 나타낸다.
도 3을 참조하면, 복수의 패키지 실장부들(30-1 내지 30-(N))은 회로 기판(10) 상에 전기적으로 분리되어 배치되는 복수의 금속층들(510-1 내지 510-K, K=N+1)을 포함할 수 있다. 예컨대, 복수의 금속층들(510-1 내지 510-K)은 제1 포트(22)와 제2 포트(24) 사이의 회로 기판(10) 상에 일렬로 배치될 수 있다.
제N 패키지 실장부(30-N)는 제(K-1) 금속층의 일부분과 제K 금속층의 일부분을 포함할 수 있다. 제N 패키지 실장부(30-N)에는 제N 발광 소자 패키지(60-N)가 실장될 수 있다.
제N 발광 소자 패키지(60-N)의 제1 리드 프레임(530-N)은 제(K-1) 금속층(510-(K-1))에 전기적으로 접속되고, 제N 발광 소자 패키지(60-N)의 제2 리드 프레임(540-N)은 제K 금속층(510-K)에 전기적으로 접속될 수 있다.
예컨대, 제1 패키지 실장부(30-1)는 제1 금속층(510-1)의 일부분과 제2 금속층(510-2)의 일부분을 포함할 수 있다. 그리고 제1 발광 소자 패키지(60-1)의 제1 리드 프레임(530-1)은 제1 금속층(510-1)의 일부분에 전기적으로 접속되고, 제1 발광 소자 패키지(60-1)의 제2 리드 프레임(540-1)은 제2 금속층(510-2)의 일부분에 전기적으로 접속될 수 있다. 이와 같이 제1 내지 제N 패키지 실장부들(30-1 내지 30-N)에 실장되는 제1 내지 제N 발광 소자 패키지(60-1 내지 60-N)는 전기적으로 직렬로 연결될 수 있다.
도 3에 도시된 패키지 실장부들은 하나의 실시 예이고, 실시 예가 이에 한정되는 것은 아니며, 복수의발광 소자 패키지들을 직렬로 연결하도록 하는 패키지 실장부들은 다양한 형태로 구현될 수 있다.
제1 포트(22)는 발광 소자 패키지들(60-1 내지 60-N)을 구동하는 전원(예컨대, 제1 전원과 제2 전원), 및 온도 감지부(50)를 구동하는 전원(예컨대, 제3 전원과 제4 전원)을 외부로부터 공급받는다. 제1 포트(22)는 제1 패키지 실장부(30-1)와 전기적으로 연결되고, 제1 패키지 실장부(30-1)에 제1 전원을 공급할 수 있다. 또한 제1 포트(22)는 제2 포트(24)와 전기적으로 연결되며, 제2 포트(24)에 제2 전원을 공급할 수 있다. 또한 제1 포트(22)는 온도 감지부(50)에 전기적으로 연결되며, 온도 감지부(50)에 제3 전원 및 제4 전원을 공급할 수 있다.
도 3에 도시된 바와 같이, 제1 포트(22)는 제1 전원 내지 제4 전원이 공급되는 복수의핀들(211 내지 216)을 포함한다. 제1 및 제2 핀(211,212)에는 제1 전원이 공급되고, 제3 핀 및 제4 핀(213,214)에는 제2 전원이 공급되고, 제5 핀(215)에는 제3 전원이 공급되고, 제6 핀(216)에는 제4 전원이 공급될 수 있다.
제1 패키지 실장부(30-1)는 제1 포트(22)와 전기적으로 연결되고, 제1 포트(22)를 통하여 제1 전원을 공급받을 수 있다. 예컨대, 제1 포트(22)의 제1 및 제2 핀들(211,212)은 제1 패키지 실장부(30-1)와 전기적으로 연결될 수 있다. 구체적으로 제1 포트(22)의 제1 및 제2 핀들(211,212)은 제1 패키지 실장부(30-1)의 제1 금속층(510-1)의 다른 일부분에 전기적으로 연결될 수 있다.
제2 포트(24)는 제N 패키지 실장부(30-N)와 전기적으로 연결된다. 즉 제2 포트(24)는 제N 패키지 실장부(30-N)와 전기적으로 연결되는 적어도 하나의 제1 연결 핀(예컨대, 221,222)을 포함할 수 있다. 예컨대, 제1 연결 핀들(221,222)은 제N 실장부(30-N)의 제K 금속층(510-K)에 전기적으로 연결될 수 있다.
또한 제2 포트(24)는 제1 포트(22)와 전기적으로 연결되고, 제1 포트(22)를 통하여 제2 전원을 공급받을 수 있다. 예컨대, 제2 포트(24)는 제1 포트(22)의 제3 및 제4 핀들(213,214)과 전기적으로 연결되는 적어도 하나의 제2 연결 핀(예컨대, 223,224)을 포함할 수 있다. 제1 및 제2 연결핀의 수는 이에 한정되는 것은 아니다.
온도 감지부(50)는 제1 포트(22)와 전기적으로 연결되고, 제1 포트(22)를 통하여 제3 전원 및 제4 전원을 공급받을 수 있다. 예컨대, 제1 포트(22)의 제5 핀(215) 및 제6 핀(216)은 온도 감지부(50)에 전기적으로 연결될 수 있다.
온도 감지부(50)는 회로 기판(10)의 온도를 감지한다.
발광 소자 패키지의 신뢰성 시험을 위해서는 패키지 테스트 보드(100)와 관련된 측정 온도들, 예컨대, 제1 측정 온도(Tj), 제2 측정 온도(Tb), 제3 측정 온도(Ts), 및 제4 측정 온도(Ta) 등이 필요할 수 있다. 이때 제1 측정 온도(Tj)는 발광 소자의 정션(junction)의 측정 온도를 말하고, 제2 측정 온도(Tb)는 회로 기판(10)의 측정 온도를 말하고, 제3 측정 온도(Ts)는 발광 소자 패키지의 패드 솔더 포인트(pad solder point)의 온도를 말하고, 제4 측정 온도(Ta)는 패키지 테스트 보드의 주위의 측정 온도를 말한다.
통상적으로 제3 측정 온도(Ts)를 이용하여 제1 측정 온도(Tj)를 산출할 수 있다. 따라서 시험 조건에 따라서 제3 측정 온도(Ts)가 필수적일 경우가 있다. 다만 발광 소자 패키지 하부의 회로 기판의 재료(예컨대, 금속) 및 구조에 따라 제3 측정 온도(Ts)와 제4 측정 온도(Ta)는 상쇄 가능할 수 있다. 또한 회로 기판의 측정 온도(Tb)가 제3 측정 온도(Ts)를 대표할 수 있다.
온도 감지부(50)는 서미스터(thermistor)일 수 있으며, 회로 기판 표면에 실장될 수 있다. 서미스터는 망간이나 코발트, 니켈 등의 산화물을 합하여 만든 것으로 온도 변화에 따라 저항 값이 민감하게 변하는 저항기이다.
회로 기판(10)에 실장되는 온도 감지부(50)는 회로 기판(10)의 온도 변화에 따라 저항 값이 변화하며, 멀티 미터(multimeter)를 이용하여 온도 감지부(50)의 저항 값을 측정하여 제2 측정 온도(Tb)를 측정할 수 있다.
온도 감지부(50)는 제1 포트(22)와 제2 포트(24) 사이의 회로 기판 상에 실장된다. 예컨대, 온도 감지부(50)는 회로 기판(10)의 중앙(center)에 배치되거나 또는 복수의 패키지 실장부들(30-1 내지 30-N) 중 가운데 배치되는 패키지 실장부에 인접하여 배치될 수 있다.
보조 연결부(40-1 내지 40-(N))는 복수의 패키지 실장부들(30-1 내지 30-N)에 실장되는 발광 소자 패키지들(60-1 내지 60-N) 각각에 상응하여 회로 기판(10)에 마련된다.
보조 연결부는 상응하는 패키지 실장부(예컨대, 30-1) 일단에 연결되는 제1 연결부(P1), 및 상응하는 패키지 실장부(예컨대, 30-1)의 다른 일단에 연결되고 제1 연결부(P1)와 전기적으로 분리되는 제2 연결부(S1)를 포함한다.
제1 연결부(P1 내지 PN)와 제2 연결부(S1 내지 SN)가 전기적으로 연결될 경우, 보조 연결부(40-1 내지 40-N)는 상응하는 패키지 실장부(30-1 내지 30-N)와 전기적으로 병렬로 연결될 수 있다. 즉 제1 연결부(P1 내지 PN)와 제2 연결부(S1 내지 SN)가 전기적으로 연결될 경우, 보조 연결부(40-1 내지 40-N)는 상응하는 패키지 실장부(30-1 내지 30-N)에 실장되는 발광 소자 패키지(60-1 내지 60-N)와 전기적으로 병렬로 연결될 수 있다.
예컨대, 보조 연결부(40-1 내지 40-(N))는 복수의 패키지 실장부들(30-1 내지 30-N)에 실장되는 발광 소자 패키지들(60-1 내지 60-N) 각각의 제1 리드 프레임(530-1 내지 530-N)에 연결되는 제1 연결부(P1 내지 PN), 및 제2 리드 프레임(540-1 내지 540-N)에 연결되는 제2 연결부(S1 내지 SN)를 포함할 수 있다.
예컨대, 제1 보조 연결부(40-1)는 제1 패키지 실장부(30-1)에 실장되는 제1 발광 소자 패키지(60-1)의 제1 리드 프레임(530-1)에 연결되는 제1 연결부(P1)와 제1 발광 소자 패키지(60-1)의 제2 리드 프레임(540-1)에 연결되는 제2 연결부(P2)를 포함하며, 제1 연결부(P1)와 제2 연결부(P2)는 서로 인접하여 마주보도록 배치되고, 전기적으로 개방되도록 분리된다.
또는 제N 보조 연결부(40-(N))의 제1 연결부(PN)는 이에 상응하는 제N 패키지 실장부(30-N)에 포함되는 제(K-1) 금속층(510-(K-1))에 연결되고, 제2 연결부(SN)는 제K 금속층에 연결될 수 있다. 예컨대, 제2 보조 연결부(40-2)의 제1 연결부(P2)는 제2 패키지 실장부(30-2)에 포함되는 제2 금속층(510-2)의 일부분에 연결되고, 제2 보조 연결부(40-2)의 제2 연결부(S2)는 제3 금속층(510-3)의 일부분에 연결될 수 있다.
직렬로 연결되는 발광 소자 패키지들(60-1 내지 60-N) 중 어느 하나가 불량하여 전기적으로 오픈(open)되는 경우, 발광 소자 패키지들(60-1 내지 60-N) 전체가 동작하지 않아 시험을 수행할 수 없다.
실시 예는 패키지 실장부들(30-1 내지 30-N) 각각에 상응하여 보조 연결부가 마련되기 때문에, 실장된 발광 소자 패키지들 중 어느 하나에 불량이 발생하여 오픈된 경우, 오픈된 발광 소자 패키지에 상응하는 보조 연결부의 제1 연결부 및 제2 연결부를 전기적으로 연결하여 보조 연결부를 통하는 바이패스(bypass)를 형성할 수 있다.
제2 발광 소자 패키지(60-2)가 불량하여 전기적으로 오픈되는 경우, 이에 상응하는 제2 보조 연결부(40-2)의 제1 연결부(P-2)와 제2 연결부(S-2)를 전기적으로 연결하여, 제2 발광 소자 패키지(60-2)의 불량에 상관없이 제1 연결부(P-2)와 제2 연결부(S-2) 사이에 전류의 바이패스가 형성될 수 있다.
보조 연결부(40-1 내지 40-N)의 제1 연결부(P1 내지 PN)와 제2 연결부(S1 내지 SN)의 전기적 연결은 매뉴얼 솔더링(manual soldering)으로 이루어질 수 있다.
도 4는 도 3에 도시된 패키지 실장부, 보조 연결부, 및 온도 감지부를 나타내며, 도 5는 도 4에 도시된 보조 연결부의 확대도를 나타낸다. 도 4에는 제11 패키지 실장부(30-11), 제11 보조 연결부(40-11), 및 온도 감지부(50)를 도시한다.
도 4 및 도 5를 참조하면, 보조 연결부(40-11)는 제1 연결부(P11), 및 제2 연결부(S11)를 포함하며, 제1 연결부(P11)의 일단(410)과 제2 연결부(S11)의 일단(420)은 서로 마주보며, 이격한다.
보조 연결부(40-11)의 제1 연결부(P11)의 일단(410)은 오목부(415)를 가지며, 보조 연결부(40-11)의 제2 연결부(S11)의 일단은 볼록부(425)를 갖는다. 오목부(415)는 제1 연결부(P11)의 일단(410)으로 제1 방향으로 오목한 부분이고, 볼록부(425)는 제2 연결부(S11)의 일단(420)으로부터 제1 방향으로 볼록한 부분일 수 있다. 제1 방향은 도 5에 도시된 바와 같이, 제2 연결부(S11)로부터 제1 연결부(P11)로 향하는 방향일 수 있다.
제2 연결부(S11)의 볼록부(425)는 제1 연결부(P11)의 오목부(415)에 삽입되고, 볼록부(425)와 오목부(415)는 서로 일정 거리 만큼 이격될 수 있다. 제1 연결부(P11)의 오목부(415)와 제2 연결부(S11)의 볼록부(425)를 연결하도록 솔더링이 이루어진다. 따라서 솔더링 작업이 용이하게 수행될 수 있다.
다른 실시 예에서는 보조 연결부(40-11)의 제1 연결부(P11)의 일단(410)은 제2 방향으로 볼록한 볼록부를 가지고, 제2 연결부(S11)는 제2 방향으로 오목한 오목부를 가질 수 있다. 여기서 제2 방향은 제1 연결부(P11)로부터 제2 연결부(S11)로 향하는 방향일 수 있다.
도 6은 실시 예에 따른 패키지 테스트 장치(200)를 나타낸다. 도 6을 참조하면, 패키지 테스트 장치(200)는 복수 개의 패키지 테스트 보드들(100-1 내지 100-R, R>1인 자연수), 및 복수 개의 연결선들(612,622)을 포함한다.
복수 개의 패키지 테스트 보드들(100-1 내지 100-R) 각각은 도 1 내지 도 5에서 설명한 바와 동일할 수 있다. 복수 개의 연결선들(612-1 내지 612-L, 1<L<R)은 복수 개의 패키지 테스트 보드들(100-1 내지 100-R)을 전기적으로 직렬 연결한다.
연결선(612-1 내지 612-L)에 의하여 제Z 패키지 테스트 보드(100-Z, 1<Z<R인 자연수)의 제2 포트(24-Z)는 제Z-1 패키지 테스트 보드(100-(Z-1))의 제2 포트(24-(Z-1))와 직렬로 연결될 수 있다. 그리고 연결선(612-1 내지 612-L)에 의하여 제Z 패키지 테스트 보드(100-Z, 1<Z<R인 자연수)의 제1 포트(24-Z)는 제Z+1 패키지 테스트 보드(100-(Z+1))의 제1 포트(24-(Z+1))와 직렬로 연결될 수 있다.
예컨대, 제1 연결선(612-1)은 제2 패키지 테스트 보드(100-2)의 제2 포트(24-2)와 제1 패키지 테스트 보드(100-1)의 제2 포트(24-1)를 직렬 연결하고, 제2 연결선(612-2)은 제2 패키지 테스트 보드(100-2)의 제1 포트(22-2)와 제3 패키지 테스트 보드(100-3)의 제1 포트(22-3)를 직렬 연결할 수 있다.
이와 같이 연결선들(612-1 내지 612-L)을 이용하여 신뢰도를 시험할 패키지 테스트 보드들(100-1 내지 100-R)의 수를 조절할 수 있다. 신뢰도를 평가하기 위한 발광 소자 패키지의 수량에 맞도록 패키지 테스트 보드들의 수를 용이하게 조절할 수 있기 때문에, 결국 신뢰도를 평가하기 위한 발광 소자 패키지의 수량이 증가하더라도, 그 수량에 상관없이 용이하게 신뢰도 시험이 가능하다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 회로 기판 22: 제1 포트
24: 제2 포트 30-1 내지 30-N: 패키지 실장부들
40-1 내지 40-N: 보조 연결부들 50: 온도 감지부
510-1 내지 510-K: 금속층들 415: 오목부
425: 볼록부

Claims (10)

  1. 회로 기판;
    발광 소자 패키지들을 실장하기 위하여 상기 회로 기판 상에 마련되고, 실장되는 발광 소자 패키지들을 직렬로 연결하는 패키지 실장부들;
    상기 패키지 실장부들 중 어느 하나에 연결되는 제1 포트;
    상기 패키지 실장부들 중 다른 어느 하나에 연결되는 제2 포트; 및
    상기 패키지 실장부들 각각에 상응하여 상기 회로 기판에 마련되는 보조 연결부들을 포함하며,
    상기 보조 연결부들 각각은,
    상기 상응하는 패키지 실장부 일단에 연결되는 제1 연결부, 및 상기 상응하는 패키지 실장부의 다른 일단에 연결되고 상기 제1 연결부와 전기적으로 분리되는 제2 연결부를 포함하는 패키지 테스트 보드.
  2. 제1항에 있어서,
    상기 제1 연결부와 상기 제2 연결부를 전기적으로 연결할 경우, 상기 보조 연결부는 상기 상응하는 패키지 실장부에 실장된 발광 소자 패키지와 전기적으로 병렬로 연결되는 패키지 테스트 보드.
  3. 제1항에 있어서,
    상기 회로 기판 상에 마련되며, 상기 회로 기판의 온도를 감지하는 온도 감지부를 더 포함하는 패키지 테스트 보드.
  4. 제3항에 있어서, 상기 온도 감지부는,
    상기 회로 기판의 온도 변화에 따라 저항 값이 변하는 서미스터(thermistor)인 패키지 테스트 보드.
  5. 제3항에 있어서, 상기 패키지 실장부들은,
    상기 제1 포트와 상기 제2 포트 사이에 일렬로 배치되는 제1 내지 제N(N>1인 자연수) 패키지 실장부들을 포함하며,
    상기 제1 포트는 복수의 제1 핀들을 포함하고 상기 제2 포트는 복수의 제2 핀들을 포함하는 패키지 테스트 보드.
  6. 제5항에 있어서,
    상기 복수의 제1 핀들 중 적어도 하나는 상기 제1 패키지 실장부와 연결되고, 상기 복수의 제2 핀들 중 적어도 하나는 상기 제N 패키지 실장부와 연결되고, 상기 복수의 제1 핀들 중 적어도 다른 하는 상기 복수의 제2 핀들 중 적어도 다른 하나와 연결되는 패키지 테스트 보드.
  7. 제6항에 있어서,
    상기 제1 핀들 중 나머지 다른 핀들은 상기 온도 감지부와 연결되는 패키지 테스트 보드.
  8. 제5항에 있어서, 상기 제1 내지 제N 패키지 실장부는,
    상기 회로 기판 상에 전기적으로 분리되어 배치되는 제1 내지 제K 금속층들을 포함하고, 상기 제N 패키지 실장부는 제(K-1) 금속층의 일부분과 제K 금속층의 일부분을 포함하고, 상기 K는 N+1인 자연수인 패키지 테스트 보드.
  9. 제8항에 있어서,
    상기 보조 연결부들은 제1 내지 제N 보조 연결부들을 포함하고, 상기 제N 보조 연결부의 제1 연결부는 이에 상응하는 제N 패키지 실장부에 포함되는 제(K-1) 금속층에 연결되고, 상기 제N 보조 연결부의 제2 연결부는 제K 금속층에 연결되는 패키지 테스트 보드.
  10. 제1항에 있어서,
    상기 제1 연결부 및 상기 제2 연결부 중 어느 하나의 일단은 제1 방향으로 오목한 형태의 오목부를 가지며, 상기 제1 연결부 및 상기 제2 연결부 중 나머지 다른 하나의 일단은 상기 제1 방향으로 볼록한 볼록부를 가지며,
    상기 제1 방향은 상기 제1 연결부로부터 상기 제2 연결부로 향하는 방향이거나 그 반대 방향인 패키지 테스트 보드.
KR1020110048888A 2011-05-24 2011-05-24 패키지 테스트 보드 KR20120130864A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110048888A KR20120130864A (ko) 2011-05-24 2011-05-24 패키지 테스트 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110048888A KR20120130864A (ko) 2011-05-24 2011-05-24 패키지 테스트 보드

Publications (1)

Publication Number Publication Date
KR20120130864A true KR20120130864A (ko) 2012-12-04

Family

ID=47514845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110048888A KR20120130864A (ko) 2011-05-24 2011-05-24 패키지 테스트 보드

Country Status (1)

Country Link
KR (1) KR20120130864A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109471280A (zh) * 2018-12-25 2019-03-15 中航华东光电有限公司 通用背光工装及制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109471280A (zh) * 2018-12-25 2019-03-15 中航华东光电有限公司 通用背光工装及制作方法

Similar Documents

Publication Publication Date Title
US9253894B2 (en) Electronic assembly with detachable components
US8310037B2 (en) Light emitting apparatus and fabrication method thereof
JP2020150116A (ja) 半導体装置およびその製造方法
CN111123170B (zh) 显示模组、显示模组的绑定测试装置和绑定装置
CN113495189B (zh) 评估电子装联材料可靠性的测试方法
JP5535707B2 (ja) 表示装置及び表示装置の接続状況検査方法
JP2011237350A (ja) 発光部品試験モジュールおよび発光部品試験装置
JP2007163327A (ja) 半導体装置および半導体装置の検査方法
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
TWI401446B (zh) 探針晶圓、探針裝置以及測試系統
KR102090578B1 (ko) 전자 장치의 기판, 이를 포함하는 전자 장치 및 접속부의 저항 측정 방법
CN205581217U (zh) 用于对电子设备进行热测试的设备
KR20120130864A (ko) 패키지 테스트 보드
US7982317B2 (en) Semiconductor device, semiconductor device module, and method for manufacturing the semiconductor device module
Elger et al. Analysis of new direct on PCB board attached high power flip-chip LEDs
US20150137709A1 (en) Backlight module and method for detecting electrostatic damage thereof
KR102479762B1 (ko) 전기 소자용 기판 및 그 제조 방법
JP2012079657A (ja) 面状光源装置および表示装置
KR101912843B1 (ko) 인쇄 회로 기판
JP2004325363A (ja) 実装済みプリント基板の検査方法およびプリント基板
JP2012175054A (ja) Ｌｅｄパッケージ
CN102023085A (zh) 发光元件的测试装置及其感测模块
US20050014308A1 (en) Manufacturing process of memory module with direct die-attachment
JP2014194549A (ja) 表示装置
CN103337487B (zh) 用于集成电路的附接的方法和装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination